JP4224044B2

JP4224044B2 - 半導体装置の製造方法

Info

Publication number: JP4224044B2
Application number: JP2005208755A
Authority: JP
Inventors: 誠治犬宮; 和弘江口; 祥隆綱島
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-07-19
Filing date: 2005-07-19
Publication date: 2009-02-12
Anticipated expiration: 2022-01-08
Also published as: JP2006005370A

Description

本発明は、半導体装置の製造方法、特に半導体装置に用いる絶縁膜に関する。

ＭＯＳＦＥＴの微細化に伴い、ゲート絶縁膜の薄膜化が要求されている。従来用いられているシリコン酸化膜やシリコン酸窒化膜では、ダイレクトトンネル電流の増加により、約２ｎｍで薄膜化の限界に達してしまう。

そこで、メタルを含有するシリコン酸化膜（メタルシリケイト膜或いはシリケイト膜と呼ぶ場合もある）のゲート絶縁膜への適用が提案されている。このメタルシリケイト膜は、誘電率がシリコン酸化膜よりも高く、且つ結晶化温度が比較的高いことから、ポリＳｉ(ポリＳｉＧｅ)ゲート電極プロセスとの整合性が高い。

ゲート電極からのボロン拡散を抑制するために、窒素を含むオキシ窒化メタルシリコン膜も提案されている（特開２０００−４９３４９）。しかしながら、良好な界面特性を有するオキシ窒化メタルシリコン膜は得られていない。また、メタル窒化物が導電性であるため、リーク電流が多く、電荷トラップ密度も高い。さらに、ゲート電極界面においてメタルシリサイドが形成され、絶縁特性を損なうこともある。

メタルシリケイト膜の形成方法としては、有機シランを用いたＣＶＤ法（化学気相堆積法）があげられる。有機シランの中でも、テトラエトキシシラン（Si(OC₂H₅)₄ : TEOS）がよく用いられている。ＴＥＯＳは、分解温度が高いため、熱ＣＶＤ法を用いた場合には、７００℃以上の温度が必要である。そこで、より低温で膜形成を行うために、ＴＥＯＳとともにオゾン（Ｏ₃）を用いる方法や、プラズマＣＶＤ法が用いられる。

しかしながら、オゾンやプラズマを用いた場合、成膜雰囲気に酸素ラジカルや酸素イオンなどの酸素の活性種が生成される。活性な酸素は反応性が高いため、下地を酸化してしまうといった問題が生じる。また、プラズマを用いた場合、プラズマダメージによって下地に損傷を与えるといった問題も生じる。

メタルシリケイト膜の形成方法に関連する公知技術としては、以下のようなものがある。

特開平５−２３９６５０号公報には、アルコキシシランをソースとしたＣＶＤ法において、チタン族元素のアルコキシド或いはアルキルアミン化合物を添加する方法が開示されている。しかしながら、オゾンやプラズマを用いているため、基本的に酸素の活性種を用いる方法である。

特開平６−１６０６５７号公報も、オゾンを用いる方法であり、酸素の活性種を用いる方法である。

特開平１１−１１１７１５号公報には、アルコキシル基を有する化合物の熱分解によって生じる生成物を、ソースガスに添加する方法が開示されている。しかしながら、シリコンソースとメタルソースを混ぜることに関する記載はない。

特開平５−２２６６０８号公報には、メタルシリケイト膜に含有されるメタルとして、チタンを用いることが開示されている。しかしながら、チタンを含有するメタルシリケイト膜は、良好な特性が得られ難く、半導体装置への適用が難しいという問題がある。

以上述べたように、従来は、優れた特性を有するメタルシリケイト膜が得られないといった問題や、下地に悪影響を与えるといった問題があった。そのため、特性や信頼性に優れた半導体装置を得ることが困難であった。

本発明は上記従来の課題に対してなされたものであり、メタル元素を含有するシリコン酸化膜を有する半導体装置において、その特性や信頼性の向上をはかることが可能な製造方法を提供することを目的としている。

本発明に係る半導体装置は、半導体基板と、前記半導体基板上に形成され、メタル元素を含有するシリコン酸化膜を含むゲート絶縁膜と、前記ゲート絶縁膜上に形成された電極とを含む半導体装置であって、前記メタル元素を含有するシリコン酸化膜は、下面近傍の第１の領域と、上面近傍の第２の領域と、第１の領域と第２の領域との間の第３の領域とを有し、前記シリコン酸化膜に含有されたメタル元素の厚さ方向における濃度分布は、前記第３の領域に最大点を有することを特徴とする。

本発明に係る半導体装置の製造方法は、下面近傍の第１の領域と、上面近傍の第２の領域と、第１の領域と第２の領域との間の第３の領域とを有し、メタル元素の厚さ方向における濃度分布が第１の領域又は第３の領域に最大点を有する、メタル元素を含有する非晶質シリコン膜を半導体基板上に形成する工程と、前記メタル元素を含有する非晶質シリコン膜を酸化して、前記メタル元素を含有するシリコン酸化膜を形成する工程と、を含むことを特徴とする。

また、本発明に係る半導体装置の製造方法は、シリコンを含有する有機化合物と、Ｚｒ、Ｈｆ、Ａｌ及びＬａの群の中から選択されたメタル元素を含有する有機化合物とを、基板が保持された容器に供給する工程と、酸素の活性種を用いない熱ＣＶＤによって、前記基板上に前記メタル元素を含有するシリコン酸化膜を形成する工程と、を含むことを特徴とする。

また、本発明に係る半導体装置の製造方法は、メタル元素を含有するシリコン酸化膜をＣＶＤによって半導体基板上に形成する工程を含む半導体装置の製造方法であって、半導体基板が保持された容器へのシリコンを含有する有機化合物の供給を開始する工程と、前記シリコンを含有する有機化合物の供給を開始した後に、前記容器へのメタル元素を含有する有機化合物の供給を開始する工程と、前記容器への前記メタル元素を含有する有機化合物の供給量を増加させる工程と、を含むことを特徴とする。

本発明によれば、メタル元素を含有するシリコン酸化膜を有する半導体装置の特性や信頼性を向上させることが可能となる。

以下、本発明の実施形態を図面を参照して説明する。

（第１の実施形態）
以下、図面を参照して、本発明の第１の実施形態を説明する。

図１は、第１の実施形態に係るＭＩＳ（ＭＯＳ）型電界効果トランジスタにおいて、ゲート絶縁膜として用いるメタルシリケイト膜（シリコンを含有するシリコン酸化膜）中のメタル元素の膜厚方向の濃度分布を模式的に示したものである。ここではメタル元素としてＺｒ（ジルコニウム）を用いているが、Ｈｆ（ハフニウム）、Ａｌ（アルミニウム）、Ｌａ（ランタン）等、シリコン酸化膜に添加することでシリコン酸化膜に比べて誘電率が増加する元素を用いても、Ｚｒの場合と同様の効果を得ることが可能である。

図１に示すように、メタルシリケイト膜の中央付近においてＺｒの濃度が最大となっている。なお、濃度ピークは、必ずしもメタルシリケイト膜の中央である必要はなく、メタルシリケイト膜の下面近傍の領域（メタルシリケイト膜とシリコン基板との界面近傍の領域）と、上面近傍の領域（メタルシリケイト膜とゲート電極との界面近傍の領域）とに挟まれた領域（内部領域）であればよい。

このような構成にすることで、特性や信頼性に優れたＭＩＳ型電界効果トランジスタを得ることができる。すなわち、半導体基板側の界面においては、界面での固定電荷密度が低く、チャネル移動度の低下が抑制される。また、ゲート電極側の界面においては、ゲート電極としてポリＳｉやポリＳｉＧｅを用いた場合、界面でのシリサイド反応を抑制することができ、信頼性の低下を防止することができる。

図２は、上述したような構成に対し、さらにゲート電極側に窒素（Ｎ）を導入した場合の、Ｚｒ及びＮの濃度分布を模式的に示したものである。図２に示すように、ゲート電極側の界面近傍においてＮ濃度が最大となっている。

このように、メタルシリケイト膜の上面側に急峻なＮ濃度のピークがあるため、ゲート電極としてポリＳｉやポリＳｉＧｅを用いた場合、ドーパントとして用いるボロン等の不純物がゲート絶縁膜中さらには半導体基板へ拡散することを、有効に抑制することができる。また、Ｚｒと窒素の反応が抑制されるため、リーク電流の増加や信頼性の低下を抑制することができる。さらに、上面側に窒素が存在するため、基板側界面近傍の固定電荷密度の増加が抑制され、チャネル移動度の低下を抑制することができる。

なお、メタルシリケイト膜中に含有されるメタル元素は、必ずしも１種類である必要はなく、Ｚｒ、Ｈｆ、Ａｌ及びＬａの中の２種類以上の元素が含有されていてもよい。

次に、本実施形態の製造方法について、図３（ａ）乃至図３（ｅ）を参照して説明する。

まず、図３（ａ）に示すように、通常の素子分離領域（図示せず）を設けたシリコン基板１１を用意する。

次に、図３（ｂ）に示すように、シリコン基板１１の表面上に、Ｚｒを含有する非晶質シリコン膜１２を約２ｎｍ堆積する。この非晶質シリコン膜１２は、例えばＺｒＣｌ₄、ＳｉＨ₄及びＨ₂を用いたＬＰＣＶＤ法によって形成される。典型的な成膜条件は、５００℃、０．５Torrである。ＺｒＣｌ₄とＳｉＨ₄の流量比を制御することで、Ｚｒを含有する非晶質シリコン膜１２中のＺｒ濃度のピークを、膜厚方向の中央付近にすることが可能である。

非晶質シリコン膜１２は、ＺｒターゲットとＳｉターゲットを用いたスパッタリング法を用いて堆積してもよい。この場合は、ＺｒスパッタリングとＳｉスパッタリングのパワー比を制御することで、Ｚｒ濃度のピークを、膜厚方向の中央付近にすることが可能である。

なお、Ｚｒの濃度ピークは、必ずしも非晶質シリコン膜１２の中央である必要はなく、非晶質シリコン膜１２の下面近傍の領域と上面近傍の領域とに挟まれた領域（内部領域）であればよい。また、非晶質シリコン膜１２の下面近傍の領域にＺｒの濃度ピークがあってもよい。

次に、図３（ｃ）に示すように、基板温度４００℃とし、Ｏ₂プラズマ酸化法を用いて、Ｚｒを含有する非晶質シリコン膜１２を酸化し、Ｚｒシリケイト膜（Ｚｒを含有するシリコン酸化膜）１３を形成する。Ｚｒシリケイト膜１３は、非晶質シリコン膜１２のＺｒ濃度分布を反映して、図１に示すようなＺｒ濃度分布を有する。ここで、比較的低温で酸化が可能なプラズマ酸化法を用いることにより、酸化時の結晶化が抑制され、結晶化に伴うモフォロジー荒れを防止することができる。

なお、非晶質シリコン膜１２の下面近傍の領域にＺｒの濃度ピークがある場合にも、上記酸化工程においてシリコン基板１１の表面領域も酸化されるため、やはりＺｒシリケイト膜１３の内部にＺｒの濃度ピークが位置する。

次に、図３（ｄ）に示すように、ウエハ温度を４００℃とし、Ｎ₂プラズマ窒化法を用いて、Ｚｒシリケイト膜１３の表面を窒化し、表面が窒化されたＺｒシリケイト膜１４を形成する。この表面が窒化されたＺｒシリケイト膜１４は、図２に示すような窒素濃度分布になる。

次に、図３（ｅ）に示すように、ゲート電極となるポリＳｉＧｅ膜（ポリＳｉ膜でもよい）１５を、ＬＰＣＶＤ法を用いて約１５０ｎｍ堆積する。ここで、ポリＳｉＧｅ膜１５を堆積する前に、例えば９００℃、１０秒のアニールを行い、導入された窒素の安定化を行ってもよい。

その後に、リソグラフィー工程、ゲート電極エッチング工程、イオン注入工程、活性化アニール工程等を経て、ＭＩＳ型トランジスタが形成される（図示せず）。さらに、配線工程を経て、半導体装置が完成する（図示せず）。

以上のように、本実施形態によれば、メタルシリケイト膜中のメタル元素の濃度分布を最適化することで、良好な界面特性が得られるとともに、ゲート電極界面の反応が抑制される。また、窒素の濃度分布を最適化することで、メタルシリケイト膜中のトラップの増加が抑制されるとともに、ゲート電極からの不純物の拡散を抑制できる。したがって、高性能且つ信頼性の高い半導体装置を実現することができる。

また、メタル元素としてＺｒ、Ｈｆ、Ａｌ或いはＬａを用いることで、メタルシリケイト膜の実効的な誘電率を増加させることができる。そのため、物理的膜厚の厚いメタルシリケイト膜をゲート絶縁膜として用いることができ、高性能且つ信頼性の高い半導体装置を実現することができる。

また、本実施形態によれば、メタルとシリコンの２元系の堆積によって非晶質シリコン膜を形成することで、組成の制御が容易となり、低コストで高性能な半導体装置を製造することができる。また、部分的な金属酸化物結晶の形成が抑制され、特性ばらつきの少ない半導体装置を実現することができる。さらに、メタル元素と独立に窒素を導入することにより、最適な膜組成を容易に実現することができる。

また、メタルソースとシリコンソースを用いたＣＶＤ法で非晶質シリコン膜を形成することにより、例えば局所的な凹凸を有する半導体表面上にも、均一に成膜を行うことが可能となり、信頼性の高い半導体装置を実現することができる。また、メタルソースにメタル元素のハロゲン化物を用い、シリコンソースにシリコンの水素化物を用いることで、極薄膜の制御性を確保可能な比較的低温で成膜が可能であり、歩留まりを高くすることができる。

また、Ｏ₂プラズマ酸化法等、非晶質シリコン膜を活性な酸化種を用いて酸化することで、メタルシリケイト膜の多結晶化を抑制することが可能となる。さらに、メタルシリケイト膜の表面をプラズマを用いて窒化することで、急峻な濃度分布を有する窒素を低温でメタルシリケイト膜に導入することが可能となる。

（第２の実施形態）
以下、図面を参照して、本発明の第２の実施形態を説明する。本実施形態は、メタルシリケイト膜（メタル元素を含有するシリコン酸化膜）を、酸素の活性種を用いずに、熱ＣＶＤ法によって形成するものである。ガスソースには、シリコンを含有する有機化合物と、メタル元素（Ｚｒ、Ｈｆ、Ａｌ又はＬａ）を含有する有機化合物を用いる。

（実施形態２−Ａ）
本実施形態は、メタルシリケイト膜を、テトラエトキシシラン（Si(OC₂H₅)₄ : TEOS）とジルコニウムターシャリーブトキサイド（Zr(Ot-C₄H₉)₄: ZTB）を用いて、熱ＣＶＤ法で堆積する例である。

図４は、本実施形態で用いるＬＰＣＶＤ装置の一例を示したものである。以下、図４を参照しながら、製造方法を説明する。

まず、８インチシリコン基板を用意し、純水で希釈したフッ酸を用いて、シリコン基板表面に形成されている自然酸化膜を除去する。希フッ酸処理後直ちに、シリコン基板１０３を反応容器１０１内に設置されているサセプター１０４上に搬送する。さらに、反応容器１０１内を真空ポンプ１０７で排気する。

反応容器１０１内の圧力が１０^-2Torr以下に到達した後、マスフローコントローラー１２４及び１２５によって流量を３００sccmに設定したＡｒガスを反応容器内に導入する。そして、圧力計１０８と連動する圧力調整バルブ１０６によって、反応容器１０１内の圧力が１０Torrなるように制御する。反応容器１０１内の圧力が安定した後、基板加熱ヒーター１０５により基板１０３の加熱を開始する。基板１０３の温度は、サセプター１０４に接するように配置された熱電対と温度調節器（図示せず）を用いて、５９５℃になるように制御する。

基板温度が安定した後、酸素ガス（Ｏ₂ガス）を、マスフローコントローラー１２３で流量が２００sccmになるように調整し、バルブ１４３を通して、反応容器１０１を介さずに流す。また、アルゴンガスを、マスフローコントローラー１２１及び１２２でそれぞれ１００sccmになるように調整し、原料容器１１１及び１１２に流すことで、原料のバブリングを開始する。これらのガスも、それぞれバルブ１４１及び１４２を通し、反応容器１０１を介さずに流す。

原料容器１１１内にはＴＥＯＳが、原料容器１１２内にはＺＴＢが、それぞれ充填されている。原料容器１１１及び１１２はいずれも、７０℃となるように温度制御する。また、圧力計１５１及び１５２並びに圧力調整バルブ１３１及び１３２を用いて、原料容器１１１及び１１２内の圧力が、それぞれ１００Torrになるように調整する。このような条件で、ＴＥＯＳは５６sccm、ＺＴＢは１．６sccmの流量になると推定される。

原料の温度が７０℃と室温より高いため、反応容器１０１へ原料ガスを輸送する配管及びバルブをオーブン内に収納して２００℃程度に加熱し、凝集を防止する。また、シャワーヘッド１０２も、オイルを用いて２００℃程度に加熱し、シャワーヘッド内での原料の凝集も防止する。ここまでが成膜を開始する前段階である。

予め流しておいた酸素ガスと原料ガスを、バルブ１４１、１４２及び１４３を同時にバルブ１４４、１４５及び１４６へ切り替えることにより、シャワーヘッド１０２を介して反応容器１０１内に導入し、成膜を開始する。成膜時間は１０分である。

１０分経過後、バルブ１４４、１４５及び１４６をバルブ１４１、１４２及び１４３へ切り替えることにより、ＴＥＯＳ、ＺＴＢ及び酸素ガスの反応容器内への供給を停止する。ガスの供給を停止した後、直ちに基板加熱ヒーター１０５への通電を停止し、基板１０３を冷却する。基板温度が２００℃まで低下した後、基板１０３を反応容器１０１から取り出す。

このようにして形成した薄膜の膜厚を、エリプソメーターを用いて測定したところ、２３７ｎｍのＺｒシリケイト膜が形成されていた。また、基板温度を５５０℃、５７０℃にして、同様の成膜を行った。基板温度を変えた以外は、上述した条件と同じである。その結果、５５０℃では１９１ｎｍ、５７０℃では１７６ｎｍであった。図５は、これらのデータを成膜速度に変換したものである。

比較のため、ＴＥＯＳのみを用いて成膜を行った。成膜の手順は、上述したのと全く同様である。ただし、ＺＴＢの供給は行わなかった。基板温度は５７０℃及び５９０℃とした。その結果、基板温度５７０℃では０．７ｎｍ、５９０℃では０．９ｎｍの膜厚であった。図６は、これらのデータを成膜速度に変換したものである。

また、ＺＴＢのみを用いて５９５℃で成膜を行った結果、成膜速度は０．１ｎｍ／分以下であった。

これらのことから、ＴＥＯＳとＺＴＢの両方を同時に供給した場合に限り、成膜速度が増加することがわかる。

以上のように、ＴＥＯＳの流量（供給量）の１／１０以下のわずかなＺＴＢを同時に供給することにより、ＴＥＯＳのみの場合に比べて、１００倍以上の成膜速度が得られ、実用的な成膜速度でのメタルシリケイト膜の形成が可能である。

また、下地基板に悪影響を与えるプラズマやオゾンなどの化学的に活性な酸素を用いなくても、６００℃以下の比較的低温で、熱ＣＶＤ法によってメタルシリケイト膜を形成することができる。これは、ＺＴＢによりＴＥＯＳの分解反応が促進されるためである。

Ｚｒシリケイト膜に含有されたＺｒ原子数とＳｉ原子数の和に対するＺｒ原子数の比率（組成比）を、蛍光Ｘ線測定によって調べた。上記比率を、ここではＺｒ／（Ｚｒ＋Ｓｉ）と表す。その結果、ＺＴＢとＴＥＯＳを同時に供給して成膜した試料では、Ｚｒ／（Ｚｒ＋Ｓｉ）が１２〜３０％であった。また、ＺＴＢとＴＥＯＳの流量を制御することにより、Ｚｒ／（Ｚｒ＋Ｓｉ）を５〜３０％の範囲で制御できることを確認した。

Ｚｒ／（Ｚｒ＋Ｓｉ）が大きくなると、得られるＺｒシリケイト膜の比誘電率が高くなる。言いかえると、ＺｒとＳｉの比率を制御することにより、Ｚｒシリケイト膜の比誘電率を制御できることになる。このことは、半導体装置へ応用する際に重要になる。すなわち、層間絶縁膜やスペーサー膜等、比誘電率が低い方が好ましい場合には、Ｚｒ／（Ｚｒ＋Ｓｉ）が小さくなるように、ＺＴＢとＴＥＯＳの供給量を調整する。一方、ゲート絶縁膜のように、比誘電率が高い方が好ましい場合には、Ｚｒ／（Ｚｒ＋Ｓｉ）が大きくなるように、ＺＴＢとＴＥＯＳの供給量を調整する。

（実施形態２−Ｂ）
本実施形態は、メタルシリケイト膜を、ＴＥＯＳとハフニウムターシャリーブトキサイド（Ｈｆ(Ot-C₄H₉)₄: HTB）を用いて、熱ＣＶＤ法で堆積する例である。本実施形態でも、上述した実施形態２−Ａ同様、図４に示したＬＰＣＶＤ装置を用いる。

反応容器１０１内の圧力が１０^-2Torr以下に到達した後、マスフローコントローラー１２４及び１２５によって流量を３００sccmに設定したＡｒガスを反応容器内に導入する。そして、圧力計１０８と連動する圧力調整バルブ１０６によって、反応容器１０１内の圧力が１Torrなるように制御する。反応容器１０１内の圧力が安定した後、基板加熱ヒーター１０５により基板１０３の加熱を開始する。基板１０３の温度は、サセプター１０４に接するように配置された熱電対と温度調節器（図示せず）を用いて、５７０℃になるように制御する。

基板温度が安定した後、酸素ガス（Ｏ₂ガス）を、マスフローコントローラー１２３で流量が２００sccmになるように調整し、バルブ１４３を通して、反応容器１０１を介さずに流す。また、アルゴンガスを、マスフローコントローラー１２１及び１２２でそれぞれ１００sccmになるように調整し、原料容器１１１及び１１２に流すことで、原料のバブリングを開始した。これらのガスも、それぞれバルブ１４１及び１４２を通し、反応容器１０１を介さずに流す。

原料容器１１１内にはＴＥＯＳが、原料容器１１２内にはＨＴＢが、それぞれ充填されている。原料容器１１１及び１１２はそれぞれ、４０℃及び４５℃となるように温度制御する。また、圧力計１５１及び１５２並びに圧力調整バルブ１３１及び１３２を用いて、原料容器１１１及び１１２内の圧力が、それぞれ１００Torrになるように調整する。このような条件で、ＴＥＯＳは１２sccm、ＺＴＢは０．３１sccmの流量になると推定される。

原料の温度が室温より高いため、反応容器１０１へ原料ガスを輸送する配管及びバルブをオーブン内に収納して２００℃程度に加熱し、凝集を防止する。また、シャワーヘッド１０２も、オイルを用いて２００℃程度に加熱し、シャワーヘッド内での原料の凝集も防止する。ここまでが成膜を開始する前段階である。

１０分経過後、バルブ１４４、１４５及び１４６をバルブ１４１、１４２及び１４３へ切り替えることにより、ＴＥＯＳ、ＨＴＢ及び酸素ガスの反応容器内への供給を停止する。ガスの供給を停止した後、直ちに基板加熱ヒーター１０５への通電を停止し、基板１０３を冷却する。基板温度が２００℃まで低下した後、基板１０３を反応容器１０１から取り出す。

このようにして形成した薄膜の膜厚を、エリプソメーターを用いて測定したところ、４０ｎｍのＨｆシリケイト膜が形成されていた。

比較のため、ＴＥＯＳのみを用いて成膜を行った。成膜の手順は、上述したのと全く同様である。ただし、ＨＴＢの供給は行わなかった。その結果、膜厚は０ｎｍであり、メタルシリケイト膜の形成は認められなかった。

また、ＨＴＢのみを用いて５７０℃で成膜を行った結果、成膜速度は０．１ｎｍ／分以下であった。

これらのことから、ＴＥＯＳとＨＴＢの両方を同時に供給した場合に限り、成膜速度が増加することがわかる。

以上のように、ＴＥＯＳの流量（供給量）の１／１０以下のわずかなＨＴＢを同時に供給することにより、ＴＥＯＳのみの場合に比べて、成膜速度が大幅に増加し、実用的な成膜速度でのメタルシリケイト膜の形成が可能である。

また、下地基板に悪影響を与えるプラズマやオゾンなどの化学的に活性な酸素を用いなくても、６００℃以下の比較的低温で、熱ＣＶＤ法によってメタルシリケイト膜を形成することができる。これは、ＨＴＢによりＴＥＯＳの分解反応が促進されるためである。

Ｈｆシリケイト膜に含有されたＨｆ原子数とＳｉ原子数の和に対するＨｆ原子数の比率（組成比）を、蛍光Ｘ線測定によって調べた。上記比率を、ここではＨｆ／（Ｈｆ＋Ｓｉ）と表す。その結果、ＨＴＢとＴＥＯＳを同時に供給して成膜した試料では、Ｈｆ／（Ｈｆ＋Ｓｉ）が２３％であった。また、ＨＴＢとＴＥＯＳの流量を制御することにより、Ｈｆ／（Ｈｆ＋Ｓｉ）を５〜３０％の範囲で制御できることを確認した。

Ｈｆ／（Ｈｆ＋Ｓｉ）が大きくなると、得られるＨｆシリケイト膜の比誘電率が高くなる。言いかえると、ＨｆとＳｉの比率を制御することにより、Ｈｆシリケイト膜の比誘電率を制御できることになる。このことは、半導体装置へ応用する際に重要になる。すなわち、層間絶縁膜やスペーサー膜等、比誘電率が低い方が好ましい場合には、Ｈｆ／（Ｈｆ＋Ｓｉ）が小さくなるように、ＺＴＢとＴＥＯＳの供給量を調整する。一方、ゲート絶縁膜のように、比誘電率が高い方が好ましい場合には、Ｈｆ／（Ｈｆ＋Ｓｉ）が大きくなるように、ＨＴＢとＴＥＯＳの供給量を調整する。

本実施形態で行った成膜の結果を図７に示す。基板温度はいずれも５７０℃、反応室内の圧力は１Torr、成膜時間は１０分である。

（実施形態２−Ｃ）
本実施形態は、実施形態２−Ｂの方法によって形成したメタルシリケイト膜を有するＭＯＳキャパシタに関するものである。

図８に示すように、ｎ型シリコン基板２１上に、実施形態２−Ｂの方法によってメタルシリケイト膜２２を４ｎｍの厚さで形成した。膜厚の制御は、成膜時間を変えることで行った。形成されたメタルシリケイト膜２２では、Ｈｆ／（Ｈｆ＋Ｓｉ）が１０％であることを、蛍光Ｘ線測定により確認した。さらに、メタルシリケイト膜２２上に、白金電極２３を形成した。白金電極２３は、シャドーマスクを通して、スパッタリング法により形成した。

このようにして作製したＭＯＳキャパシタを用いて、容量−電圧法（Ｃ−Ｖ法）により、界面準位密度を測定した。その結果、シリコンのバンドギャップ中に形成された界面準位密度の最低値は、２×１０¹¹ｃｍ^-2ｅＶ^-1であった。

比較のため、メタルシリケイト膜２２を、ＴＥＯＳと酸素を用いたプラズマＣＶＤ法で形成した。基板温度を４００℃とし、１３．５６ＭＨｚのＲＦプラズマを用いた。膜厚は４ｎｍとした。電極２３には、スパッタリング法により形成した白金を用いた。このようにして形成されたＭＯＳキャパシタの界面準位密度を測定した結果、１×１０¹³ｃｍ^-2ｅＶ^-1であった。

別の比較例として、メタルシリケイト膜２２をＴＥＯＳ−Ｏ₃を用いた熱ＣＶＤ法で形成し、先と同様のＭＯＳキャパシタを作製した。メタルシリケイト膜２２は、ホットウォール型ＣＶＤ装置を用い、常圧、４００℃で形成した。膜厚は４ｎｍとした。上部電極２３は白金とした。このＭＯＳキャパシタを用いて測定した結果、界面準位密度は５×１０¹²ｃｍ^-2ｅＶ^-1であった。

図９は、上述した各測定結果をまとめたものである。

プラズマＣＶＤ法でメタルシリケイト膜を形成した場合に、界面準位密度が高くなるのは、メタルシリケイト膜の形成時に、プラズマによってシリコン基板表面が損傷を受けるためである。ＴＥＯＳ−Ｏ₃を用いた熱ＣＶＤ法でメタルシリケイト膜を形成した場合に、界面準位密度が高くなるのは、Ｏ₃の化学反応性が高いため、シリコン基板表面が良好な状態を維持できないためである。

これに対し、本実施形態では、酸素の活性種を用いないため、欠陥の少ない酸化膜／シリコン界面を形成することができる。その結果として、低い界面準位密度が得られる。

以上のように、本実施形態によれば、シリコンソースとメタルソースの相互作用により、ソースガスの分解が促進される。そのため、例えば６００℃以下の低温でも、酸素の活性種を用いずに、熱ＣＶＤ法によって良質のメタルシリケイト膜を形成することができる。また、酸素の活性種を用いないことから、メタルシリケイト膜と半導体基板の間の界面では、優れた界面特性を得ることができる。

また、メタル元素としては、上述したＺｒ及びＨｆの他、Ａｌ或いはＬａを用いてもよい。これらの金属元素を用いることで、メタルシリケイト膜の実効的な誘電率を増加させることができる。そのため、物理的膜厚の厚いメタルシリケイト膜をゲート絶縁膜として用いることができ、高性能且つ信頼性の高い半導体装置を実現することができる。なお、メタルシリケイト膜中に含有されるメタル元素は、必ずしも１種類である必要はなく、Ｚｒ、Ｈｆ、Ａｌ及びＬａの中の２種類以上の元素が含有されていても、同様の効果を得ることが可能である。

また、シリコンソースとしては、シリコンを含有する有機化合物を用いることができ、メタルソースとしては、Ｚｒ、Ｈｆ、Ａｌ及びＬａの中の少なくとも一つのメタル元素を含有する有機化合物を用いることができる。

特に、シリコンを含有する有機化合物としては、ＴＥＯＳ等、シリコンのアルコキシド化合物を用いることが好ましい。また、メタル元素を含有する有機化合物としては、ターシャリーブトキシ化合物（Ｍ(Ot-C₄H₉)₄: ただし、ＭはＺｒ、Ｈｆ、Ａｌ又はＬａ）等のメタル元素のアルコキシド化合物を用いることが好ましい。これらの化合物は、蒸気圧が高いため、ＣＶＤの制御性が向上する。その結果、膜厚均一性や組成制御性に優れたメタルシリケイト膜の形成が可能になる。

また、反応容器に供給されるメタルソースの流量（供給量）がシリコンソースの流量（供給量）の１／１０よりも大きいと、メタルシリケイト膜の成膜速度の増大効果が得られ難いが、１／１０以下とすることで成膜速度を大幅に増大させることが可能である。

また、メタルシリケイト膜に含有されたメタル元素の原子数をＮ_M、シリコンの原子数をＮ_Siとして、
０＜Ｎ_M／（Ｎ_M＋Ｎ_Si）＜０．５
であることが好ましい。メタル元素の比率が高すぎるとメタルシリケイト膜が熱的に不安定になり、特に比率が０．５以上になるとその傾向が顕著になるためである。

（第３の実施形態）
以下、図面を参照して、本発明の第３の実施形態を説明する。本実施形態は、メタルシリケイト膜に含有されるメタル元素（Ｚｒ、Ｈｆ、Ａｌ又はＬａ）に濃度分布を持たせる方法に関するものである。

図１０は、例えば第２の実施形態で説明したようなＣＶＤ装置を用いてメタルシリケイト膜を形成する際の、ガス供給シーケンスを示した図である。ここでは、シリコンソースとしてＴＥＯＳを、メタルソースとしてＺＴＢ（或いはＨＴＢ）を用いている。なお、基本的な成膜条件等については、第２の実施形態と同様であり、ここでは説明を省略する。

まず、シリコン基板が収容された反応容器内へのＴＥＯＳの供給を開始する。ＴＥＯＳの供給が安定した後、ＺＴＢの供給を開始し、ＺＴＢの供給量を徐々に増加させてゆく。その後、ＺＴＢの供給量を一定に保ち、所定時間経過した後、ＺＴＢの供給量を徐々に減少させてゆく。その後、ＺＴＢの供給を停止し、さらにＴＥＯＳの供給を停止する。このようにして、シリコン基板上にメタルシリケイト膜が形成される。さらに、窒素プラズマを用いてメタルシリケイト膜の表面を窒化する。

このようにして得られたメタルシリケイト膜では、メタル元素及び窒素の濃度分布は、例えば第１の実施形態で示した図２のようになる。したがって、図３（ａ）乃至図３（ｅ）で説明したような工程を減ることで、第１の実施形態で述べたのと同様の効果を有する半導体装置を得ることができる。

また、シリコンソース及びメタルソースには、ＴＥＯＳ及びＺＴＢ以外にも、第２の実施形態で詳述したものを同様に適用可能である。したがって、例えば第２の実施形態と同様に、酸素の活性種を用いない熱ＣＶＤ法を用いることで、第２の実施形態で述べたのと同様の効果を有する半導体装置を得ることができる。

以上のように、本実施形態によれば、メタルシリケイト膜中のメタル元素や窒素の濃度分布を最適化することができ、高性能且つ信頼性の高い半導体装置を実現することが可能となる。また、酸素の活性種を用いない熱ＣＶＤ法を用いることで、より高性能且つ信頼性の高い半導体装置を実現することが可能となる。

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。

本発明の第１の実施形態に係り、メタルシリケイト膜中のメタル元素の膜厚方向の濃度分布を模式的に示した図である。本発明の第１の実施形態に係り、メタルシリケイト膜中のメタル元素及び窒素の膜厚方向の濃度分布を模式的に示した図である。本発明の第１の実施形態に係る半導体装置の製造方法を示した断面図である。本発明の第２の実施形態に係り、ＣＶＤ装置の構成を示した図である。本発明の第２の実施形態に係り、メタルシリケイト膜の成膜速度と基板温度との関係を示した図である。本発明の第２の実施形態の比較例に係り、メタルシリケイト膜の成膜速度と基板温度との関係を示した図である。本発明の第２の実施形態に係り、ＨＴＢとＴＥＯＳの流量を変化させたときの、メタルシリケイト膜の測定結果を示した図である。本発明の第２の実施形態に係る半導体装置の構成を示した断面図である。本発明の第２の実施形態に係り、界面準位密度の低減効果を示した図である。本発明の第３の実施形態に係り、ガス供給シーケンスを示した図である。

符号の説明

１１…シリコン基板
１２…非晶質シリコン膜
１３…Ｚｒシリケイト膜
１４…表面が窒化されたＺｒシリケイト膜
１５…ポリＳｉＧｅ膜
２１…ｎ型シリコン基板
２２…メタルシリケイト膜
２３…白金電極
１０１…反応容器
１０２…シャワーヘッド
１０３…シリコン基板
１０４…サセプター
１０５…基板加熱ヒーター
１０６、１３１、１３２…圧力調整バルブ
１０７…真空ポンプ
１０８、１５１、１５２…圧力計
１０９…加熱オーブン
１１１、１１２…原料容器
１２１、１２２、１２３、１２４、１２５…マスフローコントローラー
１４１、１４２、１４３、１４４、１４５、１４６…バルブ

Claims

下面近傍の第１の領域と、上面近傍の第２の領域と、第１の領域と第２の領域との間の第３の領域とを有し、メタル元素の厚さ方向における濃度分布が第３の領域に最大点を有する、メタル元素を含有する非晶質シリコン膜を半導体基板上に形成する工程と、
前記メタル元素を含有する非晶質シリコン膜を酸化して、前記メタル元素を含有するシリコン酸化膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
前記シリコン酸化膜の表面を窒化する工程をさらに含む
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記非晶質シリコン膜は、メタルソースとシリコンソースを用いたＣＶＤによって形成される
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記メタルソースは前記メタル元素のハロゲン化物であり、前記シリコンソースはシリコンの水素化物である
ことを特徴とする請求項３に記載の半導体装置の製造方法。
前記非晶質シリコン膜は、活性な酸化種を用いて酸化される
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記シリコン酸化膜の表面は、プラズマを用いて窒化される
ことを特徴とする請求項２に記載の半導体装置の製造方法。
シリコンを含有する有機化合物と、Ｚｒ、Ｈｆ、Ａｌ及びＬａの群の中から選択されたメタル元素を含有する有機化合物とを、基板が保持された容器に供給し、酸素の活性種を用いない熱ＣＶＤによって、前記基板上に、下面近傍の第１の領域と、上面近傍の第２の領域と、第１の領域と第２の領域との間の第３の領域とを有し、前記メタル元素の厚さ方向における濃度分布が第３の領域に最大点を有する、前記メタル元素を含有するシリコン酸化膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
前記容器にさらにＯ₂ガスを供給する
ことを特徴とする請求項７に記載の半導体装置の製造方法。
前記メタル元素を含有するシリコン酸化膜はゲート絶縁膜である
ことを特徴とする請求項７に記載の半導体装置の製造方法。
前記メタル元素を含有する有機化合物はさらに別のメタル元素を含有し、
前記別のメタル元素は、Ｚｒ、Ｈｆ、Ａｌ及びＬａの群の中から選択される
ことを特徴とする請求項７に記載の半導体装置の製造方法。
前記容器に供給される前記メタル元素を含有する有機化合物の供給量は、前記容器に供給される前記シリコンを含有する有機化合物の供給量の１／１０以下である
ことを特徴とする請求項７に記載の半導体装置の製造方法。
前記シリコン酸化膜に含有されたメタル元素の原子数をＮ_M、シリコンの原子数をＮ_Siとして、
０＜Ｎ_M／（Ｎ_M＋Ｎ_Si）＜０．５
である
ことを特徴とする請求項７に記載の半導体装置の製造方法。
前記シリコンを含有する有機化合物は、シリコンのアルコキシド化合物である
ことを特徴とする請求項７に記載の半導体装置の製造方法。
前記シリコンのアルコキシド化合物は、テトラエトキシシランである
ことを特徴とする請求項１３に記載の半導体装置の製造方法。
前記メタル元素を含有する有機化合物は、前記メタル元素のアルコキシド化合物である
ことを特徴とする請求項７に記載の半導体装置の製造方法。
前記メタル元素のアルコキシド化合物は、ターシャリーブトキシ化合物である
ことを特徴とする請求項１５に記載の半導体装置の製造方法。