JP4220156B2 - Surface planarization of silicon films during and after processing by sequential lateral crystallization. - Google Patents
Surface planarization of silicon films during and after processing by sequential lateral crystallization. Download PDFInfo
- Publication number
- JP4220156B2 JP4220156B2 JP2001569872A JP2001569872A JP4220156B2 JP 4220156 B2 JP4220156 B2 JP 4220156B2 JP 2001569872 A JP2001569872 A JP 2001569872A JP 2001569872 A JP2001569872 A JP 2001569872A JP 4220156 B2 JP4220156 B2 JP 4220156B2
- Authority
- JP
- Japan
- Prior art keywords
- laser pulse
- thin film
- polycrystalline
- single crystal
- crystal thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002425 crystallisation Methods 0.000 title claims description 26
- 230000008025 crystallization Effects 0.000 title claims description 26
- 238000012545 processing Methods 0.000 title claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 18
- 229910052710 silicon Inorganic materials 0.000 title description 17
- 239000010703 silicon Substances 0.000 title description 17
- 238000000034 method Methods 0.000 claims description 68
- 239000010409 thin film Substances 0.000 claims description 62
- 239000013078 crystal Substances 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 40
- 238000013519 translation Methods 0.000 claims description 28
- 230000004907 flux Effects 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 17
- 230000008018 melting Effects 0.000 claims description 16
- 238000002844 melting Methods 0.000 claims description 16
- 230000003746 surface roughness Effects 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000014616 translation Effects 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
- B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
- B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/08—Devices involving relative movement between laser beam and workpiece
- B23K26/083—Devices involving movement of the workpiece in at least one axial direction
- B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
- B23K26/3568—Modifying rugosity
- B23K26/3576—Diminishing rugosity, e.g. grinding; Polishing; Smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Plasma & Fusion (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】
(発明の背景)
I 発明の分野
本発明は半導体処理の技術に関するものであり、特に低温で実行可能な半導体処理に関するものである。
【0002】
II 関連技術の説明
半導体処理の分野では、薄膜アモルファスシリコンフィルムを多結晶フィルムに変換するためにレーザを使用するいくつかの試みがあった。慣例のエキシマレーザアニール(熱処理)技術の概要は、James Im他による"Crystalline Si Films for integrated Active-Matrix Liquid-Crystal Displays"、11 MRS Bulletin 39 (1996)に開示されている。エキシマレーザアニールを実行するために使用するシステムでは、エキシマレーザビームを、通常30cmまでの長さで500μmまたはそれより広幅の長ビームに成形する。成形したビームをアモルファスシリコンの試料(サンプル)上で走査させて、この試料の融解、及びこの試料が再凝固する際の多結晶シリコンの形成を促進する。
【0003】
多結晶または単結晶のシリコンを生成するための、慣例のエキシマレーザアニール技術の使用には、いくつかの理由で問題性がある。第1には、前記プロセスで生成されるシリコンは通常、小粒径のランダムな微小構造であり、及び/または不均一な結晶粒径(グレインサイズ)を有し、低質で不均一なデバイスができて製造歩留まりの低下に至るということである。第2には、許容可能な性能レベルを得るのに必要な処理技術が、多結晶シリコンを生産するための製造処理能力を低いままにしておくことを要求するということである。また、これらのプロセスは一般に、制御された環境及びアモルファスシリコン試料の前加熱を必要とし、処理速度をさらに低下させる。最後に、製作したフィルムが一般に、許容外の程度の表面粗さとなり、これがマイクロエレクトロニクスデバイスの性能にとって問題となり得る。
【0004】
より高い処理速度で、より高品質の多結晶シリコン及び単結晶シリコンを生成する分野の必要性が存在する。また、フラットパネルディスプレイのようなより高品質のデバイスの製作において使用する、こうした多結晶及び単結晶のシリコン薄膜フィルムの表面粗さを低減する製造技術の必要性が存在する。
【0005】
(発明の概要)
本発明の目的は、多結晶及び単結晶の薄膜フィルム半導体の表面を平坦化する技術を提供することにある。
【0006】
本発明のさらなる目的は、逐次的横方向結晶化(SLS:Sequential Lateral Solidification)プロセス中に生産される多結晶及び単結晶の薄膜フィルム半導体の後処理ステップとして適用可能な表面平坦化技術を提供することにある。
【0007】
本発明のさらなる目的は、逐次的横方向結晶化プロセスにおける多結晶及び単結晶薄膜フィルム半導体の生産中の処理ステップとして適用可能な表面平坦化技術を提供することにある。
【0008】
本発明のさらなる目的は、ディスプレイ及び他の製品の製作に有用な高品質の半導体デバイスの製作用の技術を提供することにある。
【0009】
これらの目的、並びに以下の記述を参照して明らかになる他の目的を達成するために、本発明は、前もって逐次的横方向結晶化プロセスによって生産した多結晶及び単結晶の薄膜フィルムの表面粗さを低減するシステム及び方法を提供するものである。1つの構成では、システムが、所定流束量(フリューエンス)の複数のエキシマレーザパルスを発生するエキシマレーザと、このエキシマレーザパルスの流束量を、前記薄膜フィルムを厚さ方向に完全に融解させるのに必要な流束量以下の流束量になるように可制御的に変調するビーム減衰器と、前記変調したレーザパルスを所定平面において均一化するビーム均一化器(ホモジナイザ)と、前記均一化したレーザパルスを受けて、多結晶または単結晶の薄膜フィルムの、前記レーザパルスに対応する部分の厚さ方向の部分融解を行うための試料台(サンプルステージ)と、前記試料台の前記レーザパルスに対する相対位置を可制御的に平行移動する平行移動手段と、前記エキシマパルスの発生及び前記流束量の変調を前記試料台の相対位置に合わせて行い、従って、前記レーザパルスに対して前記試料台を順次平行移動することによって、多結晶または単結晶の薄膜フィルムを処理するコンピュータとを具えている。前記エキシマレーザは、紫外線エキシマレーザパルスを発生する紫外線エキシマレーザであることが好ましい。
【0010】
1つの構成では、前記ビーム均一化器を、x方向及びy方向共にトップハット(山高帽)型特性でレーザパルスを成形するように動作可能にする。前記ビーム減衰器は、前記エキシマレーザパルスの流束量を、多結晶または単結晶の薄膜フィルムを厚さ方向に完全に溶解させるしきい値の約25%から75%までに減衰させるように動作可能にする。
【0011】
(好適な実施例の説明)
前記平行移動ステージがX方向の平行移動部とY方向の平行移動部とを具え、これらの各部を前記コンピュータに結合し、かつ互いに結合し、そして前記レーザパルスが形成する径路に垂直な2つの直交する方向に移動可能にし、そして前記コンピュータによって制御可能であることが有利であり、前記コンピュータは、このコンピュータの制御下で平行移動可能な前記両方向に、前記試料を可制御的に平行移動する。また前記ビーム均一化器は、前記レーザパルスを、x及びy方向に共にトップハット型特性に成形するように動作可能であり、前記平行移動手段は、前記多結晶または単結晶の薄膜フィルムを、前記レーザパルスの方向に直交する2つの方向に平行移動するように動作可能であり、これにより前記均一化したレーザパルスが、前記多結晶または単結晶の薄膜フィルムの前記2方向に少しずつ重複した領域に順次入射するようにする。
【0012】
本発明の変形例の構成は、アモルファスシリコン薄膜フィルム試料を処理して、表面粗さを低減した単結晶または多結晶のシリコン薄膜フィルムにするシステム及び方法を提供するものである。1つの構成では、この方法が、逐次的横方向結晶化プロセス中の、薄膜シリコンフィルムの融解中及び再凝固中の収縮及び膨脹に耐えるのに十分な厚さを有するアモルファスシリコン薄膜フィルム試料上に、剛性のキャップ層を形成するステップを具えている。この方法は、エキシマレーザパルス列を発生するステップと、前記パルス列内の各エキシマレーザパルスを、所定の流束量に可制御的に変調するステップと、前記変調して流束量を制御したパルス列内の各レーザパルスを所定平面において均一化するステップと、前記均一化して流束量を制御したパルス列内の各レーザパルスの一部をマスクして、これによりパターン化して流束量を制御した小ビームのパルス列を発生するステップと、アモルファスシリコン薄膜フィルム試料を、前記流束量を制御してパターン化した小ビームのパルス列で照射して、この試料の厚さ方向の部分融解を行うステップと、前記試料を、前記流束量を制御してパターン化した小ビームの各パルスに対して可制御的に順次平行移動して、これにより前記アモルファスシリコン薄膜フィルム試料を処理して、表面粗さを低減した単結晶または多結晶のシリコン薄膜フィルムにするステップと、前記処理した単結晶または多結晶のシリコン薄膜フィルムから前記キャップ層を除去するステップとを具えている。
【0013】
添付した図面は本明細書の一部を構成し、本発明の好適な実施例を示し、本発明の原理を説明する役割をするものである。
【0014】
以下、本発明の実施例について図面を参照して説明する。
本発明は、多結晶及び単結晶の薄膜フィルム半導体の表面を平坦化する技術を提供するものである。好適な実施例では、この表面平坦化技術を、逐次的横方向結晶化プロセス中に生産する多結晶及び単結晶の薄膜フィルム半導体に後処理ステップとして適用し、あるいは逐次的横方向結晶化プロセスにおける多結晶または単結晶の薄膜フィルム半導体の生産中の処理ステップとして適用する。従ってこれらの技術を十分に理解するためには、まず逐次的横方向結晶化プロセスについて理解しなければならない。
【0015】
逐次的横方向結晶化プロセスは、エキシマレーザが放出する連続パルス間における、シリコン試料の単一方向の小幅の平行移動によって、大粒のシリコン構造を生産する技術である。各パルスが試料によって吸収されるので、この試料の小さい領域が厚さ方向に完全に融解して、パルス組の前のパルスによって生成される結晶領域内に横方向に入って再凝固する。
【0016】
特に有利な逐次的横方向結晶化プロセス及びこのプロセスを実行する装置は、本願出願人の同時継続特許出願、出願番号第09/390,537号、1999年9月3日出願、発明の名称"Systems and Methods using Sequential Lateral Solidification for Producing Single or Polycrystalline Silicon Thin Films at Low Temperatures"に開示されており、これは参考文献として本明細書に含める。前記の開示は、本願出願人の同時継続特許出願に記載されている特定技術を参照して行っているが、他の逐次的横方向結晶化技術も直ちに、本発明用に適応可能であることは明らかである。
【0017】
図1に、本願出願人の同時継続特許出願に好適実施例として記載したシステムを示し、このシステムは、エキシマレーザ110と、レーザビーム111のエネルギ密度を速やかに変化させるエネルギ密度変調器120と、ビーム減衰器兼用シャッタ130と、光学器140、141、142及び143と、ビーム均一化器(ホモジナイザ)144と、レンズ系145、146、148と、マスキング系150と、レンズ系161、162、163と、入射レーザパルス164と、薄膜シリコンフィルム試料170と、試料平行移動台(ステージ)180と、グラファイトブロック190と、支持系191、192、193、194と、管理コンピュータ100とを具えて、コンピュータ100の指示の下で、マスキング系150内でのマスク710の移動か、試料平行移動台180の移動かのいずれかによって、シリコン試料170のX方向及びY方向の平行移動を行う。
【0018】
本願出願人の同時継続出願中の出願にさらに詳しく記述しているように、所定流束量の複数のエキシマレーザパルスを発生して、このエキシマレーザパルスの流束量を可制御的に変調して、この変調したレーザパルスを所定平面において均一化して、前記変調して均一化したレーザパルスの一部をマスクしてパターン化した小ビームにして、アモルファスシリコン薄膜フィルム試料を前記パターン化した小ビームで照射して、この試料の前記小ビームに対応する部分の融解を行って、この試料を、前記パターン化した小ビーム及び前記制御された変調に関して可制御的に平行移動することによって、アモルファスシリコン薄膜フィルム試料を単結晶または多結晶のシリコン薄膜フィルムに処理し、従って、前記パターン化した小ビームに対して試料を順次平行移動して、流束量が可変のパターン化した小ビームによって試料上の対応する位置を順次照射することによって、試料のパターンアモルファスシリコン薄膜フィルム試料を処理して、単結晶または多結晶のシリコン薄膜フィルムにする。
【0019】
単結晶または大粒の多結晶のシリコン薄膜フィルム生産するには、逐次的横方向結晶化プロセスが非常に有利であるが、生産される結晶は往々にして、結晶成長プロセスにおいて特有の、融解及び再凝固の反復による表面粗さを示す。このため図2に示すように、厚さ200nmの結晶は、結晶の長さ方向を通して高さの変動を示す。図2では、0の高さが、厚さ200nmの結晶における最適な高さを示し、175nm〜225nmに変化する高さは、結晶の長さ方向を通して通常のものとして示してある。なお結晶の境界付近の大きな突起210では、結晶の厚さが最適な厚さ200nmを350nmだけ超えている。
【0020】
ここで図3及び図4を参照して、本発明の第1実施例について説明する。図3に、逐次的横方向結晶化プロセスによって生産した多結晶及び単結晶の薄膜フィルム半導体を平坦化する後処理システムの実施例を示す。このシステムは、エキシマレーザ310と、ビーム減衰器兼用シャッタ320と、反射板330と、望遠レンズ331、332と、反射板333と、ビーム均一化器340と、コンデンサー(集光)レンズ345と、反射板347と、フィールド(視野)レンズ350と、試料360と、試料平行移動台370と、光学台380と、管理コンピュータ300とを具えている。好適なレーザ310、減衰器320、望遠レンズ331、332、均一化器340、及び直交する2方向に移動可能な試料平行移動台370の各々は、特許出願番号第09/390,537号の同時継続特許出願に記載されている。台380は、この特許出願に記載したようなものとすることも、通常の台とすることもできる。均一化したビーム346を、x方向及びy方向共にトップハット型特性に成形することが好ましく、そしてビームエネルギ密度が、試料360を厚さ方向に完全に融解させるのに必要なエネルギ密度以下であることが重要である。
【0021】
図4a及び図4bを参照して、試料360について詳細に説明する。本実施例の試料は既に処理してあるので、これは既に多数の結晶領域を含み、これをシェブロン形(山形)の結晶365として図式的に示す。均一化したビーム346が試料360の一部361上に入射して、そこの厚さ方向の部分融解を導く様子を示している。
【0022】
厚さ200nmのシリコン薄膜フィルムについては、厚さ方向の完全融解のしきい値は約600mJ/cm2である。このため、部分361の十分な厚さ方向の部分融解を導くために、厚さ方向の完全融解のしきい値の約25%〜75%のエネルギを有するビーム346を利用すべきである。ビームのエネルギがより大きければ、エキシマレーザに特有のエネルギ変動が、試料の領域361の厚さ方向の完全融解を起こす可能性が生じる。ビームのエネルギがより小さければ、試料の部分361が満足な程度に平坦化するのに十分なくらい融解しない。
【0023】
図4bに示すように、試料360は酸化シリコン基底層400及びシリコン層410を具えている。本発明によれば、シリコン層410の外面が深さ420まで融解される。再凝固すると、粗い表面430がより平坦化するように改質する。
【0024】
厚さ方向の完全融解しきい値の約25%〜75%のエネルギを有する均一化した単一ビームパルスが、領域361の厚さ方向の部分融解を導くのに十分であるが、多数のビームパルスでこうした領域のすべてを照射することが好ましい。後続する各ビームパルスが領域361の厚さ方向の部分融解を導き、これが再凝固すると、より平坦化した表面になる。このため、領域361当たり10本のビームの使用により、単一パルスを用いるよりもずっと滑らかな表面430が生成される。
【0025】
図4aに戻って説明すると、コンピュータ300の制御下で試料台370が右から左に平行移動して、均一化したビーム346を、試料360の上部を左から右450に走査させる。そして台370を直交方向(Y方向として示す)に移動して、試料を新たな位置460に合わせて、逆方向の平行移動470を開始する。試料360の全表面を均一化したビーム346で走査し終わるまで、この過程を繰り返す。
【0026】
試料台をY方向に平行移動させる際には、均一化したビームを、試料360の前に走査した領域に少し重複するように合わせることが有利である。このため、領域361が1.2×1.2cmであれば、均一化したビームの不規則性によって生じるエッジ効果を回避するために、1.15cmのY方向の平行移動を利用することができる。同様にX方向の平行移動の実行中にも、少しの重複を生じさせることが有利である。
【0027】
以上のことはトップハット型特性の正方形に均一化したビームに関して説明してきたが、他の形状のビームを利用することもできる。このため、図5に示すように、X方向の平行移動の必要性をなくすのに十分広幅の均一化したビームを利用することができ、平行移動台370による移動の必要がより少なくなるという利点を伴い、従ってより大きい生産能力が得られる。同様に、X方向の平行移動どうしの間でより大きな重複を行う場合には、X方向にガウス型特性で成形したビームを利用することができる。
【0028】
図6及び図7に、図3及び図4aを参照して説明したプロセスの結果を示す。逐次的横方向結晶化プロセスによって製作した試料360の特性を図6aに示す。この試料は、最適な高さ200nmから±25nmの、表面の不規則性を示している。図6bに示すように、本発明による単一レーザパルスでの後処理後に、これらの表面の不規則性を大幅に低減することができる。これらの結果を図7に示し、これは本発明による後処理によって生じた、100%未満の表面粗さの低減を示している。
【0029】
次に図8を参照して、本発明の第2実施例について説明する。本実施例では、逐次的横方向結晶化プロセス中に剛性キャップ層を採用することによって、シリコン薄膜フィルムの表面を平坦化する。よって図8には、酸化シリコンの基底層800上に堆積させた厚さ約50nm〜200nmのアモルファスシリコン層810で形成した薄膜シリコンの試料を示す。この試料は厚さ約2ミクロンの厚い第2酸化シリコン層820を被せてあり、これは実質的に剛性のものである。このキャップ層は、逐次的横方向結晶化プロセス中の、シリコン層の融解中及び再凝固中の収縮及び膨脹に耐えるのに十分厚いものでなければならない。
【0030】
そこで逐次的横方向結晶化プロセスにおいて、キャップ層820を有する試料を試料170の代わりに用い、これについての完全な記述は上述した第09/390,537号の特許出願に含まれる。こうした処理の後に、慣例のウェットまたはドライエッチング技術によってキャップ層820を試料から除去する。図9に、図8を参照して説明したプロセスの結果を示す。
【0031】
図10を参照して、図1の逐次的横方向結晶化プロセス及び図3に関して実現する表面平坦化プロセスを共に制御するために、コンピュータ300が実行するステップについて説明する。システムの種々の電子回路をコンピュータ300によって初期化して(1000)、プロセスを開始する。そして、試料平行移動台に試料を装荷する(1005)。なおこうした装荷は手動、あるいはコンピュータ300の制御下でロボット的に行うことのいずれでもできる。次に、図1の装置を使用した逐次的横方向結晶化プロセスによって試料を処理する(1010)。そして処理した試料を位置決めする(1015)。必要により、システムの種々の光学構成要素の焦点合わせを行う(1020)。そして、本発明の教示に従って試料を厚さ方向に部分融解するのに必要な所望のエネルギレベル及び反復度に、レーザを安定化させる(1025)。必要ならば、レーザパルスの減衰を精密調整する(1030)。
【0032】
次に、試料の、前に逐次的横方向結晶化の処理をした領域に応じて、所定速度で所定方向の試料の平行移動を開始する(1035)。そしてシャッタを開放して(1040)、試料を照射で露光して、これにより平坦化プロセスを開始する。
【0033】
平坦化を完了するまで(1045)、試料の平行移動及び照射を継続し(1050)、この時点でコンピュータがシャッタを閉じて(1055)、平行移動を停止する(1060)。試料上の他の領域を平坦化用に選定している場合には(1065)、試料を再位置決めして(1066)、新たな領域でプロセスを繰り返す。さらなる平坦化用の領域を選定していない場合には、レーザを遮断して(1070)、ハードウエアを遮断して(1075)、プロセスを終了する(1080)。
【0034】
図11を参照して、結晶成長プロセスを制御するために、図1に関して実行する表面平坦化のステップと共にコンピュータ100が実行するステップについて説明する。図10は、図8に示すようなキャップ付き試料を用いて、図1のシステムで実行する基本ステップを示すフロー図である。基底上に酸化物層を堆積させる(1100)。そして酸化物のバッファ層上にシリコン層を堆積させて(1110)、試料の上層部にキャップ酸化物を堆積させる(1120)。
【0035】
次に図1の装置を使用して、逐次横方向結晶化プロセスに従って試料を処理する。処理後に、例えば希フッ化水素酸での溶解によってキャップ酸化物を除去する
【0036】
以上のことは単に本発明の原理を示したものである。説明した実施例についての種々の変形法及び代替法は、本明細書の教示に照らして、当業者にとって明らかである。例えばキャップ層の除去は、希フッ化水素酸での溶解の利用に関して開示しているが、ドライエッチングのようないずれの慣例の技術によってもキャップ層を除去することができる。よって、本明細書には明示的に記述していないが、本発明の原理を具体化し、従って本発明の範囲内の多数のシステム及び方法を当業者が装置化できることは明らかである。
【図面の簡単な説明】
【図1】 本発明の好適なプロセスを実現するのに好適な逐次的横方向結晶化プロセスを実行するシステムの機能図である。
【図2】 図1の逐次的横方向結晶化プロセスによって処理した通常のフィルムの表面特性を示す図である。
【図3】 本発明による逐次的横方向結晶化プロセス中に生産した多結晶または単結晶の薄膜フィルム半導体の表面を平坦化する好適なシステムの機能図である。
【図4】 図4a及び図4bは、狭幅ビームを用いて図3のシステムによって処理すべき結晶シリコンフィルムを図式的に示す図である。
【図5】 広幅ビームを用いて図3のシステムによって処理すべき結晶化シリコンフィルムを図式的に示す図である。
【図6】 図3のシステムによる処理前の通常のフィルムの表面特性を示す図である。
【図7】 図3のシステムによる処理後の通常のフィルムの表面特性を示す図である。
【図8】 本発明の第2実施例による、図1のシステムによって処理した結晶化シリコンフィルムの断面を図式的に示す図である。
【図9】 本発明の第2実施例によって処理した通常のフィルムの特性を示す図である。
【図10】 本発明の第1実施例による図3のシステムにおいて実行するステップを示すフロー図である。
【図11】 本発明の第2実施例による図1のシステムにおいて実行するステップを示すフロー図である。[0001]
(Background of the Invention)
I FIELD OF THE INVENTION The present invention relates to semiconductor processing technology, and more particularly to semiconductor processing that can be performed at low temperatures.
[0002]
II Description of Related Art In the field of semiconductor processing, there have been several attempts to use lasers to convert thin amorphous silicon films into polycrystalline films. An overview of conventional excimer laser annealing (heat treatment) technology is disclosed in James Im et al., "Crystalline Si Films for Integrated Active-Matrix Liquid-Crystal Displays", 11 MRS Bulletin 39 (1996). In systems used to perform excimer laser annealing, the excimer laser beam is shaped into a long beam, typically up to 30 cm long and 500 μm wide or wider. The shaped beam is scanned over a sample of amorphous silicon to promote melting of the sample and formation of polycrystalline silicon as the sample resolidifies.
[0003]
The use of conventional excimer laser annealing techniques to produce polycrystalline or single crystal silicon is problematic for several reasons. First, the silicon produced by the process is usually a random microstructure with small grain size and / or non-uniform grain size, resulting in poor and non-uniform devices. This can reduce the manufacturing yield. Second, the processing technology required to obtain an acceptable level of performance requires that manufacturing throughput to produce polycrystalline silicon remain low. Also, these processes generally require a controlled environment and pre-heating of the amorphous silicon sample, further reducing the processing rate. Lastly, the fabricated films generally have an unacceptable degree of surface roughness, which can be a problem for the performance of microelectronic devices.
[0004]
There is a need in the field to produce higher quality polycrystalline and single crystal silicon at higher processing speeds. There is also a need for manufacturing techniques that reduce the surface roughness of such polycrystalline and single crystal silicon thin film films used in the fabrication of higher quality devices such as flat panel displays.
[0005]
(Summary of Invention)
An object of the present invention is to provide a technique for planarizing the surface of polycrystalline and single crystal thin film semiconductors.
[0006]
It is a further object of the present invention to provide a surface planarization technique that can be applied as a post-processing step for polycrystalline and single crystal thin film semiconductors produced during a sequential lateral crystallization (SLS) process. There is.
[0007]
It is a further object of the present invention to provide a surface planarization technique that can be applied as a processing step during the production of polycrystalline and single crystal thin film semiconductors in a sequential lateral crystallization process.
[0008]
It is a further object of the present invention to provide techniques for producing high quality semiconductor devices that are useful in the production of displays and other products.
[0009]
In order to achieve these objectives, as well as other objectives that will become apparent with reference to the following description, the present invention provides surface roughness of polycrystalline and single crystal thin film previously produced by a sequential lateral crystallization process. A system and method for reducing the likelihood is provided. In one configuration, the system causes an excimer laser that generates a plurality of excimer laser pulses of a predetermined flux amount (fluence) and the flux amount of the excimer laser pulses to completely melt the thin film in the thickness direction. A beam attenuator that can be controlled in a controlled manner so that the amount of flux is equal to or less than the amount of flux required for the above, a beam homogenizer that homogenizes the modulated laser pulse in a predetermined plane, and the uniform A sample stage (sample stage) for performing partial melting in a thickness direction of a portion corresponding to the laser pulse of a polycrystalline or single crystal thin film upon receiving a laser pulse, and the laser on the sample stage Translation means for controllably translating the relative position with respect to the pulse, and generating the excimer pulse and modulating the flux amount relative to the sample stage. Performed together, therefore, by sequentially translating the sample stage relative to the laser pulse, which comprises a computer for processing polycrystalline or single crystal thin film. The excimer laser is preferably an ultraviolet excimer laser that generates ultraviolet excimer laser pulses.
[0010]
In one configuration, the beam homogenizer is operable to shape a laser pulse with top-hat characteristics in both the x and y directions. The beam attenuator operates to attenuate the flux amount of the excimer laser pulse from about 25% to 75% of a threshold value for completely dissolving the polycrystalline or single crystal thin film in the thickness direction. enable.
[0011]
(Description of preferred embodiments)
The translation stage includes a translation unit in the X direction and a translation unit in the Y direction. These units are coupled to the computer and coupled to each other, and two perpendicular to the path formed by the laser pulse. It is advantageous to be able to move in orthogonal directions and be controllable by the computer, the computer controllably translating the sample in both directions which can be translated under the control of the computer. . Further, the beam homogenizer is operable to shape the laser pulse in a top hat type characteristic in both the x and y directions, and the translation means includes the polycrystalline or single crystal thin film, Operable to translate in two directions perpendicular to the direction of the laser pulse, so that the homogenized laser pulse overlaps little by little in the two directions of the polycrystalline or single crystal thin film. Incidently enter the region.
[0012]
The modified configuration of the present invention provides a system and method for processing an amorphous silicon thin film sample into a single crystal or polycrystalline silicon thin film with reduced surface roughness. In one configuration, the method is performed on an amorphous silicon thin film sample having a thickness sufficient to withstand shrinkage and expansion during melting and resolidification of the thin film silicon during a sequential lateral crystallization process. Forming a rigid cap layer. The method includes the steps of generating an excimer laser pulse train, modulating each excimer laser pulse in the pulse train to a predetermined flux amount in a controllable manner, and modulating and controlling the flux amount in the pulse train. A step of uniformizing each laser pulse in a predetermined plane, and masking a part of each laser pulse in the pulse train that has been uniformized to control the flux amount, thereby patterning and controlling the flux amount. Generating a pulse train of beams, irradiating an amorphous silicon thin film sample with a pulse train of small beams patterned by controlling the amount of flux, and performing partial melting in the thickness direction of the sample; The sample is sequentially translated in a controllable manner with respect to each pulse of a small beam patterned by controlling the amount of the flux. Treating a silicon thin film sample into a single crystal or polycrystalline silicon thin film with reduced surface roughness; removing the cap layer from the treated single crystal or polycrystalline silicon thin film; and It has.
[0013]
The accompanying drawings constitute a part of this specification and illustrate the preferred embodiment of the present invention and serve to explain the principles of the invention.
[0014]
Embodiments of the present invention will be described below with reference to the drawings.
The present invention provides a technique for planarizing the surface of polycrystalline and single crystal thin film semiconductors. In a preferred embodiment, this surface planarization technique is applied as a post-processing step to polycrystalline and single crystal thin film semiconductors produced during the sequential lateral crystallization process, or in the sequential lateral crystallization process. Applicable as a processing step in the production of polycrystalline or monocrystalline thin film semiconductors. Therefore, to fully understand these techniques, the sequential lateral crystallization process must first be understood.
[0015]
The sequential lateral crystallization process is a technique that produces a large grain silicon structure by unidirectional narrow translation of a silicon sample between successive pulses emitted by an excimer laser. As each pulse is absorbed by the sample, a small region of the sample is completely melted in the thickness direction and enters the crystal region produced by the previous pulse in the pulse set and resolidifies.
[0016]
A particularly advantageous sequential lateral crystallization process and apparatus for carrying out this process are disclosed in the Applicant's co-pending patent application, Ser. No. 09 / 390,537, filed Sep. 3, 1999, entitled “Systems and Methods using Sequential Lateral Solidification for Producing Single or Polycrystalline Silicon Thin Films at Low Temperatures ", which is incorporated herein by reference. Although the foregoing disclosure has been made with reference to a specific technique described in the applicant's co-pending patent application, other sequential lateral crystallization techniques are readily applicable for the present invention. Is clear.
[0017]
FIG. 1 illustrates a system described as a preferred embodiment in the applicant's co-pending patent application, which includes an
[0018]
As described in more detail in the applicant's co-pending application, a plurality of excimer laser pulses of a predetermined flux amount are generated and the flux amount of the excimer laser pulses is modulated in a controllable manner. Then, the modulated laser pulse is made uniform in a predetermined plane, and a part of the modulated and uniform laser pulse is masked to form a patterned small beam, and the amorphous silicon thin film sample is patterned. Irradiating with a beam to melt the portion of the sample corresponding to the small beam and translating the sample in a controllable manner with respect to the patterned small beam and the controlled modulation. A silicon thin film sample is processed into a single crystal or polycrystalline silicon thin film, so that the patterned small beam The sample pattern amorphous silicon thin film sample is processed by sequentially translating the sample and sequentially irradiating the corresponding position on the sample with a patterned beam of variable flux. Crystalline silicon thin film.
[0019]
For the production of single crystal or large polycrystalline silicon thin film films, sequential lateral crystallization processes are very advantageous, but the crystals produced are often melted and regenerated, characteristic of the crystal growth process. The surface roughness due to repeated solidification is shown. For this reason, as shown in FIG. 2, a crystal having a thickness of 200 nm exhibits a variation in height throughout the length of the crystal. In FIG. 2, a height of 0 indicates the optimum height for a 200 nm thick crystal, and a height varying from 175 nm to 225 nm is shown as normal throughout the length of the crystal. In the large protrusion 210 near the crystal boundary, the thickness of the crystal exceeds the optimum thickness of 200 nm by 350 nm.
[0020]
A first embodiment of the present invention will now be described with reference to FIGS. FIG. 3 illustrates an embodiment of a post-processing system for planarizing polycrystalline and single crystal thin film semiconductors produced by a sequential lateral crystallization process. This system includes an
[0021]
The
[0022]
For a 200 nm thick silicon thin film, the threshold for complete melting in the thickness direction is about 600 mJ / cm 2 . Therefore, in order to derive a sufficient thickness direction of the partial melting of the
[0023]
As shown in FIG. 4 b, the
[0024]
A homogenized single beam pulse having an energy of about 25% to 75% of the full melt threshold in the thickness direction is sufficient to induce partial melt in the thickness direction of
[0025]
Returning to FIG. 4 a, the
[0026]
When the sample stage is translated in the Y direction, it is advantageous to match the homogenized beam so that it slightly overlaps the area scanned before the
[0027]
The above has been described with reference to a beam that is uniformed into a square with a top-hat type characteristic, but beams of other shapes can also be used. For this reason, as shown in FIG. 5, it is possible to use a uniform beam that is sufficiently wide to eliminate the need for translation in the X direction, and the advantage that the need for movement by the translation table 370 is reduced. And thus a greater production capacity is obtained. Similarly, when performing greater overlap between translations in the X direction, a beam shaped with Gaussian characteristics in the X direction can be used.
[0028]
6 and 7 show the results of the process described with reference to FIGS. 3 and 4a. The characteristics of the
[0029]
Next, a second embodiment of the present invention will be described with reference to FIG. In this example, the surface of the silicon thin film is planarized by employing a rigid cap layer during the sequential lateral crystallization process. Accordingly, FIG. 8 shows a thin film silicon sample formed of an
[0030]
Thus, in a sequential lateral crystallization process, a sample having a
[0031]
Referring to FIG. 10, the steps performed by
[0032]
Next, in parallel with the region of the sample that has been subjected to the sequential lateral crystallization process, the sample starts to move in a predetermined direction at a predetermined speed (1035). The shutter is then opened (1040) and the sample is exposed by irradiation, thereby starting the planarization process.
[0033]
Until flattening is completed (1045), the sample continues to be translated and irradiated (1050), at which point the computer closes the shutter (1055) and stops the translation (1060). If another region on the sample is selected for flattening (1065), the sample is repositioned (1066) and the process is repeated with the new region. If an area for further planarization has not been selected, the laser is turned off (1070), the hardware is turned off (1075), and the process is terminated (1080).
[0034]
Referring to FIG. 11, the steps performed by
[0035]
The sample of FIG. 1 is then used to process the sample according to a sequential lateral crystallization process. After the treatment, the cap oxide is removed, for example, by dissolution with dilute hydrofluoric acid.
The foregoing merely illustrates the principles of the invention. Various modifications and alternatives to the described embodiments will be apparent to those skilled in the art in light of the teachings herein. For example, the removal of the cap layer is disclosed with respect to the use of dissolution in dilute hydrofluoric acid, but the cap layer can be removed by any conventional technique such as dry etching. Thus, although not explicitly described herein, it will be apparent to those skilled in the art that the principles of the present invention may be embodied and thus numerous systems and methods within the scope of the present invention may be implemented by those skilled in the art.
[Brief description of the drawings]
FIG. 1 is a functional diagram of a system that performs a sequential lateral crystallization process suitable for implementing the preferred process of the present invention.
2 shows the surface properties of a conventional film processed by the sequential lateral crystallization process of FIG.
FIG. 3 is a functional diagram of a preferred system for planarizing the surface of a polycrystalline or single crystal thin film semiconductor produced during a sequential lateral crystallization process according to the present invention.
4a and 4b schematically show a crystalline silicon film to be processed by the system of FIG. 3 using a narrow beam.
FIG. 5 schematically illustrates a crystallized silicon film to be processed by the system of FIG. 3 using a broad beam.
FIG. 6 is a diagram showing surface characteristics of a normal film before processing by the system of FIG. 3;
FIG. 7 is a diagram showing surface characteristics of a normal film after processing by the system of FIG. 3;
8 schematically shows a cross-section of a crystallized silicon film processed by the system of FIG. 1, according to a second embodiment of the present invention.
FIG. 9 shows the characteristics of a normal film processed according to the second embodiment of the present invention.
10 is a flow diagram illustrating steps performed in the system of FIG. 3 according to a first embodiment of the present invention.
11 is a flow diagram illustrating steps performed in the system of FIG. 1 according to a second embodiment of the present invention.
Claims (17)
(a) 所定流束量の複数のエキシマレーザパルスを発生するエキシマレーザと;
(b) 前記エキシマレーザに光学的に結合され、前記流束量が、前記多結晶または単結晶の薄膜フィルムを部分的に融解させるのに必要な流束量であるように、前記エキシマレーザが放出する前記エキシマレーザパルスの前記流束量を可制御的に変調するビーム減衰器と;
(c) 前記ビーム減衰器に光学的に結合され、所定の平面において、前記変調したレーザパルスを均一化するビーム均一化器と;
(d) マスクに光学的に結合され、前記多結晶または単結晶の薄膜フィルムを載置して前記均一化したレーザパルスを受光させるための試料台とを具え、前記多結晶または単結晶の薄膜フィルムの前記均一化したレーザパルスに対応する部分は、前に完全に融解し、再凝固して結晶領域となった部分であり、前記均一化したレーザパルスによって部分融解され、
前記システムはさらに、
(e) 前記試料台に結合され、前記試料台の前記均一化したレーザパルスに対する相対位置を可制御的に平行移動する平行移動手段と;
(f) 前記エキシマレーザ、前記ビーム減衰器、及び前記平行移動手段に結合され、前記エキシマレーザパルスの前記流束量の可制御的な変調、及び前記試料台と前記均一化したレーザパルスとの前記可制御的な相対位置を制御し、かつ前記エキシマレーザパルスの発生及び前記流束量の変調を、前記試料台と前記均一化したレーザパルスとの相対位置に合わせて行い、このために、前記試料台を前記均一化したレーザパルスに対して順次平行移動することによって、前記多結晶または単結晶の薄膜フィルム上の前記レーザパルスに対応する位置を順次処理するコンピュータと
を具えていることを特徴とするシステム。In a system for reducing the surface roughness of a polycrystalline or monocrystalline thin film produced by a sequential lateral crystallization process by performing partial melting of the polycrystalline or monocrystalline thin film,
(a) an excimer laser that generates a plurality of excimer laser pulses of a predetermined flux amount;
(b) optically coupled to the excimer laser, and the excimer laser is such that the flux is a flux required to partially melt the polycrystalline or single crystal thin film. A beam attenuator that controllably modulates the flux of the excimer laser pulse to be emitted;
(c) a beam homogenizer optically coupled to the beam attenuator and homogenizing the modulated laser pulse in a predetermined plane;
(d) a sample stage optically coupled to a mask, on which the polycrystalline or single-crystal thin film is placed to receive the uniformed laser pulse, and the polycrystalline or single-crystal thin film The part of the film corresponding to the homogenized laser pulse is the part that was previously completely melted and re-solidified into a crystalline region, partially melted by the homogenized laser pulse,
The system further includes:
(e) parallel movement means coupled to the sample stage and for controllably translating the relative position of the sample stage with respect to the homogenized laser pulse;
(f) Coupled to the excimer laser, the beam attenuator , and the translation means, the controllable modulation of the flux amount of the excimer laser pulse, and the sample stage and the uniformized laser pulse Controlling the controllable relative position, and generating the excimer laser pulse and modulating the flux amount according to the relative position of the sample stage and the homogenized laser pulse, A computer that sequentially processes positions corresponding to the laser pulses on the polycrystalline or single crystal thin film by sequentially translating the sample stage with respect to the homogenized laser pulses. Feature system.
(a) 所定流束量の複数のエキシマレーザパルスを発生するステップと;
(b) 前記流束量が、前記多結晶または単結晶の薄膜フィルムを部分的に融解させるのに必要な流束量になるように、前記エキシマレーザが放出する前記エキシマレーザパルスの前記流束量を可制御的に変調するステップと;
(c) 所定の平面において、前記変調したレーザパルスを均一化するステップと;
(d) 前記多結晶または単結晶の薄膜フィルムの前記均一化したレーザパルスに対応する部分を、前記均一化したレーザパルスによって部分融解させるステップであって、前記部分は、前に完全に融解し、再凝固して結晶領域となった部分であるステップと;
(e) 前記多結晶または単結晶の薄膜フィルムの前記均一化したレーザパルスに対する相対位置を可制御的に平行移動し、このために、前記均一化したレーザパルスが前記多結晶または単結晶の薄膜フィルム上に順に並んだ位置に対応するように、前記多結晶または単結晶の薄膜フィルムを前記均一化したレーザパルスに対して順次平行移動することによって、前記多結晶または単結晶の薄膜フィルム上の対応する位置を順次処理するステップと
を具えていることを特徴とする方法。In a method for reducing the surface roughness of a polycrystalline or single crystal thin film produced by a sequential lateral crystallization process
(a) generating a plurality of excimer laser pulses of a predetermined flux amount;
(b) The flux of the excimer laser pulse emitted by the excimer laser so that the flux amount becomes a flux amount necessary for partially melting the polycrystalline or single crystal thin film. Modulating the quantity controllably;
(c) homogenizing the modulated laser pulse in a predetermined plane;
(d) partially melting the portion corresponding to the homogenized laser pulse of the polycrystalline or single crystal thin film with the homogenized laser pulse, wherein the portion was previously completely melted; A step that is the part that has re-solidified into a crystalline region;
(e) Controllably translating the relative position of the polycrystalline or single crystal thin film with respect to the homogenized laser pulse, so that the homogenized laser pulse is converted into the polycrystal or single crystal thin film. By sequentially translating the polycrystalline or single crystal thin film with respect to the homogenized laser pulse so as to correspond to the positions arranged in order on the film, And sequentially processing corresponding positions.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2000/007479 WO2001071791A1 (en) | 2000-03-21 | 2000-03-21 | Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007062610A Division JP2007288159A (en) | 2007-03-12 | 2007-03-12 | Method of flattening silicon film surface during and after processing through sequential lateral crystallization method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003528463A JP2003528463A (en) | 2003-09-24 |
JP4220156B2 true JP4220156B2 (en) | 2009-02-04 |
Family
ID=21741175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001569872A Expired - Fee Related JP4220156B2 (en) | 2000-03-21 | 2000-03-21 | Surface planarization of silicon films during and after processing by sequential lateral crystallization. |
Country Status (10)
Country | Link |
---|---|
EP (1) | EP1196947A4 (en) |
JP (1) | JP4220156B2 (en) |
KR (1) | KR100672909B1 (en) |
CN (1) | CN1186802C (en) |
AU (1) | AU2000240180A1 (en) |
CA (1) | CA2374498A1 (en) |
HK (1) | HK1046469A1 (en) |
MX (1) | MXPA01011852A (en) |
TW (1) | TW499717B (en) |
WO (1) | WO2001071791A1 (en) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6555449B1 (en) | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
KR100333275B1 (en) * | 1999-05-20 | 2002-04-24 | 구본준, 론 위라하디락사 | TFT of LCD device and the same methode |
US7128783B2 (en) | 2002-04-23 | 2006-10-31 | Sharp Laboratories Of America, Inc. | Thin-film crystal-structure-processed mechanical devices, and methods and systems for making |
US7156916B2 (en) | 2002-04-23 | 2007-01-02 | Sharp Laboratories Of America, Inc. | Monolithic integrated crystal-structure-processed mechanical, and combined mechanical and electrical devices, and methods and systems for making |
US7125451B2 (en) | 2002-04-23 | 2006-10-24 | Sharp Laboratories Of America, Inc. | Crystal-structure-processed mechanical devices and methods and systems for making |
US6860939B2 (en) | 2002-04-23 | 2005-03-01 | Sharp Laboratories Of America, Inc. | Semiconductor crystal-structure-processed mechanical devices, and methods and systems for making |
US7135070B2 (en) | 2002-04-23 | 2006-11-14 | Sharp Laboratories Of America, Inc. | Monolithic stacked/layered crystal-structure-processed mechanical, and combined mechanical and electrical, devices and methods and systems for making |
KR101131040B1 (en) * | 2002-08-19 | 2012-03-30 | 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions |
TWI331803B (en) | 2002-08-19 | 2010-10-11 | Univ Columbia | A single-shot semiconductor processing system and method having various irradiation patterns |
WO2005029551A2 (en) | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions |
JP2005129769A (en) | 2003-10-24 | 2005-05-19 | Hitachi Ltd | Method for modifying semiconductor thin film, modified semiconductor thin film, method for evaluating the same, thin film transistor formed of semiconductor thin film, and image display device having circuit constituted by using the thin film transistor |
JP2007165716A (en) | 2005-12-15 | 2007-06-28 | Advanced Lcd Technologies Development Center Co Ltd | Laser crystallizing apparatus and method |
JP2009032969A (en) * | 2007-07-27 | 2009-02-12 | Sharp Corp | Apparatus of manufacturing semiconductor thin film, method of the same, and semiconductor thin film and semiconductor device produced by the method |
WO2009039482A1 (en) | 2007-09-21 | 2009-03-26 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
JP5443377B2 (en) | 2007-11-21 | 2014-03-19 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | Preparation system and method for preparing epitaxially oriented thick films |
US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
US8440581B2 (en) | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
CN103745925A (en) * | 2013-11-14 | 2014-04-23 | 上海和辉光电有限公司 | Planarization polysilicon film manufacturing method |
US20160074968A1 (en) * | 2014-09-11 | 2016-03-17 | Suss Microtec Photonic Systems Inc. | Laser etching system including mask reticle for multi-depth etching |
TWI577488B (en) * | 2014-11-17 | 2017-04-11 | 財團法人工業技術研究院 | Surface processing method |
CN104779139A (en) * | 2015-03-31 | 2015-07-15 | 深超光电(深圳)有限公司 | Manufacturing method of semi-conductor thin film and manufacturing method of thin film transistor |
CN106298451A (en) * | 2016-08-18 | 2017-01-04 | 昆山国显光电有限公司 | Laser crystallization method and device |
WO2019146021A1 (en) * | 2018-01-24 | 2019-08-01 | ギガフォトン株式会社 | Laser processing method and laser processing system |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2569711B2 (en) * | 1988-04-07 | 1997-01-08 | 株式会社ニコン | Exposure control device and exposure method using the same |
US5523193A (en) * | 1988-05-31 | 1996-06-04 | Texas Instruments Incorporated | Method and apparatus for patterning and imaging member |
JPH0433327A (en) * | 1990-05-30 | 1992-02-04 | Kyocera Corp | Forming method of semiconductor ctystallized film |
JP2973492B2 (en) * | 1990-08-22 | 1999-11-08 | ソニー株式会社 | Crystallization method of semiconductor thin film |
KR100299292B1 (en) * | 1993-11-02 | 2001-12-01 | 이데이 노부유끼 | Polysilicon Thin Film Forming Method and Surface Treatment Apparatus |
US5496768A (en) * | 1993-12-03 | 1996-03-05 | Casio Computer Co., Ltd. | Method of manufacturing polycrystalline silicon thin film |
JPH07249591A (en) * | 1994-03-14 | 1995-09-26 | Matsushita Electric Ind Co Ltd | Laser annealing method for semiconductor thin film and thin-film semiconductor element |
JP3326654B2 (en) * | 1994-05-02 | 2002-09-24 | ソニー株式会社 | Method of manufacturing semiconductor chip for display |
TW297138B (en) * | 1995-05-31 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
CA2256699C (en) * | 1996-05-28 | 2003-02-25 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
GB9819338D0 (en) * | 1998-09-04 | 1998-10-28 | Philips Electronics Nv | Laser crystallisation of thin films |
US6573531B1 (en) * | 1999-09-03 | 2003-06-03 | The Trustees Of Columbia University In The City Of New York | Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures |
US6368945B1 (en) * | 2000-03-16 | 2002-04-09 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification |
-
2000
- 2000-03-21 CA CA002374498A patent/CA2374498A1/en not_active Abandoned
- 2000-03-21 EP EP00919501A patent/EP1196947A4/en not_active Withdrawn
- 2000-03-21 CN CNB008106878A patent/CN1186802C/en not_active Expired - Fee Related
- 2000-03-21 JP JP2001569872A patent/JP4220156B2/en not_active Expired - Fee Related
- 2000-03-21 MX MXPA01011852A patent/MXPA01011852A/en active IP Right Grant
- 2000-03-21 KR KR1020017014881A patent/KR100672909B1/en not_active IP Right Cessation
- 2000-03-21 AU AU2000240180A patent/AU2000240180A1/en not_active Abandoned
- 2000-03-21 WO PCT/US2000/007479 patent/WO2001071791A1/en active IP Right Grant
-
2001
- 2001-09-12 TW TW090122674A patent/TW499717B/en not_active IP Right Cessation
-
2002
- 2002-10-31 HK HK02107913.7A patent/HK1046469A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
TW499717B (en) | 2002-08-21 |
CN1363117A (en) | 2002-08-07 |
MXPA01011852A (en) | 2002-05-06 |
CN1186802C (en) | 2005-01-26 |
WO2001071791A1 (en) | 2001-09-27 |
KR20020002466A (en) | 2002-01-09 |
JP2003528463A (en) | 2003-09-24 |
AU2000240180A1 (en) | 2001-10-03 |
CA2374498A1 (en) | 2001-09-27 |
EP1196947A1 (en) | 2002-04-17 |
EP1196947A4 (en) | 2003-08-13 |
HK1046469A1 (en) | 2003-01-10 |
KR100672909B1 (en) | 2007-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4220156B2 (en) | Surface planarization of silicon films during and after processing by sequential lateral crystallization. | |
US6830993B1 (en) | Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method | |
US7679028B2 (en) | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidification | |
US6368945B1 (en) | Method and system for providing a continuous motion sequential lateral solidification | |
US6573531B1 (en) | Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures | |
JP3562389B2 (en) | Laser heat treatment equipment | |
WO2005029550A2 (en) | Method and system for producing crystalline thin films with a uniform crystalline orientation | |
JP4279498B2 (en) | Semiconductor thin film forming method, semiconductor thin film forming apparatus, and crystallization method | |
JP2007288159A (en) | Method of flattening silicon film surface during and after processing through sequential lateral crystallization method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071003 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071005 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071011 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080604 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |