JP4201738B2 - バッテリー充電装置 - Google Patents

Description

本発明は、単相又は多相の交流発電機を入力とし全波整流回路で整流して直流電圧によりバッテリーを充電するバッテリー充電装置に関するものである。

従来の全波整流回路を備えたバッテリー充電装置を図４に示す。このバッテリー充電装置は、三相の交流発電機１を入力とし、全波整流回路６０で整流して直流電圧によりバッテリーを充電する構成にしてあり、全波整流回路６０を、各相毎に２個のダイオードＤ１１，Ｄ１４，…を直列に接続し、さらに、負極側のダイオードＤ１４，Ｄ１５，Ｄ１６にそれぞれ並列にサイリスタＳ１，Ｓ２，Ｓ３を逆向きに接続して構成し、それぞれのサイリスタＳ１，Ｓ２，Ｓ３の制御端子を制御回路７０に接続し、バッテリー２の電圧が満充電の時に、いずれかのサイリスタＳ１，Ｓ２，Ｓ３がオンすることで、交流発電機１を短絡して、充電を停止するように構成してある（特許文献１参照）。
特開平１１−２２５４４６号公報

しかし、従来の全波整流回路はダイオード及びサイリスタで構成してあるため、ダイオード、サイリスタともに電圧降下が大きく、そのため、電力損失が大きくなるという課題がある。

本発明は、上記問題に鑑みてなされたものであり、電圧降下を低減させることにより、電力損失を低減する新規のバッテリー充電装置を提供する。

上記課題を解決するために、本発明に係るバッテリー充電装置は、単相又は多相の交流発電機を入力とし全波整流回路で整流して直流電圧によりバッテリーを充電するバッテリー充電装置において、前記全波整流回路は、各相毎にそれぞれ２個のＦＥＴを直列に接続して構成してあり、それぞれのＦＥＴの制御端子を制御回路に接続し、前記バッテリーの電圧が満充電の時に、前記制御回路より制御信号を前記ＦＥＴのうちいずれか一つに出力して、このＦＥＴをオンさせることで、前記交流発電機を短絡して、充電を停止するように構成してあることを特徴とする。

前記制御回路は、前記全波整流回路の正極側のＦＥＴと負極側のＦＥＴの接続部の電圧を検出し、この検出電圧とバッテリー電圧とを比較して、検出電圧が高い場合には正極側のＦＥＴをオンさせ、バッテリー電圧が高い場合には正極側のＦＥＴをオフさせるようにしてあるとともに、前記検出電圧が負の場合には負極側のＦＥＴをオンさせ、前記検出電圧が正の場合には負極側のＦＥＴをオフさせるように構成してあることを特徴とする。

本発明によれば、全波整流回路の整流素子のＦＥＴで構成したことにより、サイリスタ及びダイオードのオン電圧に比べて、ＦＥＴがオンしたことによる電圧降下が小さいため、電力損失を大幅に低減することができる効果がある。

発明を実施するための最良の形態の回路図を図１に示す。図１図示のバッテリー充電装置は、三相の交流発電機１を入力とし、全波整流回路１０で整流して直流電圧によりバッテリー２を充電するものである。全波整流回路１０は、各相にそれぞれ２個のＦＥＴ１１，１４，１２，１５，１３，１６を直列に接続して構成してある。このバッテリー充電装置は制御回路２０を備え、この制御回路２０は、それぞれのＦＥＴ１１，１２，１３，１４，１５，１６の制御端子に接続し、バッテリー２の電圧が満充電の時に、制御回路２０より制御信号をＦＥＴ１１，１２，１３，１４，１５，１６のうちいずれか一つに出力して、このＦＥＴ１１，１２，１３，１４，１５，１６をオンさせることで、交流発電機１を短絡して、充電を停止するように構成してある。制御回路２０の具体的構成例について以下で説明する。

この実施形態の制御回路２０は、バッテリー２の電圧を検出し、満充電になった場合にハイ信号を出力するバッテリー電圧検出回路２１を備え、このバッテリー電圧検出回路２１はバッテリー２と並列に接続してある。また、制御回路２０は、各相毎に電圧検出回路２２，２３、同時オン防止回路２４及びラッチ回路２５を備えてある。なお、各相で独立して動作するため、本実施形態においては、一つの相にのみ説明する。

電圧検出回路２２は、正極側のＦＥＴ１１の電圧とバッテリー電圧とを検出して比較する回路である。この電圧検出回路２２の一方の入力端子はバッテリー電圧検出回路２１の正極側に接続し、バッテリー電圧（ＶＢ）を検出し、この電圧検出回路２２の他方の入力端子は全波整流回路１０を構成する直列に接続したＦＥＴ１１，１４の接続部に接続して、この接続部の電圧（ＶＡ）、言いかえれば正極側のＦＥＴ１１の電圧を検出し、接続部の電圧（ＶＡ）とバッテリー電圧（ＶＢ）とを比較し、接続部の電圧（ＶＡ）がバッテリー電圧（ＶＢ）より高い場合にはハイ信号を、逆に低い場合にはロウ信号を出力するように構成してある。

電圧検出回路２３は、負極側のＦＥＴ１４の電圧とバッテリー電圧とを検出して比較する回路である。この電圧検出回路２３の一方の入力端子はＦＥＴ１１，１４の接続部に接続して、この接続部の電圧（ＶＡ）、言いかえれば負極側のＦＥＴ１４の電圧を検出し、この電圧検出回路２３の他方の入力端子はバッテリー電圧検出回路２１の負極側に接続し、接続部の電圧（ＶＡ）が負の場合にはハイ信号を、逆に正の場合にはロウ信号を出力するように構成してある。

同時オン防止回路２４は、制御回路２０は正極側のＦＥＴ１１と負極側のＦＥＴ１４が同時オンすることを防止する回路である。この同時オン防止回路２４の入力端子は一方の電圧検出回路２２及びラッチ回路２５の出力端子に接続してあるとともに、この同時オン防止回路２４の出力端子は正極側のＦＥＴ１１の制御端子に接続してある。このような構成により、一方の電圧検出回路２２よりロウ信号を入力した場合には、正極側のＦＥＴ１１をオフさせ、逆にハイ信号を入力した場合には、ＦＥＴ１１をオンさせるが、一方の電圧検出回路２２及びラッチ回路２５からハイ信号を入力した場合には、正極側のＦＥＴ１１を強制的オフさせて、正極側のＦＥＴ１１と負極側のＦＥＴ１４とが同時オンすることを防止するようにしている。

また、制御回路２０はラッチ回路２５を備えてある。このラッチ回路２５は負極側に設けた電圧検出回路２３の出力端子並びにバッテリー電圧検出回路２１の出力端子に接続し、バッテリー電圧検出回路２１からハイ信号が出力された時、負極側のＦＥＴ１４をすぐにオンさせず、他方の電圧検出回路２３からハイ信号が出力されるまで待ってＦＥＴ１４がオンするように構成してある。

本実施形態に係るバッテリー充電装置は、上記構成により、下記のような作用を有する。なお、図２に本実施形態に係る電圧波形図を示す。先ず、バッテリー２が満充電でない場合は、バッテリー電圧検出回路２１からはロウ信号を出力するため、他方の電圧検出回路２３からハイ信号を出力すると、ラッチ回路２５はオンする。詳細については以下で説明する。

一方の電圧検出回路２２が、接続部の検出電圧（ＶＡ）がバッテリー電圧（ＶＢ）より高いことを検出すると、一方の電圧検出回路２２はハイ信号を出力し、同時オン防止回路２４を介して、正極側のＦＥＴ１１はオンする。一方、この場合接続部の検出電圧（ＶＡ）は正であるため、他方の電圧検出回路２３はロウ信号を出力し、負極側のＦＥＴ１４はオフする。

接続部の検出電圧（ＶＡ）がバッテリー電圧（ＶＢ）より低いことを検出すると、一方の電圧検出回路２２はロウ信号を出力し、同時オン防止回路２４を介して、正極側のＦＥＴ１１はオフする。一方、負極側のＦＥＴ１４は、接続部の検出電圧（ＶＡ）が正である場合は、オフの状態にある。接続部の検出電圧（ＶＡ）が負になると、正極側のＦＥＴ１１はオフの状態であるが、他方の電圧検出回路２３からハイ信号を出力し、負極側のＦＥＴ１４はオンする。

続いて、バッテリー２が満充電になった場合について説明する。先ず、正極側のＦＥＴ１１がオンしているときに、バッテリー２が満充電になると、バッテリー電圧検出回路２１からハイ信号を出力するが、負極側のＦＥＴ１４がオフの状態にあるときは、ラッチ回路２５は他方の電圧検出回路２３の信号を優先するため、図２に示すように、負極側のＦＥＴ１４はオフしている。正極側のＦＥＴ１１がオフし、負極側のＦＥＴ１４がオンすると、ラッチ回路２５はバッテリー電圧検出回路２１の信号を優先するため、バッテリー電圧検出回路２１がハイ信号を出力している間は、負極側のＦＥＴ１４はオンし続ける。一方、正極側のＦＥＴ１１は、図２に示すように、接続部の検出電圧（ＶＡ）がバッテリー電圧（ＶＢ）より低くなるため、負極側のＦＥＴ１４がオンし続けている間はオフの状態が続く。この状態は各相で起こり、各相の正極側のＦＥＴ１１，１２，１３はオフの状態にあるのに対し、負極側のＦＥＴ１４，１５，１６はオンの状態になるため、交流発電機１を短絡して、充電を停止することができる。

続いて、負極側のＦＥＴ１４がオンしているときに、バッテリー２が満充電になると、ラッチ回路２５はバッテリー電圧検出回路２１の信号を優先するため、バッテリー電圧検出回路２１がハイ信号を出力している間は、負極側のＦＥＴ１４はオンし続ける。一方、正極側のＦＥＴ１１は、図２に示すように、接続部の検出電圧（ＶＡ）がバッテリー電圧（ＶＢ）より低くなるため、負極側のＦＥＴ１４がオンし続けている間はオフの状態が続く。この場合も前記の場合と同様に、各相の正極側のＦＥＴ１１，１２，１３はオフの状態にあるのに対し、負極側のＦＥＴ１４，１５，１６はオンの状態になるため、交流発電機１を短絡して、充電を停止することができる。

バッテリー電圧が降下し、満充電の状態で無くなると、バッテリー電圧検出回路２１からはロウ信号を出力し、前記した満充電でない場合の作用をする。以上のことを繰り返し、バッテリー電圧（ＶＢ）を所要値に維持する。また、本発明に係るバッテリー充電装置は全波整流回路１０の整流素子をＦＥＴで構成したことにより、サイリスタのオン電圧に比べて、電圧降下が小さいため、電力損失を大幅に低減することができる。

実施例１の回路図を図３に示す。図３図示のバッテリー充電装置は、単相の交流発電機１を入力とし、全波整流回路１０で整流して直流電圧によりバッテリー２を充電するものである。全波整流回路１０は、各相にそれぞれ２個のＦＥＴ１１，１４，１２，１５を直列に接続して構成してある。このバッテリー充電装置は制御回路２０を備え、この制御回路２０は、それぞれのＦＥＴ１１，１２，１４，１５の制御端子に接続し、バッテリー２の電圧が満充電の時に、制御回路２０より制御信号をＦＥＴ１１，１２，１４，１５のうちいずれか一つに出力して、このＦＥＴ１１，１２，１４，１５をオンさせることで、交流発電機１を短絡して、充電を停止するように構成してある。制御回路２０の具体的構成例について以下で説明する。

この実施例の制御回路２０は、前記実施形態と同様にバッテリー電圧検出回路２１を備え、また、制御回路２０は、各相毎に電圧検出回路２２，２３、同時オン防止回路２４及びラッチ回路２５を備えてある。なお、バッテリー電圧検出回路２１、電圧検出回路２２，２３、同時オン防止回路２４及びラッチ回路２５は前記実施形態を同じ構成であり、単相の場合も三相の場合と同様に各相で動作が独立しており、作用もほぼ同様であるため、説明を省略する。

なお、本実施例では三相及び単相について説明したが、これに限定されない。また、制御回路２０の構成についても、バッテリーの電圧が満充電の時に、制御回路２０より制御信号を全波整流回路のＦＥＴのうちいずれか一つに出力して、このＦＥＴをオンさせることで、交流発電機１を短絡して、充電を停止するように構成してあれば、構成は限定しない。

本発明によれば、全波整流回路の整流素子のＦＥＴで構成したことにより、サイリスタ及びダイオードのオン電圧に比べて、ＦＥＴがオンしたことによる電圧降下が小さいため、電力損失を大幅に低減することができる。

本発明に係るバッテリー充電装置における発明を実施するための最良の形態の回路図である。 図１図示実施形態に係る電圧波形図である。 図１図示実施形態とは別の実施例を示す回路図である。 従来のバッテリー充電装置を示す回路図である。

符号の説明

１ 交流発電機
２ バッテリー
１０，６０ 全波整流回路
１１，１２，１３，１４，１５，１６ ＦＥＴ
２０，７０ 制御回路
２１ バッテリー電圧検出回路
２２，２３ 電圧検出回路
２４ 同時オン防止回路
２５ ラッチ回路
Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４，Ｄ１５，Ｄ１６ ダイオード
Ｓ１，Ｓ２，Ｓ３ サイリスタ
Ｌ１ 出力チョーク

Claims (1)

1. 単相又は多相の交流発電機を入力とし全波整流回路で整流して直流電圧によりバッテリーを充電するバッテリー充電装置において、前記全波整流回路は、各相毎にそれぞれ２個のＦＥＴを直列に接続して構成してあり、それぞれのＦＥＴの制御端子を制御回路に接続し、この制御回路は、前記全波整流回路の正極側のＦＥＴと負極側のＦＥＴの接続部の電圧を検出する電圧検出回路と、正極側又は負極側の一方のＦＥＴがオンしているときに、前記バッテリーの電圧が満充電になると、正極側又は負極側の他方のＦＥＴがオフし、正極側又は負極側の一方のＦＥＴがオフすると、正極側又は負極側の他方のＦＥＴがオンし続けるように制御するラッチ回路と、前記電圧検出回路及び前記ラッチ回路の出力端子に接続し、前記正極側のＦＥＴと負極側のＦＥＴとが同時にオンすることがないよう、少なくとも正極側又は負極側のいずれか一方のＦＥＴをオフさせ、他方のＦＥＴをオンさせる同時オン防止回路とを備え、正極側又は負極側のいずれか一方のＦＥＴがオフの状態であり、他方のＦＥＴがオンの状態にあるときに、前記交流発電機を短絡して、充電を停止するよう制御する構成を有するとともに、前記全波整流回路の正極側のＦＥＴと負極側のＦＥＴの接続部の電圧を検出し、この検出電圧とバッテリー電圧とを比較して、検出電圧が高い場合には正極側のＦＥＴをオンさせ、バッテリー電圧が高い場合には正極側のＦＥＴをオフさせるようにしてあるとともに、前記検出電圧が負の場合には負極側のＦＥＴをオンさせ、前記検出電圧が正の場合には負極側のＦＥＴをオフさせるように構成してあることを特徴とするバッテリー充電装置。

Images