JP4292350B2 - Liquid crystal display device and manufacturing method thereof - Google Patents
Liquid crystal display device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4292350B2 JP4292350B2 JP16422399A JP16422399A JP4292350B2 JP 4292350 B2 JP4292350 B2 JP 4292350B2 JP 16422399 A JP16422399 A JP 16422399A JP 16422399 A JP16422399 A JP 16422399A JP 4292350 B2 JP4292350 B2 JP 4292350B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- thin film
- substrate
- signal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】
本発明は低コストで広視野角・高画質の大画面アクティブマトリックス型液晶表示装置に関する。
【0002】
【従来の技術】
従来のアクティブマトリックス型液晶表示装置では、走査線のパターンを形成する場合、ガラス基板にスパッタリング装置を用いてアルミニウムやモリブデンなどの金属を堆積した後、ホトレジストをコートしてホトマスクを用いて露光・現象していた。このレジストパターンを用いて堆積した金属をエッチングした後、ホトレジストをはくりする工程を用いていた。
カラーフィルターのブラックマスクの形成方法も走査線のパターン形成法とほぼ同じようにガラス基板にクロム酸化膜と金属クロム膜をスパッタリング装置を用いて堆積した後、ホトレジストをコートしてホトマスクを用いて露光・現象していた。このレジストパターンを用いてクロム酸化膜と金属クロム膜をエッチングした後、ホトレジストをはくりする工程を用いていた。
【0003】
【発明が解決しようとする課題】
図1,図2にあるように従来のTNモードのアクティブ素子基板では、全工程でホトマスク工程が5回必要である。横電界液晶モードのアクティブ素子基板では全工程でホトマスク工程が4回以上必要であった。ホトレジスト工程が多い場合、高価な露光装置の台数も多く必要となり、初期投資の金額も大きくなる。さらにホトレジストを塗布する工程では塗布膜厚の均一性が要求され大型基板になればなるほどレジストの使用量は多くなり、現象工程で使用する現象液も大量に使用しなければならない。このため生産で使用するランニングコストも高くなる傾向にあった。基板が大型になればなるほどレジスト塗布に必要な時間は長くなりスループットの低下は、さけられない。
ガラス基板を投入してからアクティブ素子基板が完成するまでの時間を短縮しないと、保管のためのストッカーを大量にクリーンルーム内に設置しなければならない。同様な問題はカラーフィルター基板の製造工程にも発生しており、大型液晶パネルの製造コストアップの原因になっていた。
【0004】
さらに従来金属膜をガラス基板に堆積する時、真空装置(スパッタリング装置)を用いており、ガラス基板が大型化するにつれ、真空装置も大型化し、装置価格も急激に上昇してきた。
ガラス基板が大きくなるにつれ真空排気速度を大きくしなければスループットが低下してくるので高価なクライオポンプの台数も急激に増加してきている。
【0005】
金属膜をガラス基板全面に堆積した後ホトレジスト工程をおえてから、エッチングして目的のパターンを形成するが、パターン形成後不要となったレジストをとりのぞく工程が必要である。このレジストをとりのぞく工程で用いられる有機溶剤は、非常に危険で有害な化学物質であり、すてる場合には非常に高い処理コストが必要であった。
【0006】
ガラス基板が大型化するにつれ薄膜半導体層を形成する装置も大型化してきた。従来の装置をただスケールアップしただけでは薄膜トランジスタの性能は低下する傾向にあり、液晶パネルが大画面高精細化すればするほど薄膜トランジスタの性能向上が必要とされる。
【0007】
大画面広視野角液晶モードとして横電界方式液晶モードが量産されはじめてきたが、残像問題や表示ムラの問題が多発し安定して生産するには多くのノウハウが必要とされる。
【0008】
本発明は、これらの課題を解決する手段を提供するもので、その目的とするところは、大型液晶表示装置の量産工場の投資効率を高め、超大型・超広視野角液晶表示装置を安価に歩留り良く製造できる方法を提供することにある。
【0009】
【課題を解決するための手段】
前記課題を解決し、上記目的を達成するために本発明では以下の手段を用いる。
【0010】
少なくとも一方が透明な一対の基板と、前記基板間にはさまれた液晶組成物層と前記基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走査線と映像信号配線および画素電極およびアクティブ素子を備えた液晶表示装置において、
〔手段1〕前記走査線を形成するプロセスとして次の工程を用いた。
i)基板の上に酸化チタン膜または酸化亜鉛膜または酸化チタンと酸化亜鉛の複合酸化膜を形成する。
ii)その上にパラジウムイオンまたは銀イオンまたはルテニウムイオンを吸着させる。
iii)走査線用のホトマスクを用いて紫外線を基板上に照射する。
iv)紫外線の照射されなかった領域の金属イオンを洗い流す。
v)走査線の形状に還元された金属を足場として無電界メッキ法を用いて、銅または、銀またはルテニウムを成長させる。
これ以外に、基板上にパラジウムイオンを印刷法を用いて走査線の形状に印刷し、H2プラズマなどにより還元してから無電界メッキ法を用いても良い。
【0011】
〔手段2〕手段1を用いて形成した銅または銀またはルテニウムの表面に無電界Niメッキまたは電界Niメッキをほどこす。
【0012】
〔手段3〕手段1を用いて形成した銅または銀またはルテニウムの堆積膜厚を2μm以下とした。
【0013】
〔手段4〕手段1に記載の走査線を形成するプロセスにおいて基板の上に形成する金属酸化物の成分として、酸化チタンのほかに酸化インジウム,酸化スズ,酸化シリコン,酸化アルミニウム,酸化ジルコニウム,酸化マグネシウム,酸化タンタルなどの可視光を透過する金属酸化物を2種類以上ふくむ複合金属酸化膜を用いる。
【0014】
〔手段5〕手段1により走査線を形成した後、前記アクティブ素子のゲート絶縁膜と半導体層とパッシベーション保護膜層を基板上に堆積する時、有効画素領域を含む局部のみに部分的に堆積し、かつ前記共通電極と前記走査線を連結している静電気対策用保護アクティブ素子と、前記共通電極と前記映像信号配線を連結している静電気対策用保護アクティブ素子の両方をパッシベーション膜によって完全に被覆した。
【0015】
〔手段6〕透過光量変調ホトマスクを薄膜トランジスタ素子のチャネル部分に用いることで映像信号配線と画素電極を同時に分離形成しチャネル部のn+層も除去して薄膜トランジスタ素子を完成してしまう。この技術と手段1を組み合せることでホトレジスト工程を1回だけしか使用しない。
【0016】
〔手段7〕手段1と5を用いて、映像信号配線と画素電極を同時に形成した後、表面に露出したn+層を除去し、パッシベーション膜を基板全面または、有効画素領域を含む局部のみに、部分的に堆積する。その後薄膜トランジスタのチャネル部と映像信号配線ならびに画素電極を形成するために余分なパッシベーション膜と半導体層を除去した。
【0017】
〔手段8〕手段1と5を用いて、ゲート絶縁膜と半導体層を有効画素領域を含む局部のみに堆積した後、薄膜トランジスタ素子の半導体部分をパターンニングする。その後映像信号配線と画素電極を同時に形成してから薄膜トランジスタのチャネル部分のn+層を除去する。それからパッシベーション膜を有効画素領域を含む局部のみに堆積する。
【0018】
〔手段9〕手段1と5を用いて、映像信号配線と画素電極を同時に形成した後、透明導電膜を堆積し、映像信号配線と画素電極を分離形成する時に薄膜トランジスタ部のチャネル部分の金属膜とn+層を除去する。その後パッシベーション膜を有効画素領域を含む、局部のみに部分的に堆積する。
【0019】
〔手段10〕手段1と5を用いて、ゲート絶縁膜を有効画素領域を含む局部のみに部分的に堆積した後、半導体層とエッチングストッパー層は基板全面か、または、有効画素領域を含む局部のみに部分的に堆積し、オーミックコンタクトをとるためのn+層は、イオン注入する場合には、有効画素領域を含む局部のみに部分的に注入する。n+層をプラズマCVD法で堆積する場合には、基板全面、または有効画素領域を含む局部のみに、部分的に堆積する。そして映像信号配線と画素電極を同時に形成する時、余分なn+層と半導体層を同時に両方とも除去した後、パッシベーション膜を有効画素領域を含む局部のみに部分的に堆積する。
【0020】
〔手段11〕手段6,7,8,9においてn+層を除去するのではなく、n+層を酸化して絶縁膜化させた。
【0021】
〔手段12〕ガラス基板をのせるサセプターと、このサセプターに平行に対向しているメッシュ電極または、ハニカム電極から構成されるプラズマ発生装置においてサセプター電極に高周波電圧を印加し、接地したメッシュ電極またはハニカム電極のあいだで酸素プラズマ放電を発生させる。そして放電中に石英ガラス窓をかいして大気中側に設置した紫外線ランプからガラス基板に紫外光を均一に照射する。
【0022】
〔手段13〕ガラス基板をのせるサセプターと、前記サセプターに平行に対向している複数のワイヤー電極または複数の棒状電極または、複数の短冊状電極から構成されるプラズマ発生装置において、前記複数の電極に位相の異なる高周波電圧を印加し、サセプターに対して水平な横方向放電を生じさせる。この横方向放電時に石英ガラス窓をかいして大気中に設置されている紫外線ランプからガラス基板に紫外光を均一に照射する。
【0023】
〔手段14〕基板上に走査線と映像信号配線と、前記走査線と映像信号配線との各交差部に形成された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極を、備えた液晶表示装置において、前記薄膜トランジスタ素子のゲート絶縁膜にプラズマシリコン窒化膜とダイヤモンドライクカーボン膜の2層膜または、プラズマシリコン窒化膜とアモルファスカーボン膜の2層膜を用いる。
【0024】
〔手段15〕基板上に走査線と映像信号配線と前記走査線と映像信号配線との各交差部に形成された薄膜トランジスタと前記薄膜トランジスタ素子に接続された画素電極を備えた液晶表示装置において、前記薄膜トランジスタ素子のゲート絶縁膜にアルミニウムの陽極酸化膜とプラズマシリコン窒化膜とダイヤモンドライクカーボン膜の3層膜または、アルミニウムの陽極酸化膜とプラズマシリコン窒化膜とアモルファスカーボン膜の3層膜またはプラズマシリコン窒化膜とシリコン酸化膜とアモルファスカーボン膜またはプラズマシリコン窒化膜とシリコン酸化膜とダイヤモンドライクカーボン膜の3層膜を用いる。
【0025】
〔手段16〕前記薄膜半導体素子の半導体層を、ポリシン層とアモルファスシリコン層とn+アモルファスシリコン層の3層またはポリシリコン層とアモルファスシリコン層とn+マイクロクリスタルシリコン層の3層または、アモルファス炭化シリコン層とアモルファスシリコン層とn+アモルファスシリコン層の3層または、アモルファス炭化シリコン層とアモルファスシリコン層とn+マイクロクリスタルシリコン層の3層から構成した。
【0026】
〔手段17〕手段14,15に記載のアクティブ素子においてダイヤモンドライクカーボン層とポリシリコン層とアモルファスシリコン層とn+アモルファスシリコン層の4層または、アモルファスカーボン層とポリシリコン層とアモルファスシリコン層とn+アモルファスシリコン層の4層をそれぞれの界面を大気中にさらさずに連続成膜する。
【0027】
〔手段18〕手段14,15に記載のアクティブ素子においてダイヤモンドライクカーボン層またはアモルファスカーボン層の膜厚が2オングストロームから2000オングストロームの膜厚になるように成膜する。
【0028】
〔手段19〕少なくとも一方が透明な一対の基板と前記基板間にはさまれた液晶組成物層と前記基板のいずれか一方の基板の向き合った表面に、マトリックス状に配置された複数の走査線と映像信号配線、および共通電極と対をなす画素電極と、アクティブ素子を備えた液晶表示装置において、前記共通電極と共通電極と対をなす画素電極の両方の電極の上に形成された配向膜の高さよりも、両方の電極にはさまれたバックライトの光が透過する領域に形成された配向膜の高さの方が高くなるようにする。
【0029】
〔手段20〕手段19において共通電極と共通電極と対をなす画素電極の両方にはさまれた、バックライト光が透過する領域に形成された凸部領域が、共通電極と画素電極の両方に対して0.1μmから3μm程度かさなりあうようにした。
【0030】
〔手段21〕少なくとも一方が透明な一対の基板と前記基板間に、はさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走査線と映像信号配線、および共通電極と対をなす画素電極とアクティブ素子を備えた液晶表示装置において、アクティブ素子の形成された基板側の配向膜または、アクティブ素子の形成された基板とカラーフィルター基板の両方の配向膜に、高分子型帯電防止材(ポリエチレンオキシド,ポリエーテルエステルアミド,ポリエーテルアミドイミド,エチレンオキシド−エピフロヒドリン共重合体,ポリエチレングリコールメタクリレート共重合体,カルボベタイングラフト共重合体,ボロンエステル高分子電荷移動型結合体)を0.1%〜10%程度混入させることで配向膜のシート抵抗値を1×1012Ω/□から1×1014Ω/□の範囲に設定した。
【0031】
〔手段22〕手段21で用いた高分子型帯電防止材料であるポリエーテル類やベタイン類、ボロンエステル類を主鎖中に持つジアミン化合物と、テトラカルボン酸化合物を原料とするポリアミック酸をポリアミック酸タイプの配向膜やポリイミドタイプの配向膜にブレンドすることで、横電界方式液晶モードの配向膜のシート抵抗値を1×1012Ω/□から1×1014Ω/□の範囲に設定した。
【0032】
〔手段23〕手段21または手段22に記載の配向膜を用い、2枚の基板間にはさまれた液晶組成物にフッ素系の液晶のみを使用した。
【0033】
〔手段24〕手段21に記載されている高分子型帯電防止剤であるポリエーテル類や、ベタイン類、ボロンエステル類を高分子接着剤に混入し接着材のシート抵抗値を1×107Ω/□から1×1012Ω/□の範囲に設定した偏光板を用いる。
【0034】
〔手段25〕手段24で用いた偏光板の基材フィルムの表面にダイヤモンドライクカーボンをコーティングした。
【0035】
〔手段26〕少なくとも一方が透明な一対の基板と、前記基板間にはさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走査線と映像信号配線、および共通電極と対をなす画素電極およびアクティブ素子を備えた液晶表示装置において、基板の両方の表面、または、アクティブ素子やカラーフィルターを形成しない片方の表面のみに、チタンやインジウムやスズや亜鉛の酸化物を含む抵抗薄膜をディッピング法やスピンコート法やフレキソ印刷法で塗布し、焼成して形成した。
【0036】
〔手段27〕手段26の製造法で形成された抵抗薄膜のシート抵抗値を108Ω/□〜1013Ω/□の範囲に設定した。
【0037】
〔手段28〕アクティブマトリックス型液晶表示セルを形成する時、メインシールの接着している部分の両側にメインシールの周辺全領域にわたり配向膜でメインシールをとりかこむようにした。
【0038】
〔手段29〕少なくとも一方が透明な一対の基板と、前記基板間に、はさまれた液晶組成物層と前記基板のいずれか一方の基板の向き合った表面に、マトリックス状に配置された複数の走査線と、映像信号配線を備えた液晶表示装置の製造工程で、前記基板にポリイミド配向膜を塗布する時に基板の最外周全領域をポリイミドで連続塗布した。
【0039】
〔手段30〕少なくとも一方が透明な一対の基板と前記基板間にはさまれた液晶組成物層と前記基板のいずれか一方の基板の向き合った表面に、マトリックス状に配置された複数の走査線と、映像信号配線を備えた液晶表示装置において、透明な基板にブラックマスクを形成するプロセスとして次の工程を用いる。
i)基板の上に酸化チタン膜または、酸化亜鉛膜または酸化チタンと酸化亜鉛の複合酸化膜を形成する。
ii)ブラックマスク用のホトマスクを用いて紫外線を照射する。この場合ブラックマスクの形成される部分には紫外線を照射しない。
iii)紫外線を照射された領域に水を吸着させる。
iv)水の吸着していない領域に黒色インクを塗布する。
【0040】
〔手段31〕透明な基板にブラックマスクを形成するプロセスとして次の工程を用いる。
i)基板の上に酸化チタン膜または酸化亜鉛膜または酸化チタンと酸化亜鉛の複合酸化膜を形成する。
ii)前記金属酸化膜の上にシリコン系または、フッ素系のはっすい処理をほどこす。
iii)ブラックマスク用のホトマスクを用いて紫外線を照射する。この場合ブラックマスクの形成される部分のみに紫外線を照射する。
iv)紫外線の照射された領域に黒色インクを塗布する。
【0041】
〔手段32〕手段30,または手段31のプロセスによってブラックマスクを形成した基板にR,G,B3色のカラーフィルターをインクジェット法やフレキソ印刷法を用いて形成した。
【0042】
〔手段33〕手段1,30,31に用いた酸化チタン膜または、酸化亜鉛膜または、酸化チタンと酸化亜鉛の複合酸化膜の膜厚を0.1μmから10μm以下とした。
【0043】
〔手段34〕手段14または手段15に記載のアクティブ素子においてダイヤモンドライクカーボン層とアモルファスシリコン層とn+アモルファスシリコン層の3層、または、ダイヤモンドライクカーボン層とアモルファスシリコン層とn+マイクロクリスタル層の3層、または、アモルファスカーボン層とアモルファスシリコン層とn+アモルファスシリコン層の3層、またはアモルファスカーボン層とアモルファスシリコン層とn+マイクロクリスタルシリコン層の3層を、それぞれの界面を大気中にさらさずに連続成膜する。
【0044】
〔手段35〕手段16に記載のアクティブ素子においてポリシコン層とアモルファス炭化シリコン層を2オングストロームから500オングストロームの膜厚でアモルファスシリコン層は300オングストロームから2000オングストロームの膜厚で形成する。
【0045】
【作用】
従来のTN液晶モード用の薄膜トランジスタ素子基板の断面図は図1のとうりである。従来のIPS液晶モード用の薄膜トランジスタ素子基板の断面図は図2のとうりである。両方ともにゲート絶縁膜と半導体膜とパッシベーション膜の3層をガラス基板全面に堆積する製造方法を用いている。ホトマスク工程は全工程で5回必要である。走査線の金属はアルミニウムの合金系とキャップメタルとしてモリブデンやチタン、クロム,タンタルなどが用いられる。
従来の製造方法では、これらの金属は、真空スパッタリング方法によってガラス基板上に堆積された後、ホトレジストを塗布し、露光、現像、エッチングしてからホトレジストを除去する。ガラス基板が大きくなればなるほど真空装置も大型になりコストも急激に高くなる。さらに問題なのは基板が大きくなるとスループットは低下する傾向があることです。
このため、生産量を増加させるには、大きなクリーンルームを作り装置の台数を増加させる方法が用いられた。投資コストもランニングコストも非常に高いものになってきた。従来のプロセスを採用していては、コストダウンに限界があった。
【0046】
手段1,2,3,4,33を用いることで高価な真空装置を用いないで低抵抗な銅走査線を形成することが可能となる。
無電界メッキ処理には、バッチ処理が可能でありスループットの大幅な改善ができる。レジスト工程を用いないのでレジストのはくり工程が必要なくなるので工程の大幅な短縮が可能となる。
【0047】
手段1,5,6,7,8,9,10を用いることで従来最低でも5回必要となっていたホトリソ工程が2回から3回で終了することになり大幅な工程短縮が可能となり、大幅なコストダウンと生産性効率向上が実現できる。量産工場のクリーンルーム面積も縮少化でき、高価なレジストコーター、露光装置、現像装置、真空スパッタリング装置が従来の半分以下ですむので初期の投資コストも大幅に縮少できる。
【0048】
手段11,12,13を用いることで薄膜半導体トラジスタ素子の半導体層を従来の半分以下にすることができるようになるのでプラズマCVD装置の生産効率を向上することができる。n+層とリンの拡散した半導体層を酸化する速度は酸素プラズマ中に紫外光を強く照射することで大幅に大きくなる。従来酸化速度が遅いために量産に用いられなかったが、手段12,13を用いることで量産に用いることが可能となった。n+層をエッチングする場合には塩素系やフッ素系のガスを用いなければならず排ガス処理装置のランニングコストも必要であったが、本プロセスと本装置を用いることでランニングコストの安いプロセスを実現できる。
【0049】
手段14,15,16,17,18,34,35を用いることで電子移動度の低いアモルファスシリコンの特性を大幅に改善できる。表示面積を大きくしても解像度が向上しなければ美しい映像を表現することはできない。従来のアモルファスシリコンのみを用いた薄膜トランジスタでは走査線の本数は1200本程度が限界であったが、本発明の構造により2000本程度まで本数を増加させることが可能である。プロセスそのものは従来のものとほとんど同じプロセスですみコスト増加は非常にわずかなものにおさえることが可能である。
【0050】
手段19,20を用いることで横電界方式液晶生産工程のラビング処理不良を激減することができる。従来の横電界方式の薄膜トランジスタ素子基板は、図2のようであり、バックライトの光が透過する領域は、共通電極や画素電極よりもへこんでおり、ポリイミド配向膜を塗布してラビング処理する場合、ラビングの布の毛先きがあたりにくい構造となっていた。むりにラビング密度をあげると配向膜がこすれて薄くなり膜はがれが多発した。
本発明の手段19,20を用いることでバックライトの光が透過する領域の配向膜は、ラビングされやすくなり膜はがれは発生しなくなり大幅な歩留りを向上できる。
【0051】
手段21,22,23,28を用いることで横電界方式液晶表示装置の信頼性を大幅に向上できる。従来の横電界方式液晶モードでは残像を防止するために液晶そのものに抵抗をもたせていた。抵抗をさげるためにシアノ系の液晶をフッ素系の液晶にブレンドしていた。シアノ系の液晶化合物は、加水分解しやすく温度特性も悪るい。導光板タイプのバックライトユニットを用いた場合ランプに近い領域と画面中央部での温度差が大きく液晶セル内部での液晶の抵抗値が大きく異なる現象が発生する。このため表示画面領域の周辺ムラが多発しやすかった。本発明を用いると液晶組成物は信頼性に実績のあるフッ素系の液晶だけを使用することができるようになるのでムラの発生は激減する。さらにアクティブ基板とCF基板をはりあわせたすきまに水分が侵入すると、シール周辺ムラが発生しやすくなるが、シールの両側にポリイミド配向膜が印刷されていると水の浸入がなくなり信頼性を向上できる。
【0052】
手段24,25,26,27を用いることで横電界方式液晶表示装置の静電気に対する画像変化を防止できる。従来の横電界方式液晶表示装置では、アクティブマトリックス基板やCF基板の外側面に数100Åの透明導電膜を真空スパッタリング法を用いて形成していた。この方式では、装置コストが高くスループットも低くかった。本方式を用いることでコストの安い静電気対策が可能となる。
【0053】
手段29を用いることで、2枚の基板を合着した後、合着ガラス基板をフッ酸溶液中に投入してもフッ酸液は合着基板のすきまにしみこまない。本発明によってコストupせずに合着ガラス基板を薄くエッチングすることが可能となる。40インチの液晶パネルを作ってもガラス板厚を全体で1mm以下にすることが可能となり薄型軽量化を実現できる。
【0054】
手段30,31,32,33を用いることでレジスト工程が必要なくなり、露光プロセス1回でカラーフィルターを生産することが可能となる。生産工程の大幅な短縮化・簡素化が可能となり小さなクリーンルームでも量産可能となり大幅なコストダウンを実現できる。
【0055】
【実施例】
〔実施例1〕図3は本発明の第1の実施例の工程説明図である。
ガラス基板の上に酸化チタン膜または酸化亜鉛膜または酸化チタンと酸化亜鉛の複合酸化膜を形成する。その上にパラジウムイオンを吸着させる。走査線用のホトマスクを用いて紫外線を基板に照射する。
パラジウムイオンを洗い流す。次に無電界メッキの手法を用いてパラジウムの上に銅を成長させる。この工程では酸化チタン膜や酸化亜鉛膜を用いているが、これらの膜は紫外線を当てると電子と正孔を作る光触媒効果があり、紫外線が照射された所のパラジウムイオンだけが金属パラジウムに還元される。金属パラジウムは基板に残り、パラジウムイオンは、洗い流される。残った金属パラジウムを核として銅を析出させる。
可視光に対して透明で紫外線に対して光触媒効果を持っている金属酸化膜であれば酸化チタンや酸化亜鉛以外のものでも良い。
本発明ではパラジウムイオンを利用しているが、無電界メッキの足場となるものであれば、なんでもよい。金,ルテニウム,ロジウム,オスミウム,イリジウムプラチナなどのイオンでも適用可能である。コスト的な点からは銀,ルテニウム,パラジウムが低価格である。比抵抗の点からは銀,金,ロジウム,イリジウムがすぐれている。上記パラジウム金属を核として銅を析出させた後、銅は酸化されやすいので銅の表面にNiメッキをほどこす。Niメッキは無電界メッキでもよいし電気メッキでもよい。
本発明では走査線用のホトマスクを用いて、紫外線を必要な部分に照射しているが、ホトマスクを用いずにスポット状の紫外線を走査する方法でも必要な部分に紫外線を照射して走査線を形成可能である。
図67にあるようにはじめから印刷法を用いて走査線の形状にパラジウムイオンを吸着させてからH2プラズマ処理などによりパラジウムイオンを金属パラジウムに還元する。この後無電界メッキ法を用いて金属パラジウムの上に銅を成長させる方法も可能である。
無電界メッキで成長させた金属が銅の場合、後の工程で酸化されやすいので銅の表面にNiメッキをほどこすとよい。
【0056】
手段1で用いられている走査配線の形成方法は液晶ばかりでなくプラズマディスプレイパネルやEL表示パネルの走査配線にも利用可能である。ガラス基板ばかりでなくポリイミドテープを用いたTABやCSPやBGAの銅配線、ガラスエポキシ基板を用いたプリント回路基板の銅配線形成にも応用可能である。ICの銅配線用プロセスとしても利用できる。この場合バリヤ層としてTaもしくはTaNをスパッタリング法で堆積した後、同じスパッタリング法でパラジウムを連続堆積してから銅を無電界メッキする。電気メッキ法では表面の形状によって膜厚ムラが発生しやすいが無電界メッキではこのようなことは発生しない。深い穴の中に銅をうめこむ場合にはバリヤ層のTaやTaNをスパッタリング法で堆積した後、パラジウムイオンを吸着させた後H2プラズマ処理による還元法を用いてパラジウムイオンを還元してから無電界メッキにより銅を成長させ穴をうめこむとよい。
【0057】
〔実施例2〕図4は、本発明の第2の実施例の断面図である。
ガラス基板全面に透明な光触媒膜▲19▼をコーティングしてあるが走査線を形成する領域のみに光触媒膜を部分的にコーティングしてもよい。
実施例1で記載した方法を用いて走査線(ゲート電極)▲2▼と共通電極▲18▼を形成した後、ゲート絶縁膜▲4▼とアモルファスシリコン半導体膜▲5▼とn+アモルファスシリコン膜▲6▼を局所的に部分堆積している。堆積後走査線端子部▲3▼は、金属電極が露出している。それから映像信号配線▲7▼と液晶駆動電極▲17▼と走査線端子部接合金属電極▲25▼を同時に形成するために、金属膜をスパッタリング方式で堆積する。透過光量変調ホトマスク(図50……ホトマスク断面図)(図60……ホトマスク平面図)を用いてポジレジストを露光すると図61のような断面形状が得られる。本発明で用いた透過光量変調ホトマスクは、解像力の1/10から1/5程度のパターンを用いて平均透過光量を調整しているが、アメリカのキャニオンマテリアル社のHEBS(High Energy Beam Sensitive)ガラスプレートを用いても同様な透過光量変調ホトマスクを作成することが可能である。
未露光部のポジレジスト膜厚▲65▼は1.2〜2.0μm程度であり、半透過光量領域の露光領域のポジレジスト膜厚▲66▼は、0.05〜0.2μm付近を利用する。図62は、本発明で用いたプロセスフローの図である。n+層の上の金属層はウェットエッチングで加工して映像信号配線と液晶駆動用の画素電極と端子部領域のみを残す。次にドライエッチングで必要のない領域のn+層とノンドープ半導体層を除去する。それから薄膜トランジスタ素子のチャネル部分▲63▼の薄く残ったポジレジストをプラズマアッシング処理により除去してから、チャネル部の金属層とn+層を前と同じウェットエッチングとドライエッチングにより除去する。次にホトレジストをはくりした後パッシベーション膜を局所的に部分堆積してアクティブ素子基板が完成する。
ホトマスクプロセスは全工程で2回だけであるが、ホトレジスト工程は1回だけしか用いていない。
【0058】
〔実施例3〕図5は本発明の第3の実施例の断面図である。共通電極を走査線と同時に形成しないで、一番最後にパッシベーション膜の上に形成するプロセスになっている。ホトマスクプロセスは、全工程で3回である。ホトレジスト工程は2回だけである。
【0059】
〔実施例4〕図6は、本発明の第4の実施例の断面図である。第2の実施例とほとんど同じであるが、パッシベーション膜を基板全面に堆積した後端子部の部分をエッチングしてコンタクトホールを形成している。ホトマスクプロセスは全工程で3回ある。ホトレジスト工程は2回だけである。
【0060】
〔実施例5〕図7は、本発明の第5の実施例の断面図である。実施例1により走査線▲2▼を形成後、ゲート絶縁膜▲4▼を局所的に部分堆積する。アモルファスシリコン半導体層▲5▼とn+アモルファスシリコン膜▲6▼は、基板全面に堆積する。次に金属膜を全面に堆積してから、映像信号配線▲7▼と、液晶駆動電極▲17▼を同時形成するために金属膜をウェットエッチングやドライエッチングによりパターンニング加工した後金属膜がなくなった領域のn+アモルファスシリコン膜も同様にエッチングして除去する。それから基板全面にパッシベーション膜を堆積して、薄膜トランジスタ素子のチャネル部と、映像信号配線と液晶駆動電極を分離させるために余分な領域のパッシベーション膜とアモルファスシリコン半導体膜を除去する。この時同時に端子部の電極を被覆している余分なパッシベーション膜とアモルファスシリコン半導体膜も除去する。パッシベーション膜は、全面堆積でなく局所的な部分堆積でもよい。
【0061】
〔実施例6〕図8は、本発明の第6の実施例の断面図である。
実施例5とほぼ同じ考え方のプロセスである。実施例1により走査線▲2▼を形成後、ゲート絶縁膜▲4▼とアモルファスシリコン半導体層▲5▼とn+アモルファスシリコン膜▲6▼を局所的に部分堆積する。堆積後走査線の端子部▲3▼は金属電極が露出している。次に映像信号配線▲7▼と液晶駆動電極▲17▼を同時に形成するために金属膜をスパッタリング法を用いて堆積する。金属膜をウェットエッチングやドライエッチングを用いてパターンニング加工した後、金属膜がなくなった部分のn+層も同様にドライエッチングにより除去する。それから基板全面にパッシベーション膜を堆積して、薄膜トタンジスタ素子のチャネル部分と映像信号配線と液晶駆動電極を分離させるために余分な領域のパッシベーション膜とアモルファスシリコン半導体層を除去する。ホトマスクプロセスは全工程で3回である。ホトレジスト工程は2回だけである。
【0062】
〔実施例7〕図9は、本発明の第7の実施例の断面図である。実施例1により走査線▲2▼を形成後、ゲート絶縁膜▲4▼とアモルファスシリコン半導体層▲5▼とn+アモルファスシリコン膜▲6▼を局所的に部分堆積する。
次に金属膜を基板全面に堆積し映像信号配線と液晶駆動電極とをパターンニングする。金属の除去された部分のn+アモルファスシリコン膜とアモルファスシリコン半導体層を除去してから、再度透明導電膜や金属膜を基板全面に堆積する。次に映像信号配線と液晶駆動電極とを電気的に分離するために、薄膜トランジスタ素子のチャネル部分の最初の金属膜とn+アモルファスシリコン膜を除去する。最後に局部的にパッシベーション膜を堆積する。ホトマスクプロセスは全工程で3回である。ホトレジスト工程は2回だけである。
【0063】
〔実施例8〕図10,図12,図51は、本発明の第8の実施例の断面図である。ガラス基板に光触媒層をアクティブ素子側の片面側だけに形成したのが図10,図12,であり図51は、基板の両面に光触媒層を形成している。実施例1により走査線▲2▼と共通電極▲18▼を同時に形成した後、ゲート絶縁膜▲4▼と、アモルファスシリコン半導体膜▲5▼とn+アモルファスシリコン膜▲6▼を局所的に部分堆積する。次にアモルファスシリコン半導体膜とn+アモルファスシリコン膜をパターンニングしてトランジスタのチャネル部分を形成する。その後、金属膜を基板全面に堆積してから映像信号配線▲7▼と液晶駆動用画素電極▲17▼をパターンニングする。次にトランジスタのチャネル部分のn+層を除去してから最後に局部的にパッシベーション膜を堆積する。図12の場合には、液晶駆動用画素電極▲17▼の下にアモルファスシリコン層が存在しているが、まったく同じプロセスで作ることができる。
ホトマスクプロセスは全工程で3回である。ホトレジスト工程は2回だけである。
【0064】
〔実施例9〕図11は、本発明の第9の実施例の断面図である。実施例1により走査線▲2▼を形成後、ゲート絶縁膜▲4▼とアモルファスシリコン半導体膜▲5▼とエッチングストッパー膜▲26▼を局所的に部分堆積する。堆積後走査線の端子部▲3▼は、金属電極が露出している。次にトランジスタのチャネル部を形成するための領域だけにエッチングストッパー膜▲26▼を残こし、他の領域は、有効画素領域周辺半導体層以外のエッチングストッパー膜はすべて除去する。その後、オーミックコンタクトをとるためにn+アモルファスシリコン膜または、n+マイクロクリスタルシリコン層を局部的に堆積する。イオンシャワードービングやイオンインプランテーションを有効画素領域と静電気対策用保護トランジスタ領域のみに実施することでもオーミックコンタクトを得ることは、可能である。
次に映像信号配線と液晶駆動電極を形成するために金属膜を基板全面に堆積する。映像信号配線と液晶駆動電極をパターンニングしてから、よぶんなn+アモルファスシリコン膜とアモルファスシリコン半導体膜を除去する。最後にパッシベーション膜を局部的に堆積する。本工程では最後のパッシベーション膜は絶対に必要というわけではない。ホトマスクプロセスは全工程で3回である。ホトレジスト工程は2回だけである。
【0065】
〔実施例10〕図13,図14,図15,図16,図52,図53は、本発明の第10の実施例の回路モデルと回路の配置図と回路のパターンの平面図である。静電気対策用の保護アクティブ素子▲31▼は、有効画素の2辺以上に形成されており、共通電極と映像信号配線の接合領域と、共通電極と走査線の接合領域は、ゲート絶縁膜の堆積領域外に存在しており、静電気対策用の保護アクティブ素子と上記接合領域は、すべて完全にパッシベーション膜により被覆されている。
図52,図53は、実施例8に記載したプロセスで形成した静電気対策用保護アクティブ素子の平面図である。実施例3,4,5,6,7に記載したプロセスでも同様な静電気対策用保護アクティブ素子を形成することは可能である。液晶画面が大型化すればするほど静電気の帯電エネルギーは大きくなり量産ラインでの歩留りを大きく左右する。
ホトマスク工程とホトレジスト工程を削減しても静電気対策用保護アクティブ素子を形成できなければ高歩留りは確保できない。
【0066】
〔実施例11〕図17,図18,図25,図54は本発明の第11の実施例の断面図である。ガラス基板が大型化するにつれアモルファスシリコン半導体を堆積するプラズマCVD装置の放電電極の表面面積に対するアース側に接地された表面積が縮少する傾向にありガラス基板の表面プラズマ電位が高くなる。このためプラズマ窒化膜の膜質は向上するがアモルファスシリコン半導体を堆積する時、プラズマ窒化膜の界面にダメージを得えてしまう。このためガラス基板が大型化するにつれ薄膜トランジスタ素子の特性が悪化する傾向にあった。さらに表示画面が大型化するにつれ高精細化が要求され、走査線の動作時間は10μsec以下になってきている。薄膜トランジスタの性能を向上するために本発明では、ゲート絶縁膜とアモルファスシリコン半導体の界面にポリシリコン半導体層を形成した。ポリシリコン半導体層とアモルファスシリコン半導体層は真空をやぶらないで連続堆積する。ポリシリコン半導体層の膜厚は300Å〜500Åもあれば十分である。
【0067】
〔実施例12〕図19,図20,図26,図55は、本発明の第12の実施例の断面図である。実施例11と同様に薄膜トランジスタの性能を向上するために本発明では、ゲート絶縁膜とアモルファスシリコン半導体の界面にダイヤモンドライクカーボン層またはアモルファスカーボン層とポリシリコン半導体層を形成している。カーボン層とポリシリコン半導体層とアモルファスシリコン半導体層は、真空をやぶらずに三層連続堆積する。カーボン層は数Å程度あれば十分な効果があり、電子移動度を大幅に向上できる。
【0068】
〔実施例13〕図21,図22,図56は本発明の第13の実施例の断面図である。実施例11,実施例12では薄膜トランジスタのチャネル部分のn+アモルファスシリコン膜をドライエッチングにより除去していたが、この場合にはアモルファスシリコン半導体膜▲32▼は最低でも1000Å程度の膜厚が必要であった。本発明の場合ポリシリコン半導体層が300Å〜500Å程度あるのでアモルファスシリコン半導体膜▲32▼は500Å程度あれば十分に満足できる特性が得られる。n+アモルファスシリコン膜またはn+マイクロクリスタルシリコン膜の膜厚はオーミックコンタクトがとれれば50Å〜100Å程度で十分である。本発明の場合n+アモルファスシリコン膜やn+マイクロクリスタルシリコン膜をプラズマ酸化により絶縁膜化するプロセスを用いている。
【0069】
〔実施例14〕図23,図24,図57は本発明の第14の実施例の断面図である。実施例12と同様にゲート絶縁膜とアモルファスシリコン半導体の界面にダイヤモンドライクカーボン層またはアモルファスカーボン層とポリシリコン半導体層を形成している。カーボン層とポリシリコン半導体層とアモルファスシリコン半導体膜は、真空をやぶらずに三層連続堆積する。カーボン層は数Å程度あれば十分な効果がある。実施例13と同様に本発明の場合n+層をエッチングせずにプラズマ酸化するためにアモルファスシリコン半導体膜▲32▼は500Å程度あれば十分である。
【0070】
〔実施例15〕図27,図58は本発明の第15の実施例である。実施例13,実施例14のプロセスで使用するプラズマ酸化装置の断面図である。n+アモルファスシリコン膜やn+マイクロクリスタルシリコン膜は酸化されやすいがノンドープのアモルファスシリコン半導体膜▲32▼は酸化速度が遅い。不純物のリンの拡散層を完全に酸化しなければ実施例13,実施例14の薄膜トランジスタ素子のリーク電流を低減できない。本発明の装置では、酸化速度をはやめるためにアクティブ素子基板に強力な紫外線を照射するためのランプ▲36▼を設置してある。
紫外線照射の状態でプラズマ酸化処理をおこなう。基板をのせているサセプターには高周波電圧を印加している。メッシュ状のアース電極▲39▼の開口部から紫外線が透過できるようにする場合と、スダレ状の電極に交流電圧を印加できるようにし、スダレ状の電極の開口部から紫外線を透過する場合とがある。
【0071】
〔実施例16〕図29,図30,図31,図66は、本発明の第16の実施例の断面図である。従来の構造は図28にあるように光の透過する領域の配向膜は、共通電極▲18▼や液晶駆動電極▲17▼の上に塗布された配向膜よりもくぼんだ位置にある。このためにラビング布でラビング処理をした時に布の毛先きが十分に光の透過する領域の配向膜にあたらない。横電界方式の液晶モードでは従来構造の場合、ラビング密度が十分にはいらない場合が生じやすい。さらに、横電界方式のアクティブ素子基板は、プラズマ窒化膜で有効画素領域が被覆されているために配向膜との接着力が非常に弱いため、ラビング強度をあげると配向膜がはがれやすく配向不良が多発しやすかった。本発明の場合、従来構造とは逆に光の透過する領域の配向膜の位置が共通電極▲18▼や液晶駆動電極▲17▼の上に塗布された配向膜よりもとび出た位置にある。このためラビング処理の時ラビング布の毛先きが配向膜にあたりやすいので十分なラビング密度が得られ液晶分子の安定した配向が得られる。図29では共通電極を形成した後、透明平坦化絶縁膜▲44▼を光が透過する領域に形成している。
図30ではパッシベーション膜を堆積後透明平坦化絶縁膜▲45▼を光が透過する領域に形成している。図31では、共通電極▲18▼を形成する前にガラス基板をエッチングして光が透過する領域がとび出た構造になるようにしている。プロセス的には図30の場合ネガタイプの透明レジストを有効画素領域に塗布し、裏面から紫外光を照射することで精度よくこの構造を再現できる。図66にあるように共通電極▲18▼と液晶駆動電極▲17▼の電極エッジ部から電極の内部への透明平坦化絶縁膜▲45▼のオーバーラップ幅▲73▼,▲74▼は、裏面露光の光の方向を制御することで0.1μmから3μm程度まで自由にコントロール可能である。本発明のように電極エッジ部を被覆することで電極エッジ部の電界集中を緩和できるのでディスクリネーションの発生を防止できる。
【0072】
〔実施例17〕図68,図70,図72,図74は、本発明の第17の実施例である。アルミニウム合金ゲート金属▲76▼を陽極酸化処理してアルミニウムの陽極酸化膜▲77▼を形成した後、プラズマ窒化膜▲78▼を堆積する。その後アモルファスカーボン膜またはダイヤモンドライクカーボン膜を堆積してからアモルファスシリコン半導体膜▲32▼とn+アモルファスシリコン膜▲6▼を堆積している。カーボン膜はアモルファスシリコン膜が存在している領域のみに残こし、アモルファスシリコン膜のない領域にはカーボン膜▲34▼は残らないようにする。カーボン膜▲34▼がアモルファスシリコン膜以外の領域に残る場合、映像信号配線のはくり断線が多発しやすくなるからである。カーボン膜は数Å程度あれば、界面準位低減の効果があり薄膜トランジスタ素子の電子移動度を大幅に向上できる。
【0073】
〔実施例18〕図69,図71,図73,図75は、本発明の第18の実施例である。走査線▲2▼の上にプラズマ窒化膜▲78▼を堆積した後、シリコン酸化膜を堆積する。その後アモルファスカーボン膜またはダイヤモンドライクカーボン膜を堆積してからアモルファスシリコン半導体膜▲32▼とn+アモルファスシリコン膜を堆積する。カーボン膜は数Å程度あれば、十分に電子移動度を向上できる。実施例17と同様に薄膜トランジスタのアモルファスシリコン膜が存在する領域のみにカーボン膜を残すようにする。
実施例17,実施例18ともに実施例12と同様にカーボン膜▲34▼とアモルファスシリコン半導体膜▲32▼とn+アモルファスシリコン膜▲6▼は、真空をやぶらずに連続堆積することが薄膜トランジスタ特性向上に重要である。実施例17,実施例18ともにカーボン膜は界面準位密度低減効果がある。カーボン膜はゲート絶縁膜として作用しており実施例17,実施例18ではゲート絶縁膜は3層構造となり走査線と映像信号配線のショートを大幅に低減できる。
【0074】
〔実施例19〕図32,図51は本発明の第19の実施例である。カラーフィルター用ガラス基板▲51▼や薄膜トランジスタ素子用ガラス基板▲1▼の基板の両面に透明高抵抗膜がコートされている。この膜は静電気帯電防止の効果がありシート抵抗値が108Ω/□から1013Ω/□の範囲にあればよい。酸化チタン、酸化タンタル、酸化ジルコニウム、酸化インジウム,酸化スズなどの複合金属酸化膜から形成されている。両面形成の場合ディッピング法により塗布後、焼成することで硬い膜が得られる。片面形成の場合には、スピンコート法やフレキソ印刷法で塗布した後焼成する。
【0075】
〔実施例20〕図33,図34,図36は、本発明の第20の実施例の断面図と平面図である。従来の配向膜塗布形状は図35にあるようにメインシールライン▲55▼の外側には配向膜は塗布されていない。
本発明の配向膜塗布形状は、図34にあるようにメインシールライン▲55▼の両側に配向膜を塗布している。LCDセルに分離した時の断面図が図33である。ガラスの切断した端部まで配向膜が存在するために液晶注入して注入口を封止した後の洗浄プロセスで洗浄液がLCDセルのすき間に浸入することを防止できる。このためシール周辺からの水分の浸入が減少し、シール周辺ムラの発生が防止できる。横電界方式液晶モードでは液晶化合物としてシアノ系の液晶が混入されているためにLCDセル内部に水分が浸入するとシアノ系の液晶が加水分解して液晶の特性変化が生じやすかった。本発明によりこの問題を大幅に改善できる。
【0076】
〔実施例21〕図38,図77は本発明の第21の実施例の平面図と断面図である。従来の配向膜の印刷パターンは図37のように有効画素領域のみにポリイミド配向膜を塗布していた。この場合には、カラーフィルター基板とアクティブ素子基板を合着した状態でフッ酸水溶液中でガラス基板をエッチングすると毛管現象により合着したすきまにフッ酸水溶液がしみこんでしまう。図38のような配向膜パターンで基板周辺をかこってしまうと合着した時に図77のような断面形状となる。実施例20の図33と同じような構造となり配向膜によってフッ酸水溶液は、はじかれてしまいガラス基板のすきまにしみこむことができなくなる。本発明のように水溶液のしみこみを配向膜の形状で防止するシーリング方法は信頼性が高く設計の自由度が大きい。ガラス基板の周辺全周を配向膜で塗布できない場合には、図78のように配向膜の塗布してない部分にメインシール接着材を用いてシールすることで十分なシール効果が得られる。
【0077】
〔実施例22〕図39,図44,図45,図46,図47,図48図49,図50は本発明で用いる高分子型帯電防止剤の構造式である。
従来は、非イオン性の界面活性剤型帯電防止剤が用いられていたが、分子量が小さく、耐熱性が悪るく、分解しやすかった。ラビング後の洗浄時に配向膜中から脱落しやすく、洗浄後の乾燥に注意をはらわないとムラの発生の原因となっていた。本発明では高分子型帯電防止材料(ポリエチレンオキシド,ポリエーテルエステルアミド,ポリエーテルアミドイミド,エチレンオキシド−エピフロヒドリン共重合体,ポリエチレングリコールメタクリレート共重合体,カルボベタイングラフト共重合体,ボロンエステル高分子電荷移動型結合体)をポリアミック酸タイプの配向膜やポリイミドタイプの配向膜にブレンドすることで配向膜のシート抵抗値を1×1012Ω/□から1×1014Ω/□の範囲でコントロール可能である。本発明の配向膜を用いることで横電界方式の液晶モードに用いる液晶はすべてフッ素系の液晶だけでも残像の問題が発生しなくなり、LCDセルの信頼性が大幅に向上する。図40,図41,図42,図43にあるように主鎖中にボロンエステル類を持つジアミン化合物とテトラカルボン酸化合物を原料とするポリアミック酸をポリアミック酸タイプの配向膜やポリイミドタイプの配向膜にブレンドすることでも同様な効果が得られる。ポリエーテル類やベタイン類を用いても同様な効果が得られる。
【0078】
〔実施例23〕図76は、本発明の第23の実施例の断面図である。実施例22で用いた高分子帯電防止剤を偏光板の接着材に混入することで接着材のシート抵抗値を1×107Ω/□から1×1012Ω/□の範囲に設定している。本発明の偏光板を用いれば、偏光板はりつけ時の静電気トラブルが減少し歩留りが向上する。
さらに偏光板の表面に酸化チタン層とダイヤモンドライクカーボン層▲80▼をもうけることできずのつきにくい偏光板を作ることができる。
【0079】
〔実施例24〕図63は、本発明の第24の実施例の工程説明図である。ガラス基板▲51▼の上に酸化チタン膜、または酸化亜鉛膜または酸化チタンと酸化亜鉛の複合酸化膜を形成する。
カラーフィルターのブラックマスク用ホトマスクを用いて紫外線を照射する。
この場合ブラックマスクの形成される部分には紫外線を照射しない。
次に紫外線の照射された領域に水を吸着させる。それから水の吸着していない領域に黒インクを塗布してから基板を加熱し黒インクを硬化させる。次にR,G,B三色のカラーフィルターをインクジェット法やフレキソ印刷法を用いて形成する。図65は本工程により作られたカラーフィルター基板の断面図である。
【0080】
〔実施例25〕図64は、本発明の第25の実施例の工程説明図である。ガラス基板▲51▼の上に酸化チタン膜または酸化亜鉛膜または、酸化チタンと酸化亜鉛の複合酸化膜▲19▼を形成する。その上にシリコン系またはフッ素系のはっすい処理層▲70▼を形成する。ブラックマスク用のホトマスクを用いて紫外線を照射する。この場合ブラックマスクの形成される部分のみに紫外線を照射する。次に紫外線の照射された領域に黒色インクを塗布し、加熱して黒インクを硬化させる。それからシリコン系またはフッ素系のはっすい処理層▲70▼を紫外線を全面照射することでとりのぞく。次にR,G,B三色のカラーフィルターをインクジェット法やフレキソ印刷法を用いて形成する。完成したカラーフィルターは実施例24と同じく図65の断面構造をしている。実施例24,実施例25で使用している金属酸化膜(光触媒膜)の膜厚は0.1μmから10μm程度あれば良い。
実施例24,実施例25の工程を用いるとホトレジスト工程をまったく使用しないカラーフィルター工程を作ることができる。製造工程の大幅な短縮化が可能となりコストの安い大型画面のカラーフィルターを作ることができる。
【0081】
【発明の効果】
本発明によれば、アクティブ素子基板の全工程でホトマスク工程の回数を2回から3回程度まで大幅に低減可能となる。
さらにホトレジスト工程は1回から2回程度までに減少できるのでクリーンルームの面積を減少でき、露光装置や洗浄装置、レジスト関連装置やクリーン保管庫の数を大幅に低減できる。初期投資の金額も大幅に低減でき、工場のランニングコストも大幅に改善できる。
工程が短縮化できるので、品質管理もしやすく量産工場の運営人員数も大幅に減少できる。生産効率も大幅に向上しコストの安いアクティブ素子が作れる。横電界方式の液晶モードで一番問題となっていた配向処理のしにくさや残像問題も本発明により解決された。信頼性の高いフッ素系の液晶だけを使用できるのでバックライトの熱による経時変化も生じなくなりLCDモジュール全体の信頼性が向上する。
本発明のカラーフィルター基板はホトレジスト工程はまったくなくホトマスクによるパターン焼きつけの工程が一回だけですむので、従来の顔料レジストを用いたカラーフィルター工程とくらべると大幅な工程短縮化がはかれる。生産コストも大幅に低減できる。
本発明の薄膜トランジスタ素子を用いることで従来のアモルファスシリコントランジスタにくらべて電子移動度を大幅に改善できる。さらに抵抗の低い銅をゲート金属に用いることで走査信号波形の歪をおさえることができ、大型高精細広視野角の液晶パネルを低コストで実現できる。
【図面の簡単な説明】
【図1】従来の縦電界方式薄膜半導体基板の単位画素の断面図
【図2】従来の横電界方式薄膜半導体基板の単位画素の断面図
【図3】本発明の無電界メッキ法を用いたレジスト不要走査線形成プロセスフロー図
【図4】本発明の横電界方式薄膜半導体基板の単位画素の断面図
【図5】本発明の横電界方式薄膜半導体基板の単位画素の断面図
【図6】本発明の横電界方式薄膜半導体基板の単位画素の断面図
【図7】本発明の横電界方式薄膜半導体基板の単位画素の断面図
【図8】本発明の横電界方式薄膜半導体基板の単位画素の断面図
【図9】本発明の横電界方式薄膜半導体基板の単位画素の断面図
【図10】本発明の横電界方式薄膜半導体基板の単位画素の断面図
【図11】本発明の横電界方式薄膜半導体基板の単位画素の断面図
【図12】本発明の横電界方式薄膜半導体基板の単位画素の断面図
【図13】本発明で使用した静電気対策用保護回路図
【図14】静電気対策用保護回路図
【図15】本発明の薄膜半導体素子基板の平面図
【図16】本発明の薄膜半導体素子基板の平面図
【図17】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図18】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図19】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図20】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図21】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図22】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図23】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図24】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図25】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図26】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図27】本発明の紫外光アシスト・プラズマ酸化装置
【図28】従来の横電界方式液晶表示画素電極の断面図
【図29】本発明の横電界方式液晶表示画素電極の断面図
【図30】本発明の横電界方式液晶表示画素電極の断面図
【図31】本発明の横電界方式液晶表示画素電極の断面図
【図32】本発明の横電界方式液晶表示用カラーフィルター基板の断面図
【図33】本発明の液晶セルの断面図
【図34】本発明の配向膜塗布パターンの平面図
【図35】従来の液晶セルの注入口付近の平面図
【図36】本発明の液晶セルの注入口付近の平面図
【図37】従来の配向膜塗布パターンの平面図
【図38】本発明の配向膜塗布パターンの平面図
【図39】ボロン高分子化合物の構造式
【図40】ボロンを含むジアミン化合物の構造式
【図41】ボロンを含むジアミン化合物の構造式
【図42】ボロンを含むジアミン化合物の構造式
【図43】ボロンを含むジアミン化合物の構造式
【図44】高分子型帯電防止剤(ポリエチレンオキシド)
【図45】高分子型帯電防止剤(ポリエーテルエステルアミド)
【図46】高分子型帯電防止剤(ポリエーテルアミドイミド)
【図47】高分子型帯電防止剤(エチレンオキシド−エピフロヒドリン共重合体)
【図48】高分子型帯電防止剤(メトキシポリエチレングリコール(メタ)アクリレート共重合体)
【図49】高分子型帯電防止剤(カルボベタイングラフト共重合体)
【図50】高分子型帯電防止剤(高分子電荷移動型結合体)
【図51】本発明の横電界方式液晶表示用薄膜トランジスタ素子基板の断面図
【図52】本発明の静電気対策用保護トランジスタ素子の平面図
【図53】本発明の静電気対策用保護トランジスタ素子の平面図
【図54】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図55】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図56】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図57】本発明の高移動度低リーク電流薄膜トランジスタ素子の断面図
【図58】本発明の紫外光アシストプラズマ酸化装置
【図59】本発明の透過光量調整ホトマスクの断面図
【図60】本発明の透過光量調整ホトマスクの平面図
【図61】本発明の透過光量調整ホトマスクを用いて露光・現像処理したポジレジストの断面図。
【図62】本発明の透過光量調整ホトマスクを用いた薄膜トランジスタ素子のプロセスフロー。
【図63】本発明のブラックマスクパターン形成のプロセスフロー。
【図64】本発明のブラックマスクパターン形成のプロセスフロー。
【図65】本発明のブラックマスクパターン形成法を用いたカラーフィルターの断面図
【図66】本発明の横電界方式液晶表示画素電極と共通電極と平坦化膜のオーバーラップ部分の断面図
【図67】本発明の無電界メッキ法を用いたレジスト不要走査線形成プロセスフロー図
【図68】本発明の高性能薄膜トランジスタ素子の断面図
【図69】本発明の高性能薄膜トランジスタ素子の断面図
【図70】本発明の高性能薄膜トランジスタ素子の断面図
【図71】本発明の高性能薄膜トランジスタ素子の断面図
【図72】本発明の高性能薄膜トランジスタ素子の断面図
【図73】本発明の高性能薄膜トランジスタ素子の断面図
【図74】本発明の高性能薄膜トランジスタ素子の断面図
【図75】本発明の高性能薄膜トランジスタ素子の断面図
【図76】本発明の偏光板の断面構造図
【図77】本発明のカラーフィルター基板とアクティブ素子基板のセル合着断面図
【図78】本発明の配向膜塗布パターンの平面図とフッ酸水溶液しみこみ防止シール接着材のパターン図
【符号の説明】
1……ガラス基板
2……走査線(ゲート電極)
3……走査線端子部
4……ゲート絶縁膜
5……薄膜半導体層(ノンドープ層)
6……リンをドープしたn+半導体層
7……映像信号配線
8……ドレイン電極
9……映像信号配線端子部
10……画素電極コンタクト・ホール
11……走査線端子部コンタクトホール
12……映像信号配線コンタクトホール
13……走査線端子部駆動IC接合電極(透明電極)
14……画素電極(透明電極)
15……映像信号配線端子部駆動IC接合電極(透明電極)
16……パッシベーション膜
17……横電界方式液晶駆動電極(画素電極)
18……横電界方式共通電極
19……透明光触媒膜
20……パラジウムイオン吸着層
21……紫外光
22……金属パラジウム膜
23……銅メッキ膜
24……ニッケルメッキ膜
25……走査線端子部駆動IC接合電極(金属電極)
26……エッチングストッパー絶縁膜
27……有効画素領域周辺共通電極
28……共通電極端子部
29……ゲート絶縁膜局所堆積領域
30……パッシベーション膜局所堆積領域
31……静電気対策用保護アクティブ素子
32……アモルファスシリコン層
33……ポリシリコン層
34……アモルファスカーボン層またはダイヤモンドライクカーボン層
35……n+−a−si層が酸化され絶縁膜化した層
36……紫外線ランプ
37……紫外線反射ミラー
38……石英窓ガラス
39……ワイヤーメッシュ電極
40……アクティブマトリックス基板
41……サセプター電極
42……Rf高周波電源
43……配向膜
44……透明平坦化絶縁膜
45……透明ネガ型ホト平坦化膜
46……ガラス基板エッチング領域
47……静電気帯電防止用オーバーコート膜
48……樹脂BM(ブラックマスク)
49……カラーフィルター層
50……透明オーバーコート膜
51……カラーフィルター用ガラス基板
52……LCDセル・有効画面内部の配向膜
53……LCDセル・有効画面外部の配向膜
54……メインシール材
55……メインシールライン
56……液晶注入口封止材
57……ガラスエッチング液侵入防止用配向膜
58……横方向放電用ワイヤー電極
59……ホトマスク用石英ガラス基板
60……半透過ホトマスク領域
61……ホトマスク金属(CrまたはMo)
62……映像信号配線ホトマスク完全遮断領域
63……トランジスタ・チャネル部半透過領域
64……ドレイン電極ホトマスク完全遮断領域
65……ポジレジストUV露光完全遮断領域の現像後の膜厚
66……ポジレジストUV露光半透過領域の現像後の膜厚
67……ポジレジスト
68……浸し水
69……黒色インク
70……インク反発処理層
71……オーバーコート膜
72……カラーフィルター層
73……共通電極と平坦化膜のオーバーラップ長
74……画素電極と平坦化膜のオーバーラップ長
75……印刷されたパラジウムイオン層
76……アルミニウム合金走査線
77……アルミニウム陽極酸化膜
78……ゲート絶縁膜(プラズマCVDシリコン窒化膜)
79……ゲート絶縁膜(シリコン酸化膜)
80……ダイヤモンドライクカーボン層
81……ベースフィルム
82……偏光層
83……静電気対策用透明抵抗接着材層
84……酸化チタン膜
85……フッ酸水溶液しみこみ防止シール接着材(LCセルメインシール材と同じ材料)[0001]
[Industrial application fields]
The present invention relates to a large-screen active matrix liquid crystal display device having a wide viewing angle and high image quality at low cost.
[0002]
[Prior art]
In a conventional active matrix liquid crystal display device, when forming a scanning line pattern, a metal such as aluminum or molybdenum is deposited on a glass substrate using a sputtering device, and then a photoresist is coated and a photomask is used for exposure / phenomenon. Was. After etching the deposited metal using this resist pattern, a step of stripping the photoresist was used.
The color filter black mask formation method is the same as the scanning line pattern formation method. After depositing a chromium oxide film and a metal chromium film on a glass substrate using a sputtering device, the photoresist is coated and exposed using a photomask.・ It was a phenomenon. After etching the chromium oxide film and the metal chromium film using this resist pattern, a step of stripping the photoresist was used.
[0003]
[Problems to be solved by the invention]
As shown in FIGS. 1 and 2, the conventional TN mode active element substrate requires five photomask processes in all processes. In the active element substrate in the horizontal electric field liquid crystal mode, the photomask process is required four times or more in all processes. When there are many photoresist processes, a large number of expensive exposure apparatuses are required, and the amount of initial investment becomes large. Further, in the photoresist coating process, the uniformity of the coating film thickness is required, and the larger the substrate, the greater the amount of resist used, and the greater the amount of phenomenon liquid used in the phenomenon process. For this reason, the running cost used in production tended to increase. The larger the substrate, the longer the time required for resist coating, and a reduction in throughput cannot be avoided.
Unless the time from the introduction of the glass substrate to the completion of the active element substrate is shortened, a large number of stockers for storage must be installed in the clean room. A similar problem occurs in the manufacturing process of the color filter substrate, which causes an increase in the manufacturing cost of the large liquid crystal panel.
[0004]
Furthermore, when depositing a metal film on a glass substrate, a vacuum apparatus (sputtering apparatus) is used. As the glass substrate is increased in size, the vacuum apparatus is increased in size and the price of the apparatus is rapidly increased.
As the glass substrate becomes larger, unless the evacuation speed is increased, the throughput will decrease, so the number of expensive cryopumps has increased rapidly.
[0005]
After the metal film is deposited on the entire surface of the glass substrate, the photoresist process is overridden, and then the desired pattern is formed by etching. However, the process of removing the resist that is no longer necessary after the pattern formation is necessary. The organic solvent used in the process of removing the resist is a very dangerous and harmful chemical substance, and when it is worn, a very high processing cost is required.
[0006]
As the glass substrate becomes larger, the apparatus for forming a thin film semiconductor layer has also become larger. The performance of the thin film transistor tends to be lowered only by scaling up the conventional device, and the performance improvement of the thin film transistor is required as the liquid crystal panel has a larger screen and higher definition.
[0007]
The horizontal electric field type liquid crystal mode has begun to be mass-produced as a large screen wide viewing angle liquid crystal mode. However, problems of afterimages and display unevenness frequently occur, and a lot of know-how is required for stable production.
[0008]
The present invention provides a means for solving these problems, and the object of the present invention is to increase the investment efficiency of a large-scale liquid crystal display device mass production plant and to make an ultra-large and ultra-wide viewing angle liquid crystal display device inexpensive. An object of the present invention is to provide a method capable of producing with high yield.
[0009]
[Means for Solving the Problems]
In order to solve the above problems and achieve the above object, the present invention uses the following means.
[0010]
A pair of substrates at least one of which is transparent, a liquid crystal composition layer sandwiched between the substrates, and a plurality of scanning lines and video signal wirings arranged in a matrix on the facing surface of one of the substrates And a liquid crystal display device including a pixel electrode and an active element,
[Means 1] The following steps were used as a process for forming the scanning lines.
i) A titanium oxide film, a zinc oxide film, or a composite oxide film of titanium oxide and zinc oxide is formed on the substrate.
ii) Palladium ions, silver ions or ruthenium ions are adsorbed thereon.
iii) Irradiating the substrate with ultraviolet rays using a scanning line photomask.
iv) Wash away the metal ions in the area not irradiated with ultraviolet rays.
v) Growing copper, silver, or ruthenium using electroless plating using the metal reduced to the shape of the scanning line as a scaffold.
In addition to this, palladium ions are printed on the substrate in a scanning line shape using a printing method, and H 2 An electroless plating method may be used after reduction with plasma or the like.
[0011]
[Means 2] Electroless Ni plating or electric field Ni plating is applied to the surface of copper, silver or ruthenium formed by means 1.
[0012]
[Means 3] The deposited film thickness of copper, silver, or ruthenium formed using the means 1 was set to 2 μm or less.
[0013]
[Means 4] In addition to titanium oxide, in addition to titanium oxide, indium oxide, tin oxide, silicon oxide, aluminum oxide, zirconium oxide, oxidation are used as the components of the metal oxide formed on the substrate in the process of forming the scanning line according to means 1 A composite metal oxide film containing two or more metal oxides that transmit visible light, such as magnesium and tantalum oxide, is used.
[0014]
[Means 5] After forming the scanning line by means 1, when depositing the gate insulating film, the semiconductor layer, and the passivation protective film layer of the active element on the substrate, it is partially deposited only on the local area including the effective pixel region. In addition, both of the anti-static protective active element connecting the common electrode and the scanning line and the anti-static protective active element connecting the common electrode and the video signal wiring are completely covered with a passivation film. did.
[0015]
[Means 6] By using a transmitted light amount modulation photomask for the channel portion of the thin film transistor element, the video signal wiring and the pixel electrode are separated and formed simultaneously. + The layer is also removed to complete the thin film transistor device. By combining this technique and means 1, the photoresist process is used only once.
[0016]
[Means 7] The video signal wiring and the pixel electrode are simultaneously formed by using the
[0017]
[Means 8] Using the
[0018]
[Means 9] After forming the video signal wiring and the pixel electrode at the same time using the
[0019]
[Means 10] After the gate insulating film is partially deposited only on the local area including the effective pixel region using the
[0020]
[Means 11] n in
[0021]
[Means 12] A susceptor on which a glass substrate is mounted, and a mesh electrode or honeycomb that is grounded by applying a high-frequency voltage to the susceptor electrode in a plasma generating device composed of a mesh electrode or a honeycomb electrode facing the susceptor in parallel. An oxygen plasma discharge is generated between the electrodes. During discharge, the glass substrate is irradiated with ultraviolet light uniformly from an ultraviolet lamp installed on the air side through a quartz glass window.
[0022]
[Means 13] In a plasma generator comprising a susceptor on which a glass substrate is placed, and a plurality of wire electrodes, a plurality of rod-shaped electrodes, or a plurality of strip-shaped electrodes facing the susceptor in parallel, the plurality of electrodes A high frequency voltage having a different phase is applied to the susceptor, thereby generating a horizontal transverse discharge with respect to the susceptor. During this lateral discharge, the glass substrate is irradiated with ultraviolet light uniformly from an ultraviolet lamp installed in the atmosphere through a quartz glass window.
[0023]
[Means 14] In a liquid crystal display device comprising: a scanning line and a video signal wiring on a substrate; a thin film transistor formed at each intersection of the scanning line and the video signal wiring; and a pixel electrode connected to the thin film transistor A two-layer film of a plasma silicon nitride film and a diamond-like carbon film or a two-layer film of a plasma silicon nitride film and an amorphous carbon film is used for the gate insulating film of the thin film transistor element.
[0024]
[Means 15] A liquid crystal display device comprising: a scanning line; a video signal wiring; a thin film transistor formed at each intersection of the scanning line and the video signal wiring; and a pixel electrode connected to the thin film transistor element. The gate insulating film of the thin film transistor element is formed of an aluminum anodic oxide film, a plasma silicon nitride film, and a diamond-like carbon film, or an aluminum anodic oxide film, a plasma silicon nitride film, and an amorphous carbon film. A three-layer film of a film, a silicon oxide film, an amorphous carbon film, or a plasma silicon nitride film, a silicon oxide film, and a diamond-like carbon film is used.
[0025]
[Means 16] A semiconductor layer of the thin film semiconductor element is formed of a polysilicon layer, an amorphous silicon layer, and n. + 3 layers of amorphous silicon layer or polysilicon layer and amorphous silicon layer and n + Three microcrystal silicon layers, or an amorphous silicon carbide layer, an amorphous silicon layer, and
[0026]
[Means 17] A diamond-like carbon layer, a polysilicon layer, an amorphous silicon layer, and n in the active element according to the means 14 and 15. + 4 layers of amorphous silicon layer, or amorphous carbon layer, polysilicon layer, amorphous silicon layer and n + Four layers of amorphous silicon layers are continuously formed without exposing each interface to the atmosphere.
[0027]
[Means 18] In the active element described in the means 14 and 15, the diamond-like carbon layer or the amorphous carbon layer is formed to have a film thickness of 2 angstroms to 2000 angstroms.
[0028]
[Means 19] A plurality of scanning lines arranged in a matrix on a facing surface of any one of the substrate and a liquid crystal composition layer sandwiched between the pair of substrates transparent at least one of the substrates And video signal wiring, and a pixel electrode paired with the common electrode, and an active film, and an alignment film formed on both of the common electrode and the pixel electrode paired with the common electrode The height of the alignment film formed in the region where the light of the backlight sandwiched between both electrodes is transmitted is higher than the height of the alignment film.
[0029]
[Means 20] The convex region formed in the region through which the backlight is transmitted, sandwiched between both the common electrode and the pixel electrode paired with the common electrode in the
[0030]
[Means 21] A liquid crystal composition layer sandwiched between a pair of substrates, at least one of which is transparent, and a plurality of scans arranged in a matrix on the facing surface of one of the substrates In a liquid crystal display device having a pixel electrode and an active element that are paired with a line and a video signal wiring, and a common electrode, an alignment film on the substrate side on which the active element is formed or a substrate on which the active element is formed and a color filter substrate In both alignment films, polymer antistatic materials (polyethylene oxide, polyether ester amide, polyether amide imide, ethylene oxide-epifurohydrin copolymer, polyethylene glycol methacrylate copolymer, carbobetaine graft copolymer, boron ester (Polymer charge transfer type conjugate) is mixed by about 0.1% to 10% The sheet resistance of the alignment film in Rukoto 1 × 10 12 From Ω / □ to 1 × 10 14 The range was set to Ω / □.
[0031]
[Means 22] Polyamic acid, which is a polymer-type antistatic material used in
[0032]
[Means 23] Using the alignment film described in
[0033]
[Means 24] Polyethers, which are polymer-type antistatic agents described in
[0034]
[Means 25] The surface of the base film of the polarizing plate used in the means 24 was coated with diamond-like carbon.
[0035]
[Means 26] A plurality of scans arranged in a matrix on a facing surface of one of the substrates, a pair of substrates at least one of which is transparent, a liquid crystal composition layer sandwiched between the substrates, and In a liquid crystal display device having a pixel electrode and an active element that are paired with a line and a video signal wiring and a common electrode, titanium or A resistive thin film containing an oxide of indium, tin, or zinc was applied by dipping, spin coating, or flexographic printing, and baked.
[0036]
[Means 27] The sheet resistance value of the resistance thin film formed by the manufacturing method of the
[0037]
[Means 28] When forming the active matrix type liquid crystal display cell, the main seal is formed by the alignment film over the entire area around the main seal on both sides of the bonded portion of the main seal.
[0038]
[Means 29] A pair of substrates at least one of which is transparent, a liquid crystal composition layer sandwiched between the substrates, and a plurality of substrates arranged in a matrix on the facing surface of one of the substrates In the manufacturing process of the liquid crystal display device provided with the scanning line and the video signal wiring, the entire outermost region of the substrate was continuously applied with polyimide when the polyimide alignment film was applied to the substrate.
[0039]
[Means 30] A plurality of scanning lines arranged in a matrix on a facing surface of any one of the substrate and a liquid crystal composition layer sandwiched between the pair of substrates transparent at least one of the substrates In the liquid crystal display device provided with the video signal wiring, the following process is used as a process for forming a black mask on a transparent substrate.
i) A titanium oxide film or a zinc oxide film or a composite oxide film of titanium oxide and zinc oxide is formed on the substrate.
ii) Irradiate ultraviolet rays using a photomask for black mask. In this case, the portion where the black mask is formed is not irradiated with ultraviolet rays.
iii) Adsorbing water to the region irradiated with ultraviolet rays.
iv) Apply black ink to the area where water is not adsorbed.
[0040]
[Means 31] The following steps are used as a process for forming a black mask on a transparent substrate.
i) A titanium oxide film, a zinc oxide film, or a composite oxide film of titanium oxide and zinc oxide is formed on the substrate.
ii) A silicon-based or fluorine-based rinsing process is performed on the metal oxide film.
iii) Irradiate ultraviolet rays using a photomask for a black mask. In this case, only the portion where the black mask is formed is irradiated with ultraviolet rays.
iv) A black ink is applied to a region irradiated with ultraviolet rays.
[0041]
[Means 32] R, G and B color filters were formed on the substrate on which the black mask was formed by the process of
[0042]
[Means 33] The thickness of the titanium oxide film, the zinc oxide film, or the composite oxide film of titanium oxide and zinc oxide used in the
[0043]
[Means 34] In the active element according to the means 14 or 15, the diamond-like carbon layer, the amorphous silicon layer, and the n + Three layers of amorphous silicon layers, or diamond-like carbon layer and amorphous silicon layer and n + Three microcrystal layers, or amorphous carbon layer and amorphous silicon layer and
[0044]
[Means 35] In the active device described in
[0045]
[Action]
A cross-sectional view of a conventional TN liquid crystal mode thin film transistor element substrate is as shown in FIG. A cross-sectional view of a conventional thin film transistor element substrate for the IPS liquid crystal mode is as shown in FIG. Both use a manufacturing method in which three layers of a gate insulating film, a semiconductor film, and a passivation film are deposited on the entire surface of a glass substrate. The photomask process is required 5 times in all processes. As the metal of the scanning line, molybdenum, titanium, chromium, tantalum or the like is used as an alloy system of aluminum and a cap metal.
In the conventional manufacturing method, these metals are deposited on a glass substrate by a vacuum sputtering method, and then a photoresist is applied, exposed, developed, and etched, and then the photoresist is removed. The larger the glass substrate, the larger the vacuum device and the higher the cost. Even more problematic is that the throughput tends to decrease as the board becomes larger.
For this reason, in order to increase the production volume, a method of creating a large clean room and increasing the number of devices was used. Investment costs and running costs have become very high. There was a limit to cost reduction when the conventional process was adopted.
[0046]
By using the
In the electroless plating process, batch processing is possible, and the throughput can be greatly improved. Since a resist process is not used, a resist peeling process is not necessary, and the process can be greatly shortened.
[0047]
By using
[0048]
By using the means 11, 12 and 13, the semiconductor layer of the thin film semiconductor transistor element can be reduced to half or less of the conventional one, so that the production efficiency of the plasma CVD apparatus can be improved. n + The rate of oxidizing the layer and the semiconductor layer in which phosphorus is diffused is greatly increased by strongly irradiating ultraviolet light into the oxygen plasma. Conventionally, it has not been used for mass production because of its slow oxidation rate, but by using means 12 and 13, it can be used for mass production. n + When etching a layer, chlorine-based or fluorine-based gas must be used, and the running cost of the exhaust gas treatment device was also necessary. By using this process and this device, a process with low running cost can be realized. .
[0049]
By using the
[0050]
By using
By using the
[0051]
By using the
[0052]
By using the
[0053]
By using the means 29, even after the two substrates are bonded together, the hydrofluoric acid solution does not penetrate into the gap between the bonded substrates even if the bonded glass substrate is put into the hydrofluoric acid solution. According to the present invention, it is possible to thinly etch the bonded glass substrate without increasing the cost. Even if a 40-inch liquid crystal panel is made, the glass plate thickness can be reduced to 1 mm or less as a whole, and a reduction in thickness and weight can be realized.
[0054]
By using the
[0055]
【Example】
[Embodiment 1] FIG. 3 is a process explanatory diagram of the first embodiment of the present invention.
A titanium oxide film, a zinc oxide film, or a composite oxide film of titanium oxide and zinc oxide is formed on a glass substrate. Palladium ions are adsorbed thereon. The substrate is irradiated with ultraviolet rays using a scanning line photomask.
Wash away palladium ions. Next, copper is grown on the palladium using an electroless plating technique. In this process, a titanium oxide film or a zinc oxide film is used, but these films have a photocatalytic effect that creates electrons and holes when exposed to ultraviolet rays, and only palladium ions irradiated with ultraviolet rays are reduced to metallic palladium. Is done. The metallic palladium remains on the substrate and the palladium ions are washed away. Copper is deposited using the remaining metallic palladium as a nucleus.
Any metal oxide film that is transparent to visible light and has a photocatalytic effect to ultraviolet light may be used other than titanium oxide or zinc oxide.
In the present invention, palladium ions are used, but anything may be used as long as it becomes a scaffold for electroless plating. Ions such as gold, ruthenium, rhodium, osmium and iridium platinum are also applicable. In terms of cost, silver, ruthenium, and palladium are inexpensive. Silver, gold, rhodium and iridium are excellent in terms of resistivity. After copper is deposited using the palladium metal as a nucleus, since copper is easily oxidized, Ni plating is applied to the surface of copper. The Ni plating may be electroless plating or electroplating.
In the present invention, a photomask for a scanning line is used to irradiate a necessary part with ultraviolet rays. However, even in a method of scanning spot-like ultraviolet rays without using a photomask, the necessary part is irradiated with ultraviolet rays to form a scanning line. It can be formed.
As shown in FIG. 67, after using the printing method from the beginning to adsorb palladium ions in the shape of the scanning line, 2 Palladium ions are reduced to metallic palladium by plasma treatment or the like. Thereafter, a method of growing copper on metallic palladium using an electroless plating method is also possible.
When the metal grown by electroless plating is copper, it is easy to be oxidized in a later process, so it is better to apply Ni plating to the surface of copper.
[0056]
The method of forming the scanning wiring used in the means 1 can be used not only for the liquid crystal but also for the scanning wiring of a plasma display panel or EL display panel. It can be applied not only to glass substrates but also to TAB, CSP, and BGA copper wiring using polyimide tape, and copper wiring formation of printed circuit boards using glass epoxy substrates. It can also be used as a copper wiring process for ICs. In this case, Ta or TaN is deposited as a barrier layer by a sputtering method, and then palladium is continuously deposited by the same sputtering method, followed by electroless plating of copper. In the electroplating method, unevenness in film thickness is likely to occur depending on the shape of the surface, but this does not occur in electroless plating. When copper is embedded in a deep hole, a barrier layer of Ta or TaN is deposited by sputtering, and then palladium ions are adsorbed. 2 It is preferable to reduce the palladium ions using a reduction method by plasma treatment, and then grow the copper by electroless plating to fill the holes.
[0057]
[Embodiment 2] FIG. 4 is a cross-sectional view of a second embodiment of the present invention.
Although the transparent photocatalyst film (19) is coated on the entire surface of the glass substrate, the photocatalyst film may be partially coated only in the region where the scanning line is formed.
After forming the scanning line (gate electrode) (2) and the common electrode (18) using the method described in Example 1, the gate insulating film (4), the amorphous silicon semiconductor film (5), and n + Amorphous silicon film (6) is partially deposited locally. In the post-deposition scanning line terminal portion (3), the metal electrode is exposed. Then, in order to form the video signal wiring (7), the liquid crystal drive electrode (17), and the scanning line terminal joint metal electrode (25) at the same time, a metal film is deposited by sputtering. When a positive resist is exposed using a transmitted light amount modulation photomask (FIG. 50... Photomask cross section) (FIG. 60... Photomask plan view), a cross section as shown in FIG. 61 is obtained. The transmitted light amount modulation photomask used in the present invention adjusts the average transmitted light amount by using a pattern of about 1/10 to 1/5 of the resolving power. However, HEBS (High Energy Beam Sensitive) glass of Canyon Materials, USA Even if a plate is used, a similar transmitted light amount modulation photomask can be produced.
The positive resist film thickness (65) in the unexposed area is about 1.2 to 2.0 μm, and the positive resist film thickness (66) in the exposed area of the semi-transmission light amount area is around 0.05 to 0.2 μm. To do. FIG. 62 is a diagram of the process flow used in the present invention. n + The metal layer above the layer is processed by wet etching to leave only the video signal wiring, the liquid crystal driving pixel electrode, and the terminal area. Next, n in areas not required for dry etching + The layer and the non-doped semiconductor layer are removed. Then, the thin positive resist remaining in the channel portion {circle around (63)} of the thin film transistor element is removed by plasma ashing, and then the metal layer and n in the channel portion are removed. + The layer is removed by the same wet and dry etching as before. Next, after stripping the photoresist, a passivation film is locally partially deposited to complete the active element substrate.
The photomask process is only performed twice in all processes, but the photoresist process is used only once.
[0058]
[Embodiment 3] FIG. 5 is a cross-sectional view of a third embodiment of the present invention. In this process, the common electrode is not formed at the same time as the scanning line, but is finally formed on the passivation film. The photomask process is performed three times in all steps. There are only two photoresist steps.
[0059]
[Embodiment 4] FIG. 6 is a sectional view of a fourth embodiment of the present invention. Although it is almost the same as the second embodiment, a passivation film is deposited on the entire surface of the substrate, and then the terminal portion is etched to form a contact hole. There are three photomask processes in all steps. There are only two photoresist steps.
[0060]
[Embodiment 5] FIG. 7 is a sectional view of a fifth embodiment of the present invention. After forming the scanning line (2) according to the first embodiment, the gate insulating film (4) is partially deposited locally. Amorphous silicon semiconductor layer (5) and n + The amorphous silicon film (6) is deposited on the entire surface of the substrate. Next, after depositing a metal film on the entire surface, the metal film disappears after the metal film is patterned by wet etching or dry etching in order to simultaneously form the video signal wiring (7) and the liquid crystal drive electrode (17). Region n + Similarly, the amorphous silicon film is removed by etching. Then, a passivation film is deposited on the entire surface of the substrate, and the passivation film and the amorphous silicon semiconductor film in an extra region are removed in order to separate the channel portion of the thin film transistor element, the video signal wiring, and the liquid crystal driving electrode. At the same time, the excess passivation film and the amorphous silicon semiconductor film covering the electrode of the terminal portion are also removed. The passivation film may be a local partial deposition instead of the entire surface deposition.
[0061]
[Embodiment 6] FIG. 8 is a sectional view of a sixth embodiment of the present invention.
This is a process based on the same concept as in the fifth embodiment. After forming the scanning line (2) according to Example 1, the gate insulating film (4), the amorphous silicon semiconductor layer (5) and n + An amorphous silicon film (6) is partially deposited locally. The metal electrode is exposed at the terminal portion (3) of the scanning line after deposition. Next, in order to form the video signal wiring (7) and the liquid crystal drive electrode (17) simultaneously, a metal film is deposited by sputtering. After the metal film is patterned using wet etching or dry etching, the n of the portion where the metal film disappears + The layer is similarly removed by dry etching. Then, a passivation film is deposited on the entire surface of the substrate, and an extra region of the passivation film and the amorphous silicon semiconductor layer are removed in order to separate the channel portion of the thin film transistor element, the video signal wiring, and the liquid crystal driving electrode. The photomask process is performed three times in all steps. There are only two photoresist steps.
[0062]
[Embodiment 7] FIG. 9 is a sectional view of a seventh embodiment of the present invention. After forming the scanning line (2) according to Example 1, the gate insulating film (4), the amorphous silicon semiconductor layer (5) and n + An amorphous silicon film (6) is partially deposited locally.
Next, a metal film is deposited on the entire surface of the substrate, and the video signal wiring and the liquid crystal drive electrode are patterned. N of the removed part of the metal + After removing the amorphous silicon film and the amorphous silicon semiconductor layer, a transparent conductive film and a metal film are again deposited on the entire surface of the substrate. Next, in order to electrically isolate the video signal wiring and the liquid crystal drive electrode, the first metal film of the channel portion of the thin film transistor element and n + The amorphous silicon film is removed. Finally, a passivation film is deposited locally. The photomask process is performed three times in all steps. There are only two photoresist steps.
[0063]
[Embodiment 8] FIGS. 10, 12 and 51 are sectional views of an eighth embodiment of the present invention. FIGS. 10 and 12 show the photocatalyst layer formed on only one side of the active element side on the glass substrate, and FIG. 51 shows the photocatalyst layer formed on both sides of the substrate. After simultaneously forming the scanning line (2) and the common electrode (18) according to Example 1, the gate insulating film (4), the amorphous silicon semiconductor film (5), and n + An amorphous silicon film (6) is partially deposited locally. Next, the amorphous silicon semiconductor film and n + The amorphous silicon film is patterned to form a channel portion of the transistor. Thereafter, after depositing a metal film on the entire surface of the substrate, the image signal wiring (7) and the liquid crystal driving pixel electrode (17) are patterned. Next, n of the channel portion of the transistor + Finally, a passivation film is deposited locally after removing the layer. In the case of FIG. 12, an amorphous silicon layer exists under the liquid crystal driving pixel electrode (17), but it can be formed by the same process.
The photomask process is performed three times in all steps. There are only two photoresist steps.
[0064]
[Embodiment 9] FIG. 11 is a sectional view of a ninth embodiment of the present invention. After forming the scanning line (2) according to Example 1, the gate insulating film (4), the amorphous silicon semiconductor film (5), and the etching stopper film (26) are partially deposited locally. The metal electrode is exposed at the terminal portion (3) of the post-deposition scanning line. Next, the
Next, a metal film is deposited on the entire surface of the substrate in order to form video signal lines and liquid crystal drive electrodes. After patterning the video signal wiring and the liquid crystal drive electrode, + The amorphous silicon film and the amorphous silicon semiconductor film are removed. Finally, a passivation film is deposited locally. In this step, the last passivation film is not absolutely necessary. The photomask process is performed three times in all steps. There are only two photoresist steps.
[0065]
[Embodiment 10] FIGS. 13, 14, 15, 16, 52, and 53 are a plan view of a circuit model, circuit layout, and circuit pattern according to a tenth embodiment of the present invention. The protective active element (31) for countermeasures against static electricity is formed on two or more sides of the effective pixel. The junction region between the common electrode and the video signal wiring and the junction region between the common electrode and the scanning line are formed by depositing a gate insulating film. The protective active element for static electricity countermeasures and the junction region are all covered with a passivation film that exists outside the region.
52 and 53 are plan views of the static electricity protection active element formed by the process described in the eighth embodiment. It is possible to form the same protective active element for static electricity countermeasures in the processes described in the third, fourth, fifth, sixth and seventh embodiments. The larger the LCD screen, the greater the electrostatic charge energy and the greater the yield on the mass production line.
Even if the photomask process and the photoresist process are reduced, a high yield cannot be secured unless an anti-static protective active element can be formed.
[0066]
[Embodiment 11] FIGS. 17, 18, 25 and 54 are sectional views of an eleventh embodiment of the present invention. As the glass substrate becomes larger, the surface area grounded on the ground side with respect to the surface area of the discharge electrode of the plasma CVD apparatus for depositing the amorphous silicon semiconductor tends to decrease, and the surface plasma potential of the glass substrate increases. For this reason, the film quality of the plasma nitride film is improved, but when an amorphous silicon semiconductor is deposited, damage can be obtained at the interface of the plasma nitride film. For this reason, the characteristics of the thin film transistor element tend to deteriorate as the glass substrate becomes larger. Further, as the display screen becomes larger, higher definition is required, and the operation time of the scanning line is 10 μsec or less. In order to improve the performance of the thin film transistor, in the present invention, a polysilicon semiconductor layer is formed at the interface between the gate insulating film and the amorphous silicon semiconductor. The polysilicon semiconductor layer and the amorphous silicon semiconductor layer are continuously deposited without breaking the vacuum. A film thickness of 300 to 500 mm is sufficient for the polysilicon semiconductor layer.
[0067]
[Embodiment 12] FIGS. 19, 20, 26, and 55 are sectional views of a twelfth embodiment of the present invention. In the present invention, a diamond-like carbon layer or an amorphous carbon layer and a polysilicon semiconductor layer are formed at the interface between the gate insulating film and the amorphous silicon semiconductor in order to improve the performance of the thin film transistor as in the case of the eleventh embodiment. The carbon layer, the polysilicon semiconductor layer, and the amorphous silicon semiconductor layer are continuously deposited in three layers without applying a vacuum. If the carbon layer is about several liters, the effect is sufficient and the electron mobility can be greatly improved.
[0068]
[Embodiment 13] FIGS. 21, 22 and 56 are sectional views of a thirteenth embodiment of the present invention. In Example 11 and Example 12, n of the channel portion of the thin film transistor + The amorphous silicon film was removed by dry etching, but in this case, the amorphous silicon semiconductor film (32) had to have a thickness of at least about 1000 mm. In the case of the present invention, since the polysilicon semiconductor layer is about 300 to 500 mm, sufficiently satisfactory characteristics can be obtained if the amorphous silicon semiconductor film (32) is about 500 mm. n + Amorphous silicon film or n + The thickness of the microcrystalline silicon film is about 50 to 100 mm if an ohmic contact can be obtained. In the case of the present invention n + Amorphous silicon film and n + A process of forming a microcrystal silicon film into an insulating film by plasma oxidation is used.
[0069]
[Embodiment 14] FIGS. 23, 24 and 57 are sectional views of a fourteenth embodiment of the present invention. Similar to Example 12, a diamond-like carbon layer or an amorphous carbon layer and a polysilicon semiconductor layer are formed at the interface between the gate insulating film and the amorphous silicon semiconductor. The carbon layer, the polysilicon semiconductor layer, and the amorphous silicon semiconductor film are continuously deposited in three layers without applying a vacuum. The carbon layer has a sufficient effect if it is about several liters. In the case of the present invention as in Example 13, n + In order to oxidize the plasma without etching the layer, it is sufficient that the amorphous silicon semiconductor film (32) is about 500 mm.
[0070]
[Embodiment 15] FIGS. 27 and 58 show a fifteenth embodiment of the present invention. It is sectional drawing of the plasma oxidation apparatus used with the process of Example 13 and Example 14. FIG. n + Amorphous silicon film and n + The microcrystal silicon film is easily oxidized, but the non-doped amorphous silicon semiconductor film (32) has a low oxidation rate. Unless the impurity phosphorous diffusion layer is completely oxidized, the leakage current of the thin film transistor elements of the thirteenth and fourteenth embodiments cannot be reduced. In the apparatus of the present invention, in order to stop the oxidation rate, a lamp (36) for irradiating the active element substrate with strong ultraviolet rays is installed.
Plasma oxidation treatment is performed in the state of ultraviolet irradiation. A high frequency voltage is applied to the susceptor on which the substrate is placed. There are cases where ultraviolet rays can be transmitted through the openings of the mesh-shaped ground electrode (39) and cases where an alternating voltage can be applied to the openings and the ultraviolet rays can be transmitted through the openings of the openings. is there.
[0071]
[Embodiment 16] FIGS. 29, 30, 31, and 66 are sectional views of a sixteenth embodiment of the present invention. In the conventional structure, as shown in FIG. 28, the alignment film in the light transmitting region is in a position recessed from the alignment film applied on the common electrode (18) and the liquid crystal drive electrode (17). For this reason, when a rubbing treatment is performed with a rubbing cloth, the tip of the cloth does not hit the alignment film in a region where light is sufficiently transmitted. In the horizontal electric field mode liquid crystal mode, in the case of the conventional structure, the rubbing density may not be sufficient. Furthermore, since the active pixel substrate of the horizontal electric field type is covered with the effective pixel region by the plasma nitride film, the adhesive force with the alignment film is very weak. It was easy to occur frequently. In the present invention, contrary to the conventional structure, the position of the alignment film in the light transmitting region is at a position protruding from the alignment film applied on the common electrode (18) and the liquid crystal drive electrode (17). For this reason, at the time of rubbing treatment, the tip of the rubbing cloth tends to hit the alignment film, so that a sufficient rubbing density is obtained and stable alignment of liquid crystal molecules is obtained. In FIG. 29, after the common electrode is formed, the transparent planarization insulating film (44) is formed in the region where light is transmitted.
In FIG. 30, after depositing a passivation film, a transparent planarization insulating film (45) is formed in a region where light is transmitted. In FIG. 31, the glass substrate is etched before forming the common electrode {circle over (18)} so that a region through which light is transmitted protrudes. In terms of process, this structure can be accurately reproduced by applying a negative type transparent resist to the effective pixel region and irradiating ultraviolet light from the back surface in the case of FIG. As shown in FIG. 66, the overlap widths 73 and 74 of the transparent flattening insulating
[0072]
[Embodiment 17] FIGS. 68, 70, 72, and 74 show a seventeenth embodiment of the present invention. The aluminum alloy gate metal (76) is anodized to form an aluminum anodized film (77), and then a plasma nitride film (78) is deposited. Thereafter, an amorphous carbon film or a diamond-like carbon film is deposited, and then an amorphous silicon semiconductor film (32) and n + An amorphous silicon film (6) is deposited. The carbon film is left only in the region where the amorphous silicon film is present, and the carbon film (34) is not left in the region where the amorphous silicon film is not present. This is because when the carbon film {circle over (34)} remains in a region other than the amorphous silicon film, the video signal wiring is likely to be broken frequently. If the carbon film is about several tens of meters, there is an effect of reducing the interface state, and the electron mobility of the thin film transistor element can be greatly improved.
[0073]
[Embodiment 18] FIGS. 69, 71, 73 and 75 show an eighteenth embodiment of the present invention. After depositing the
The carbon film {circle over (34)} and the amorphous silicon semiconductor film {circle around (32)} and n in both the seventeenth and eighteenth examples, as in the twelfth embodiment + It is important to improve the thin film transistor characteristics that the amorphous silicon film {circle around (6)} is continuously deposited without breaking the vacuum. In both Example 17 and Example 18, the carbon film has an effect of reducing the interface state density. The carbon film acts as a gate insulating film. In the seventeenth and eighteenth embodiments, the gate insulating film has a three-layer structure, and a short circuit between the scanning line and the video signal wiring can be greatly reduced.
[0074]
[Embodiment 19] FIGS. 32 and 51 show a nineteenth embodiment of the present invention. Transparent high resistance films are coated on both surfaces of the color filter glass substrate (51) and the thin film transistor element glass substrate (1). This film has an antistatic effect and has a sheet resistance of 10 8 Ω / □ to 10 13 It may be in the range of Ω / □. It is formed from a composite metal oxide film such as titanium oxide, tantalum oxide, zirconium oxide, indium oxide and tin oxide. In the case of double-sided formation, a hard film can be obtained by baking after coating by dipping. In the case of single-sided formation, it is baked after being applied by spin coating or flexographic printing.
[0075]
[Embodiment 20] FIGS. 33, 34 and 36 are a sectional view and a plan view of a twentieth embodiment of the present invention. As shown in FIG. 35, the conventional alignment film application shape has no alignment film applied outside the main seal line (55).
In the alignment film application shape of the present invention, the alignment film is applied to both sides of the main seal line (55) as shown in FIG. FIG. 33 is a cross-sectional view when separated into LCD cells. Since the alignment film exists up to the cut end of the glass, it is possible to prevent the cleaning liquid from entering the gap of the LCD cell in the cleaning process after the liquid crystal is injected and the injection port is sealed. For this reason, the infiltration of moisture from the periphery of the seal is reduced, and the occurrence of unevenness around the seal can be prevented. In the horizontal electric field mode liquid crystal mode, since cyano liquid crystal is mixed as a liquid crystal compound, when moisture enters the LCD cell, the cyano liquid crystal is hydrolyzed and the liquid crystal characteristics are easily changed. The present invention can greatly improve this problem.
[0076]
[Embodiment 21] FIGS. 38 and 77 are a plan view and a sectional view of a twenty-first embodiment of the present invention. In the conventional alignment film printing pattern, a polyimide alignment film is applied only to the effective pixel region as shown in FIG. In this case, if the glass substrate is etched in a hydrofluoric acid aqueous solution in a state where the color filter substrate and the active element substrate are bonded together, the hydrofluoric acid aqueous solution penetrates into the gap formed by capillary action. If the periphery of the substrate is scratched with an alignment film pattern as shown in FIG. 38, the cross-sectional shape as shown in FIG. The structure becomes similar to that of FIG. 33 in Example 20, and the hydrofluoric acid aqueous solution is repelled by the alignment film and cannot be soaked into the gap of the glass substrate. The sealing method for preventing the penetration of the aqueous solution by the shape of the alignment film as in the present invention is highly reliable and has a high degree of design freedom. When the entire periphery of the glass substrate cannot be applied with the alignment film, a sufficient sealing effect can be obtained by sealing the portion where the alignment film is not applied with a main seal adhesive as shown in FIG.
[0077]
[Embodiment 22] FIGS. 39, 44, 45, 46, 47, 48, 49, and 50 are structural formulas of polymer antistatic agents used in the present invention.
Conventionally, nonionic surfactant type antistatic agents have been used, but they have a low molecular weight, poor heat resistance, and are easily decomposed. The alignment film easily drops off during cleaning after rubbing, and it causes unevenness unless attention is paid to drying after cleaning. In the present invention, a polymer type antistatic material (polyethylene oxide, polyether ester amide, polyether amide imide, ethylene oxide-epifurohydrin copolymer, polyethylene glycol methacrylate copolymer, carbobetaine graft copolymer, boron ester polymer charge transfer) The sheet resistance value of the alignment film is 1 × 10 by blending with a polyamic acid type alignment film or a polyimide type alignment film. 12 From Ω / □ to 1 × 10 14 It can be controlled within the range of Ω / □. By using the alignment film of the present invention, all the liquid crystals used in the transverse electric field type liquid crystal mode are free from the problem of afterimage even when only fluorine-based liquid crystals are used, and the reliability of the LCD cell is greatly improved. As shown in FIGS. 40, 41, 42, and 43, a polyamic acid using a diamine compound having a boron ester in the main chain and a tetracarboxylic acid compound as a raw material is used as a polyamic acid type alignment film or a polyimide type alignment film. The same effect can be obtained by blending with. Similar effects can be obtained by using polyethers and betaines.
[0078]
[Embodiment 23] FIG. 76 is a sectional view of a twenty-third embodiment of the present invention. By mixing the polymer antistatic agent used in Example 22 into the adhesive of the polarizing plate, the sheet resistance value of the adhesive is 1 × 10. 7 From Ω / □ to 1 × 10 12 The range is set to Ω / □. If the polarizing plate of this invention is used, the electrostatic trouble at the time of sticking a polarizing plate will reduce, and a yield will improve.
Furthermore, it is possible to make a polarizing plate that cannot be provided with a titanium oxide layer and a diamond-like carbon layer 80 on the surface of the polarizing plate.
[0079]
[Embodiment 24] FIG. 63 is a process explanatory view of the twenty-fourth embodiment of the present invention. A titanium oxide film, a zinc oxide film, or a composite oxide film of titanium oxide and zinc oxide is formed on a glass substrate (51).
Irradiate ultraviolet rays using a photomask for the black mask of the color filter.
In this case, the portion where the black mask is formed is not irradiated with ultraviolet rays.
Next, water is adsorbed in the region irradiated with ultraviolet rays. Then, black ink is applied to an area where water is not adsorbed, and then the substrate is heated to cure the black ink. Next, R, G and B color filters are formed using an ink jet method or a flexographic printing method. FIG. 65 is a cross-sectional view of a color filter substrate made by this process.
[0080]
[Embodiment 25] FIG. 64 is a process explanatory diagram of the 25th embodiment of the present invention. A titanium oxide film, a zinc oxide film, or a composite oxide film of titanium oxide and zinc oxide (19) is formed on a glass substrate (51). A silicon-based or fluorine-based rinsing layer (70) is formed thereon. Irradiate ultraviolet rays using a photomask for a black mask. In this case, only the portion where the black mask is formed is irradiated with ultraviolet rays. Next, black ink is applied to the region irradiated with ultraviolet rays and heated to cure the black ink. Then, the silicon-based or fluorine-based rubbed
By using the processes of Examples 24 and 25, a color filter process that does not use a photoresist process at all can be produced. The manufacturing process can be greatly shortened, and a large screen color filter can be made at low cost.
[0081]
【The invention's effect】
According to the present invention, the number of photomask processes can be greatly reduced from about 2 to about 3 in all processes of the active element substrate.
Furthermore, since the photoresist process can be reduced from once to about twice, the area of the clean room can be reduced, and the number of exposure apparatuses, cleaning apparatuses, resist-related apparatuses, and clean storage can be greatly reduced. The amount of initial investment can be greatly reduced, and the running cost of the factory can be greatly improved.
Since the process can be shortened, quality control is easy, and the number of operations at the mass production plant can be greatly reduced. Production efficiency is also greatly improved, and active elements with lower costs can be made. The difficulty of alignment treatment and the afterimage problem, which were the most problematic in the liquid crystal mode of the horizontal electric field method, were also solved by the present invention. Since only highly reliable fluorine-based liquid crystal can be used, the time-dependent change due to the heat of the backlight does not occur, and the reliability of the entire LCD module is improved.
Since the color filter substrate of the present invention does not have a photoresist process at all and the pattern printing process using a photomask is only required once, the process can be greatly shortened compared to the conventional color filter process using a pigment resist. Production costs can be greatly reduced.
By using the thin film transistor element of the present invention, the electron mobility can be greatly improved as compared with the conventional amorphous silicon transistor. Further, by using copper having a low resistance for the gate metal, distortion of the scanning signal waveform can be suppressed, and a large-sized high-definition wide viewing angle liquid crystal panel can be realized at low cost.
[Brief description of the drawings]
FIG. 1 is a sectional view of a unit pixel of a conventional vertical electric field type thin film semiconductor substrate.
FIG. 2 is a cross-sectional view of a unit pixel of a conventional lateral electric field type thin film semiconductor substrate.
FIG. 3 is a process flow diagram for forming a resist-free scanning line using the electroless plating method of the present invention.
FIG. 4 is a sectional view of a unit pixel of a lateral electric field type thin film semiconductor substrate of the present invention.
FIG. 5 is a sectional view of a unit pixel of a lateral electric field type thin film semiconductor substrate of the present invention.
FIG. 6 is a sectional view of a unit pixel of a lateral electric field type thin film semiconductor substrate of the present invention.
FIG. 7 is a cross-sectional view of a unit pixel of a lateral electric field type thin film semiconductor substrate of the present invention.
FIG. 8 is a cross-sectional view of a unit pixel of a lateral electric field type thin film semiconductor substrate of the present invention.
FIG. 9 is a cross-sectional view of a unit pixel of a lateral electric field type thin film semiconductor substrate of the present invention.
FIG. 10 is a cross-sectional view of a unit pixel of a lateral electric field type thin film semiconductor substrate of the present invention.
FIG. 11 is a cross-sectional view of a unit pixel of a lateral electric field type thin film semiconductor substrate of the present invention.
FIG. 12 is a cross-sectional view of a unit pixel of a lateral electric field type thin film semiconductor substrate of the present invention.
FIG. 13 is a protection circuit diagram for static electricity countermeasures used in the present invention.
Fig. 14 Protection circuit diagram for static electricity countermeasures
FIG. 15 is a plan view of a thin film semiconductor device substrate of the present invention.
FIG. 16 is a plan view of a thin film semiconductor device substrate of the present invention.
FIG. 17 is a cross-sectional view of a high mobility low leakage current thin film transistor element of the present invention.
FIG. 18 is a cross-sectional view of a high mobility low leakage current thin film transistor element of the present invention.
FIG. 19 is a cross-sectional view of a high mobility, low leakage current thin film transistor element of the present invention.
FIG. 20 is a cross-sectional view of a high mobility, low leakage current thin film transistor element of the present invention.
FIG. 21 is a cross-sectional view of a high mobility low leakage current thin film transistor element of the present invention.
FIG. 22 is a cross-sectional view of a high mobility low leakage current thin film transistor element of the present invention.
FIG. 23 is a cross-sectional view of a high mobility low leakage current thin film transistor element of the present invention.
FIG. 24 is a cross-sectional view of a high mobility low leakage current thin film transistor element of the present invention.
FIG. 25 is a cross-sectional view of a high mobility low leakage current thin film transistor element of the present invention.
FIG. 26 is a cross-sectional view of a high mobility low leakage current thin film transistor element of the present invention.
FIG. 27 shows an ultraviolet light assisted plasma oxidation apparatus according to the present invention.
FIG. 28 is a cross-sectional view of a conventional horizontal electric field mode liquid crystal display pixel electrode.
FIG. 29 is a cross-sectional view of a horizontal electric field mode liquid crystal display pixel electrode of the present invention.
FIG. 30 is a cross-sectional view of a horizontal electric field mode liquid crystal display pixel electrode of the present invention.
FIG. 31 is a cross-sectional view of a horizontal electric field mode liquid crystal display pixel electrode according to the present invention.
FIG. 32 is a sectional view of a color filter substrate for a horizontal electric field mode liquid crystal display according to the present invention.
FIG. 33 is a cross-sectional view of the liquid crystal cell of the present invention.
FIG. 34 is a plan view of an alignment film coating pattern of the present invention.
FIG. 35 is a plan view of the vicinity of an injection port of a conventional liquid crystal cell.
FIG. 36 is a plan view of the vicinity of the injection port of the liquid crystal cell of the present invention.
FIG. 37 is a plan view of a conventional alignment film coating pattern.
FIG. 38 is a plan view of an alignment film coating pattern of the present invention.
FIG. 39: Structural formula of boron polymer compound
FIG. 40 is a structural formula of a diamine compound containing boron.
FIG. 41 shows a structural formula of a diamine compound containing boron.
FIG. 42 shows a structural formula of a diamine compound containing boron.
FIG. 43 shows a structural formula of a diamine compound containing boron.
FIG. 44: Polymer type antistatic agent (polyethylene oxide)
FIG. 45: Polymer type antistatic agent (polyether ester amide)
FIG. 46: Polymer type antistatic agent (polyether amide imide)
FIG. 47: Polymer type antistatic agent (ethylene oxide-epifurohydrin copolymer)
FIG. 48: High-molecular antistatic agent (methoxypolyethylene glycol (meth) acrylate copolymer)
FIG. 49: Polymer type antistatic agent (carbobetaine graft copolymer)
FIG. 50: Polymer type antistatic agent (polymer charge transfer type conjugate)
FIG. 51 is a cross-sectional view of a thin film transistor element substrate for a horizontal electric field mode liquid crystal display according to the present invention.
FIG. 52 is a plan view of the protection transistor element for static electricity countermeasure according to the present invention.
FIG. 53 is a plan view of the protection transistor element for static electricity countermeasures according to the present invention.
FIG. 54 is a cross-sectional view of a high mobility, low leakage current thin film transistor element of the present invention.
FIG. 55 is a cross-sectional view of a high mobility low leakage current thin film transistor element of the present invention.
FIG. 56 is a cross-sectional view of a high mobility, low leakage current thin film transistor element of the present invention.
FIG. 57 is a cross-sectional view of a high mobility low leakage current thin film transistor element of the present invention.
FIG. 58 is an ultraviolet light assisted plasma oxidation apparatus of the present invention.
FIG. 59 is a sectional view of the transmitted light amount adjustment photomask of the present invention.
FIG. 60 is a plan view of the transmitted light amount adjustment photomask of the present invention.
FIG. 61 is a cross-sectional view of a positive resist exposed and developed using the transmitted light amount adjustment photomask of the present invention.
FIG. 62 is a process flow of a thin film transistor element using the transmitted light amount adjustment photomask of the present invention.
FIG. 63 is a process flow of forming a black mask pattern according to the present invention.
FIG. 64 is a process flow of forming a black mask pattern according to the present invention.
FIG. 65 is a cross-sectional view of a color filter using the black mask pattern forming method of the present invention.
66 is a cross-sectional view of an overlap portion of a horizontal electric field mode liquid crystal display pixel electrode, a common electrode, and a planarizing film of the present invention. FIG.
FIG. 67 is a process flow diagram for forming a resist-free scanning line using the electroless plating method of the present invention.
FIG. 68 is a cross-sectional view of a high performance thin film transistor element of the present invention.
FIG. 69 is a cross-sectional view of a high performance thin film transistor element of the present invention.
FIG. 70 is a cross-sectional view of a high performance thin film transistor element of the present invention.
FIG. 71 is a cross-sectional view of the high performance thin film transistor element of the present invention.
FIG. 72 is a cross-sectional view of the high performance thin film transistor element of the present invention.
FIG. 73 is a cross-sectional view of the high performance thin film transistor element of the present invention.
FIG. 74 is a cross-sectional view of the high performance thin film transistor element of the present invention.
FIG. 75 is a cross-sectional view of the high performance thin film transistor element of the present invention.
FIG. 76 is a sectional structural view of the polarizing plate of the present invention.
FIG. 77 is a cross-sectional view of cell attachment of the color filter substrate and the active element substrate of the present invention.
FIG. 78 is a plan view of an alignment film coating pattern according to the present invention and a pattern diagram of a hydrofluoric acid aqueous solution soaking prevention seal adhesive
[Explanation of symbols]
1 …… Glass substrate
2. Scanning line (gate electrode)
3. Scanning line terminal
4 ... Gate insulation film
5. Thin film semiconductor layer (non-doped layer)
6 ... n doped with phosphorus + Semiconductor layer
7 …… Video signal wiring
8 …… Drain electrode
9 …… Video signal wiring terminal
10: Pixel electrode contact hole
11 …… Scanning line terminal contact hole
12 …… Video signal wiring contact hole
13. Scanning line terminal drive IC junction electrode (transparent electrode)
14 …… Pixel electrode (transparent electrode)
15 …… Video signal wiring terminal drive IC junction electrode (transparent electrode)
16. Passivation film
17 …… Horizontal electric field type liquid crystal drive electrode (pixel electrode)
18 …… Common electrode for horizontal electric field system
19 …… Transparent photocatalytic membrane
20 …… Palladium ion adsorption layer
21 …… Ultraviolet light
22 …… Metallic palladium membrane
23 …… Copper plating film
24 …… Nickel plating film
25 …… Scanning line terminal drive IC junction electrode (metal electrode)
26 …… Etching stopper insulating film
27 …… Effective pixel area peripheral common electrode
28 …… Common electrode terminal
29 …… Locally deposited region of gate insulating film
30 ... Local deposition region of passivation film
31 …… Protective active element for static electricity countermeasures
32 …… Amorphous silicon layer
33 …… Polysilicon layer
34 …… Amorphous carbon layer or diamond-like carbon layer
35 …… n + A layer in which the a-si layer is oxidized to form an insulating film
36 …… UV lamp
37 …… UV reflective mirror
38 …… Quartz window glass
39 …… Wire mesh electrode
40 …… Active matrix substrate
41 …… Susceptor electrode
42 …… Rf high frequency power supply
43 …… Alignment film
44 …… Transparent planarization insulating film
45 …… Transparent negative photo flattening film
46 …… Glass substrate etching area
47 …… Overcoat film for preventing electrostatic charge
48 …… Resin BM (Black Mask)
49 …… Color filter layer
50 …… Transparent overcoat film
51 …… Color filter glass substrate
52 …… Alignment film inside LCD cell / effective screen
53 …… Alignment film outside LCD cell / effective screen
54 …… Main seal material
55 …… Main seal line
56 ... Liquid crystal inlet sealing material
57 …… Alignment film for preventing glass etchant penetration
58 …… Wire electrode for transverse discharge
59 …… Quartz glass substrate for photomask
60 …… Translucent photomask region
61 …… Photomask metal (Cr or Mo)
62 …… Video signal wiring photomask complete blocking area
63 …… Transistor region of transistor / channel
64 …… Drain electrode photomask complete blocking region
65 …… Positive resist UV exposure complete film thickness after development
66... Film thickness after development of positive resist UV exposure semi-transmissive region
67 …… Positive resist
68 …… Soaking water
69 …… Black ink
70: Ink repulsion treatment layer
71 …… Overcoat film
72 …… Color filter layer
73 …… Overlap length of common electrode and planarization film
74 …… Overlap length of pixel electrode and planarization film
75 …… Printed palladium ion layer
76 …… Aluminum alloy scanning line
77 …… Aluminum oxide film
78 …… Gate insulation film (plasma CVD silicon nitride film)
79 …… Gate insulation film (silicon oxide film)
80 …… Diamond-like carbon layer
81 …… Base film
82 …… Polarizing layer
83. Transparent resistance adhesive layer for static electricity countermeasures
84 …… Titanium oxide film
85 …… Anti-soaked sealant adhesive for hydrofluoric acid solution (same material as LC cell main sealant)
Claims (4)
i)基板の上に酸化チタン膜または、酸化亜鉛膜または、酸化チタンと酸化亜鉛の複合酸化膜を形成する。
ii)その上にパラジウムイオンまたは銀イオンまたはルテニウムイオンを吸着する。
iii)走査線用のホトマスクを用いて紫外線を照射する。
iv)紫外線の照射されなかった領域の金属イオンを洗い流す。
v)走査線の形状に還元された金属を足場として無電界メッキ法を用いて銅または、銀またはルテニウムを成長させる。
上記の製造方法を用いて走査線を形成した後、アクティブ素子のゲート絶縁膜と半導体層を基板上に堆積する時、有効画素領域と有効画素領域の周囲に形成される静電気対策用保護アクティブ素子を含む基板の局部領域のみに部分的に堆積する。
その次に映像信号配線と画素電極を形成するための金属電極層を形成した後、映像信号配線と画素電極を連結する薄膜トランジスタ素子のチャネル部分のホトマスク透過光量を変調し、ホトレジスト現像後に、薄膜トランジスタ素子のチャネル部分のホトレジスト膜厚を薄くする製造方法を用いることで、映像信号配線と画素電極と薄膜半導体素子分離を同時に1回のホトリソグラフィー工程でおこなう。この工程と、走査線を形成するホトマスク工程をふくめ、全工程を2回のホトマスク工程で完了し、ホトレジスト工程は、薄膜半導体素子分離と映像信号配線と画素電極を形成する時の1回だけしか用いないことを特徴とする横電界方式液晶表示装置の製造方法。 A pair of substrates at least one of which is transparent, a liquid crystal composition layer sandwiched between the substrates, and a plurality of scanning lines and images arranged in a matrix on the facing surface of one of the substrates In a liquid crystal display device including a signal wiring, a pixel electrode, and an active element, the following process is used as a process for forming the scanning line.
i) A titanium oxide film, a zinc oxide film, or a composite oxide film of titanium oxide and zinc oxide is formed on the substrate.
ii) Palladium ions, silver ions or ruthenium ions are adsorbed thereon.
iii) Irradiate ultraviolet rays using a photomask for scanning lines.
iv) Wash away the metal ions in the area not irradiated with ultraviolet rays.
v) Growing copper, silver or ruthenium using electroless plating with the metal reduced to the shape of the scanning line as a scaffold.
After forming the scanning line using the above manufacturing method, when the gate insulating film and the semiconductor layer of the active element are deposited on the substrate, the protective active element for static electricity countermeasures formed around the effective pixel area and the effective pixel area It is partially deposited only in a local region of the substrate containing.
Next, after forming a metal electrode layer for forming the video signal wiring and the pixel electrode, the photomask transmitted light amount of the channel portion of the thin film transistor element connecting the video signal wiring and the pixel electrode is modulated, and after developing the photoresist, the thin film transistor element By using a manufacturing method in which the thickness of the photoresist in the channel portion is reduced, the video signal wiring, the pixel electrode, and the thin film semiconductor element are simultaneously separated in one photolithography process. Including this process and the photomask process for forming the scanning lines, the entire process is completed in two photomask processes. The photoresist process is performed only once when the thin film semiconductor element isolation, the video signal wiring and the pixel electrode are formed. A method of manufacturing a horizontal electric field mode liquid crystal display device, characterized in that it is not used.
i)基板の上にパラジウムイオンや銀イオンを印刷法を用いて走査線のパターン状に吸着させる。
ii)H2プラズマ処理によりパラジウムイオンや銀イオンを還元して金属パラジウムや金属銀にもどす。
iii)走査線の形状に還元された金属を足場として無電界メッキ法を用いて銅または、銀またはルテニウムを成長させる。
上記の製造方法を用いて走査線を形成した後、アクティブ素子のゲート絶縁膜と半導体層を基板上に堆積する時、有効画素領域と有効画素領域の周囲に形成される静電気対策用保護アクティブ素子を含む基板の局部領域のみに部分的に堆積する。
その次に、映像信号配線と画素電極を形成するための金属電極層を形成した後、映像信号配線と画素電極を連結する薄膜トランジスタ素子のチャネル部分のホトマスク透過光量を変調し、ホトレジスト現像後に、薄膜トランジスタ素子のチャネル部分のホトレジスト膜厚を薄くする製造方法を用いることで、映像信号配線と画素電極と薄膜半導体素子分離を同時に1回のホトリソグラフィー工程でおこなう。上記の工程を用いることで、ホトレジスト工程は、薄膜半導体素子分離と映像信号配線と画素電極を形成する時の1回だけしか用いないことを特徴とする横電界方式液晶表示装置の製造方法。 A pair of substrates at least one of which is transparent, a liquid crystal composition layer sandwiched between the substrates, a plurality of scanning lines and video signals arranged in a matrix on the facing surface of one of the substrates In a liquid crystal display device including wiring, pixel electrodes, and active elements, the following steps are used as a process for forming the scanning lines.
i) Palladium ions and silver ions are adsorbed onto the substrate in a scanning line pattern using a printing method.
ii) Palladium ions and silver ions are reduced by H 2 plasma treatment to return to metallic palladium and metallic silver.
iii) Growing copper, silver, or ruthenium using electroless plating with the metal reduced to the shape of the scanning line as a scaffold.
After forming the scanning line using the above manufacturing method, when the gate insulating film and the semiconductor layer of the active element are deposited on the substrate, the protective active element for static electricity countermeasures formed around the effective pixel area and the effective pixel area It is partially deposited only in a local region of the substrate containing.
Next, after forming a metal electrode layer for forming the video signal wiring and the pixel electrode, the photomask transmitted light amount of the channel portion of the thin film transistor element connecting the video signal wiring and the pixel electrode is modulated, and after developing the photoresist, the thin film transistor By using a manufacturing method in which the thickness of the photoresist in the channel portion of the element is reduced, the video signal wiring, the pixel electrode, and the thin film semiconductor element are simultaneously separated in one photolithography process. By using the above process, the photoresist process is used only once when the thin film semiconductor element isolation, the video signal wiring, and the pixel electrode are formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16422399A JP4292350B2 (en) | 1999-04-22 | 1999-04-22 | Liquid crystal display device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16422399A JP4292350B2 (en) | 1999-04-22 | 1999-04-22 | Liquid crystal display device and manufacturing method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008336151A Division JP5004101B2 (en) | 2008-12-07 | 2008-12-07 | High performance display device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000305113A JP2000305113A (en) | 2000-11-02 |
JP4292350B2 true JP4292350B2 (en) | 2009-07-08 |
Family
ID=15789022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16422399A Expired - Fee Related JP4292350B2 (en) | 1999-04-22 | 1999-04-22 | Liquid crystal display device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4292350B2 (en) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6759281B1 (en) * | 1999-04-26 | 2004-07-06 | Samsung Electronics Co., Ltd. | Method of making a display switch having a contact hole through a passivation layer and a color filter |
US6862052B2 (en) | 2001-12-14 | 2005-03-01 | Samsung Electronics Co., Ltd. | Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof |
JP3867597B2 (en) | 2002-03-19 | 2007-01-10 | セイコーエプソン株式会社 | Electro-optical device, electronic apparatus, and projection display device |
JP2006284887A (en) * | 2005-03-31 | 2006-10-19 | International Display Technology Kk | Liquid crystal cell equipped with low resistive dlc alignment layer, and method for manufacturing the cell |
JP2007043113A (en) * | 2005-06-30 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
US7732330B2 (en) | 2005-06-30 | 2010-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method using an ink-jet method of the same |
US7655566B2 (en) | 2005-07-27 | 2010-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP4700657B2 (en) * | 2007-06-25 | 2011-06-15 | Hoya株式会社 | Gray tone mask and manufacturing method thereof |
US8334537B2 (en) * | 2007-07-06 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US7738050B2 (en) * | 2007-07-06 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device |
JP5377940B2 (en) * | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP4878379B2 (en) * | 2009-02-09 | 2012-02-15 | Hoya株式会社 | Manufacturing method of gray tone mask |
JP5096437B2 (en) * | 2009-09-28 | 2012-12-12 | 株式会社ジャパンディスプレイイースト | Organic EL display device |
US20130037807A1 (en) * | 2010-03-11 | 2013-02-14 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
JP4840834B2 (en) * | 2010-11-01 | 2011-12-21 | Hoya株式会社 | Gray tone mask and manufacturing method thereof |
JP6431278B2 (en) * | 2014-04-18 | 2018-11-28 | 株式会社ジャパンディスプレイ | Substrate for display device |
-
1999
- 1999-04-22 JP JP16422399A patent/JP4292350B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000305113A (en) | 2000-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4292350B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP3472422B2 (en) | Liquid crystal device manufacturing method | |
US6429916B1 (en) | Liquid crystal display with filter and light shield separated from contact hole | |
JP5004101B2 (en) | High performance display device and manufacturing method thereof | |
KR100934590B1 (en) | Manufacturing method of liquid crystal display device using halftone exposure method | |
KR100792982B1 (en) | Method for manufacturing electro-optic element | |
JP3420675B2 (en) | Liquid crystal display device and method of manufacturing the same | |
US7115913B2 (en) | Array substrate used for a display device and a method of making the same | |
EP2720079A1 (en) | Liquid crystal display device and manufacturing method thereof | |
KR20020035625A (en) | Liquid crystal element, liquid crystal display device and production methods therefor | |
WO2020042311A1 (en) | Array substrate, display panel and display | |
US20110147743A1 (en) | Thin film transistor substrate and method for fabricating the same | |
JP2004163922A (en) | Method for manufacturing liquid crystal display device | |
US20060119780A1 (en) | Liquid crystal display device and method of fabricating the same | |
CN104020621B (en) | A kind of array base palte and preparation method thereof, display device | |
WO2006109585A1 (en) | Substrate provided with conductive layer, display unit and production method for substrate provided with conductive layer | |
JPH08136951A (en) | Substrate for liquid crystal panel and its production | |
KR100769162B1 (en) | Liquid Crystal Display Device And Method For Fabricating The Same | |
US6157431A (en) | Liquid crystal display apparatus suppressed of orientation defect having metal film and photosensitive resin as a columnar spacer and fabrication method thereof | |
KR100862535B1 (en) | Liquid crystal display device using of column spacer and the fabrication method | |
KR100237847B1 (en) | Lcd device and its manufacturing method | |
JPH1195194A (en) | Liquid crystal display element and its production | |
CN110764326A (en) | Liquid crystal display panel and preparation method thereof | |
TWI344563B (en) | Liquid crystal display unit and method for fabricating the same | |
KR101057235B1 (en) | Etchant and manufacturing method of thin film transistor using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090324 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150417 Year of fee payment: 6 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150417 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150417 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |