[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4272997B2 - 入力バースト信号に含まれる付加的dc成分を検出する回路 - Google Patents

入力バースト信号に含まれる付加的dc成分を検出する回路 Download PDF

Info

Publication number
JP4272997B2
JP4272997B2 JP2003565035A JP2003565035A JP4272997B2 JP 4272997 B2 JP4272997 B2 JP 4272997B2 JP 2003565035 A JP2003565035 A JP 2003565035A JP 2003565035 A JP2003565035 A JP 2003565035A JP 4272997 B2 JP4272997 B2 JP 4272997B2
Authority
JP
Japan
Prior art keywords
signal
circuit
input
input burst
modulus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003565035A
Other languages
English (en)
Other versions
JP2005516514A (ja
Inventor
グンナル、ベッツケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2005516514A publication Critical patent/JP2005516514A/ja
Application granted granted Critical
Publication of JP4272997B2 publication Critical patent/JP4272997B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/008Compensating DC offsets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)
  • Processing Of Color Television Signals (AREA)

Description

この発明は、入力バースト信号に含まれる付加的DC成分を検出する回路に関する。
この文書で述べられる付加的DC成分は時間変化する信号s(t)に加えられる一定値又は比較的ゆっくり変化する電気信号と考えられる。実際のシステムにおいての典型的な付加的DC成分は時間変化信号に加えられるオフセット電圧又は電流である。多くの実際の状況では、このDC成分はそれらが現れるシステムの挙動に大きなダメージを与えることない。
ところが、DC信号によりシステムに比較的大きなエラーが生じうることがある。これは、例えば、デジタルデータ周波数変調とさらに精度の高いGKSK変調を用いるBluetoothとDECTシステムである。Bluetooth信号の最初の部分におけるプリアンブルはバースト信号の送信開始を示す予め定められたシンボル列により表される。バースト信号は、ランダムに、即ち、ユーザがBluetoothサービスを要求したその時に現れる。Bluetooth受信機では、受信されたバースト信号が復調され、そしてスライサの処理を受ける。スライサは、基本的に、例えば、復調された信号の振幅が基準値より高いか又は低いかを示す比較器等の決定回路である。DCオフセット信号が復調された信号中に存在するとスライサはその出力に正しい情報を出さない、即ち、+1と−1との予め定まったシンボル列が他のシンボル列に置き換えられるというようなスライサの決定に影響があり得る。これは、特に、送信されるバースト信号のプリアンブルがBluetooth又はDECTシステムのサービスの要求を示している場合に問題とされる。もしバーストのプリアンブルが正しく認識されないと要求も認識されず、繰り返さねばならない。従って、バースト信号のDC成分を判定する必要がある。入力信号と局部発信器から発生された信号の周波数との間の周波数誤差の直接の結果としてDC成分が現れることが強調されるべきである。そこで、判定されたDC成分は、DCオフセット成分が出来るだけ低くなるように、局部発信器を制御するためのフィードバック信号として用いられる。
米国特許6104238にはDCオフセット判定器を用いるFM復調器が開示されている。DCオフセット判定器は検出器とスライサとの間に結合されている。DCオフセット判定器は、検出器から受信された信号のDCオフセットの判定結果をスライサと局部発信器とに与える。スライサはDCオフセットの判定結果を閾値電圧として用いる。送信機は入力信号のプリアンブルとしてDC成分を含まない信号を送信すると仮定している。さらに、DC判定器は、ローパスフィルタ、即ち、サンプル・ホールド回路と、復調タイミングに合うようにサンプル値を維持する同期回路との組み合わせである積分器を備えていることが示されている。送信された信号はDC成分を含まない信号であっても復調処理のためにDC成分が現れることがあり得ることが指摘されるべきである。さらに、バーストモードにおいて、予め定まったビット列が認識されなければならない。上述の特許により提供される解決策は、スライサにより信号入力において補足的に遅延がなされた後にのみ、予め定まったビット列が認識されうるということである。
従って、この発明は、比較的短時間、即ち、比較的高速にDC成分を検出する回路を提供することである。
この発明によれば、これは、入力バースト信号を処理する回路であって、前記入力バースト信号内に存在する付加的DC成分を推定し、そして該推定を表す出力信号を発生する第一モジュールと、前記入力バースト信号に含まれる複数の可能性のある信号部分から所定信号部分を認識し、そして前記複数の可能性のある信号部分からの前記所定信号部分の存在を示す制御信号を発生する第二モジュールとを備え、前記第一モジュールと前記第二モジュールとは同じ時間間隔で即ち前記バーストの開始時間から共通の規定された時間間隔で動作し、前記第二モジュールは、前記入力バースト信号を微分し、そして微分信号を発生する微分器と、前記微分器と結合され、前記入力バースト信号に含まれる前記複数の可能性のある信号部分の導関数を表す他の複数の信号部分の予め定まった一つとして前記微分信号を認識する信号認識回路を備え、前記信号認識回路は、前記入力バースト信号を直列シンボルストリームから第一の並列シンボルストリームに変換する第一の直列並列変換器と、前記第一の直列並列変換器に結合され、前記第一の並列シンボルストリームに前記入力バースト信号に含まれる信号部分の微分信号を乗じて第一の乗算結果信号を発生する第一の乗算器と、前記第一の乗算器に入力され、前記第一の乗算結果信号を受信して、前記第一の乗算結果信号のモジュラスを判定し、そして第一のモジュラス信号を発生するモジュラス回路と、前記モジュラス回路に結合され、前記第一のモジュラス信号を受信して、前記第一のモジュラス信号と前記入力バースト信号の前記信号部分の検出を示す閾値信号とを比較し、入力信号部分が検出されたときはいつでも前記制御信号を発生する閾値検出器とを備えた回路により達成される。
前記第一モジュールと前記第二モジュールとは同じ時間間隔で、即ち、この回路内の入力バースト信号の入力時点からの経過時間と前記第一モジュール、前記第二モジュール各々からの信号発生とがほぼ等しいように動作する。
バーストモードでは、受信機が、受信開始と同時で、プリアンブルと呼ばれる、バーストの開始を認識しなければならない。これは、BluetoothやDECT標準におけるような予め定まったビット列を用いて実現される。バーストに含まれる、付加的な成分である、DC成分が最初に推定されなければならず、そしてその後、予め定まった列が認識される。これは、予め定まった列の検出のためにさらなる遅延が必要になるという結果となる。この発明の回路では、DC推定と予め定まった列の検出が並列に、即ち、与えられた時間からほぼ等しい時間枠内で行われるというように、予め定まった列の認識に必要な時間が事実上短縮される。
バースト検出において信号が微分される。微分するといかなるDC成分をも消失するという重要な結果となる。微分により予め定まった列が他の予め定まった列に変換される。そこで、この他の予め定まった列が信頼性高く検出される。入力バースト信号に続くバースト信号の予め定まった部分をバーストが備えているので、その予め定まった部分を微分すると、その信号の正しく定まった部分が得られる。この信号の正しく定まった部分が他の予め定まった信号部分と比較され、もし互いにほぼ等しければ、入力バースト信号が予め定まった信号部分を備えていることを示す信号が発生される。
この発明の他の実施形態では、上記回路の第二モジュールは入力バースト信号を微分し、そして微分信号を得る第三モジュールを備える。第三モジュールは信号認識回路と結合される。信号認識回路は入力バースト信号に含まれる複数の可能性のある信号部分の導関数を表す他の複数の信号部分の予め定まった一つとして微分信号を認識するよう動作する。
この発明のある実施形態では上記制御信号はバイナリ信号である。さらに、この制御信号は上第一モジュールに結合されたスイッチを制御し、入力バースト信号に含まれる複数の可能性のある信号部分から上記信号部分が検出されると、スイッチは付加的DC成分を発生する。DC推定はこの回路内の入力バースト信号について連続して行われることが指摘されるべきである。第二モジュール内でこの信号の予め定められた部分が検出された時のみ、第一モジュールにより発生された信号がさらに回路内で用いられる。
この発明の他の実施形態では、推定されたDC成分が入力バースト信号に含まれる複数の可能性のある信号部分からの上記信号部分の検出において生じうる誤差を除去するバースト信号検出回路に入力される。DC推定信号を介したこの第一モジュールと第二モジュールとの結合とにより第二モジュール内において微分回路が不要となる。これにより、この回路外で用いられるDC推定信号を発生するのに必要な時間が比較的長くなるという犠牲を伴うが、第二モジュールのコストが削減される簡単な設計が可能となる。
入力バースト信号はアナログ的又はデジタルにいずれでも良いことが強調されるべきである。もしこの信号がアナログ的であれば、これの予め定まった部分は、例えば、電圧又は電流等の電気信号、又は、輝度等の光の形態でもよい。この信号は位相、周波数そして振幅変調されたものでもよい。
デジタル信号の場合には信号成分は特定ビット列に関わる。この場合、この発明のある実施形態では、信号認識回路は入力バースト信号を直列シンボルストリームから第一の並列シンボルストリームに変換する第一の直列並列変換器を備え、この直列並列変換器は第一の乗算器に結合されている。第一の乗算器は第一の並列シンボルストリームに入力バースト信号に含まれる信号成分の微分信号を乗じ、そして第一の乗算結果信号を発生する。第一の乗算結果信号は乗算器に結合されているモジュラス回路に入力される。モジュラス回路は第一の乗算結果信号のモジュラスを判定し、そして第一のモジュラス信号を発生し、第一のモジュラス信号はモジュラス回路に結合されている閾値検出器に入力される。閾値検出器は第一のモジュラス信号と入力バースト信号の信号部分の検出を示す閾値信号とを比較し、閾値検出器は入力信号部分が検出されたときはいつでも制御信号を発生する。DC推定回路は入力バースト信号を直列シンボルストリームから第二の並列シンボルストリーム変換する第二の直列並列変換器を備える。この第二の直列並列変換器は第二の乗算器に結合されている。第二の乗算器は第二の並列シンボルストリームに複数シンボルの所定組を乗じる。第二の乗算器は第二の乗算結果信号を発生し、これが第二の乗算器に結合されている第一の加算回路に入力され、第一の加算回路は第二の乗算結果信号に含まれる複数の成分を互いに加える。第一の加算回路は第一の加算信号を発生し、この第一の加算信号は第一の加算回路に結合されている増幅器に入力される。増幅器は複数シンボルの所定組に依存する増幅度により第一の加算信号を増幅し、増幅器は推定信号を発生する。
入力バースト信号が関係式(1)に示される形態であるとする。
Figure 0004272997
ここで、sはシンボルで、g(t − iT)は周期Tを有する周期サンプリング関数で、DCは付加的DC成分、即ち、それは比較的時間において一定である。このDC成分の推定は関係式(2)において与えられる。
Figure 0004272997
ここで、Nは入力バースト信号内のシンボルの合計数で、シンボルaが関係式(3)を満足する。
Figure 0004272997
実際、簡単に導入できるようにcは2のベキとして選ばれることに注意されたい。さらに、入力バースト信号の部分を検出器が認識したときに等式(4)が満足するように複数シンボルaが選ばれる。
Figure 0004272997
増幅器の増幅度は
Figure 0004272997
となるように選ばれ、定数cが関係式(3)により決められる。
この発明のある実施形態では、入力バースト信号を直列シンボルストリームから第一の並列シンボルストリームに変換する変形認識回路を備え、第一の直列並列変換器は減算器に結合されている。この減算器は第一の並列シンボルストリームから入力信号バーストの推定追加成分を減算し、そして差信号を発生し、この差信号は上記減算器に結合されている第一の乗算器に入力される。第一の乗算器は上記差信号に上記入力バースト信号内の信号部分の微分信号を乗じ、そして第一の乗算結果信号を発生する。第一の乗算結果信号は第一の乗算器に結合されているモジュラス回路に入力される。第一のモジュラス回路は第一の乗算結果信号のモジュラスを判定し、そして第一のモジュラス信号を発生する。第一のモジュラス信号は上記モジュラス回路に結合されている閾値検出器に入力され、閾値検出器は第一のモジュラス信号と上記入力バースト信号の上記信号部分の検出を示す閾値信号とを比較する。閾値検出器は入力信号部分が検出されたときはいつでも上記制御信号を発生する。
この発明の他の実施形態では、前記回路が、実成分と虚成分即ち前記実成分に対してほぼ90度位相がずれている虚成分とを備える合成信号の形態の入力バースト信号用に変更される。一般的には直交信号として認識されているこの信号は現代の通信システムに広く使われており、これは、直交構造がさらなる信号制御を促進し、そして直交検出器と混合器とが比較的簡単で信頼性ある装置だからである。さらには、信号の直交構造がデジタル信号処理(DSP)技術が復調信号に適用されるのを促進して受信信号の品質を向上させる。この場合、モジュラス回路に結合された第一乗算器と第一加算機に結合された第二乗算器とはFIRデジタルフィルタである。
この発明のある実施形態では、この回路は通信システムに用いられる。この通信システムでは、付加的寄生成分が差回路にフィードバックされ、差回路が中間周波数信号と付加的寄生成分との間の差をとる。減算の結果は付加的寄生成分がほぼゼロであるバースト信号となる。入力バースト信号はスライサ、即ち、差動入力比較器にも入力される。
この発明のある実施形態では、この回路は第二の通信システムに用いられる。第二の通信システムでは付加的寄生成分が局部発信器を制御し、局部発信器が周期信号を発生し、周期信号は混合器に入力される。混合器は局部発信器に結合され、中間周波数信号を得るために無線周波数入力バースト信号と局部発信器からもたらされる周期信号とを混合する。中間周波数信号は混合器に結合されている検出器に入力され、検出器は入力バースト信号を発生し、この入力バースト信号の付加的寄生成分はほぼゼロである。発信器により発生した周期信号の周波数誤差のため、この信号のDCオフセットは主に混合器内で発生される。DCオフセット信号が実質的に低減するように、推定されたDCオフセットが発信器の発振を制御する。ほとんどの場合、制御信号は電圧である。
この発明の他の実施形態では、この回路はBluetooth受信機で用いられる。Bluetoothシステムでは、上記の信号は送信の開始を示すプリアンブルを有する。この回路がプリアンブルを認識し、そしてバースト信号の時間枠内でDC推定信号が発生される。DC推定信号は、DC推定のさらなる精度向上のために、電圧制御発信器と差回路との両者に入力されることに注意されたい。
上記のそしてさらなる他の、この発明の特徴並びに効果が添付図面を参照して以下に説明し例として取り上げる各実施形態により明らかになる。
図1はこの発明の入力バースト信号s(t)に含まれる付加的DC成分を検出するための方法のオーガニグラムと回路のモジュール・ダイアグラムとを示す。この方法は入力バースト信号s(t)に含まれる付加的DC成分を検出するための第一工程10を備える。この第一工程において、信号Dcestが発生され、この信号が信号s(t)に含まれる付加的DC成分の推定結果となる。この信号の付加的DC成分はほぼ一定な信号で、即ち、時間によって変化しない。この方法はさらに入力バースト信号検出のための第二工程20を備え、この検出は、信号s(t)に含まれる付加的DC成分の推定と同じ期間に行われる。BluetoothやDECTシステムにおいては、入力バースト信号が、予め定まったシンボル列を備えるプリアンブルを含む。Bluetoothシステムではプリアンブルは5シンボルを備え、DECTシステムではプリアンブルは16シンボルを備える。プリアンブルが検出されると、それは入力バースト信号のs(t)の始まりを意味し、DC成分Dcestの判定結果がシステムにより用いられなければならない。入力バースト信号が検出されると、制御信号BDが発生され、この制御信号BDが、信号Dcestがスイッチ30を介して検出システムから放出されるかにつき決定し、このスイッチは制御信号BDにより制御される。バースト期間中に用いられるために信号Dcestが記憶されることに注意されたい。この記憶装置は、例えば、アナログ電圧を記憶するためのキャパシタ又はDC推定に関するデジタル情報を記憶するためのバイナリメモリでもよい。従って、スイッチは、例えばアナログスイッチ等のアナログ形態又はデジタル形態でもよい。
図2はこの発明の入力バースト信号検出方法のオーガニグラムとモジュール・ダイアグラムとの詳細なダイアグラムを示す。第二工程20は入力バースト信号s(t)を微分しそして微分信号S(t)を発生するための第三工程21を備える。この第三工程は、例えば、第三の回路21に導入される。第二工程20はさらに微分信号S(t)を他の複数の信号部分の一つであると認識するための第四工程22を備え、これら他の複数の信号部分は複数の可能性のある信号部分を微分して得られるものである。第四工程22によれば第四モジュール22があり、この第四モジュール22は、微分信号S(t)を微分信号S(t)に含まれる所定の信号部分の一つとして認識することができるように動作する。付加的DC成分を備えるいかなる時間に依存する関数をも時間について微分するとDC成分を含まない信号が得られる。従って、いかなる信号部分をもそれらの微分された信号に変換される。例えば、信号部分がバイナリで、Bluetooth列であるシンボル列[0、+1,−1,+1,−1,+1]を備えると、微分信号S(t)はこの信号部分とは異なる列[−1,+1,−1,+1,−1]を備える。
図3はこの発明の入力バースト信号に含まれる付加的DC成分を検出するための回路の変形例を示す。入力バースト信号s(t)に含まれる付加的DC成分を検出するための回路1が以下のように変形できることが、設計プロセスの簡素化、コスト又は他の技術的及び/又は経済的観点から有用である。DC推定信号Dcestが、入力バースト信号に含まれる複数の可能性のある信号部分からの信号部分の検出において現れうる誤差を除去する変形認識回路22‘に入力される。変形認識回路22‘は微分器が不要となり、バースト入力信号s(t)のさらなる遅延を避けることができるが、同時に、この発明の他の実施形態の結果としてハードウエアが比較的さらに複雑になる。
図4は図1、2に示されるこの発明の実施形態の入力バースト信号に含まれる付加的DC成分を検出するための回路のさらなる詳細を示す。
入力バースト信号はアナログ的又はデジタルのいずれでも良いことが重視されるべきである。もしこの信号がアナログ的であれば、これの所定部分は、例えば、電圧又は電流等の電気信号、又は、輝度等の光の形態でもよい。この信号は位相、周波数そして振幅変調されたものでもよい。デジタル信号の場合には信号部分は特定ビット列に関わる。この場合、信号認識回路22は微分入力バースト信号S(t)を直列シンボルストリームから第一の並列シンボルストリームS1(t)に変換する第一の直列並列変換器221を備え、この直列並列変換器221は第一の乗算器222に結合されている。第一の乗算器222は第一の並列シンボルストリームS1(t)に入力バースト信号S(t)に含まれる信号部分の微分信号を乗じ、そして第一の乗算結果信号P1(t)を発生する。第一の乗算結果信号P1(t)は乗算器に結合されているモジュラス(modulus)回路223に入力される。モジュラス回路は第一の乗算結果信号P1(t)のモジュラスを判定し、そして第一のモジュラス信号M(t)を発生し、第一のモジュラス信号M(t)はモジュラス回路に結合されている閾値検出器224に入力される。閾値検出器224は第一のモジュラス信号M(t)と、入力バースト信号S(t)の信号部分の検出を示す閾値信号とを比較し、入力信号部分が検出されたときはいつでも制御信号BDを発生する。
DC推定回路10は直列シンボルストリームを備える入力バースト信号s(t)を第二の並列シンボルストリームS2(t)に変換する第二の直列並列変換器101を備える。この第二の直列並列変換器101は第二の乗算器102に結合されている。第二の乗算器102は第二の並列シンボルストリームP2(t)に複数シンボルa(t)の所定組を乗じる。第二の乗算器102は第二の乗算結果信号P2(t)を発生し、これが第二の乗算器102に結合されている第一の加算回路103に入力され、第一の加算回路103は第二の乗算結果信号に含まれる複数の成分を互いに加える。第一の加算器103は第一の加算信号A1(t)を発生し、この第一の加算信号A1(t)は第一の加算器103に結合されている増幅器104に入力される。増幅器104は関係式(3)と(5)により決まる複数シンボルa(t)の所定組に依存する増幅度により第一の加算信号A1(t)を増幅し、推定信号Dcestを発生する。もし入力バースト信号がアナログ的であれば回路1の内部構造が多少変更され、即ち、第一、第二の直列並列変換器が不要になることに注意されたい。さらに、回路1に含まれるその他の回路はすべてアナログである。閾値検出器224は、例えば、第一のモジュラス信号が閾値レベルより大きい場合は論理1を発生し、そうでなければ論理0を発生するバイナリ信号を出す出力を有する差動比較器でもよい。さらに、モジュラス回路223は信号検出に用いられる信号部分の数を2倍にすることに注意されたい。例えば、検出に用いられる信号部分が5ビットで符号化されたら合計32の異なる信号部分が得られる。信号部分Sとその逆のnon(S)は同じモジュラスを有するので計数回路が信号部分の合計数を16に減らす。入力信号部分のより大きい部分を用いるときは、複数の入力信号部分を検出する必要があれば、複数の乗算器と閾値検出器とのバンクを用いることができる。
図5はこの発明の信号検出回路の変形例のさらなる詳細を示す。変形認識回路は入力バースト信号s(t)を直列シンボルストリームから第一の並列シンボルストリームS1(t)に変換する第一の直列並列変換器221を備え、この第一の直列並列変換器221は減算器225に結合されている。減算器225は第一の並列シンボルストリームS1(t)から入力信号バーストDcestの推定追加成分を減算し、そして差信号A2(t)を発生し、差信号A2(t)は減算器225に結合されている第一の乗算器222に入力される。第一の乗算器222は差信号A2(t)にバースト信号S(t)に含まれる信号部分の微分信号を乗じ、そして第一の乗算結果信号P1(t)を発生する。第一の乗算結果信号P1(t)は第一の乗算器222に結合されている第一のモジュラス回路223に入力される。第一のモジュラス回路223は第一の乗算結果信号P1(t)のモジュラスを判定し、そして第一のモジュラス信号M(t)を発生する。第一のモジュラス信号M(t)はモジュラス回路223に結合されている閾値検出器224に入力され、閾値検出器224は第一のモジュラス信号M(t)と、入力バースト信号S(t)の信号部分の検出を示す閾値信号とを比較する。閾値検出器は入力信号部分が検出されたときはいつでも制御信号BDを発生する。上述の回路は、特に、比較的低レベルのDC付加成分を有する入力信号により動作する受信機に導入されるのに適している。この場合、入力バースト信号に含まれる信号部分がほとんど誤差無しに検出されるような十分に精度の高いDcest信号をDC推定のための回路10が出力する。
図6はこの発明の入力バースト信号に含まれる付加的DC成分を検出するための回路を備える第一の通信システムを示す。第一の通信システムは付加的寄生成分Dcestが差回路2にフィードバックされる回路1を備え、この差回路2は、付加的寄生成分がほぼゼロである入力バースト信号s(t)を出力するために中間周波数信号SIF(t)と付加的寄生成分Dcestとの差をとる。これは、入力バースト信号中のDC成分を低減する比較的簡単な方法である。入力信号SIF(t)の補正が可能な限り速く行われ、この方法は、低コストで、比較的高速の入力信号ストリームに適している。
図7はこの発明の入力バースト信号に含まれる付加的DC成分を検出するための回路を備える第二の通信システムを示す。第二の通信システムは付加的寄生成分Dcestが周期信号を発生する局部発信器4を制御する回路1を備え、周期信号は局部発信器4に結合されている混合器3に入力される。混合器3は中間周波数信号SIF(t)を得るために入力無線周波数バースト信号SRF(t)と局部発信器4の周期信号とを混合する。中間周波数信号SIF(t)は混合器3に結合されている検出器6に入力され、検出器6は入力バースト信号s(t)を発生し、この入力バースト信号s(t)の付加的寄生成分はほぼゼロである。この方法は、入力バースト信号のDC付加的成分の推定をさらに精度高く行えるが、電圧制御発信器4を制御するための時間と実質的に誤差無しに入力バースト信号を得る時間とが、検出器6があるために、前述の場合より長くなる。ある実施形態では検出器6は位相シフト検出器に結合されたFM検出器で、位相シフトが入力バースト信号中のDC成分の存在を示す。もし信号SIF(t)がアナログ的であれば検出器6はFM検出器に結合されたハードリミッタを備える。もし入力信号SIF(t)がシンボルストリームであれば検出器6に含まれる位相シフト検出器はCORDICプロセサでもよい。CORDICプロセサは所定のアルゴリズムを用いて精度高く正弦、余弦関数の計算のような数学的操作を行う。BluetoothやDECTシステムでは電圧制御発信器4は互いに90度位相がずれている第一の成分Iと第二の成分Qとを有する合成信号を発生する直交発信器である。電圧制御発信器はアナログ的に又はデジタル的に制御される。制御がアナログ的な場合は制御信号はアナログ的な電圧で、デジタル制御が適用される場合は制御信号は数値コードである。
図8はこの発明の入力バースト信号に含まれる付加的DC成分を検出するための回路を備える第三の通信システムを示す。この第三の通信システムは第一の通信システムと第二の通信システムとの組み合わせである。これはDC成分検出と入力バースト信号からのDC成分除去により良い方法を提供する。この方法は既に示した方法より費用がかかることに注目されたい。さらに、入力バースト信号中のDC成分検出、補正には最も時間がかかる。しかし、TDMAやCDMAのようなシステムにおいてはこれらは大きな問題ではない。さらには、CDMAシステムにおいては検出すべき信号の部分は信号の中間部分であることに注意されたい。
上述の各実施形態はこの発明を限定するものではないことに注意されたい。請求範囲中の括弧中に置かれた参照番号はこの発明により保護すべき範囲を限定するものではない。文言“備える”は請求範囲に述べられた以外の部分を除外するものではない。ある要素の前に置かれる冠詞“ある”又は“一つの”はそのような要素が複数あることを除外するものではない。この発明を成す各手段は専用ハードウエアの形態又はプログラムされるプロセサの形態として導入されてもよい。この発明は各新規な特徴又は各特徴の組み合わせにおいて存在する。
この発明の入力バースト信号に含まれる付加的DC成分を検出するための方法のオーガニグラムと回路のモジュール・ダイアグラムとを示す図である。 この発明の入力バースト信号検出方法のオーガニグラムとモジュール・ダイアグラムとの詳細なダイアグラムを示す図である。 この発明の入力バースト信号に含まれる付加的DC成分を検出するための回路の変形例を示す図である。 この発明の入力バースト信号に含まれる付加的DC成分を検出するための回路のさらなる詳細を示す図である。 この発明の変形信号検出回路のさらなる詳細を示す図である。 この発明の入力バースト信号に含まれる付加的DC成分を検出するための回路を備える第一の通信システムを示す図である。 この発明の入力バースト信号に含まれる付加的DC成分を検出するための回路を備える第二の通信システムを示す図である。 この発明の入力バースト信号に含まれる付加的DC成分を検出するための回路を備える第三の通信システムを示す図である。

Claims (11)

  1. 入力バースト信号を処理する回路であって、
    前記入力バースト信号内に存在する付加的DC成分を推定し、そして該推定を表す出力信号を発生する第一モジュールと、
    前記入力バースト信号に含まれる複数の可能性のある信号部分から所定信号部分を認識し、そして前記複数の可能性のある信号部分からの前記所定信号部分の存在を示す制御信号を発生する第二モジュールとを備え、
    前記第一モジュールと前記第二モジュールとは同じ時間間隔で即ち前記バーストの開始時間から共通の規定された時間間隔で動作し、
    前記第二モジュールは、
    前記入力バースト信号を微分し、そして微分信号を発生する微分器と、
    前記微分器と結合され、前記入力バースト信号に含まれる前記複数の可能性のある信号部分の導関数を表す他の複数の信号部分の予め定まった一つとして前記微分信号を認識する信号認識回路を備え、
    前記信号認識回路は、
    前記入力バースト信号を直列シンボルストリームから第一の並列シンボルストリームに変換する第一の直列並列変換器と、
    前記第一の直列並列変換器に結合され、前記第一の並列シンボルストリームに前記入力バースト信号に含まれる信号部分の微分信号を乗じて第一の乗算結果信号を発生する第一の乗算器と、
    前記第一の乗算器に入力され、前記第一の乗算結果信号を受信して、前記第一の乗算結果信号のモジュラスを判定し、そして第一のモジュラス信号を発生するモジュラス回路と、
    前記モジュラス回路に結合され、前記第一のモジュラス信号を受信して、前記第一のモジュラス信号と前記入力バースト信号の前記信号部分の検出を示す閾値信号とを比較し、入力信号部分が検出されたときはいつでも前記制御信号を発生する閾値検出器とを備えた回路。
  2. 前記制御信号はバイナリ信号である請求項1に記載の回路。
  3. 前記第一モジュールに結合され、前記制御信号に制御されて、前記入力バースト信号に含まれる前記複数の可能性のある信号部分からの前記信号部分が検出されたか否かによって、前記入力バースト信号内に存在する前記付加的DC成分の前記推定を表す前記出力信号を発生するスイッチを備えた請求項2に記載の回路。
  4. 前記入力バースト信号内に存在する前記付加的DC成分の前記推定を表す前記出力信号を受信して、前記入力バースト信号に含まれる前記複数の可能性のある信号部分からの前記信号部分の検出において生じうる誤差を除去する変形信号認識回路を備えた請求項1に記載の回路。
  5. 前記第一モジュールは、
    直列シンボルストリームを備える前記入力バースト信号を第二の並列シンボルストリームに変換する第二の直列並列変換器と、
    前記第二の直列並列変換器に結合され、前記第二の並列シンボルストリームに複数シンボルの所定組を乗じて第二の乗算結果信号を発生する第二の乗算器と、
    前記第二の乗算器に結合され、前記第二の乗算結果信号に含まれる前記複数の成分を互いに加えて第一の加算信号を発生する第一の並列加算回路と、
    前記第一の並列加算回路に結合され、前記複数シンボルの所定組に依存する増幅度により前記第一の加算信号を増幅して推定信号を発生する増幅器とを備えた請求項1に記載の回路。
  6. 前記変形信号認識回路は,
    直列シンボルストリームを備える前記入力バースト信号を前記第一の並列シンボルストリームに変換する第一の直列並列変換器と、
    前記第一の直列並列変換器に結合され、前記第一の並列シンボルストリームから前記入力信号バーストの前記推定追加成分を減算して差信号を発生する減算器と、
    前記差信号に前記入力バースト信号に含まれる複数シンボルの所定組を乗じて第一の乗算結果信号を発生する第一の乗算器と、
    前記第一の乗算器に結合され、前記第一の乗算結果信号のモジュラスを判定して第一のモジュラス信号を発生するモジュラス回路と、
    前記モジュラス回路に結合され、前記第一のモジュラス信号と前記入力バースト信号の前記信号部分の検出を示す閾値信号とを比較し、入力信号部分が検出されたか否かに基づいて前記制御信号を発生する閾値検出器を備えた請求項4に記載の回路。
  7. 前記入力バースト信号は、実成分と虚成分即ち前記実成分に対してほぼ90度位相がずれている虚成分とを備える合成信号である請求項1に記載の回路。
  8. 前記推定を表す前記出力信号が差回路にフィードバックされ、中間周波数信号と寄生付加成分との差を計算し、そして、前記推定がほぼゼロであることを表す前記出力信号を有する入力バースト信号を発生する請求項1に記載の回路を備えた通信システム。
  9. 前記推定を表す前記出力信号により制御されて周期信号を発生する局部発信器と、
    前記局部発信器に結合され、前記周期信号を受信して入力無線周波数バースト信号と前記局部発信器の前記周期信号とを混合して中間周波数信号を得る混合器と、
    前記混合器に結合され、前記中間周波数信号を受信して、前記推定がほぼゼロであることを表す出力信号を有する前記入力バースト信号を発生する検出器を備えた、請求項1に記載の回路を備えた通信システム。
  10. 前記局部発信器は直交発信器である請求項9に記載の通信システム。
  11. Bluetooth受信システムに含まれている請求項9又は10に記載の通信システム。
JP2003565035A 2002-02-01 2003-01-20 入力バースト信号に含まれる付加的dc成分を検出する回路 Expired - Fee Related JP4272997B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02075426 2002-02-01
PCT/IB2003/000213 WO2003065568A2 (en) 2002-02-01 2003-01-20 Additive dc component detection included in an input burst signal

Publications (2)

Publication Number Publication Date
JP2005516514A JP2005516514A (ja) 2005-06-02
JP4272997B2 true JP4272997B2 (ja) 2009-06-03

Family

ID=27635864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003565035A Expired - Fee Related JP4272997B2 (ja) 2002-02-01 2003-01-20 入力バースト信号に含まれる付加的dc成分を検出する回路

Country Status (6)

Country Link
US (1) US7277499B2 (ja)
EP (1) EP1474862A2 (ja)
JP (1) JP4272997B2 (ja)
CN (1) CN100490304C (ja)
AU (1) AU2003238488A1 (ja)
WO (1) WO2003065568A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7599662B2 (en) 2002-04-29 2009-10-06 Broadcom Corporation Method and system for frequency feedback adjustment in digital receivers
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
KR100666179B1 (ko) * 2005-11-18 2007-01-09 삼성전자주식회사 타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및출력 드라이빙 방법
JP2011517374A (ja) * 2007-11-20 2011-06-02 アイメック Tdmaネットワークにおける信号検出のための装置及び方法
AT506857B1 (de) 2008-05-30 2010-02-15 Siemens Ag Oesterreich Verfahren zur bestimmung des gleichanteils eines periodischen signals
CN103138849B (zh) * 2011-11-23 2016-12-07 深圳市中兴微电子技术有限公司 一种特殊突发序列检测方法和系统
CN104569551B (zh) * 2015-01-08 2016-03-23 漳州科华技术有限责任公司 一种应用于逆变电压的直流分量检测方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398216A (en) * 1980-09-19 1983-08-09 Telease, Inc. Multiple signal transmission method and system, particularly for television
US4833418A (en) * 1988-09-01 1989-05-23 Archive Corporation Compensation circuit for nullifying differential offset voltage and regulating common mode voltage of differential signals
US5241702A (en) * 1990-09-06 1993-08-31 Telefonaktiebolaget L M Ericsson D.c. offset compensation in a radio receiver
DE4343198C2 (de) * 1993-12-17 1996-06-13 A B Elektronik Gmbh Verfahren und Vorrichtung zur Erfassung der Position rotierender Wellen
US5875212A (en) * 1994-10-26 1999-02-23 International Business Machines Corporation Phase demodulation method and apparatus for a wireless LAN, by counting the IF period
US5898912A (en) * 1996-07-01 1999-04-27 Motorola, Inc. Direct current (DC) offset compensation method and apparatus
US5867533A (en) * 1996-08-14 1999-02-02 International Business Machines Corporation Digital delta mode carrier sense for a wireless LAN
JPH10164152A (ja) * 1996-11-29 1998-06-19 General Res Of Electron Inc Fsk受信機用中心誤差検出回路
GB2335809B (en) * 1998-03-24 2001-09-12 Ericsson Telefon Ab L M Demodulator circuits
TW405314B (en) * 1998-08-28 2000-09-11 Ind Tech Res Inst Device for eliminating DC offset utilizing noise regulation technique and its method
DE19904377C1 (de) * 1999-02-03 2000-06-29 Siemens Ag Verfahren und Schaltungsanordnung zur Kompensationssteuerung von Offsetspannungen einer in einem Schaltungsbaustein integrierten Funkempfangsschaltung
US6504884B1 (en) * 1999-05-12 2003-01-07 Analog Devices, Inc. Method for correcting DC offsets in a receiver
HUP0201819A2 (en) * 1999-07-07 2002-09-28 Siemens Ag Method and device for correcting a corrupted useful signal
US6222878B1 (en) * 1999-09-27 2001-04-24 Sicom, Inc. Communication system with end-to-end quadrature balance control
JP3351412B2 (ja) * 2000-01-17 2002-11-25 日本電気株式会社 Dcオフセット除去方式及びdcオフセット除去回路を備えた受信回路
US6661858B1 (en) * 2000-09-12 2003-12-09 Beaudin Andre DC restoration circuit for a radio receiver
US6480046B1 (en) * 2001-08-16 2002-11-12 Ericsson Inc. Transmitter apparatus and methods using frequency doubling modulation
US20030098806A1 (en) * 2001-11-27 2003-05-29 Green Evan R. Rejecting interference for simultaneous received signals
US20050143031A1 (en) * 2002-02-06 2005-06-30 Oswald Moonen Multi-band receiver

Also Published As

Publication number Publication date
US7277499B2 (en) 2007-10-02
WO2003065568A3 (en) 2004-08-12
JP2005516514A (ja) 2005-06-02
US20050058221A1 (en) 2005-03-17
AU2003238488A1 (en) 2003-09-02
CN1625833A (zh) 2005-06-08
WO2003065568A2 (en) 2003-08-07
EP1474862A2 (en) 2004-11-10
CN100490304C (zh) 2009-05-20

Similar Documents

Publication Publication Date Title
JP5343439B2 (ja) フレーム同期検出回路およびそれを用いるfsk受信機
JP5304089B2 (ja) Fsk受信機
JP4272997B2 (ja) 入力バースト信号に含まれる付加的dc成分を検出する回路
JP5354293B2 (ja) 位相同期装置および位相同期方法
JP2008154285A (ja) シンボルタイミング検出装置及び無線端末装置
KR19980047072A (ko) E2pr4ml 방식의 등화기를 이용한 타이밍 복원장치, 그에 따른 타이밍 복원 방법 및 최종 데이터 판정장치
JP4268180B2 (ja) シンボルタイミング検出装置及び無線端末装置
US6933775B2 (en) Circuit for detecting and correcting central level of FSK demodulation signal
WO2001008368A1 (fr) Appareil de detection de decalage de frequence
JP5639777B2 (ja) Dcオフセット補償システムおよび方法
WO2006046632A1 (ja) ディジタル無線受信装置
JP2001177587A (ja) ディジタル変復調の同期方式
JP2003218967A (ja) タイミング同期方法
JP3507668B2 (ja) Ask復調装置
JP3944475B2 (ja) 位相調整回路及び復調回路
JPH10308785A (ja) Tdmaデータ受信装置
KR100547770B1 (ko) 디지털 수신기의 심볼동기 록 검출 장치 및 그 방법
JP2001007875A (ja) 直交検波受信機における復調方法及び復調回路
JP4192110B2 (ja) A/d変換器のdcオフセット校正方法及び回路
JP4722673B2 (ja) Fsk復調回路
JP2002208855A (ja) クロック抽出回路
JP4709013B2 (ja) Fsk信号検波器
JPH11205399A (ja) Gmsk符号データ再生装置
JP2007129596A (ja) Fsk復調回路
JP5168111B2 (ja) 位相不確定性除去機能を有する復調器およびそのキャリアスリップ補償方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080718

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees