[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4271133B2 - 中継基板 - Google Patents

中継基板 Download PDF

Info

Publication number
JP4271133B2
JP4271133B2 JP2004357606A JP2004357606A JP4271133B2 JP 4271133 B2 JP4271133 B2 JP 4271133B2 JP 2004357606 A JP2004357606 A JP 2004357606A JP 2004357606 A JP2004357606 A JP 2004357606A JP 4271133 B2 JP4271133 B2 JP 4271133B2
Authority
JP
Japan
Prior art keywords
substrate
relay board
capacitance
land portion
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004357606A
Other languages
English (en)
Other versions
JP2006165414A (ja
Inventor
亮 渡辺
信 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004357606A priority Critical patent/JP4271133B2/ja
Publication of JP2006165414A publication Critical patent/JP2006165414A/ja
Application granted granted Critical
Publication of JP4271133B2 publication Critical patent/JP4271133B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Description

本発明は、半導体などの電子部品と基板とを接続する中継基板、あるいは基板どうしを接続する中継基板に係わり、特に高周波特性に優れるとともに小型化に適した中継基板に関する。
本発明に関連する先行技術としては、例えば以下の特許文献1に記載された電子コネクタなどが存在している。
特許文献1に記載された電子コネクタ1では、中心側に設けられた信号用の端子をその外周に設けられたグランド用の端子で取り囲む構成としたものであり、その結果、グランド用の端子が信号用の端子を電磁遮蔽することができるため、信号用の端子に重畳しやすいノイズを遮断することが可能となるというものである。
特開2004−241304
しかし、上記実施の形態に記載された電子コネクタは、電磁シールドとして機能、すなわち外部で発生した高周波ノイズが信号ラインに重畳しないように防御したり、あるいは信号ライン上を伝送する高周波信号がノイズとして外部に放出させないようにしたりすることができるものの、インピーダンスマッチングによる高周波特性までをも考慮した構成ではない。
すなわち、CPUなど半導体の動作周波数は今後益々高速化されて行くが、このとき信号源の出力インピーダンス、伝送線路(ケーブルや配線パターンなど)のインピーダンスおよび負荷のインピーダンスとの間の整合が不十分であると、信号源と伝送線路との接続点、および伝送線路と負荷との接続点で反射が生じ、信号が単発の場合には進行波と反射波との合成によって信号の振幅レベルが一時的に2倍に達したり、また連続波の場合には進行波と反射波とが伝送線路上のすべての点で干渉し、前記伝送線路上の各点で振幅が異なる定在波を作り出したりするという問題が発生するが、上記電子コネクタではこのような反射などの高周波特性について何ら対応できる構成ではなかった。
通常、このような反射の問題については、所定の規定値(例えば50[Ω])を設定し、各インピーダンスが前記規定値となるようにすることで対応している。
ところで、前記伝送線路は分布定数回路であり、その特性インピーダンスZの大きさは信号源の出力インピーダンスや負荷のインピーダンスとは異なり、前記分布定数回路の形と寸法とによって決まるものであり、線路の単位長さ(1m)当たりの自己インダクタンスをL、静電容量をCとすると、以下の数1となる。
Figure 0004271133
しかし、基板上の配線パターン(伝送線路)の形や寸法は基板ごとに異なるため、前記配線パターン(伝送線路)の特性インピーダンスZを基板ごとに前記規定値に設定することは煩雑であるという問題がある。
また基板上にコイル(L)とコンデンサ(C)を設けることにより、前記伝送線路の特性インピーダンスZを前記規定値に設定することも考えられるが、単にコイルやコンデンサを別部材として設けることは、部品点数の増大によるコストの高騰、あるいは配置スペースの確保による基板小型化の困難性などの問題を招くおそれがある。
本発明は上記従来の課題を解決するためのものであり、基板上の伝送線路についてインピーダンス整合を図ることにより高周波特性に優れた中継基板を提供することを目的としている。
また本発明は、別部材を設けることなくインピーダンス整合を図ることができるとともに小型化に適した中継基板を提供することを目的としている。
本発明は、基板と、前記基板上に配置された複数のランド部と、外周側に設けられた支持部から内周側の中心方向に螺旋状に延びる接触片を有するとともに前記支持部が前記ランド部に固定されたスパイラル接触子と、を備えた中継基板であって、
前記スパイラル接触子が信号用とグランド用とに分けられており、前記信号用のスパイラル接触子を固定する前記ランド部の側面と前記グランド用のスパイラル接触子を固定するランド部の側面との間に、静電容量を形成する第1の対向部が設けられていることを特徴とするものである。
また前記信号用のスパイラル接触子を支える支持部の側面と、前記グランド用のスパイラル接触子を支える支持部の側面との間に、静電容量を形成する第2の対向部が設けられているものとすることができる。
さらには、前記第1の対向部と前記第2の対向部との少なくとも一方の側面に凹凸部が形成されており、互いに対向する一方の側面に形成された凹部には、他方の側面に形成された凸部が対向するように配置されているものとすることも可能である。
例えば、前記基板にスルーホールが形成されており、前記ランド部が前記スルーホールの周縁部に形成されているものである
前記スパイラル接触子が前記基板の表面のランド部と前記基板の裏面のランド部とに固定されており、前記基板の表面に設けられたランド部と前記基板の裏面に設けられたランド部とが、前記スルーホールの内面に設けられた導通部を介して導通接続されている構成とすることができる。
上記において、前記スパイラル接触子が有するインダクタンス成分および前記第1の対向部と前記第2の対向部の少なくとも一方が有する静電容量によって形成される特性インピーダンスと、信号源側のインピーダンスおよび負荷側のインピーダンスとの間で整合が図られているものが好ましい。
本発明の中継基板では、第1の対向部および/または第2の対向部に形成される静電容量Cと前記スパイラル接触子が元から有するL成分とにより形成される特性インピーダンスを、この中継基板に接続される信号源および負荷のインピーダンスに整合させる構成としたことから、反射の問題を解消し、高周波特性に優れた中継基板とすることができる。
しかもインピーダンスマッチングを図るための専用のコイルやコンデンサを必要としないため、中継基板を小型化することができるとともに部品点数の増加およびコストの高騰を抑制することができる。
図1は本発明の中継基板を用いた実施の形態として、半導体デバイスの検査システムの一部を構成する接続装置を示す斜視図、図2は図1に示す接続装置の2−2線における断面図、図3は本発明の実施の形態としての中継基板を部分的に示す斜視図、図4は図3の中継基板から基板のみを取り除いた状態を示す接続手段の分解斜視図、図5は接続手段を拡大して示す中継基板の部分断面図、図6は中継基板を接続したときの等価回路図である。また図7は対向面積を調整する第1の実施例を示す接続手段の平面図、図8Aは対向面積を調整する第2の実施例を示す接続手段の平面図、図8Bはその側面図、図9は対向面積を調整する第3の実施例を示す接続手段の平面図である。
図1および図2に示す接続装置10は、基台11と、この基台11の一方の縁部に設けられたひんじ部13を介して回動自在に支持された蓋体12とを有している。前記基台11および蓋体12は絶縁性の樹脂材料などで形成されており、前記基台11の中心部には図示Z2方向に凹となる装填領域11Aが形成されている。そして、前記装填領域11A内に半導体デバイスなどの電子部品1が装着される中継基板20が設けられている。前記蓋体12の内側には、加圧部12aが設けられている。前記蓋体12の内側と前記加圧部12aとの間にはコイルスプリング(図示せず)などが設けられており、後述するように装填領域11A内に装着された電子部品1の表面をZ2方向に加圧することが可能とされている。なお、基台11の他方の縁部には被ロック部14が形成され、これに対応する蓋体12にはロック部15が形成されている。
この接続装置10は、例えば接続面1Aに多数の外部接続電極1aが配置された電子部品1などを検査の対象とするものである。
前記外部接続電極1aは、例えば前記接続面1Aの外側に縦横方向に沿って2列に配置されたもの、あるいは前記接続面1Aの全面にマトリックス状(格子状または碁盤の目状ともいう)に配置されたものなどであり、例えばピン状電極(PGA;Pin Grid Array)、薄板状に形成された平面状電極(LGA;Land Grid Array)、あるいは球状電極(BGA;Ball Grid Array)などである。なお、図2に示す電子部品1の外部接続電極1aは平面状電極(LGA)である。
図2に示すように、前記装填領域11Aには中継基板20が設けられている。中継基板20には、複数の接続手段22が前記電子部品1の外部接続電極1aに対向して配置されている。なお、図2では各接続手段22をハッチングで示している。
図3には前記複数の接続手段22のうち、3組の接続手段22A,22B,22Cが図示されている。なお、一つの接続手段22は、後述のように上ランド部25A、下ランド部25B、導通部25Cおよび前記上下のランド部25A,25Bにそれぞれ固定されるスパイラル接触子30で構成されている。
前記中継基板20を形成する基板21は、例えばガラスエポキシなどのような可撓性の低い硬質な材料で形成された基板であってもよいし、ポリイミドなどのフレキシブル性の高い基板であってもよいが、いずれにしても高い絶縁性を有する樹脂材料などで形成されている。
図2および図5に示すように、前記基板21には複数のスルーホール23が前記電子部品1の接続面1Aに設けられた複数の外部接続電極1aに対応して設けられている。このスルーホール23の上下の縁部周辺には、図3および図4に示すような四角い枠状の上ランド部25Aと下ランド部25Bがそれぞれ設けられている。
前記上ランド部25Aと下ランド部25Bとの間には、筒状の導通部25Cが前記スルーホール23の内壁に沿うように形成されている。前記上ランド部25A、下ランド部25Bおよび前記導通部25Cは銅メッキなどで形成されており、上ランド部25Aと下ランド部25Bとが前記導通部25Cを介して導通接続されている。
一方、前記上ランド部25Aの上面(Z1側の面)、および下ランド部25Bの下面(Z2側の面)には、スパイラル接触子30がそれぞれ固定されている。個々のスパイラル接触子30は外周側に設けられた支持部31と、その内部に設けられた接触片32とを有する構造であり、前記支持部31が上ランド部25Aの上面および下ランド部25Bの下面に導電性接着剤24などを介して固着されている。前記接触片32は前記支持部31と一体で形成されており、外周側の巻き始端32aから内周中心側の巻き終端32bに向かって螺旋状または渦巻き状に延びている。前記接触片32は前記巻き始端32a側において前記支持部31に対し片持ち状態で支持されており、前記導通部25Cの内側にいて図示Z1およびZ2方向に弾性変形できるようになっている。なお、前記スパイラル接触子30の接触片32は図3および図5に示すような平面型であってもよいが、図2および図5に示すようにあらかじめ凸状に成形されたものが好ましい。特に下ランド部25B側の前記スパイラル接触子30は、図示Z2方向に突出するようにフォーミングされていることが必須である。
前記接続装置10は母基板(マザーボード)50の上に設けられている。前記母基板50の表面には、前記複数のスルーホール23に対応して形成された導電性の接続パッド51が複数設けられている。下ランド部25B側に設けられた個々のスパイラル接触子30は、内周中心側の巻き終端32bが前記各接続パッド51上に載置されている。そして、前記中継基板20は、前記スパイラル接触子30が有する弾性力によって母基板50上に支持される。
図2に示すように、前記電子部品1が装填領域11A内の中継基板20に載置され、前記蓋体12が閉じられて前記被ロック部14とロック部15との間のロックが完了すると、電子部品1の外部接続電極1aが中継基板20の上部側に設けられた各スパイラル接触子30を図示Z2方向に弾圧するため、各外部接続電極1aと各スパイラル接触子30とが導通接続させられる。
同時に、中継基板20全体が図示Z2方向に加圧されるため、中継基板20の下部側に設けられた各スパイラル接触子30が母基板50の各接続パッド51を弾圧するため、この間の導通が確保される。すなわち、電子部品1の各外部接続電極1aと母基板50の各接続パッド51との間が電気的に接続される。
なお、前記下ランド部25B側は前記スパイラル接触子30の代わりに、例えば銅などで形成され、且つ図示Z2方向に凸状に突出する凸型パッドであってもよい。この場合、凸型パッドの下端と接続パッド51とは導電性接着剤などで固定することにより、この間の導通を確保することが可能である。
前記接続パッド51には配線パターンの一端が接続されており、前記配線パターンの他端は、母基板50の表面または裏面などを介して引き出されており、母基板50上に設けられた外部回路40(図6参照)などに接続されている。
次に、中継基板20の構成についてさらに説明する。
図3に示すように、前記中継基板20では、隣接する上ランド部25Aの両側面25a,25aどうしが互いに平行な状態で向き合う第1の対向部27となっている。そして、一方の上ランド部25Aの側面25aと他方の上ランド部25Bの側面25aとが、所定の距離dを置いて互いに対向配置されている。
ここで、例えば隣接し合う一方の接続手段22Aと他方の接続手段22Bにおいて、前記第1の対向部27(対向し合う側面25a間)に形成される静電容量をCa、前記側面25a以外の部分、すなわち隣接し合う導通部25C間に形成される主静電容量をC1とすると、前記一方の接続手段22Aと他方の接続手段22Bとの間に形成される総合静電容量Cは前記静電容量Caと主静電容量C1との合成容量(C=Ca+C1)となる。前記第1の対向部27を形成する側面25a間の対向面積Sは、隣接し合う導通部25C間の対向面積に比較して小さいため、前記静電容量Caと前記導通部25C間の主静電容量C1とはC1>>Caの関係にある。なお、上記の関係はその他の接続手段間、例えば接続手段22Bと接続手段22Cとの間でも同様である。
一方、前記スパイラル接触子30の接触片32は渦巻き状に形成されているため、所定のインダクタンス成分(L成分)を有している。
ここで、図3に示す3つの接続手段22A,22B,22Cのうち、中央に位置する接続手段22Bを信号用とし、その両側に位置する接続手段22A,22Cをグランド(接地)用として信号源および負荷に接続して整理すると、図6に示すような等価回路を得ることができる。
図6において、Vsは信号源、Zsは信号源Vsのインピーダンス、Zは負荷のインピーダンスである。図6に示すように、中継基板20は負荷に相当する電子部品1と、信号源Vsを有する外部回路40とを接続する伝送線路に相当し、その特性インピーダンスZは上記数1となる。そして、図6に示す等価回路では、前記各インピーダンスZs,Z,Zとの間に以下の数2に示す関係(インピーダンスマッチング)が成り立つように保たれている。
Figure 0004271133
上記数2を変形すると、設計上の総合静電容量Cは以下の数3で表すことができる。
Figure 0004271133
また前記側面25a間の距離をd、高さ寸法をh、側面25aの長さ寸法をW、真空の誘電率をε、空気の比誘電率をεrとすると、前記第1の対向部27の静電容量Caは、以下の数4となる。
Figure 0004271133
ここで、上記のように総合静電容量Cを構成する静電容量Caと前記導通部25C間の主静電容量C1とはC1>>Caの関係にある。そして、設計上の総合静電容量Cは、そのほとんどが前記導通部25C間の主静電容量C1で形成されており、前記静電容量Caは前記静電容量C1では不足する分を補う微調整用の静電容量として存在している。
すなわち、前記第1の対向部27を形成する側面25a間の対向面積Sを形成する高さ寸法hと側面25aの長さ寸法W(S=h・W)を適切な寸法に設定することにより、前記静電容量Caを微調整することができ、実際の接続手段22間に形成される合成容量(Ca+C1)を、上記設計上の総合静電容量Cに近づけること(C≒Ca+C1)が可能となる。
このため、前記伝送線路(中継基板20)の特性インピーダンスZを規定通りの値に設定すること、つまり伝送線路(中継基板20)の特性インピーダンスZを信号源VsのインピーダンスZsと負荷のインピーダンスZに近似させることができる(Z≒Zs=Z)ため、前記信号源Vsと伝送線路との接続点a−a(図6参照)および伝送線路と負荷との接続点b−b(図6参照)との間での反射の発生を抑制することが可能となる。
よって、前記中継基板20を介して電子部品1と母基板50側の外部回路40とを接続し、前記電子部品1を例えば数百MHz以上の高い動作周波数で駆動したときに、伝送線路側に相当する中継基板20の特性インピーダンスZを信号源Vs側に相当する母基板50の外部回路40のインピーダンスZsと、負荷側に相当する電子部品1のインピーダンスZに一致ないしは、近づけてインピーダンス整合を図ることにより、前記母基板50の外部回路40と前記中継基板20との接続点、および前記中継基板20と前記電子部品1との接続点で発生しやすい信号反射の問題を解消することができる。すなわち、高周波特性に優れた中継基板20とすることができる。
ところで上記数4からも明らかなように、両側面25a,25a間の対向面積Sまたは距離dを変更することにより、前記微調整用の静電容量Caの値を調整することが可能である。
したがって、設計上の総合静電容量Cを大きな値に設定したい場合には第1の対向部27を形成する両側面25a,25a間の距離dを短くしたり、前記両側面25a,25a間の対向面積Sを増大させたりして前記微調整用の静電容量Caの値が大きくなるようにすることで調整することができる。
ただし、前記距離dを極端に短くすると信号用の接続手段22Bとグランド用の接続手段22A,22Cとの間が短絡しやすくなるため、距離dを短くする方法だけでは前記微調整用の静電容量Caを大きくすることについておのずと限界がある。
そこで、図7に示す第1の実施例では、第1の対向部27を形成する両側面25a,25aに凹凸部を形成した構成としている。すなわち、前記一方の側面25aと他方の側面25aが前記距離dを介して平行に対向し合う関係を維持しつつ、一方の側面25aの凹部に他方の側面25aの凸部が対向する形状としている。これにより、前記両側面25a,25a間に形成される実質的な対向面積Sを増大させることができ、前記微調整用の静電容量Caを大きくすることを可能となっている。
あるいは図8に第2の実施例として示すように、前記スパイラル接触子30の支持部31を四角い枠状に形成し、一方の支持部31の側面31aと他方の支持部31の側面31aとが対向する部分に第2の対向部37を形成することにより、一方の接続手段22Bと他方の接続手段22Cとの間の高さ寸法hを増すことにより実質的な対向面積Sを増大させて前記微調整用の静電容量Caを大きくしたものであってもよい。
また前記微調整用の静電容量Caを小さな値に設定したい場合には、例えばグランド用の2つの接続手段22A,22Cのうち一方のみにしたり、あるいは両側面25a,25a間の距離dを離したりすることにより対応可能である。ただし、各接続手段22A,22B,22C等は外部接続電極1aに対応する位置に配置する必要があることから、両側面25a,25a間の距離dを離す距離にも限界がある。
そこで、例えば図9に第3の実施例として示すように、前記上ランド部25Aの一辺を円形状の側面25b,25bに形成すると、実質的な対向面積Sを減少させることができ、前記第1の対向部27や第2の対向部37間の前記微調整用の静電容量Caを小さくすることが可能となる。
以上のように、本願発明では電子部品1の外部接続電極1aに対し弾性的に接触するスパイラル接触子の側面、あるいは前記スパイラル接触子が固定される支持部31の側面に形成される静電容量Caを微調整用として使用することにより、この微調整用の静電容量Caを含む接続手段22間に形成される総合静電容量Cと前記スパイラル接触子が元来から有するL成分とにより形成される特性インピーダンスZを前記信号源Vsおよび負荷のインピーダンスZsおよびZにマッチング(整合)させることができるようになるため、反射の問題を解消し高周波特性に優れた中継基板20とすることが可能となる。
しかも、本願発明では電子部品1の外部接続電極1aと接続するための接続手段22A,22B,22Cを利用することにより、インピーダンスマッチングを図るための専用のコイルやコンデンサを不要とすることができるため、中継基板20に前記コイルやコンデンサを搭載するための専用のスペースを確保する必要がない。よって、中継基板20を小型化することができるとともに、部品点数の増加およびコストの高騰を抑制することができる。
なお、上記実施の形態では、中継基板20が半導体などの電子部品1と外部回路40を有する母基板50とを接続するため部材とした構成で説明したが、本発明の中継基板20はこれに限られるものではなく、基板どうしを直接接続するものであってもよいし、また基板間を間接的に接続するための平面型のコネクタ内に設けられる構成であってもよい。
また前記第1の対向部と第2の対向部とはいずれか一方のみを有する構成であってもよいし、両者を有する構成であってもよい。
本発明の中継基板を用いた実施の形態として、半導体デバイスの検査システムの一部を構成する接続装置を示す斜視図、 図1に示す接続装置の2−2線における断面図、 本発明の実施の形態としての中継基板を部分的に示す斜視図、 図3の中継基板から基板のみを取り除いた状態を示す接続手段の分解斜視図、 接続手段を拡大して示す中継基板の部分断面図、 中継基板を接続したときの等価回路図、 対向面積を調整する第1の実施例を示す接続手段の平面図、 Aは対向面積を調整する第2の実施例を示す接続手段の平面図、Bはその側面図、 対向面積を調整する第3の実施例を示す接続手段の平面図、
符号の説明
1 電子部品
1a 外部接続電極
10 接続装置
11 基台
11A 装填領域
12 蓋体
20 中継基板
22,22A,22B,22C 接続手段
23 スルーホール
25A 上ランド部
25B 下ランド部
25C 導通部
25a,25b 側面
27 第1の対向部
30 スパイラル接触子
31 支持部
32 接触片
37 第2の対向部
40 外部回路
50 母基板(マザーボード)
51 接続パッド
Ca 側面間に形成される静電容量(微調整用の静電容量)
C1 隣接し合う導通部間に形成される静電容量(主静電容量)
C 接続手段間の総静電容量(=Ca+C1)
L スパイラル接触子が有するインダクタンス
伝送経路(中継基板)の特性インピーダンス
Zs 信号源のインピーダンス
負荷のインピーダンス

Claims (6)

  1. 基板と、前記基板上に配置された複数のランド部と、外周側に設けられた支持部から内周側の中心方向に螺旋状に延びる接触片を有するとともに前記支持部が前記ランド部に固定されたスパイラル接触子と、を備えた中継基板であって、
    前記スパイラル接触子が信号用とグランド用とに分けられており、前記信号用のスパイラル接触子を固定する前記ランド部の側面と前記グランド用のスパイラル接触子を固定するランド部の側面との間に、静電容量を形成する第1の対向部が設けられていることを特徴とする中継基板。
  2. 前記信号用のスパイラル接触子を支える支持部の側面と、前記グランド用のスパイラル接触子を支える支持部の側面との間に、静電容量を形成する第2の対向部が設けられている請求項1記載の中継基板。
  3. 前記第1の対向部と前記第2の対向部との少なくとも一方の側面に凹凸部が形成されており、互いに対向する一方の側面に形成された凹部には、他方の側面に形成された凸部が対向するように配置されている請求項記載の中継基板。
  4. 前記基板にスルーホールが形成されており、前記ランド部が前記スルーホールの周縁部に形成されている請求項1ないし3のいずれか記載の中継基板。
  5. 前記スパイラル接触子が前記基板の表面のランド部と前記基板の裏面のランド部とに固定されており、前記基板の表面に設けられたランド部と前記基板の裏面に設けられたランド部とが、前記スルーホールの内面に設けられた導通部を介して導通接続されている請求項記載の中継基板。
  6. 前記スパイラル接触子が有するインダクタンス成分、および前記第1の対向部と前記第2の対向部の少なくとも一方が有する静電容量によって形成される特性インピーダンスと、信号源側のインピーダンスおよび負荷側のインピーダンスとの間で整合が図られている請求項2または3記載の中継基板。
JP2004357606A 2004-12-10 2004-12-10 中継基板 Expired - Fee Related JP4271133B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004357606A JP4271133B2 (ja) 2004-12-10 2004-12-10 中継基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004357606A JP4271133B2 (ja) 2004-12-10 2004-12-10 中継基板

Publications (2)

Publication Number Publication Date
JP2006165414A JP2006165414A (ja) 2006-06-22
JP4271133B2 true JP4271133B2 (ja) 2009-06-03

Family

ID=36667065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004357606A Expired - Fee Related JP4271133B2 (ja) 2004-12-10 2004-12-10 中継基板

Country Status (1)

Country Link
JP (1) JP4271133B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4775956B2 (ja) * 2006-04-25 2011-09-21 株式会社アドバンストシステムズジャパン 高周波ソケット
JP6553472B2 (ja) 2015-09-30 2019-07-31 株式会社ヨコオ コンタクタ

Also Published As

Publication number Publication date
JP2006165414A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
US20220007499A1 (en) Module, terminal assembly, and method for producing module
US20050035436A1 (en) Chip packaging and connection for reduced emi
US20220247132A1 (en) Connector and socket and header used for the connector
US6617686B2 (en) Semiconductor device and method of isolating circuit regions
CN111213061B (zh) 电连接用插座
EP3550670B1 (en) Test socket
US20130083495A1 (en) Tuner module
US8113852B2 (en) Connector and interposer using connector
KR20220083236A (ko) 고주파용 전기 커넥터
JPWO2006093155A1 (ja) 基板間接続コネクタ及び基板間接続コネクタを用いた回路基板装置
JP2016502262A (ja) 電子装置及びランド・グリッド・アレイモジュール
JP2002057268A (ja) 半導体集積回路装置、電気回路装置、電子機器及び制御機器
JPH09274969A (ja) コネクタ
JP4271133B2 (ja) 中継基板
JP2011506925A (ja) Eco接触器
US6859352B1 (en) Capacitor sheet
CN113711160B (zh) 电子设备
US8280318B2 (en) Core modem assembly for mobile communication device
JP2006165289A (ja) 中継基板
JP2000156588A (ja) チップ部品のシールド構造
JP4442603B2 (ja) 表面実装型圧電発振器ユニット
TW200417140A (en) Dielectric component array
JP4820798B2 (ja) 半導体装置
WO2024034278A1 (ja) 回路モジュール
US20240039217A1 (en) Socket

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees