JP4254245B2 - Communication device - Google Patents

Description

【００４６】
Ｈ／２又はＩＥＥＥ８０２．１１ａのいずれであっても、物理層における信号はパケット単位で伝送される。各パケットにはその先頭にプリアンブルと呼ばれる信号が付加された状態で送受信される。
【００４７】
Ｈ／２の場合、幾つかのプリアンブル・パターンが定義されており、送受信するパケット（バースト）の属性に応じてプリアンブルのパターンが選択される。一方、８０２．１１ａの場合、送信されるバーストの属性に関わらず一意のプリアンブル・パターンが定義されている。
【００４８】
以下、これらのシステムで用いられるプリアンブルのパターンについて説明する。
【００４９】
図３には、Ｈ／２におけるブロードキャスト・バースト時のプリアンブルの構成を示している。Ｈ／２では、このブロードキャスト・バーストは、アクセス・ポイント（ＡＰ）から２ミリ秒間隔で定期的に送信される。各移動端末（ＭＴ）は、この信号を受信することにより初期同期を行い、ブロードキャスト・バーストの情報を受信する。さらに言えば，ブロードキャスト・バースト中のＢＣＨ／ＦＣＨ／ＡＣＨの各情報をデコードすることによりダウンリンク・バースト（ＤＬ Ｂｕｒｓｔ）並びにアップリンク・バースト（ＵＬ Ｂｕｒｓｔ）の送信指定時刻を抽出する。すなわち、ＭＴがブロードキャスト・バーストを受信することにより、すべての通信が始まるという仕様になっている。
【００５０】
図３中のＰｒｅ−１部並びにＰｒｅ−２部は、サブキャリア４本毎にエネルギーが充填されている既知パターン信号である。また、Ｐｒｅ−３部並びにＰｒｅ−４部は、５２本のサブキャリアにエネルギーが充填されている既知パターン信号である。
【００５１】
図４には、Ｈ／２ダウンリンク・バースト時のプリアンブルの構成を示している。これは、Ｈ／２システムにおいて、ダウンリンクの情報チャネル伝送用途で用いられるバーストである。このバーストにおいては、ブロードキャスト・バーストにおけるＰｒｅ−３部並びにＰｒｅ−４部のみがプリアンブルとして用いられている。
【００５２】
また、図５には、Ｈ／２アップリンク・バースト時のプリアンブルの構成を示している。これは、Ｈ／２システムにおいて、アップリンク伝送用途で用いられるバーストである。図示の通り、ブロードキャスト・バーストに似ているが、Ｐｒｅ−１部のパターンが異なっている。Ｈ／２では、ダウンリンクやアップリンクの他、ＭＴ同士が直接情報の送受信を行なう直接リンク（Ｄｉｒｅｃｔ Ｌｉｎｋ）というものが定義されている。直接リンク・バーストのプリアンブルも、アップリンク・バーストのプリアンブルと同一のパターンを使用する。
【００５３】
図６には、ＩＥＥＥ８０２．１１ａのパケット・プリアンブルの構成を示している。図示の通り、これはＨ／２ システムにおけるアップリンク・バーストとほとんど同様であるが、Ｐｒｅ−２部の最後の０．８マイクロ秒分の極性が異なっている。
【００５４】
Ｈ／２では、セルラーシステムと同様、ＡＰとＭＴが主従関係に置かれており、ＡＰに接続する各ＭＴはＡＰが管理するタイミングに同期する。ＡＰは２ミリ秒間隔で「ＭＡＣフレーム」と呼ばれる伝送単位を送信する。
【００５５】
図７には、ＭＡＣフレームの構成を示している。同図に示す通り、基本的には、ＢＣフェーズ、ＤＬフェーズ、ＵＬフェーズ、ＲＡフェーズより構成されている。Ｈ／２では、送受信アンテナをセクタライズしたＡＰ用のＭＡＣフレーム・フォーマットも定義されているが、本明細書中では説明を簡単にするためオムニセルＡＰの場合のみを採り上げる。
【００５６】
ＢＣフェーズ：
セルラーで言うところのＣＣＨ（Common Control Channel)に相当するブロードキャスト・バーストが送信される。ＡＰが各ＭＴ宛に制御用の情報を配送する目的で用いられる。ＭＡＣフレーム毎にフレームの先頭部分で定期的に送信されている。
【００５７】
ＤＬフェーズ：
ダウンリンク・フェーズのことで、ＡＰからＭＴ宛に送信する情報チャネルが収容される区間のことをこのように呼ぶ。
ＡＰは、所望のＭＴ宛にどのタイミングでどれだけの情報を送信するかを自立的に決定し、割当てスロットのスケジューリングを行なう。先のブロードキャスト・バースト内の信号で本ＭＡＣフレーム中のどのタイミングで誰宛の情報が送信されるかを通達し、その後ダウンリンク・フェーズにて該当する情報を送信する手順が例外なくとられる。ダウンリンク・フェーズにてＡＰからＭＴ宛に送信されるバーストをダウンリンク・バースト（ＤＬバースト）と呼ぶ。
【００５８】
ＵＬフェーズ：
アップリンク・フェーズのことで、各ＭＴからＡＰ宛に送信する情報チャネルが収容される区間のことをこのように呼ぶ。
ＭＴは、ブロードキャスト・バーストを受信することにより本ＭＡＣフレーム中のどのタイミングで送信してよいかの情報を受け取り、この指示に従ってアップリンクの信号を送信する。アップリンク・フェーズにてＭＴからＡＰ宛に送信されるバーストをアップリンク・バースト（ＵＬバースト）と呼ぶ。
【００５９】
ＲＡフェーズ：
ランダム・アクセス・フェーズ（Random Access Phase）のことで、ＭＴが初めて現在のＡＰに接続を要求する際には、このことを伝えるため、ＲＡフェーズ中のランダム・アクセス・チャネル（Random Access Channel）を利用して送信を行なう。
【００６０】
また、ＭＴ間でダイレクトに信号を送受信する直接リンク・フェーズ（Direct Link Phase：DiL Phase）と呼ばれるフェーズが存在することもあるが、Ｈ／２の仕様上では、直接リンク・フェーズはオプションとなっている。
【００６１】
Ｂ．送受信機（モデム部）の全体構成
図８及び図９には、本実施形態に係る送信機及び受信機の機能構成を模式的に示している。
【００６２】
まず、送信機の全体的な動作について、図８を参照しながら説明する。
【００６３】
モデム部は、ディジタル信号処理を行なう、チャネル・コーディング部（Ｃｈａｎｎｅｌ Ｃｏｄｉｎｇ）、逆フーリエ変換部（ＩＦＦＴ）、プリアンブル生成部（Ｐｒｅａｍｂｌｅ Ｃｒｅａｔｉｏｎ）、ガードタイム挿入部（Ｇｕａｒｄ Ｉｎｓｅｒｔｉｏｎ）、ディジタル低域フィルタ（ＬＰＦ）の各ブロックと、これに続いてアナログ信号処理を行なう、ＤＡコンバータ、アナログ低域フィルタ（ＬＰＦ）、直交変調器（ＩＱ Ｍｏｄｕｌａｔｏｒ）、パワーアンプ（Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）などの各ブロックにより構成される。
【００６４】
また、ディジタル信号処理を行なう各ブロックは、タイムベース・コントローラ（以下、ＴＢＣと表記）により制御されており、処理を開始すべき時刻や終了する時刻、又は処理に伴い必要となるパラメータなどがＴＢＣから各ブロックに適時入力される。アナログ信号処理部については、図示していない処理ブロックも存在するが、本発明には直接関連しないことから本明細書では説明を省略する。
【００６５】
次に、図示の送信機において信号を送信する場合の手順について説明する。
【００６６】
通信プロトコルの上位レイヤから送信すべきビット列がチャネル・コーディング部に入力されると、該ブロックにおいて、畳込み符号化などの符号化、パンクチャ、インタリーブなどが、ＴＢＣから入力されるパラメータに応じて実行される。さらに、インタリーブ後の符号化ビット列を送信シンボルに変換するシンボル・マッピングが行なわれ、Ｉ−Ｑの２次元振幅で表現される送信シンボル系列が出力される。
【００６７】
このようにして生成された送信シンボル系列はＩＦＦＴへと入力される。ＩＦＦＴでは、離散フーリエ逆変換が実行される。これにより、送信シンボル系列を周波数軸上に並べた場合に得られる時間軸信号系列が生成される。
【００６８】
時間軸信号系列は、次ブロックのガードタイム挿入部へと入力され、サイクリックエクステンションにより例えば２５％程度の冗長な時間軸信号を生成する。上記の手順で生成された信号は、送信信号の情報部として送信される。
【００６９】
本発明でターゲットにしている通信方式においては、Ａ項で既に説明したした通り、送信信号の先頭部にはプリアンブルと呼ばれる既知パターンの信号が付加されてから情報信号が送信される。
【００７０】
このプリアンブル信号系列は、図示のプリアンブル生成部により生成され、あるいはＲＯＭなどのプリアンブル格納部にあらかじめ格納されている。ＴＢＣは、信号を送信する場合、まずプリアンブル信号系列を出力するように命令を発行し、続いてガードタイム挿入部に対して送信信号の情報部を出力するように命令を発行する。これにより、Ａ項で示したような送信信号を生成する。さらに、送信信号は、必要に応じてディジタル・フィルタによりオーバーサンプル並びに帯域制限が施される。
【００７１】
このような手順で生成された送信信号は、ＤＡコンバータへとフィードされ、ＤＡコンバータにてディジタル信号からアナログ信号への変換を行なう。さらに、アナログのＬＰＦなどにより帯域制限を行なった後、直交変調器により所望の周波数チャネルへと送信信号の中心周波数を変換する。最後に、パワー・アンプにより信号振幅を増幅してから、送信アンテナ（図示しない）を介して送信信号が伝送路上に送出される。
【００７２】
次いで、受信機の全体的な構成について、図９を参照しながら説明する。
【００７３】
モデム部は、ディジタル信号処理を行なう、チャネル・デコーダ部（Ｃｈａｎｎｅｌ Ｄｅｃｏｄｉｎｇ）、伝送路推定部（Ｃｈａｎｎｅｌ Ｅｓｔｉｍａｔｅ）、フーリエ変換部（ＦＦＴ）、同期処理部（Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）、ディジタル低域フィルタ（ＬＰＦ）の各ブロックと、これに先行してアナログ信号処理を行なう、ＡＤコンバータ（ＡＤＣ）、アナログ低域フィルタ（ＬＰＦ）、ＡＧＣアンプ、直交復調器（ＩＱ Ｄｅｍｏｄｕｌａｔｏｒ）、ローノイズ・アンプ（ＬＮＡ）などの各ブロックにより構成される。
【００７４】
また、ディジタル信号処理を行なう上記の各ブロックはタイムベース・コントローラ（以下ＴＢＣと表記）により制御されており、処理を開始すべき時刻や終了する時刻、又は処理に伴い必要となるパラメータなどがＴＢＣから各ブロックに適時入力される。アナログ信号処理部については、図示していない処理ブロックも存在するが、本発明の要旨には直接関連しないことから本明細書では説明を省略する。
【００７５】
次いで、図示の受信機において信号を受信する場合の手順について説明する。
【００７６】
受信信号が図示していない受信アンテナ（本実施形態では、送信アンテナと共用)を介して受信されると、ＬＮＡにて線形増幅が行なわれた後に、直交復調器により受信信号の中心周波数をベースバンドへと変換する。さらにＡＧＣアンプにより受信電力の大まかな正規化を行ない、受信信号の電力のダイナミック・レンジを狭め、ＡＤコンバータのダイナミック・レンジに収まるよう適切な受信レベルになるように信号振幅の調整を行なう。この信号はさらにアナログＬＰＦに入力され、受信信号の信号帯域外の信号成分除去を行なう。このようにして得られた信号は、ＡＤコンバータに入力され、ディジタル信号へと変換される。
【００７７】
ＡＤコンバータが信号帯域幅の２倍以上のサンプル・レートを有している場合には、ディジタルＬＰＦにてさらに帯域制限を行なう。このようにして得られた受信信号は、同期処理部へとフィードされる。同期処理部内では、プリアンブルを検出することにより信号の存在を確認すると、精密な受信タイミングの確認や周波数オフセット除去作業、さらに必要に応じて受信信号電力の正規化を行ない、ＯＦＤＭシンボルの有効シンボル部を抽出してＦＦＴへと受信信号をフィードする。
【００７８】
ＦＦＴでは、離散フーリエ変換が行なわれ、受信信号波形から周波数軸上に並べられた受信シンボル系列を抽出する。受信シンボル系列は、ＯＦＤＭシンボル毎に伝送路推定部へと入力される。伝送路推定部においては、入力されたプリアンブル部よりチャネル・ベクタを生成し、チャネル・ベクタと入力された情報シンボルを基にインタリーブされた符号化ビット列を抽出する。この符号化ビット列は、チャネル・デコーダ部へと入力され、内部でデインタリーブ処理、ビタビ復号などによる最尤系列推定処理を行なうことにより受信ビット系列の推定を行なう。
【００７９】
上述した手順で得られた受信ビット推定系列は、受信ビット系列として通信プロトコルの上位レイヤへと受け渡される。ここで、受信機のディジタル信号処理部の各ブロックはＴＢＣにより制御されており、ＴＢＣは同期処理部から伝えられた受信タイミングに応じて各ブロックに対して、処理開始並びに終了時刻、さらには処理に必要なパラメータを供給する。
【００８０】
Ｃ．送信側パワー・アンプについて
ＯＦＤＭ信号の時間軸波形はガウス分布することから、ＰＡＰＲ（Peak-to-Average Power Ratio）が通常の複素ＰＡＭ伝送よりも高いことが知られている。
【００８１】
通常の送信パワー・アンプに用いられるアンプの入出力特性は、例えば、図１０に示すようなものが一般的である。同図に示すように、入力振幅に応じた位相特性が存在し、さらに出力振幅も徐々にある値に漸近するように飽和する。
【００８２】
出力信号の振幅値が飽和することによりベクタ・エラーが生じることがある。ＯＦＤＭの場合、振幅ダイナミック・レンジが大きいので、非線形領域を使うと、特性劣化を招来してしまう。このため、送信シンボルの誤差の要因とならないように、通常は、入力信号振幅にマージンを持たせて、アンプの線形性が確保されている区間での信号振幅を行なうことが行なわれる。一般的には、マージンを持たせることを「バックオフをとる」などと呼ぶ。
【００８３】
しかしながら、マージンを持たせれば持たせるほど、電源効率（＝平均出力電圧／電源電圧）は悪くなる傾向にあり、省電力化の観点から問題が生じる。
【００８４】
そこで、パワー・アンプにどれほどのバックオフを持たせるかが問題となるが、上述した伝送レートモードにより必要なバックオフ値は異なってくる。高伝送レートモードでは、より低いベクタ・エラーが要求されるためである。例えば、出力バックオフにして３ｄＢのマージンをとった場合、各伝送レートモードにおける所要ＳＮＲ（Ｅｓ／Ｎｏ）とＢＥＲ（ビット・エラー比）の関係は図１１に示す通りとなる。
【００８５】
図１１では、各伝送レートモードにおいて、薄線が完全な線形アンプにて増幅を行なった場合、濃線が非線形アンプにて増幅を行なった場合をそれぞれ示している。同図から明らかな通り、伝送レートが１８Ｍｂｐｓまでであれば、特性に劣化は生じないものの、伝送レートが５４Ｍｂｐｓくらいの高速になると激しく劣化が生じていることが判る。
【００８６】
そこで、本実施形態では、送信アンプに与えるバックオフ値を伝送レートモードにより変更するようにした。図１２には、伝送レートモードに応じて送信アンプに与えるバックオフ値を切り替えることができる送信機の構成（パワー・アンプ部分）を示している。
【００８７】
パワー・アンプへの入力信号線において、パワー・アンプの前段にアッテネータ（Ａｔｔｅｎｕａｔｏｒ）とスイッチ（Ｓｗｉｔｃｈ）を挿入する。スイッチの出力がパワー・アンプへと入力されている。
【００８８】
入力信号（Ｔｘ．Ｓｉｇｎａｌ）は、複数の信号線へと分岐され、アンプ（Ａｍｐｌｉｆｉｅｒ）を介してスイッチに入力される線０１、そのまま入力される線０２、アッテネータにより減衰してから入力される線０３がそれぞれスイッチへと入力される。スイッチでは、送信する信号のデータレートモードが入力されており、これに応じて、どの入力信号を出力するかを決定する。
【００８９】
次いで、図示の送信機の具体的な動作について説明する。例えば、６Ｍｂｐｓ〜１８Ｍｂｐｓの伝送レートで送信を行なう場合には、スイッチは信号線０１を出力し、２４Ｍｂｐｓ〜３６Ｍｂｐｓの伝送レートで送信を行なう場合にはスイッチは信号線０２を出力し、４８Ｍｂｐｓ〜５４Ｍｂｐｓの伝送レートで送信を行なう場合にはスイッチは信号線０３を出力する。これにより、送信パワー・アンプのバックオフの高低を伝送レートモードに応じて設定することが可能となる。
【００９０】
なお、上記の各信号線０１／０２／０３に関しては、一例を示しただけであり、信号線０１と０２、又は０２と０３のみで図示の回路が構成されていても、本発明の効果を同様に発揮することが期待できる。
【００９１】
また、信号線０１ではアンプが挿入されていることになるが、スイッチにおいて信号線０１を出力しない場合には、このアンプの電源を切るという手順が併用されると、省電力効果やその他の面でさらに好適である。
【００９２】
Ｄ．受信側ＡＧＣ
受信側のＡＧＣ（Auto Gain Control）においては、受信電力のダイナミック・レンジを吸収するために用いられるＡＧＣアンプが存在する。
【００９３】
Ｈ／２やＩＥＥＥ８０２．１１ａにおいては、信号がバースト的に受信されることから、バースト毎にＡＧＣアンプの増幅度合いを決定する必要がある。さらに、この処理は信号を受信してから短時間でＡＤコンバータの信号レンジに調整する必要がある。具体的には、プリアンブルのＰｒｅ−３並びにＰｒｅ−４部は、伝送路推定部においてチャネル・ベクタとして用いられるため（後述）、Ｐｒｅ−１並びにＰｒｅ−２部において、信号振幅の正規化を終了する必要がある。
【００９４】
ＡＧＣアンプの制御をディジタル・ドメインで行なう場合、例えば図１３に示すようなコントロール・ループが組まれる。図示の例では、ＡＧＣアンプ出力を、アナログ低域フィルタ（ＬＰＦ）を通過させた後、ＡＤコンバータによりディジタル変換してからゲイン・コントロールを施す。そして、ＤＡコンバータによりアナログ信号に戻してからアナログ低域フィルタ（ＬＰＦ）を通過させた後にＡＧＣアンプにフィードバックする。この場合、このループ内にフィルタが介在していることから制御に遅延が生じ、あまり高速な(高周波の)ループゲインを適用できない。
【００９５】
これに起因して、受信電力が大きいままバーストの受信が行なわれる可能性があり、ＡＧＣの処理においては幾つかの留意事項が存在する。
【００９６】
図１３に示したＡＧＣアンプは、その増幅度合いを電圧コントロールされているが、電圧コントロール用の信号は、ディジタル部により算出され、これをＤＡコンバータによりアナログ化することにより得られている。
【００９７】
図１４には、図１３中のゲイン・コントロール部の内部構成を示している。以下、図１４を参照しながら、ゲイン・コントロール部で実行される処理内容について説明する。
【００９８】
ゲイン・コントロール部には、ＡＤコンバータから出力された受信信号のＩ軸振幅とＱ軸振幅、並びにゲイン・コントロールを行なうか否かを指示する命令信号Ｌｏｃｋ Ｆｌａｇが入力されている。
【００９９】
Ｌｏｃｋ Ｆｌａｇ信号がオンの場合、ゲイン・コントロール部ではすべての処理をストップさせ、前回出力したゲイン・コントロールのための出力信号をホールドする（ホールドする機構は特に図示しない）。一方、Ｌｏｃｋ Ｆｌａｇ進行がオフの場合、ゲイン・コントロール部は、受信信号振幅を基にＡＧＣアンプにおける増幅度合いを算出する。
【０１００】
入力された受信信号すなわちＡＤコンバータから出力された受信信号のＩ軸振幅とＱ軸振幅は、まず各セレクタに入力される。セレクタでは、ゲイン・コントロール部の内部でその絶対値振幅を評価し、ＡＤコンバータの最大値あるいは最大値に極めて近い値でなかった場合には、入力された受信信号を出力する。一方、入力信号の絶対値振幅値がＡＤコンバータの最大値あるいは最大値に極めて近い値であった場合には、入力信号に代えて内部に格納されているＭａｘ Ｖａｌｕｅを出力する。
【０１０１】
このＭａｘ Ｖａｌｕｅは、ＡＤコンバータの絶対値振幅最大値よりも２倍から８倍程度の値（好適な値としては４倍程度の値）としておく。これにより、受信信号がＡＤコンバータのダイナミック・レンジを越えて大きい場合にも、受信信号電力が飽和することを防ぐことができる。
【０１０２】
セレクタから出力された各信号は、それぞれ２乗計算回路に入力されてＩ軸振幅とＱ軸振幅の２乗がとられ、さらに加算器でこれらの和が算出され、受信振幅から受信電力を算出する仕組みとなっている。
【０１０３】
このようにして得られた受信電力値は、線形→対数変換回路（Ｌｏｇ（））によりデシベル表記の値と変換される。この変換回路は、一般にルックアップ・テーブルにより構成される。
【０１０４】
デシベル表記の値となった受信電力値は、１次のループ・フィルタへと入力される。ループゲインのα倍は、ゲイン・コントロール部に受信シンボルが４０ＭＨｚで入力される場合、デシベル表記の受信電力値を７ビット・シフトにより０．００７８１２５倍にした値を随時加算する。
【０１０５】
ループ・フィルタの出力は、極性を変換することにより、受信信号振幅を正規化するための電力の正規化係数となる。そして、電力の正規化係数は、対数→線形変換回路（Ｌｉｎｅａｒ（））により、該電力正規化係数に対応する振幅値に変換した後に、この値をＡＧＣアンプにおける増幅度合いを指示する信号として出力する。対数→線形変換回路は、一般にルックアップ・テーブルにより構成される。
【０１０６】
Ｅ．同期処理部
Ｈ／２に基づく通信システムでＡＰの同期系（すなわちアップリンク受信用）、並びにＩＥＥＥ８０２．１１ａに基づく通信システムの同期系に必要とされる処理を以下のように定義した。
【０１０７】
（１）ＰＤＵ（Protocol Data Unit）トレインの捕捉
バースト的に送信されてくるＰＤＵトレイン（パケット）の存在を発見する。
（２）周波数オフセットの検出並びに補正
２００ｋＨｚ以上の周波数オフセットを検出して補正し、後段の処理ブロックに受け渡す。
（３）受信タイミングの捕捉
ＯＦＤＭシンボルの切れ目を検出し、後段の処理ブロックに受け渡す。
【０１０８】
一方、Ｈ／２のＭＴの同期系（すなわち、ダウンリンク受信用）に必要とされる処理を下記の通りと定義した。
【０１０９】
（１）ＡＰの探索並びにＭＡＣフレームの捕捉
ＡＰが２ミリ秒毎に送信するブロードキャスト・バーストを検出し、このキャリアにおいて接続すべきＡＰが存在することを認識する。
（２）周波数オフセットの検出並びに補正
２００ｋＨｚ以上の周波数オフセットを検出して補正し、後段の処理ブロックに受け渡す。
（３）受信タイミングの捕捉
ＯＦＤＭシンボルの切れ目を検出し、後段の処理ブロックに受け渡す。
【０１１０】
以下では、これらの処理を行なうための処理ブロックを「同期処理部」と称し、同期処理部の構成などについて説明を行なう。
【０１１１】
Ｅ−１．コントローラから同期処理部への制御情報
ＡＰ用の同期処理とＭＴ用の同期処理では処理内容が異なるが、およそ似たような処理で各リンクの受信が可能である。そこで、同期処理部は、コントローラからのコマンドに応じて、どちらの処理も可能なものとすることにした。また、ＩＥＥＥ８０２．１１ａの同期処理もＨ／２のアップリンクとほぼ同様に実行可能であるため、これにも対応することとした。
【０１１２】
すなわち、同期処理部は、コントローラから与えられたコマンドに応じて、相応の処理を行なう機構を備えている。同期処理部は、下表に示す数値が設定されることにより、コントローラから同期処理部に対してコマンドが与えられたと認識する。
【０１１３】
【表２】

【０１１４】
以下、各数値が示すメッセージの内容について説明する。
【０１１５】
Ｅ−１−１．ＯＰＥＲＡＴＩＯＮ＿ＭＯＤＥ
ＯＰＥＲＡＴＩＯＮ＿ＭＯＤＥは、同期処理部にどのシステムの同期系処理を行なわせるかを指示する環境変数である。ＯＰＥＲＡＴＩＯＮ＿ＭＯＤＥに設定すべき数値は、下表に示す３通りであり、２ビット情報で構成される。
【０１１６】
【表３】

【０１１７】
この環境変数（ＯＰＥＲＡＴＩＯＮ＿ＭＯＤＥ）は、Ｐｏｗｅｒ Ｏｎ Ｒｅｓｅｔ後にセットし、オペレーション中変更されない。
【０１１８】
Ｅ−１−２．ｉＲｘＯｒｄｅｒ
ｉＲｘＯｒｄｅｒは、同期処理部に対して特定の処理を行なわせたり処理をストップさせたりするなどの指示を行なうコマンドである。現状で定義したコマンドは下表に示す６通りであり、３ビット情報で構成される。
【０１１９】
【表４】

【０１２０】
このコマンド（ｉＲｘＯｒｄｅｒ）は、コントローラから同期処理部に対して希望する処理を行なわせるトリガとなるものであり、同期処理部はコマンドを受け取ることにより、直ちに相応の処理を開始する。幾つかのコマンドにおいては付随パラメータを設定する必要がある。これらのパラメータ値について以下で説明する。
【０１２１】
（１）ｉＲｘＯｒｄｅｒがSYNC_TBC_PARA_START_11A_SEARCH
又は、SYNC_TBC_PARA_START_H2UL_SEARCH
又は、SYNC_TBC_PARA_START_H2DL_SEARCH
であった場合：
【０１２２】
【表５】

【０１２３】
（２）ｉＲｘＯｒｄｅｒがSYNC_TBC_PARA_SCANであった場合：
【０１２４】
【表６】

【０１２５】
Ｅ−２．各コマンド発行タイミング
Ｅ−１項で説明した各コマンドをどのタイミングでどのようにセットすればよいかについて、各環境時について一例を示しながら説明する。
【０１２６】
Ｅ−２−１． SYNC_TBC_PARA_BE_IDLE
コマンドSYNC_TBC_PARA_BE_IDLEは、すべてのアクションを終了する際に必ず発行する。同期処理部は、このコマンドを受け付けることにより、現在処理中のすべての動作を直ちに終了させ、アイドル状態となる。アイドル状態とは、まさしく何の処理も行なわない状態である。具体的な発行例については後述に譲る。
【０１２７】
Ｅ−２−２． SYNC_TBC_PARA_SCAN
コマンドSYNC_TBC_PARA_SCANは、キャリア・センスを行なわせるコマンドである。キャリアで通信しているＡＰが近隣に存在するか否かをチェックする際に発行することを想定しており、ＭＴに電源を投入した後、すべての周波数チャネルにおいて、このコマンドを用いてキャリアのセンスをする。図１５には、このコマンドの発行例を示している。同期処理部は、このコマンドを受け取ると、付随パラメータｉＲｘＯｒｄｅｒＰａｒａｍ１で指定された時間の間パケットの検出処理を継続的に行ない（受信処理は行なわない）、検出処理で算出される最大ピーク値を出力する。
【０１２８】
ＭＴは、各周波数チャネルにおいて、コマンドSYNC_TBC_PARA_SCANによる処理を行ない、最大のピーク値を観測した周波数チャネルにおいて送受信を試みることになるだろう。勿論、コマンドSYNC_TBC_PARA_SCANは、セル・サーチ用途としても利用可能で、あるＡＰとの間で信号の送受信を開始した後に他周波数チャネルの様子を手っ取り早く見る場合にも有効である。
【０１２９】
このコマンドによる処理が終了した後は、コマンドSYNC_TBC_PARA_BE_IDLEを発行し、同期処理部を初期化する必要がある。
【０１３０】
Ｅ−２−３． SYNC_TBC_PARA_START_11A_SEARCH
コマンドSYNC_TBC_PARA_START_11A_SEARCHは、IEEE802.11aのパケットを発見し受信を試みる場合に発行する。ＣＳＭＡでアクセスが行なわれている時間帯においては、コントローラは常にこのコマンドを発行してIEEE802.11aのパケット捜索を行なっている必要がある。このコマンドの具体的な発行例については後述に譲る。
【０１３１】
Ｅ−２−４． SYNC_TBC_PARA_START_H2UL_SEARCH
コマンドSYNC_TBC_PARA_START_H2UL_SEARCHは、Ｈ／２のアップリンク・バースト受信を試みる場合に発行する。Ｈ／２の場合、受信タイミングはあらかじめ既知ではあるが、周波数オフセットの問題などもあり、Ｌｏｎｇ Ｐｒｅａｍｂｌｅを期待してプリアンブル先頭部も処理対象としている。そのため、処理内容はコマンドSYNC_TBC_PARA_START_11A_SEARCHが発行された場合とほとんど同様となる。
【０１３２】
SYNC_TBC_PARA_START_11A_SEARCH、SYNC_TBC_PARA_START_H2UL_SEARCHが発行された場合の処理について、図１６を参照しながら説明する。
【０１３３】
コマンドＳＹＮＣ＿ＴＢＣ＿ＰＡＲＡ＿ＳＴＡＲＴ＿１１Ａ＿ＳＥＡＲＣＨが発行されると、同期処理部はパケットの捜索を開始し、パケットが受信されたと判断された場合には自動的に受信処理を進める。受信タイミング、周波数オフセット、受信ゲインそれぞれを補正した信号が、コマンドＳＹＮＣ＿ＴＢＣ＿ＰＡＲＡ＿ＢＥ＿ＩＤＬＥが発行されるまでＦＦＴに対して次々にフィードされていく。
【０１３４】
同期処理部は、受信パケットの長さに関する情報は保持していないため、パケット全体の受信が終了した時点で、コントローラは受信処理を終了させるためにコマンドSYNC_TBC_PARA_BE_IDLEを発行する必要がある。
【０１３５】
SYNC_TBC_PARA_START_11A_SEARCH、SYNC_TBC_PARA_START_H2UL_SEARCHには、付随パラメータiRxOrderParam1並びにiRxOrderParam2を指定する必要がある。コントローラは、各状況に応じてこれらのパラメータを設定し、同期処理部を制御することが可能である。
【０１３６】
詳細は後述に譲るが、コマンドＳＹＮＣ＿ＴＢＣ＿ＰＡＲＡ＿ＳＴＡＲＴ＿Ｈ２ＵＬ＿ＳＥＡＲＣＨは、Ｈ／２のダウンリンクにおいても発行する必要があるので、注意が必要である。
【０１３７】
Ｅ−２−５． SYNC_TBC_PARA_START_H2DL_SEARCH
コマンドSYNC_TBC_PARA_START_H2DL_SEARCHは、Ｈ／２のブロードキャスト・バースト受信を試みる場合に発行する。Ｈ／２のブロードキャスト・バーストは２ミリ秒毎に巡回するＭＡＣフレームの先頭で必ず送信されてくることになっており、ＭＴのＡＧＣアンプのゲイン値は前ＭＡＣフレームを受信したときに用いた値を継続して利用できる筈である。したがって、同期処理部は、このコマンドが発行されると、ブロードキャスト・バーストのプリアンブルの先頭部からまともな振幅値で信号が入力されてくることを想定している。
【０１３８】
また、初めてブロードキャスト・バーストを受信する場合には、ＡＧＣのアンプのゲインが設定されていないため、ブロードキャスト・バーストのプリアンブルの先頭部からまともな振幅値で信号が入力されない場合も想定される。したがって、初めてブロードキャスト・バーストを受信する場合には、このコマンドの代わりにコマンドSYNC_TBC_PARA_START_H2UL_SEARCHを発行する。このコマンドでブロードキャスト・バーストの存在が確認されたら、コントローラはその２ミリ秒後にコマンドSYNC_TBC_PARA_START_H2DL_SEARCHを発行し、本格的にブロードキャスト・バーストの受信処理を開始する手順となる。
【０１３９】
Ｅ−２−６． SYNC_TBC_PARA_START_H2DL_RECEIVE
コマンドSYNC_TBC_PARA_START_H2DL_RECEIVEは、Ｈ／２のダウンリンク・バースト受信を試みる場合に発行することを想定している。ダウンリンク・バースト受信時には、既にこのＭＡＣフレームにおいてブロードキャスト・バーストを受信済みで、ＡＧＣアンプのゲインやダウンリンク・バーストの受信タイミングの情報は既知であることを仮定している。（とは言っても、詳細の受信タイミング制御は行なわれる。）
【０１４０】
図１７には、運良くブロードキャスト・バーストを１回で受信できた場合のＨ／２ダウンリンク受信処理手順を示している。また、図１８には、他のＭＴからのアップリンク・バーストをブロードキャスト・バーストと取り違えた場合のＨ／２ダウンリンク受信処理手順を示している。
【０１４１】
Ｅ−３．内部処理手順
同期処理部内では、複数の機能単位モジュールが存在し、個々のモジュールがそれぞれの目的に応じて動作していく。同期処理部内に存在する機能単位モジュールを以下に示しておく。
【０１４２】
（１）Ｐａｃｋｅｔ Ｄｅｔｅｃｔｏｒ（パケット検出）
（２）Ｔｉｍｉｎｇ Ｄｅｔｅｃｔｏｒ（タイミング検出）
（３）Ｆｒｅｑｕｅｎｃｙ Ｏｆｆｓｅｔ Ｍｅａｓｕｒｅｍｅｎｔ Ｂｌｏｃｋ（周波数オフセット測定）
（４）Ｄｉｇｉｔａｌ Ｇａｉｎ Ｃｏｎｔｒｏｌ Ｂｌｏｃｋ（ディジタル・ゲイン・コントロール）
（５）Ｐｒｅａｍｂｌｅ Ｅｘｔｒａｃｔｏｒ（プリアンブル抽出）
（６）Ｓｙｍｂｏｌ Ｅｘｔｒａｃｔｏｒ（シンボル抽出）
【０１４３】
これらの各モジュールが、コントローラから入力されるコマンドに応じて実行する協働的動作について、以下に説明する。
【０１４４】
Ｅ−３−１．内部処理手順（ケース１）
まず、コマンドSYNC_TBC_PARA_START_11A_SEARCH、SYNC_TBC_PARA_START_H2UL_SEARCHが発行されたときの処理について、図１９を参照しながら説明する。
【０１４５】
SYNC_TBC_PARA_START_11A_SEARCH、SYNC_TBC_PARA_START_H2UL_SEARCHが発行されると、直ちにパケット検出部の動作が開始され、プリアンブル先頭部（図１９中のＰｒｅ−１並びにＰｒｅ−２部）の発見を試みる。なお、粗い周波数オフセット（Coarse Frequency Offset）の値も同時に計測される。
【０１４６】
パケット検出部（Packet Detector）は、付随パラメータｉＲｘＯｒｄｅｒＰａｒａｍ１で指定された時間にわたり、ｉＲｘＯｒｄｅｒＰａｒａｍ２で指定された値をスレッショルド値としてプリアンブルＰｒｅ−１並びにＰｒｅ−２の探索処理を続ける。図１９では、時間内にスレッショルド値を越えるパケット検出部の出力が観測された場合の例を示している。
【０１４７】
プリアンブルＰｒｅ−２部を受信し終えた時点で、パケット検出部の出力値は最大値を出力する筈であるが、極大値を抽出する目的から最大値が出力されてからしばらく経過した後に、大雑把な受信タイミング並びに周波数オフセット値を確定させる。
【０１４８】
同期処理部内の他の機能単位モジュールは、パケット検出部の出力をトリガに動作を開始する。
【０１４９】
タイミング検出部（Timing Detector）は、パケット検出部の出力値がスレッショルド値を越えた時点で動作を開始し、およそプリアンブルＰｒｅ−４部の受信を開始した辺りで結果を出力する。タイミング検出部の出力により、どのシンボルからどのシンボルまでをＦＦＴにフィードすべきかどうかを示す情報が抽出される。
【０１５０】
周波数オフセット測定部（Frequency Offset Measurement Block）は、パケット検出部が受信タイミングと周波数オフセット値を確定させた時点でカウンタをスタートさせ、動作を開始する。その後、およそプリアンブルＰｒｅ−４部を受信し終えた辺りで結果を出力する。
【０１５１】
周波数オフセット測定部の出力値とパケット検出部の出力値を基に、周波数オフセット補正値が決定される。決定した周波数オフセット値を基に、これを補正するオシレータを動作させ、オシレータの出力は同期処理部の最終段において、ＦＦＴにフィードするシンボルと乗算される。
【０１５２】
ディジタル・ゲイン・コントロール部（Ｄｉｇｉｔａｌ Ｇａｉｎ Ｃｏｎｔｒｏｌ Ｂｌｏｃｋ）は、パケット検出部が受信タイミングと周波数オフセット値を確定させると、直ちに動作を開始する。その後、およそプリアンブルＰｒｅ−４部の受信を開始した辺りで結果を出力する。ディジタル・ゲイン・コントロール部の出力は、Ａ／Ｄコンバータが出力する信号電力の変動（ｆｌｕｃｔｕａｔｉｏｎ）を吸収するための係数であり、同期処理部の最終段において、ＦＦＴにフィードするシンボルと乗算される。
【０１５３】
プリアンブル抽出部（Ｐｒｅａｍｂｌｅ Ｅｘｔｒａｃｔｏｒ）は、上記のタイミング検出部、無周波数オフセット測定部、ディジタル・ゲイン・コントロール部の各出力がすべて出揃ったことをトリガに動作を開始し、逐次同期処理部内に格納していた受信シンボルに対して相応の演算を施した後にＦＦＴにシンボルをフィードする。プリアンプル抽出部は、プリアンブルＰｒｅ−３並びにＰｒｅ−４部を出力し終えると処理を終了する。
【０１５４】
シンボル抽出部（Symbol Extractor）は、プリアンプル抽出部の処理が終了したことをトリガに動作を開始し、同期処理部内に格納していた受信シンボルに対して相応の演算を施した後にＦＦＴにシンボルをフィードする。シンボル抽出部は、コントローラからコマンドSYNC_TBC_PARA_BE_IDLEが発行されるまでひたすら処理を続行する。
【０１５５】
Ｅ−３−２．内部処理手順（ケース２）
次に、SYNC_TBC_PARA_START_H2DL_SEARCH、SYNC_TBC_PARA_START_H2DL_RECEIVEが発行されたときの処理について、図２０を参照しながら説明する。
【０１５６】
これらは、Ｈ／２のＭＴのみに発行されるコマンドである。あるＭＡＣフレームにおいて突然ダウンロード・バーストのみを受信することはあり得ないので、コマンドSYNC_TBC_PARA_START_H2DL_RECEIVEが発行されダウンロード・バーストの受信を試みる前には、必ずコマンドSYNC_TBC_PARA_START_H2DL_SEARCHが発行されブロードキャスト・バーストの受信を試みている筈である。以下では、これらのシーケンスを追って説明する。
【０１５７】
SYNC_TBC_PARA_START_H2DL_SEARCHが発行されると、直ちにパケット検出部の動作が開始され、ブロードキャスト・バーストのプリアンブル先頭部（図２０中のＰｒｅ−１並びにＰｒｅ−２部)の発見を試みる。パケット検出部は、付随パラメータｉＲｘＯｒｄｅｒＰａｒａｍ１で指定された時間にわたり、ｉＲｘＯｒｄｅｒＰａｒａｍ２で指定された値をスレッショルド値としてプリアンブルＰｒｅ−１並びにＰｒｅ−２部の探索処理を続ける。
【０１５８】
SYNC_TBC_PARA_START_H2DL_SEARCHの発行は、コントローラが前回のブロードキャスト・バーストの受信から２ミリ秒（ＭＡＣフレーム分）時間が経過したと判断したタイミングで与えることを想定している。
【０１５９】
プリアンブルＰｒｅ−２部を受信し終えた時点でパケット検出部の出力値は最大値を出力する筈であるが、極大値を抽出する目的から最大値が出力されてからしばらく経過した後に大雑把な受信タイミング並びに周波数オフセット値を確定させる。
【０１６０】
同期処理部内の他の機能単位モジュールは、パケット検出部の出力をトリガに動作を開始する。
【０１６１】
タイミング検出部は、パケット検出部の出力値がスレッショルド値を越えた時点で動作を開始し、およそプリアンブルＰｒｅ−４部の受信を開始した辺りで結果を出力する。タイミング検出部の出力により、どのシンボルからどのシンボルまでをＦＦＴにフィードすべきかの情報が抽出される。
【０１６２】
周波数オフセット測定部は、パケット検出部が受信タイミングと周波数オフセット値を確定させた時点でカウンタをスタートさせ、動作を開始する。その後、およそプリアンブルＰｒｅ−４部を受信し終えた辺りで結果を出力する。周波数オフセット測定部の出力値を基に、周波数オフセット補正値が決定される。Ｈ／２のＭＴにおいては、過去のバースト受信によりＡＰとの周波数オフセット値がおよそ既知であるため、ここで算出した周波数オフセット補正値は、ＡＰとの周波数オフセット値のリファインの目的で使用される。リファインされた周波数オフセット値を基に、これを補正するオシレータを動作させ、オシレータの出力は同期処理部の最終段において、ＦＦＴにフィードするシンボルと乗算される。
【０１６３】
ディジタル・ゲイン・コントロール部は、パケット検出部が受信タイミングと周波数オフセット値を確定させると、直ちに動作を開始する。その後、およそプリアンブルＰｒｅ−４部の受信を開始した辺りで結果を出力する。ディジタル・ゲイン・コントロール部の出力は、Ａ／Ｄコンバータが出力する信号電力の変動を吸収するための係数であり、同期処理部の最終段において、ＦＦＴにフィードするシンボルと乗算される。
【０１６４】
プリアンブル抽出部は、タイミング検出部、周波数オフセット測定部、ディジタル・ゲイン・コントロール部の各出力がすべて出揃ったことをトリガに動作を開始し、逐次同期処理部内に格納していた受信シンボルに対して相応の演算を施した後にＦＦＴにシンボルをフィードする。プリアンブル抽出部は、プリアンブルＰｒｅ−３並びにＰｒｅ−４部を出力し終えると処理を終了する。
【０１６５】
シンボル抽出部は、プリアンブル抽出部の処理が終了したことをトリガに動作を開始し、同期処理部内に格納していた受信シンボルに対して相応の演算を施した後にＦＦＴにシンボルをフィードする。シンボル抽出部は、コントローラからコマンドSYNC_TBC_PARA_BE_IDLEが発行されるまでひたすら処理を続行する。
【０１６６】
以上で、ブロードキャスト・バーストの受信が完了する。
【０１６７】
この後、ブロードキャスト・バースト内の信号をデコードすることによりこのＭＡＣフレーム内で送信されてくるダウンロード・バーストの受信タイミングなどの情報が抽出される。この情報に基づき、コントローラは該当するタイミングでコマンドSYNC_TBC_PARA_START_H2DL_RECEIVEを発行する。
【０１６８】
タイミング検出部は、このコマンドの発行をトリガにカウンタをスタートさせ、動作を開始する。およそプリアンブルＰｒｅ−４部の受信を開始した辺りで結果を出力する。タイミング検出部の出力により、どのシンボルからどのシンボルまでをＦＦＴにフィードすべきかの情報が抽出される。
【０１６９】
周波数オフセット測定部もこのコマンドの発行をトリガにカウンタをスタートさせ、動作を開始する。その後、およそプリアンブルＰｒｅ−４部を受信し終えた辺りで結果を出力する。周波数オフセット測定部の出力値（周波数オフセット補正値）は、ＡＰとの周波数オフセット値のリファインの目的で使用される。リファインされた周波数オフセット値を基に、これを補正するオシレータを動作させ、オシレータの出力は同期処理部の最終段において、ＦＦＴにフィードするシンボルと乗算される。
【０１７０】
ディジタル・ゲイン・コントロール部もこのコマンドの発行をトリガにカウンタをスタートさせ、動作を開始する。その後、およそプリアンブルＰｒｅ−４部の受信を開始した辺りで結果を出力する。ディジタル・ゲイン・コントロール部の出力は、Ａ／Ｄコンバータが出力する信号電力の変動を吸収するための係数であり、同期処理部の最終段において、ＦＦＴにフィードするシンボルと乗算される。
【０１７１】
プリアンブル抽出部は、タイミング検出部、周波数オフセット測定部、ディジタル・ゲイン・コントロール部の各出力がすべて出揃ったことをトリガに動作を開始し、逐次同期処理部内に格納していた受信シンボルに対して相応の演算を施した後にＦＦＴにシンボルをフィードする。プリアンブル抽出部は、プリアンブルＰｒｅ−３並びにＰｒｅ−４部を出力し終えると処理を終了する。
【０１７２】
シンボル抽出部は、プリアンブル抽出部の処理が終了したことをトリガに動作を開始し、同期処理部内に格納していた受信シンボルに対して相応の演算を施した後にＦＦＴにシンボルをフィードする。シンボル抽出部は、コントローラからコマンドSYNC_TBC_PARA_BE_IDLEが発行されるまでひたすら処理を続行する。
【０１７３】
以上で、ダウンロード・バーストの受信が完了する。
【０１７４】
なお、上記では、ブロードキャスト・バーストの受信にコマンドSYNC_TBC_PARA_START_H2DL_SEARCHを用いたが、ＭＡＣフレームの切れ目が既に明らかになっている場合（すなわちブロードキャスト・バーストがどのタイミングで受信されるかの情報を確実に得ている場合）には、ブロードキャスト・バーストの受信用途としてコマンドSYNC_TBC_PARA_START_H2DL_SEARCHを用いることも可能である。
【０１７５】
Ｅ−４．同期処理部の内部構成
同期処理部の内部構造を機能単位別に図示すると、図２１に示す通りとなる。
【０１７６】
各機能単位は、同時に動作しないことが確定しているものも存在し、且つ同様の処理内容を含むものも存在する。回路化する際には、これら同様の処理は同一の回路を用いて演算が可能であり、共用することが必要である。そこで、図２２には、回路ベースで表記した同期処理部の全体ブロック図を示している。
【０１７７】
図２２では、同期処理部がＨ／２ ＡＰ、Ｈ／２ ＭＴ、ＩＥＥＥ８０２．１１ａのいずれでも動作するように構成されているので、処理の流れが分り難い。そこで、図２３にはＨ／２ ＡＰ及びＩＥＥＥ８０２．１１ａとして動作する場合の同期処理部の構成を示すとともに、図２４にはＨ／２ ＭＴとして動作する場合の同期処理部の構成を示している。Ｈ／２ ＭＴであっても、最初のブロードキャスト・バーストを受信するときには、Ｈ／２ ＡＰにおけるアップリンク・バスと受信処理と同様の処理が必要である。
【０１７８】
図２３と図２４の大きな相違は、周波数オフセットをどこで補正するかである。Ｈ／２ ＭＴの場合には、有無を言わさず受信信号を過去の受信結果で得られている周波数オフセット値で補正する。
【０１７９】
以下では、同期処理部内の各機能単位内部の構成や処理内容について詳解する。
【０１８０】
Ｅ−４−１．パケット検出部
図２５には、パケット検出部の内部構成を示している。パケット検出部内部の動作周波数は２０ＭＨｚを想定しており、Ａ／Ｄコンバータよりディジタル・フィルタを介して５０ナノ秒毎に伝えられる信号を入力とする。
【０１８１】
パケット検出部への入力信号は、ディジタル・フィルタの出力信号（Ｓｔｒａｉｇｈｔ Ｉｎｐｕｔ）、０．８マイクロ秒前に受信した信号（Ｄｅｌａｙｅｄ Ｉｎｐｕｔ）、０．８マイクロ秒前に受信した信号との複素共役乗算結果（Ｃｏｒｒｅｌａｔｉｏｎ Ｉｎｐｕｔ）、並びに受信信号のパワー（Ｐｏｗｅｒ Ｉｎｐｕｔ）である。
【０１８２】
複素共役結果から入力されてきた信号に対しては、過去０．８マイクロ秒にわたり累積加算を行なうことにより、自己相関を計算する。
【０１８３】
受信信号のパワーから入力されてきた信号に対しては、過去１．６マイクロ秒にわたり入力されてきた信号の累積加算を行なう。
【０１８４】
複素共役入力の累積加算結果（自己相関値）は、受信信号のパワーの累積加算結果により正規化する（図２５中のＮｏｒｍブロックで行なわれるが、その詳細は後述に譲る）。このとき、入力されてきた信号の振幅が極端に小さかった場合には、正規化された値を小さな値とするため、受信信号のパワーの累積加算結果はあるスレッショルド値よりも小さかった場合にはそのスレショルド値で底打ちさせる。これで、「電力で正規化された自己相関値」が生成されたことになる。
【０１８５】
一方、ディジタル・フィルタの出力信号の入力Ｓ１と０．８マイクロ秒前に受信した信号入力Ｓ２を用いて下式に示す演算を行ない、Ｓ３を生成し、さらにＳ３を過去０．８マイクロ秒にわたり累積加算する。これで、「Ｓ３の累積加算値」が生成されたことになる。
【０１８６】
【数１】

【０１８７】
上述のようにして生成された「電力で正規化された自己相関値」は、各々０．８マイクロ秒分の信号を格納するＦＩＦＯバッファへと格納される。ＦＩＦＯバッファは、図示の通りチェイン状に数段にわたり構成されている。各ＦＩＦＯバッファの出力は、パケット検出器が現在どのシステムのどの機器の同期処理部の処理を行なっているのかに応じて極性反転された後に加算され、その加算結果Ｓｙが比較器に入力される。
【０１８８】
一方、「Ｓ３の累積加算値」も、同様に各々０．８マイクロ秒分の信号を格納するＦＩＦＯバッファへと格納される。図示の通り、ＦＩＦＯバッファはチェイン状に数段にわたり構成されている。各ＦＩＦＯバッファの出力は、パケット検出部が現在どのシステムのどの機器の同期処理部の処理を行なっているのかに応じて（すなわちコントローラからどのコマンドを受け取ったかに応じて）極性反転された後に加算され、加算結果Ｓｘが比較器に入力される。
【０１８９】
比較器内部では、パケット検出部が現在どのシステムのどの機器の同期処理部の処理を行なっているのかに応じて（すなわちコントローラからどのコマンドを受け取ったかに応じて）信号Ｓｙ又はゼロ信号を出力する。それぞれの場合についての極性反転処理並びに比較器内部処理の内容を以下に示す。
【０１９０】
（１）Ｈ／２受信機として動作している際にコマンドSYNC_TBC_PARA_START_H2UL_SEARCH 又はSYNC_TBC_PARA_SCANを受け取った場合：
極性反転においては、直近に算出された「電力で正規化された自己相関値」並びに、直近に算出された「Ｓ３の累積加算値」の極性を反転する。
比較器においては、Ｓｘの値が負の数値であった場合にゼロ信号を、それ以外の場合にはＳｙを出力する。アップリンク・バーストのプリアンブルＰｒｅ−１部並びにＰｒｅ−２部を受信している際には、Ｓｘの値が正の数値である筈なので、Ｓｘの値が負の数値となった時点でアップリンク・バーストのプリアンブルを受信している確率はゼロとみなし、ゼロ信号を出力する。この処理により誤検出の確率を下げる効果がある。
【０１９１】
（２）SYNC_TBC_PARA_START_H2DL_SEARCHを受け取った場合：
極性反転においては、直近に算出された「電力で正規化された自己相関値」並びに、直近に算出された「Ｓ３の累積加算値」の極性を反転する。
比較器においては、Ｐｒｅ−１部を受信している間はＳｘの値が正の数値であった場合にゼロ信号を、それ以外の場合にはＳｙを出力する。一方、Ｐｒｅ−２部を受信している間はＳｘの値が正の数値であった場合にゼロ信号を、それ以外の場合にはＳｙを出力する。ブロードキャスト・バーストのプリアンブルＰｒｅ−１部を受信している際には、Ｓｘの値が負の数値である筈なので、Ｓｘの値が正の数値となった時点でブロードキャスト・バーストのプリアンブルＰｒｅ−１部を受信している確率はゼロとみなし、ゼロ信号を出力する。また、ブロードキャスト・バーストのプリアンブルＰｒｅ−２部を受信している際には、Ｓｘの値が正の数値である筈なので、Ｓｘの値が負の数値となった時点でブロードキャスト・バーストのプリアンブルＰｒｅ−２部を受信している確率はゼロとみなし、ゼロ信号を出力する。この処理によりＰｒｅ−１部とＰｒｅ−２部の識別を行ない、誤検出を防いでいる。
【０１９２】
（３）ＩＥＥＥ８０２．１１ａ受信機として動作している際にコマンドＳＹＮＣ＿ＴＢＣ＿ＰＡＲＡ＿ＳＴＡＲＴ＿１１Ａ＿ＳＥＡＲＣＨ又はＳＹＮＣ＿ＴＢＣ＿ＰＡＲＡ＿ＳＣＡＮを受け取った場合：
極性反転においては、極性反転は行なわない。
比較器においては、Ｓｘの値に関わらずＳｙを出力する。すなわち、この場合、ディジタル・フィルタの出力信号並びに０．８マイクロ秒前に受信した信号の各信号に関する信号処理を行なう必要はない。
【０１９３】
上述した手順で処理が行われ比較器から出力された信号を基にＩ−Ｑペアより振幅値を算出し、Ｉ−Ｑペアとこの振幅値が、ピーク推定処理へと渡される。
【０１９４】
次いで、ピーク推定処理について説明する。ピーク推定ブロックには、コントローラからのコマンド・パラメータが入力されており、どのくらいの時間パケット捜索を行なうかの情報と、パケットを受信したか否かを判断するためのスレッショルド値が保持されている。この前提において、下記の処理を行なう。
【０１９５】
（１）入力された振幅値とスレッショルド値を比較し、振幅値がスレッショルド値を越えていた場合には、この時刻、Ｉ−Ｑ信号ペア、並びに振幅値を記憶する。
（２）スレッショルド値を越える振幅値が現れた後、設定期間（具体的には０．８マイクロ秒乃至２．４マイクロ秒）以内にスレッショルドを越える振幅値が再度出現した場合、これらをカップリングし高い振幅値を示したもののみを記憶する。
（３）最後に記憶した最大の振幅値を記憶してから設定期間だけ時間が経過したら、振幅値の極大値を抽出したものとみなし、記憶されている時刻を仮受信タイミングとして認識し、且つ記憶されているＩ−Ｑ信号ペアのＡｒｇｕｍｅｎｔを仮周波数オフセット値として認識する。さらに、パケットのプリアンブルを発見した旨のトリガ信号を生成する。
【０１９６】
図２６及び図２７には、ここまでの一連の処理の流れを示している。但し、図２６はＨ／２アップリンク又はＩＥＥＥ８０２．１１ａ受信時におけるタイミング検出部内部信号と状態を示し、図２７はＨ／２ダウンリンク・ブロードキャスト・バースト受信時におけるタイミング検出部内部信号と状態を示している。
【０１９７】
各図に示す通り、Ｈ／２のアップリンク又はＩＥＥＥ８０２．１１ａ受信時は１回のピークにてパケット受信を認識するが、Ｈ／２のダウンリンク・ブロードキャスト・バースト受信時は２回のピークを抽出することによりパケット受信を認識する。特に初期同期時には、アップリンク・バーストとブロードキャスト・バーストを見極める必要があるため、Ｈ／２のダウンリンク・ブロードキャスト・バースト受信の認識は厳しく設定されている。
【０１９８】
次に、パケット検出部内部に構成される正規化回路（Ｎｏｒｍ．のブロック）の内部構成とその動作について、図２８を参照しながら説明する。このブロックでは、第１入力の信号を第２入力の信号値で正規化する処理が行なわれる。
【０１９９】
まず、第２入力の値において１がセットされている最上位ビットの位置を抽出し、第１入力及び第２入力とも上記「１がセットされている最上位ビットの位置」が最上位ビットになるようビット・シフトする。さらに、シフト後の第２入力の値でテーブル引きを行ない、この値の逆数値構成要素を出力する。この値に定数を加算したものが正規化のための係数となり、第１入力にこの係数を乗じることにより正規化された信号が出力される。
【０２００】
Ｅ−４−２．タイミング検出器
タイミング検出部内部の動作周波数は４０ＭＨｚを想定している。２０ＭＨｚ処理だと、時間軸分解能が不十分だと判断したのが主な理由である。ＡＷＧＮチャネルにおいては２０ＭＨｚ処理でも優位差はないが、例えばＢＲＡＮチャネルのように１０ナノ秒毎に各素波が到着する伝播路モデルにおいては、２０ＭＨｚ分解能だと各遅延素波の電力を正確に算出できない。これに起因して、ＦＦＴへフィードする信号の時間窓がずれるのだが、ＢＲＡＮ−Ｃチャネルなどのように適度に遅延分散が大きいチャネルにおいてはこの影響が無視できないことが分っている。
【０２０１】
図２９には、タイミング検出部の内部構成を示している、タイミング検出部への入力信号は、周波数オフセットが補正された受信信号であり、Ｈ／２ ＡＰやＩＥＥＥ８０２．１１ａの同期処理部として動作する際には、パケット検出部が出力した仮周波数オフセット値を用いて入力信号を補正したものをタイミング検出部の入力とする。また、Ｈ／２ ＭＴとして動作している際には、過去に測定した周波数オフセット値を用いて補正したものがタイミング検出部の入力となる。
【０２０２】
タイミング検出処理は、基本的には、受信したプリアンブルＰｒｅ−３部とタイミング検出部内に保持しているＰｒｅ−３部のレプリカとの相互相関を算出することにより行なわれる。相互相関の算出はＰｒｅ−３部の有効シンボル長に渡り計算される（具体的には３．２マイクロ秒）。相互相関値は、上述したパケット検出部が抽出した仮受信タイミングを中心に１．６マイクロ秒乃至３．２マイクロ秒の時間窓範囲で計算し、相互相関値の最も高いタイミングが受信タイミングとなる筈である。
【０２０３】
しかし、遅延パスを伴うチャネルにおいては、ここで単純に最も相互相関値が高いタイミングを受信タイミングとして認識することは得策ではない。
【０２０４】
例えば、図３０に示すような２波チャネルを介して信号が受信された場合を考えてみる。この場合、シンボルは図３１のように受信され、タイミング検出部が最も相互相関値が高いタイミングを受信タイミングとして認識した場合には、図示されたＦＦＴウィンドウで示された区間の信号をＦＦＴへフィードしてしまう。これにより、１つ後ろのシンボルのエネルギーが混入することになり、シンボル間干渉が生じる結果となる。
【０２０５】
このような事態を防ぐため、タイミング検出部は、遅延パス・チャネルにおいて、図３２に示すように、先に到着した素波を基準に受信タイミングを決定すべきである。
【０２０６】
これを実現するために、タイミング検出部内部では、下記の手順で先に到着した素波を模索する。各タイミングにおける相互相関値を計算し、これをすべて最大ピーク抽出（Max Peak Extraction）ブロックに入力する。このブロックの内部では、まず、相互相関値が最大となるタイミングを抽出し、さらに、この相関値の６０％（乃至８０％）を越える相関値が出現する最前方のタイミングを受信タイミングとして抽出する。図３３には相関値に基づいて受信タイミングを抽出する様子を示している。
【０２０７】
実際には、さらに後方にマージンを持たせるため、タイミング検出部が抽出した受信タイミングよりも幾らか（例えば２００ナノ秒分）前方からの信号をＦＦＴへとフィードする。このマージンは、少なくすればするほど１つ後ろのシンボルからの干渉を受け易くなり、多くすればするほど１つ前のシンボルからの干渉を受け易くなる（すなわち、潜在的に遅延波に弱くなる）。
【０２０８】
Ｅ−４−３．周波数オフセット測定部
周波数オフセット測定部内部の動作周波数は２０ＭＨｚを想定している。
【０２０９】
図３４には、周波数オフセット測定部の内部構造を示している。周波数オフセット測定部の入力信号は、３．２マイクロ秒前に受信した信号との複素共役乗算結果である。複素共役乗算を行なう回路はパケット検出部の入力信号生成に用いられた回路と共用することが可能であり、周波数オフセット測定部がアクティベートされる際には、複素共役乗算を行う回路には、現在受信した信号と３．２マイクロ秒前に受信した信号がフィードされるようスイッチされる。
【０２１０】
周波数オフセット測定部内部では、入力されてきた信号の累積加算が行なわれているだけであり、この処理がプリアンブルＰｒｅ−４部の受信開始時辺りからＰｒｅ−４部を受信し終える直前まで行なわれる。
【０２１１】
周波数オフセット測定部は、パケット検出部の出力する仮周波数オフセット値と同様、周波数オフセット値をＩ−Ｑベクタで出力する。このＩ−Ｑベクタを角度情報に変換するためにａｒｃｔａｎ（）を計算するブロックが必要となる。この処理は、図３５に示す回路で行われる。
【０２１２】
ａｒｃｔａｎ（）は、Ｉ軸信号とＱ軸信号を入力とし、角度情報［ｒａｄｉａｎ］を出力する。まず、入力されたＩ軸信号はＱ軸信号により正規化し、正規化された信号値によってテーブル参照することによって角度情報を抽出する。正規化の手法は、パケット検出部の構成要素である正規化回路（Normalization）ブロックと全く同様である。
【０２１３】
なお、ａｒｃｔａｎ回路は、パケット検出部の出力又は周波数オフセット測定部の出力（ともにＩ−Ｑ信号）を入力信号として動作する。どちらが入力されるかは、パケット検出部又は周波数オフセット測定部のいずれが現在アクティブなのかに応じてスイッチされる。
【０２１４】
基本的には、１パケットの受信当たり２回動作するだけなので動作周波数に縛りはないが、処理遅延を最小限にできる周波数で動作させるべきだろう。
【０２１５】
周波数オフセット測定部とａｒｃｔａｎ（）により生成された周波数オフセット値は、スコープが±１５６．２５ｋＨｚしかない。しかし、実際には、これを上回る周波数オフセット値を持った信号が入力される可能性がある。そこで、最終的な周波数オフセット値は、周波数オフセット測定部とａｒｃｔａｎ（）により生成された周波数オフセット値に加え、パケット検出部が出力した信号をも参照して決定する。パケット検出部が出力する仮周波数オフセット値はスコープが±６２５．０ｋＨｚまであり、パケット検出部が出力するＩ−Ｑ信号のコンステレーションからおおまかな周波数オフセットの範囲を判定することが可能である。上記で説明した処理を行なうのが、図３６に示す精密周波数オフセット算出（Precise Frequency Offset Calculation）回路である。
【０２１６】
精密周波数オフセット算出回路は、１パケットの受信につき１回実行される。図３６に示すように、精密周波数オフセット算出回路は、パケット検出部の出力と周波数オフセット測定部の出力と、ａｒｃｔａｎ（）回路の出力を入力信号としている。パケット検出部の出力と周波数オフセット測定部の出力から判断される条件に応じて、ａｒｃｔａｎ（）回路の出力値に対して補正処理を行なう。具体的には、判断条件並びに補正は、下式に示す通りである。
【０２１７】
【数２】

【０２１８】
上式において、Ｓ_ａ．ｉ、Ｓ_ａ．ｑ は周波数オフセット測定部の出力値、Ｓ_ｂ．ｉ、Ｓ_ｂ．ｑ はパケット検出部の出力値、Ａｒｇｕｍｅｎｔは周波数オフセット測定部の出力に基づいて計算したａｒｃｔａｎ（）回路の出力である。
【０２１９】
このようにして生成された周波数オフセット値は、オシレータに入力され、オシレータの出力と受信信号が乗算されることにより周波数オフセットの補正処理が完了する。オシレータは一般的な回路構成のものを適用することができるので、本明細書では説明を省略する。
【０２２０】
Ｅ−４−４．ディジタル・ゲイン・コントロール部
ディジタル・ゲイン・コントロール部内部の動作周波数は２０ＭＨｚを想定している。
【０２２１】
図３７には、ディジタル・ゲイン・コントロール部の内部構成を示している。ディジタル・ゲイン・コントロール部の入力信号は、受信信号の電力値であり、内部で各シンボル（サンプル）の累積加算を行ない、平均電力を算出する。この平均電力値を基に受信信号レベルを安定化（ｓｔａｂｉｌｉｚｅ）させる目的で受信信号と乗算する係数をテーブル引きにより抽出する。
【０２２２】
パケット検出部がパケットを発見しこれを確定させたことをトリガにＡＧＣアンプへの制御信号をロックするが、このロックされた制御信号により増幅されたシンボルが入力されるまでそれなりの遅延が生じる（フィルタによる遅延が主原因である）。ディジタル・ゲイン・コントロール部は、パケット検出部がパケットを発見したことを確定してから、さらにこの遅延分だけ待ってから電力値の累積加算を開始し、累積加算を３．２マイクロ秒にわたり行なう。
【０２２３】
ルックアップ・テーブルでは、電力値→振幅係数の変換が行なわれる。
【０２２４】
Ｅ−４−５．プリアンブル抽出部
プリアンブル抽出部は、タイミング検出部の出力する受信タイミング情報に応じてメモリに格納されているプリアンブルのＰｒｅ−３部並びにＰｒｅ−４部を抽出し、抽出したＰｒｅ−３部並びにＰｒｅ−４部に対して周波数オフセット補正を行ない、さらに、振幅補正を行なった後にＦＦＴに対して信号をフィードするブロックである。
【０２２５】
上述した、タイミング検出部、周波数オフセット測定部、ディジタル・ゲイン・コントロール部におけるすべての処理が終了したことをトリガに、プリアンブル抽出部はアクティベートされる。
【０２２６】
なお、同期処理部からはプリアンブルＰｒｅ−１部並びにＰｒｅ−２部は出力しない。プリアンブルＰｒｅ−３部並びにＰｒｅ−４部は、後段の伝送路推定部において、リファレンス・チャネル・ベクタ生成の目的で利用される。Ｐｒｅ−３部とＰｒｅ−４部は同一信号が周回して送信されてくるため、両者を同位相加算してリファンレス・チャネル・ベクタを生成してやれば、チャネル・ベクタの精度はＳＮＲ換算で３ｄＢ向上する。
【０２２７】
一方、プリアンブル抽出部が動作し始める頃にはプリアンブルＰｒｅ−３部並びにＰｒｅ−４部は既に受信し終わっており、この分、後段のブロックに信号を受け渡すまでにタイムラグが生じている。このタイムラグは特にＩＥＥＥ８０２．１１ａの受信機においてはクリティカルな問題となる（信号を受信し終わってから１６マイクロ秒以内にＡＣＫを返送しなければならない場合が存在するため、受信処理はなるべくタイムラグのないように終了させる必要がある）。
【０２２８】
そこで、プリアンブル抽出部では、Ｐｒｅ−３部とＰｒｅ−４部を時間軸信号の時点で同位相加算し、加算した結果をＦＦＴにフィードしてやることによりプリアンブル部のＦＦＴ実行を１回で終了させることにしている。
【０２２９】
Ｅ−４−６．シンボル抽出部
シンボル抽出部は、プリアンブル抽出部がプリアンブルＰｒｅ−３部並びにＰｒｅ−４部をＦＦＴにフィードした後にアクティベートされ、その後、ＯＦＤＭシンボルを受信する毎に次々にＦＦＴへ信号をフィードしていく。基本的な処理内容はプリアンブル抽出部とほとんど同様であるため、回路的には完全に同一回路で実現されている。唯一、シンボル抽出部においては、Ｐｒｅ−３部並びにＰｒｅ−４部の同位相加算処理が行なわれないだけである。
【０２３０】
シンボル抽出部は、コントローラから、SYNC_TBC_PARA_BE_IDLEのコマンドを受け取るまで延々と処理を繰り返す。
【０２３１】
Ｆ．伝送路推定部
伝送路推定部に必要とされる処理を以下の通りと定義した。
【０２３２】
（１）チャネル推定
プリアンブル（既知系列）を用いたチャネル・ベクタの抽出とシンボルとの複素共役乗算によるチャネル等化
（２）残留周波数オフセット補正
パイロット・サブキャリアを用いて残留周波数オフセットの検出と補正
（３）サンプル・タイミングのドリフト対策
送受信間の相対クロック周波数の不一致に起因する受信タイミングのドリフトに起因して周波数軸上で基準位相が旋回する様を補正
（４）チャネル・ベクタ更新
仮判定後シンボルを用いてリファレンスを更新しフェーディングをゆっくり追従
【０２３３】
以下、伝送路推定部の構成及び動作について詳解する。
【０２３４】
Ｆ−１．コントローラから伝送路推定部への制御情報
伝送路推定部へのメインの入力信号はＦＦＴの出力（すなわちサブキャリア信号）であるが、このＦＦＴからフィードされる信号に対して伝送路推定部がどのような処理を行なうべきかを指示する信号がコントローラから入力されることを想定している。コントローラからの指示信号は下表に示す４つを想定している。
【０２３５】
【表７】

【０２３６】
以下、各数値が示すメッセージの内容について説明する。
【０２３７】
Ｆ−１−１． OPERATION_MODE
OPERATION_MODEは、同期処理部にどのシステムの同期系処理を行なわせるかを指示する環境変数である。
【０２３８】
OPERATION_MODEに設定すべき数値は下表に示す３通りであり、２ビット情報となるが、伝送路推定部においては、OPERATION_MODEの値により、ＭＴの受信処理とＡＰの受信処理を変更することはないため、ＩＥＥＥ８０２．１１ａの受信処理を行なうのかＨ／２の受信処理を行なうのかを示す１ビット情報が提供されれば十分である。
【０２３９】
【表８】

【０２４０】
Ｆ−１−２． iSymbolIndex
伝送路推定部にはＦＦＴの演算結果がサブキャリア単位で入力されてくることを想定している。iSymbolIndexは、現在入力されてきているサブキャリアがパケット（ＰＤＵトレイン）の何番目のＯＦＤＭシンボルに格納されていたかを示す信号である。図３８に示すイメージで入力することを想定している。
【０２４１】
ただ、このカウンタ値は現状４８を最大値にsaturateさせても構わない。６ビット程度で構成するとよいだろう。
【０２４２】
なお、Ｈ／２ダウンリンク受信（ＭＴの受信処理）時において、既に同一のＡＰから多量のパケットを受信した経験がある場合には、図３９に示すようにiSymbolIndex値を入力してやると若干の伝送特性良化が期待できる。同期処理部において算出したＡＰとの周波数オフセット値が十分にリファインされていることをあてにし、伝送路推定部内で想定する残留周波数オフセット値のスコープを狭めることにより、伝送特性の改善を期待するものである。
【０２４３】
Ｆ−１−３． iModMode
iModModeは、現在入力されてきている信号の変調方式を示す情報であり、ＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭの４種類を想定している。最小で２ビット情報となる。伝送路推定部は、符号化率にはInsensitiveである。
【０２４４】
異なる変調方式のシンボルが一つのパケットに存在する場合があるが、この場合は適時iModModeの値を変更する。
【０２４５】
Ｆ−１−４． iFreqCoherent
iFreqCoherentは、伝送路のチャネル・ベクタを算出する際に隣接するサブキャリアの情報を参照してもよいか否かを指示するフラグである。差し当たり、当該パケットにおける全シンボルにおいて最も高いビットレートを提供する部分におけるPHY_MODEが以下のいずれかである場合には１を、それ以外の場合には０を入力するとよいだろう。
【０２４６】
ＢＰＳＫ 符号化率Ｒ＝１／２
ＢＰＳＫ 符号化率Ｒ＝３／４
ＱＰＳＫ 符号化率Ｒ＝１／２
【０２４７】
ＩＥＥＥ８０２．１１ａの受信を行なう際には、PHY_MODEがペイロード部２シンボル目の受信処理を行なう段階にならないと明らかにならない点に注意が必要である。
【０２４８】
上記では、iFreqCoherentは、PHY_MODEにより一意に確定する場合を示したが、同期処理部が伝送路の遅延分散に類する情報を抽出する場合には、この情報を伝送路推定部にフィードしてやるといった構成も考えられる。
【０２４９】
Ｆ−２．制御信号入力タイミング
上述したコントローラからの各信号をどのタイミングで入力すべきかは、Ｈ／２の受信機として動作するのか、あるいはＩＥＥＥ８０２．１１ａの受信機として動作するのかによって若干相違する。
【０２５０】
Ｆ−２−１．Ｈ／２受信機として動作する場合
Ｈ／２の場合、ＰＤＵトレインを構成するＬＣＨ／ＳＣＨの数、また各々のトランスポート・チャネルにおけるPHY_MODEは、信号が送受信される前に確定している（ＭＴはブロードキャスト・バーストに格納されている情報をデコードすることにより抽出済みの筈である）。
【０２５１】
したがって、iModMode（PHY_MODEより一意に確定)並びにiFreqCoherent（現状ではPHY_MODEにより一意に確定）は、ＰＤＵトレインの受信処理開始と同時に入力可能である。この場合の制御信号の入力タイミングは図４０に示す通りとなる。
【０２５２】
Ｆ−２−２．ＩＥＥＥ８０２．１１ａ受信機として動作する場合
ＩＥＥＥ８０２．１１ａの場合、パケットを構成するシンボル数やPHY_MODE相当の情報はペイロード部の１シンボル目に格納されている。したがって、これを復号しないことにはiModMode並びにiFreqCoherentとも設定しようがない。この場合の制御信号の入力タイミングは図４１に示す通りとなる。
【０２５３】
ＩＥＥＥ８０２．１１ａの場合には、パケットの先頭部（ペイロード部の１シンボル目）に、該パケットの長さ、変調クラスなどを示すＰＬＣＰヘッダが格納されている。ペイロード部２シンボル目以降の情報部の変調方式はこの部分をデコードしないと抽出できないため、iFreqCoherentの値を、iSymbolIndex＝２のタイミングでも入力する。
【０２５４】
Ｆ−３．内部処理手順
前述したように、伝送路推定部における処理内容は以下の通りである。
【０２５５】
（１）チャネル・ベクタとの複素共役乗算
（２）残留周波数オフセット検出と補正
（３）受信タイミングのドリフト対策
（４）チャネル・ベクタ更新
【０２５６】
以下、各処理の手順について詳解する。
【０２５７】
Ｆ−３−１．チャネル・ベクタとの複素共役乗算
パケットを受信すると、まず、プリアンブルＰｒｅ−３部／Ｐｒｅ−４部がＦＦＴから入力される。伝送路推定部では、Ｐｒｅ−３部／Ｐｒｅ−４部より得られる複素振幅値をチャネル・ベクタの初期値として扱う。この値は内部に保持しておき、受信シンボルとの間で複素共役乗算を行なう（差分（differential）をとる）。
【０２５８】
サブキャリアはおよそ１６ＭＨｚにわたって配置されるため、周波数軸上のCoherencyはほとんど期待できないものと仮定している。そのため、チャネル・ベクタは、サブキャリア毎に生成しておき、情報が変調されたサブキャリアが入力されると、同じ周波数に配置されたチャネル・ベクタと複素共役乗算を行なう。
【０２５９】
すなわち、入力信号がＰｒｅ−３部／Ｐｒｅ−４部である場合には、入力されたシンボル（サブキャリア）をチャネル・ベクタとして格納し、入力信号が情報シンボルである場合には、格納されたチャネル・ベクタと入力シンボルとの間で複素共役乗算を行う。複素共役乗算は、１シンボル（サブキャリア）が入力される毎に１回処理が行なわれる。
【０２６０】
Ｆ−３−２．残留周波数オフセット検出と補正
ＦＦＴには同期処理部で周波数オフセットを補正した信号が入力されるが、実際には同期処理部で補正しきれなかった残留周波数オフセットが存在している。そこで、伝送路推定部においてこの残留周波数オフセットを追従する処理を行なう。
【０２６１】
各ＯＦＤＭシンボルには、既知パターンであるパイロット・サブキャリアが４本挿入されているので、これを用いて、１ＯＦＤＭシンボルを受信する毎に逐次周波数オフセット値の更新を行なう。
【０２６２】
すなわち、残留周波数オフセット値の検出は１ＯＦＤＭシンボルを受信する毎に１回行なわれ、この検出結果は次のＯＦＤＭシンボル受信時に反映される。残留周波数オフセット値の反映（複素共役乗算）は、チャネル・ベクタの位相を回転させることにより行なうため、１シンボル（サブキャリア）が入力される毎に１回行なわれる。
【０２６３】
Ｆ−３−３．受信タイミングのドリフト対策
マスター・クロックが送受間でずれていると、受信タイミングもドリフトしていく。これに起因して、サブキャリア毎の基準位相値が周波数軸上で旋回し、中心周波数から遠い周波数にて送受信されるサブキャリアの基準位相が大きく回転してしまう。
【０２６４】
これを補正するために、中心周波数から遠い周波数にて送受信される幾つかのサブキャリアの伝送路推定後の信号点配置を参照することにより受信タイミングのドリフト具合を検出し、補正をかける。
【０２６５】
残留周波数オフセット値の検出同様、ドリフト具合の検出は１ＯＦＤＭシンボルを受信する毎に１回行なわれ、この検出結果は次のＯＦＤＭシンボル受信時に反映される。受信タイミング・ドリフト情報の反映（複素共役乗算）は、チャネル・ベクタの位相を回転させることにより行なうため、１シンボル（サブキャリア）が入力される毎に１回行なわれる。
【０２６６】
Ｆ−３−４．チャネル・ベクタ更新
チャネル・ベクタは、プリアンブルＰｒｅ−３／Ｐｒｅ−４部を保持することにより初期値を得るが、情報シンボルを受信する毎に、このベクタをリファインする目的で更新していく。チャネル・ベクタのリファインは各周波数のサブキャリア毎に独立して行なうため、１シンボル（サブキャリア）が入力される毎に１回行なわれる。
【０２６７】
Ｆ−４．伝送路推定部の内部構造
図４２には、伝送路推定部の内部構造を機能単位別に示している。また、図４３には、伝送路推定部の全体ブロックを回路ベースで示している。以下、各図を参照しながら、伝送路推定部の各機能ブロックにおける処理内容について詳解する。
【０２６８】
Ｆ−４−１．チャネル・ベクタと複素共役乗算
伝送路推定部には、プリアンブル（Ｐｒｅ−３部／Ｐｒｅ４部）とペイロード部が順次入力されてくるが、プリアンブル部が入力されている間は、入力シンボルがチャネル・ベクタとしてＦＩＦＯバッファに蓄積される。この様子を図４４に示している。
【０２６９】
蓄積するチャネル・ベクタは２種類用意されている。一方は入力されてきたプリアンブル信号を既知サブキャリア・パターンに応じて極性を反転したものをそのまま格納し、他方は隣接サブキャリアと重み付け加算した後に格納する。重み付け加算においては、サブキャリアの振幅を１．０倍したものに両隣接サブキャリアの振幅を０．５倍したものを加算し、加算結果を２で割った値を格納している。なお、図４４中のシンボル内に表記されている数値はサブキャリア番号であり、ＰはＰａｄシンボルであることを示している。
【０２７０】
チャネル・ベクタが２系統用意されているのは、周波数軸上のコヒーレンシーを期待してよいか否かにより使い分けるためである。期待してよいか否かはコントローラから入力されるiFreqCoherentの１ビット情報により決定され、この値に応じてチャネル・ベクタ・バッファの出力セレクタをスイッチする。チャネル・ベクタ・バッファの出力セレクタは、Ｈ／２受信機の場合とＩＥＥＥ８０２．１１ａ受信機の場合で動作が異なる（前述）。
【０２７１】
次に、ペイロード部が入力されてきている際の動作について図４５を参照しながら説明する。ＦＦＴから順次サブキャリア（シンボル）がロードされる毎に、ロードされたサブキャリアと同一の周波数キャリアに相当するチャネル・ベクタが格納部から順次出力される。図４５では、iFreqCoherentとして１が入力され、チャネル・ベクタとして隣接サブキャリア情報を参照したものを利用する場合を示している。この場合、図４４で格納した２系統のチャネル・ベクタのうち、下方のＦＩＦＯバッファに格納されたチャネル・ベクタがセレクタにより選択されることになる。
【０２７２】
Ｆ−４−２．残留周波数オフセット検出／補正並びに受信タイミングのドリフト対策
残留周波数オフセットに関しては、ＯＦＤＭシンボルに４つ挿入されているパイロット・サブキャリアを用いて残留周波数オフセット値を推定し、２次ループ・フィルタにて補正をかける。
【０２７３】
また、受信タイミングのドリフトに関しては、中心周波数から遠い周波数にて送受信される幾つかのサブキャリアにおける伝送路等化後の信号点配置を参照することにより受信タイミングのドリフト具合を検出し、補正をかける。受信タイミングのドリフトに起因する基準位相の旋回の補正も同様に２次ループ・フィルタを用いて行なう。
【０２７４】
但し、受信タイミングのドリフト対策に関しては、ＢＰＳＫ変調時には補正を行なわずとも大きな特性の劣化を伴わずに伝送が可能であることが分っているため、ＱＰＳＫ、１６ＱＡＭ、並びに６４ＱＡＭの変調が行なわれている場合にのみ受信タイミングのドリフト対策を行なうこととする。
【０２７５】
図４６には、これらの補正を行なうための処理動作を図解している。各ループ・フィルタへの入力値は、伝送路等化後のパイロット・サブキャリアを４本分同位相加算した結果のＩ−Ｑシンボルのａｒｇｕｍｅｎｔである。周波数オフセットが存在した場合にはすべてのサブキャリアに対して同じ基準位相のシフトが生じている筈であり、パイロット・サブキャリア４本を同位相加算することにより雑音への耐性を強める。ａｒｇｕｍｅｎｔを求めるのは面倒なのでＱ軸信号でこれを代用する。
【０２７６】
また、この系からは推定された基準位相オフセット値が出力され、出力値は受信タイミング・ドリフト対策ブロックが生成する基準位相値と加算された後にオシレータ・ブロックにおいてＩ−Ｑベクタ表現に変換される。このＩ−ＱベクタをＦＩＦＯバッファから出力されてくるチャネル・ベクタと乗算することによりチャネル・ベクタの残留周波数オフセットへの追従と受信タイミング・ドリフトの対策が行なわれている。
【０２７７】
一方、受信タイミング・ドリフト対策には、中心周波数から遠いサブキャリア幾つか分の情報を用いる。受信タイミングがΔｔ秒だけドリフトすると、中心周波数からｆ［Ｈｚ］離れたサブキャリアにおける基準位相オフセット値θ_f［ｒａｄｉａｎ］は、下記の式で表される。
【０２７８】
【数３】

【０２７９】
すなわち、外側に配置されたサブキャリアの方が受信タイミングのドリフトには強いsensibilityを有していることになる。これが、中心周波数から遠いサブキャリア幾つか分の情報を用いる理由である。
【０２８０】
受信タイミング・ドリフト検出への入力は、伝送路等化後の信号に対して、推定される信号コンステレーション成分（図４６におけるＤｅｃブロックの出力）を差し引いたものに相当する。推定される信号コンステレーションはＤｅｃブロックの中で仮判定を行なうことにより抽出される。もし、この推定される信号コンステレーションが正確で、且つ周波数オフセット並びに受信タイミング・ドリフトが生じていなければ、受信シンボルに対して課せられた変動分が受信タイミング・ドリフト検出に入力される筈である。そこで、サブキャリア・シンボルＳに対して下式に示す計算を行ない、変動分をＰとして抽出する。
【０２８１】
【数４】

【０２８２】
なお、Ｈｉｇｈ ＢａｎｄシンボルとＬｏｗ Ｂａｎｄシンボルで減算を行なっているため、伝送路に周波数特性が存在しないと仮定すれば、残留周波数オフセットの影響はＰには現れない。
【０２８３】
上記の式により算出されたシンボルＰのＱ軸の値をループ・フィルタに入力し、受信タイミングのドリフトに起因する基準位相の周波数軸上での旋回分を算出する。
【０２８４】
受信タイミングのドリフトに起因する基準位相の周波数軸上での旋回を補正するためには、サブキャリア毎に異なる基準位相値を算出する必要があるが、この処理が図４６中のＣａｌ．ブロックで行なわれる。
【０２８５】
Ｆ−４−３．チャネル・ベクタ更新
チャネル・ベクタは、シンボルを受信する毎に更新する。更新は、Ｖｎを次状態のチャネル・ベクタ、Ｖｃを現状態のチャネル・ベクタ、Ｖｕを更新用チャネル・ベクタとした場合に、次式によりＶｎを生成することによって行なわれる。
【０２８６】
【数５】

【０２８７】
ここで、αはForget Factorであり、０．９５辺りの数値である。
【０２８８】
図４７には、チャネル・ベクタ更新の処理動作を図解している。Ｖｕは、受信サブキャリア（シンボル）からＤｅｃブロックから出力される「推定される信号コンステレーション」成分を差し引いたものである。上記の「推定される信号コンステレーション」が正しく判定されていれば、Ｖｕは最新のチャネル・ベクタとなるので、この情報でＶｃを更新することによりゆったりと変動するフェーディングなどに追従させることを考慮している。
【０２８９】
Ｆ−４−４．仮判定ブロック
仮判定ブロック（図４６中のＤｅｃ．ブロック）では、伝送路等化後のシンボルとチャネル・ベクタが入力され、シンボルにおける変調信号コンステレーションを推定する。要するに、送信側でどの信号点で送信したのかを仮判定する処理を行ない、その結果を出力する。さらに、入力された変調シンボルから軟判定ビットを抽出するＤｅｍａｐｐｅｒ相当の処理も行なう。この出力は、伝送路推定部の出力でもあり、デインタリーバへとフィードされることになる。
【０２９０】
仮判定には、伝送路等化後のシンボルとチャネル・ベクタの他、現在どの変調方式にて送受信されているのかの情報（iModMode）も入力され、変調方式に応じて仮判定処理ならびＤｅｍａｐ処理を適応的に行なう。図４８には、仮判定ブロックの構造を図解している。
【０２９１】
Ｆ−４−５．各種設定パラメータ
伝送路推定部においては、各所にループ・フィルタが用いられている。下表には、現状ほどよいと判断されている各種ループゲイン値を示している。
【０２９２】
【表９】

【０２９３】
なお、受信タイミング・ドリフト対策部のループ・フィルタへの入力値は、１サブキャリア当たりの位相旋回量に正規化した値であることを前提としている。
【０２９４】
【表１０】

【０２９５】
【表１１】

【０２９６】
［追補］
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。
【０２９７】
【発明の効果】
本発明によれば、送信パワー・アンプの前段にスイッチを設け、伝送レートモードに応じてパワー・アンプへの入力信号を変更することにより、各々の伝送レートモードに必要な分だけのバックオフにて電源効率を提供することが可能となる。これにより、省電力化が図れるようになるとともに、低伝送レートモード時には送信電力を上げることが可能となる。
【０２９８】
また、本発明によれば、受信振幅から受信電力値を算出する前にセレクタを設け、受信振幅がＡ／Ｄコンバータの絶対値振幅の最大値であった場合には、その数倍の振幅値を基に電力値を算出することにより、急激に高い受信電力で信号を受信した場合、より高速にＡＧＣアンプにおける受信信号レベルの設定を行なうことが可能になる。また、デシベル表記にてループ・フィルタを構成することにより、急激に受信電力が下がった場合においても、急峻に増幅度を上げることが可能になる。
【０２９９】
また、本発明によれば、プリアンブル部の自己相関を測定することにより受信パケットの存在を認識する構成となっているが、自己相関算出ブロックを複数段にわたり構成し、各段において算出された相関値を受信電力値で正規化し、格段で算出された正規化された相関値を複数段にわたり加算してプリアンブルの自己相関を測定することによって、受信電力に依存しない自己相関値を算出することができる。また、受信電力の急峻な上昇によりパケット受信時刻を取り間違えるようなことを防ぐことが可能である。また、Peak Examination処理を同様に構成することにより、自己相関値の極大値を抽出することが可能である。
【０３００】
また、本発明によれば、詳細の受信タイミングの検出を、既知信号系列と相互相関値により求める構成となっているが、ある一定の時間窓に関して相互相関値を算出し、その最大値の６０％乃至８０％程度の値を閾値とし、この閾値を上回る相関値が最大値出現の以前に存在する場合には、閾値を上回る相関値が出現する最も早い時刻を受信タイミングとして抽出するので、遅延分散が存在する環境においても、受信パケットの先頭位置をより的確に抽出することができ、シンボル間干渉の影響を最小限にとどめることが可能である。また、タイミング検出の入力信号に対して、パケット検出で得られた暫定周波数オフセット値にて補正を行なうことにより、大きな周波数オフセットが存在する信号を受信した場合であっても、好適にタイミング検出処理を行なうことが可能であるとともに、暫定周波数オフセット値を補正に用いるため処理遅延をほとんど考慮する必要がない。
【０３０１】
また、本発明によれば、複数サブキャリア毎に電力が充填されているプリアンブルによりラフな周波数オフセット値をマクロ情報として算出するとともに、全サブキャリアに電力が充填されているプリアンブルにより詳細な周波数オフセット値をマイクロ情報として算出し、マイクロ情報で得られている周波数オフセット値に対して、マクロ情報で得られている値とマイクロ情報で得られている振幅値を基に補正を行なうことにより、最終的な周波数オフセット値の検出値を抽出し、このような手順で得られた最終的な周波数オフセット値の検出値を基に、オシレータを駆動し、オシレータの出力と受信信号を１回の乗算を行なうことにより周波数オフセットを補正することができる。過去に知られている方法では、暫定周波数オフセット値により１次的な補正を行ない、さらに詳細な周波数オフセット値により２次的な補正を行なう必要があったが、この手間（周波数オフセットの補正すなわちオシレータの出力との乗算処理)が半分に軽減される。また、Ａｒｃｔａｎ回路を構成することにより、簡易な構成で受信信号の振幅値などに依存しないＡｒｃｔａｎ値を求めることが可能である。
【０３０２】
また、本発明によれば、ディジタル・ゲイン・コントロール処理を付加することにより、アナログ・アンプによるＡＧＣで補正しきれなかった受信信号振幅の変動を吸収し、後段の処理ブロックにおける語長を制限しても特性を犠牲にしないことが可能である。
【０３０３】
また、本発明によれば、プリアンブルのＰｒｅ−３部とＰｒｅ−４部を時間軸信号時に加算してから出力することにより、チャネル・ベクタの精度を上げることが可能になるのみならず、ＦＦＴの実行回数を減らすことが可能である。
【０３０４】
また、本発明によれば、隣接サブキャリアの重み付け加算を行なったチャネル・ベクタと、隣接サブキャリアの重み付け加算を行なわないチャネル・ベクタを２系統生成し、伝送レートモードに応じてどちらのチャネル・ベクタにて伝送路推定処理を行なうかを判断するようになっているので、チャネル・ベクタの精度を上げることが可能になるのみならず、Ｈ／２、ＩＥＥＥ８０２．１１ａのどちらにも対応可能である。
【０３０５】
また、本発明によれば、情報シンボルの受信サブキャリアを仮判定によりチャネル・ベクタ推定値を算出し、内部に格納されているチャネル・ベクタと該チャネル・ベクタ推定値の差分から受信タイミングのドリフト具合を推定し、ループ・フィルタにより残留周波数オフセットの補正並びに受信タイミング・ドリフトの補正を行なうので、簡易な構成で且つ高精度に補正処理を行なうことができる。
【０３０６】
また、本発明によれば、情報シンボル（サブキャリア）を受信する毎に受信シンボルの信号点よりチャネル・ベクタを推定し、受信装置内に格納してあるチャネル・ベクタの更新を行なうので、信号受信過程においてフェーディングの変動などにより受信信号の基準位相や基準振幅が変動しているような環境においても、好適に受信処理を行なうことが可能である。また、簡易な回路構成で実現することができる。
【図面の簡単な説明】
【図１】 ＯＦＤＭシンボルの時間ビューを示した図である。
【図２】 ＯＦＤＭシンボルの周波数ビューを示した図である。
【図３】 Ｈ／２におけるブロードキャスト（同報通信）・バースト時のプリアンブルの構成を示した図である。
【図４】 Ｈ／２ダウンリンク・バースト時のプリアンブルの構成を示した図である。
【図５】 Ｈ／２アップリンク・バースト時のプリアンブルの構成を示した図である。
【図６】 ＩＥＥＥ８０２．１１ａのパケット・プリアンブルの構成を示した図である。
【図７】 ＭＡＣフレームの構成を示した図である。
【図８】 本発明の一実施形態に係る送信機の構成を模式的に示した図である。
【図９】 本発明の一実施形態に係る受信機の構成を模式的に示した図である。
【図１０】 通常の送信パワー・アンプに用いられるアンプの入出力特性を示した図である。
【図１１】 出力バックオフにして３ｄＢのマージンをとった場合の各伝送レートモードにおける所要ＳＮＲとＢＥＲの関係を示した図である。
【図１２】 伝送レートモードに応じて送信アンプに与えるバックオフ値を切り替えることができる送信機の構成（パワー・アンプ部分）を示した図である。
【図１３】 ディジタル処理によりＡＧＣアンプの制御を行なうコントロール・ループの構成を示した図である。
【図１４】 図１３中のゲイン・コントロール部の内部構成を示した図である。
【図１５】 コマンドＳＹＮＣ＿ＴＢＣ＿ＰＡＲＡ＿ＳＣＡＮの発行例を示した図である。
【図１６】 ＳＹＮＣ＿ＴＢＣ＿ＰＡＲＡ＿ＳＴＡＲＴ＿１１Ａ＿ＳＥＡＲＣＨ、ＳＹＮＣ＿ＴＢＣ＿ＰＡＲＡ＿ＳＴＡＲＴ＿Ｈ２ＵＬ＿ＳＥＡＲＣＨが発行された場合の処理を説明するための図である。
【図１７】 運良くブロードキャスト・バーストを一回で受信できた場合のＨ／２ダウンリンク受信処理手順を示した図である。
【図１８】 他のＭＴからのアップリンク・バーストをブロードキャスト・バーストと取り違えた場合のＨ／２ダウンリンク受信処理手順を示した図である。
【図１９】 コマンドＳＹＮＣ＿ＴＢＣ＿ＰＡＲＡ＿ＳＴＡＲＴ＿１１Ａ＿ＳＥＡＲＣＨ、ＳＹＮＣ＿ＴＢＣ＿ＰＡＲＡ＿ＳＴＡＲＴ＿Ｈ２ＵＬ＿ＳＥＡＲＣＨが発行されたときの処理を説明するための図である。
【図２０】 ＳＹＮＣ＿ＴＢＣ＿ＰＡＲＡ＿ＳＴＡＲＴ＿Ｈ２ＤＬ＿ＳＥＡＲＣＨ、ＳＹＮＣ＿ＴＢＣ＿ＰＡＲＡ＿ＳＴＡＲＴ＿Ｈ２ＤＬ＿ＲＥＣＥＩＶＥが発行されたときの処理を説明するための図である。
【図２１】 同期処理部の内部構造を機能単位別に示した図である。
【図２２】 回路ベースで表記した同期処理部の全体ブロック図である。
【図２３】 Ｈ／２ ＡＰ及びＩＥＥＥ８０２．１１ａとして動作する場合の同期処理部の構成を示した図である。
【図２４】 Ｈ／２ ＭＴとして動作する場合の同期処理部の構成を示した図である。
【図２５】 パケット検出部の内部構成を示した図である。
【図２６】 Ｈ／２アップリンク又はＩＥＥＥ８０２．１１ａ受信時におけるタイミング検出部内部信号と状態を示した図である。
【図２７】 Ｈ／２ダウンリンク・ブロードキャスト・バースト受信時におけるタイミング検出部内部信号と状態を示した図である。
【図２８】 パケット検出部内部に構成される正規化回路の内部構成を示した図である。
【図２９】 タイミング検出部の内部構成を示した図である。
【図３０】 ２パス・モデルを解して信号が受信された様子を示した図である。
【図３１】 図３０に示すような２波チャネルを介して信号が受信された場合のシンボル受信（シンボル間干渉）の様子を示した図である。
【図３２】 遅延パス・チャネルにおいて、図３２に示すように、先に到着した素波を基準に受信タイミングを決定してシンボル間干渉を回避した様子を示した図である。
【図３３】 相関値に基づいて受信タイミングを抽出する様子を示した図である。
【図３４】 周波数オフセット測定部の内部構造を示した図である。
【図３５】 ａｒｃｔａｎ（）回路の内部構造を示した図である。
【図３６】 精密周波数オフセット算出（Ｐｒｅｃｉｓｅ Ｆｒｅｑｕｅｎｃｙ Ｏｆｆｓｅｔ Ｃａｌｃｕｌａｔｉｏｎ）回路の内部構成を示した図である。
【図３７】 ディジタル・ゲイン・コントロール部の内部構成を示した図である。
【図３８】 ｉＳｙｍｂｏｌＩｎｄｅｘの入力イメージを示した図である。
【図３９】 ｉＳｙｍｂｏｌＩｎｄｅｘ値を入力してやる様子を示した図である。
【図４０】 各制御信号の入力タイミング（Ｈ／２受信機の場合）を示した図である。
【図４１】 各制御信号の入力タイミング（ＩＥＥＥ８０２．１１ａ受信機の場合）を示した図である。
【図４２】 伝送路推定部の内部構造を機能単位別に示した図である。
【図４３】 伝送路推定部の全体ブロックを回路ベースで示した図である。
【図４４】 入力シンボルがチャネル・ベクタとしてＦＩＦＯバッファに蓄積される様子を示した図である。
【図４５】 ペイロード部が入力されてきている際の動作を説明するための図である。
【図４６】 残留周波数オフセット補正並びに受信タイミング・ドリフト対策の動作を説明するための図である。
【図４７】 チャネル・ベクタ更新の処理動作を説明するための図である。
【図４８】 仮判定ブロックの構造を示した図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a communication system in which a plurality of wireless stations communicate with each other, and more particularly, to a wireless communication system employing an OFDM (Orthogonal Frequency Division Multiplexing) modulation scheme such as IEEE802.11a or HIPERLAN. The present invention relates to a communication device that transmits and receives.
[0002]
[Prior art]
By connecting multiple computers and configuring a LAN (Local Area Network), information such as files and data can be shared, peripheral devices such as printers can be shared, e-mails, data and content can be transferred, etc. Exchange information.
[0003]
Recently, wireless LAN has attracted attention. According to this type of wireless LAN, since most of the wired cables can be omitted in a work space such as an office, a communication terminal such as a personal computer (PC) can be moved relatively easily. In addition, the demand for wireless LAN systems has increased significantly as the speed and price of wireless LAN systems have decreased. In particular, introduction of a personal area network (PAN) is being studied in order to establish a small-scale wireless network between a plurality of electronic devices existing around a person and perform information communication.
[0004]
  As wireless LAN standards, for example, IEEE 802.11b and IEEE 802.11a are widely known in the industry.(For example, see Non-Patent Document 1). In the IEEE802.11b standard, wireless communication up to a maximum of 11 Mbps is possible using the CCK (Complementary Code Keying) method in the 2.4 GHz band. In the IEEE802.11a standard, the OFDM scheme is used in the 5 GHz band, and a maximum transmission speed of 54 Mbps is enabled. Here, OFDM (Orthogonal Frequency Division Multiplexing) is a type of multi-carrier transmission scheme in which the frequency of each carrier is set so that each carrier is orthogonal to each other within a symbol interval. Has been.
[0005]
Another standard that is becoming increasingly important in the wireless LAN field is HIPERLAN (High Performance Radio Local Area Network).
[0006]
  HiperLAN provides network access via fixed base stations and access points, and supports specialized computing for multimedia systems that do not require specific standards, licenses, or unified infrastructure. The latest real-time data from 6 Mbps to 54 Mbps including MPEG (Moving Pictures Experts Group)IIt has sufficient performance to support digital audio / video standards.
[0007]
  Of these, HIPERLAN2 (hereinafter referred to as “H / 2”) is a wireless LAN system that performs transmission by OFDM modulation in the 5 GHz band.(For example, see Non-Patent Document 2)The physical layer parameters are often similar to those of IEEE 802.11a.
[0008]
[Non-Patent Document 1]
IEEE Std 802.11a Part 11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) specialties: high-speed Physical Layer the Hz
[Non-Patent Document 2]
ETSI TS 101 475, Broadband Radio Access Networks (BRAN); HIPERLAN Type 2; Physical (PHY) Layer
[0009]
[Problems to be solved by the invention]
An object of the present invention is to provide an excellent communication apparatus that employs an OFDM (Orthogonal Frequency Division Multiplexing) modulation scheme such as IEEE802.11a or HIPERLAN.
[0010]
[Means and Actions for Solving the Problems]
The present invention has been made in consideration of the above-mentioned problems. The first aspect of the present invention is a communication apparatus that performs transmission / reception in the OFDM modulation system and operates under a communication system in which a plurality of transmission rate modes are defined. And
Amplifying means for amplifying the transmission signal or attenuation means for attenuating the transmission signal;
A switching means for switching the input to the transmission amplifier according to the transmission rate mode to a transmission signal, a signal obtained by amplifying the transmission signal by the amplifying means, a signal attenuated by the attenuation means, or a signal;
It is a communication apparatus characterized by comprising.
[0011]
A vector error may occur due to saturation of the amplitude value of the output signal. In the case of OFDM, since the amplitude dynamic range is large, the use of a non-linear region leads to characteristic degradation. For this reason, in order not to cause a transmission symbol error, usually, the input signal amplitude is given a margin and the signal amplitude is performed in a section where the linearity of the amplifier is ensured, that is, the backoff is not performed. Taking is done. However, as the margin is increased, the power supply efficiency tends to deteriorate, and a problem arises from the viewpoint of power saving.
[0012]
Therefore, in the first aspect of the present invention, a switch is provided in front of the transmission power amplifier, and the input signal to the power amplifier is changed in accordance with the transmission rate mode, so that the necessary amount for each transmission rate mode is obtained. It is possible to provide power supply efficiency with only back-off. As a result, power saving can be achieved, and transmission power can be increased in the low transmission rate mode.
[0013]
  A second aspect of the present invention is a communication device that operates under a communication system that performs transmission and reception of signals in bursts,
  Receive signalIAn AD converter for converting to a digital signal;
  The absolute value amplitude of the received signal output from the AD converter is evaluated, and when the absolute value amplitude is not close to the maximum value of the AD converter, the received signal input from the AD converter is output as it is, Received signal evaluation means for outputting a predetermined amplitude value several times the absolute value amplitude maximum value of the AD converter when the absolute value amplitude is very close to the maximum value of the AD converter;
  Received power calculating means for calculating received power based on the evaluation result by the received signal evaluating means;
And a gain control of the AGC amplifier based on the received power.
[0014]
AGC is used to absorb the dynamic range of received power. In H / 2 and IEEE802.11a, since signals are received in bursts, it is necessary to determine the degree of amplification of the AGC amplifier for each burst, and this processing is performed in a short time after receiving the signals. It is necessary to adjust to the signal range of the converter.
[0015]
According to the second aspect of the present invention, a selector is provided before the reception power value is calculated from the reception amplitude, and if the reception amplitude is the maximum value of the absolute value amplitude of the AD converter, the amplitude is several times that By calculating the power value based on the value, it is possible to set the reception signal level in the AGC amplifier at a higher speed when a signal is rapidly received with a high reception power. In addition, by configuring the loop filter in decibel notation, it is possible to increase the amplification level sharply even when the received power is rapidly decreased.
[0016]
The third aspect of the present invention is a communication device that operates under a communication system that transmits and receives signals in bursts, and a preamble is added to the head of the burst signal,
A multi-stage autocorrelation calculator;
A normalization unit that normalizes the correlation value calculated in each stage of the autocorrelation calculation unit with the received power value;
An autocorrelation measurement unit that measures the autocorrelation of the preamble by adding normalized correlation values over a plurality of stages;
A packet recognition unit for recognizing the presence of a received packet based on the measured autocorrelation of the preamble part;
It is a communication apparatus characterized by comprising.
[0017]
According to the third aspect of the present invention, the presence of the received packet is recognized by measuring the autocorrelation of the preamble part, but the autocorrelation calculation block is configured in a plurality of stages and is calculated in each stage. The autocorrelation value independent of the received power is calculated by normalizing the correlation value with the received power value and adding the normalized correlation values calculated in a number of stages to measure the autocorrelation of the preamble. can do. In addition, it is possible to prevent the packet reception time from being mistaken due to a sharp increase in reception power. Further, by configuring the peak estimation process in the same manner, it is possible to extract the maximum value of the autocorrelation value.
[0018]
Here, in order to search for the maximum value of the autocorrelation value of the preamble part, after confirming that the correlation value exceeding the predetermined threshold is not updated as the maximum value for a certain period of time, the signal reception detection and the reception time report are performed. You may make it perform.
[0019]
The fourth aspect of the present invention is a communication device that operates under a communication system that transmits and receives signals in bursts, and a preamble is added to the head of the burst signal,
When a cross-correlation value with a known signal sequence is calculated for a certain time window, and a correlation value exceeding the threshold value exists before the maximum value appears, with a value of about 60% to 80% of the maximum value as a threshold value Is extracted as the reception timing the earliest time when the correlation value exceeding the threshold appears.
It is a communication apparatus characterized by this.
[0020]
According to the fourth aspect of the present invention, the head position of the received packet can be extracted more accurately even in an environment where delay dispersion exists, and the influence of intersymbol interference can be minimized. . In addition, by correcting the timing detection input signal with the provisional frequency offset value obtained by packet detection, the timing detection process is suitably performed even when a signal having a large frequency offset is received. In addition, since the provisional frequency offset value is used for correction, there is almost no need to consider processing delay.
[0021]
Here, the detailed reception timing may be detected by calculating a cross-correlation value between the received signal corrected by the provisional frequency offset value already calculated and the known signal sequence.
[0022]
A fifth aspect of the present invention is a communication apparatus that operates under a communication system in which signals are transmitted and received in bursts using the OFDM modulation method, and the burst signal is filled with power for each of a plurality of subcarriers. And a preamble in which all subcarriers are filled with power,
Means for calculating a rough frequency offset value as macro information by a preamble filled with power for each of a plurality of subcarriers;
Means for calculating a detailed frequency offset value as micro information by a preamble in which power is charged in all subcarriers;
By correcting the frequency offset value obtained from the micro information based on the value obtained from the macro information and the amplitude value obtained from the micro information, a final detected value of the frequency offset value is obtained. Means for extracting,
Means for driving the oscillator based on the detected value of the final frequency offset value, and correcting the frequency offset by multiplying the output of the oscillator and the received signal once;
It is a communication apparatus characterized by this.
[0023]
According to the fifth aspect of the present invention, the frequency offset can be corrected by multiplying the output of the oscillator and the received signal once. In the methods known in the past, it is necessary to perform a primary correction using a provisional frequency offset value and a secondary correction using a more detailed frequency offset value. Multiplication with oscillator output) is reduced by half. Further, by configuring the Arctan circuit, it is possible to obtain an Arctan value that does not depend on the amplitude value of the received signal with a simple configuration.
[0024]
  A sixth aspect of the present invention is a communication device that operates under a communication system that transmits and receives signals in bursts,
  AGC by analog amplifier that locks the degree of amplification after a specified time from the start of signal reception;
  DeIIn the digital domain, the received signal power is calculated and normalized.IThe digital gain control section,
It is a communication apparatus characterized by comprising.
[0025]
  According to a sixth aspect of the present invention, theIBy adding digital gain control processing, it absorbs fluctuations in the received signal amplitude that could not be corrected by AGC by the analog amplifier, and does not sacrifice characteristics even if the word length in the subsequent processing block is limited. Is possible.
[0026]
According to a seventh aspect of the present invention, there is provided a communication apparatus that operates under a communication system in which signals are transmitted and received in bursts using the OFDM modulation method. A preamble having the same waveform is added to the beginning of a burst signal over a plurality of symbols. Has been
A plurality of preamble symbols are added in the time axis signal state after correcting the frequency offset, and the signal after the addition is fed to the FFT,
It is a communication apparatus characterized by this.
[0027]
According to the seventh aspect of the present invention, it is only possible to increase the accuracy of the channel vector by adding the Pre-3 part and Pre-4 part of the preamble to the time axis signal and outputting them. Instead, it is possible to reduce the number of FFT executions.
[0028]
Further, an eighth aspect of the present invention is a communication device that operates under a communication system in which signals are transmitted and received in bursts using the OFDM modulation method, and a preamble is added to the head of the burst signal,
A channel vector is generated by weighted addition of adjacent subcarriers of the preamble,
It is a communication apparatus characterized by this.
[0029]
According to the eighth aspect of the present invention, two systems of channel vectors with weighted addition of adjacent subcarriers and channel vectors without weighted addition of adjacent subcarriers are generated, and whichever is selected according to the transmission rate mode. Therefore, it is possible not only to improve the accuracy of the channel vector but also to both H / 2 and IEEE802.11a. It is possible.
[0030]
A ninth aspect of the present invention is a communication device that operates under a communication system in which signals are transmitted and received in bursts using the OFDM modulation method. A preamble is added to the head of the burst signal, and the information signal A known pilot subcarrier is inserted into some subcarriers,
Means for adding pilot subcarriers after transmission path estimation as long as they are inserted;
Means for estimating a frequency offset value from the signal points of the added pilot subcarriers;
Means for updating the channel vector so as to follow the frequency offset by a loop filter based on the estimated frequency offset value;
A communication device comprising:
[0031]
Here, in order to follow the frequency offset, a plurality of loop filters having different loop gains are provided, and it is determined whether to use the calculation result of any of the above loop filters for correction according to the number of times the symbol is received. You may make it do.
[0032]
A tenth aspect of the present invention is a communication device that operates under a communication system in which signals are transmitted and received in bursts using the OFDM modulation method,
A channel vector estimate is calculated by tentatively determining the received subcarriers of the information symbol, and the reception timing drift is estimated from the difference between the channel vector stored inside and the channel vector estimate, and a loop filter To correct,
It is a communication apparatus characterized by this.
[0033]
According to the tenth aspect of the present invention, a channel vector estimated value is calculated by provisional determination of received subcarriers of information symbols, and received from a difference between the channel vector stored therein and the channel vector estimated value. Since the timing drift is estimated and the residual frequency offset and the reception timing drift are corrected by the loop filter, the correction process can be performed with a simple configuration and high accuracy.
[0034]
Here, the subcarriers used for estimating the reception timing drift may be adapted only for subcarriers far from the center frequency.
[0035]
An eleventh aspect of the present invention is a communication device that operates under a communication system in which signals are transmitted and received in bursts using the OFDM modulation method,
Each time an information symbol is received, the channel vector is estimated from the signal point of the received symbol, and the channel vector stored in the receiving device is updated.
It is a communication apparatus characterized by this.
[0036]
According to the eleventh aspect of the present invention, every time an information symbol (subcarrier) is received, the channel vector is estimated from the signal point of the received symbol, and the channel vector stored in the receiving apparatus is updated. Therefore, it is possible to perform the reception process suitably even in an environment where the reference phase and the reference amplitude of the received signal fluctuate due to fading fluctuations in the signal reception process. Further, it can be realized with a simple circuit configuration.
[0037]
Other objects, features, and advantages of the present invention will become apparent from more detailed description based on embodiments of the present invention described later and the accompanying drawings.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0039]
A. HIPERLAN2 and IEEE 802.11a physical layer signals
HIPERLAN2 (hereinafter referred to as H / 2) is a wireless LAN system that performs transmission by OFDM modulation in the 5 GHz band, and parameters of the physical layer are similar to those in IEEE 802.11a (H / 2 is a TDMA system, IEEE802.11a performs multiple access using the CSMA / CA method).
[0040]
The OFDM scheme is a type of multicarrier transmission scheme, and the frequency of each carrier is set so that the carriers are orthogonal to each other within a symbol interval. As an example of information transmission, a plurality of data output by serial / parallel conversion of information sent serially for each symbol period slower than the information transmission rate is assigned to each carrier and modulated for each carrier. By performing inverse FFT on the carrier, it is converted into a signal on the time axis and transmitted while maintaining the orthogonality of each carrier on the frequency axis.
[0041]
FIG. 1 shows a time view of an OFDM symbol. As shown in the figure, one OFDM symbol is composed of 3.2 microseconds, and a guard time of 0.8 microseconds (or 0.4 microseconds) is added thereto to form a transmission unit of one OFDM symbol.
[0042]
FIG. 2 shows a frequency view of the OFDM symbol. As shown in the figure, the subcarrier interval is 312.5 kHz, and the baseband 0 Hz subcarrier is NULL, and transmission / reception is performed using a total of 53 subcarriers. In addition, pilot subcarriers are arranged at −21 × 312.5 kHz, −7 × 312.5 kHz, + 7 × 312.5 kHz, and + 21 × 312.5 kHz in OFDM symbols in which information is modulated. The complex amplitude of the pilot subcarrier is a known value in transmission and reception.
[0043]
In HIPERLAN2 and IEEE802.11a, a plurality of transmission rate modes are defined, and transmission / reception of information is performed by selecting a transmission rate mode according to the SNR (signal-to-noise ratio) in the receiver. Specifically, a high transmission rate mode with a high required SNR is selected when the SNR on the receiving side is high, and a low transmission rate mode with a low required SNR is selected when the SNR on the receiving side is low.
[0044]
The table below shows combinations of transmission rate modes, modulation schemes and coding rates defined in HIPERLAN2 and IEEE802.11a.
[0045]
[Table 1]

[0046]
In either H / 2 or IEEE 802.11a, signals in the physical layer are transmitted in packet units. Each packet is transmitted / received with a signal called a preamble added to its head.
[0047]
In the case of H / 2, several preamble patterns are defined, and the preamble pattern is selected according to the attribute of the packet (burst) to be transmitted / received. On the other hand, in the case of 802.11a, a unique preamble pattern is defined regardless of the attribute of the transmitted burst.
[0048]
Hereinafter, a preamble pattern used in these systems will be described.
[0049]
FIG. 3 shows the configuration of the preamble at the time of broadcast burst in H / 2. In H / 2, this broadcast burst is sent periodically from the access point (AP) at 2 millisecond intervals. Each mobile terminal (MT) receives this signal, performs initial synchronization, and receives broadcast burst information. More specifically, the BCH / FCH / ACH information in the broadcast burst is decoded to extract the designated transmission time of the downlink burst (DL Burst) and the uplink burst (UL Burst). That is, the specification is such that all communications start when the MT receives a broadcast burst.
[0050]
The Pre-1 part and Pre-2 part in FIG. 3 are known pattern signals in which energy is filled for every four subcarriers. Further, the Pre-3 part and the Pre-4 part are known pattern signals in which 52 subcarriers are filled with energy.
[0051]
FIG. 4 shows the configuration of the preamble at the time of H / 2 downlink burst. This is a burst used for downlink information channel transmission in an H / 2 system. In this burst, only the Pre-3 part and the Pre-4 part in the broadcast burst are used as preambles.
[0052]
Further, FIG. 5 shows the configuration of the preamble at the time of H / 2 uplink burst. This is a burst used in uplink transmission applications in H / 2 systems. As shown, it is similar to a broadcast burst, but the pattern of the Pre-1 part is different. In H / 2, in addition to the downlink and uplink, what is called a direct link for direct transmission / reception of information between MTs is defined. The direct link burst preamble also uses the same pattern as the uplink burst preamble.
[0053]
FIG. 6 shows the configuration of an IEEE802.11a packet preamble. As shown, this is almost the same as the uplink burst in the H / 2 system, but the polarity of the last 0.8 microseconds of the Pre-2 part is different.
[0054]
In H / 2, as in the cellular system, the AP and the MT are placed in a master-slave relationship, and each MT connected to the AP is synchronized with the timing managed by the AP. The AP transmits a transmission unit called a “MAC frame” at intervals of 2 milliseconds.
[0055]
FIG. 7 shows the configuration of the MAC frame. As shown in the figure, it basically comprises a BC phase, a DL phase, a UL phase, and an RA phase. In H / 2, a MAC frame format for an AP in which a transmission / reception antenna is sectorized is defined, but in this specification, only the case of an omnicell AP is taken up for the sake of simplicity.
[0056]
BC phase:
A broadcast burst corresponding to a CCH (Common Control Channel) in a cellular manner is transmitted. The AP is used for the purpose of delivering control information to each MT. Each MAC frame is periodically transmitted at the beginning of the frame.
[0057]
DL phase:
In the downlink phase, the section in which the information channel transmitted from the AP to the MT is accommodated is called in this way.
The AP autonomously determines at what timing and how much information is transmitted to a desired MT, and schedules allocation slots. A procedure in which the information in the MAC frame is transmitted at the timing in the present broadcast burst in the signal in the previous broadcast burst and the corresponding information is transmitted in the downlink phase is taken without exception. A burst transmitted from the AP to the MT in the downlink phase is called a downlink burst (DL burst).
[0058]
UL phase:
In the uplink phase, the section in which the information channel transmitted from each MT to the AP is accommodated is called in this way.
By receiving the broadcast burst, the MT receives information on which timing in this MAC frame may be transmitted, and transmits an uplink signal according to this instruction. A burst transmitted from the MT to the AP in the uplink phase is called an uplink burst (UL burst).
[0059]
RA phase:
Random Access Phase. When MT first requests a connection to the current AP, the Random Access Channel during the RA phase is used to convey this fact. Use to send.
[0060]
Also, there may be a phase called Direct Link Phase (DiL Phase) in which signals are directly transmitted and received between MTs, but the Direct Link Phase is optional in the H / 2 specification. ing.
[0061]
B. Overall configuration of transceiver (modem part)
8 and 9 schematically show functional configurations of the transmitter and the receiver according to the present embodiment.
[0062]
First, the overall operation of the transmitter will be described with reference to FIG.
[0063]
  The modem sectionIEach block of a channel coding unit (Channel Coding), an inverse Fourier transform unit (IFFT), a preamble generation unit (Preamble Creation), a guard time insertion unit (Guard Insertion), and a digital low-pass filter (LPF) that performs digital signal processing In addition, each block is configured by a DA converter, an analog low-pass filter (LPF), a quadrature modulator (IQ Modulator), a power amplifier (Power Amplifier), and the like that perform analog signal processing.
[0064]
  Also, deIEach block that performs digital signal processing is controlled by a time base controller (hereinafter referred to as TBC), and the time at which processing is to be started, the time at which processing is to be completed, or the parameters required for processing, etc. Timely input to the block. Although there are processing blocks (not shown) for the analog signal processing unit, they are not directly related to the present invention and will not be described here.
[0065]
Next, a procedure for transmitting a signal in the illustrated transmitter will be described.
[0066]
When a bit string to be transmitted from the upper layer of the communication protocol is input to the channel coding unit, encoding such as convolutional encoding, puncturing, and interleaving is executed in the block according to parameters input from the TBC. Is done. Further, symbol mapping for converting the interleaved encoded bit string into transmission symbols is performed, and a transmission symbol sequence expressed by two-dimensional amplitude of IQ is output.
[0067]
The transmission symbol sequence generated in this way is input to IFFT. In IFFT, inverse discrete Fourier transform is performed. Thereby, a time axis signal sequence obtained when the transmission symbol sequences are arranged on the frequency axis is generated.
[0068]
The time axis signal sequence is input to the guard time insertion unit of the next block, and a redundant time axis signal of about 25%, for example, is generated by a cyclic extension. The signal generated by the above procedure is transmitted as an information part of a transmission signal.
[0069]
In the communication method targeted by the present invention, as already described in the section A, an information signal is transmitted after a signal of a known pattern called a preamble is added to the head of the transmission signal.
[0070]
  This preamble signal sequence is generated by the illustrated preamble generation unit or stored in advance in a preamble storage unit such as a ROM. When transmitting a signal, the TBC first issues a command to output a preamble signal sequence, and then issues a command to output the information part of the transmission signal to the guard time insertion unit. As a result, a transmission signal as shown in the term A is generated. In addition, the transmission signal isIThe digital filter performs oversampling and band limiting.
[0071]
  The transmission signal generated by such a procedure is fed to the DA converter, and the DA converter converts it.IConversion from digital signals to analog signals. Further, after band limiting by an analog LPF or the like, the center frequency of the transmission signal is converted to a desired frequency channel by an orthogonal modulator. Finally, after the signal amplitude is amplified by the power amplifier, the transmission signal is sent out on the transmission line via a transmission antenna (not shown).
[0072]
Next, the overall configuration of the receiver will be described with reference to FIG.
[0073]
  The modem sectionIDigital signal processing, channel decoder unit (Channel Decoding), transmission channel estimation unit (Channel Estimate), Fourier transform unit (FFT), synchronization processing unit (Synchronization),digitalEach block of the low-pass filter (LPF), and analog signal processing preceding this, an AD converter (ADC), an analog low-pass filter (LPF), an AGC amplifier, a quadrature demodulator (IQ demodulator), a low-noise amplifier (LNA) and other blocks.
[0074]
  Also, deIEach of the above blocks performing digital signal processing is controlled by a time base controller (hereinafter referred to as TBC). Timely input to the block. Although there are processing blocks (not shown) for the analog signal processing unit, they are not directly related to the gist of the present invention, and thus description thereof is omitted in this specification.
[0075]
Next, a procedure for receiving a signal in the illustrated receiver will be described.
[0076]
  When the received signal is received via a receiving antenna (not shown) (shared with the transmitting antenna in this embodiment), linear amplification is performed by the LNA, and then the center frequency of the received signal is based on the orthogonal demodulator. Convert to band. Further, the received power is roughly normalized by the AGC amplifier, the dynamic range of the received signal power is narrowed, and the signal amplitude is adjusted so that the reception level is appropriate so as to be within the dynamic range of the AD converter. This signal is further input to an analog LPF to remove signal components outside the signal band of the received signal. The signal obtained in this way is input to the AD converter,IIt is converted into a digital signal.
[0077]
  If the AD converter has a sample rate that is more than twice the signal bandwidth,IFurther band limitation is performed by the digital LPF. The reception signal thus obtained is fed to the synchronization processing unit. In the synchronization processing unit, if the presence of the signal is confirmed by detecting the preamble, the precise reception timing is confirmed, the frequency offset is removed, and the received signal power is normalized as necessary. The effective symbol part of the OFDM symbol And the received signal is fed to the FFT.
[0078]
In FFT, discrete Fourier transform is performed to extract a received symbol sequence arranged on the frequency axis from the received signal waveform. The received symbol sequence is input to the transmission path estimation unit for each OFDM symbol. The transmission path estimation unit generates a channel vector from the input preamble part, and extracts an interleaved encoded bit string based on the channel vector and the input information symbol. This encoded bit string is input to the channel decoder unit, and a received bit sequence is estimated by performing maximum likelihood sequence estimation processing by deinterleaving processing, Viterbi decoding, and the like.
[0079]
The received bit estimation sequence obtained by the above-described procedure is transferred to the upper layer of the communication protocol as a received bit sequence. Here, each block of the digital signal processing unit of the receiver is controlled by the TBC, and the TBC performs processing start and end times, and further processing for each block according to the reception timing transmitted from the synchronization processing unit. The necessary parameters are supplied.
[0080]
C. Transmitter power amplifier
Since the time axis waveform of the OFDM signal has a Gaussian distribution, it is known that the PAPR (Peak-to-Average Power Ratio) is higher than that of normal complex PAM transmission.
[0081]
An input / output characteristic of an amplifier used for a normal transmission power amplifier is generally as shown in FIG. 10, for example. As shown in the figure, there is a phase characteristic corresponding to the input amplitude, and the output amplitude is saturated so as to gradually approach a certain value.
[0082]
A vector error may occur due to saturation of the amplitude value of the output signal. In the case of OFDM, since the amplitude dynamic range is large, the use of a non-linear region leads to characteristic degradation. For this reason, in order not to cause a transmission symbol error, the input signal amplitude is usually given a margin and the signal amplitude is performed in a section in which the linearity of the amplifier is ensured. In general, giving a margin is called “back off”.
[0083]
However, as the margin is increased, the power supply efficiency (= average output voltage / power supply voltage) tends to deteriorate, and a problem arises from the viewpoint of power saving.
[0084]
Thus, the problem is how much back-off the power amplifier has, but the required back-off value differs depending on the transmission rate mode described above. This is because a lower vector error is required in the high transmission rate mode. For example, when the output back-off is taken and a margin of 3 dB is taken, the relationship between the required SNR (Es / No) and the BER (bit error ratio) in each transmission rate mode is as shown in FIG.
[0085]
FIG. 11 shows a case where the thin line is amplified by a complete linear amplifier and the dark line is amplified by a non-linear amplifier in each transmission rate mode. As is apparent from the figure, although the characteristics do not deteriorate when the transmission rate is up to 18 Mbps, it can be seen that the deterioration is severe when the transmission rate is as high as 54 Mbps.
[0086]
Therefore, in this embodiment, the back-off value given to the transmission amplifier is changed according to the transmission rate mode. FIG. 12 shows the configuration of a transmitter (power amplifier portion) that can switch the back-off value given to the transmission amplifier according to the transmission rate mode.
[0087]
In the input signal line to the power amplifier, an attenuator (Attenuator) and a switch (Switch) are inserted before the power amplifier. The output of the switch is input to the power amplifier.
[0088]
An input signal (Tx.Signal) is branched into a plurality of signal lines, a line 01 inputted to a switch through an amplifier (Amplifier), a line 02 inputted as it is, a line inputted after being attenuated by an attenuator. 03 is input to each switch. In the switch, the data rate mode of the signal to be transmitted is input, and in response to this, which input signal is output is determined.
[0089]
Next, a specific operation of the illustrated transmitter will be described. For example, when transmitting at a transmission rate of 6 Mbps to 18 Mbps, the switch outputs a signal line 01, and when transmitting at a transmission rate of 24 Mbps to 36 Mbps, the switch outputs a signal line 02, and 48 Mbps to 54 Mbps. The switch outputs a signal line 03 when transmission is performed at the transmission rate. This makes it possible to set the backoff level of the transmission power amplifier in accordance with the transmission rate mode.
[0090]
It should be noted that the above-described signal lines 01/02/03 are only examples, and the effects of the present invention can be obtained even if the illustrated circuit is configured by only the signal lines 01 and 02 or 02 and 03. The same effect can be expected.
[0091]
In addition, an amplifier is inserted in the signal line 01. When the signal line 01 is not output in the switch, if the procedure of turning off the power of the amplifier is used together, the power saving effect and other aspects Is more preferable.
[0092]
D. Receiver AGC
In AGC (Auto Gain Control) on the receiving side, there is an AGC amplifier used to absorb the dynamic range of received power.
[0093]
In H / 2 and IEEE802.11a, since signals are received in bursts, it is necessary to determine the amplification level of the AGC amplifier for each burst. Further, this processing needs to be adjusted to the signal range of the AD converter in a short time after receiving the signal. Specifically, the Pre-3 and Pre-4 parts of the preamble are used as channel vectors in the transmission path estimation unit (described later), so the signal amplitude normalization is completed in the Pre-1 and Pre-2 parts. There is a need to.
[0094]
  When controlling the AGC amplifier in the digital domain, for example, a control loop as shown in FIG. 13 is formed. In the example shown in the figure, the AGC amplifier output is passed through an analog low-pass filter (LPF), and then output by an AD converter.IApply gain control after digital conversion. Then, after returning to an analog signal by the DA converter and passing through an analog low-pass filter (LPF), it is fed back to the AGC amplifier. In this case, since a filter is interposed in the loop, a delay occurs in the control, and a very high speed (high frequency) loop gain cannot be applied.
[0095]
Due to this, there is a possibility that a burst is received while the received power is large, and there are some points to consider in the AGC processing.
[0096]
In the AGC amplifier shown in FIG. 13, the degree of amplification is voltage-controlled, but the voltage control signal is calculated by the digital unit and obtained by analogizing it with a DA converter.
[0097]
FIG. 14 shows the internal configuration of the gain control unit in FIG. Hereinafter, the processing content executed in the gain control unit will be described with reference to FIG.
[0098]
The gain control unit receives an I-axis amplitude and a Q-axis amplitude of a reception signal output from the AD converter, and a command signal Lock Flag that indicates whether or not to perform gain control.
[0099]
When the Lock Flag signal is on, the gain control unit stops all processing and holds the output signal for gain control output last time (the holding mechanism is not particularly shown). On the other hand, when the Lock Flag progression is off, the gain control unit calculates the amplification degree in the AGC amplifier based on the received signal amplitude.
[0100]
The input received signal, that is, the I-axis amplitude and the Q-axis amplitude of the received signal output from the AD converter are first input to each selector. The selector evaluates the absolute amplitude within the gain control unit, and outputs the received signal that has been input if it is not the maximum value of the AD converter or a value very close to the maximum value. On the other hand, when the absolute value amplitude value of the input signal is the maximum value of the AD converter or a value very close to the maximum value, the Max Value stored therein is output instead of the input signal.
[0101]
This Max Value is set to a value that is about 2 to 8 times the absolute value maximum amplitude value of the AD converter (preferably a value that is about 4 times). Thereby, even when the received signal is larger than the dynamic range of the AD converter, it is possible to prevent the received signal power from being saturated.
[0102]
Each signal output from the selector is input to the square calculation circuit, the square of the I-axis amplitude and the Q-axis amplitude is taken, and the sum of these is calculated by the adder, and the received power is calculated from the received amplitude It is a mechanism to do.
[0103]
The received power value thus obtained is converted into a value expressed in decibels by a linear-to-logarithmic conversion circuit (Log ()). This conversion circuit is generally constituted by a look-up table.
[0104]
The received power value that is a value expressed in decibels is input to the first-order loop filter. When the received symbol is input to the gain control unit at 40 MHz, the value obtained by multiplying the loop gain by α is a value obtained by multiplying the received power value expressed in decibels by 0.0078125 times by 7-bit shift as needed.
[0105]
The output of the loop filter becomes a power normalization coefficient for normalizing the received signal amplitude by converting the polarity. Then, the power normalization coefficient is converted into an amplitude value corresponding to the power normalization coefficient by a logarithm → linear conversion circuit (Linear ()), and then this value is output as a signal indicating the amplification degree in the AGC amplifier. To do. The logarithmic → linear conversion circuit is generally configured by a lookup table.
[0106]
E. Synchronization processing section
In the communication system based on H / 2, the processes required for the synchronization system of the AP (that is, for uplink reception) and the synchronization system of the communication system based on IEEE802.11a are defined as follows.
[0107]
(1) Capture PDU (Protocol Data Unit) train
The presence of a PDU train (packet) transmitted in bursts is discovered.
(2) Detection and correction of frequency offset
A frequency offset of 200 kHz or more is detected and corrected, and transferred to the subsequent processing block.
(3) Capture of reception timing
An OFDM symbol break is detected and transferred to a subsequent processing block.
[0108]
On the other hand, the processing required for the H / 2 MT synchronization system (that is, for downlink reception) is defined as follows.
[0109]
(1) AP search and MAC frame capture
A broadcast burst transmitted by the AP every 2 milliseconds is detected, and it is recognized that there is an AP to be connected in this carrier.
(2) Detection and correction of frequency offset
A frequency offset of 200 kHz or more is detected and corrected, and transferred to the subsequent processing block.
(3) Capture of reception timing
An OFDM symbol break is detected and transferred to a subsequent processing block.
[0110]
Hereinafter, a processing block for performing these processes is referred to as a “synchronization processing unit”, and the configuration of the synchronization processing unit will be described.
[0111]
E-1. Control information from the controller to the synchronization processor
Although the processing contents differ between the AP synchronization process and the MT synchronization process, each link can be received by a similar process. Therefore, the synchronization processing unit has decided to be able to perform either processing in accordance with a command from the controller. In addition, since the IEEE802.11a synchronization process can be executed in substantially the same manner as the H / 2 uplink, this is also supported.
[0112]
That is, the synchronization processing unit includes a mechanism that performs corresponding processing in accordance with a command given from the controller. The synchronization processing unit recognizes that a command is given from the controller to the synchronization processing unit by setting the numerical values shown in the following table.
[0113]
[Table 2]

[0114]
Hereinafter, the contents of the message indicated by each numerical value will be described.
[0115]
E-1-1. OPERATION_MODE
OPERATION_MODE is an environment variable for instructing which system to perform synchronous processing on the synchronous processing unit. The numerical values to be set in OPERATION_MODE are the three types shown in the table below, and are composed of 2-bit information.
[0116]
[Table 3]

[0117]
This environment variable (OPERATION_MODE) is set after Power On Reset and is not changed during operation.
[0118]
E-1-2. iRxOrder
iRxOrder is a command for instructing the synchronization processing unit to perform a specific process or stop the process. There are six commands defined in the present table as shown in the table below, which are composed of 3-bit information.
[0119]
[Table 4]

[0120]
This command (iRxOrder) serves as a trigger for causing the synchronization processing unit to perform a desired process from the controller, and upon receiving the command, the synchronization processing unit immediately starts corresponding processing. Some commands require you to set accompanying parameters. These parameter values are described below.
[0121]
(1) iRxOrder is SYNC_TBC_PARA_START_11A_SEARCH
Or SYNC_TBC_PARA_START_H2UL_SEARCH
Or SYNC_TBC_PARA_START_H2DL_SEARCH
If it was:
[0122]
[Table 5]

[0123]
(2) When iRxOrder is SYNC_TBC_PARA_SCAN:
[0124]
[Table 6]

[0125]
E-2. Command issue timing
How to set each command described in section E-1 at what timing will be described with an example for each environment.
[0126]
E-2-1. SYNC_TBC_PARA_BE_IDLE
The command SYNC_TBC_PARA_BE_IDLE is always issued when all actions are finished. By receiving this command, the synchronization processing unit immediately terminates all operations currently being processed and enters an idle state. The idle state is a state where no processing is performed. A specific issue example will be described later.
[0127]
E-2-2. SYNC_TBC_PARA_SCAN
The command SYNC_TBC_PARA_SCAN is a command for performing carrier sense. It is assumed to be issued when checking whether there is an AP communicating with the carrier in the vicinity. After turning on the MT, this command is used in all frequency channels to Make sense. FIG. 15 shows an example of issuing this command. Upon receiving this command, the synchronization processing unit continuously performs packet detection processing (no reception processing is performed) for the time specified by the accompanying parameter iRxOrderParam1, and outputs the maximum peak value calculated by the detection processing. .
[0128]
The MT will perform processing by the command SYNC_TBC_PARA_SCAN in each frequency channel, and will attempt transmission / reception in the frequency channel in which the maximum peak value is observed. Of course, the command SYNC_TBC_PARA_SCAN can also be used as a cell search application, and is also effective when the state of another frequency channel is quickly viewed after starting transmission / reception of a signal with a certain AP.
[0129]
After processing by this command is completed, it is necessary to issue a command SYNC_TBC_PARA_BE_IDLE and initialize the synchronization processing unit.
[0130]
E-2-3. SYNC_TBC_PARA_START_11A_SEARCH
The command SYNC_TBC_PARA_START_11A_SEARCH is issued when an IEEE802.11a packet is found and reception is attempted. In the time zone in which access is performed by CSMA, the controller must always issue this command to search for IEEE802.11a packets. A specific example of issuing this command will be described later.
[0131]
E-2-4. SYNC_TBC_PARA_START_H2UL_SEARCH
The command SYNC_TBC_PARA_START_H2UL_SEARCH is issued when attempting to receive an H / 2 uplink burst. In the case of H / 2, the reception timing is known in advance, but there is also a problem of frequency offset, etc., and the preamble head part is also processed in anticipation of Long Preamble. Therefore, the processing content is almost the same as when the command SYNC_TBC_PARA_START_11A_SEARCH is issued.
[0132]
Processing when SYNC_TBC_PARA_START_11A_SEARCH and SYNC_TBC_PARA_START_H2UL_SEARCH are issued will be described with reference to FIG.
[0133]
  When the command SYNC_TBC_PARA_START_11A_SEARCH is issued, the synchronization processing unit starts searching for a packet, and automatically proceeds with reception processing when it is determined that the packet has been received. Signals corrected for reception timing, frequency offset, and reception gain,Feeds to the FFT one after another until the command SYNC_TBC_PARA_BE_IDLE is issued.
[0134]
Since the synchronization processing unit does not hold information regarding the length of the received packet, the controller needs to issue a command SYNC_TBC_PARA_BE_IDLE in order to end the reception process when reception of the entire packet is completed.
[0135]
For SYNC_TBC_PARA_START_11A_SEARCH and SYNC_TBC_PARA_START_H2UL_SEARCH, accompanying parameters iRxOrderParam1 and iRxOrderParam2 must be specified. The controller can set these parameters according to each situation and control the synchronization processing unit.
[0136]
  Details will be given later, but the command SYNC_TBC_PARA_START_H2UL_SEARCH must be issued even in the H / 2 downlink.,Caution must be taken.
[0137]
E-2-5. SYNC_TBC_PARA_START_H2DL_SEARCH
The command SYNC_TBC_PARA_START_H2DL_SEARCH is issued when H / 2 broadcast burst reception is attempted. The H / 2 broadcast burst is always transmitted at the head of the MAC frame that circulates every 2 milliseconds, and the gain value of the MT AGC amplifier is the value used when the previous MAC frame is received. Can be used continuously. Therefore, when this command is issued, the synchronization processing unit assumes that a signal is input with a decent amplitude value from the head of the broadcast burst preamble.
[0138]
When a broadcast burst is received for the first time, since the gain of the AGC amplifier is not set, it is also assumed that a signal is not input with a decent amplitude value from the beginning of the broadcast burst preamble. Therefore, when a broadcast burst is received for the first time, the command SYNC_TBC_PARA_START_H2UL_SEARCH is issued instead of this command. When the presence of the broadcast burst is confirmed by this command, the controller issues a command SYNC_TBC_PARA_START_H2DL_SEARCH 2 milliseconds later, and the procedure for starting the broadcast burst reception process in earnest.
[0139]
E-2-6. SYNC_TBC_PARA_START_H2DL_RECEIVE
The command SYNC_TBC_PARA_START_H2DL_RECEIVE is assumed to be issued when attempting to receive an H / 2 downlink burst. At the time of downlink burst reception, it is assumed that a broadcast burst has already been received in this MAC frame, and information on the gain of the AGC amplifier and the reception timing of the downlink burst is known. (However, detailed reception timing control is performed.)
[0140]
FIG. 17 shows the H / 2 downlink reception processing procedure when the broadcast burst can be received for one time. FIG. 18 shows a H / 2 downlink reception processing procedure when an uplink burst from another MT is mistaken for a broadcast burst.
[0141]
E-3. Internal processing procedure
In the synchronization processing unit, there are a plurality of functional unit modules, and each module operates according to its purpose. The functional unit modules existing in the synchronization processing unit are shown below.
[0142]
(1) Packet Detector (packet detection)
(2) Timing Detector (timing detection)
(3) Frequency Offset Measurement Block (frequency offset measurement)
(4) Digital Gain Control BlockIDigital gain control)
(5) Preamble Extractor (preamble extraction)
(6) Symbol Extractor (symbol extraction)
[0143]
A collaborative operation performed by each of these modules in response to a command input from the controller will be described below.
[0144]
E-3-1. Internal processing procedure (Case 1)
First, processing when the commands SYNC_TBC_PARA_START_11A_SEARCH and SYNC_TBC_PARA_START_H2UL_SEARCH are issued will be described with reference to FIG.
[0145]
As soon as SYNC_TBC_PARA_START_11A_SEARCH and SYNC_TBC_PARA_START_H2UL_SEARCH are issued, the operation of the packet detection unit starts and attempts to find the preamble head (Pre-1 and Pre-2 in FIG. 19). The coarse frequency offset value is also measured at the same time.
[0146]
The packet detector continues to search for preambles Pre-1 and Pre-2 using the value specified by iRxOrderParam2 as the threshold value for the time specified by the accompanying parameter iRxOrderParam1. FIG. 19 shows an example in which the output of the packet detection unit exceeding the threshold value is observed within the time.
[0147]
When the preamble Pre-2 part has been received, the output value of the packet detection part should output the maximum value, but after a while has passed since the maximum value was output for the purpose of extracting the maximum value, The correct reception timing and frequency offset value are determined.
[0148]
Other functional unit modules in the synchronization processing unit start the operation triggered by the output of the packet detection unit.
[0149]
The timing detector starts operation when the output value of the packet detector exceeds the threshold value, and outputs the result around the start of reception of the preamble Pre-4 part. Information indicating which symbol to which symbol should be fed to the FFT is extracted from the output of the timing detection unit.
[0150]
The frequency offset measurement unit (Frequency Offset Measurement Block) starts a counter and starts operation when the packet detection unit determines the reception timing and the frequency offset value. After that, the result is output around the time when the preamble Pre-4 part is received.
[0151]
A frequency offset correction value is determined based on the output value of the frequency offset measurement unit and the output value of the packet detection unit. Based on the determined frequency offset value, an oscillator for correcting this is operated, and the output of the oscillator is multiplied by a symbol fed to the FFT at the final stage of the synchronization processing unit.
[0152]
  DeIThe digital gain control block (Digital Gain Control Block) starts its operation immediately when the packet detection block determines the reception timing and the frequency offset value. Thereafter, the result is output around the start of reception of the preamble Pre-4 part. DeIThe output of the digital gain control unit is a coefficient for absorbing the fluctuation of the signal power output from the A / D converter, and is multiplied by the symbol fed to the FFT in the final stage of the synchronization processing unit. .
[0153]
  The preamble extractor (Preamble Extractor) includes the above timing detector, no-frequency offset measuring unit,IThe operation is triggered by the fact that all the outputs of the digital gain control unit have been prepared, and after performing corresponding operations on the received symbols stored in the sequential synchronization processing unit, the symbols are fed to the FFT. When the preamplifier extraction unit finishes outputting the preamble Pre-3 and the Pre-4 part, the process ends.
[0154]
The symbol extractor starts the operation triggered by the completion of the processing of the preample extractor, performs a corresponding operation on the received symbol stored in the synchronization processor, and then performs a symbol operation on the FFT. To feed. The symbol extraction unit continues processing until the command SYNC_TBC_PARA_BE_IDLE is issued from the controller.
[0155]
E-3-2. Internal processing procedure (Case 2)
Next, processing when SYNC_TBC_PARA_START_H2DL_SEARCH and SYNC_TBC_PARA_START_H2DL_RECEIVE are issued will be described with reference to FIG.
[0156]
These are commands issued only to MT of H / 2. Since a download burst cannot be received suddenly in a MAC frame, the command SYNC_TBC_PARA_START_H2DL_SEARCH is always issued before attempting to receive a download burst before the command SYNC_TBC_PARA_START_H2DL_RECEIVE is issued and the download burst is attempted. It is a spear. Hereinafter, these sequences will be described later.
[0157]
As soon as SYNC_TBC_PARA_START_H2DL_SEARCH is issued, the operation of the packet detection unit is started and an attempt is made to find the preamble head part (Pre-1 and Pre-2 part in FIG. 20) of the broadcast burst. The packet detection unit continues the search process of the preamble Pre-1 and Pre-2 parts using the value specified by iRxOrderParam2 as the threshold value for the time specified by the accompanying parameter iRxOrderParam1.
[0158]
The issuance of SYNC_TBC_PARA_START_H2DL_SEARCH is assumed to be given at the timing when the controller determines that 2 milliseconds (MAC frame) has elapsed since the previous broadcast burst was received.
[0159]
When the preamble Pre-2 part has been received, the output value of the packet detector should output the maximum value, but for the purpose of extracting the maximum value, a rough reception will occur after a while from the output of the maximum value. Determine timing and frequency offset values.
[0160]
Other functional unit modules in the synchronization processing unit start the operation triggered by the output of the packet detection unit.
[0161]
The timing detector starts its operation when the output value of the packet detector exceeds the threshold value, and outputs the result around the start of reception of the preamble Pre-4. Information indicating which symbol to which symbol should be fed to the FFT is extracted by the output of the timing detection unit.
[0162]
The frequency offset measurement unit starts a counter and starts an operation when the packet detection unit determines the reception timing and the frequency offset value. After that, the result is output around the time when the preamble Pre-4 part is received. A frequency offset correction value is determined based on the output value of the frequency offset measurement unit. In the H / 2 MT, since the frequency offset value with the AP is already known by the past burst reception, the frequency offset correction value calculated here is used for the purpose of refining the frequency offset value with the AP. . Based on the refined frequency offset value, an oscillator for correcting the frequency offset value is operated, and the output of the oscillator is multiplied by a symbol fed to the FFT at the final stage of the synchronization processing unit.
[0163]
  DeIThe digital gain controller starts operation immediately after the packet detector determines the reception timing and the frequency offset value. Thereafter, the result is output around the start of reception of the preamble Pre-4 part. DeIThe output of the digital gain control unit is a coefficient for absorbing fluctuations in signal power output from the A / D converter, and is multiplied by a symbol fed to the FFT at the final stage of the synchronization processing unit.
[0164]
  The preamble extraction unit includes a timing detection unit, a frequency offset measurement unit, and a decoding unit.IThe operation is triggered by the fact that all the outputs of the digital gain control unit have been prepared, and after performing corresponding operations on the received symbols stored in the sequential synchronization processing unit, the symbols are fed to the FFT. When the preamble extraction unit finishes outputting the preamble Pre-3 and Pre-4 parts, it ends the processing.
[0165]
The symbol extraction unit starts an operation triggered by the completion of the processing of the preamble extraction unit, performs a corresponding operation on the received symbol stored in the synchronization processing unit, and then feeds the symbol to the FFT. The symbol extraction unit continues processing until the command SYNC_TBC_PARA_BE_IDLE is issued from the controller.
[0166]
Thus, the reception of the broadcast burst is completed.
[0167]
Thereafter, by decoding the signal in the broadcast burst, information such as the reception timing of the download burst transmitted in the MAC frame is extracted. Based on this information, the controller issues a command SYNC_TBC_PARA_START_H2DL_RECEIVE at the appropriate timing.
[0168]
The timing detection unit starts the counter with the issue of this command as a trigger, and starts the operation. The result is output around the start of reception of the preamble Pre-4 part. Information indicating which symbol to which symbol should be fed to the FFT is extracted by the output of the timing detection unit.
[0169]
The frequency offset measurement unit also starts operation by using the issuance of this command as a trigger. After that, the result is output around the time when the preamble Pre-4 part is received. The output value (frequency offset correction value) of the frequency offset measuring unit is used for the purpose of refining the frequency offset value with the AP. Based on the refined frequency offset value, an oscillator for correcting the frequency offset value is operated, and the output of the oscillator is multiplied by a symbol fed to the FFT at the final stage of the synchronization processing unit.
[0170]
  DeIThe digital gain control section also starts operation by triggering the issuance of this command to start operation. Thereafter, the result is output around the start of reception of the preamble Pre-4 part. DeIThe output of the digital gain control unit is a coefficient for absorbing fluctuations in signal power output from the A / D converter, and is multiplied by a symbol fed to the FFT at the final stage of the synchronization processing unit.
[0171]
  The preamble extraction unit includes a timing detection unit, a frequency offset measurement unit, and a decoding unit.IThe operation is triggered by the fact that all the outputs of the digital gain control unit have been prepared, and after performing corresponding operations on the received symbols stored in the sequential synchronization processing unit, the symbols are fed to the FFT. When the preamble extraction unit finishes outputting the preamble Pre-3 and Pre-4 parts, it ends the processing.
[0172]
The symbol extraction unit starts an operation triggered by the completion of the processing of the preamble extraction unit, performs a corresponding operation on the received symbol stored in the synchronization processing unit, and then feeds the symbol to the FFT. The symbol extraction unit continues processing until the command SYNC_TBC_PARA_BE_IDLE is issued from the controller.
[0173]
This completes the reception of the download burst.
[0174]
In the above, the command SYNC_TBC_PARA_START_H2DL_SEARCH is used to receive a broadcast burst. The command SYNC_TBC_PARA_START_H2DL_SEARCH can be used as a broadcast burst reception application.
[0175]
E-4. Internal configuration of the synchronization processor
The internal structure of the synchronization processing unit is illustrated by functional unit as shown in FIG.
[0176]
Some functional units are determined not to operate at the same time, and some functional units include similar processing contents. When a circuit is formed, these similar processes can be performed using the same circuit and must be shared. Therefore, FIG. 22 shows an overall block diagram of the synchronization processing unit expressed on a circuit basis.
[0177]
In FIG. 22, since the synchronization processing unit is configured to operate in any of H / 2 AP, H / 2 MT, and IEEE 802.11a, the processing flow is difficult to understand. FIG. 23 shows the configuration of the synchronization processing unit when operating as H / 2 AP and IEEE 802.11a, and FIG. 24 shows the configuration of the synchronization processing unit when operating as H / 2 MT. . Even in the H / 2 MT, when the first broadcast burst is received, processing similar to the uplink bus and reception processing in the H / 2 AP is required.
[0178]
The major difference between FIG. 23 and FIG. 24 is where the frequency offset is corrected. In the case of H / 2 MT, the received signal is corrected with the frequency offset value obtained from the past reception result, regardless of presence or absence.
[0179]
Hereinafter, the configuration and processing contents inside each functional unit in the synchronization processing unit will be described in detail.
[0180]
E-4-1. Packet detector
  FIG. 25 shows an internal configuration of the packet detection unit. The operating frequency inside the packet detector is assumed to be 20 MHz.IA signal transmitted every 50 nanoseconds through a digital filter is used as an input.
[0181]
  The input signal to the packet detectorIOutput signal of the digital filter (Stright Input), signal received 0.8 microseconds before (Delayed Input), complex conjugate multiplication result (Correlation Input) with the signal received 0.8 microseconds ago, and received signal Power (Power Input).
[0182]
For the signal input from the complex conjugate result, the autocorrelation is calculated by performing cumulative addition over the past 0.8 microseconds.
[0183]
The signal input from the power of the received signal is subjected to cumulative addition of the signal input over the past 1.6 microseconds.
[0184]
The cumulative addition result (autocorrelation value) of the complex conjugate input is normalized by the cumulative addition result of the power of the received signal (this is performed in the Norm block in FIG. 25, but details will be given later). At this time, if the amplitude of the input signal is extremely small, the normalized value is set to a small value, so that the cumulative addition result of the received signal power is smaller than a certain threshold value. Let it bottom out at that threshold. Thus, the “autocorrelation value normalized by power” is generated.
[0185]
  On the other hand,IUsing the input S1 of the output signal of the digital filter and the signal input S2 received 0.8 microseconds earlier, the calculation shown in the following equation is performed to generate S3, and S3 is cumulatively added over the past 0.8 microseconds. To do. Thus, the “cumulative addition value of S3” is generated.
[0186]
[Expression 1]

[0187]
“Power-normalized autocorrelation values” generated as described above are stored in FIFO buffers that store signals for 0.8 microseconds. The FIFO buffer is configured in several stages in a chain shape as shown in the figure. The output of each FIFO buffer is added after the polarity is inverted in accordance with which device of which system in which system the packet detector is currently processing, and the addition result Sy is input to the comparator. .
[0188]
On the other hand, the “cumulative addition value of S3” is also stored in the FIFO buffer storing signals for 0.8 microseconds. As shown in the figure, the FIFO buffer is configured in several stages in a chain shape. The output of each FIFO buffer is added after the polarity is inverted depending on which system in which system the synchronization processing unit of the packet detection unit is currently processing (that is, depending on which command is received from the controller). The addition result Sx is input to the comparator.
[0189]
Inside the comparator, the signal detection unit outputs a signal Sy or a zero signal depending on which system in which system the synchronization processing unit is currently processing (that is, depending on which command is received from the controller). . The contents of polarity inversion processing and comparator internal processing in each case are shown below.
[0190]
(1) When the command SYNC_TBC_PARA_START_H2UL_SEARCH or SYNC_TBC_PARA_SCAN is received while operating as an H / 2 receiver:
In the polarity inversion, the polarities of the “autocorrelation value normalized by power” calculated most recently and the “cumulative addition value of S3” calculated most recently are inverted.
In the comparator, a zero signal is output when the value of Sx is a negative value, and Sy is output otherwise. When receiving the preamble Pre-1 part and Pre-2 part of the uplink burst, since the value of Sx should be a positive value, the uplink is performed when the value of Sx becomes a negative value.・ The probability of receiving the preamble of the burst is regarded as zero, and a zero signal is output. This process has the effect of reducing the probability of erroneous detection.
[0191]
(2) When SYNC_TBC_PARA_START_H2DL_SEARCH is received:
In the polarity inversion, the polarities of the “autocorrelation value normalized by power” calculated most recently and the “cumulative addition value of S3” calculated most recently are inverted.
The comparator outputs a zero signal if the value of Sx is a positive numerical value while receiving the Pre-1 part, and outputs Sy otherwise. On the other hand, while the Pre-2 part is being received, a zero signal is output if the value of Sx is a positive numerical value, and Sy is output otherwise. When the broadcast burst preamble Pre-1 part is received, the value of Sx should be a negative value, and therefore when the value of Sx becomes a positive value, the preamble Pre-1 of the broadcast burst. The probability of receiving a part is regarded as zero, and a zero signal is output. Also, when the broadcast burst preamble Pre-2 part is received, the value of Sx should be a positive value, so when the value of Sx becomes a negative value, the preamble Preb of the broadcast burst. The probability of receiving -2 part is regarded as zero and a zero signal is output. By this processing, the Pre-1 part and the Pre-2 part are identified, and erroneous detection is prevented.
[0192]
(3) When the command SYNC_TBC_PARA_START_11A_SEARCH or SYNC_TBC_PARA_SCAN is received while operating as an IEEE802.11a receiver:
  In polarity inversion, polarity inversion is not performed.
  The comparator outputs Sy regardless of the value of Sx. In this case,IThere is no need to perform signal processing on each signal of the digital filter output signal and the signal received 0.8 microseconds ago.
[0193]
An amplitude value is calculated from the IQ pair based on the signal output from the comparator after the processing is performed as described above, and the IQ pair and the amplitude value are passed to the peak estimation process.
[0194]
Next, peak estimation processing will be described. A command parameter from the controller is input to the peak estimation block, and information on how long the packet search is performed and a threshold value for determining whether or not the packet is received are held. Under this assumption, the following processing is performed.
[0195]
(1) The input amplitude value is compared with the threshold value, and when the amplitude value exceeds the threshold value, this time, the IQ signal pair, and the amplitude value are stored.
(2) After an amplitude value exceeding the threshold value appears, if an amplitude value exceeding the threshold value appears again within a set period (specifically, 0.8 to 2.4 microseconds), these are coupled. Only those that show high amplitude values are stored.
(3) When a time period has elapsed since the last stored maximum amplitude value has been stored, it is considered that the maximum value of the amplitude value has been extracted, the stored time is recognized as the provisional reception timing, and The stored I-Q signal pair Arg is recognized as a temporary frequency offset value. Further, a trigger signal indicating that the preamble of the packet has been found is generated.
[0196]
26 and 27 show a flow of a series of processes so far. However, FIG. 26 shows timing detection unit internal signals and states at the time of H / 2 uplink or IEEE802.11a reception, and FIG. 27 shows timing detection unit internal signals and states at the time of H / 2 downlink broadcast burst reception. Show.
[0197]
As shown in each figure, when receiving an H / 2 uplink or IEEE802.11a, packet reception is recognized at one peak, but when receiving an H / 2 downlink broadcast burst, two peaks are received. Recognizing packet reception by extracting. In particular, at the time of initial synchronization, it is necessary to determine uplink bursts and broadcast bursts, and therefore recognition of reception of H / 2 downlink broadcast bursts is strictly set.
[0198]
Next, an internal configuration and operation of a normalization circuit (Norm. Block) configured in the packet detection unit will be described with reference to FIG. In this block, a process of normalizing the signal of the first input with the signal value of the second input is performed.
[0199]
First, the position of the most significant bit where 1 is set in the value of the second input is extracted, and the “position of the most significant bit where 1 is set” is the most significant bit in both the first input and the second input. Bit shift to Further, table lookup is performed with the value of the second input after the shift, and an inverse value component of this value is output. A value obtained by adding a constant to this value is a coefficient for normalization, and a normalized signal is output by multiplying the first input by this coefficient.
[0200]
E-4-2. Timing detector
The operating frequency inside the timing detector is assumed to be 40 MHz. The main reason is that the time axis resolution is judged to be insufficient for 20 MHz processing. In the AWGN channel, there is no significant difference even with 20 MHz processing. However, in the propagation path model where each elementary wave arrives every 10 nanoseconds, such as the BRAN channel, the power of each delayed elementary wave is accurately calculated when the resolution is 20 MHz. Can not. Due to this, the time window of the signal fed to the FFT is shifted, but it has been found that this influence cannot be ignored in a channel having a reasonably large delay dispersion such as a BRAN-C channel.
[0201]
FIG. 29 shows an internal configuration of the timing detection unit. An input signal to the timing detection unit is a reception signal with a corrected frequency offset, and operates as a synchronization processing unit for H / 2 AP or IEEE 802.11a. In this case, the input of the timing detection unit is obtained by correcting the input signal using the temporary frequency offset value output by the packet detection unit. Further, when operating as H / 2 MT, the timing detection unit inputs the one corrected using the frequency offset value measured in the past.
[0202]
The timing detection process is basically performed by calculating a cross-correlation between the received preamble Pre-3 part and a replica of the Pre-3 part held in the timing detection part. The cross correlation is calculated over the effective symbol length of the Pre-3 part (specifically, 3.2 microseconds). The cross-correlation value is calculated in the time window range of 1.6 microseconds to 3.2 microseconds centering on the temporary reception timing extracted by the packet detection unit described above, and the timing having the highest cross-correlation value is the reception timing. It is a spear.
[0203]
However, in a channel with a delay path, it is not a good idea to simply recognize the timing with the highest cross-correlation value as the reception timing.
[0204]
For example, consider a case where a signal is received via a two-wave channel as shown in FIG. In this case, the symbol is received as shown in FIG. 31, and when the timing detection unit recognizes the timing having the highest cross-correlation value as the reception timing, the signal in the section indicated by the illustrated FFT window is fed to the FFT. Resulting in. As a result, the energy of the next symbol is mixed, resulting in intersymbol interference.
[0205]
In order to prevent such a situation, the timing detector should determine the reception timing in the delay path channel with reference to the first wave that has arrived, as shown in FIG.
[0206]
In order to realize this, the first wave that has arrived first is searched for in the following procedure within the timing detection unit. The cross-correlation values at each timing are calculated and all are input to the Max Peak Extraction block. Inside this block, first, the timing at which the cross-correlation value is maximum is extracted, and the forefront timing at which the correlation value exceeding 60% (or 80%) of this correlation value appears is extracted as the reception timing. . FIG. 33 shows how reception timing is extracted based on the correlation value.
[0207]
Actually, in order to provide a further margin, a signal from the front is fed to the FFT somewhat (for example, for 200 nanoseconds) from the reception timing extracted by the timing detection unit. The smaller this margin is, the more likely it is to receive interference from the next symbol, and the more this margin is, the more likely it is to receive interference from the previous symbol (that is, it is potentially vulnerable to delayed waves). ).
[0208]
E-4-3. Frequency offset measurement unit
The operating frequency inside the frequency offset measurement unit is assumed to be 20 MHz.
[0209]
FIG. 34 shows the internal structure of the frequency offset measurement unit. The input signal of the frequency offset measuring unit is a complex conjugate multiplication result with the signal received 3.2 microseconds before. The circuit that performs complex conjugate multiplication can be shared with the circuit used to generate the input signal of the packet detector, and when the frequency offset measurement unit is activated, The received signal and the signal received 3.2 microseconds ago are switched to feed.
[0210]
In the frequency offset measurement unit, only the cumulative addition of the input signals is performed, and this process is performed from the start of reception of the preamble Pre-4 part to just before the reception of the Pre-4 part. .
[0211]
The frequency offset measurement unit outputs the frequency offset value as an IQ vector, similar to the temporary frequency offset value output from the packet detection unit. In order to convert this IQ vector into angle information, a block for calculating arctan () is required. This process is performed by the circuit shown in FIG.
[0212]
arctan () receives the I-axis signal and the Q-axis signal and outputs angle information [radian]. First, the input I-axis signal is normalized by the Q-axis signal, and angle information is extracted by referring to the table with the normalized signal value. The normalization method is the same as that of the normalization circuit (Normalization) block that is a component of the packet detection unit.
[0213]
The arctan circuit operates using the output of the packet detection unit or the output of the frequency offset measurement unit (both IQ signals) as an input signal. Which is input is switched depending on whether the packet detection unit or the frequency offset measurement unit is currently active.
[0214]
Basically, it operates only twice per packet reception, so there is no restriction on the operating frequency, but it should be operated at a frequency that can minimize the processing delay.
[0215]
The frequency offset value generated by the frequency offset measurement unit and arctan () has a scope of ± 156.25 kHz. However, in practice, a signal having a frequency offset value exceeding this value may be input. Therefore, the final frequency offset value is determined with reference to the signal output from the packet detection unit in addition to the frequency offset value generated by the frequency offset measurement unit and arctan (). The provisional frequency offset value output from the packet detector has a scope up to ± 625.0 kHz, and it is possible to determine a rough frequency offset range from the constellation of the IQ signal output from the packet detector. The processing described above is performed by a precision frequency offset calculation circuit shown in FIG.
[0216]
The precision frequency offset calculation circuit is executed once per reception of one packet. As shown in FIG. 36, the precise frequency offset calculation circuit uses the output of the packet detection unit, the output of the frequency offset measurement unit, and the output of the arctan () circuit as input signals. A correction process is performed on the output value of the arctan () circuit in accordance with the condition determined from the output of the packet detection unit and the output of the frequency offset measurement unit. Specifically, the judgment condition and the correction are as shown in the following equation.
[0217]
[Expression 2]

[0218]
In the above equation, S_a. i, S_a. q is the output value of the frequency offset measurement unit, S_b. i, S_b. q is an output value of the packet detection unit, and Argent is an output of the arctan () circuit calculated based on the output of the frequency offset measurement unit.
[0219]
The frequency offset value generated in this way is input to the oscillator, and the output of the oscillator and the received signal are multiplied to complete the frequency offset correction process. Since an oscillator having a general circuit configuration can be applied, description thereof is omitted in this specification.
[0220]
E-4-4. Digital gain control section
  DeIThe operating frequency inside the digital gain control unit is assumed to be 20 MHz.
[0221]
  In FIG.IThe internal structure of the digital gain control unit is shown. DeIThe input signal of the digital gain control unit is the power value of the received signal, and the cumulative power of each symbol (sample) is internally calculated to calculate the average power. Based on this average power value, a coefficient to be multiplied with the received signal is extracted by table lookup for the purpose of stabilizing the received signal level.
[0222]
  The control signal to the AGC amplifier is locked when the packet detection unit finds and confirms the packet, but a certain delay occurs until a symbol amplified by the locked control signal is input ( Filter delay is the main cause). DeIThe digital gain control unit determines that the packet detection unit has found the packet, waits for this delay, and then starts the accumulation of power values, and performs the accumulation addition over 3.2 microseconds. .
[0223]
In the lookup table, power value → amplitude coefficient is converted.
[0224]
E-4-5. Preamble extraction unit
The preamble extraction unit extracts the Pre-3 part and Pre-4 part of the preamble stored in the memory according to the reception timing information output from the timing detection unit, and extracts the extracted Pre-3 part and Pre-4 part. In this block, frequency offset correction is performed on the signal, and after amplitude correction is performed, a signal is fed to the FFT.
[0225]
  The timing detection unit, frequency offset measurement unit,IThe preamble extractor is activated by triggering the completion of all processing in the digital gain controller.
[0226]
Note that the preamble Pre-1 part and Pre-2 part are not output from the synchronization processing part. The preamble Pre-3 part and Pre-4 part are used for the purpose of generating a reference channel vector in the transmission path estimation part in the subsequent stage. Since the same signal circulates and transmits in the Pre-3 part and the Pre-4 part, if the same phase is added to generate a reference channel vector, the accuracy of the channel vector is improved by 3 dB in SNR conversion. To do.
[0227]
On the other hand, when the preamble extractor starts to operate, the preamble Pre-3 and Pre-4 have already been received, and there is a time lag until the signal is passed to the subsequent block. This time lag becomes a critical problem particularly in an IEEE802.11a receiver (since there is a case where an ACK has to be returned within 16 microseconds after receiving a signal, the reception process has as little time lag as possible. Need to be finished).
[0228]
Therefore, in the preamble extraction unit, the Pre-3 part and the Pre-4 part are added in phase at the time of the time axis signal, and the result of the addition is fed to the FFT so that the FFT execution of the preamble part is finished once. I have to.
[0229]
E-4-6. Symbol extractor
The symbol extractor is activated after the preamble extractor feeds the preamble Pre-3 part and Pre-4 part to the FFT, and thereafter feeds the signal to the FFT one after another when receiving the OFDM symbol. Since the basic processing content is almost the same as that of the preamble extraction unit, the circuit is completely realized by the same circuit. In the symbol extraction unit, only the in-phase addition processing of the Pre-3 part and the Pre-4 part is not performed.
[0230]
The symbol extraction unit repeats the process endlessly until it receives a SYNC_TBC_PARA_BE_IDLE command from the controller.
[0231]
F. Transmission path estimation unit
The processing required for the transmission path estimation unit is defined as follows.
[0232]
(1) Channel estimation
Channel equalization by extraction of channel vector using preamble (known sequence) and complex conjugate multiplication of symbol
(2) Residual frequency offset correction
Detection and correction of residual frequency offset using pilot subcarriers
(3) Countermeasures for sample timing drift
Corrected that the reference phase swivels on the frequency axis due to reception timing drift caused by mismatch in relative clock frequency between transmission and reception
(4) Channel vector update
The reference is updated with the symbol after provisional judgment, and fading is followed slowly
[0233]
Hereinafter, the configuration and operation of the transmission path estimation unit will be described in detail.
[0234]
F-1. Control information from the controller to the transmission path estimator
The main input signal to the transmission path estimator is the output of the FFT (that is, the subcarrier signal), but it indicates what processing the transmission path estimator should perform on the signal fed from the FFT. It is assumed that a signal is input from the controller. The instruction signals from the controller are assumed to be four shown in the table below.
[0235]
[Table 7]

[0236]
Hereinafter, the contents of the message indicated by each numerical value will be described.
[0237]
F-1-1. OPERATION_MODE
OPERATION_MODE is an environment variable for instructing which system to perform synchronous processing on the synchronous processing unit.
[0238]
The numerical values to be set in OPERATION_MODE are the three types shown in the table below, which is 2-bit information. However, the transmission path estimation unit does not change the MT reception process and the AP reception process depending on the value of OPERATION_MODE. Therefore, it is sufficient to provide 1-bit information indicating whether IEEE802.11a reception processing or H / 2 reception processing is performed.
[0239]
[Table 8]

[0240]
F-1-2. iSymbolIndex
It is assumed that the calculation result of FFT is input to the transmission path estimation unit in units of subcarriers. iSymbolIndex is a signal indicating in which OFDM symbol of the packet (PDU train) the currently input subcarrier is stored. It is assumed that the image is input as shown in FIG.
[0241]
However, this counter value may saturate the current value 48 to the maximum value. It should be composed of about 6 bits.
[0242]
If there is experience in receiving a large number of packets from the same AP at the time of H / 2 downlink reception (MT reception processing), if the iSymbolIndex value is input as shown in FIG. Improved characteristics can be expected. Expected to improve the transmission characteristics by narrowing the scope of the residual frequency offset value assumed in the transmission path estimation unit based on the fact that the frequency offset value calculated with the AP in the synchronization processing unit is sufficiently refined It is.
[0243]
F-1-3. iModMode
iModMode is information indicating the modulation method of the currently input signal, and four types of BPSK, QPSK, 16QAM, and 64QAM are assumed. The minimum is 2-bit information. The transmission path estimation unit is insensitive to the coding rate.
[0244]
There are cases where symbols of different modulation schemes exist in one packet. In this case, the value of iModMode is changed as appropriate.
[0245]
F-1-4. iFreqCoherent
iFreqCoherent is a flag indicating whether or not information on adjacent subcarriers may be referred to when calculating a channel vector of a transmission path. For the time being, it is better to enter 1 if the PHY_MODE in the part that provides the highest bit rate in all symbols in the packet is one of the following, and 0 otherwise.
[0246]
BPSK coding rate R = 1/2
BPSK coding rate R = 3/4
QPSK coding rate R = 1/2
[0247]
When receiving IEEE802.11a, it should be noted that PHY_MODE is not clarified unless it is in the stage of receiving the second symbol of the payload part.
[0248]
In the above, iFreqCoherent shows a case where it is uniquely determined by PHY_MODE. However, when the synchronization processing unit extracts information similar to delay dispersion of the transmission path, this information is also fed to the transmission path estimation unit Conceivable.
[0249]
F-2. Control signal input timing
The timing at which each signal from the controller described above should be input differs slightly depending on whether it operates as a H / 2 receiver or as an IEEE 802.11a receiver.
[0250]
F-2-1. When operating as an H / 2 receiver
In the case of H / 2, the number of LCH / SCHs constituting the PDU train and the PHY_MODE in each transport channel are determined before signals are transmitted and received (MT is stored in the broadcast burst). It should have been extracted by decoding the information).
[0251]
Therefore, iModMode (uniquely determined from PHY_MODE) and iFreqCoherent (currently uniquely determined from PHY_MODE) can be input simultaneously with the start of the PDU train reception process. The input timing of the control signal in this case is as shown in FIG.
[0252]
F-2-2. When operating as an IEEE 802.11a receiver
In the case of IEEE802.11a, the number of symbols constituting a packet and information corresponding to PHY_MODE are stored in the first symbol of the payload portion. Therefore, neither iModMode nor iFreqCoherent can be set without decoding this. The input timing of the control signal in this case is as shown in FIG.
[0253]
In the case of IEEE802.11a, a PLCP header indicating the length, modulation class, etc. of the packet is stored at the beginning of the packet (the first symbol of the payload). Since the modulation method of the information part after the second symbol in the payload part cannot be extracted unless this part is decoded, the value of iFreqCoherent is also input at the timing of iSymbolIndex = 2.
[0254]
F-3. Internal processing procedure
As described above, the processing contents in the transmission path estimation unit are as follows.
[0255]
(1) Complex conjugate multiplication with channel vector
(2) Residual frequency offset detection and correction
(3) Countermeasures for reception timing drift
(4) Channel vector update
[0256]
Hereinafter, the procedure of each process will be described in detail.
[0257]
F-3-1. Complex conjugate multiplication with channel vectors
When a packet is received, first, preamble Pre-3 part / Pre-4 part is input from FFT. The transmission path estimation unit handles the complex amplitude value obtained from the Pre-3 part / Pre-4 part as the initial value of the channel vector. This value is held internally, and complex conjugate multiplication is performed with the received symbol (differential is taken).
[0258]
Since the subcarriers are arranged over about 16 MHz, it is assumed that Coherency on the frequency axis is hardly expected. Therefore, a channel vector is generated for each subcarrier, and when a subcarrier whose information is modulated is input, complex conjugate multiplication is performed with the channel vector arranged at the same frequency.
[0259]
That is, when the input signal is Pre-3 part / Pre-4 part, the input symbol (subcarrier) is stored as a channel vector, and when the input signal is an information symbol, it is stored. Complex conjugate multiplication is performed between the channel vector and the input symbol. The complex conjugate multiplication is performed once every time one symbol (subcarrier) is input.
[0260]
F-3-2. Residual frequency offset detection and correction
A signal whose frequency offset has been corrected by the synchronization processing unit is input to the FFT, but there is actually a residual frequency offset that could not be corrected by the synchronization processing unit. Therefore, a process for tracking the residual frequency offset is performed in the transmission path estimation unit.
[0261]
Since four pilot subcarriers, which are known patterns, are inserted in each OFDM symbol, the frequency offset value is sequentially updated each time one OFDM symbol is received.
[0262]
That is, the residual frequency offset value is detected once every time one OFDM symbol is received, and the detection result is reflected when the next OFDM symbol is received. Since the reflection of the residual frequency offset value (complex conjugate multiplication) is performed by rotating the phase of the channel vector, it is performed once every time one symbol (subcarrier) is input.
[0263]
F-3-3. Countermeasures for reception timing drift
If the master clock is shifted between transmission and reception, the reception timing will also drift. As a result, the reference phase value for each subcarrier turns on the frequency axis, and the reference phase of the subcarrier transmitted and received at a frequency far from the center frequency is greatly rotated.
[0264]
In order to correct this, the reception timing drift is detected by referring to the signal point constellation after transmission path estimation of several subcarriers transmitted and received at a frequency far from the center frequency, and correction is applied.
[0265]
Similar to the detection of the residual frequency offset value, the detection of the drift state is performed once every time one OFDM symbol is received, and this detection result is reflected when the next OFDM symbol is received. Since reception timing drift information is reflected (complex conjugate multiplication) by rotating the phase of the channel vector, it is performed once every time one symbol (subcarrier) is input.
[0266]
F-3-4. Channel vector update
The channel vector obtains an initial value by holding the preamble Pre-3 / Pre-4 part, but is updated for the purpose of refining this vector each time an information symbol is received. Since the channel vector refinement is performed independently for each subcarrier of each frequency, it is performed once every time one symbol (subcarrier) is input.
[0267]
F-4. Internal structure of transmission path estimation unit
FIG. 42 shows the internal structure of the transmission path estimation unit for each functional unit. FIG. 43 shows the entire block of the transmission path estimation unit on a circuit basis. Hereinafter, the processing contents in each functional block of the transmission path estimation unit will be described in detail with reference to the drawings.
[0268]
F-4-1. Channel vector and complex conjugate multiplication
A preamble (Pre-3 part / Pre4 part) and a payload part are sequentially input to the transmission path estimation part. While the preamble part is being input, input symbols are stored in the FIFO buffer as channel vectors. The This is shown in FIG.
[0269]
Two types of channel vectors are prepared. One stores the input preamble signal with its polarity inverted according to the known subcarrier pattern as it is, and the other stores it after weighted addition with adjacent subcarriers. In the weighted addition, the value obtained by dividing the amplitude of both subcarriers by 0.5 is added to the value obtained by multiplying the amplitude of the subcarrier by 1.0, and the value obtained by dividing the addition result by 2 is stored. In addition, the numerical value described in the symbol in FIG. 44 is a subcarrier number, P has shown that it is a Pad symbol.
[0270]
The reason why two channel vectors are prepared is to use them properly depending on whether or not coherency on the frequency axis may be expected. Whether it can be expected or not is determined by 1-bit information of iFreqCoherent inputted from the controller, and the output selector of the channel vector buffer is switched according to this value. The operation of the channel vector buffer output selector differs between the case of the H / 2 receiver and the case of the IEEE 802.11a receiver (described above).
[0271]
Next, the operation when the payload portion is input will be described with reference to FIG. Each time subcarriers (symbols) are sequentially loaded from the FFT, channel vectors corresponding to the same frequency carrier as the loaded subcarrier are sequentially output from the storage unit. FIG. 45 shows a case where 1 is input as iFreqCoherent and a channel vector referring to adjacent subcarrier information is used. In this case, the channel vector stored in the lower FIFO buffer among the two channel vectors stored in FIG. 44 is selected by the selector.
[0272]
F-4-2. Residual frequency offset detection / correction and reception timing drift countermeasures
Regarding the residual frequency offset, a residual frequency offset value is estimated using four pilot subcarriers inserted in the OFDM symbol, and correction is performed by a second-order loop filter.
[0273]
Regarding reception timing drift, the reception timing drift is detected by referring to the signal point arrangement after transmission path equalization in several subcarriers transmitted and received at a frequency far from the center frequency, and correction is performed. Call. Similarly, the correction of the rotation of the reference phase caused by the reception timing drift is performed using a secondary loop filter.
[0274]
However, as countermeasures against drift in reception timing, it is known that transmission can be performed without significant deterioration in characteristics even without correction at the time of BPSK modulation. Therefore, QPSK, 16QAM, and 64QAM are modulated. The reception timing drift countermeasure is taken only when
[0275]
FIG. 46 illustrates a processing operation for performing these corrections. The input value to each loop filter is an argument of IQ symbols as a result of adding the same phase for four pilot subcarriers after transmission path equalization. If there is a frequency offset, the same reference phase shift should occur for all subcarriers, and noise immunity is enhanced by adding the four pilot subcarriers in the same phase. Since it is cumbersome to obtain the argument, a Q-axis signal is used instead.
[0276]
Also, an estimated reference phase offset value is output from this system, and the output value is added to the reference phase value generated by the reception timing drift countermeasure block and then converted to an IQ vector representation in the oscillator block. . The IQ vector is multiplied by the channel vector output from the FIFO buffer to follow the residual frequency offset of the channel vector and take measures against reception timing drift.
[0277]
On the other hand, information for several subcarriers far from the center frequency is used as a countermeasure for reception timing drift. When the reception timing drifts by Δt seconds, the reference phase offset value θ in a subcarrier that is f [Hz] away from the center frequency._f[Radian] is represented by the following equation.
[0278]
[Equation 3]

[0279]
That is, the subcarriers arranged on the outer side have stronger sensibility to the reception timing drift. This is the reason why information for several subcarriers far from the center frequency is used.
[0280]
The input to the reception timing drift detection corresponds to a signal obtained by subtracting the estimated signal constellation component (the output of the Dec block in FIG. 46) from the signal after transmission path equalization. The estimated signal constellation is extracted by making a tentative decision in the Dec block. If this estimated signal constellation is accurate and there is no frequency offset and no reception timing drift, the variation imposed on the received symbols should be input to the reception timing drift detection. . Therefore, the calculation shown in the following equation is performed on the subcarrier symbol S, and the variation is extracted as P.
[0281]
[Expression 4]

[0282]
Since the subtraction is performed using the High Band symbol and the Low Band symbol, the effect of the residual frequency offset does not appear in P if it is assumed that there is no frequency characteristic in the transmission path.
[0283]
The value of the Q axis of the symbol P calculated by the above formula is input to the loop filter, and the turning amount on the frequency axis of the reference phase caused by the reception timing drift is calculated.
[0284]
In order to correct the turning of the reference phase on the frequency axis due to the reception timing drift, it is necessary to calculate a different reference phase value for each subcarrier. Performed in blocks.
[0285]
F-4-3. Channel vector update
The channel vector is updated each time a symbol is received. The update is performed by generating Vn according to the following equation, where Vn is a channel vector in the next state, Vc is a channel vector in the current state, and Vu is an update channel vector.
[0286]
[Equation 5]

[0287]
Here, α is Forget Factor, which is a numerical value around 0.95.
[0288]
FIG. 47 illustrates the processing operation of channel vector update. Vu is obtained by subtracting the “estimated signal constellation” component output from the Dec block from the received subcarrier (symbol). If the above-mentioned “estimated signal constellation” is correctly determined, Vu becomes the latest channel vector. Therefore, updating Vc with this information makes it possible to follow fading that fluctuates slowly. I am considering.
[0289]
F-4-4. Temporary judgment block
In the tentative decision block (Dec. block in FIG. 46), the symbol after the channel equalization and the channel vector are input, and the modulation signal constellation in the symbol is estimated. In short, a process for temporarily determining which signal point is transmitted on the transmission side is performed, and the result is output. Further, a process equivalent to a Demapper that extracts soft decision bits from the input modulation symbol is also performed. This output is also the output of the transmission path estimation unit, and is fed to the deinterleaver.
[0290]
In addition to the symbols and channel vectors after transmission path equalization, information (iModMode) indicating which modulation scheme is currently used for transmission / reception is also input to the provisional determination. Is performed adaptively. FIG. 48 illustrates the structure of the provisional determination block.
[0291]
F-4-5. Various setting parameters
In the transmission line estimation unit, loop filters are used in various places. The following table shows various loop gain values that are determined to be as good as the current situation.
[0292]
[Table 9]

[0293]
It is assumed that the input value to the loop filter of the reception timing drift countermeasure unit is a value normalized to the amount of phase rotation per subcarrier.
[0294]
[Table 10]

[0295]
[Table 11]

[0296]
[Supplement]
The present invention has been described in detail above with reference to specific embodiments. However, it is obvious that those skilled in the art can make modifications and substitutions of the embodiment without departing from the gist of the present invention. That is, the present invention has been disclosed in the form of exemplification, and the contents described in the present specification should not be interpreted in a limited manner. In order to determine the gist of the present invention, the claims section described at the beginning should be considered.
[0297]
【The invention's effect】
According to the present invention, a switch is provided in front of the transmission power amplifier, and the input signal to the power amplifier is changed according to the transmission rate mode, so that the back-off corresponding to each transmission rate mode can be achieved. Power supply efficiency can be provided. As a result, power saving can be achieved, and transmission power can be increased in the low transmission rate mode.
[0298]
According to the present invention, a selector is provided before the reception power value is calculated from the reception amplitude, and when the reception amplitude is the maximum value of the absolute value amplitude of the A / D converter, the amplitude value is several times that value. By calculating the power value based on the above, it is possible to set the reception signal level in the AGC amplifier at a higher speed when a signal is rapidly received with a high reception power. In addition, by configuring the loop filter in decibel notation, it is possible to increase the amplification level sharply even when the received power is rapidly decreased.
[0299]
Further, according to the present invention, the presence of the received packet is recognized by measuring the autocorrelation of the preamble part, but the autocorrelation calculation block is configured in a plurality of stages, and the correlation calculated in each stage It is possible to calculate an autocorrelation value that does not depend on the received power by normalizing the value with the received power value and adding the normalized correlation values calculated in a number of stages to measure the autocorrelation of the preamble. it can. In addition, it is possible to prevent the packet reception time from being mistaken due to a sharp increase in reception power. Further, by configuring the Peak Examination process in the same way, it is possible to extract the maximum value of the autocorrelation value.
[0300]
Further, according to the present invention, the detailed reception timing detection is obtained from the known signal sequence and the cross-correlation value. The cross-correlation value is calculated for a certain time window, and the maximum value of 60 is obtained. If the correlation value exceeding this threshold exists before the maximum value appears, the earliest time at which the correlation value exceeding the threshold appears is extracted as the reception timing. Even in an environment where dispersion exists, the head position of a received packet can be extracted more accurately, and the influence of intersymbol interference can be minimized. In addition, by correcting the timing detection input signal with the provisional frequency offset value obtained by packet detection, the timing detection process is suitably performed even when a signal having a large frequency offset is received. In addition, since the provisional frequency offset value is used for correction, there is almost no need to consider processing delay.
[0301]
In addition, according to the present invention, a rough frequency offset value is calculated as macro information by a preamble in which power is filled for each of a plurality of subcarriers, and a detailed frequency offset is determined by a preamble in which power is filled in all subcarriers. By calculating the value as micro information and correcting the frequency offset value obtained with micro information based on the value obtained with macro information and the amplitude value obtained with micro information, The detected frequency offset value is extracted, and the oscillator is driven based on the final detected frequency offset value obtained by such a procedure, and the output of the oscillator and the received signal are multiplied once. By doing so, the frequency offset can be corrected. In the methods known in the past, it is necessary to perform a primary correction using a provisional frequency offset value and a secondary correction using a more detailed frequency offset value. Multiplication with oscillator output) is reduced by half. Further, by configuring the Arctan circuit, it is possible to obtain an Arctan value that does not depend on the amplitude value of the received signal with a simple configuration.
[0302]
In addition, according to the present invention, by adding a digital gain control process, the fluctuation of the received signal amplitude that cannot be corrected by the AGC by the analog amplifier is absorbed, and the word length in the subsequent processing block is limited. However, it is possible not to sacrifice the characteristics.
[0303]
In addition, according to the present invention, by adding the Pre-3 part and Pre-4 part of the preamble to the time axis signal and then outputting them, not only can the accuracy of the channel vector be improved, but also the FFT. It is possible to reduce the number of executions of.
[0304]
In addition, according to the present invention, two channel vectors for which weighted addition of adjacent subcarriers is added and channel vector for which weighting addition of adjacent subcarriers is not performed are generated. Since it is determined whether the transmission path estimation processing is performed using a vector, not only can the accuracy of the channel vector be improved, but it is also possible to support both H / 2 and IEEE802.11a. is there.
[0305]
In addition, according to the present invention, a channel vector estimated value is calculated by provisionally determining the reception subcarrier of the information symbol, and the reception timing drift is calculated from the difference between the channel vector stored inside and the channel vector estimated value. Since the condition is estimated and the residual frequency offset is corrected and the reception timing drift is corrected by the loop filter, correction processing can be performed with a simple configuration and high accuracy.
[0306]
Further, according to the present invention, every time an information symbol (subcarrier) is received, a channel vector is estimated from the signal point of the received symbol, and the channel vector stored in the receiving apparatus is updated. Even in an environment where the reference phase and reference amplitude of the received signal fluctuate due to fading fluctuations in the reception process, it is possible to perform the receiving process suitably. Further, it can be realized with a simple circuit configuration.
[Brief description of the drawings]
FIG. 1 shows a time view of an OFDM symbol.
FIG. 2 is a diagram showing a frequency view of an OFDM symbol.
FIG. 3 is a diagram showing a configuration of a preamble at the time of broadcast (broadcast communication) / burst in H / 2.
FIG. 4 is a diagram illustrating a configuration of a preamble at the time of H / 2 downlink burst.
FIG. 5 is a diagram illustrating a configuration of a preamble at the time of an H / 2 uplink burst.
FIG. 6 is a diagram illustrating a configuration of an IEEE802.11a packet preamble.
FIG. 7 is a diagram showing a configuration of a MAC frame.
FIG. 8 is a diagram schematically showing a configuration of a transmitter according to an embodiment of the present invention.
FIG. 9 is a diagram schematically showing a configuration of a receiver according to an embodiment of the present invention.
FIG. 10 is a diagram showing input / output characteristics of an amplifier used in a normal transmission power amplifier.
FIG. 11 is a diagram showing a relationship between required SNR and BER in each transmission rate mode when output back-off is performed and a margin of 3 dB is taken.
FIG. 12 is a diagram showing a configuration (power amplifier portion) of a transmitter capable of switching a back-off value given to a transmission amplifier according to a transmission rate mode.
FIG. 13IIt is the figure which showed the structure of the control loop which controls an AGC amplifier by digital processing.
14 is a diagram showing an internal configuration of a gain control unit in FIG. 13;
FIG. 15 is a diagram illustrating an example of issuing a command SYNC_TBC_PARA_SCAN.
FIG. 16 is a diagram for describing processing when SYNC_TBC_PARA_START_11A_SEARCH and SYNC_TBC_PARA_START_H2UL_SEARCH are issued;
FIG. 17 is a diagram showing an H / 2 downlink reception processing procedure when a broadcast burst can be received at once.
FIG. 18 is a diagram illustrating an H / 2 downlink reception processing procedure when an uplink burst from another MT is mistaken for a broadcast burst.
FIG. 19 is a diagram for describing processing when a command SYNC_TBC_PARA_START_11A_SEARCH and SYNC_TBC_PARA_START_H2UL_SEARCH are issued;
FIG. 20 is a diagram for describing processing when SYNC_TBC_PARA_START_H2DL_SEARCH and SYNC_TBC_PARA_START_H2DL_RECEIVE are issued;
FIG. 21 is a diagram illustrating an internal structure of a synchronization processing unit for each functional unit.
FIG. 22 is an overall block diagram of a synchronization processing unit expressed on a circuit basis.
FIG. 23 is a diagram illustrating a configuration of a synchronization processing unit when operating as an H / 2 AP and IEEE 802.11a.
FIG. 24 is a diagram illustrating a configuration of a synchronization processing unit when operating as an H / 2 MT.
FIG. 25 is a diagram illustrating an internal configuration of a packet detection unit.
FIG. 26 is a diagram illustrating an internal signal and a state of a timing detection unit when receiving an H / 2 uplink or IEEE802.11a.
FIG. 27 is a diagram showing a signal and a state in the timing detection unit at the time of H / 2 downlink broadcast burst reception.
FIG. 28 is a diagram showing an internal configuration of a normalization circuit configured inside a packet detection unit.
FIG. 29 is a diagram illustrating an internal configuration of a timing detection unit.
FIG. 30 is a diagram illustrating a state in which a signal is received by solving a two-pass model.
31 is a diagram showing a state of symbol reception (inter-symbol interference) when a signal is received through a two-wave channel as shown in FIG. 30. FIG.
FIG. 32 is a diagram illustrating a situation in which inter-symbol interference is avoided by determining the reception timing based on the previously arrived elementary wave in the delay path channel, as shown in FIG. 32.
FIG. 33 is a diagram showing how reception timing is extracted based on a correlation value.
FIG. 34 is a diagram showing an internal structure of a frequency offset measurement unit.
FIG. 35 is a diagram showing an internal structure of an arctan () circuit.
36 is a diagram showing an internal configuration of a precision frequency offset calculation circuit. FIG.
FIG. 37IIt is the figure which showed the internal structure of the digital gain control part.
FIG. 38 is a diagram showing an input image of iSymbolIndex.
FIG. 39 is a diagram illustrating a state where an iSymbolIndex value is input.
FIG. 40 is a diagram illustrating the input timing of each control signal (in the case of an H / 2 receiver).
FIG. 41 is a diagram showing the input timing of each control signal (in the case of an IEEE 802.11a receiver).
FIG. 42 is a diagram illustrating an internal structure of a transmission path estimation unit for each functional unit.
FIG. 43 is a diagram illustrating an entire block of a transmission path estimation unit on a circuit basis.
FIG. 44 is a diagram showing a state in which input symbols are accumulated in a FIFO buffer as channel vectors.
FIG. 45 is a diagram for explaining an operation when a payload portion is input.
FIG. 46 is a diagram for explaining operations for residual frequency offset correction and reception timing drift countermeasures;
FIG. 47 is a diagram for explaining a channel / vector update processing operation;
FIG. 48 is a diagram illustrating a structure of a provisional determination block.

Claims (2)

A communication device that operates under a communication system that transmits and receives signals in bursts, with a preamble added to the beginning of the burst signal,
An autocorrelation calculation unit that calculates the autocorrelation by accumulatively adding the complex conjugate multiplication results of the received signal and the delayed signal;
A received signal power cumulative adder that cumulatively adds received signal power;
When the cumulative addition result of the received signal power is smaller than a certain threshold value, the received signal autocorrelation value is normalized by the cumulative addition result of the received signal power, while bottoming out at the threshold value, and normalized by the power. A normalization unit that generates autocorrelation values;
An S3 cumulative addition value generation unit that cumulatively adds a difference S3 between the absolute value of the received signal S1 and the absolute value of the delayed signal S2,
A first buffer consisting of several stages of FIFO buffers storing the power-normalized autocorrelation values;
An adder that determines the polarity according to a packet that is currently undergoing reception processing, adds the outputs of the FIFO buffers in the first buffer, and obtains an addition result Sy;
A second buffer consisting of several stages of FIFO buffers for storing the cumulative addition value of S3;
An adder that determines the polarity according to the packet currently undergoing reception processing, adds the outputs of the FIFO buffers in the second FIFO buffer, and obtains an addition result Sx;
A comparator that outputs a Sy or zero signal as the autocorrelation value of the preamble, depending on the polarity of Sx and the packet currently being received;
A peak estimator that estimates the peak of the autocorrelation value output by the comparator and performs signal reception detection and reception time reporting;
A communication apparatus comprising: After confirming that the correlation value exceeding the predetermined threshold is not updated as the maximum value for a certain period thereafter, signal reception detection and reception time reporting are performed.
The communication apparatus according to claim 1.

Images