JP4243000B2 - 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品 - Google Patents
電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品 Download PDFInfo
- Publication number
- JP4243000B2 JP4243000B2 JP2000102294A JP2000102294A JP4243000B2 JP 4243000 B2 JP4243000 B2 JP 4243000B2 JP 2000102294 A JP2000102294 A JP 2000102294A JP 2000102294 A JP2000102294 A JP 2000102294A JP 4243000 B2 JP4243000 B2 JP 4243000B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency current
- bonding wire
- magnetic
- high frequency
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/745—Apparatus for manufacturing wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
- H01L2224/432—Mechanical processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/745—Apparatus for manufacturing wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、主として電気・電子機器の所定箇所相互間の接続に供されるボンディングワイヤであって、詳しくは高速動作のために数十MHz〜数GHz帯域の高周波数で使用される半導体能動素子等の電子部品からボンディングワイヤ自体に流れる高周波電流を減衰させる機能を備えた電子部品用高周波電流抑制型ボンディングワイヤに関する。
【0002】
【従来の技術】
近年、電子情報通信分野での電子機器や情報処理装置等に搭載されると共に、導電性パターンが配備されたプリント配線回路基板に実装される電子部品には、例えばランダムアクセスメモリ(RAM)やリードオンリーメモリ(ROM)等に代表される半導体記憶装置、或いはマイクロプロセッサ(MPU),中央演算処理装置(CPU),画像プロセッサ算術論理演算装置(IPALU)等に代表される論理回路素子を含む多種多用な半導体能動素子が用いられている。
【0003】
これらの半導体能動素子は、製品化に際して一般に高い周波数で使用して高速動作を行わせるために回路レイアウトに従って大規模な集積化を行って信号処理用に供される所定数の端子(通常リードフレームと呼ばれる)を持たせた上で半導体集積回路素子(IC)や半導体大規模集積回路素子(LSI)のチップとして構成されている。
【0004】
こうした半導体チップでは、所定数の端子と本体との間をボンディングワイヤで接続している。
【0005】
ところで、電子部品用ボンディングワイヤによる接続が適用される半導体能動素子では、演算速度や信号処理速度が日進月歩の勢いで高速化されており、一層高集積化した上で高速動作を行わせるために規格上において数十MHz〜数GHz帯域の高い周波数で使用されている。
【0006】
【発明が解決しようとする課題】
上述した電子部品用ボンディングワイヤの場合、半導体能動素子側で高速動作を行わせるために数十MHz〜数GHz帯域の高い周波数で使用すると、端子やワイヤに高周波(高調波)電流が流れ、この高周波電流が部品間,端子を含む信号経路間,或いは電子部品が搭載される機器・装置間に伝導することがある。こうした高周波電流は、部品(回路素子)内での動作処理に悪影響を及ぼして誤動作を起こしたり、或いは基本性能を劣化させる等、電磁干渉の要因となるため、除去される必要があるが、現状では電子部品及びボンディングワイヤにおいて高周波電流対策が十分に配慮されていないため、高周波電流が原因となる電磁干渉の発生を防止することができないという問題がある。
【0007】
本発明は、このような問題点を解決すべくなされたもので、その技術的課題は、数十MHz〜数GHz帯域の高い周波数で使用されても高周波電流を十分に抑制して電磁干渉の発生を防止できる電子部品用高周波電流抑制型ボンディングワイヤを提供することにある。
【0008】
【課題を解決するための手段】
本発明によれば、電子部品及び所定箇所の間を接続するための導線から成る電子部品用ボンディングワイヤにおいて、導線の表面の少なくとも一部には、該導線自体に流れる数十MHz〜数GHz帯域の高周波電流を減衰させる高周波電流抑制体が設けられた電子部品用高周波電流抑制型ボンディングワイヤが得られる。
【0009】
この電子部品用高周波電流抑制型ボンディングワイヤにおいて、高周波電流抑制体は、少なくとも導線両端の接続部を露呈させるように設けられたことは好ましい。更に、この電子部品用高周波電流抑制型ボンディングワイヤにおいて、高周波電流抑制体は、少なくとも導線の局部を露呈させるように格子状に設けられたこと、或いは高周波電流抑制体は、少なくとも前記導線の局部を露呈させるように螺旋状に設けられたことは好ましい。
【0010】
又、本発明によれば、上記何れか一つの電子部品用高周波電流抑制型ボンディングワイヤにおいて、高周波電流抑制体は、スパッタリング法により導線の表面上に成膜された電子部品用高周波電流抑制型ボンディングワイヤ、或いは高周波電流抑制体は、蒸着法により導線の表面上に成膜された電子部品用高周波電流抑制型ボンディングワイヤが得られる。
【0011】
更に、本発明によれば、上記何れかの電子部品用高周波電流抑制型ボンディングワイヤにおいて、高周波電流抑制体は、導線の作製工程で該導線の表面上に成膜されて成る電子部品用高周波電流抑制型ボンディングワイヤが得られる。
【0012】
加えて、本発明によれば、上記何れか一つの電子部品用高周波電流抑制型ボンディングワイヤにおいて、電子部品は、本体に信号処理用に供される所定数の内部接続用端子を備えたベアチップを内蔵するもので、更に、所定数の内部接続用端子と本体に別途信号伝送用に備えられる所定数の外部接続用端子との間のそれぞれの接続に供される電子部品用高周波電流抑制型ボンディングワイヤが得られる。
【0013】
これらの何れか一つの電子部品用高周波電流抑制型ボンディングワイヤにおいて、高周波電流抑制体は、厚さが0.3〜20(μm)の範囲にあること、薄膜磁性体であることは好ましい。
【0014】
一方、本発明によれば、上記何れか一つの電子部品用高周波電流抑制型ボンディングワイヤにおいて、高周波電流抑制体は、組成分M(但し、MはFe,Co,Niの少なくとも一種とする),Y(但し、YはF,N,Oの少なくとも一種とする),及びX(但し、XはM及びYに含まれる元素以外の元素の少なくとも一種とする)の混在物によるM−X−Y系の磁気損失材料であって、透磁率特性における実数部μ′に対する虚数部μ″を周波数との関係で示した複素透磁率特性上で該虚数部μ″の最大値μ″max が周波数100MHz〜10GHzの帯域範囲に存在し、且つ該虚数部μ″にあっての該最大値μ″max に対して50%以上となる周波数帯域を該周波数帯域の中心周波数で規格化した半幅分相当の半幅値μ″50が200%以内である挟帯域磁気損失材料から成る電子部品用高周波電流抑制型ボンディングワイヤが得られる。
【0015】
この電子部品用高周波電流抑制型ボンディングワイヤにおいて、挟帯域磁気損失材料は、飽和磁化の大きさが組成分Mのみからなる金属磁性体の飽和磁化の80〜60(%)の範囲にあること、更に挟帯域磁気損失材料は、直流電気抵抗率が100〜700(μΩ・cm)の範囲にあることはそれぞれ好ましい。
【0016】
他方、本発明によれば、上記何れか一つの電子部品用高周波電流抑制型ボンディングワイヤにおいて、高周波電流抑制体は、組成分M(但し、MはFe,Co,Niの少なくとも一種とする),Y(但し、YはF,N,Oの少なくとも一種とする),及びX(但し、XはM及びYに含まれる元素以外の元素の少なくとも一種とする)の混在物によるM−X−Y系の磁気損失材料であって、透磁率特性における実数部μ′に対する虚数部μ″を周波数との関係で示した複素透磁率特性上で該虚数部μ″の最大値μ″max が周波数100MHz〜10GHzの帯域範囲に存在し、且つ該虚数部μ″にあっての該最大値μ″max に対して50%以上となる周波数帯域を該周波数帯域の中心周波数で規格化した半幅分相当の半幅値μ″50が150%以上である広帯域磁気損失材料から成る電子部品用高周波電流抑制型ボンディングワイヤが得られる。
【0017】
この電子部品用高周波電流抑制型ボンディングワイヤにおいて、広帯域磁気損失材料は、飽和磁化の大きさが組成分Mのみからなる金属磁性体の飽和磁化の60〜35(%)の範囲にあること、更に広帯域磁気損失材料は、直流電気抵抗率が500μΩ・cmよりも大きい値であることはそれぞれ好ましい。
【0018】
加えて、本発明によれば、上記何れか一つの電子部品用高周波電流抑制型ボンディングワイヤにおいて、挟帯域磁気損失材料又は広帯域磁気損失材料は、組成分XがC,B,Si,Al,Mg,Ti,Zn,Hf,Sr,Nb,Ta,及び希土類元素の少なくとも一種である電子部品用高周波電流抑制型ボンディングワイヤか、或いは挟帯域磁気損失材料又は広帯域磁気損失材料は、組成分Mが組成分X及び組成分Yによる化合物のマトリックス中に分散されたグラニュラー状の形態で存在する電子部品用高周波電流抑制型ボンディングワイヤが得られる。後者の電子部品用高周波電流抑制型ボンディングワイヤにおいて、挟帯域磁気損失材料又は広帯域磁気損失材料は、グラニュラー状の形態を有する粒子の平均粒子径が1〜40(nm)の範囲にあることは好ましい。
【0019】
又、本発明によれば、上記何れか一つの電子部品用高周波電流抑制型ボンディングワイヤにおいて、挟帯域磁気損失材料又は広帯域磁気損失材料は、異方性磁界が47400A/m以下である電子部品用高周波電流抑制型ボンディングワイヤが得られる。
【0020】
更に、本発明によれば、上記何れか一つの電子部品用高周波電流抑制型ボンディングワイヤにおいて、M−X−Y系はFe−Al−O系である電子部品用高周波電流抑制型ボンディングワイヤか、或いはM−X−Y系はFe−Si−O系である電子部品用高周波電流抑制型ボンディングワイヤが得られる。
【0021】
加えて、本発明によれば、上記何れか一つの電子部品用高周波電流抑制型ボンディングワイヤにおいて、電子部品は、高い周波数帯域で使用されて高速動作する半導体能動素子であると共に、半導体集積回路素子,半導体大規模集積回路素子,及び論理回路素子の何れか一つである電子部品用高周波電流抑制型ボンディングワイヤが得られる。
【0022】
【発明の実施の形態】
以下に実施例を挙げ、本発明の電子部品用高周波電流抑制型ボンディングワイヤについて、図面を参照して詳細に説明する。
【0023】
図1は、本発明の一実施例に係る高周波電流抑制型のボンディングワイヤを含む半導体集積回路素子1の基本構成を示したもので、同図(a)はプリント配線回路基板4に実装された状態での内部を透視した斜視図に関するもの,同図(b)は要部を拡大して断面にした側面図に関するものである。
【0024】
この半導体集積回路素子1は、高い周波数帯域で使用されて高速動作するもので、本体に信号処理用に供される所定数(ここでは6個)の内部接続用端子2′を備えたベアチップ1aを内蔵するもので、更に、各内部接続用端子2′と本体に別途信号伝送用に備えられる所定数(ここでは同数の6個)の外部接続用端子2との間をそれぞれ高周波電流抑制型のボンディングワイヤ7を用いてその両端部を半田6で接続固定した後、ベアチップ1a,ボンディングワイヤ7,及び各端子2の一部がモールド体で覆われるようにモールド材でモールドして成るもので、プリント配線回路基板4への実装時に各外部接続用端子2における先端部を半田6を用いてプリント配線回路基板4に配備された導電性パターン5に接続して構成されている。
【0025】
ここでのボンディングワイヤ7は、導線8の表面にその導線8自体に流れる数十MHz〜数GHz帯域の高周波電流を減衰させる高周波電流抑制体3が設けられて高周波電流抑制型として構成されるもので、高周波電流抑制体3自体は厚さが0.3〜20(μm)の範囲にあり、且つ全体が数十MHz未満の使用周波数帯域で導電性を示す薄膜磁性体から成ると共に、導線8の表面に対してスパッタリング法や蒸着法により成膜されて一体的に設けられる。導線8の表面に高周波電流抑制体3を成膜する場合、導線8の作製の際に、低抵抗芯線として作製された導線8の表面上に、当該導線8の両端の接続部を除いて高周波電流抑制体3を成膜すれば良い。即ち、ボンディングワイヤ7における導線8の両端は、高周波電流抑制体3の成膜後に露呈され、スポット半田等による接続用に供する接続部となる。
【0026】
このような半導体集積回路素子1では、ベアチップ1aの各内部接続用端子2′と本体に別途備えられる各外部接続用端子2との間をそれぞれ接続するボンディングワイヤ7自体が導線8の表面にその導線8自体に流れる数十MHz〜数GHz帯域の高周波電流を減衰させる高周波電流抑制体3を設けた構成であるため、半導体集積回路素子1を数十MHz〜数GHz帯域の高い周波数で使用したときに各外部接続用端子2を流れる高周波電流がボンディングワイヤ7に伝送されたときに高周波電流抑制体3が高周波電流を十分に減衰させることにより、ベアチップ1aの各内部接続用端子2′に対して高周波電流が伝送されることを防止できるため、結果として電磁干渉の発生を防止した上でその悪影響(半導体集積回路素子1の誤動作等)を除去することができる。
【0027】
ところで、上述した高周波電流抑制型のボンディングワイヤ7の場合、何れも両端の接続部を除く導線8の表面全体に高周波電流抑制体3を設けた構成を説明したが、この形態を変形して導線8の任意な局部を露呈させるように高周波電流抑制体3を設けるようにすれば、様々な形態の構成とすることが可能である。例えば導線8の長さ方向において所定の間隔で導線8を円環状に露呈されるように高周波電流抑制体3を設ければ、高周波電流抑制体3自体は所定の間隔で区切られた幾つかの節状の形態となる。又、図2に示される他形態のボンディングワイヤ7′のように、格子状の高周波電流抑制体3′としたり、或いは図3に示される別形態のボンディングワイヤ7″のように、螺旋状の高周波電流抑制体3″とすることも可能である。何れにしても、ボンディングワイヤ7′,7″のように導線8の局部を露呈させる場合、露呈させる部分の形状をマスクにしてスパッタリング法や蒸着法により高周波電流抑制体3,3′,3″を成膜した後、マスク部分をエッチングにより除去すれば良く、上述した各実施例の場合と同様に高周波電流の減衰、並びに高周波ノイズの発生防止の効果が得られる。尚、高周波電流抑制体3,3′,3″の成膜に際しては、上述したスパッタリング法や蒸着法の他、化学蒸着(CVD)法,イオンビーム蒸着法,ガス・デポジション法,転写法等を適用することができる。
【0028】
ところで、高周波電流抑制体3,3′,3″として適用可能な材料の一つは、組成分M(但し、MはFe,Co,Niの少なくとも一種とする),Y(但し、YはF,N,Oの少なくとも一種とする),及びX(但し、XはM及びYに含まれる元素以外の元素の少なくとも一種とする)の混在物によるM−X−Y系の磁気損失材料であって、透磁率特性における実数部μ′に対する虚数部μ″を周波数との関係で示した複素透磁率特性上で虚数部μ″(磁気損失項とも呼ばれる)の最大値μ″max が周波数100MHz〜10GHzの帯域範囲に存在し、且つ虚数部μ″にあっての最大値μ″max に対して50%以上となる周波数帯域をその周波数帯域の中心周波数で規格化した半幅分相当の半幅値μ″50が200%以内の挟帯域磁気損失材料である。但し、この場合の挟帯域磁気損失材料では、飽和磁化の大きさが組成分Mのみからなる金属磁性体の飽和磁化の80〜60(%)の範囲にあり、直流電気抵抗率が100〜700(μΩ・cm)の範囲にあるものとする。
【0029】
又、高周波電流抑制体3,3′,3″として適用可能な材料のもう一つは、組成分M(但し、MはFe,Co,Niの少なくとも一種とする),Y(但し、YはF,N,Oの少なくとも一種とする),及びX(但し、XはM及びYに含まれる元素以外の元素の少なくとも一種とする)の混在物によるM−X−Y系の磁気損失材料であって、透磁率特性における実数部μ′に対する虚数部μ″を周波数との関係で示した複素透磁率特性上で虚数部μ″の最大値μ″max が周波数100MHz〜10GHzの帯域範囲に存在し、且つ虚数部μ″にあっての最大値μ″max に対して50%以上となる周波数帯域をその周波数帯域の中心周波数で規格化した半幅分相当の半幅値μ″50が150%以上の広帯域磁気損失材料である。但し、この場合の広帯域磁気損失材料では、飽和磁化の大きさが組成分Mのみからなる金属磁性体の飽和磁化の60〜35(%)の範囲にあり、直流電気抵抗率が500μΩ・cmよりも大きい値のものとする。
【0030】
これらの高周波電流抑制体3,3′,3″として適用される挟帯域磁気損失材料や広帯域磁気損失材料は、何れも組成分XがC,B,Si,Al,Mg,Ti,Zn,Hf,Sr,Nb,Ta,及び希土類元素の少なくとも一種であり、組成分Mが組成分X及び組成分Yによる化合物のマトリックス中に分散されたグラニュラー状の形態で存在し、グラニュラー状の形態を有する粒子の平均粒子径が1〜40(nm)の範囲にあって、異方性磁界が47400A/m以下のものとする。尚、挟帯域磁気損失材料や広帯域磁気損失材料のM−X−Y系を具体的に限定すればFe−Al−O系か、Fe−Si−O系であることが好ましい。
【0031】
因みに、上述した各実施例では、電子部品として半導体集積回路素子(IC)1,1′を用いた場合を説明したが、これに代えて半導体大規模集積回路素子(LSI)やマイクロプロセッサ(MPU),中央演算処理装置(CPU),画像プロセッサ算術論理演算装置(IPALU)等に代表される論理回路素子を含む半導体能動素子を適用しても同様に有効であるし、この他にもプリント配線回路基板4上に実装配備されるリードフレームとなる端子を有する電子部品であって、且つ高周波電流抑制型のボンディングワイヤ7,7′,7″の接続に供されるものであれば、これらを適用することにより高周波電流の抑制、並びに高周波ノイズの除去効果が得られる。
【0032】
何れにしても、上述した形態の半導体集積回路素子1,1′において各端子2の所定のものと半導体集積回路素子1本体やプリント配線回路基板4の導電性パターンの所定箇所との間を接続するボンディングワイヤ7に備えられた高周波電流抑制体3、或いはボンディングワイヤ7′,7″に備えられた高周波電流抑制体3′,3″には、体積の小さな薄膜磁性体であって、効果的な不要輻射対策を可能にした複素透磁率特性における虚数部(以下、磁気損失項とする)μ″の大きな磁気損失材料が用いられている。
【0033】
そこで、以下はこうした磁気損失材料が研究開発されるまでの技術的背景を説明する。本発明者等は、本願出願以前に高周波帯域で磁気損失の大きな特性の複合磁性体を提案し、これを不要輻射源の近傍に配置することにより、半導体能動素子に代表される電子部品から発生する不要輻射を効果的に抑制する方法を見い出している。
【0034】
このような磁性体の磁気損失を利用した不要輻射減衰の作用については、最近の研究から不要輻射源となっている電子部品の電子回路に対して等価的な抵抗成分が付与されるためであることが判っている。ここで、等価的な抵抗成分の大きさは、磁性体の磁気損失項μ″の大きさに依存している。詳述すれば、電子回路に等価的に挿入される抵抗成分の大きさは、磁性体の面積が一定の場合には磁気損失項μ″と磁性体の厚さとに略比例する。従って、一層小さな,或いは薄い磁性体で所望の不要輻射減衰を得るためには、一層大きな磁気損失項μ″が必要になる。例えば半導体集積回路素子のモールド内部のような微小領域で磁気損失体を用いて不要輻射対策を行うためには、磁気損失項μ″が極めて大きな値である必要があり、従来の磁気損失材料に比べて格段に大きな磁気損失項μ″を有する磁性体が求められる。
【0035】
本発明者等はスパッタリング法,或いは蒸着法による軟磁性体の成膜研究過程において、微小な磁性金属粒子がセラミックスのような非磁性体中に均質に分散されて成るグラニュラー磁性体の優れた透磁率特性に着目し、磁性金属粒子及びそれを囲う非磁性体の微細構造を研究した結果、グラニュラー磁性体中に占める磁性金属粒子の濃度が特定の範囲にある場合に高周波領域において優れた磁気損失特性が得られることを見い出した。
【0036】
図4は、M−X−Y系のグラニュラー磁性体の基本構造を模式的に示したものである。M−X−Y系(但し、ここでの組成分MはFe,Co,Niの少なくとも一種、組成分YはF,N,Oの少なくとも一種、組成分Xは組成分M及び組成分Yに含まれる元素以外の元素の少なくとも一種とする)の組成を有するグラニュラー磁性体については、これまでに多くの研究がなされ、低損失で大きな飽和磁化を有することが知られている。このM−X−Y系のグラニュラー磁性体において、飽和磁化の大きさは、組成分M11の占める体積率に依存するので、大きな飽和磁化を得るためには、組成分M11の比率を高くする必要がある。このため、高周波インダクタ素子,或いはトランス等の磁芯として用いるような一般的な用途の場合、M−X−Y系のグラニュラー磁性体中の組成分M11の割合は、組成分M11のみからなるバルク金属磁性体の飽和磁化の概ね80%以上の飽和磁化が得られる範囲に限られていた。
【0037】
そこで、本発明者等はM−X−Y系のグラニュラー磁性体において、組成分M11の占める割合を広い範囲で検討した結果、何れの場合であっても磁性金属が特定濃度の範囲にあるときに高周波領域で大きな磁気損失を示すことを見い出した。
【0038】
一般に、組成分M11の比率が組成分M11のみからなるバルク金属磁性体の飽和磁化に対して80%以上の飽和磁化を示すような最も高い領域は、従来より盛んに研究されている高飽和磁化において低損失なM−X−Y系のグラニュラー磁性体の領域である。この領域にあるグラニュラー磁性体材料は、透磁率特性における実数部μ′並びに飽和磁化の値が大きいため、上述したように高周波インダクタのような高周波マイクロ磁気デバイスに用いられるが、電気抵抗を左右する組成分X−Y12の占める割合が少ないので、電気抵抗率が小さい。このため、膜厚が厚くなると高周波領域での渦電流損失の発生に伴って高周波での透磁率μが劣化するので、ノイズ対策に用いるような比較的厚い磁性膜には不向きとなっている。
【0039】
これに対し、組成分M11の比率が、組成分M11のみからなるバルク金属磁性体の飽和磁化の80%以下で60%以上となる飽和磁化を示す領域は、電気抵抗率が概ね100μΩ・cm以上と比較的大きいため、磁性体材料の厚さが数μm程度あっても渦電流による損失が少なく、磁気損失は殆ど自然共鳴による損失となる。このため、磁気損失項μ″の周波数分散幅が狭くなるので、挟帯域な周波数範囲でのノイズ対策(高周波電流抑制)に適している。組成分M11の比率が組成分M11のみからなるバルク金属磁性体の飽和磁化の60%以下で35%以上の飽和磁化を示す領域は、電気抵抗率が概ね500μΩ・cm以上と更に大きいために、渦電流による損失は極めて小さく、組成分M11間の磁気的な相互作用が小さくなることでスピンの熱擾乱が大きくなり、自然共鳴の生じる周波数に揺らぎが生じ、その結果として磁気損失項μ″は広い範囲で大きな値を示すようになる。従って、こうした適性な組成領域であれば広帯域な高周波電流の抑制に有効となる。因みに、組成分M11の比率が適性な組成領域よりも更に小さな領域は、組成分M11間の磁気的相互作用が殆ど生じなくなるので超常磁性となる。
【0040】
ところで、磁気損失材料を電子回路の直近に配設して高周波電流を抑制する際の材料設計の目安は、磁気損失項μ″と磁気損失材料の厚さδとの積μ″・δで与えられ、数100MHzの周波数の高周波電流に対して効果的な抑制を得るには、概ねμ″・δ≧1000(μm)が必要となる。従って、μ″=1000の磁気損失材料では1μm以上の厚さが必要になり、渦電流損失の生じ易い低電気抵抗な材料は好ましくなく、電気抵抗率が100μΩ・cm以上となるような上述した適性な組成領域(組成分M11の比率が組成分M11のみからなるバルク金属磁性体の飽和磁化の80%以下となる飽和磁化を示し、且つ超常磁性の発現しない領域であり、組成分M11のみからなるバルク金属磁性体の飽和磁化に対して35%以上の飽和磁化を示す領域)が適している。
【0041】
以下は、上述した各高周波電流抑制体3,3′,3″の材料であるグラニュラー状の磁気損失材料をスパッタリング法により異なる条件で幾つかの試料として製造する工程を具体的に説明する。但し、各試料の作製に際しては、図5(a)に示されるようなスパッタリング法適用型試料作製装置を用いている。このスパッタリング法適用型試料作製装置は、ガス供給装置22及び真空ポンプ27が結合された真空容器(チャンバ)18内にシャッタ21を挟んで基板23と組成分X−Y,或いは組成分Xから成るチップ24を所定の間隔で配備された組成分Mから成るターゲット25とが対向して配備され、チップ24及びターゲット25の支持部側に接地接続された高周波電源装置(RF)26が接続されて成っている。
【0042】
(試料1)
ここでは、ガス供給装置22により真空容器18内へArガスを供給すると共に、真空ポンプ27で真空容器18内を真空度約1.33×10-4Paとなるように保ったArガス雰囲気中でターゲット25となる直径φ=100mmのFe製円板上にチップ24となる寸法=縦5mm×横5mm×厚さ2mmの総計120個のAl2 O3 チップを配備した上で高周波電源装置26により高周波電源を供給した条件下において、スパッタリング法により基板23となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件300℃の真空磁場中で2時間熱処理を施すことによって上述したグラニュラー磁性薄膜による試料1を得た。
【0043】
この試料1を蛍光X線分析したところ、Fe72Al11O17の組成を有し、膜厚は2.0μm、直流抵抗率は530μΩ・cm、異方性磁界Hk は1422A/mであり、飽和磁化Ms は1.68T(テスラ)、複素透磁率特性上で磁気損失項μ″にあっての最大値μ″max に対して50%以上となる周波数帯域をその中心周波数で規格化した半幅分相当の半幅値μ″50(以下も同様であるとする)は148%であり、その飽和磁化Ms (M−X−Y)と組成分Mのみから成る金属磁性体の飽和磁化Ms (M)との比率値{Ms (M−X−Y)/Ms (M)}×100%(以下も同様であるとする)は72.2%であった。
【0044】
又、試料1の磁気損失特性を検証するために周波数fに対する透磁率μ特性を短冊状に加工した検出コイルに試料1を挿入してバイアス磁場を印加しながらインピーダンスを測定することにより行い、この結果に基づいて周波数fに対する磁気損失項μ″特性(複素透磁率特性)を得た。
【0045】
図6は、この試料1の周波数f(MHz)に対する磁気損失項μ″特性(複素透磁率特性)を示したものである。図6からは、試料1の磁気損失項μ″の場合、分散がやや急峻でピーク値が非常に大きくなっており、共鳴周波数も700MHz付近と高くなっていることが判る。
【0046】
(試料2)
ここでは、上述した試料1を作製した場合と比べてAl2 O3 チップの数を150個に代えた以外は全く同様な条件並びに手順でグラニュラー磁性薄膜による試料2を得た。
【0047】
この試料2を蛍光X線分析したところ、Fe44Al22O34の組成を有し、膜厚は1.2μm、直流抵抗率は2400μΩ・cm、異方性磁界Hk は9480A/mであり、飽和磁化Ms は0.96T、半幅値μ″50は181%であり、比率値{Ms (M−X−Y)/Ms (M)}×100%は44.5%であった。
【0048】
図7は、試料2の周波数f(MHz)に対する磁気損失項μ″特性(複素透磁率特性)を示したものである。図7からは、試料2の磁気損失項μ″の場合、熱擾乱のために分散がなだらかになって広帯域に拡がり、試料1の場合と同様にピーク値が大きな値となっているが、試料1の場合と比べて直流抵抗率の値が非常に大きくなっており、共鳴周波数も1GHz付近にピークがあって優れた高周波数特性を示していることが判る。
【0049】
(試料3)
ここでは、上述した試料1を作製した場合と比べてAl2 O3 チップの数を90個に代えた以外は全く同様な条件並びに手順でグラニュラー磁性薄膜による第1の比較試料となる試料3を得た。
【0050】
この試料3を蛍光X線分析したところ、Fe86Al6 O8の組成を有し、膜厚は1.2μm、直流抵抗率は74μΩ・cm、異方性磁界Hk は1738A/mであり、飽和磁化Ms は1.88T、比率値{Ms (M−X−Y)/Ms (M)}×100%は85.7%であった。
【0051】
図8は、試料3(第1の比較試料)の周波数f(MHz)に対する磁気損失項μ″特性(複素透磁率特性)を示したものである。図8からは、第1の比較試料(試料3)の磁気損失項μ″の場合、飽和磁化が大きいことを反映してピークが大きな値を示しているが、抵抗値が低いために周波数の増加に伴って渦電流損失が発生し、これにより低周波数領域から磁気損失特性の劣化を生じており、試料1,2と比べて高周波での特性が悪くなっていることが判る。
【0052】
(試料4)
ここでは、上述した試料1を作製した場合と比べてAl2 O3 チップの数を200個に代えた以外は全く同様な条件並びに手順でグラニュラー磁性薄膜による第2の比較試料となる試料4を得た。
【0053】
この試料4を蛍光X線分析したところ、Fe19Al34O47の組成を有し、膜厚は1.3μm、直流抵抗率は10500μΩ・cm、磁気特性は超常磁性的な振る舞いを示した。
【0054】
この試料4(第2の比較試料)においても、周波数fに対する磁気損失項μ″特性(複素透磁率特性)を得ようと試みたが、試料4の場合には酸化物層の割合が大きいために抵抗値が非常に大きくなっている反面、磁性を担う相が少なくて磁性粒子間の磁気的相互作用も極めて小さくなっているため、結果として超常磁性的な振る舞いを示し、観測できないことが判った。
【0055】
これらの結果より、試料1,2のグラニュラー磁性薄膜による磁性体は、高周波領域のみの狭帯域において非常に大きな磁気損失特性を示し、高周波電流抑制体として極めて有効であることが判る。
【0056】
(試料5)
ここでは、ガス供給装置22により真空容器18内へAr+N2 ガスを供給すると共に、真空ポンプ27で真空容器18内を真空度約1.33×10-4Paとなるように保ったAr+N2 ガス雰囲気中でターゲット25となる直径φ=100mmのFe製円板上にチップ24となる寸法=縦5mm×横5mm×厚さ2mmの総計120個のAlチップを配備した上で高周波電源装置26により高周波電源を供給した条件下において、反応性スパッタリング法により基板23となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件300℃の真空磁場中で2時間熱処理を施すことによって上述した組成とは異なるグラニュラー磁性薄膜による試料5を得た。
【0057】
この試料5の寸法並びに磁気特性を調べたところ、膜厚は1.5μmであり、比率値{Ms (M−X−Y)/Ms (M)}×100%は51.9%であり、磁気損失項μ″の最大値μ″max は520であり、その最大値μ″max =520での周波数f(μ″max )は830MHzであり、半幅値μ″50は175%であることが判った。
【0058】
(試料6)
ここでは、ガス供給装置22により真空容器18内へArガスを供給すると共に、真空ポンプ27で真空容器18内を真空度約1.33×10-4Paとなるように保ったArガス雰囲気中でターゲット25となる直径φ=100mmのFe製円板上にチップ24となる寸法=縦5mm×横5mm×厚さ2mmの総計130個のAl2 O3 チップを配備した上で高周波電源装置26により高周波電源を供給した条件下において、スパッタリング法により基板23となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件300℃の真空磁場中で2時間熱処理を施すことによってグラニュラー磁性薄膜による試料6を得た。
【0059】
この試料6の寸法並びに磁気特性を調べたところ、膜厚は1.1μmであり、比率値{Ms (M−X−Y)/Ms (M)}×100%は64.7%であり、磁気損失項μ″の最大値μ″max は850であり、その最大値μ″max =850での周波数f(μ″max )は800MHzであり、半幅値μ″50は157%であることが判った。
【0060】
(試料7)
ここでは、ガス供給装置22により真空容器18内へN2 分圧を10%とするAr+N2 ガスを供給すると共に、真空ポンプ27で真空容器18内を真空度約1.33×10-4Paとなるように保ったAr+N2 ガス雰囲気中でターゲット25となる直径φ=100mmのCo製円板上にチップ24となる寸法=縦5mm×横5mm×厚さ2mmの総計170個のAlチップを配備した上で高周波電源装置26により高周波電源を供給した条件下において、反応性スパッタリング法により基板23となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件300℃の真空磁場中で2時間熱処理を施すことによってグラニュラー磁性薄膜による試料7を得た。
【0061】
この試料7の寸法並びに磁気特性を調べたところ、膜厚は1.2μmであり、比率値{Ms (M−X−Y)/Ms (M)}×100%は37.2%であり、磁気損失項μ″の最大値μ″max は350であり、その最大値μ″max =350での周波数f(μ″max )は1GHzであり、半幅値μ″50は191%であることが判った。
【0062】
(試料8)
ここでは、ガス供給装置22により真空容器18内へArガスを供給すると共に、真空ポンプ27で真空容器18内を真空度約1.33×10-4Paとなるように保ったArガス雰囲気中でターゲット25となる直径φ=100mmのNi製円板上にチップ24となる寸法=縦5mm×横5mm×厚さ2mmの総計140個のAl2 O3 チップを配備した上で高周波電源装置26により高周波電源を供給した条件下において、スパッタリング法により基板23となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件300℃の真空磁場中で2時間熱処理を施すことによってグラニュラー磁性薄膜による試料8を得た。
【0063】
この試料8の寸法並びに磁気特性を調べたところ、膜厚は1.7μmであり、比率値{Ms (M−X−Y)/Ms (M)}×100%は58.2%であり、磁気損失項μ″の最大値μ″max は280であり、その最大値μ″max =280での周波数f(μ″max )は240MHzであり、半幅値μ″50は169%であることが判った。
【0064】
(試料9)
ここでは、ガス供給装置22により真空容器18内へN2 分圧を10%とするAr+N2 ガスを供給すると共に、真空ポンプ27で真空容器18内を真空度約1.33×10-4Paとなるように保ったAr+N2 ガス雰囲気中でターゲット25となる直径φ=100mmのNi製円板上にチップ24となる寸法=縦5mm×横5mm×厚さ2mmの総計100個のAlチップを配備した上で高周波電源装置26により高周波電源を供給した条件下において、反応性スパッタリング法により基板23となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件300℃の真空磁場中で2時間熱処理を施すことによってグラニュラー磁性薄膜による試料9を得た。
【0065】
この試料9の寸法並びに磁気特性を調べたところ、膜厚は1.3μmであり、比率値{Ms (M−X−Y)/Ms (M)}×100%は76.2%であり、磁気損失項μ″の最大値μ″max は410であり、その最大値μ″max =410での周波数f(μ″max )は170MHzであり、半幅値μ″50は158%であることが判った。
【0066】
(試料10)
ここでは、ガス供給装置22により真空容器18内へArガスを供給すると共に、真空ポンプ27で真空容器18内を真空度約1.33×10-4Paとなるように保ったArガス雰囲気中でターゲット25となる直径φ=100mmのFe製円板上にチップ24となる寸法=縦5mm×横5mm×厚さ2mmの総計150個のTiO3 チップを配備した上で高周波電源装置26により高周波電源を供給した条件下において、スパッタリング法により基板23となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件300℃の真空磁場中で2時間熱処理を施すことによってグラニュラー磁性薄膜による試料10を得た。
【0067】
この試料10の寸法並びに磁気特性を調べたところ、膜厚は1.4μmであり、比率値{Ms (M−X−Y)/Ms (M)}×100%は43.6%であり、磁気損失項μ″の最大値μ″max は920であり、その最大値μ″max =920での周波数f(μ″max )は1.5GHzであり、半幅値μ″50は188%であることが判った。
【0068】
(試料11)
ここでは、ガス供給装置22により真空容器18内へO2 分圧を15%とするAr+O2 ガスを供給すると共に、真空ポンプ27で真空容器18内を真空度約1.33×10-4Paとなるように保ったAr+O2 ガス雰囲気中でターゲット25となる直径φ=100mmのFe製円板上にチップ24となる寸法=縦5mm×横5mm×厚さ2mmの総計130個のSiチップを配備した上で高周波周波数電源装置26により高周波電源を供給した条件下において、反応性スパッタリング法により基板23となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件300℃の真空磁場中で2時間熱処理を施すことによってグラニュラー磁性薄膜による試料11を得た。
【0069】
この試料11の寸法並びに磁気特性を調べたところ、膜厚は1.5μmであり、比率値{Ms (M−X−Y)/Ms (M)}×100%は55.2%であり、磁気損失項μ″の最大値μ″max は920であり、その最大値μ″max =920での周波数f(μ″max )は1.2GHzであり、半幅値μ″50は182%であることが判った。
【0070】
(試料12)
ここでは、ガス供給装置22により真空容器18内へArガスを供給すると共に、真空ポンプ27で真空容器18内を真空度約1.33×10-4Paとなるように保ったArガス雰囲気中でターゲット25となる直径φ=100mmのFe製円板上にチップ24となる寸法=縦5mm×横5mm×厚さ2mmの総計100個のHfO3 チップを配備した上で高周波電源装置26により高周波電源を供給した条件下において、スパッタリング法により基板23となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件300℃の真空磁場中で2時間熱処理を施すことによってグラニュラー磁性薄膜による試料12を得た。
【0071】
この試料12の寸法並びに磁気特性を調べたところ、膜厚は1.8μmであり、比率値{Ms (M−X−Y)/Ms (M)}×100%は77.4%であり、磁気損失項μ″の最大値μ″max は1800であり、その最大値μ″max =1800での周波数f(μ″max )は450MHzであり、半幅値μ″50は171%であることが判った。
【0072】
(試料13)
ここでは、ガス供給装置22により真空容器18内へArガスを供給すると共に、真空ポンプ27で真空容器18内を真空度約1.33×10-4Paとなるように保ったArガス雰囲気中でターゲット25となる直径φ=100mmのFe製円板上にチップ24となる寸法=縦5mm×横5mm×厚さ2mmの総計130個のBNチップを配備した上で高周波電源装置26により高周波電源を供給した条件下において、スパッタリング法により基板23となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件300℃の真空磁場中で2時間熱処理を施すことによってグラニュラー磁性薄膜による試料13を得た。
【0073】
この試料13の寸法並びに磁気特性を調べたところ、膜厚は1.9μmであり、比率値{Ms (M−X−Y)/Ms (M)}×100%は59.3%であり、磁気損失項μ″の最大値μ″max は950であり、その最大値μ″max =950での周波数f(μ″max )は680MHzであり、半幅値μ″50は185%であることが判った。
【0074】
(試料14)
ここでは、ガス供給装置22により真空容器18内へArガスを供給すると共に、真空ポンプ27で真空容器18内を真空度約1.33×10-4Paとなるように保ったArガス雰囲気中でターゲット25となる直径φ=100mmのFe50Co50製円板上にチップ24となる寸法=縦5mm×横5mm×厚さ2mmの総計130個のAl2 O3 チップを配備した上で高周波電源装置26により高周波電源を供給した条件下において、スパッタリング法により基板23となるガラス基板上に磁性薄膜を成膜した後、ここで得られた磁性薄膜を温度条件300℃の真空磁場中で2時間熱処理を施すことによってグラニュラー磁性薄膜による試料14を得た。
【0075】
この試料14の寸法並びに磁気特性を調べたところ、膜厚は1.6μmであり、比率値{Ms (M−X−Y)/Ms(M)}×100%は59.3%であり、磁気損失項μ″の最大値μ″max は720であり、その最大値μ″max =720での周波数f(μ″max )は1.1GHzであり、半幅値μ″50は180%であることが判った。
【0076】
次に、グラニュラー状の磁気損失材料を蒸着法により試料として製造する工程を具体的に説明する。但し、各試料の作製に際しては、図5(b)に示されるような蒸着法適用型試料作製装置を用いている。この蒸着法適用型試料作製装置は、ガス供給装置22及び真空ポンプ27が結合された真空容器(チャンバ)19内にシャッタ21を挟んで基板23と組成分X−Yの合金母材が充填された坩堝28とが対向して配備されて成っている。
【0077】
(試料15)
ここでは、ガス供給装置22により真空容器18内へ酸素を流量3.0sccmで供給すると共に、真空ポンプ27で真空容器18内を真空度約1.33×10-4Paとなるように保ちながら坩堝28に充填されたFe70Al30合金母材が溶解されて酸素に晒される条件下において、蒸着法により基板23となるガラス基板上に磁性薄膜を成膜した後、これにより得られた磁性薄膜を温度条件300℃の真空磁場中で2時間熱処理を施すことによってグラニュラー磁性薄膜による試料15を得た。
【0078】
この試料15の寸法並びに磁気特性を調べたところ、膜厚は1.1μmであり、比率値{Ms (M−X−Y)/Ms (M)}×100%は41.8%であり、磁気損失項μ″の最大値μ″max は590であり、その最大値μ″max =590での周波数f(μ″max )は520MHzであり、半幅値μ″50は190%であることが判った。
【0079】
上述した各試料1〜15のうちの比較試料とした試料3,4以外のものは、何れも電子部品における高周波電流対策に用いる材料として有効である。尚、各試料1〜15は、スパッタリング法又は真空蒸着法により製造した例を示したが、上述したようにイオンビーム蒸着法やガス・デポジション法等の他の製法によっても良く、磁気損失材料が均一に実現できる方法であれば、製法は限定されない。又、各試料1〜15を成膜後に真空磁場中で熱処理を施して得るものとして説明したが、アズ・デポジションの膜で同等な性能が得られる組成,或いは成膜法であれば成膜後処理は説明した場合に限定されない。
【0080】
次に、各試料1〜15のうちの一例として、図6に示した複素数透磁率特性を有し、膜厚が2.0μmで一辺が20mmの正方形を成した試料1(半幅値μ″50=148%のもの)の場合、磁気損失項μ″の最大値μ″max が700MHz付近で約1800であったが、これに対して別な従来技術に係る比較試料として用意した偏平状センダスト粉末及びポリマーから成る同面積で同様な形状の複合磁性体シートによる比較試料(半幅値μ″50=196%のもの)の場合、磁気損失項μ″の最大値μ″max が700MHz付近で約3.0であった。
【0081】
この結果、試料1の磁気損失項μ″は準マイクロ波帯に分散を示し、その大きさは700MHz付近で最大値μ″max が約1800であり、同じ帯域に磁気損失項μ″の分散を示す比較試料の最大値μ″max に比べて600倍程も大きくなっており、しかも半幅値μ″50の中心周波数に対する比率が比較試料に比べて小さく、狭帯域であることが判る。
【0082】
更に、図9に示すような高周波電流抑制効果測定装置30を用いて試料1と比較試料(複合磁性体シート)とにおける高周波電流抑制効果を検証実験した。但し、高周波電流抑制効果測定装置30は、線路長が75mmで特性インピーダンスZc=50Ωのマイクロストリップ線路31の長手方向の両側にマイクロストリップ線路31と図示されないネットワークアナライザ(HP8753D)とを接続するための同軸線路32を配備した上でマイクロストリップ線路31の試料配置部31aの真上に磁性体試料33を配置することにより、2ポート間の伝送特性(透磁率特性)を測定可能なものである。
【0083】
この高周波電流抑制効果測定装置30の構成のように、伝送路の直近に磁気損失材料を配置して伝送路に等価的な抵抗成分を付与することで高周波電流を抑制する場合において、高周波電流の抑制効果の大きさは磁気損失項μ″の大きさと磁性体の厚さδとの積μ″・δにほぼ比例すると考えられるので、試料1と比較試料(複合磁性体シート)との抑制効果の比較に際しては、積μ″・δの値が同じオーダーとなる様に比較試料では磁気損失項μ″を約3とし、磁性体の厚さδを1.0mmとした。
【0084】
図10は、高周波電流抑制効果測定装置30により試料磁性体の高周波電流抑制効果を測定した結果を示す周波数f(MHz)に対する伝送S21(dB)特性を示したものであり、同図(a)は試料1に関するもの,同図(b)は従来技術による比較試料(複合磁性体シート)に関するものである。
【0085】
図10(a),(b)からは、試料1の伝送S21特性の場合、100MHz以上から減少し、2GHz近くで−10dBの極小値を示した後に増加しているのに対し、比較試料の伝送S21特性の場合、数100MHzから単調に減少し、3GHzで約−10dBを示しており、これらの結果により伝送S21特性が何れも磁性体の磁気損失項μ″の分散に依存すると共に、抑制効果の大きさが上述した積μ″・δに依存することが判る。
【0086】
ところで、試料1や比較試料のような磁性体は、図11に示されるように、寸法がlであって、透磁率μ,誘電率εの分布定数線路として構成されるものとみなした場合、単位長さ(Δl)当たりの等価回路定数として直列接続された形態のインダクタンスΔL,抵抗ΔR、並びにこれらと接地線との間に介在される静電容量ΔC,コンダクタンスΔG(抵抗ΔRの逆数)を有するが、これらを伝送S21特性に基づいて試料寸法lに換算した場合、等価回路定数としてインダクタンスL,抵抗R、並びに静電容量C,コンダクタンスG(抵抗Rの逆数)を有する等価回路として構成される。
【0087】
ここでの高周波電流の抑制効果の検討のように、磁性体をマイクロストリップ線路31上に配置した場合、伝送S21特性の変化は等価回路において主にインダクタンスLに対して直列に付加される抵抗Rの成分によるものであることから、抵抗Rの値を求めてその周波数依存性を調べることができる。
【0088】
図12は、図10に示した伝送S21特性において図11に示した等価回路のインダクタンスLに対して直列に付加される抵抗Rの値に基づいて算出した周波数fに対する抵抗値R(Ω)特性を示したもので、同図(a)は試料1に関するもの,同図(b)は従来技術による比較試料(複合磁性体シート)に関するものである。
【0089】
図12(a),(b)からは、抵抗値Rは何れの場合も準マイクロ波帯の領域で単調に増加し、3GHzでは数10Ωとなり、その周波数依存性は何れも1GHz付近に極大を持った磁気損失項μ″の周波数分散とは異なる傾向になっていることが判る。これは上述した積μ″・δに加えて波長に対する試料寸法の比率が単調増加することを反映している結果と考えられる。
【0090】
以上の結果から、準マイクロ波帯に磁気損失項μ″分散を示す試料は、厚さが約500倍の比較試料(複合磁性体シート)と同等の高周波電流抑制効果を示すため、1GHzに近い高速クロックで動作するような半導体能動素子等の電子部品における高周波電流対策へ適用することが有効であるとできる。
【0091】
【発明の効果】
以上に述べた通り、本発明の電子部品用高周波電流抑制型ボンディングワイヤによれば、ボンディングワイヤ自体を導線の表面に対してその導線自体に流れる数十MHz〜数GHz帯域の高周波電流を減衰させる高周波電流抑制体を設けた高周波電流抑制型の構成とした上、本体に信号処理用に供される内部接続用端子を備えたベアチップを内蔵し、且つ各内部接続用端子と本体に別途信号伝送用に備えられる外部接続用端子との間を高周波電流抑制型のボンディングワイヤでそれぞれ接続する構成の電子部品に適用するようにしているので、電子部品を数十MHz〜数GHz帯域の高い周波数で使用したときに各外部接続用端子を流れる高周波電流がボンディングワイヤに伝送されたときに高周波電流抑制体が高周波電流を十分に減衰させることにより、ベアチップの各内部接続用端子に対して高周波電流が伝送されることを防止できるため、結果として電磁干渉の発生を防止した上でその悪影響(電子部品の誤動作等)を除去することができるようになる。従って、特にこうした高周波電流抑制型のボンディングワイヤを、電子部品として将来的に一層高周波数を用いて高速動作させる傾向がある半導体能動素子であり、しかも高集積化,実装に際しての高密度化が回避されない半導体集積回路素子(IC)や半導体大規模集積回路素子(LSI)、或いはマイクロプロセッサ(MPU),中央演算処理装置(CPU),画像プロセッサ算術論理演算装置(IPALU)等に代表される論理回路素子を構成するための接続用に適用すれば、有効に高周波電流抑制対策(電磁干渉対策)を計り得るようになる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る高周波電流抑制型のボンディングワイヤを含む半導体集積回路素子の基本構成を示したもので、(a)はプリント配線回路基板に実装された状態での内部を透視した斜視図に関するもの,(b)は要部を拡大して断面にした側面図に関するものである。
【図2】図1に示す高周波電流抑制型のボンディングワイヤの他形態を一部を破断して示した斜視図である。
【図3】図1に示す高周波電流抑制型のボンディングワイヤの別形態を一部を破断して示した斜視図である。
【図4】図1〜図3に示すボンディングワイヤに用いられた高周波電流抑制体材料であるグラニュラー磁性体の基本構造を模式的に示したものである。
【図5】図4により説明したグラニュラー磁性体の試料を作製するために用いられる装置の基本構成を示したものであり、(a)はスパッタリング法適用型試料作製装置に関するもの,(b)は蒸着法適用型試料作製装置に関するものである。
【図6】図5(a)に示すスパッタリング法適用型試料作製装置を用いて作製した試料1の周波数に対する磁気損失項特性(複素透磁率特性)を示したものである。
【図7】図5(a)に示すスパッタリング法適用型試料作製装置を用いて作製した試料2の周波数に対する磁気損失項特性(複素透磁率特性)を示したものである。
【図8】図5(a)に示すスパッタリング法適用型試料作製装置を用いて作製した試料3(第1の比較試料)の周波数に対する磁気損失項特性(複素透磁率特性)を示したものである。
【図9】図5(a)に示すスパッタリング法適用型試料作製装置並びに図5(b)に示す蒸着法適用型試料作製装置を用いて作製した各試料の高周波電流抑制効果を測定するための高周波電流抑制効果測定装置の基本構成を示した斜視図である。
【図10】図9に示した高周波電流抑制効果測定装置により試料磁性体の高周波電流抑制効果を測定した結果を示す周波数に対する伝送特性を示したものであり、(a)は試料1に関するもの,(b)は従来技術による比較試料(複合磁性体シート)に関するものである。
【図11】図10(a)に示した試料1並びに図10(b)に示した比較試料を含む磁性体の伝送特性を等価回路として模式的に示したものである。
【図12】図10に示した伝送特性において図11に示した等価回路のインダクタンスに対して直列に付加される抵抗に基づいて算出した周波数に対する抵抗値特性を示したものであり、(a)は試料1に関するもの,(b)は従来技術による比較試料(複合磁性体シート)に関するものである。
【符号の説明】
1 半導体集積回路(IC)
1a ベアチップ
2 内部接続用端子
2′ 外部接続用端子
3,3′,3″ 高周波電流抑制体
4 プリント配線回路基板
5 導電性パターン
6 半田
7,7′,7″ ボンディングワイヤ
8 導線
11 組成分M
12 組成分X−Y
18,19 真空容器(チャンバ)
21 シャッタ
22 ガス供給装置
23 基板
24 チップ
25 ターゲット
26 高周波電源装置(RF)
27 真空ポンプ
28 坩堝
30 高周波電流抑制効果測定装置
31 マイクロストリップ線路
31a 試料配置部
32 同軸線路
33 磁性体試料
Claims (12)
- 電子部品及び所定箇所の間を接続するための導線から成る電子部品用ボンディングワイヤにおいて、前記導線の表面の少なくとも一部には、該導線自体に流れる数十MHz〜数GHz帯域の高周波電流を減衰させる高周波電流抑制体が設けられており、
前記高周波電流抑制体は組成分M(但し、MはFe、Co、Niの少なくとも一種とする)、Y(但し、YはF、N、Oの少なくとも一種とする)、及びX(但し、XはB、Si、Al、Mg、Ti、Zn、Hf、Sr、Nb、Taの少なくとも一種とする)の混在物によるM-X-Y系の磁気損失材料であって、尚かつ、前記磁気損失材料の飽和磁化が、前記組成分Mのみからなるバルク金属磁性体の飽和磁化の80%以下で60%以上の範囲となるよう、前記組成分Mの比率が定められており、更に、前記高周波電流抑制体の厚さが0.3〜20μmの範囲にある薄膜磁性体であることを特徴とする電子部品用高周波電流抑制型ボンディングワイヤ。 - 請求項1記載の電子部品用高周波電流抑制型ボンディングワイヤにおいて、前記高周波電流抑制体は、少なくとも前記導線両端の接続部を露呈させるように設けられたことを特徴とする電子部品用高周波電流抑制型ボンディングワイヤ。
- 請求項1又は2に記載の電子部品用高周波電流抑制型ボンディングワイヤにおいて、前記高周波電流抑制体は、スパッタリング法により前記導線の表面上に成膜されたことを特徴とする電子部品用高周波電流抑制型ボンディングワイヤ。
- 請求項1〜3の何れか一つに記載の電子部品用高周波電流抑制型ボンディングワイヤにおいて、前記高周波電流抑制体は、蒸着法により前記導線の表面上に成膜されたことを特徴とする電子部品用高周波電流抑制型ボンディングワイヤ。
- 請求項3又は4記載の電子部品用高周波電流抑制型ボンディングワイヤにおいて、前記高周波電流抑制体は、前記導線の作製工程で該導線の表面上に成膜されて成ることを特徴とする電子部品用高周波電流抑制型ボンディングワイヤ。
- 請求項1〜5の何れか一つに記載の電子部品用高周波電流抑制型ボンディングワイヤを含む電子部品において、前記電子部品は、本体に信号処理用に供される所定数の内部接続用端子を備えたベアチップを内蔵するもので、更に、前記電子部品用高周波電流抑制型ボンディングワイヤは前記所定数の内部接続用端子と前記本体に別途信号伝送用に備えられる所定数の外部接続用端子との間のそれぞれの接続に供されることを特徴とする電子部品。
- 請求項1記載の電子部品用高周波電流抑制型ボンディングワイヤにおいて、前記磁気損失材料は、前記組成分Mが前記組成分X及び前記組成分Yによる化合物のマトリックス中に分散されたグラニュラー状の形態で存在することを特徴とする電子部品用高周波電流抑制型ボンディングワイヤ。
- 請求項1記載の電子部品用高周波電流抑制型ボンディングワイヤにおいて、前記磁気損失材料は、前記グラニュラー状の形態を有する粒子の平均粒子径が1〜40(nm)の範囲にあることを特徴とする電子部品用高周波電流抑制型ボンディングワイヤ。
- 請求項1記載の電子部品用高周波電流抑制型ボンディングワイヤにおいて、前記磁気損失材料は、異方性磁界が47400A/m以下であることを特徴とする電子部品用高周波電流抑制型ボンディングワイヤ。
- 請求項1に記載の電子部品用高周波電流抑制型ボンディングワイヤにおいて、前記M−X−Y系は、Fe−Al−O系であることを特徴とする電子部品用高周波電流抑制型ボンディングワイヤ。
- 請求項1に記載の電子部品用高周波電流抑制型ボンディングワイヤにおいて、前記M−X−Y系は、Fe−Si−O系であることを特徴とする電子部品用高周波電流抑制型ボンディングワイヤ。
- 請求項1に記載の電子部品用高周波電流抑制型ボンディングワイヤを含む電子部品において、前記電子部品は、高い周波数帯域で使用されて高速動作する半導体能動素子であると共に、半導体集積回路素子,半導体大規模集積回路素子,及び論理回路素子の何れか一つであることを特徴とする電子部品。
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000102294A JP4243000B2 (ja) | 2000-04-04 | 2000-04-04 | 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品 |
NO20011677A NO20011677L (no) | 2000-04-04 | 2001-04-03 | Elektronisk komponent for demping av höy frekvens og forbindelsesledning for komponenten |
SG200101994A SG96612A1 (en) | 2000-04-04 | 2001-04-03 | Electronic component of a high frequency current suppression type and bonding wire for the same |
KR1020010017564A KR20010095252A (ko) | 2000-04-04 | 2001-04-03 | 고주파 전류 억제형 전자 부품 및 이를 위한 접합 와이어 |
MYPI20011616A MY128653A (en) | 2000-04-04 | 2001-04-04 | Electronic component of a high frequency current suppression type and bonding wire for the same |
US09/826,436 US6635961B2 (en) | 2000-04-04 | 2001-04-04 | Electronic component of a high frequency current suppression type and bonding wire for the same |
TW090108099A TW503495B (en) | 2000-04-04 | 2001-04-04 | Electronic component of a high frequency current suppression type and bonding wire for the same |
EP01108482A EP1146637B1 (en) | 2000-04-04 | 2001-04-04 | Electronic component of a high frequency current suppression type and bonding wire for the same |
CN01119279A CN1317829A (zh) | 2000-04-04 | 2001-04-04 | 高频电流抑制型电子元件及其接合线 |
DE60104470T DE60104470T2 (de) | 2000-04-04 | 2001-04-04 | Elektronisches Bauteil bei dem hochfrequente Ströme unterdrückt werden und Bonddraht dafür |
US10/355,593 US6903440B2 (en) | 2000-04-04 | 2003-01-31 | Electronic component of a high frequency current suppression type and bonding wire for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000102294A JP4243000B2 (ja) | 2000-04-04 | 2000-04-04 | 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001284389A JP2001284389A (ja) | 2001-10-12 |
JP4243000B2 true JP4243000B2 (ja) | 2009-03-25 |
Family
ID=18616207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000102294A Expired - Fee Related JP4243000B2 (ja) | 2000-04-04 | 2000-04-04 | 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4243000B2 (ja) |
-
2000
- 2000-04-04 JP JP2000102294A patent/JP4243000B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001284389A (ja) | 2001-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4434422B2 (ja) | 高周波電流抑制型コネクタ | |
JP4210016B2 (ja) | 通信ケーブル | |
JP4398056B2 (ja) | 樹脂モールド体 | |
TW502261B (en) | Electronic component comprising a metallic case provided with a magnetic loss material | |
KR20010095320A (ko) | 과립형 자기막을 포함하는 배선기판 | |
JP4417521B2 (ja) | 配線基板 | |
US6903440B2 (en) | Electronic component of a high frequency current suppression type and bonding wire for the same | |
JP4287020B2 (ja) | 高周波電流抑制型放熱板 | |
JP4243000B2 (ja) | 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品 | |
JP4398057B2 (ja) | 高周波電流抑制型電子部品 | |
KR100749679B1 (ko) | 준마이크로파 대역에서 최대의 복합 투자율을 가진자성체와 그 제조방법 | |
JP4271825B2 (ja) | 半導体ベアチップおよび半導体ウエーハ | |
JP2001284755A (ja) | 配線基板 | |
JP2001284698A (ja) | 発光素子 | |
JP2001284132A (ja) | 磁気コア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |