JP4135928B2

JP4135928B2 - バラン

Info

Publication number: JP4135928B2
Application number: JP2003399593A
Authority: JP
Inventors: 直人大山; 英哉松原; 将一大井
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2003-11-28
Filing date: 2003-11-28
Publication date: 2008-08-20
Anticipated expiration: 2023-11-28
Also published as: EP1536558B1; JP2005166702A; US7116185B2; EP1536558A1; US20050116787A1; CN1622452A; DE602004007458D1; CN100525094C; DE602004007458T2

Description

本発明は、平衡信号と不平衡信号とを相互に変換するバランに関する。

バラン（平衡−不平衡変換器）は、平衡信号と不平衡信号とを相互に変換するものである。ここで、不平衡信号とは、接地電位を基準電位とした信号であり、平衡信号とは、互いに位相がほぼ１８０度異なり、振幅がほぼ等しい２つの信号からなるものである。バランは、平衡信号を入出力するための２つの平衡端子と、不平衡信号を入出力するための１つの不平衡端子とを有している。

バランは、例えば、携帯電話や無線ＬＡＮ（ローカルエリアネットワーク）用通信機器のような移動体通信機器に用いられている。移動体通信機器では、小型化、薄型化の要求が強いことから、高密度の部品実装技術が要求されている。そこで、多層基板を用いて部品を集積することも提案されている。多層基板は、交互に積層された誘電体層とパターン化された導体層とを含む積層体である。

従来、バランとしては、電磁結合する一対の１／４波長ストリップラインを、少なくとも２組有する構成のバラン（本出願において電磁結合型バランと言う。）が多く利用されていた。また、例えば特許文献１ないし３に記載されているように、多層基板を用いて構成された積層型の電磁結合型バランも種々提案されている。

電磁結合型バランでは、一対の１／４波長ストリップライン間の結合度を高くすることが求められる。しかしながら、積層型の電磁結合型バランでは、一対の１／４波長ストリップライン間の結合度を高くすることが難しく、そのため、挿入損失が大きくなるという問題点があった。

そこで、特許文献４では、積層型にしても挿入損失を小さくすることのできるバランとして、ハイパスフィルタとローパスフィルタとを用いたバラン（本出願においてフィルタ型バランと言う。）が提案されている。

特開平９−２６０１４５号公報特開２０００−１８８２１８号公報特開２００２−１９０４１３号公報特開平１０−２００３６０号公報

特許文献４に記載されているフィルタ型バランでは、ハイパスフィルタとローパスフィルタは、いずれも、１つのコイルと１つのキャパシタからなるＬＣ回路によって構成されている。特許文献４に記載されているフィルタ型バランでは、電磁結合型バランに比べて、挿入損失を小さくすることができる。しかしながら、このフィルタ型バランでは、それが使用される周波数帯域の近傍において、２つの平衡端子における出力信号の振幅の差が周波数によって大きく変化し、その結果、２つの平衡端子における出力信号の振幅の差が所望の基準を満たす周波数範囲が狭くなるという問題点がある。

また、積層型のフィルタ型バランによれば、バランの小型化が可能になる。しかしながら、積層型のフィルタ型バランでは、複数のコイルの相互間における電磁気的な干渉が発生しやすい。この干渉が生じると、設計によるバランの所望の特性と実際に製造されたバランの特性とが異なることになり、その結果、製造されたバランにおいて所望の特性を実現することが難しくなるという問題点がある。

本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、挿入損失が小さく、且つ広い周波数範囲において２つの平衡端子における出力信号の振幅の差が小さいバランを提供することにある。

本発明の第２の目的は、挿入損失が小さく、小型化が可能で、且つ所望の特性を容易に実現することができるようにしたバランを提供することにある。

本発明の第１のバランは、
不平衡信号を入出力する不平衡端子と、
平衡信号を入出力する第１および第２の平衡端子と、
不平衡端子と第１の平衡端子との間に設けられたローパスフィルタと、
不平衡端子と第２の平衡端子との間に設けられたハイパスフィルタとを備え、
ローパスフィルタは、少なくとも２つのコイルと少なくとも１つのキャパシタとを有し、
ハイパスフィルタは、少なくとも２つのキャパシタと少なくとも１つのコイルとを有するものである。

本発明の第１のバランでは、不平衡端子に不平衡信号が入力された場合には、この信号は、ローパスフィルタを通過して位相がほぼ９０度遅れて第１の平衡端子より出力されると共に、ハイパスフィルタを通過して位相がほぼ９０度進んで第２の平衡端子より出力される。その結果、第１の平衡端子より出力される信号と第２の平衡端子より出力される信号は、互いに位相がほぼ１８０度異なる２つの信号、すなわち平衡信号を構成する２つの信号となる。また、第１の平衡端子と第２の平衡端子に平衡信号を構成する２つの信号が入力された場合には、第１の平衡端子に入力された信号は、ローパスフィルタを通過して位相がほぼ９０度遅れて不平衡端子に到達し、第２の平衡端子に入力された信号は、ハイパスフィルタを通過して位相がほぼ９０度進んで不平衡端子に到達する。その結果、不平衡端子より不平衡信号が出力される。本発明の第１のバランでは、ローパスフィルタが、少なくとも２つのコイルと少なくとも１つのキャパシタとを有し、ハイパスフィルタが、少なくとも２つのキャパシタと少なくとも１つのコイルとを有することにより、広い周波数範囲において２つの平衡端子における出力信号の振幅の差が小さくなる。

本発明の第１のバランは、更に、交互に積層された誘電体層と導体層とを含む積層体を備え、各コイルおよびキャパシタは、導体層を用いて構成されていてもよい。この場合、バランが１つのチップ型電子部品を構成するように、不平衡端子、第１の平衡端子および第２の平衡端子は、積層体の外周部に配置されていてもよい。また、ローパスフィルタ中の２つのコイルとハイパスフィルタ中の１つのコイルを含む少なくとも３つのコイルは、積層体の各層に対して垂直な方向から見たときに互いに重ならない位置に配置されていてもよい。また、本発明の第１のバランは、更に、導体層を用いて構成され、少なくとも３つのコイルを互いに電磁気的に分離する分離部を備えていてもよい。

また、本発明の第１のバランは、更に、グランドに接続されるグランド端子を備え、ローパスフィルタは、一端が不平衡端子に接続された第１のコイルと、一端が第１のコイルの他端に接続され、他端が第１の平衡端子に接続された第２のコイルと、一端が第１のコイルの他端に接続され、他端がグランド端子に接続された第１のキャパシタとを有し、ハイパスフィルタは、一端が不平衡端子に接続された第２のキャパシタと、一端が第２のキャパシタの他端に接続され、他端が第２の平衡端子に接続された第３のキャパシタと、一端が第２のキャパシタの他端に接続され、他端がグランド端子に接続された第３のコイルとを有していてもよい。

また、本発明の第１のバランにおいて、不平衡端子と第１の平衡端子との間の信号経路および不平衡端子と第２の平衡端子との間の信号経路は、いずれも、電磁結合によって信号を伝達する部分を含まないものであってもよい。

本発明の第２のバランは、
不平衡信号を入出力する不平衡端子と、
平衡信号を入出力する第１および第２の平衡端子と、
不平衡端子と第１の平衡端子との間に設けられたローパスフィルタと、
不平衡端子と第２の平衡端子との間に設けられたハイパスフィルタと、
交互に積層された誘電体層と導体層とを含む積層体とを備え、
ローパスフィルタとハイパスフィルタは、導体層を用いて構成されたコイルを、合計して少なくとも３つ含み、
少なくとも３つのコイルは、積層体の各層に対して垂直な方向から見たときに互いに重ならない位置に配置されているものである。

本発明の第２のバランは、更に、導体層を用いて構成され、少なくとも３つのコイルを互いに電磁気的に分離する分離部を備えていてもよい。

本発明の第１のバランは、ローパスフィルタおよびハイパスフィルタを用いて構成されている。これにより、本発明によれば、挿入損失の小さいバランを実現することができるという効果を奏する。また、本発明の第１のバランにおいて、ローパスフィルタは少なくとも２つのコイルと少なくとも１つのキャパシタとを有し、ハイパスフィルタは少なくとも２つのキャパシタと少なくとも１つのコイルとを有する。これにより、本発明によれば、広い周波数範囲において２つの平衡端子における出力信号の振幅の差が小さいバランを実現することができるという効果を奏する。

本発明の第１のバランが、更に、交互に積層された誘電体層と導体層とを含む積層体を備え、各コイルおよびキャパシタが導体層を用いて構成されている場合には、バランの小型化が可能になるという効果を奏する。

また、本発明の第１のバランにおいて、ローパスフィルタ中の２つのコイルとハイパスフィルタ中の１つのコイルを含む少なくとも３つのコイルが、積層体の各層に対して垂直な方向から見たときに互いに重ならない位置に配置されている場合には、少なくとも３つのコイルの相互間における電磁気的な干渉を防止でき、その結果、所望の特性を容易に実現することが可能になるという効果を奏する。

また、本発明の第１のバランが、更に、導体層を用いて構成され、少なくとも３つのコイルを互いに電磁気的に分離する分離部を備えた場合には、少なくとも３つのコイルの相互間における電磁気的な干渉をより確実に防止することができるという効果を奏する。

また、本発明の第２のバランは、ローパスフィルタおよびハイパスフィルタを用いて構成されている。これにより、本発明によれば、挿入損失の小さいバランを実現することができるという効果を奏する。また、本発明の第２のバランは、交互に積層された誘電体層と導体層とを含む積層体を備え、ローパスフィルタとハイパスフィルタは、導体層を用いて構成されたコイルを、合計して少なくとも３つ含み、この少なくとも３つのコイルは、積層体の各層に対して垂直な方向から見たときに互いに重ならない位置に配置されている。これにより、本発明によれば、バランの小型化が可能になると共に、少なくとも３つのコイルの相互間における電磁気的な干渉を防止でき、その結果、所望の特性を容易に実現することが可能になるという効果を奏する。

また、本発明の第２のバランが、更に、導体層を用いて構成され、少なくとも３つのコイルを互いに電磁気的に分離する分離部を備えた場合には、少なくとも３つのコイルの相互間における電磁気的な干渉をより確実に防止することができるという効果を奏する。

以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
始めに、図１を参照して、本発明の第１の実施の形態に係るバランの回路構成について説明する。本実施の形態に係るバランは、不平衡信号を入出力する不平衡端子１０と、平衡信号を入出力する第１および第２の平衡端子１１，１２と、グランドに接続される２つのグランド端子１３，１４とを備えている。バランは、更に、不平衡端子１０と第１の平衡端子１１との間に設けられたローパスフィルタ２１と、不平衡端子１０と第２の平衡端子１２との間に設けられたハイパスフィルタ２２とを備えている。

ローパスフィルタ２１は、一端が不平衡端子１０に接続された第１のコイル３１と、一端が第１のコイル３１の他端に接続され、他端が第１の平衡端子１１に接続された第２のコイル３２と、一端が第１のコイル３１の他端に接続され、他端がグランド端子１３に接続された第１のキャパシタ４１とを有している。ハイパスフィルタ２２は、一端が不平衡端子１０に接続された第２のキャパシタ４２と、一端が第２のキャパシタ４２の他端に接続され、他端が第２の平衡端子１２に接続された第３のキャパシタ４３と、一端が第２のキャパシタ４２の他端に接続され、他端がグランド端子１４に接続された第３のコイル３３とを有している。

本実施の形態に係るバランでは、不平衡端子１０と第１の平衡端子１１との間の信号経路および不平衡端子１０と第２の平衡端子１２との間の信号経路は、いずれも、電磁結合によって信号を伝達する部分を含んでいない。

ここで、本実施の形態に係るバランの作用について説明する。バランにおいて、不平衡端子１０に不平衡信号が入力された場合には、この信号は、ローパスフィルタ２１を通過して位相がほぼ９０度遅れて平衡端子１１より出力されると共に、ハイパスフィルタ２２を通過して位相がほぼ９０度進んで平衡端子１２より出力される。その結果、平衡端子１１より出力される信号と平衡端子１２より出力される信号は、互いに位相がほぼ１８０度異なる２つの信号、すなわち平衡信号を構成する２つの信号となる。また、平衡端子１１と平衡端子１２に平衡信号を構成する２つの信号が入力された場合には、平衡端子１１に入力された信号は、ローパスフィルタ２１を通過して位相がほぼ９０度遅れて不平衡端子１０に到達し、平衡端子１２に入力された信号は、ハイパスフィルタ２２を通過して位相がほぼ９０度進んで不平衡端子１０に到達する。その結果、不平衡端子１０より不平衡信号が出力される。

次に、図２および図３を参照して、本実施の形態に係るバランの構造について説明する。図２は、本実施の形態に係るバランの外観を示す斜視図である。図２に示したように、本実施の形態に係るバランは、交互に積層された誘電体層と導体層とを含む積層体である多層基板５０を備えている。図１に示した各コイルおよびキャパシタは導体層を用いて構成されている。多層基板５０の上面、下面および側面には、不平衡端子１０、平衡端子１１，１２、グランド端子１３，１４および端子１５が設けられている。これらの端子１０〜１５は、多層基板５０の内部の導体層に接続されている。なお、端子１０〜１４は外部回路に接続されるが、端子１５は外部回路には接続されない。このように、本実施の形態では、バランが、概ね六面体形状の１つのチップ型電子部品を構成するように、端子１０〜１５は多層基板５０の外周部に配置されている。

図３は、本実施の形態に係るバランを構成する多層基板５０の構成の一例を示す説明図である。図３において、（ａ）〜（ｇ）は、それぞれ、上から１層目ないし７層目の導体層およびその下の誘電体層を示している。

図３（ａ）に示した誘電体層５１の上面には、３つのコイル用導体層６１ａ，６２ａ，６３ａと導体層６４とが形成されている。また、誘電体層５１には、スルーホール７１，７２，７３が形成されている。導体層６１ａ，６２ａ，６３ａは、それぞれコイル３１，３２，３３の一部を構成するものである。導体層６４の一端は不平衡端子１０に接続され、導体層６４の他端は端子１５に接続されている。導体層６１ａの一端は導体層６４に接続され、導体層６１ａの他端はスルーホール７１に接続されている。導体層６２ａの一端は平衡端子１１に接続され、導体層６２ａの他端はスルーホール７２に接続されている。導体層６３ａの一端はグランド端子１４に接続され、導体層６３ａの他端はスルーホール７３に接続されている。

図３（ｂ）に示した誘電体層５２の上面には、３つのコイル用導体層６１ｂ，６２ｂ，６３ｂと、スルーホール接続用導体層７４，７６，７８とが形成されている。また、誘電体層５２には、スルーホール７５，７７，７９が形成されている。導体層６１ｂ，６２ｂ，６３ｂは、それぞれコイル３１，３２，３３の一部を構成するものである。導体層６１ｂの一端は導体層７４に接続され、導体層６１ｂの他端はスルーホール７５に接続されている。導体層６２ｂの一端は導体層７６に接続され、導体層６２ｂの他端はスルーホール７７に接続されている。導体層６３ｂの一端は導体層７８に接続され、導体層６３ｂの他端はスルーホール７９に接続されている。導体層７４，７６，７８は、それぞれ、図３（ａ）に示したスルーホール７１，７２，７３に接続される。

図３（ｃ）に示した誘電体層５３の上面には、３つのコイル用導体層６１ｃ，６２ｃ，６３ｃと、スルーホール接続用導体層８０，８２，８４とが形成されている。また、誘電体層５３には、スルーホール８１，８３，８５が形成されている。導体層６１ｃ，６２ｃ，６３ｃは、それぞれコイル３１，３２，３３の一部を構成するものである。導体層６１ｃの一端は導体層８０に接続され、導体層６１ｃの他端はスルーホール８１に接続されている。導体層６２ｃの一端は導体層８２に接続され、導体層６２ｃの他端はスルーホール８３に接続されている。導体層６３ｃの一端は導体層８４に接続され、導体層６３ｃの他端はスルーホール８５に接続されている。導体層８０，８２，８４は、それぞれ、図３（ｂ）に示したスルーホール７５，７７，７９に接続される。

図３（ｄ）に示した誘電体層５４の上面には、導体層６５と、スルーホール接続用導体層８６，８７，８９とが形成されている。また、誘電体層５４には、スルーホール８８，９０が形成されている。導体層６５の一端は導体層８６に接続され、導体層６５の他端は導体層８７に接続されている。スルーホール８８は導体層６５の途中に接続されている。導体層８９はスルーホール９０に接続されている。導体層８６，８７，８９は、それぞれ、図３（ｃ）に示したスルーホール８１，８３，８５に接続される。

図３（ｅ）に示した誘電体層５５の上面には、キャパシタ用導体層６６，６７が形成されている。また、誘電体層５５には、スルーホール９１が形成されている。導体層６６は、図３（ｄ）に示したスルーホール８８に接続される。導体層６７は端子１５に接続されている。スルーホール９１は、図３（ｄ）に示したスルーホール９０に接続される。

図３（ｆ）に示した誘電体層５６の上面には、キャパシタ用導体層６８，６９が形成されている。導体層６８は、図３（ｅ）に示した導体層６６に対向している。導体層６９は、図３（ｅ）に示した導体層６７に対向している。導体層６６，６８によってキャパシタ４１が形成される。導体層６７，６９によってキャパシタ４２が形成される。導体層６８はグランド端子１３に接続されている。導体層６９は、図３（ｅ）に示したスルーホール９１に接続される。

図３（ｇ）に示した誘電体層５７の上面には、キャパシタ用導体層７０が形成されている。導体層７０は、図３（ｆ）に示した導体層６９に対向している。導体層６９，７０によってキャパシタ４３が形成される。導体層７０は平衡端子１２に接続されている。

図３から分かるように、本実施の形態では、ローパスフィルタ２１中の２つのコイル３１，３２とハイパスフィルタ２２中の１つのコイル３３は、多層基板５０の各層に対して垂直な方向から見たときに互いに重ならない位置に配置されている。

多層基板５０は、例えば低温焼成セラミック多層基板になっている。この場合、多層基板５０は、例えば以下のようにして製造される。すなわち、まず、予めスルーホール用の孔が形成されたセラミックグリーンシート上に、例えば銀を主成分とする導電性ペーストを用いて、所定のパターンの導体層を形成する。次に、このように導体層が形成された複数のセラミックグリーンシートを積層し、これらを同時に焼成する。これにより、スルーホールも同時に形成される。次に、端子１０〜１５を形成して、多層基板５０を完成させる。

以上説明したように、本実施の形態に係るバランは、ローパスフィルタ２１およびハイパスフィルタ２２を用いて構成されている。これにより、本実施の形態によれば、挿入損失の小さいバランを実現することができる。

また、本実施の形態に係るバランは、ローパスフィルタ２１が２つのコイル３１，３２と１つのキャパシタ４１とを有し、ハイパスフィルタ２２が２つのキャパシタ４２，４３と１つのコイル３３とを有している。これにより、本実施の形態に係るバランでは、ハイパスフィルタとローパスフィルタが、いずれも１つのコイルと１つのキャパシタからなるＬＣ回路によって構成されたバランに比べて、広い周波数範囲において２つの平衡端子１１，１２における出力信号の振幅の差が小さくなる。以下、このことを、シミュレーションの結果を用いて説明する。

図４は、シミュレーションで用いた比較例のバランの回路構成を示す回路図である。この比較例のバランは、不平衡信号を入出力する不平衡端子１１０と、平衡信号を入出力する第１および第２の平衡端子１１１，１１２とを備えている。比較例のバランは、更に、不平衡端子１１０と第１の平衡端子１１１との間に設けられたローパスフィルタ１２１と、不平衡端子１１０と第２の平衡端子１１２との間に設けられたハイパスフィルタ１２２とを備えている。ローパスフィルタ１２１は、一端が不平衡端子１１０に接続され、他端が第１の平衡端子１１１に接続されたコイル１３１と、一端がコイル１３１の他端に接続され、他端が接地されたキャパシタ１４１とを有している。ハイパスフィルタ１２２は、一端が不平衡端子１１０に接続され、他端が第２の平衡端子１１２に接続されたキャパシタ１４２と、一端がキャパシタ１４２の他端に接続され、他端が接地されたコイル１３２とを有している。シミュレーションでは、コイル１３１，１３２のインダクタンスを共に８．０ｎＨとし、キャパシタ１４１，１４２のキャパシタンスを共に０．８８ｐＦとした。

また、シミュレーションで用いた本実施の形態に係るバランの回路構成は、図１に示した通りである。シミュレーションでは、コイル３１，３２，３３のインダクタンスを、それぞれ５．２ｎＨ、５．４ｎＨ、５．１ｎＨとし、キャパシタ４１，４２，４３のキャパシタンスを、それぞれ０．５５ｐＦ、０．６４ｐＦ、２．４３ｐＦとした。

図５および図６にシミュレーションの結果を示す。図５は、図４に示した比較例のバランにおけるローパスフィルタ１２１の出力信号の振幅、ハイパスフィルタ１２２の出力信号の振幅および２つの平衡端子１１１，１１２における出力信号の振幅の差（以下、振幅差と言う。）の周波数特性を示している。図５において、符号１２３はローパスフィルタ１２１の出力信号の振幅を示し、符号１２４はハイパスフィルタ１２２の出力信号の振幅を示し、符号１２５は振幅差を示している。振幅差は、ローパスフィルタ１２１の出力信号の振幅とハイパスフィルタ１２２の出力信号の振幅との差で表される。

図６は、図１に示した本実施の形態に係るバランにおけるローパスフィルタ２１の出力信号の振幅、ハイパスフィルタ２２の出力信号の振幅および２つの平衡端子１１，１２における出力信号の振幅の差（以下、振幅差と言う。）の周波数特性を示している。図６において、符号２３はローパスフィルタ２１の出力信号の振幅を示し、符号２４はハイパスフィルタ２２の出力信号の振幅を示し、符号２５は振幅差を示している。振幅差は、ローパスフィルタ２１の出力信号の振幅とハイパスフィルタ２２の出力信号の振幅との差で表される。

図５と図６における振幅差を比較すると分かるように、本実施の形態に係るバランでは、比較例のバランに比べて、広い周波数範囲において振幅差が小さくなる。これは、比較例と本実施の形態との間における、ローパスフィルタおよびハイパスフィルタの各出力信号の振幅の周波数特性の違いによると考えられる。すなわち、比較例におけるローパスフィルタおよびハイパスフィルタの各出力信号の振幅の周波数特性は、いずれも緩やかな曲線を描いている。そのため、比較例における振幅差の周波数特性は、大きな傾きを持つ直線に近い曲線を描いている。これに対し、本実施の形態におけるローパスフィルタおよびハイパスフィルタの各出力信号の振幅の周波数特性は、いずれもリップルを有する曲線を描いている。そのため、本実施の形態における振幅差の周波数特性は、振幅差が０（ｄＢ）の近傍において平坦な部分を有する曲線を描いている。

以下、電磁結合型バランの一例と図４に示した比較例のバランと図１に示した本実施の形態に係るバランについて、実際に測定して得られた特性の一例を示す。図７は、ここで用いた電磁結合型バランの構成を示す回路図である。この電磁結合型バランは、不平衡信号を入出力する不平衡端子１５０と、平衡信号を入出力する第１および第２の平衡端子１５１，１５２とを備えている。電磁結合型バランは、更に、電磁結合する一対の１／４波長ストリップライン１５３，１５４と、電磁結合する一対の１／４波長ストリップライン１５５，１５６とを備えている。ストリップライン１５３の一端は不平衡端子１５０に接続されている。ストリップライン１５３の他端は、ストリップライン１５５の一端に接続されている。ストリップライン１５５の他端は開放されている。ストリップライン１５４，１５６における互いに対向する各一端は、それぞれ平衡端子１５１，１５２に接続されている。ストリップライン１５４，１５６の各他端は接地されている。

また、ここで用いた比較例のバランと本実施の形態に係るバランにおける各コイルのインダクタンスの値と各キャパシタのキャパシタンスの値は、前述のシミュレーションで使用した値と同じである。

図８ないし図１１は、図７に示した電磁結合型バランの特性を示している。図８は反射損失の周波数特性を示している。図９は挿入損失の周波数特性を示している。図１０は平衡端子１５１，１５２における出力信号の振幅の差（以下、振幅差と言う。）の周波数特性を示している。図１１は平衡端子１５１，１５２における出力信号の位相の差（以下、位相差と言う。）の周波数特性を示している。

図１２ないし図１５は、図４に示した比較例のバランの特性を示している。図１２は反射損失の周波数特性を示している。図１３は挿入損失の周波数特性を示している。図１４は振幅差の周波数特性を示している。図１１は平衡端子１１１，１１２における出力信号の位相の差（以下、位相差と言う。）の周波数特性を示している。

図１６ないし図１９は、本実施の形態に係るバランの特性を示している。図１６は反射損失の周波数特性を示している。図１７は挿入損失の周波数特性を示している。図１８は振幅差の周波数特性を示している。図１９は平衡端子１１，１２における出力信号の位相の差（以下、位相差と言う。）の周波数特性を示している。

通常、積層型のバランには、それを使用する周波数範囲において、上記の各特性が以下の条件を満たすことが求められる。すなわち、反射損失は、絶対値が１０ｄＢ以上であることが求められる。挿入損失は、絶対値が１．０ｄＢ以下であることが求められる。振幅差は、０±１．０ｄＢの範囲内であることが求められる。位相差は、１８０±１０度（ｄｅｇ）の範囲内であることが求められる。

図９、図１３および図１７を比較すると分かるように、電磁結合型バランでは、図４に示した比較例のバランおよび本実施の形態に係るバランに比べて挿入損失が大きい。そのため、図８ないし図１１に示した特性の電磁結合型バランでは、使用可能な周波数範囲は、およそ１８００ＭＨｚ〜２０００ＭＨｚの範囲となる。

図４に示した比較例のバランおよび本実施の形態に係るバランでは、電磁結合型バランに比べて、広い周波数範囲において挿入損失が小さくなる。しかし、図１４から分かるように、図４に示した比較例のバランでは、振幅差が０±１．０ｄＢの範囲内となる周波数範囲が狭い。図１２ないし図１５に示した特性の比較例のバランでは、使用可能な周波数範囲は、およそ１８００ＭＨｚ〜１９００ＭＨｚの範囲となる。

図１８から分かるように、本実施の形態に係るバランでは、比較例のバランに比べて広い周波数範囲において、振幅差が０±１．０ｄＢの範囲内となる。図１６ないし図１９に示した特性の本実施の形態に係るバランでは、使用可能な周波数範囲は、およそ１６００ＭＨｚ〜２１００ＭＨｚの範囲となる。

以上説明したように、本実施の形態によれば、挿入損失が小さく、且つ広い周波数範囲において２つの平衡端子における出力信号の振幅の差が小さいバランを実現することができる。

また、本実施の形態によれば、多層基板５０の導体層を用いてローパスフィルタ２１およびハイパスフィルタ２２に含まれるコイルおよびキャパシタを構成したので、バランの小型化が可能になる。

また、本実施の形態では、ローパスフィルタ２１中の２つのコイル３１，３２とハイパスフィルタ２２中の１つのコイル３３が、多層基板５０の各層に対して垂直な方向から見たときに互いに重ならない位置に配置されている。これにより、本実施の形態によれば、３つのコイル３１，３２，３３の相互間における電磁気的な干渉を防止でき、その結果、バランの所望の特性を容易に実現することが可能になる。

［第２の実施の形態］
次に、図２０を参照して、本発明の第２の実施の形態に係るバランについて説明する。図２０は、本実施の形態に係るバランを構成する多層基板５０の構成の一例を示す説明図である。図２０において、（ａ）〜（ｇ）は、それぞれ、上から１層目ないし７層目の導体層およびその下の誘電体層を示している。本実施の形態において、図２０の（ｄ）〜（ｇ）に示した各層の構成は、図３の（ｄ）〜（ｇ）に示した各層の構成と同様である。

本実施の形態では、図２０（ａ）に示したように、誘電体層５１の上面には、図３（ａ）に示した各導体層の他に、コイル分離用導体層９３が形成されている。コイル分離用導体層９３は、Ｔ字形状をなし、コイル用導体層６１ａ，６２ａ，６３ａが配置された３つの領域を仕切るように配置されている。また、コイル分離用導体層９３はグランド端子１３に接続されている。また、誘電体層５１には、コイル分離用導体層９３に接続された複数のスルーホール９４が形成されている。

また、本実施の形態では、図２０（ｂ）に示したように、誘電体層５２の上面には、図３（ｂ）に示した各導体層の他に、コイル分離用導体層９５が形成されている。コイル分離用導体層９５は、Ｔ字形状をなし、コイル用導体層６１ｂ，６２ｂ，６３ｂが配置された３つの領域を仕切るように配置されている。また、コイル分離用導体層９５はグランド端子１３に接続されている。また、誘電体層５２には、コイル分離用導体層９５に接続された複数のスルーホール９６が形成されている。複数のスルーホール９６は、図２０（ａ）に示した複数のスルーホール９４に接続される。

また、本実施の形態では、図２０（ｃ）に示したように、誘電体層５３の上面には、図３（ｃ）に示した各導体層の他に、コイル分離用導体層９７が形成されている。コイル分離用導体層９７は、Ｔ字形状をなし、コイル用導体層６１ｃ，６２ｃ，６３ｃが配置された３つの領域を仕切るように配置されている。また、コイル分離用導体層９７はグランド端子１３に接続されている。また、誘電体層５３の上面には、コイル分離用導体層９７に接続された複数のスルーホール接続用導体層９８が形成されている。複数のスルーホール接続用導体層９８は、図２０（ｂ）に示した複数のスルーホール９６に接続される。

本実施の形態では、図２０（ａ）〜（ｃ）に示したコイル分離用導体層９３，９５，９７、スルーホール９４，９６およびスルーホール接続用導体層９８によって、３つのコイル３１〜３３を互いに電磁気的に分離する分離部が形成されている。この分離部は、多層基板５０内において、３つのコイル３１〜３３が配置された３つの領域を仕切るように配置されている。また、この分離部はグランドに接続される。従って、この分離部は、各コイルを他のコイルから電磁気的に遮蔽する。これにより、本実施の形態によれば、３つのコイル３１〜３３の相互間における電磁気的な干渉をより確実に防止することができ、その結果、バランの所望の特性をより容易に実現することが可能になる。

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

［第３の実施の形態］
次に、図２１を参照して、本発明の第３の実施の形態に係るバランについて説明する。図２１は、本実施の形態に係るバランの回路構成を示す回路図である。

本実施の形態におけるローパスフィルタ２１は、図１におけるコイル３１，３２およびキャパシタ４１の他に、コイル３４とキャパシタ４４とを有している。コイル３４は、コイル３２と第１の平衡端子１１との間に挿入されている。キャパシタ４４の一端は、コイル３２とコイル３４の接続点に接続され、キャパシタ４４の他端はグランド端子１３に接続されている。

また、本実施の形態におけるハイパスフィルタ２２は、図１におけるキャパシタ４２，４３およびコイル３３の他に、キャパシタ４５とコイル３５とを有している。キャパシタ４５は、キャパシタ４３と第２の平衡端子１２との間に挿入されている。コイル３５の一端は、キャパシタ４３とキャパシタ４５の接続点に接続され、コイル３５の他端はグランド端子１４に接続されている。

本実施の形態に係るバランも、第１の実施の形態と同様に、多層基板５０を備え、図２０に示した各コイルおよびキャパシタは多層基板５０の導体層を用いて構成されている。本実施の形態に係るバランは、第１の実施の形態に係るバランの構成要素に加えて、２つのコイル３４，３５と２つのキャパシタ４４，４５とを有している。これらも、図３に示したコイルおよびキャパシタの形成方法と同様にして、多層基板５０の導体層を用いて形成することができる。本実施の形態では、５つのコイル３１〜３５を、多層基板５０の各層に対して垂直な方向から見たときに互いに重ならない位置に配置するのが好ましい。

また、本実施の形態においても、第２の実施の形態と同様に、５つのコイル３１〜３５を互いに電磁気的に分離する分離部を設けてもよい。

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。本発明では、ローパスフィルタは、少なくとも２つのコイルと少なくとも１つのキャパシタとを有し、ハイパスフィルタは、少なくとも２つのキャパシタと少なくとも１つのコイルとを有していればよい。従って、例えば、ローパスフィルタが第１の実施の形態における構成で、ハイパスフィルタが第３の実施の形態における構成であってもよい。また、あるいは、ローパスフィルタが第３の実施の形態における構成で、ハイパスフィルタが第１の実施の形態における構成であってもよい。また、ローパスフィルタは、図２１に示したローパスフィルタ２１におけるコイル３４と第１の平衡端子１１との間に、コイル３４およびキャパシタ４４と同じ位置関係の新たなコイルおよびキャパシタが１組以上挿入された構成であってもよい。同様に、ハイパスフィルタは、図２１に示したハイパスフィルタ２２におけるキャパシタ４５と第２の平衡端子１２との間に、キャパシタ４５およびコイル３５と同じ位置関係の新たなキャパシタおよびコイルが１組以上挿入された構成であってもよい。

また、本発明のバランにおいて、ローパスフィルタとハイパスフィルタが、それらの回路構成のいかんに関わらず、多層基板の導体層を用いて構成されたコイルを、合計して少なくとも３つ含む場合には、その少なくとも３つのコイルを、積層体の各層に対して垂直な方向から見たときに互いに重ならない位置に配置してもよい。この場合、少なくとも３つのコイルを互いに電磁気的に分離する分離部を備えていてもよい。

本発明の第１の実施の形態に係るバランの回路構成を示す回路図である。本発明の第１の実施の形態に係るバランの外観を示す斜視図である。本発明の第１の実施の形態に係るバランを構成する多層基板の構成の一例を示す説明図である。シミュレーションで用いた比較例のバランの回路構成を示す回路図である。図４に示した比較例のバランの２つの平衡端子における出力信号の振幅の差の周波数特性を示す特性図である。本発明の第１の実施の形態に係るバランの２つの平衡端子における出力信号の振幅の差の周波数特性を示す特性図である。電磁結合型バランの構成を示す回路図である。図７に示した電磁結合型バランの反射損失の周波数特性を示す特性図である。図７に示した電磁結合型バランの挿入損失の周波数特性を示す特性図である。図７に示した電磁結合型バランの２つの平衡端子における出力信号の振幅の差の周波数特性を示す特性図である。図７に示した電磁結合型バランの２つの平衡端子における出力信号の位相の差の周波数特性を示す特性図である。図４に示した比較例のバランの反射損失の周波数特性を示す特性図である。図４に示した比較例のバランの挿入損失の周波数特性を示す特性図である。図４に示した比較例のバランの２つの平衡端子における出力信号の振幅の差の周波数特性を示す特性図である。図４に示した比較例のバランの２つの平衡端子における出力信号の位相の差の周波数特性を示す特性図である。本発明の第１の実施の形態に係るバランの反射損失の周波数特性を示す特性図である。本発明の第１の実施の形態に係るバランの挿入損失の周波数特性を示す特性図である。本発明の第１の実施の形態に係るバランの２つの平衡端子における出力信号の振幅の差の周波数特性を示す特性図である。本発明の第１の実施の形態に係るバランの２つの平衡端子における出力信号の位相の差の周波数特性を示す特性図である。本発明の第２の実施の形態に係るバランを構成する多層基板の構成の一例を示す説明図である。本発明の第３の実施の形態に係るバランの回路構成を示す回路図である。

符号の説明

１０…不平衡端子、１１…第１の平衡端子、１２…第２の平衡端子、１３，１４…グランド端子、２１…ローパスフィルタ、２２…ハイパスフィルタ、３１〜３３…コイル、４１〜４３…キャパシタ、５０…多層基板。

Claims

不平衡信号を入出力する不平衡端子と、
平衡信号を入出力する第１および第２の平衡端子と、
前記不平衡端子と前記第１の平衡端子との間に設けられたローパスフィルタと、
前記不平衡端子と前記第２の平衡端子との間に設けられたハイパスフィルタと、
グランドに接続されるグランド端子とを備え、
前記ローパスフィルタは、一端が前記不平衡端子に接続された第１のコイルと、一端が前記第１のコイルの他端に接続され、他端が前記第１の平衡端子に接続された第２のコイルと、一端が前記第１のコイルの他端に接続され、他端が前記グランド端子に接続された第１のキャパシタとを有し、
前記ハイパスフィルタは、一端が前記不平衡端子に接続された第２のキャパシタと、一端が前記第２のキャパシタの他端に接続され、他端が前記第２の平衡端子に接続された第３のキャパシタと、一端が前記第２のキャパシタの他端に接続され、他端が前記グランド端子に接続された第３のコイルとを有し、
前記第１ないし第３のコイルおよび第１ないし第３のキャパシタ以外のコイルおよびキャパシタを含んでいないことを特徴とするバラン。
更に、交互に積層された誘電体層と導体層とを含む積層体を備え、
前記各コイルおよびキャパシタは、前記導体層を用いて構成されていることを特徴とする請求項１記載のバラン。
前記バランが１つのチップ型電子部品を構成するように、前記不平衡端子、第１の平衡端子および第２の平衡端子は、前記積層体の外周部に配置されていることを特徴とする請求項２記載のバラン。
前記第１ないし第３のコイルは、前記積層体の各層に対して垂直な方向から見たときに互いに重ならない位置に配置されていることを特徴とする請求項２または３記載のバラン。
更に、前記導体層を用いて構成され、前記第１ないし第３のコイルを互いに電磁気的に分離する分離部を備えたことを特徴とする請求項４記載のバラン。
前記導体層として、前記不平衡端子に接続された第１のキャパシタ用導体層と、前記第２の平衡端子に接続された第２のキャパシタ用導体層と、前記第１のキャパシタ用導体層と第２のキャパシタ用導体層の間に配置された第３のキャパシタ用導体層とを備え、
前記第１のキャパシタ用導体層と第３のキャパシタ用導体層によって前記第２のキャパシタが形成され、
前記第２のキャパシタ用導体層と第３のキャパシタ用導体層によって前記第３のキャパシタが形成され、
前記第２のキャパシタ用導体層および第３のキャパシタ用導体層は、第１のキャパシタ用導体層よりも面積が大きいことを特徴とする請求項２ないし５のいずれかに記載のバラン。
前記不平衡端子と第１の平衡端子との間の信号経路および前記不平衡端子と第２の平衡端子との間の信号経路は、いずれも、電磁結合によって信号を伝達する部分を含まないことを特徴とする請求項１ないし６のいずれかに記載のバラン。