[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4119504B2 - Wiring prohibited area setting method - Google Patents

Wiring prohibited area setting method Download PDF

Info

Publication number
JP4119504B2
JP4119504B2 JP21075797A JP21075797A JP4119504B2 JP 4119504 B2 JP4119504 B2 JP 4119504B2 JP 21075797 A JP21075797 A JP 21075797A JP 21075797 A JP21075797 A JP 21075797A JP 4119504 B2 JP4119504 B2 JP 4119504B2
Authority
JP
Japan
Prior art keywords
wiring
area
prohibited area
cell
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21075797A
Other languages
Japanese (ja)
Other versions
JPH1154625A (en
Inventor
健志 春日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21075797A priority Critical patent/JP4119504B2/en
Publication of JPH1154625A publication Critical patent/JPH1154625A/en
Application granted granted Critical
Publication of JP4119504B2 publication Critical patent/JP4119504B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線禁止領域設定方法及び記録媒体に係り、詳しくは、セル間の配線を自動配線にて行う場合において、その配線の禁止領域を設定する方法及びその方法を記録した記録媒体に関する。
【0002】
近年、ASIC等の半導体装置におけるセル間の配線は、自動配線装置(CAD装置)による自動配線にて行われている。この場合、セル内には配線ができない箇所があり、CAD装置に対して予め配線禁止領域として設定する必要がある。一方で、半導体装置は高集積化が要求されることから、自動配線における配線効率を向上することが必要となっている。
【0003】
【従来の技術】
従来、CAD装置における配線禁止領域設定方法は、例えば図10に示すセルC1上に配置された配線の配線データをもとにして、以下のようにして行われる。このセルC1上には、L字状の第1〜第3の配線L1〜L3が配置される。
【0004】
先ず、第1の配線L1の配線データから、原点Oを基準とした最外点P1 〜P3 の座標が得られる。即ち、点P1 の座標(X2 ,Y1 )、点P2 の座標(X2 ,Y2 )、及び、点P3 の座標(X4 ,Y2 )がそれぞれ得られる。
【0005】
次に、第2の配線L2の配線データから、原点Oを基準とした最外点P4 〜P6 の座標が得られる。即ち、点P4 の座標(X5 ,Y3 )、点P5 の座標(X6 ,Y3 )、及び、点P6 の座標(X5 ,Y5 )がそれぞれ得られる。
【0006】
次に、第3の配線L3の配線データから、原点Oを基準とした最外点P7 〜P9 の座標が得られる。即ち、点P7 の座標(X3 ,Y4 )、点P8 の座標(X1 ,Y6 )、及び、点P9 の座標(X3 ,Y6 )がそれぞれ得られる。
【0007】
このようにして得られた第1〜第3の配線L1〜L3の各座標からY軸座標のみに注目し、一方向(この場合、X軸方向)に連続した矩形の領域が配線禁止領域として設定される。
【0008】
即ち、第1の配線L1のY軸座標で最小値から最大値、この場合「Y1 」から「Y2 」までのX軸方向に連続した領域が第1の配線L1に対する配線禁止領域E01として設定される。
【0009】
同様にして、第2の配線L2のY軸座標で最小値から最大値、この場合「Y3 」から「Y5 」までのX軸方向に連続した領域が第2の配線L2に対する配線禁止領域として設定され、又、第3の配線L3のY軸座標で最小値から最大値、この場合「Y4 」から「Y6 」までのX軸方向に連続した領域が第3の配線L3に対する配線禁止領域として設定される。
【0010】
このとき、図11に示すように、両配線L2,L3に対する配線禁止領域は「Y4 」から「Y5 」で重複することから、両配線L2,L3のY軸座標で最小値から最大値、この場合「Y3 」から「Y6 」までのX軸方向に連続した領域が両配線L2,L3に対する配線禁止領域E02として設定される。
【0011】
こうしてセルC1上の第1〜第3の配線L1〜L3に対する配線禁止領域は、2つの配線禁止領域E01,E02として設定され、セルライブラリに記憶される。そして、CAD装置は、このセルライブラリに記憶された配線禁止領域E01,E02に基づいてセルC1上の自動配線を行っている。
【0012】
このようにして配線禁止領域を設定する方法では、各配線に対する配線禁止領域がX軸方向に連続する矩形状となり単純な形状となるため、配線禁止領域のデータ数が少ない。従って、CAD装置において、セルライブラリから配線禁止領域のデータを容易かつ高速に取得できるため、自動配線処理を短時間で行うことができる。
【0013】
【発明が解決しようとする課題】
ところが、上記セルC1に対してY軸方向の一方に隣接するセルC2が同方向の他方に隣接するセルC3に対して配線を行うとき、セルC1にはX軸方向に連続した配線禁止領域E01,E02が設定されることから、X軸方向のみの配線に限定されてしまう。そのため、セルC2,C3間の配線をセルC1と同一配線層で行う場合には、セルC1を大きく迂回した冗長な配線となってしまう。従って、このようにして配線禁止領域を設定する方法では、セル上の配線の自由度が小さいため、CAD装置における自動配線がし難いという問題がある。
【0014】
又、半導体チップが多層配線よりなる場合、一般的には各層毎の配線禁止領域がX軸若しくはY軸方向の交互となるように決められる。上記セルC1が多層配線よりなる半導体チップ上に形成された場合には、そのセルC1が形成された層の上層若しくは下層はY軸方向に配線禁止領域が設定されることから、セルC2,C3間の配線はセルC1の上層若しくは下層を使用しコンタクトホールを介して直線的に形成される。すると、セルC2,C3間の配線を直線的に形成することができるが、コンタクトホールによる配線抵抗が増加するという問題がある。そこで、配線禁止領域が設定されたセルと同一配線層での配線の自由度を向上することが必要となっている。
【0015】
本発明は、上記問題点を解決するためになされたものであって、その目的は、自動配線装置におけるセル上の配線禁止領域のデータが容易かつ高速に取得可能であって、該セル上の配線の自由度を向上し得る配線禁止領域設定方法、及びその設定方法にて設定された配線禁止領域を記憶した記録媒体を提供することにある。
【0016】
【課題を解決するための手段】
請求項1に記載の発明は、セル上にレイアウトされた配線の配線データに基づいて、該配線に対する配線禁止領域を設定する配線禁止領域設定方法であって、配線データから各配線の最外点座標を抽出し、各配線のY軸座標の最小値以上かつ最大値以下の範囲におけるX軸方向に連続する第1の配線禁止領域を設定し、各配線のX軸座標の最小値以上かつ最大値以下の範囲におけるY軸方向に連続する第2の配線禁止領域を設定し、X軸及びY軸方向に連続する第1及び第2の配線禁止領域のAND領域をセルの配線禁止領域として設定するようにした。
【0017】
請求項2に記載の発明は、前記セルの配線禁止領域を設定した後、該配線禁止領域に前記配線が含まれるか否かを判定し、該配線が含まれていないと判定すると、配線が含まれていない配線禁止領域を削除するようにした。
【0018】
請求項3に記載の発明は、マクロセル上にレイアウトされたセルのセル単位で設定された配線禁止領域データに基づいて、マクロセル上の配線禁止領域を設定する配線禁止領域設定方法であって、セル上にレイアウトされた配線の配線データから各配線の最外点座標を抽出し、各配線のY軸座標の最小値以上かつ最大値以下の範囲におけるX軸方向に連続する第1の配線禁止領域を設定し、各配線のX軸座標の最小値以上かつ最大値以下の範囲におけるY軸方向に連続する第2の配線禁止領域を設定し、X軸及びY軸方向に連続する第1及び第2の配線禁止領域のAND領域をセルの配線禁止領域として設定し、セル単位で設定された各セルの配線禁止領域の領域データから各領域の最外点座標を抽出し、各配線禁止領域データのY軸座標の最小値以上かつ最大値以下の範囲におけるX軸方向に連続する第3の配線禁止領域を設定し、各配線禁止領域データのX軸座標の最小値以上かつ最大値以下の範囲におけるY軸方向に連続する第4の配線禁止領域を設定し、X軸及びY軸方向に連続する第3及び第4の配線禁止領域のAND領域をマクロセルの配線禁止領域として設定するようにした。
【0021】
請求項2に記載の発明によれば、配線のない配線禁止領域を削除することから、更にセル上の配線可能な領域を拡大することができるため、セル上の配線の自由度を一層向上することができる。しかも、余分な領域データがなくなるため、自動配線装置による配線禁止領域データの抽出を一層容易かつ高速に行うことができる。
【0022】
請求項3に記載の発明によれば、マクロセルに対する配線禁止領域は簡単な形状で統一され、かつX,Y軸方向に直線上に並ぶこととなる。従って、領域データを少なくできるため、自動配線装置による領域データの抽出を容易かつ高速に行うことが可能である。しかも、配線禁止領域は形状が統一され、かつX,Y軸方向に直線上に並ぶことから配線可能領域が直線状となるので、自動配線装置による自動配線処理を容易に行うことができる。
【0025】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図1〜図9に従って説明する。
図1は、本実施の形態における半導体装置の自動配線装置としてのCAD装置11を示す。CAD装置11は、中央処理装置(以下、CPUという)12、メモリ13、磁気ディスク装置14、ディスプレイとしてのCRT15、キーボード16、及びマウス17を備える。CPU12、メモリ13、磁気ディスク装置14、CRT15、キーボード16、及びマウス17はシステムバス18によって接続されている。
【0026】
メモリ13にはCPU12が実行する自動配置プログラム及び自動配線プログラムとその実行に必要な各種データが予め記憶されるとともに、自動配置プログラム及び自動配線プログラムに基づくCPU12の処理結果等が一時記憶される。
【0027】
キーボード16は、メモリ13に記憶されているプログラムの実行時に必要なデータを入力したり、磁気ディスク装置14やCRT15に処理結果等の出力命令を入力したりするために用いられる。マウス17は、メモリ13に記憶されているプログラムの実行の指示や、磁気ディスク装置14やCRT15に処理結果等の出力の指示に用いられる。
【0028】
磁気ディスク装置14は、回路データ、セルデータ等を記憶したライブラリファイル14aを備える。回路データは、半導体装置を構成する種々の素子のデータ及び素子間を接続する配線ネットのデータを含む。セルデータは、回路データにおける種々の素子に対応する基本セルのデータ及び所定の機能を持つブロックのデータを含む。
【0029】
又、前記ライブラリファイル14aには、各種セル上に配置される配線データとともに、その配線に対して設定された配線禁止領域が記憶されている。この配線禁止領域は、前記CPU12にて、例えば上記した図10に示すセルC1上に配置されたL字状の第1〜第3の配線L1〜L3に対して、以下のようにして設定される。
【0030】
図2及び図3は、CPU12の配線禁止領域の設定処理を示す。
図2に示すステップS11では、原点Oを基準とした各配線の最外点座標が入力される。即ち、図10に示すように、第1の配線L1の配線データから、点P1 の座標(X2 ,Y1 )、点P2 の座標(X2 ,Y2 )、及び、点P3 の座標(X4 ,Y2 )がそれぞれ得られる。又、第2の配線L2の配線データから、点P4 の座標(X5 ,Y3 )、点P5 の座標(X6 ,Y3 )、及び、点P6 の座標(X5 ,Y5 )がそれぞれ得られる。又、第3の配線L3の配線データから、点P7 の座標(X3 ,Y4 )、点P8 の座標(X1 ,Y6 )、及び、点P9 の座標(X3 ,Y6 )がそれぞれ得られる。
【0031】
ステップS12では、各配線に対するX軸方向に連続した矩形の配線禁止領域を求める。即ち、第1の配線L1のY軸座標で最小値から最大値、この場合「Y1 」から「Y2 」までのX軸方向に連続した領域が該配線L1に対する配線禁止領域として求められる。第2の配線L2のY軸座標で最小値から最大値、この場合「Y3 」から「Y5 」までのX軸方向に連続した領域が該配線L2に対する配線禁止領域として求められる。第3の配線L3のY軸座標で最小値から最大値、この場合「Y4 」から「Y6 」までのX軸方向に連続した領域が該配線L3に対する配線禁止領域として求められる。
【0032】
ステップS13では、各配線に対する各配線禁止領域のうち重複する領域があるか否かを判定する。重複する領域がなければ、CPU12はステップS14に進み、各配線に対するX軸方向の配線禁止領域を確定して設定する。一方、重複する領域があれば、CPU12はステップS15に進み、重複する互いの領域のOR領域を求めて新たな領域として置き換える。その後、CPU12はステップS14に進み、各配線に対するX軸方向の配線禁止領域として設定する。
【0033】
即ち、第2,第3の配線L2,L3の配線禁止領域は「Y4 」から「Y5 」で重複することから、CPU12はステップS15において重複する互いの領域のOR領域、この場合「Y3 」から「Y6 」が該配線L2,L3の配線禁止領域として置き換える。そして、CPU12はステップS14に進み、図4に示すように「Y1 」から「Y2 」と「Y3 」から「Y6 」までの領域が各配線L1〜L3に対するX軸方向の配線禁止領域E01,E02としてそれぞれ設定する。
【0034】
図3に示すステップS16では、各配線に対するY軸方向に連続した矩形の配線禁止領域を求める。即ち、第1の配線L1のX軸座標で最小値から最大値、この場合「X2 」から「X4 」までのY軸方向に連続した領域が該配線L1に対する配線禁止領域として求められる。第2の配線L2のX軸座標で最小値から最大値、この場合「X5 」から「X6 」までのY軸方向に連続した領域が該配線L2に対する配線禁止領域として求められる。第3の配線L3のX軸座標で最小値から最大値、この場合「X1 」から「X3 」までのY軸方向に連続した領域が該配線L3に対する配線禁止領域として求められる。
【0035】
ステップS17では、各配線に対する各配線禁止領域のうち重複する領域があるか否かを判定する。重複する領域がなければ、CPU12はステップS18に進み、各配線に対するY軸方向の配線禁止領域を確定して設定する。一方、重複する領域があれば、CPU12はステップS19に進み、重複する互いの領域のOR領域を求めて新たな領域として置き換える。その後、CPU12はステップS18に進み、各配線に対するY軸方向の配線禁止領域として設定する。
【0036】
即ち、第1,第3の配線L1,L3の配線禁止領域は「X2 」から「X3 」で重複することから、CPU12はステップS19において重複する互いの領域のOR領域、この場合「X1 」から「X4 」が該配線L1,L3の配線禁止領域として置き換える。そして、CPU12はステップS18に進み、図4に示すように「X1 」から「X4 」と「X5 」から「X6 」までの領域が各配線L1〜L3に対するY軸方向の配線禁止領域E10,E20としてそれぞれ設定する。
【0037】
次にステップS20では、各配線に対するX軸方向及びY軸方向の各配線禁止領域のAND領域を求めて新たな矩形の配線禁止領域として置き換える。即ち、X軸方向の配線禁止領域E10,E20及びY軸方向の配線禁止領域E01,E02を用いてAND領域が求められ、そのAND領域が前記各配線L1〜L3に対する矩形の配線禁止領域E11,E12,E21,E22となる。
【0038】
ステップS21では、前記ステップS20で求めた各配線禁止領域にそれぞれ配線が含まれているか否かを判定する。配線が含まれていれば、CPU12はステップS22に進み、前記ステップS20で求めた配線禁止領域を確定し、ライブラリファイル14aに記憶して、処理を終了する。一方、配線が含まれていなければ、CPU12はステップS23に進み、前記ステップS20で求めた配線禁止領域のうち配線が含まれていない領域を削除する。その後、CPU12はステップS22に進み、配線禁止領域を確定し、ライブラリファイル14aに記憶して、処理を終了する。
【0039】
即ち、配線禁止領域E21には配線が含まれていないため、CPU12はステップS23において、図5に示すように配線禁止領域E21を削除する。そして、CPU12はステップS22に進み、各配線L1〜L3に対する配線禁止領域E11,E12,E22をライブラリファイル14aに記憶する。
【0040】
このように設定された配線禁止領域は簡単な形状であるため、そのデータ数は少ない。又、配線禁止領域は一方向に連続した形状でないため、双方向(X軸及びY軸方向)に配線が可能となり、セル上の配線可能な領域は拡大される。即ち、図5において、セルC1を挟むようにY軸方向にそれぞれ配置されたセルC2,C3間の配線は直線的に設けることも可能であるため、セルC1上の配線可能な領域は拡大されることとなる。
【0041】
そして、CPU12は前記ライブラリファイル14aに記憶された各種データに基づいて、自動配置プログラムによるセルのレイアウト、及び自動配線プログラムによるセル間の配線を以下のようにして行う。
【0042】
図6は、CPU12が実行する自動配置処理及び自動配線処理を示す。
ステップS31では、ライブラリファイル14aに記憶されたセルデータを抽出する。このセルデータ中には、上記の方法にて求めた配線に対する配線禁止領域データが含まれている。この場合、配線禁止領域は簡単な形状に設定されていることからそのデータ数は少なく、CPU12による配線禁止領域データの抽出は容易かつ高速に行われる。
【0043】
ステップS32では、回路データに基づく自動配置プログラムの処理動作に従って、前記ステップS31にて抽出した各種セルを最適にレイアウトする。
ステップS33では、配線ネットのデータに基づく自動配線プログラムの処理動作に従って、前記ステップS32にてレイアウトされた各種セル間の配線を行う。この場合、配線禁止領域は一方向に連続した形状でないため、セル上の配線可能な領域は拡大され、セル上の配線の自由度は高い。そのため、CAD装置11による自動配線処理はし易い。そして、このようにして半導体装置の自動配線が行われる。
【0044】
又、図7に示すマクロセルに対しても、図2及び図3に示した配線禁止領域の設定方法が応用できる。
図7に示すように、複数のセルC11〜C14が配置されたマクロセルC0において、各セルC11〜C14には上記方法に基づいて配線に対する配線禁止領域Eが設定されている。そして、各セルC11〜C14の配線禁止領域Eの最外点座標が抽出される。
【0045】
図8に示すように、前記最外点座標に基づいて、X軸方向に連続する配線禁止領域EX 、及びY軸方向に連続する配線禁止領域EY が設定される。
そして、図9に示すように、X軸及びY軸方向に連続する配線禁止領域EX ,EY のAND領域がマクロセルC0の配線禁止領域EXYとして設定される。
【0046】
このようにすれば、マクロセルC0の配線禁止領域EXYは、簡単な形状に統一され、かつX,Y軸方向に直線上に並ぶため、そのデータ数を少なくできる。そして、この配線禁止領域EXYを前記ライブラリファイル14aに記憶し、同様にCAD装置11にてマクロセルC0の自動配線処理を行うとき、そのデータ数が少ないことから、CPU12による配線禁止領域データの抽出は容易かつ高速に行われる。又、配線禁止領域EXYは形状が統一され、かつX,Y軸方向に直線上に並ぶことから配線可能領域が直線状となるので、CAD装置11による自動配線処理がし易い。
【0047】
次に、本実施の形態の特徴を以下に示す。
(1)上記方法で設定された配線禁止領域E11,E12,E21,E22は、一方向に連続しない比較的簡単な形状である。従って、ライブラリファイル14aに記憶される領域データを少なくでき、CPU12による配線禁止領域データの抽出を容易かつ高速に行うことができる。又、配線禁止領域E11,E12,E21,E22が一方向に連続しない形状であるため、双方向(X軸及びY軸方向)に配線が可能となり、セル上の配線可能な領域は従来と比較して拡大される。つまり、セル上の配線の自由度を向上することができる。その結果、CAD装置11による自動配線処理を容易に行うことができる。
【0048】
(2)しかも、配線のない配線禁止領域E21は削除される。従って、更にセル上の配線可能な領域を拡大することができるため、セル上の配線の自由度を一層向上することができる。又、余分な領域データがなくなるため、CPU12による配線禁止領域データの抽出を一層容易かつ高速に行うことができる。
【0049】
(3)又、マクロセルC0に対しても、同様に配線禁止領域EXYが設定でき、その領域EXYを簡単な形状に統一し、かつX,Y軸方向に直線上に並べることが可能である。従って、CAD装置11にてマクロセルC0の自動配線処理を行うと、その領域データ数が少ないため、CPU12による配線禁止領域データの抽出は容易かつ高速に行うことができる。又、配線禁止領域EXYは形状が統一され、かつX,Y軸方向に直線上に並ぶことから配線可能領域が直線状となるので、CAD装置11による自動配線処理を容易に行うことができる。
【0050】
尚、本発明は前記実施形態の他、以下の態様で実施するようにしてもよい。
○上記実施の形態では、配線のない配線禁止領域E21を削除するようにしたが、削除しなくてもよい。即ち、図3に示すステップS21〜ステップS23を省略してもよい。このようにすれば、その領域E21分のデータが増加するが、CPU12の配線禁止領域の設定処理(ステップ)が短くなるため、その設定時間の短縮に寄与する。
【0051】
○上記実施の形態では、配線禁止領域の設定を自動配線装置11に搭載されたCPU12にて行い、その後、磁気ディスク装置14におけるライブラリファイル14aに記憶したが、別のCPUで配線禁止領域の設定を行ってライブラリファイル14aに記憶してもよい。
【0052】
○上記実施の形態では、上記方法で設定した配線禁止領域を磁気ディスク装置14のライブラリファイル14aに記憶したが、他の記録媒体に記録するようにしてもよい。
【0053】
【発明の効果】
以上詳述したように、本発明によれば、自動配線装置におけるセル上の配線禁止領域のデータが容易かつ高速に取得可能であって、該セル上の配線の自由度を向上し得る配線禁止領域設定方法、及びその設定方法にて設定された配線禁止領域を記憶した記録媒体を提供することができる。
【図面の簡単な説明】
【図1】 本実施の形態のCAD装置の概略構成図である。
【図2】 配線禁止領域の設定処理を示すフローチャートである。
【図3】 配線禁止領域の設定処理を示すフローチャートである。
【図4】 配線禁止領域を示す説明図である。
【図5】 配線禁止領域を示す説明図である。
【図6】 自動配置処理及び自動配線処理を示すフローチャートである。
【図7】 マクロセル上の配線禁止領域を示す説明図である。
【図8】 マクロセル上の配線禁止領域を示す説明図である。
【図9】 マクロセル上の配線禁止領域を示す説明図である。
【図10】 セル上に配置された配線を示す説明図である。
【図11】 配線禁止領域を示す説明図である。
【符号の説明】
C1 セル
C0 マクロセル
L1〜L4 配線
P1 〜P9 最外点
E01,E02 第1の配線禁止領域としてのX軸方向の配線禁止領域
E10,E20 第2の配線禁止領域としてのY軸方向の配線禁止領域
E11,E12,E21,E22 セルの配線禁止領域
EX 第3の配線禁止領域としてのX軸方向の配線禁止領域
EY 第4の配線禁止領域としてのY軸方向の配線禁止領域
EXY マクロセルの配線禁止領域
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring prohibited area setting method and a recording medium, and more particularly to a method for setting a prohibited area for wiring in a case where wiring between cells is performed by automatic wiring and a recording medium recording the method.
[0002]
In recent years, wiring between cells in a semiconductor device such as an ASIC has been performed by automatic wiring by an automatic wiring device (CAD device). In this case, there is a portion in the cell where wiring cannot be performed, and it is necessary to set as a wiring prohibited area in advance for the CAD device. On the other hand, since semiconductor devices are required to be highly integrated, it is necessary to improve wiring efficiency in automatic wiring.
[0003]
[Prior art]
Conventionally, a method of setting a prohibited wiring area in a CAD apparatus is performed as follows based on wiring data of a wiring arranged on the cell C1 shown in FIG. 10, for example. On the cell C1, L-shaped first to third wirings L1 to L3 are arranged.
[0004]
First, the coordinates of the outermost points P1 to P3 with respect to the origin O are obtained from the wiring data of the first wiring L1. That is, the coordinates (X2, Y1) of the point P1, the coordinates (X2, Y2) of the point P2, and the coordinates (X4, Y2) of the point P3 are obtained.
[0005]
Next, the coordinates of the outermost points P4 to P6 with respect to the origin O are obtained from the wiring data of the second wiring L2. That is, the coordinates (X5, Y3) of the point P4, the coordinates (X6, Y3) of the point P5, and the coordinates (X5, Y5) of the point P6 are obtained.
[0006]
Next, the coordinates of the outermost points P7 to P9 with respect to the origin O are obtained from the wiring data of the third wiring L3. That is, the coordinates (X3, Y4) of the point P7, the coordinates (X1, Y6) of the point P8, and the coordinates (X3, Y6) of the point P9 are obtained.
[0007]
Paying attention to only the Y-axis coordinates from the coordinates of the first to third wirings L1 to L3 obtained in this way, a rectangular area continuous in one direction (in this case, the X-axis direction) is used as a wiring prohibited area. Is set.
[0008]
That is, an area continuous in the X-axis direction from the minimum value to the maximum value in the Y-axis coordinates of the first wiring L1, in this case “Y1” to “Y2”, is set as the wiring prohibition area E01 for the first wiring L1. The
[0009]
Similarly, an area continuous in the X-axis direction from the minimum value to the maximum value in the Y-axis coordinates of the second wiring L2, in this case “Y3” to “Y5”, is set as a wiring prohibited area for the second wiring L2. In addition, a region continuous in the X-axis direction from the minimum value to the maximum value in the Y-axis coordinates of the third wiring L3, in this case “Y4” to “Y6”, is set as a wiring prohibition region for the third wiring L3. Is done.
[0010]
At this time, as shown in FIG. 11, since the wiring prohibition areas for both wirings L2 and L3 overlap from "Y4" to "Y5", the Y axis coordinates of both wirings L2 and L3 In this case, a continuous area in the X-axis direction from “Y3” to “Y6” is set as the wiring prohibited area E02 for both wirings L2 and L3.
[0011]
Thus, the wiring prohibited areas for the first to third wirings L1 to L3 on the cell C1 are set as two wiring prohibited areas E01 and E02 and stored in the cell library. The CAD device performs automatic wiring on the cell C1 based on the wiring prohibition areas E01 and E02 stored in the cell library.
[0012]
In the method of setting the wiring prohibition area in this way, the wiring prohibition area for each wiring is a rectangular shape that is continuous in the X-axis direction and has a simple shape, and therefore the number of data in the wiring prohibition area is small. Therefore, in the CAD apparatus, the data of the prohibited wiring area can be easily and quickly acquired from the cell library, so that the automatic wiring process can be performed in a short time.
[0013]
[Problems to be solved by the invention]
However, when the cell C2 adjacent to one side in the Y-axis direction with respect to the cell C1 performs wiring with respect to the cell C3 adjacent to the other side in the same direction, the cell C1 has a wiring prohibited area E01 continuous in the X-axis direction. , E02 are set, it is limited to wiring only in the X-axis direction. Therefore, when wiring between the cells C2 and C3 is performed in the same wiring layer as that of the cell C1, redundant wiring that largely bypasses the cell C1 is obtained. Therefore, in the method of setting the wiring prohibition area in this way, there is a problem that it is difficult to perform automatic wiring in the CAD apparatus because the degree of freedom of wiring on the cell is small.
[0014]
In addition, when the semiconductor chip is composed of multilayer wiring, generally, the wiring prohibition area for each layer is determined so as to alternate in the X-axis or Y-axis direction. When the cell C1 is formed on a semiconductor chip made of multilayer wiring, the upper or lower layer of the layer in which the cell C1 is formed has a wiring prohibited area in the Y-axis direction, so that the cells C2, C3 The wiring between them is formed linearly through contact holes using the upper layer or lower layer of the cell C1. Then, although the wiring between the cells C2 and C3 can be formed linearly, there is a problem that the wiring resistance due to the contact hole increases. Therefore, it is necessary to improve the degree of freedom of wiring in the same wiring layer as the cell in which the wiring prohibited area is set.
[0015]
The present invention has been made to solve the above-described problems, and the object thereof is to easily and quickly acquire data of a wiring prohibited area on a cell in an automatic wiring apparatus, and An object of the present invention is to provide a wiring prohibited area setting method capable of improving the degree of freedom of wiring, and a recording medium storing a wiring prohibited area set by the setting method.
[0016]
[Means for Solving the Problems]
The invention according to claim 1 is a wiring prohibition area setting method for setting a wiring prohibition area for a wiring based on wiring data of the wiring laid out on the cell, wherein the outermost point of each wiring is determined from the wiring data. Coordinates are extracted, a first wiring prohibited area that is continuous in the X-axis direction in a range not less than the minimum value and not more than the maximum value of the Y-axis coordinates of each wire is set, and the minimum and maximum values of the X-axis coordinates of each wire A second wiring prohibited area continuous in the Y-axis direction in the range below the value is set, and an AND area of the first and second wiring prohibited areas continuous in the X-axis and Y-axis directions is set as a cell wiring prohibited area. I tried to do it.
[0017]
In the invention according to claim 2, after setting the wiring prohibited area of the cell, it is determined whether or not the wiring is included in the wiring prohibited area, and if it is determined that the wiring is not included, the wiring is The prohibited wiring area that was not included was deleted.
[0018]
The invention according to claim 3 is a wiring prohibited area setting method for setting a wiring prohibited area on a macro cell based on wiring prohibited area data set for each cell of a cell laid out on the macro cell, First outermost point coordinates of each wiring are extracted from the wiring data of the wiring laid out above, and the first wiring prohibition area continuous in the X-axis direction in the range not less than the minimum value and not more than the maximum value of the Y-axis coordinates of each wiring Is set, a second wiring prohibition region continuous in the Y-axis direction in a range not less than the minimum value and not more than the maximum value of the X-axis coordinates of each wire is set, and the first and second continuous regions in the X-axis and Y-axis directions are set The AND area of the wiring prohibition area of 2 is set as a cell wiring prohibition area, the outermost point coordinates of each area are extracted from the area data of the wiring prohibition area of each cell set in cell units, and each wiring prohibition area data Of Y-axis coordinates A third prohibited wiring area that is continuous in the X-axis direction in the range from the small value to the maximum value is set, and the Y-axis direction in the range from the minimum value to the maximum value of the X-axis coordinate of each wiring prohibited area data is set. A continuous fourth wiring prohibited area is set, and an AND area of the third and fourth wiring prohibited areas continuous in the X axis and Y axis directions is set as a macro cell wiring prohibited area.
[0021]
According to the second aspect of the present invention, since the wiring prohibition area without wiring is deleted, the area where wiring is possible on the cell can be further expanded, so that the degree of freedom of wiring on the cell is further improved. be able to. In addition, since there is no extra area data, it is possible to more easily and quickly extract the wiring prohibited area data by the automatic wiring apparatus.
[0022]
According to the third aspect of the present invention, the wiring prohibited areas for the macro cells are unified in a simple shape and are arranged in a straight line in the X and Y axis directions. Accordingly, since the area data can be reduced, the area data can be easily and quickly extracted by the automatic wiring apparatus. In addition, since the wiring prohibited area has a uniform shape and is arranged in a straight line in the X and Y axis directions, the routable area becomes linear, so that automatic wiring processing by the automatic wiring device can be easily performed.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
FIG. 1 shows a CAD device 11 as an automatic wiring device of a semiconductor device in the present embodiment. The CAD device 11 includes a central processing unit (hereinafter referred to as CPU) 12, a memory 13, a magnetic disk device 14, a CRT 15 as a display, a keyboard 16, and a mouse 17. The CPU 12, the memory 13, the magnetic disk device 14, the CRT 15, the keyboard 16, and the mouse 17 are connected by a system bus 18.
[0026]
The memory 13 stores in advance an automatic placement program and automatic wiring program executed by the CPU 12 and various data necessary for the execution, and temporarily stores processing results of the CPU 12 based on the automatic placement program and automatic wiring program.
[0027]
The keyboard 16 is used to input data necessary for executing a program stored in the memory 13 and to input an output command such as a processing result to the magnetic disk device 14 or the CRT 15. The mouse 17 is used for an instruction to execute a program stored in the memory 13 and an instruction to output a processing result or the like to the magnetic disk device 14 or the CRT 15.
[0028]
The magnetic disk device 14 includes a library file 14a that stores circuit data, cell data, and the like. The circuit data includes data of various elements constituting the semiconductor device and data of wiring nets connecting the elements. The cell data includes basic cell data corresponding to various elements in the circuit data and block data having a predetermined function.
[0029]
The library file 14a stores wiring prohibition areas set for the wirings together with wiring data arranged on various cells. This wiring prohibition area is set by the CPU 12 as follows, for example, for the L-shaped first to third wirings L1 to L3 arranged on the cell C1 shown in FIG. The
[0030]
2 and 3 show the setting process of the wiring prohibition area of the CPU 12.
In step S11 shown in FIG. 2, the outermost point coordinates of each wiring based on the origin O are input. That is, as shown in FIG. 10, from the wiring data of the first wiring L1, the coordinates of the point P1 (X2, Y1), the coordinates of the point P2 (X2, Y2), and the coordinates of the point P3 (X4, Y2). Are obtained respectively. Further, the coordinates (X5, Y3) of the point P4, the coordinates (X6, Y3) of the point P5, and the coordinates (X5, Y5) of the point P6 are obtained from the wiring data of the second wiring L2. Further, the coordinates (X3, Y4) of the point P7, the coordinates (X1, Y6) of the point P8, and the coordinates (X3, Y6) of the point P9 are obtained from the wiring data of the third wiring L3.
[0031]
In step S12, a rectangular wiring prohibited area continuous in the X-axis direction for each wiring is obtained. That is, an area continuous in the X-axis direction from the minimum value to the maximum value in the Y-axis coordinates of the first wiring L1, in this case “Y1” to “Y2”, is obtained as a wiring prohibited area for the wiring L1. A region continuous in the X-axis direction from the minimum value to the maximum value, in this case “Y3” to “Y5”, in the Y-axis coordinates of the second wiring L2 is obtained as a wiring-prohibited region for the wiring L2. A region continuous in the X-axis direction from the minimum value to the maximum value in the Y-axis coordinates of the third wiring L3, in this case from “Y4” to “Y6”, is obtained as a wiring inhibition region for the wiring L3.
[0032]
In step S13, it is determined whether there is an overlapping area among the wiring prohibited areas for each wiring. If there is no overlapping area, the CPU 12 proceeds to step S14 to determine and set a wiring prohibited area in the X-axis direction for each wiring. On the other hand, if there is an overlapping area, the CPU 12 proceeds to step S15 to obtain an OR area of the overlapping areas and replace it with a new area. Thereafter, the CPU 12 proceeds to step S14 and sets it as a wiring prohibited area in the X-axis direction for each wiring.
[0033]
That is, since the wiring prohibited areas of the second and third wirings L2 and L3 overlap from “Y4” to “Y5”, the CPU 12 starts from the OR area of the overlapping areas in this step S15, in this case “Y3”. "Y6" replaces the wiring prohibited area of the wirings L2 and L3. Then, the CPU 12 proceeds to step S14, and as shown in FIG. 4, the areas from "Y1" to "Y2" and "Y3" to "Y6" are the wiring prohibited areas E01, E02 in the X-axis direction for the wirings L1 to L3. Respectively.
[0034]
In step S16 shown in FIG. 3, a rectangular wiring prohibition region continuous in the Y-axis direction for each wiring is obtained. That is, an area continuous in the Y-axis direction from the minimum value to the maximum value in the X-axis coordinates of the first wiring L1, in this case from “X2” to “X4”, is obtained as a wiring prohibited area for the wiring L1. A region continuous in the Y-axis direction from the minimum value to the maximum value in the X-axis coordinates of the second wiring L2, in this case from “X5” to “X6”, is obtained as a wiring prohibited region for the wiring L2. An area continuous in the Y-axis direction from the minimum value to the maximum value in the X-axis coordinates of the third wiring L3, in this case from “X1” to “X3”, is obtained as a wiring prohibited area for the wiring L3.
[0035]
In step S17, it is determined whether there is an overlapping area among the wiring prohibited areas for each wiring. If there is no overlapping area, the CPU 12 proceeds to step S18 to determine and set a wiring prohibited area in the Y-axis direction for each wiring. On the other hand, if there is an overlapping area, the CPU 12 proceeds to step S19 to obtain an OR area of the overlapping areas and replace it with a new area. Thereafter, the CPU 12 proceeds to step S18 to set as a wiring prohibited area in the Y-axis direction for each wiring.
[0036]
That is, since the wiring prohibition areas of the first and third wirings L1 and L3 overlap from "X2" to "X3", the CPU 12 starts from the OR area of the overlapping areas in this step S19, in this case from "X1". "X4" replaces the wiring prohibited area of the wirings L1 and L3. Then, the CPU 12 proceeds to step S18, and, as shown in FIG. 4, the areas from "X1" to "X4" and "X5" to "X6" are the wiring prohibited areas E10, E20 in the Y-axis direction for the wirings L1 to L3. Respectively.
[0037]
In step S20, an AND area of each wiring prohibited area in the X-axis direction and Y-axis direction for each wiring is obtained and replaced with a new rectangular wiring prohibited area. That is, an AND area is obtained using the X-direction wiring prohibited areas E10 and E20 and the Y-axis wiring prohibited areas E01 and E02, and the AND area is a rectangular wiring prohibited area E11, E12, E21, E22.
[0038]
In step S21, it is determined whether or not each wiring prohibited area obtained in step S20 includes a wiring. If the wiring is included, the CPU 12 proceeds to step S22, determines the wiring prohibited area obtained in step S20, stores it in the library file 14a, and ends the process. On the other hand, if the wiring is not included, the CPU 12 proceeds to step S23 and deletes the area that does not include the wiring among the wiring prohibited areas obtained in step S20. Thereafter, the CPU 12 proceeds to step S22, determines the wiring prohibited area, stores it in the library file 14a, and ends the process.
[0039]
That is, since the wiring prohibited area E21 does not include wiring, the CPU 12 deletes the wiring prohibited area E21 in step S23 as shown in FIG. Then, the CPU 12 proceeds to step S22 and stores the wiring prohibited areas E11, E12, E22 for the wirings L1 to L3 in the library file 14a.
[0040]
Since the wiring prohibited area set in this way has a simple shape, the number of data is small. Further, since the wiring prohibited area is not continuous in one direction, wiring is possible in both directions (X-axis and Y-axis directions), and the wiring-enabled area on the cell is enlarged. That is, in FIG. 5, since the wiring between the cells C2 and C3 arranged in the Y-axis direction so as to sandwich the cell C1 can be provided linearly, the routable area on the cell C1 is enlarged. The Rukoto.
[0041]
The CPU 12 performs cell layout by the automatic placement program and wiring between cells by the automatic wiring program based on various data stored in the library file 14a as follows.
[0042]
FIG. 6 shows automatic placement processing and automatic wiring processing executed by the CPU 12.
In step S31, cell data stored in the library file 14a is extracted. This cell data includes the wiring prohibited area data for the wiring obtained by the above method. In this case, since the wiring prohibited area is set in a simple shape, the number of data is small, and extraction of the wiring prohibited area data by the CPU 12 is performed easily and at high speed.
[0043]
In step S32, various cells extracted in step S31 are optimally laid out according to the processing operation of the automatic placement program based on the circuit data.
In step S33, wiring between the various cells laid out in step S32 is performed according to the processing operation of the automatic wiring program based on the data of the wiring net. In this case, since the wiring prohibition area is not continuous in one direction, the area where wiring is possible on the cell is enlarged, and the degree of freedom of wiring on the cell is high. Therefore, automatic wiring processing by the CAD device 11 is easy. Thus, automatic wiring of the semiconductor device is performed.
[0044]
Also, the method for setting the wiring prohibited area shown in FIGS. 2 and 3 can be applied to the macro cell shown in FIG.
As shown in FIG. 7, in a macro cell C0 in which a plurality of cells C11 to C14 are arranged, a wiring prohibited area E for wiring is set in each of the cells C11 to C14 based on the above method. And the outermost point coordinate of the wiring prohibition area | region E of each cell C11-C14 is extracted.
[0045]
As shown in FIG. 8, a wiring prohibited area EX continuous in the X-axis direction and a wiring prohibited area EY continuous in the Y-axis direction are set based on the outermost point coordinates.
Then, as shown in FIG. 9, the AND area of the wiring prohibition areas EX and EY that are continuous in the X-axis and Y-axis directions is set as the wiring prohibition area EXY of the macro cell C0.
[0046]
In this way, the wiring prohibition area EXY of the macro cell C0 is unified in a simple shape and arranged on a straight line in the X and Y axis directions, so that the number of data can be reduced. Then, when the wiring prohibition area EXY is stored in the library file 14a and the automatic wiring process of the macro cell C0 is similarly performed in the CAD device 11, the number of data is small. Easy and fast. In addition, since the wiring prohibition area EXY has a uniform shape and is arranged in a straight line in the X and Y axis directions, the wiring possible area becomes a straight line, so that automatic wiring processing by the CAD device 11 is easy.
[0047]
Next, features of the present embodiment will be described below.
(1) The wiring prohibited areas E11, E12, E21, and E22 set by the above method have a relatively simple shape that is not continuous in one direction. Accordingly, the area data stored in the library file 14a can be reduced, and the wiring prohibited area data can be easily and quickly extracted by the CPU 12. In addition, because the wiring prohibited areas E11, E12, E21, and E22 are not continuous in one direction, wiring is possible in both directions (X-axis and Y-axis directions). And enlarged. That is, the degree of freedom of wiring on the cell can be improved. As a result, automatic wiring processing by the CAD device 11 can be easily performed.
[0048]
(2) Moreover, the wiring prohibited area E21 without wiring is deleted. Therefore, since the area where wiring is possible on the cell can be further expanded, the degree of freedom of wiring on the cell can be further improved. Further, since there is no extra area data, the CPU 12 can more easily and quickly extract the wiring prohibited area data.
[0049]
(3) In addition, the wiring prohibition area EXY can be similarly set for the macro cell C0, and the area EXY can be unified in a simple shape and arranged in a straight line in the X and Y axis directions. Therefore, when the automatic wiring process of the macro cell C0 is performed by the CAD device 11, the number of area data is small, and therefore the extraction of the wiring prohibited area data by the CPU 12 can be performed easily and at high speed. In addition, since the wiring prohibition area EXY has a uniform shape and is arranged in a straight line in the X and Y axis directions, the wiring possible area becomes a straight line, so that automatic wiring processing by the CAD device 11 can be easily performed.
[0050]
In addition, you may make it implement this invention in the following aspects other than the said embodiment.
In the above embodiment, the wiring prohibited area E21 without wiring is deleted, but it is not necessary to delete it. That is, step S21 to step S23 shown in FIG. 3 may be omitted. In this way, the data for the area E21 increases, but the setting process (step) of the wiring prohibited area of the CPU 12 is shortened, which contributes to shortening the setting time.
[0051]
In the above embodiment, the wiring prohibited area is set by the CPU 12 mounted on the automatic wiring device 11 and then stored in the library file 14a in the magnetic disk device 14, but the wiring prohibited area is set by another CPU. May be stored in the library file 14a.
[0052]
In the above embodiment, the wiring prohibited area set by the above method is stored in the library file 14a of the magnetic disk device 14, but may be recorded on another recording medium.
[0053]
【The invention's effect】
As described above in detail, according to the present invention, the wiring prohibition area data on the cell in the automatic wiring apparatus can be acquired easily and at high speed, and the wiring prohibition capable of improving the degree of freedom of wiring on the cell. It is possible to provide an area setting method and a recording medium storing a wiring prohibition area set by the setting method.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of a CAD apparatus according to an embodiment.
FIG. 2 is a flowchart showing a setting process of a wiring prohibited area.
FIG. 3 is a flowchart showing a setting process of a wiring prohibited area.
FIG. 4 is an explanatory diagram showing a wiring prohibited area;
FIG. 5 is an explanatory diagram showing a wiring prohibited area;
FIG. 6 is a flowchart showing automatic placement processing and automatic wiring processing.
FIG. 7 is an explanatory diagram showing a wiring prohibited area on a macro cell;
FIG. 8 is an explanatory diagram showing a wiring prohibited area on a macro cell;
FIG. 9 is an explanatory diagram showing a wiring prohibited area on a macro cell;
FIG. 10 is an explanatory diagram showing wiring arranged on a cell.
FIG. 11 is an explanatory diagram showing a wiring prohibited area;
[Explanation of symbols]
C1 cell C0 macrocells L1 to L4 wirings P1 to P9 outermost points E01 and E02 X-axis wiring prohibition areas E10 and E20 as first wiring prohibition areas Y-axis wiring prohibition areas as second wiring prohibition areas E11, E12, E21, E22 Cell wiring prohibited area EX X-axis wiring prohibited area as third wiring prohibited area EY Y-axis wiring prohibited area EXY as macro wiring prohibited area EXY Macro cell wiring prohibited area

Claims (3)

セル上にレイアウトされた配線の配線データに基づいて、該配線に対する配線禁止領域を設定する配線禁止領域設定方法であって、
配線データから各配線の最外点座標を抽出し、
各配線のY軸座標の最小値以上かつ最大値以下の範囲におけるX軸方向に連続する第1の配線禁止領域を設定し、
各配線のX軸座標の最小値以上かつ最大値以下の範囲におけるY軸方向に連続する第2の配線禁止領域を設定し、
X軸及びY軸方向に連続する第1及び第2の配線禁止領域のAND領域をセルの配線禁止領域として設定するようにしたことを特徴とする配線禁止領域設定方法。
A wiring prohibited area setting method for setting a wiring prohibited area for a wiring based on wiring data of a wiring laid out on a cell,
Extract the outermost point coordinates of each wiring from the wiring data,
Set a first wiring prohibited area continuous in the X-axis direction in a range not less than the minimum value and not more than the maximum value of the Y-axis coordinates of each wiring,
Set a second wiring prohibition area continuous in the Y-axis direction in the range not less than the minimum value and not more than the maximum value of the X-axis coordinates of each wire,
A wiring prohibited area setting method, wherein an AND area of first and second wiring prohibited areas continuous in the X-axis and Y-axis directions is set as a cell wiring prohibited area.
前記セルの配線禁止領域を設定した後、該配線禁止領域に前記配線が含まれるか否かを判定し、該配線が含まれていないと判定すると、配線が含まれていない配線禁止領域を削除するようにしたことを特徴とする請求項1に記載の配線禁止領域設定方法。  After setting the wiring prohibited area of the cell, it is determined whether or not the wiring is included in the wiring prohibited area. If it is determined that the wiring is not included, the wiring prohibited area that does not include the wiring is deleted. The wiring prohibited area setting method according to claim 1, wherein the wiring prohibited area is set. マクロセル上にレイアウトされたセルのセル単位で設定された配線禁止領域データに基づいて、マクロセル上の配線禁止領域を設定する配線禁止領域設定方法であって、
セル上にレイアウトされた配線の配線データから各配線の最外点座標を抽出し、
各配線のY軸座標の最小値以上かつ最大値以下の範囲におけるX軸方向に連続する第1の配線禁止領域を設定し、
各配線のX軸座標の最小値以上かつ最大値以下の範囲におけるY軸方向に連続する第2の配線禁止領域を設定し、
X軸及びY軸方向に連続する第1及び第2の配線禁止領域のAND領域をセルの配線禁止領域として設定し、
セル単位で設定された各セルの配線禁止領域の領域データから各領域の最外点座標を抽出し、
各配線禁止領域データのY軸座標の最小値以上かつ最大値以下の範囲におけるX軸方向に連続する第3の配線禁止領域を設定し、
各配線禁止領域データのX軸座標の最小値以上かつ最大値以下の範囲におけるY軸方向に連続する第4の配線禁止領域を設定し、
X軸及びY軸方向に連続する第3及び第4の配線禁止領域のAND領域をマクロセルの配線禁止領域として設定するようにしたことを特徴とする配線禁止領域設定方法。
A wiring prohibited area setting method for setting a wiring prohibited area on a macro cell based on wiring prohibited area data set for each cell of a cell laid out on a macro cell,
Extract the outermost point coordinates of each wiring from the wiring data of the wiring laid out on the cell,
Set a first wiring prohibited area continuous in the X-axis direction in a range not less than the minimum value and not more than the maximum value of the Y-axis coordinates of each wiring,
Set a second wiring prohibition area continuous in the Y-axis direction in the range not less than the minimum value and not more than the maximum value of the X-axis coordinates of each wire,
Set the AND area of the first and second wiring prohibited areas continuous in the X-axis and Y-axis directions as a cell wiring prohibited area,
Extract the outermost point coordinates of each area from the area data of the prohibited wiring area of each cell set in cell units,
Setting a third wiring prohibited area continuous in the X-axis direction in the range not less than the minimum value and not more than the maximum value of the Y-axis coordinates of each wiring prohibited area data;
A fourth wiring prohibited area continuous in the Y-axis direction in a range not less than the minimum value and not more than the maximum value of the X-axis coordinates of each wiring prohibited area data;
A wiring prohibited area setting method characterized in that the AND area of the third and fourth wiring prohibited areas continuous in the X-axis and Y-axis directions is set as a macro cell wiring prohibited area.
JP21075797A 1997-08-05 1997-08-05 Wiring prohibited area setting method Expired - Fee Related JP4119504B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21075797A JP4119504B2 (en) 1997-08-05 1997-08-05 Wiring prohibited area setting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21075797A JP4119504B2 (en) 1997-08-05 1997-08-05 Wiring prohibited area setting method

Publications (2)

Publication Number Publication Date
JPH1154625A JPH1154625A (en) 1999-02-26
JP4119504B2 true JP4119504B2 (en) 2008-07-16

Family

ID=16594634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21075797A Expired - Fee Related JP4119504B2 (en) 1997-08-05 1997-08-05 Wiring prohibited area setting method

Country Status (1)

Country Link
JP (1) JP4119504B2 (en)

Also Published As

Publication number Publication date
JPH1154625A (en) 1999-02-26

Similar Documents

Publication Publication Date Title
JPS63245940A (en) Block disposition processing system
US7930668B1 (en) Placement and routing using inhibited overlap of expanded areas
JP4272647B2 (en) Layout method of semiconductor integrated circuit device and layout program thereof
JP4177123B2 (en) Wiring pattern verification method, program and apparatus
JP4119504B2 (en) Wiring prohibited area setting method
JP4410088B2 (en) Semiconductor device design support method, program, and apparatus
JPH11102380A (en) Graphic processing method, graphic processor and recording medium
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
JP2009134439A (en) Layout design method using soft macro, data structure for soft macro and creation method for soft macro library
JP2005235804A (en) Design method and program of semiconductor device
JP3498674B2 (en) Semiconductor integrated circuit device, clock wiring method, and recording medium
JP2933605B1 (en) How to create layout data
JP4668974B2 (en) Semiconductor device design method, semiconductor device design system, and computer program
JPH1167923A (en) Semiconductor integrated circuit, wiring routing method thereof and recording medium recording the method
JPH07334532A (en) Wiring capacitance value extraction device
JP2872216B1 (en) Macro design method
JP3556767B2 (en) Design equipment for semiconductor integrated circuit devices
US20020026625A1 (en) Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method
JP4071546B2 (en) Circuit design support apparatus and layout change method for semiconductor device
JP3130810B2 (en) Automatic placement and routing method
JP2910730B2 (en) Hierarchical layout design method and hierarchical layout design device
JPWO2008114397A1 (en) Semiconductor integrated circuit design method and design apparatus therefor
JP2580982B2 (en) LSI power supply wiring layout system
JP3076269B2 (en) Automatic wiring method
JP2912300B2 (en) ASIC layout method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040804

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080425

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees