JP4115553B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP4115553B2 JP4115553B2 JP11922097A JP11922097A JP4115553B2 JP 4115553 B2 JP4115553 B2 JP 4115553B2 JP 11922097 A JP11922097 A JP 11922097A JP 11922097 A JP11922097 A JP 11922097A JP 4115553 B2 JP4115553 B2 JP 4115553B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor package
- resin
- fixing
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体パッケージの製造方法に係わり、更に詳しくは外部接続用の突起電極を有する半導体パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディングが開発されている。カメラ一体型ＶＴＲや携帯電話機等の登場により、ベア・チップと略同じ寸法の小型パッケージ、所謂ＣＳＰ（チップサイズ／スケール・パッケージ）を載せた携帯機器が相次いで登場してきている。最近ＣＳＰの開発は急速に進み、その市場要求が本格化している。
【０００３】
図６は、多数個取りし、高密度実装化した従来技術が特開平８−１５３８１９号公報に開示されている。以下図面に基づいてその概要を説明する。
【０００４】
図６において、短冊状の回路基板１にスルーホール２を形成後、銅メッキ層を施す工程と、全ての回路パターンと接続する共通電極１４を含む複数個、例えば２個のＢＧＡを構成する回路パターンを形成する回路パターン形成工程と、前記回路基板１の上下両面に感光性樹脂皮膜を施した後、エッチングにより、共通電極１４及びＩＣチップ、ボンディングワイヤ、半田バンプの各接続部を除くようにドライフイルムを形成するドライフイルムラミネート工程と、前記共通電極１４を利用して前記回路基板１の上下両面の露出している電極の銅メッキ層の表面に、Ｎｉ−Ａｕメッキ層を形成する。
【０００５】
次に、共通電極１４と回路パターンとを分離するパターン分離工程は、製品分離ライン１５の四辺に沿って、その四隅に回路基板１と連結する連結部１５ａを残すように、ルータ加工により長穴１６を穴明けする。その後、ワイヤーボンディング及びトランスファーモールドにより樹脂封止し、回路基板１の下面に半田バンプを形成する。
【０００６】
製品分離工程は、前記四隅に残した連結部は狭隘なため、プレス抜き等の切り離し手段で余分な負荷をかけることなく極めて容易に分離することにより、単個のＢＧＡを製造することができる。
【０００７】
しかしながら、前述した短冊状の複数個取りする半導体パッケージの製造方法は、単個の半導体パッケージの製造方法に比較して生産性は若干向上するが、小型パッケージであるＣＳＰにおいては、回路基板製造時の基板取り個数が少なく、生産コストが高くなる。また、前記ＣＳＰのように、前記回路基板の外縁から最外周に位置するボール電極の中心までの距離が差が無くなると、製品分離工程でプレス抜き等の切り離し手段で分離する時の金型押さえ代が無くなる等の問題があった。
【０００８】
そこで、小型携帯機器等に搭載するＣＳＰの従来の半導体パッケージの製造方法について以下その概要を説明する。
【０００９】
先ず図７（ａ）に示す多数個取りする回路基板形成工程は、両面銅張りされた集合回路基板１Ａにスルーホール（図示しない）を形成した後、無電解銅メッキ及び電解銅メッキにより銅メッキ層を形成し、更にメッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、前記集合回路基板１Ａの上面側には複数個分配列したＩＣ接続用電極３、下面側にパッド電極である外部接続用電極４を形成する。次にソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、前記集合回路基板１Ａの下面側には外部接続用電極４を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜の開口部を形成し、多数個取りする集合回路基板１Ａが完成される。２はＸ、Ｙ方向に直交するカットラインである。
【００１０】
図７（ｂ）に示すＩＣチップ実装工程は、先ず、ＩＣウエハーをバンプ工程に流して前記ＩＣウエハーのパッド電極面に半田バンプ５を形成する。前記半田バンプ５の形成方法には、一般に、スタッドバンプ方式、ボールバンプ方式、及びメッキバンプ方式等があるが、その中で、パッド電極位置にレジストにて窓を形成し半田浴槽中に浸漬してメッキにて半田バンプを形成するメッキバンプ方式は、パッド電極間の狭い配列でバンプを形成することが可能で、ＩＣチップの小型化には有効な半田バンプの形成手段である。
【００１１】
前記半田バンプ５を形成後、前記ＩＣウエハーを粘着テープ等で貼着した状態で、所定のチップサイズにダイシングソー等の装置でウエハーの厚みをフルカット方式でＸ、Ｙ方向に切断した後、ＩＣチップ６を単体に分割する。
【００１２】
前記半田バンプ付きＩＣチップ６、又は前述した集合回路基板１Ａの前記配線バターンの所定位置にフラックスを塗布して、単体に分割した前記ＩＣチップ６を１個づつ複数個分配列した集合回路基板１Ａの個々の回路基板１上の所定位置に搭載した後、半田リフロー工程を経て、フリップチップ実装を行う。
【００１３】
図７（ｃ）に示す封止工程は、熱硬化性の封止樹脂７で前記隣接する複数個のＩＣチップ５に跨がった状態で、サイドポッティングにより一体的に樹脂封止することにより、ＩＣチップ６はフェイスダウンで集合回路基板１Ａの個々の回路基板１上に固定される。
【００１４】
図８（ａ）に示す基準部材張り付け工程は、ＩＣチップ６を実装した集合回路基板１Ａの平坦な底面を、基準部材８上に接着剤又は粘着テープ等の固定手段で張り付ける。張り付け面が互いに平坦なため、確実に固定される。
【００１５】
図８（ｂ）は、タイシング工程で、前述のＸ、Ｙ方向のカットライン２に沿って、ダイシングソー等の切削手段で単個に切削、分割した後、溶解液等により基準部材８より剥離する。
【００１６】
図８（ｃ）は、ボール電極を形成するボール形成工程は切削、分離された個々の回路基板１の下面側に形成された外部接続用電極４の位置に、半田ボールを配置してリフローすることによりボール電極９を形成する。以上の工程により単個のフリップチップＢＧＡ２０が完成される。
【００１７】
【発明が解決しようとする課題】
しかしながら、前述した半導体パッケージの製造方法には次のような問題点がある。即ち、半田ボール付けは、単個に切削、分割された回路基板毎に半田ボークを配置して行うもので、小型パッケージであるＣＳＰにおいては、回路基板１の外縁から最外周に位置するボール電極の中心までの距離が無くなると、半田ボール付け時の治具スペースが取れなくなる。また、個々に半田ボール付けを行うので生産性が低く、コストアップ等の問題があった。
【００１８】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、小型携帯機器等に搭載する信頼性及び生産性に優れた、安価な半導体パッケージの製造方法を提供するものである。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明における半導体パッケージの製造方法は、ＩＣチップを実装した半導体パッケージの製造方法において、前記ＩＣチップ実装用のボンディングパターンと外部接続用電極を形成するための電極パターンとを集合回路基板面に複数個分配列して形成する回路基板形成工程と、前記ボンディングパターンと前記ＩＣチップを電気的接続するＩＣチップ実装工程と、該ＩＣチップを樹脂封止する封止工程と、前記外部接続用電極に突起電極を形成する電極形成工程とによりパッケージ集合体を形成し、該パッケージ集合体を基準部材に保持するパッケージ集合体保持工程は、前記突起電極の端面を平坦化する平坦化工程と、前記パッケージ集合体の平坦化された前記突起電極を前記基準部材に固定する固定工程とを有し、更に保持された前記パッケージ集合体の前記集合回路基板を切削して単個の完成半導体パッケージを形成する切削工程とからなることを特徴とするものである。
【００２１】
また、前記平坦化工程は、突起電極の端面を切削して平坦化することを特徴とするものである。
【００２２】
また、前記平坦化工程は、突起電極の端面を加熱して平坦化することを特徴とするものである。
【００２３】
また、前記突起電極を基準部材に固定する保持工程は、接着剤で固着することを特徴とするものである。
【００２４】
また、前記パッケージ集合体保持工程は、突起電極を樹脂で埋没させ、該樹脂により突起電極側に平坦面を形成する平坦面形成工程と、該平坦面を基準部材に固着する固定工程とからなることを特徴とするものである。
【００２５】
また、前記パッケージ集合体保持工程は、基準部材上に設けられた、温度変化により可逆的に固体と液体に状態変化する材料内に、液体の状態で突起電極の端面の一部を埋没し、固体の状態で基準部材上に固着する固定工程とからなることを特徴とするものである。
【００２６】
また、前記樹脂による平坦面形成工程は、スクリーン印刷による樹脂で埋没したことを特徴とするものである。
【００２７】
また、前記樹脂による平坦面形成工程は、突起電極間に樹脂を樹脂を流し込むことにより、樹脂で埋没したことを特徴とするものである。
【００２８】
また、前記固定工程は、紫外線反応型樹脂で固着したことを特徴とするものである。
【００２９】
また、前記固定工程は、熱反応型樹脂で固着したことを特徴とするものである。
【００３０】
また、前記固定工程は、溶剤反応型樹脂で固着したことを特徴とするものである。
【００３１】
また、前記保持工程は、突起電極の端面を真空吸着したことを特徴とするものである。
【００３４】
【発明の実施の形態】
以下図面に基づいて本発明における半導体パッケージの製造方法について説明する。図１及び図２は本発明の実施の形態で、突起電極付きの半導体パッケージの製造工程を示す説明図である。従来技術と同一部材は同一符号で示す。
【００３５】
先ず、図１（ａ）の回路基板形成工程、図１（ｂ）のＩＣ実装工程、図１（ｃ）の樹脂封止工程は、前述の従来技術と同様であるので、説明は省略する。
【００３６】
図２（ａ）に示すボール電極を形成するボール付け工程は、前記集合回路基板１Ａの個々の回路基板１の下面側に形成された外部接続用電極４の位置に、半田ボールを配置してリフローすることにより突起電極であるボール電極９が形成される。
【００３７】
図２（ｂ）に示す基準部材張り付け工程は、後述するボール平坦化工程後に、該ボール端面に形成した平坦面を基準部材８に接着剤、例えば、日東電工（株）製の熱剥離テープ「エレップホルダー感圧型ダイシングテープ、ＳＰＶ−２２４」等の固定手段により張りつけるか、後述するボール電極９面を樹脂で埋没させて平坦面を形成し、該平坦面を基準部材８に接着剤等の固定手段により張りつけるか、又は、後述する温度により可逆的に固体と液体に状態変化する材料内にボール電極９の端面の一部を埋没し、固体状態で基準部材８上に固定する。更に、ボール電極９の端面を真空吸着して基準部材８上に固定する。等の様々な固定手段で行う。
【００３８】
図２（ｃ）はタイシング工程で、前述のＸ、Ｙ方向のカットライン２に沿って、ダイシングソー、例えば、ディスコ製のダイシング機「ＤＦＤ−６４０」、使用ブレード「ＮＢＣ−ＺＢ１０９０Ｓ３、０．１ｍｍ幅」等を使用した切削手段で単個に切削、分割した後、溶解液、例えば、日化精工（株）製のワックス「スカイワックス４１５」等を使用して基準部材８より剥離する。以上の工程により単個のフリップチップＢＧＡ１０が完成される。
【００３９】
図３（ａ）、（ｂ）は共に前述したボール電極９の端面の平坦化工程を示す。図３（ａ）は、ボール電極９の端面をグラインディング等の切削手段で所定量切削することにより平坦面９ａを形成するものである。
【００４０】
図３（ｂ）は、ボール電極９の端面側を熱板１１の上に載せて、熱板１１を所定の温度に保持することにより、ボール電極９の端面は一定量融けて平坦面９ａを形成することができる。
【００４１】
図４（ａ）は前述した樹脂によりボール電極９面側の平坦化工程を示す。図に示すように、集合回路基板１Ａのボール電極９側を上にして、前記集合回路基板１Ａの外周縁部を囲むように、金属又はプラスチック部材等よりなる枠部材１２を載せて、前記ボール電極９が埋没するように樹脂１３を充填して、平坦面１３ａを形成するものである。
【００４２】
図４（ｂ）は前述した液体によりボール電極９面を固定する工程を示す。図に示すように、後述する周知のペリティエ素子１４の上に基準部材８を載置し、基準部材８の上面に液体１５を満たした浴槽１６を設ける。前記液体１５は、温度変化により可逆的に固体と液体の状態に変化する特性を持つ材料で、液体の状態でボール電極９の端面の一部を埋没させて、固体の状態でボール電極９を基準部材８に固定するものである。
【００４３】
前記ペリティエ素子は、一般にある方向に電流を流すと冷却し、その反対方向に電流を流すと発熱する素子で、接着剤に水を使い、冷却し、水を凍らして、ボール接着し、ダイシング後に発熱させ水を溶かして剥離するものである。
【００４４】
前記水の代わりに、ワックス等、例えば、市販のアピエゾンを使用して、高温で溶かし、低温（室温）で固体化して接着させる手段もある。
【００４５】
前記樹脂による平坦面形成工程は、スクリーン印刷により、ボール電極９を樹脂で埋没してもよい。例えば、アサヒ化研の商品名「Ｔ−３１」のメタルマスクを使用してスクリーン印刷し、略１３０°Ｃ程度で硬化させて平坦面を形成し、基準部材８に真空吸着させてもよい。切削後は回路基板面からメタルマスクを容易に剥離することができる。
【００４６】
また、樹脂による平坦面形成工程は、前述したようにボール電極９の間に樹脂を流し込んでもよい。
【００４７】
前記基準部材８への固定工程は、紫外線反応型樹脂で固着してもよい。ＵＶテープ、例えば、日東電工（株）製のＵＶテープ「ＵＥ−２０９１Ｊ」等を使用する。前記ＵＶテープは両面接着剤のように使用して接着する。剥がす前にＵＶを照射すると接着力が極端に低下するので剥がすのが容易である。
【００４８】
また、基準部材８への固定工程は、熱反応型樹脂で固着してもよい。
【００４９】
また、基準部材８への固定工程は、溶剤反応型樹脂で固着してもよい。
【００５０】
また、基準部材８への固定工程は、前述したようにボール電極９の端面を真空吸着孔を有するチャックテーブル等で真空吸着してもよい。真空吸着しながら、前述のタイシング装置にセットして、直交するＸ、Ｙ方向にカットライン２に沿ってメタルブレードで切断、分離する。
【００５１】
図５は、電解メッキ法によって、回路基板上に複数個分のＣＳＰ用等の回路パターンを形成した集合回路基板１Ａを示す平面図である。この集合回路基板１Ａは、Ｘ方向に延在する２本の共通電極１４を有し、更に、共通電極１４に接続してＹ方向に延在する複数本の共通電極１４ａを有しいる。Ｙ方向に延在する複数本の共通電極１４ａは、それぞれ両側にＣＳＰ用の製品の回路パターン１４ｃに連なる枝状の配線パターン１４ｂが形成されている。
【００５２】
この集合回路基板１Ａに対しては、前述の実施の形態で説明した工程と同様な手順でＩＣチップの実装、封止、突起電極付けを行い、そして基準部材に突起電極を固定する。ここで切削工程を行う場合、電解メッキ法による回路基板では、共通電極から個々の配線パターンを切り離すように切削する必要があるので、図に示すＸ方向の切削手順としては、通常はＡ、Ｂ、Ｃ・・・Ｊ、Ｋと行うところだが、Ｙ方向の共通電極１４ｂ部分の切削間隔（Ｂ−Ｃ、Ｅ−Ｆ・・・Ｉ−Ｊの間隔）は他の部分の間隔に比較して狭く、連続して切削すると下面側での基準部材に対する固着力が弱いので、切削中に回路基板が変形したり、切削ラインがずれたりする等の問題があった。
【００５３】
そこで、本実施の形態によれば、Ｘ方向の切削の手順をＡ、Ｂ、Ｄ、Ｅ、Ｇ、Ｈ、Ｉ、Ｋ、Ｃ、Ｆ、Ｊと行うことにより、切削間隔の狭い共通電極部分を連続切削しないので、回路基板に変形、切削ラインのずれ等の問題が生ぜずに切削できるものである。
【００５４】
【発明の効果】
以上説明したように、本発明の半導体パッケージの製造方法によれば、前記集合回路基板の上面側に複数個分配列して回路基板にＩＣチップを実装し、封止樹脂でサイドモールドして、下面側の外部接続用電極に突起電極を形成後、突起電極を基準部材に固定した後、切削して単個の半導体パッケージを製造することにより、小型携帯機器等に搭載する信頼性及び生産性の優れた半導体パッケージの製造方法を提供することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる半導体パッケージの製造工程で、回路基板形成工程、ＩＣ実装工程、樹脂封止工程を示す説明図である。
【図２】図１の製造工程後のボール付け工程、基準部材張り付け工程、ダイシング工程を示す説明図である。
【図３】ボール電極のボール平坦化工程を示す断面図である。図である。
【図４】樹脂によるボール面平坦化工程工程及び液体によるボール面固定工程を示す断面図である。
【図５】電解メッキ法によって回路基板上に複数個の回路パターンを形成した集合回路基板を示す平面図である。
【図６】従来の短冊状のＢＧＡの平面図である。
【図７】従来のＢＧＡの製造工程で、回路基板形成工程、ＩＣ実装工程、樹脂封止工程を示す説明図である。
【図８】従来のＢＧＡの製造工程で、図６の製造工程後の基準部材張り付け工程、ダイシング工程、ボール付け工程を示す説明図である。
【符号の説明】
１ 回路基板
１Ａ 集合回路基板
２ カットライン
３ ＩＣ接続用電極
４ 外部接続用電極
５ 半田ボール
６ ＩＣチップ
７ 封止樹脂
８ 基準部材
９ ボール電極（突起電極）
９ａ 平坦面
１０ フリップチップＢＧＡ
１１ 熱板
１２ 枠部材
１３ 樹脂
１４ ペリティエ素子
１５ 液体
【発明の属する技術分野】
本発明は半導体パッケージの製造方法に係わり、更に詳しくは外部接続用の突起電極を有する半導体パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディングが開発されている。カメラ一体型ＶＴＲや携帯電話機等の登場により、ベア・チップと略同じ寸法の小型パッケージ、所謂ＣＳＰ（チップサイズ／スケール・パッケージ）を載せた携帯機器が相次いで登場してきている。最近ＣＳＰの開発は急速に進み、その市場要求が本格化している。
【０００３】
図６は、多数個取りし、高密度実装化した従来技術が特開平８−１５３８１９号公報に開示されている。以下図面に基づいてその概要を説明する。
【０００４】
図６において、短冊状の回路基板１にスルーホール２を形成後、銅メッキ層を施す工程と、全ての回路パターンと接続する共通電極１４を含む複数個、例えば２個のＢＧＡを構成する回路パターンを形成する回路パターン形成工程と、前記回路基板１の上下両面に感光性樹脂皮膜を施した後、エッチングにより、共通電極１４及びＩＣチップ、ボンディングワイヤ、半田バンプの各接続部を除くようにドライフイルムを形成するドライフイルムラミネート工程と、前記共通電極１４を利用して前記回路基板１の上下両面の露出している電極の銅メッキ層の表面に、Ｎｉ−Ａｕメッキ層を形成する。
【０００５】
次に、共通電極１４と回路パターンとを分離するパターン分離工程は、製品分離ライン１５の四辺に沿って、その四隅に回路基板１と連結する連結部１５ａを残すように、ルータ加工により長穴１６を穴明けする。その後、ワイヤーボンディング及びトランスファーモールドにより樹脂封止し、回路基板１の下面に半田バンプを形成する。
【０００６】
製品分離工程は、前記四隅に残した連結部は狭隘なため、プレス抜き等の切り離し手段で余分な負荷をかけることなく極めて容易に分離することにより、単個のＢＧＡを製造することができる。
【０００７】
しかしながら、前述した短冊状の複数個取りする半導体パッケージの製造方法は、単個の半導体パッケージの製造方法に比較して生産性は若干向上するが、小型パッケージであるＣＳＰにおいては、回路基板製造時の基板取り個数が少なく、生産コストが高くなる。また、前記ＣＳＰのように、前記回路基板の外縁から最外周に位置するボール電極の中心までの距離が差が無くなると、製品分離工程でプレス抜き等の切り離し手段で分離する時の金型押さえ代が無くなる等の問題があった。
【０００８】
そこで、小型携帯機器等に搭載するＣＳＰの従来の半導体パッケージの製造方法について以下その概要を説明する。
【０００９】
先ず図７（ａ）に示す多数個取りする回路基板形成工程は、両面銅張りされた集合回路基板１Ａにスルーホール（図示しない）を形成した後、無電解銅メッキ及び電解銅メッキにより銅メッキ層を形成し、更にメッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、前記集合回路基板１Ａの上面側には複数個分配列したＩＣ接続用電極３、下面側にパッド電極である外部接続用電極４を形成する。次にソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、前記集合回路基板１Ａの下面側には外部接続用電極４を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜の開口部を形成し、多数個取りする集合回路基板１Ａが完成される。２はＸ、Ｙ方向に直交するカットラインである。
【００１０】
図７（ｂ）に示すＩＣチップ実装工程は、先ず、ＩＣウエハーをバンプ工程に流して前記ＩＣウエハーのパッド電極面に半田バンプ５を形成する。前記半田バンプ５の形成方法には、一般に、スタッドバンプ方式、ボールバンプ方式、及びメッキバンプ方式等があるが、その中で、パッド電極位置にレジストにて窓を形成し半田浴槽中に浸漬してメッキにて半田バンプを形成するメッキバンプ方式は、パッド電極間の狭い配列でバンプを形成することが可能で、ＩＣチップの小型化には有効な半田バンプの形成手段である。
【００１１】
前記半田バンプ５を形成後、前記ＩＣウエハーを粘着テープ等で貼着した状態で、所定のチップサイズにダイシングソー等の装置でウエハーの厚みをフルカット方式でＸ、Ｙ方向に切断した後、ＩＣチップ６を単体に分割する。
【００１２】
前記半田バンプ付きＩＣチップ６、又は前述した集合回路基板１Ａの前記配線バターンの所定位置にフラックスを塗布して、単体に分割した前記ＩＣチップ６を１個づつ複数個分配列した集合回路基板１Ａの個々の回路基板１上の所定位置に搭載した後、半田リフロー工程を経て、フリップチップ実装を行う。
【００１３】
図７（ｃ）に示す封止工程は、熱硬化性の封止樹脂７で前記隣接する複数個のＩＣチップ５に跨がった状態で、サイドポッティングにより一体的に樹脂封止することにより、ＩＣチップ６はフェイスダウンで集合回路基板１Ａの個々の回路基板１上に固定される。
【００１４】
図８（ａ）に示す基準部材張り付け工程は、ＩＣチップ６を実装した集合回路基板１Ａの平坦な底面を、基準部材８上に接着剤又は粘着テープ等の固定手段で張り付ける。張り付け面が互いに平坦なため、確実に固定される。
【００１５】
図８（ｂ）は、タイシング工程で、前述のＸ、Ｙ方向のカットライン２に沿って、ダイシングソー等の切削手段で単個に切削、分割した後、溶解液等により基準部材８より剥離する。
【００１６】
図８（ｃ）は、ボール電極を形成するボール形成工程は切削、分離された個々の回路基板１の下面側に形成された外部接続用電極４の位置に、半田ボールを配置してリフローすることによりボール電極９を形成する。以上の工程により単個のフリップチップＢＧＡ２０が完成される。
【００１７】
【発明が解決しようとする課題】
しかしながら、前述した半導体パッケージの製造方法には次のような問題点がある。即ち、半田ボール付けは、単個に切削、分割された回路基板毎に半田ボークを配置して行うもので、小型パッケージであるＣＳＰにおいては、回路基板１の外縁から最外周に位置するボール電極の中心までの距離が無くなると、半田ボール付け時の治具スペースが取れなくなる。また、個々に半田ボール付けを行うので生産性が低く、コストアップ等の問題があった。
【００１８】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、小型携帯機器等に搭載する信頼性及び生産性に優れた、安価な半導体パッケージの製造方法を提供するものである。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明における半導体パッケージの製造方法は、ＩＣチップを実装した半導体パッケージの製造方法において、前記ＩＣチップ実装用のボンディングパターンと外部接続用電極を形成するための電極パターンとを集合回路基板面に複数個分配列して形成する回路基板形成工程と、前記ボンディングパターンと前記ＩＣチップを電気的接続するＩＣチップ実装工程と、該ＩＣチップを樹脂封止する封止工程と、前記外部接続用電極に突起電極を形成する電極形成工程とによりパッケージ集合体を形成し、該パッケージ集合体を基準部材に保持するパッケージ集合体保持工程は、前記突起電極の端面を平坦化する平坦化工程と、前記パッケージ集合体の平坦化された前記突起電極を前記基準部材に固定する固定工程とを有し、更に保持された前記パッケージ集合体の前記集合回路基板を切削して単個の完成半導体パッケージを形成する切削工程とからなることを特徴とするものである。
【００２１】
また、前記平坦化工程は、突起電極の端面を切削して平坦化することを特徴とするものである。
【００２２】
また、前記平坦化工程は、突起電極の端面を加熱して平坦化することを特徴とするものである。
【００２３】
また、前記突起電極を基準部材に固定する保持工程は、接着剤で固着することを特徴とするものである。
【００２４】
また、前記パッケージ集合体保持工程は、突起電極を樹脂で埋没させ、該樹脂により突起電極側に平坦面を形成する平坦面形成工程と、該平坦面を基準部材に固着する固定工程とからなることを特徴とするものである。
【００２５】
また、前記パッケージ集合体保持工程は、基準部材上に設けられた、温度変化により可逆的に固体と液体に状態変化する材料内に、液体の状態で突起電極の端面の一部を埋没し、固体の状態で基準部材上に固着する固定工程とからなることを特徴とするものである。
【００２６】
また、前記樹脂による平坦面形成工程は、スクリーン印刷による樹脂で埋没したことを特徴とするものである。
【００２７】
また、前記樹脂による平坦面形成工程は、突起電極間に樹脂を樹脂を流し込むことにより、樹脂で埋没したことを特徴とするものである。
【００２８】
また、前記固定工程は、紫外線反応型樹脂で固着したことを特徴とするものである。
【００２９】
また、前記固定工程は、熱反応型樹脂で固着したことを特徴とするものである。
【００３０】
また、前記固定工程は、溶剤反応型樹脂で固着したことを特徴とするものである。
【００３１】
また、前記保持工程は、突起電極の端面を真空吸着したことを特徴とするものである。
【００３４】
【発明の実施の形態】
以下図面に基づいて本発明における半導体パッケージの製造方法について説明する。図１及び図２は本発明の実施の形態で、突起電極付きの半導体パッケージの製造工程を示す説明図である。従来技術と同一部材は同一符号で示す。
【００３５】
先ず、図１（ａ）の回路基板形成工程、図１（ｂ）のＩＣ実装工程、図１（ｃ）の樹脂封止工程は、前述の従来技術と同様であるので、説明は省略する。
【００３６】
図２（ａ）に示すボール電極を形成するボール付け工程は、前記集合回路基板１Ａの個々の回路基板１の下面側に形成された外部接続用電極４の位置に、半田ボールを配置してリフローすることにより突起電極であるボール電極９が形成される。
【００３７】
図２（ｂ）に示す基準部材張り付け工程は、後述するボール平坦化工程後に、該ボール端面に形成した平坦面を基準部材８に接着剤、例えば、日東電工（株）製の熱剥離テープ「エレップホルダー感圧型ダイシングテープ、ＳＰＶ−２２４」等の固定手段により張りつけるか、後述するボール電極９面を樹脂で埋没させて平坦面を形成し、該平坦面を基準部材８に接着剤等の固定手段により張りつけるか、又は、後述する温度により可逆的に固体と液体に状態変化する材料内にボール電極９の端面の一部を埋没し、固体状態で基準部材８上に固定する。更に、ボール電極９の端面を真空吸着して基準部材８上に固定する。等の様々な固定手段で行う。
【００３８】
図２（ｃ）はタイシング工程で、前述のＸ、Ｙ方向のカットライン２に沿って、ダイシングソー、例えば、ディスコ製のダイシング機「ＤＦＤ−６４０」、使用ブレード「ＮＢＣ−ＺＢ１０９０Ｓ３、０．１ｍｍ幅」等を使用した切削手段で単個に切削、分割した後、溶解液、例えば、日化精工（株）製のワックス「スカイワックス４１５」等を使用して基準部材８より剥離する。以上の工程により単個のフリップチップＢＧＡ１０が完成される。
【００３９】
図３（ａ）、（ｂ）は共に前述したボール電極９の端面の平坦化工程を示す。図３（ａ）は、ボール電極９の端面をグラインディング等の切削手段で所定量切削することにより平坦面９ａを形成するものである。
【００４０】
図３（ｂ）は、ボール電極９の端面側を熱板１１の上に載せて、熱板１１を所定の温度に保持することにより、ボール電極９の端面は一定量融けて平坦面９ａを形成することができる。
【００４１】
図４（ａ）は前述した樹脂によりボール電極９面側の平坦化工程を示す。図に示すように、集合回路基板１Ａのボール電極９側を上にして、前記集合回路基板１Ａの外周縁部を囲むように、金属又はプラスチック部材等よりなる枠部材１２を載せて、前記ボール電極９が埋没するように樹脂１３を充填して、平坦面１３ａを形成するものである。
【００４２】
図４（ｂ）は前述した液体によりボール電極９面を固定する工程を示す。図に示すように、後述する周知のペリティエ素子１４の上に基準部材８を載置し、基準部材８の上面に液体１５を満たした浴槽１６を設ける。前記液体１５は、温度変化により可逆的に固体と液体の状態に変化する特性を持つ材料で、液体の状態でボール電極９の端面の一部を埋没させて、固体の状態でボール電極９を基準部材８に固定するものである。
【００４３】
前記ペリティエ素子は、一般にある方向に電流を流すと冷却し、その反対方向に電流を流すと発熱する素子で、接着剤に水を使い、冷却し、水を凍らして、ボール接着し、ダイシング後に発熱させ水を溶かして剥離するものである。
【００４４】
前記水の代わりに、ワックス等、例えば、市販のアピエゾンを使用して、高温で溶かし、低温（室温）で固体化して接着させる手段もある。
【００４５】
前記樹脂による平坦面形成工程は、スクリーン印刷により、ボール電極９を樹脂で埋没してもよい。例えば、アサヒ化研の商品名「Ｔ−３１」のメタルマスクを使用してスクリーン印刷し、略１３０°Ｃ程度で硬化させて平坦面を形成し、基準部材８に真空吸着させてもよい。切削後は回路基板面からメタルマスクを容易に剥離することができる。
【００４６】
また、樹脂による平坦面形成工程は、前述したようにボール電極９の間に樹脂を流し込んでもよい。
【００４７】
前記基準部材８への固定工程は、紫外線反応型樹脂で固着してもよい。ＵＶテープ、例えば、日東電工（株）製のＵＶテープ「ＵＥ−２０９１Ｊ」等を使用する。前記ＵＶテープは両面接着剤のように使用して接着する。剥がす前にＵＶを照射すると接着力が極端に低下するので剥がすのが容易である。
【００４８】
また、基準部材８への固定工程は、熱反応型樹脂で固着してもよい。
【００４９】
また、基準部材８への固定工程は、溶剤反応型樹脂で固着してもよい。
【００５０】
また、基準部材８への固定工程は、前述したようにボール電極９の端面を真空吸着孔を有するチャックテーブル等で真空吸着してもよい。真空吸着しながら、前述のタイシング装置にセットして、直交するＸ、Ｙ方向にカットライン２に沿ってメタルブレードで切断、分離する。
【００５１】
図５は、電解メッキ法によって、回路基板上に複数個分のＣＳＰ用等の回路パターンを形成した集合回路基板１Ａを示す平面図である。この集合回路基板１Ａは、Ｘ方向に延在する２本の共通電極１４を有し、更に、共通電極１４に接続してＹ方向に延在する複数本の共通電極１４ａを有しいる。Ｙ方向に延在する複数本の共通電極１４ａは、それぞれ両側にＣＳＰ用の製品の回路パターン１４ｃに連なる枝状の配線パターン１４ｂが形成されている。
【００５２】
この集合回路基板１Ａに対しては、前述の実施の形態で説明した工程と同様な手順でＩＣチップの実装、封止、突起電極付けを行い、そして基準部材に突起電極を固定する。ここで切削工程を行う場合、電解メッキ法による回路基板では、共通電極から個々の配線パターンを切り離すように切削する必要があるので、図に示すＸ方向の切削手順としては、通常はＡ、Ｂ、Ｃ・・・Ｊ、Ｋと行うところだが、Ｙ方向の共通電極１４ｂ部分の切削間隔（Ｂ−Ｃ、Ｅ−Ｆ・・・Ｉ−Ｊの間隔）は他の部分の間隔に比較して狭く、連続して切削すると下面側での基準部材に対する固着力が弱いので、切削中に回路基板が変形したり、切削ラインがずれたりする等の問題があった。
【００５３】
そこで、本実施の形態によれば、Ｘ方向の切削の手順をＡ、Ｂ、Ｄ、Ｅ、Ｇ、Ｈ、Ｉ、Ｋ、Ｃ、Ｆ、Ｊと行うことにより、切削間隔の狭い共通電極部分を連続切削しないので、回路基板に変形、切削ラインのずれ等の問題が生ぜずに切削できるものである。
【００５４】
【発明の効果】
以上説明したように、本発明の半導体パッケージの製造方法によれば、前記集合回路基板の上面側に複数個分配列して回路基板にＩＣチップを実装し、封止樹脂でサイドモールドして、下面側の外部接続用電極に突起電極を形成後、突起電極を基準部材に固定した後、切削して単個の半導体パッケージを製造することにより、小型携帯機器等に搭載する信頼性及び生産性の優れた半導体パッケージの製造方法を提供することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる半導体パッケージの製造工程で、回路基板形成工程、ＩＣ実装工程、樹脂封止工程を示す説明図である。
【図２】図１の製造工程後のボール付け工程、基準部材張り付け工程、ダイシング工程を示す説明図である。
【図３】ボール電極のボール平坦化工程を示す断面図である。図である。
【図４】樹脂によるボール面平坦化工程工程及び液体によるボール面固定工程を示す断面図である。
【図５】電解メッキ法によって回路基板上に複数個の回路パターンを形成した集合回路基板を示す平面図である。
【図６】従来の短冊状のＢＧＡの平面図である。
【図７】従来のＢＧＡの製造工程で、回路基板形成工程、ＩＣ実装工程、樹脂封止工程を示す説明図である。
【図８】従来のＢＧＡの製造工程で、図６の製造工程後の基準部材張り付け工程、ダイシング工程、ボール付け工程を示す説明図である。
【符号の説明】
１ 回路基板
１Ａ 集合回路基板
２ カットライン
３ ＩＣ接続用電極
４ 外部接続用電極
５ 半田ボール
６ ＩＣチップ
７ 封止樹脂
８ 基準部材
９ ボール電極（突起電極）
９ａ 平坦面
１０ フリップチップＢＧＡ
１１ 熱板
１２ 枠部材
１３ 樹脂
１４ ペリティエ素子
１５ 液体
Claims (12)
- ＩＣチップを実装した半導体パッケージの製造方法において、前記ＩＣチップ実装用のボンディングパターンと外部接続用電極を形成するための電極パターンとを集合回路基板面に複数個分配列して形成する回路基板形成工程と、前記ボンディングパターンと前記ＩＣチップを電気的接続するＩＣチップ実装工程と、該ＩＣチップを樹脂封止する封止工程と、前記外部接続用電極に突起電極を形成する電極形成工程とによりパッケージ集合体を形成し、該パッケージ集合体を基準部材に保持するパッケージ集合体保持工程は、前記突起電極の端面を平坦化する平坦化工程と、前記パッケージ集合体の平坦化された前記突起電極を前記基準部材に固定する固定工程とを有し、更に保持された前記パッケージ集合体の前記集合回路基板を切削して単個の完成半導体パッケージを形成する切削工程とからなることを特徴とする半導体パッケージの製造方法。
- 前記平坦化工程は、前記突起電極の端面を切削して平坦化することを特徴とする請求項１記載の半導体パッケージの製造方法。
- 前記平坦化工程は、前記突起電極の端面を加熱して平坦化することを特徴とする請求項１記載の半導体パッケージの製造方法。
- 前記突起電極を前記基準部材に固定する固定工程は、接着剤で固着することを特徴とする請求項１記載の半導体パッケージの製造方法。
- 前記パッケージ集合体保持工程は、前記突起電極を樹脂で埋没させ、該樹脂により前記突起電極側に平坦面を形成する平坦面形成工程と、該平坦面を前記基準部材に固着する固定工程とからなることを特徴とする請求項１記載の半導体パッケージの製造方法。
- 前記パッケージ集合体保持工程は、前記基準部材上に設けられた、温度変化により可逆的に固体と液体に状態変化する材料内に、液体の状態で前記突起電極の端面の一部を埋没し、固体の状態で前記基準部材上に固着する固定工程とからなることを特徴とする請求項１記載の半導体パッケージの製造方法。
- 前記樹脂による平坦面形成工程は、スクリーン印刷による樹脂で埋没したことを特徴とする請求項５記載の半導体パッケージの製造方法。
- 前記樹脂による平坦面形成工程は、前記突起電極間に前記樹脂を流し込むことにより、前記樹脂で埋没したことを特徴とする請求項５記載の半導体パッケージの製造方法。
- 前記固定工程は、紫外線反応型樹脂で固着したことを特徴とする請求項４記載の半導体パッケージの製造方法。
- 前記固定工程は、熱反応型樹脂で固着したことを特徴とする請求項４記載の半導体パッケージの製造方法。
- 前記固定工程は、溶剤反応型樹脂で固着したことを特徴とする請求項４記載の半導体パッケージの製造方法。
- 前記固定工程は、前記突起電極の端面を真空吸着したことを特徴とする請求項１に記載の半導体パッケージの製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11922097A JP4115553B2 (ja) | 1997-05-09 | 1997-05-09 | 半導体パッケージの製造方法 |
| KR1019997000071A KR100568571B1 (ko) | 1997-05-09 | 1998-04-24 | 반도체 패키지의 제조 방법 및 집합 회로 기판 |
| CNB988005794A CN1185702C (zh) | 1997-05-09 | 1998-04-24 | 半导体封装的制造方法和集合电路基板 |
| EP98917679.7A EP0932198B1 (en) | 1997-05-09 | 1998-04-24 | Process for manufacturing semiconductor package and circuit board assembly |
| PCT/JP1998/001905 WO1998052220A1 (fr) | 1997-05-09 | 1998-04-24 | Procede de production d'un boitier pour semi-conducteur et systeme de carte de circuits |
| EP08167595.1A EP2015359B1 (en) | 1997-05-09 | 1998-04-24 | Process for manufacturing a semiconductor package and circuit board substrate |
| US09/194,735 US6365438B1 (en) | 1997-05-09 | 1998-04-24 | Process for manufacturing semiconductor package and circuit board assembly |
| TW087106959A TW395033B (en) | 1997-05-09 | 1998-05-06 | Process for manufacturing a semiconductor package and circuit board aggregation |
| MYPI98002064A MY123937A (en) | 1997-05-09 | 1998-05-07 | Process for manufacturing semiconductor package and circuit board assembly |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11922097A JP4115553B2 (ja) | 1997-05-09 | 1997-05-09 | 半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308473A JPH10308473A (ja) | 1998-11-17 |
| JP4115553B2 true JP4115553B2 (ja) | 2008-07-09 |
Family
ID=14755939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11922097A Expired - Fee Related JP4115553B2 (ja) | 1997-05-09 | 1997-05-09 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4115553B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4073098B2 (ja) * | 1998-11-18 | 2008-04-09 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2001044226A (ja) | 1999-07-27 | 2001-02-16 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
-
1997
- 1997-05-09 JP JP11922097A patent/JP4115553B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10308473A (ja) | 1998-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4862848B2 (ja) | 半導体パッケージの製造方法 | |
| US6365438B1 (en) | Process for manufacturing semiconductor package and circuit board assembly | |
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN102194804A (zh) | 封装结构 | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| US20030006501A1 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
| JP3850967B2 (ja) | 半導体パッケージ用基板及びその製造方法 | |
| JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| JPH10256417A (ja) | 半導体パッケージの製造方法 | |
| JP4115553B2 (ja) | 半導体パッケージの製造方法 | |
| JP3352084B2 (ja) | 半導体素子搭載用基板及び半導体パッケージ | |
| JP4115557B2 (ja) | 半導体パッケージの製造方法 | |
| JP4115556B2 (ja) | 半導体パッケージの製造方法 | |
| JP3337467B2 (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP4140555B2 (ja) | 半導体パッケージの製造方法 | |
| JP4011693B2 (ja) | 半導体パッケージの製造方法 | |
| JP4002009B2 (ja) | 半導体パッケージの製造方法 | |
| JP3606275B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP3685205B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3685203B2 (ja) | 半導体素子搭載用基板 | |
| JP3685204B2 (ja) | 半導体素子搭載用基板 | |
| JP3413191B2 (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP3352083B2 (ja) | 半導体パッケージ及び半導体素子搭載用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070615 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080416 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150425 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |