[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4115050B2 - 電子線装置およびスペーサの製造方法 - Google Patents

電子線装置およびスペーサの製造方法 Download PDF

Info

Publication number
JP4115050B2
JP4115050B2 JP28343899A JP28343899A JP4115050B2 JP 4115050 B2 JP4115050 B2 JP 4115050B2 JP 28343899 A JP28343899 A JP 28343899A JP 28343899 A JP28343899 A JP 28343899A JP 4115050 B2 JP4115050 B2 JP 4115050B2
Authority
JP
Japan
Prior art keywords
film
electron
spacer
electron beam
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28343899A
Other languages
English (en)
Other versions
JP2000311631A5 (ja
JP2000311631A (ja
Inventor
靖浩 伊藤
英明 光武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP28343899A priority Critical patent/JP4115050B2/ja
Priority to US09/413,773 priority patent/US6927533B1/en
Publication of JP2000311631A publication Critical patent/JP2000311631A/ja
Priority to US11/136,485 priority patent/US7281964B2/en
Publication of JP2000311631A5 publication Critical patent/JP2000311631A5/ja
Application granted granted Critical
Publication of JP4115050B2 publication Critical patent/JP4115050B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86Vessels; Containers; Vacuum locks
    • H01J29/864Spacers between faceplate and backplate of flat panel cathode ray tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/863Spacing members characterised by the form or structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/864Spacing members characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/8645Spacing members with coatings on the lateral surfaces thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/865Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655Conductive or resistive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/865Connection of the spacing members to the substrates or electrodes
    • H01J2329/866Adhesives

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子線装置及びその応用である画像表示装置等の画像形成装置に関する。また、電子線装置で使用できるスペーサに関する。
【0002】
【従来の技術】
従来から、電子放出素子として熱陰極素子と冷陰極素子の2種類が知られている。このうち冷陰極素子では、例えば表面伝導型電子放出素子や、電界放出素子(以下FE型と記す)や、金属/絶縁層/金属型放出素子(以下MIM型と記す)、などが知られている。
【0003】
表面伝導型電子放出素子としては、例えば、M. I. Elinson, Radio Eng. Electron Phys., 10, 1290, (1965)や、後述する他の例が知られている。
【0004】
表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子としては、前記エリンソン等によるSnO2 薄膜を用いたものの他に、Au薄膜によるもの[G. Dittmer:“Thin Solid Films”,9,317 (1972)]や、In23 /SnO2 薄膜によるもの[M. Hartwell and C. G. Fonstad:“IEEE Trans. ED Conf.”,519(1975)]や、カーボン薄膜によるもの[荒木久 他:真空、第26巻、第1号、22(1983)]等が報告されている。
【0005】
これらの表面伝導型電子放出素子の素子構成の典型的な例として、図23に前述のM.Hartwellらによる素子の平面図を示す。同図において、3001は基板で、3004はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜3004は図示のようにH字形の平面形状に形成されている。該導電性薄膜3004に後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部3005が形成される。図中の間隔Lは、0.5〜1[mm]、Wは、0.1[mm]に設定されている。尚、図示の便宜から、電子放出部3005は導電性薄膜3004の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【0006】
M. Hartwellらによる素子をはじめとして上述の表面伝導型電子放出素子においては、電子放出を行う前に導電性薄膜3004に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部3005を形成するのが一般的であった。すなわち、通電フォーミングとは、前記導電性薄膜3004の両端に一定の直流電圧、もしくは、例えば1V/分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜3004を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部3005を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜3004の一部には、亀裂が発生する。前記通電フォーミング後に導電性薄膜3004に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。
【0007】
また、FE型の例は、例えば、W. P. Dyke & W. W. Dolan,“Field Emission”,Advance in Electron Physics, 8,89 (1956)や、あるいは、C. A. Spindt,“Physical Properties of Thin-Film Field Emission Cathodes with Molybdenium cones”,J. Appl. Phys., 47, 5248 (1976)などが知られている。
【0008】
FE型の素子構成の典型的な例として、図25に前述のC. A. Spindtらによる素子の断面図を示す。同図において、3010は基板で、3011は導電材料よりなるエミッタ配線、3012はエミッタコーン、3013は絶縁層、3014はゲート電極である。本素子は、エミッタコーン3012とゲート電極3014の間に適宜の電圧を印加することにより、エミッタコーン3012の先端部より電界放出を起こさせるものである。
【0009】
また、FE型の他の素子構成として、図25のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【0010】
また、MIM型の例としては、例えば、C. A. Mead,“Operation of Tunnel-Emission Devices, J. Appl. Phys., 32, 646 (1961)などが知られている。MIM型の素 子構成の典型的な例を図26に示す。同図は断面図であり、図において、3020は基板で、3021は金属よりなる下電極、3022は厚さ100Å程度の薄い絶縁層、3023は厚さ80〜300Å程度の金属よりなる上電極である。MIM型においては、上電極3023と下電極3021の間に適宜の電圧を印加することにより、上電極3023の表面より電子放出を起こさせるものである。
【0011】
上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒーターを必要としない。したがって、熱陰極素子よりも構造が単純であり、微細な素子が作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒーターの加熱により動作するために応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。
【0012】
このため、冷陰極素子を応用するための研究が盛んに行われてきている。
【0013】
例えば、表面伝導型電子放出素子は、冷陰極素子のなかでも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、例えば本出願人による特開昭64−31332号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【0014】
また、表面伝導型電子放出素子の応用については、例えば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。特に、画像表示装置への応用としては、例えば本出願人による米国特許第5,066,883号や特開平2−257551号公報や特開平4−28137号公報において開示されているように、表面伝導型電子放出素子と電子ビームの照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型電子放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【0015】
また、FE型を多数個ならべて駆動する方法は、例えば本出願人による米国特許第4,904,895号に開示されている。また、FE型を画像表示装置に応用した例として、例えば、R.Meyerらにより報告された平板型画像表示装置が知られている[R. Meyer: “Recent Development on Micro-Tips Display at LETI”,Tech. Digest of 4th Int. Vacuum Microelectronics Conf.,Nagahama,pp.6〜9(1991)]。
【0016】
また、MIM型を多数個並べて画像表示装置に応用した例は、例えば本出願人による特開平3−55738号公報に開示されている。
【0017】
上記のような電子放出素子を用いた画像形成装置のうちで、奥行きの薄い平面型画像表示装置は省スペースかつ軽量であることから、ブラウン管型の画像表示装置に置き換わるものとして注目されている。
【0018】
図27は平面型の画像表示装置をなす表示パネル部の一例を示す斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【0019】
図中、3115はリアプレート、3116は側壁、3117はフェースプレートであり、リアプレート3115、側壁3116およびフェースプレート3117により、表示パネルの内部を真空に維持するための外囲器(気密容器)を形成している。リアプレート3115には基板3111が固定されているが、この基板3111上には冷陰極素子3112が、N×M個形成されている。(N,Mは2以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。)また、前記N×M個の冷陰極素子3112は、図27に示すとおり、M本の行方向配線3113とN本の列方向配線3114により配線されている。これら基板3111、冷陰極素子3112、行方向配線3113および列方向配線3114によって構成される部分をマルチ電子ビーム源と呼ぶ。また、行方向配線3113と列方向配線3114の少なくとも交差する部分には、両配線間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。
【0020】
フェースプレート3117の下面には、蛍光体からなる蛍光膜3118が形成されており、赤(R)、緑(G)、青(B)の3原色の蛍光体(不図示)が塗り分けられている。また、蛍光膜3118をなす上記各色蛍光体の間には黒色体(不図示)が設けてあり、さらに蛍光膜3118のリアプレート3115側の面には、Al等からなるメタルバック3119が形成されている。
【0021】
Dx1〜DxmおよびDy1〜DynおよびHvは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Dx1〜Dxmはマルチ電子ビーム源の行方向配線3113と、Dy1〜Dynはマルチ電子ビーム源の列方向配線3114と、Hvはメタルバック3119と各々電気的に接続している。
【0022】
また、上記気密容器の内部は10-6Torr(1.33×10-4Pa)程度の真空に保持されており、画像表示装置の表示面積が大きくなるにしたがい、気密容器内部と外部の気圧差によるリアプレート3115およびフェースプレート3117の変形あるいは破壊を防止する手段が必要となる。リアプレート3115およびフェースプレート3117を厚くすることによる方法は、画像表示装置の重量を増加させるのみならず、斜め方向から見たときに画像のゆがみや視差を生ずる。これに対し、図27においては、比較的薄いガラス板からなり大気圧を支えるための構造支持体(スペーサあるいはリブと呼ばれる)3120が設けられている。このようにして、マルチビーム電子源が形成された基板3111と蛍光膜3118が形成されたフェースプレート3117間は通常サブミリ乃至数ミリに保たれ、前述したように気密容器内部は高真空に保持されている。
【0023】
以上説明した表示パネルを用いた画像表示装置に、容器外端子Dx1乃至Dxm、Dy1乃至Dynを通じて各冷陰極素子3112に電圧を印加すると、各冷陰極素子3112から電子が放出される。それと同時にメタルバック3119に容器外端子Hvを通じて数百[V]乃至数[kV]の高圧を印加して、上記放出された電子を加速し、フェースプレート3117の内面に衝突させる。これにより、蛍光膜3118をなす各色の蛍光体が励起されて発光し、画像が表示される。
【0024】
また、本発明の背景技術として、酸化ルテニウムなどを含むガラスをストラットに用いるディスプレイが米国特許第5083058号に示されている。
【0025】
【発明が解決しようとする課題】
以上説明した画像表示装置の表示パネルにおいては、以下のような問題点があった。第1に、スペーサ3120の近傍から放出された電子の一部がスペーサ3120に当たることにより、あるいは放出電子の作用でイオン化したイオンがスペーサに付着することにより、スペーサ帯電をひきおこす可能性がある。このスペーサの帯電により冷陰極素子3112から放出された電子はその軌道を曲げられ、蛍光体上の正規な位置とは異なる場所に到達し、スペーサ近傍の画像が歪んで表示される。
【0026】
第2に、冷陰極素子3112からの放出電子を加速するためにマルチビーム電子源とフェースプレート3117との間には数百V以上の高電圧(即ち1kV/mm以上の高電界)が印加されるため、マルチ電子源とフェースプレート3117間のスペーサ3120表面に沿った沿面放電が懸念される。特に、上記のようにスペーサが帯電している場合は、放電が誘発される可能性がある。
【0027】
この問題点を解決するために、スペーサに微小電流が流れるようにして帯電を除去する提案として米国特許第5,760,538号が開示されている。そこでは絶縁性のスペーサの表面に帯電防止膜としての高抵抗薄膜を形成することにより、スペーサ表面に微小電流が流れるようにしている。ここで用いられている帯電防止膜は酸化スズ、あるいは酸化スズと酸化インジウム混晶薄膜や金属膜である。
【0028】
また、高抵抗膜により帯電を除去する方法だけでは画像のゆがみの低減が不十分であることがあった。この問題は、高抵抗膜付きスペーサと上下基板すなわちフェースプレート(以下、「FP」という。)およびリアプレート(以下、「RP」という。)との間の電気的接合が不十分であり、接合部付近に電荷が集中することが要因として考えられる。この点を解決する提案として特開平8−180821号公報や特開平10−144203号公報のように、スペーサのFP側の端面およびRP側の端面を100〜1000ミクロン程度の範囲で金属または高抵抗膜より抵抗率の低い材料で被覆することにより、上下基板との電気的コンタクトを確保するとともにフェースプレートからの反射電子(反射電子)の入射による帯電を抑制する手法がある。
【0029】
これらの高抵抗膜の付与手段や放出電子の軌道制御と後述する電気的コンタクトを目的とした低抵抗膜部分形成によっても、フェースプレートの素材や膜厚、形状、陽極加速電圧、等の電子線装置の他の設計パラメータによっては、スペーサ上の帯電の抑制が不十分であり、発光点の変位やスペーサ付近での部分的な微少放電の発生などの問題があった。
【0030】
これらの帯電の原因の詳細は明らかにはなっていないが、以下のような背景が要因となっていると考えられる。
【0031】
後述するスペーサの容量や抵抗を実効的に増大させる要因が存在すること、若しくは、スペーサに近接する冷陰極素子3112の非選択期間に最近接以外の冷陰極素子3112からの反射電子や陰極との接合付近の電界集中領域からの異常な電界放出に曝されていること等がスペーサの帯電の要因となっていると推測される。また、後述するスペーサ表面の二次電子放出係数が設計上制御されていないこともスペーサの帯電の要因となっていると考えられる。
【0032】
[背景1] スペーサ表面の高抵抗膜の緩和時定数による制限
スペーサ表面の任意の領域における帯電と緩和の過程の進行は、一般に誘電体の帯電モデルを適用することで、注入電流に対する帯電電位の時間遅延として考慮することができる。
【0033】
図4は、実効的注入電流icがスペーサ表面の任意の位置zに電流源から供給され、注入領域から上下電極を見た容量抵抗成分によって、緩和するモデルを説明した図である。この図中、Vaは、電圧源から陽極に印加される電圧を意味し、icは、高さzh(hはスペーサの高さに相当、0<z<1)の位置に供給される実効的注入電流であり、二次電子電流と一次電子電流の差に一致する。C1、R1は注入領域と陽極との間の緩和時定数を規定する静電容量値、抵抗値を意味し、C2、R2は注入領域と陰極との間の緩和時定数を規定する静電容量値、抵抗値を意味する。このとき、抵抗と容量が高さ方向において一様に分布しているとき、スペーサの抵抗Rと容量Cを用いて、C1、C2、R1、R2は、それぞれ、C/(1−z)、R(1−z)、C/z、Rzと記述される。
【0034】
任意の位置の注入電流に対して、互いに重ねあわせの原理が成立するから、図4のように、陽極陰極間に電圧源により高圧Va印加し、着目領域位置zに真空側から入射する電子電流を出入りの差分をとった値である実効的注入電流Icとして扱い、これを電流源として供給する等価回路で定式化して帯電過程を考えて一般性を失わずにスペーサ上の任意の高さの領域の電位を規定できる。
【0035】
以下に、スペーサの構成として好適な構成を考案するために、具体的に本発明の電子線放出装置において好適な絶縁性もしくは高抵抗膜付きスペーサ上の帯電電位の緩和過程の定式化を行う。簡単の為に、電気定数のスペーサ表面上の分布が均一であることを仮定する。先ず、スペーサ表面への実効的な注入電荷速度を電流源が供給する電流量として扱い入射電子のエネルギー分布入射角度分布を考慮して定式化すると、
電子放出素子からの放出電子電流量 Ie
高さzh(0<z<1)における入射電子量割合 βij
高さzh(0<z<1)における二次電子放出係数 δij
添字i,jはそれぞれ、入射エネルギーと入射角度に対応する
位置zにおける一次電子電流量Ip
Ip=ΣΣIpij=ΣΣβij×Ie
位置zにおける二次電子電流量Is
Is=ΣΣδij×Ipij=ΣΣδij×βij×Ie
位置zにおける電荷注入速度Ic
Ic=ΣΣ(δij−1)×Ipij=ΣΣ(δij−1)×βij×Ie
と表される。
【0036】
最終的に注入電荷速度Icは、
【0037】
【数1】
Figure 0004115050
と記述できる。
【0038】
ただし、PはP=ΣΣ(δij−1)×βijで記述され、Ieには独立の係数であるが、帯電の進行により、実際には変化することが予想される。
【0039】
次に、注入領域からみたスペーサ膜の容量と抵抗の配置は、簡単のためにスペーサの高さ方向(陽極陰極間の高圧印加方向に一致)に抵抗と容量の変動が存在しないと仮定して考える。このとき、陽極・陰極からみたスペーサの面方向の抵抗と容量をR,C、スペーサの高さをh、注入領域の高さをzh、(0≦z≦1、陽極側z=1)とすると、注入領域上下に存在する電気定数は位置zに対応して規定される。さらに、陽極・陰極間は電圧源により電圧が印加されているので実効的インピーダンスZが0として捉えられる。従って、注入された帯電電荷は、注入領域の上下に位置する抵抗と容量のそれぞれの並列抵抗、並列容量を通じて緩和されると理解される。位置zにある注入領域とGNDとの間の抵抗は、z(1−z)R、容量は、C/z+C/(1−z)であり、緩和パスの応答時定数τは、元のスペーサ抵抗容量積に一致しCRとなる。
【0040】
このときの任意の場所の電位は、前述の等価回路図4における全閉路に電流に関する微分方程式をたてて得られた解から、時間の関数として記述される。
【0041】
電子放出素子の連続的な駆動条件下で、電子放出開始時刻をt=0とすると、最終的に、注入領域の帯電電位の進行過程を表すΔV(t)は
【0042】
【数2】
Figure 0004115050
となり、抵抗値Rと実効的注入電流Icの積に依存していることがわかる。
【0043】
帯電の時間的進行を、図5に示す様に、横軸に時間、縦軸に電子放出素子からのエミッション電流量とスペーサ上の帯電電位電子放出時間をとり、休止時間(すなわち選択期間、非選択期間)としてt1秒、t2秒毎に繰り返す駆動をしたときについて考えると、一般式(3)より注入領域の最初の周期(t1+t2秒)の終了時の帯電電位ΔVは
【0044】
【数3】
Figure 0004115050
となり、t2>>τ又はt1<<τの条件以外では、近傍の素子の駆動毎に帯電が蓄積していくことが予想される。以上がスペーサの帯電の緩和過程の記述である。
【0045】
一方、表示素子としては、選択期間t1中の放出電子量に依存してビーム位置が変化すること(Duty依存)が問題となるが、このような発光位置のDuty依存は、放出電子量(Ieとパルス幅の積)に対する一般式(3)の示すΔVの変化として捉えることができるから、一般式(3)の両辺を、放出電子量(Ieとパルス幅の積)で微分する。
【0046】
【数4】
Figure 0004115050
となるが、駆動条件や材料定数により簡単化され、絶縁性材料である場合や選択時間が非常に短い場合はCR=τ>>t1が成立し、
【0047】
【数5】
Figure 0004115050
低抵抗材料である場合や選択時間が非常に長い場合はCR=τ<<t1が成立し、
【0048】
【数6】
Figure 0004115050
上記の定式化をもとに、発光位置のDuty依存すなわち、選択期間における階調依存を規定するパラメータを説明する。
【0049】
陽極陰極間の加速電圧を維持する条件から、スペーサは表面方向にある程度の絶縁性もしくは高抵抗性を有していることが好ましい。そのため、通常は任意の位置における帯電電位のDuty依存を考慮する場合、一般式(6)を適用することが好ましい。したがって、Duty依存を抑制するためには、スペーサ材料の誘電率を大きくするか断面積を大きくすることが要求されるが、誘電率の材料上の制御可能範囲は比抵抗に比較して極端に狭く、膜厚に関しても、プロセス上の理由から効果的な大きさを確保することはできない。したがって、パラメータPを抑制することが必要となる。
【0050】
さらには、休止期間における帯電緩和の効果を高めるという観点から見ると、前述の一般式(4)で説明したように抵抗と静電容量から規定される時定数より短い繰り返し周期でスペーサに電荷が注入されれば電荷が蓄積されてしまう。仮にスペーサ表面の高抵抗膜の緩和時定数が、電子放出素子のライン非選択期間t2秒(≒選択期間×走査ライン数)より小さい材料を適用していても、累積帯電が形成されていることがあり、抵抗値の制御による緩和時間τの設計だけでは帯電防止策としては不十分であると考えられる。
【0051】
いずれにしても、抵抗値と容量の制御のみでは帯電を抑制するのに好適な条件を設計することは難しく、二次電子放出係数を制御することが必要である。
【0052】
[背景2] 一般に二次電子放出係数は入射電子の入射角依存性が大であり、 高入射角化により指数関数的に二次電子放出係数δが倍増すること
一般に、図14のように一次電子が平滑な表面に入射した場合の二次電子放出係数は、その入射角をθ[度](−90<θ<90)、入射エネルギーをEp[keV]、入射電子の膜中の侵入距離をd[Å]、二次電子の吸収係数をα[1/Å]、膜中の二次電子生成に必要な一次電子の平均エネルギーξ[eV]、表面から真空への二次電子の脱出確率をBとすると、一次電子の膜中でのエネルギー損失過程を記述するパラメータA、nによって、以下のような一般式(0)により定量的に記述される。
【0053】
【数7】
Figure 0004115050
ただし、上記一般式の中のパラメータα、γ、dpは下記のような関係式で規定される。
【0054】
【数8】
Figure 0004115050
上記一般式(0)の示す二次電子放出エネルギーの入射エネルギー依存特性は、一般にピークを有した山型の特性を示し、多くの場合、二次電子放出係数δのピーク値が1を超え、δ=1を満足する入射エネルギーを2つ有している。この2つのクロスポイントエネルギー間の入射エネルギーにおいては二次電子放出係数が正となり正電荷の発生を意味している。二つのクロスポイントエネルギーのうち小さい方を第1クロスポイントエネルギーE1、大きい方を第二クロスポイントE2と称する。
このとき、一般式(0)において、垂直入射すなわちθ=0度で規格化した二次電子放出係数の入射角依存度が、斜め入射による二次電子放出増倍効果を評価する指標となりうる。
これを、以下に一般式(1)として示す。
【0055】
【数9】
Figure 0004115050
ただし、ここにおいても、パラメータm1、m2は、
1=0.68273、m2=0.86212
の値を有する定数である。
【0056】
ただし、ここでm0は二次電子の吸収係数αと一次電子の侵入距離dの積であるαdに一致し、入射エネルギーの関数であり、正の実数をとりうる。m0のことをその性質より二次電子放出係数の入射角度増倍係数と称することにする。上記一般式(1)において、任意の入射エネルギー条件において入射角|θ|に対して単調増加傾向を示し、90度入射条件近傍で急激に増加する。これは、斜め入射により、二次電子の膜中の生成部位が膜表面に近い浅いところに分布が移動するため、再結合により消失されずに真空中に放出される割合が増加するためである。このことは、見かけ上、二次電子の吸収係数αがαcosθに減少したこととして理解できる。実際のスペーサ材料として平滑面に形成された平滑な膜においては、例えば、多くの帯電防止膜が正の二次電子放出係数を有するエネルギーすなわち第1クロスポイントエネルギーより大でありかつ第二クロスポイントより小なエネルギーである入射エネルギーが1keV(=1.602×10-16J)の件で二次電子放出係数の入射角度増倍係数m0が10より大きな値を有し、入射角の増大による正の帯電が拡大し、スペーサ材料の正帯電の大きな原因となっている。この二次電子放出係数の高入射角増倍効果を図7の黒い四角で示す。
[背景3] スペーサに対する入射角分布が大きく、さらに高入射角な入射電子が支配的となっていること
スペーサ表面への電子の入射経路はさまざまに存在しているが、大きく3経路に代表される。第一の経路は、電子放出素子からの放出電子の直接入射であり、入射角度は、スペーサ近傍の電場の歪みの程度や他の装置の設計値によるが80度〜86度程度と高入射角度かつ高入射エネルギーの入射モードをとる。また、スペーサと近傍放出電子素子との距離が近いため、非常に入射電子量が多くなることが特徴である。第二の経路はフェースプレートから周囲に反射した反射電子の間接入射であり、入射角度は、0から高入射角まで分布し、入射エネルギーも分布をもつが、第一経路の入射エネルギーよりは小さい。第三の経路は、第一第二の入射電子もしくは、スペーサと陰極の接点付近の電界集中点から電界放出された電子のスペーサ表面への再入射である。第三の経路は、スペーサ表面の形状や帯電電位の分布があるが、局所的により多く正帯電している領域に電子が再入射しやすい為に生じると考えられる。この第三の経路も入射角は分布をもち、通常、加速電圧として沿面方向に数〜数10kV/cm程度の高電界が印加されているため、垂直入射から変調され高入射角となる。したがって、いずれの経路を経た入射電子も入射角度分布をもち、高入射角の入射電子により固体内部に形成した正電荷により実効的な電荷注入が行われる。上記、入射モードのうち、問題点となる正帯電に支配的となるのは、通常は第1経路の直接入射電子であるが、駆動状態や電子放出素子の設計に依存していて、必ずしも、フェースプレートからの反射電子や次項で述べる多重散乱電子の再入射が問題とならないわけではない。
【0057】
[背景4] 表面の多重電子放出
一旦スペーサ表面から放出された二次電子は、大きくても50eV(=8.01×10-18J)程度と比較的小さな初期エネルギーを有している。空間中で陽極陰極間の電界からエネルギーを受けるが、陽極に到達する電子のほかにスペーサが正に帯電している状況が多く発生する為、スペーサ上の正帯電領域に再突入する電子が多く存在する。これらは、比較的低入射エネルギーでかつ高入射角で入射と放出を交互に繰り返しながらスペーサ上に累積的に正帯電を蓄積させていく為、問題である。したがって、上記の多重電子放出を抑制することが課題である。
【0058】
上記背景を整理すると、背景1より、膜の誘電率と抵抗値の選択範囲には制限があり、抵抗値設計だけでは不十分な場合が存在し、膜への実効的な注入電流量を制限することすなわち、二次電子放出係数を制限することが重要であることがわかる。
【0059】
さらに、背景2,3より、実際の電子放出素子においては高入射角の帯電が支配的となっているため、二次電子放出係数の入射角度依存と絶対値を低下させることがスペーサ表面の設計上の課題である。さらには、背景4より、多重散乱電子による累積的な正帯電を抑制するために、電子の累積的な放出現象を減らすことが必要であり、これらが本発明の技術的課題である。
【0060】
以上スペーサを例に挙げて述べてきたように、電子線装置内で、気密容器内に電子照射を受け得る部材が存在し、該部材の帯電による影響を緩和することが望まれる場合がある。該影響としては、電子の照射位置の変動や沿面放電の発生などである。本願では、該影響を緩和できる構成を実現できる発明を提供する。
【0061】
【課題を解決するための手段】
上記一般式(0)(1)は経験的に、ほとんどの材料において満足され、二次電子放出係数の入射角度増倍係数m0は実験値を一般式(1)にフィッティング することで求められ、再現性も高いので、二次電子放出係数の入射角度依存性の評価の指標とすることができる。
【0062】
本発明者等の詳細なる検討によれば、スペーサ材料として好適とされている多くの低二次電子放出係数を有する無機材料は、強い入射角度依存性を有し二次電子放出係数の入射角度増倍係数m0は10以上の値を有する。このため斜め入射 が多い電子線放出型の画像表示装置内のスペーサの正帯電の大きな要因となる。
【0063】
[理論式からの理想状態]
二次電子放出係数の入射角度増倍係数m0を小さくし、かつ垂直入射の二次電 子放出係数δ0 をも低減する為にはどうすればよいか。本発明者等の詳細なる検討の結果、以下のような要件を満たすことで、上記課題を達成することができることが分かった。すなわち、入射角依存性を緩和するためには、大きく分けて二つの手法をとることが考えられる。
【0064】
入射角自体の一様性を緩和する手法、もしくは、材料側の特性として、表面効果すなわち一次電子と二次電子の侵入長の比d/λを少なくする方法が考えられる。
【0065】
▲1▼一次電子の入射角を分散
表面と見なす界面の法線の方向に微少な分布を持たせることにより、入射角度が外部から規定される角度に限定されずに局所的に定義された入射角がマクロに定義された角度にたいして分布をもつことになり、入射角依存性が緩和する。入射角の依存性は90度入射近傍で急激に増大する特性を示す為、入射角を分散させ緩和する効果は大きい。
【0066】
▲2▼一次電子と二次電子の侵入長の比の低減
固体中の侵入長(penetration depth)は自由電子密度ρZeff /Aeff の逆数 に比例するので自由電子密度を大きくとれば二次電子放出係数の入射角度増倍係数m0を小さくすることが可能となる。Zeff /Aeff は水素以外の元素は、2 〜2.5の範囲をとり、ρの変化に比較し小さいので、侵入長は、固体の比重ρにより規定されている。すなわち、同じ入射エネルギーの一次電子では密度ρの大な膜中ほど侵入長は小さくなる。そこで、二次電子放出係数の入射角度依存係数m0を抑制することは、m0=d/λ(但しλは二次電子の脱出深さであり、λ=1/α)であるから、一次電子と二次電子の媒質中における侵入距離の比を抑制することとして理解できる。
【0067】
しかしながら、均一の一材料系では上記λとdの関係を独立に制御することが非常に困難であり、本願発明者等による検討の結果、スペーサの帯電を考慮する上で特に問題となる正帯電する条件下で多くの場合、二次電子放出係数の入射角度増倍係数m0が第1クロスポイントエネルギーE1以上でかつ第2クロスポイントエネルギーE2以下の一次電子に対して10以上の値となることが分かった。
【0068】
本発明者等の詳細なる検討の結果、上記▲1▼▲2▼の作用を機能させる為の構成としては、下記に示す構造があることがわかった。
【0069】
それは、表面の位置を膜厚方向に分布を持つ構成をとることにより、脱出深さλを分散させて深さ方向に増大させる。固体中の多くの領域で電子のエネルギーの差からλ・dであるため、表面位置の分散に伴うdの増加率はλの増加率に比べて微少であり、結果としてd/λは小さな値となり、二次電子放出係数の入射角度増倍係数m0は低減する。上述の表面の膜厚方向の位置の分散を持たせる手 法は、局所的に表面が内部にもぐみこみ入り組んだようなネットワーク構造をとることにより実現される。
本発明者等の詳細なる検討の結果、このような入り組んだ構造としての具体例は、必ずしも、スペーサの最表面が凹凸を有している構成に限定されずに、最表面が平滑でも入射角度依存係数が小さい構成が作製可能であることが分かった。
【0070】
これら手法によりλの増大が計られ、好適な設計を施すことにより二次電子放出係数の入射角度増倍係数m0が従来例に比較して3分の1以下程度となり、m0が3程度までに減少させることが可能となること分かった。
【0071】
ここで、本願では、以下のように二次電子放出係数の測定及び二次電子放出係数の入射角度倍増係数m0の決定を行う。
【0072】
まず二次電子放出係数は、汎用の走査型電子顕微鏡SEMの装置に電子電流電流計を備えたものを使用する。一次電子電流はファラデーカップを用いる。二次電子電流量は検出器としてコレクター(MCP等を使うことができる)を備えたものを用いて確定する。また、資料部を通過する資料電流と一次電子電流と二次電子電流の連続則の関係を用いて資料電流と一次電子電流から求めてもよい。二次電子放出係数の入射角度増倍係数m0は、同一の入射エネルギー条件下で、入射角度を0度及び0度以外の角度で測定することにより得ることができる。特に入射角度を変えて測定した二次電子放出係数δθ値を、θ−δ特性としてプロットし、一般式(1)に最小自乗法による回帰分析(フィッティング)を行うことにより確定するとよい。本願では、二次電子放出係数を、入射角度が0度、20度、40度、60度及び80度のときの二次電子放出係数をそれぞれ測定して、上記フィッティングを行っている。スポット径としては、第1の領域と第2の領域を同時に照射できる、サイズとする。真空度は10-7Torr(1.3×10-5Pa)以下とし、室温(20℃)で測定する。
【0073】
<RuO2を代表とする複数侵入長のネットワーク系材料>
前記の表面が入り組んだネットワーク構造による二次電子放出量の入射角依存性の低減作用は、次のように理解される。
【0074】
高抵抗膜部で走行する、二次電子と一次電子はともに媒質内部の原子と相互作用しながら衝突、散乱を繰り返し、エネルギーを失っていく。このとき電子が通過する媒質の電子密度に、侵入長とエネルギー減少率は強く依存しており電子密度の大きな媒質中では散乱確率が高いので侵入長は小さくなる。さらに、一定の侵入距離あたりのエネルギー減少率が大きく、単位深さあたりの二次電子生成量は増大する。電子密度が大きな構造すなわち比重が大きな材料は比重が小さな材料に比較して、電子の侵入長が小さく、媒質中での二次電子生成量が大きくなる。
【0075】
電子の侵入長と生成量の差を考慮して、これらの電子密度の異なる媒質の界面において、生成した二次電子の挙動を考えると、微視的に見て電子密度大の領域から電子密度小の領域に二次電子が放出している現象が発生していると考えられる。
【0076】
ここで、上記の界面が凹凸を形成し表面積を増大させる方向に形成されている場合、電子の侵入長の大きな低電子密度側の領域を走行しながら、再度、高電子密度領域との界面に到達してエネルギーを失う。誘電分極として膜中に電荷は或る一定時間残留するが、結局、正孔と再結合し最終的には膜内部で消失する。結局これらの大部分は最終的な真空への放出がなされずに真空への二次電子放出量は低減する。
【0077】
本願の実施の形態では、前記の入り組んだ界面を形成する前記電子密度の異なる2領域として、2つの異なる材料を混合したものを用いている。特に、第1の材料によって得られる第1の領域内で、第2の材料によって得られる第2の領域がネットワークを構成することにより、好適に入り組んだ界面を形成している。
【0078】
表1に本発明の実施の形態により実現される作用をまとめた。
【0079】
【表1】
Figure 0004115050
この構造は、電子の密度の差により形成される侵入長の異なる領域を界面としてとらえることで、二次電子の抑制機能を有しており、電子密度の異なる界面が膜内において分布する構成をとることにより、上述の材料に限定されずに、同様な効果を実現できる。
【0080】
本願に関わる電子線装置の発明は以下のように構成される。
【0081】
電子放出素子を有する電子源と、前記電子源より放出される電子が照射されるターゲットとを内包する気密容器を有し、該気密容器内の前記電子源と前記ターゲットとの間にスペーサを有する電子線装置であって、
前記スペーサは、第1成分と、該第1成分より電子密度の大きい第2成分とを含む混合体からなる膜で表面が被覆されており、該膜の第2成分は膜内部においてネットワーク構造を形成していることを特徴とする電子線装置。
【0082】
この構成により、第1の部材(スペーサとなる。以下、同様とする。)で帯電が生じることによる影響を抑制することができる。ここで第1の部材は、気密容器中に設けられるものであるが、気密容器内においては、様々な位置に電子が飛翔する可能性があるので、気密容器内の如何なる場所に第1の部材があっても本発明は有効である。電子源から出力される電子の軌道近傍に第1の部材が存在する構成においては本発明は特に有効である。例えば、気密容器内において、電子源と該電子源から出力される電子のターゲット領域との間に第1の部材がある場合である。
【0083】
上記発明において、前記第2の領域の電子密度は前記第1の領域の電子密度よりも大きいとよい。特には、前記第2の領域の電子密度は前記第1の領域の電子密度の1.5倍以上であると好ましい。
【0084】
また、前記第2の領域は導電性を有する物であると好ましい。ネットワークを構成する第2の領域が導電性を有することにより膜に導電性を好適に与えることができる。
【0085】
また上記各発明において、前記第1の領域はガラス成分を有するものであるとよい。
【0086】
また上記各発明において、前記第2の領域が、酸化ルテニウム、Pd−Ag、炭素、酸化モリブデン、LaB−酸化錫、酸化タンタル、MoSi2、NbSi2、TaSi2、MをBi,Pb,AlのいずれかとするM2Ru27-xの少なくともいずれかを含んでいるとよい。
【0087】
また上記各発明において、前記第1の領域が、酸化珪素、酸化硫黄、酸化ホウ素、アルミナの少なくともいずれかを含むガラス成分を有しているとよい。
【0088】
また上記各発明において、前記膜は前記第1の領域を構成するための第1の材料と、前記第2の領域を構成するための第2の材料とを含む混合物を、加熱することにより得られる膜であったり、特には、前記膜は前記第1の領域を構成するための第1の材料と、前記第2の領域を構成するための第2の材料とを含む混合物を、前記第1の材料の軟化点以上に加熱することにより得られる膜であったり、前記膜は前記第1の領域を構成するための第1の材料と、前記第2の領域を構成するための第2の材料とを含む混合物を、600℃以上に加熱することにより得られる膜であったりする。
【0089】
また上記各発明において、前記膜は前記第1の領域を構成するための第1の材料と、前記第2の領域を構成するための第2の材料とを重量比で10:1から1:1の範囲の割合で含む混合物からなる膜であるとよい。
【0090】
また、前記第1の部材は、無アルカリガラスまたは低アルカリガラス上に前記膜を有するものであったり、セラミックス上に前記膜を有するものであったりする。
【0091】
前記セラミックスはアルミナとジルコニアを含むものであるとよい。また前記セラミックスに占めるジルコニアの割合が30から90重量%であるとよい。また、前記セラミックスはアルミナを主成分とするものであるとよい。
【0092】
また上記各発明において、前記膜は、107[Ω/□]〜1014[Ω/□]の面積抵抗値を有しているとよい。
【0093】
また上記各発明において、前記膜は、該膜を平滑基板上に平滑表面を有するように形成した際に、垂直入射条件で測定した二次電子放出係数が3.5以下となる組成の膜であるとよい。
【0094】
また上記各発明において、前記膜において、表面の酸素濃度が膜内部の酸素濃度よりも大であるとよい。
【0095】
また上記各発明において、前記膜は、スパッタ法、真空蒸着法、湿式印刷、スプレイ法、もしくはディッピング法のいずれかの方法により好適に形成しうる。
【0096】
また上記各発明において、前記第1の部材は、前記電子源と当接しており、前記第1の部材は、前記膜である第1の膜と、前記電子源との当接部に設けた高導電性膜とを有しており、前記第1の膜と高導電性膜とは接触しているとよい。
【0097】
また上記各発明において、前記第1の部材は、前記気密容器内に設けられ前記電子源より放出される電子を制御する電極と当接しており、前記第1の部材は、前記膜である第1の膜と、前記電極との当接部に設けた高導電性膜とを有しており、前記第1の膜と高導電性膜とは接触しているとよい。
【0098】
ここで、上記高導電性膜は、前記第1の膜よりも低い面積抵抗を有するとよい。特に高導電性膜の面積抵抗値は、第1の膜の面積抵抗値よりも1桁以上低いとよい。高導電性膜と第1の膜とが接触することにより、第1の膜に不均一な電荷が存在しても、高導電性膜膜の存在により、電荷の不均一を緩和することができる。第1の部材と電子源もしくは電極とが当接する構成における当接部に高導電性膜を有する構成においては、例えば図1に示すように、基板1、第1の膜2、高導電性膜3の順に配置し、高導電性膜が電子源もしくは電極に直接当接する第1の形態を採用してもよく、また、基板1、高導電性膜3、第1の膜2の順に配置し、第1の膜2が電子源もしくは電極に直接当接する第2の形態を採用してもよい。第1の形態においては、第1の膜は高導電性膜を介して電子源もしくは電極に電気的に接続されることになるのはもちろんのこと、第2の形態においても、当接部における第1の膜の電気抵抗は、膜厚方向では小さくなるので、第1の膜のある部分において発生した電荷は、高導電性膜及び当接部の第1の膜を介して電子源もしくは電極に移動することができる。すなわち、第1の膜は高導電性膜を介して電子源もしくは電極に電気的に接続されることになる。
【0100】
また、上記各発明は、前記気密容器内部に前記電子源より放出される電子を制御する電極を更に有する構成とすることができる。具体的には該電極としては、電子源より放出される電子をターゲットの側に加速する電位が与えられる加速電極であったりする。上記各発明は、前記電子源が有する電子放出素子と前記電極の間の印加電圧が3kV以上である構成において特に有効である。
【0101】
また、前記電極を有する構成において、前記第1の部材の膜は、前記電子源及び前記電極の双方に電気的に接続されると好適である。膜と電子源との電気的接続とは、膜が電子源が有する配線などの電極に電気的に接続されることによって実現できる。
【0102】
上記各発明において、前記電子源は、電子放出素子として冷陰極素子を有するものが好適である。冷陰極素子としては、表面伝導型電子放出素子を好適に用いることができる。また、上記各発明において、電子源が有する電子放出素子は、電子放出の際に、電子源の主面と平行な方向の電界成分を有する電界が生じるものである場合に特に有効である。
【0103】
また、上記各発明において、前記ターゲットは、電子の照射により画像を形成するものであるとよい。前記ターゲットとしては蛍光体を備えるものを好適に採用し得る。
【0104】
上記各発明において、電子源としては、複数の行配線と複数の列配線とで電子放出素子をマトリクス配線した電子源を好適に採用し得る。単純マトリクスを構成し得る。
【0105】
また、電子放出機構とは別に変調用の制御電極を設ける構成も採用し得る。
【0106】
たとえば、並列に配置した複数の電子放出素子(好適には冷陰極素子)の個々を両端で接続した電子放出素子の行を複数配し、この配線と交差する方向に沿って、電子放出素子の上方に配した制御電極(グリッドとも呼ぶ)により電子放出素子からの電子を制御するはしご状配置の電子源を用いてもよい。
【0107】
また、本願は、上記の第1の部材そのものの発明も含んでいる。
【0108】
また、本願に関わる電子線装置で用いる部材の製造方法の発明の一つは以下のように構成される。
【0109】
電子放出素子を有する電子源と、前記電子源より放出される電子が照射されるターゲットとを内包する気密容器を有し、該気密容器内の前記電子源と前記ターゲットとの間にスペーサを有する電子線装置のスペーサの製造方法であって、
基材上に第1材料と第2材料との混合物を配置する工程と、前記第1材料の軟化点以上に加熱する工程とを有しており、該加熱する工程において前記第2材料がネットワーク構造を形成することを特徴とするスペーサの製造方法。
【0112】
上記各製造方法の発明において、前記第1の材料がガラス成分を有する場合に特に好適であり、また、前記基材は、前記ガラス成分の軟化点よりも軟化点が高いものであると好ましい。
【0113】
また、本発明の思想によれば、表示用として好適な画像形成装置に限るものでなく、感光性ドラムと発光ダイオード等で構成された光プリンタの発光ダイオード等の代替の発光源として、上述の画像形成装置を用いることもできる。またこの際、上述のm本の行方向配線とn本の列方向配線を、適宜選択することで、ライン状発光源だけでなく、2次元状の発光源としても応用できる。この場合、画像形成部材としては、以下の実施形態で用いる蛍光体のような直接発光する物質に限るものではなく、電子の帯電による潜像画像が形成されるような部材を用いることもできる。また、本発明の思想によれば、例えば電子顕微鏡のように、電子源からの放出電子の被照射部材が、蛍光体等の画像形成部材以外のものである場合についても、本発明は応用できる。従って、本発明は被照射部材を特定しない一般的電子線装置としての形態もとりうる。
【0114】
【発明の実施の形態】
以下に本発明の好ましい態様について説明する。
【0115】
以下で説明するスペーサはスペーサ基板とスペーサ基板の少なくとも一部を被覆する高抵抗膜とを有し、高抵抗膜は、第1の成分であるガラス成分と、第2の成分である導体成分とを含む混合体であり、第1と第2の成分は、高抵抗膜内で3次元状ネットワーク構造をとる。
【0116】
さらには第1の成分は、酸化珪素、酸化硫黄、酸化ホウ素、アルミナの少なくともいずれか一つを含むガラス成分からなり、かつ、第2の成分が、酸化ルテニウム、Pd−Ag、炭素、酸化モリブデン、LaB−酸化錫、酸化タンタル、MoSi2 、NbSi2 、TaSi2 、M2 Ru27-x (MはBi、Pb、Alのいずれか)の少なくともいずれか一成分を含む導体成分からなる。
【0117】
図1(a)は本実施形態の高抵抗膜付きスペーサの断面模式図であり、(b)は、高抵抗膜のネットワーク構造を示す模式図である。ここで、1は、スペーサ基板、2はスペーサ基板1の表面に形成した帯電防止を目的とした高抵抗膜である。高抵抗膜2は、ガラス成分よりなる成分1と導体成分よりなる成分2がお互いに絡み合うように3次元状のネットワークを形成している。成分1と成分2との界面は膜厚方向に分布しており、また、界面の法線方向は全方向に分布しているとみることができる。3は、電極とのスペーサとの間のオーミックなコンタクトを得る為に、必要に応じて設けられた低抵抗膜である。
【0118】
また、以下では上記、高抵抗膜付き基板をスペーサに用いた平面型の画像表示装置(電子線装置)の実施態様を説明しており、図8にその構造概略を示すように(詳細は後述)、複数の冷陰極素子1012を形成した基板1011と発光材料である蛍光膜1018を形成した透明なフェースプレート1017とをスペーサ1020を介して対向させた構造を有する画像表示装置であり、スペーサ1020が、ガラス成分と導体成分よりなる3次元状ネットワーク構造を有した帯電防止を目的とする高抵抗膜で被覆されていることを特徴とする画像表示装置である。
【0119】
[ネットワークの機能(二次電子放出帯電の入射角度依存性)]
図2から図3は、本発明の高抵抗膜付きスペーサの他の構造を示すものである。本発明のスペーサの高抵抗膜内部に存在する2成分の境界が果たす機能は、解決するべき課題の項で述べた複数の課題に対して、下記のような複数の効果を得ることができる。
【0120】
第一の効果としては、帯電量の多くの部分を占める高入射角度モードの入射電子の帯電量を減少させる効果である。このネットワークの効果によって、前記一般式(1)において定義される二次電子放出係数の入射角度増倍係数m0の減少 効果としてあらわれ、通常の無機酸化物、窒化物などの均一膜と比較して約1/3以下のレベルに抑制させることが可能となる。この効果は、特に、80度以上の高入射角となる最近接の電子放出素子からの直接入射電子に対して特に有効である。
【0121】
また、第二の効果として、微細なファラデーカップの集積体のように、二次電子を閉じ込める効果が得られ、δの絶対値を抑制する効果が得られる。
【0122】
さらには、第三の効果として、多重放出二次電子の抑制効果が挙げられる。放出された二次電子は、加速電界によりエネルギーを受け加速しながら陽極方向に軌道をとるが、放出直後のエネルギーが比較的小さいので、局所的な帯電領域に引っ張られスペーサ上に再突入する。このときδ−1倍の正電荷生成してしまう。このとき、通常の無機酸化物、窒化物などと比較して再突入が膜の内部の微細なネットワーク間で行われ、δ−1≦0か若しくはδ−1>0だが絶対値|δ−1|があまり大きくならない条件で再入射し正電荷の蓄積を抑制する効果を提供することができる。
【0123】
第四の効果として、陽極反射電子に対する入射角度抑制効果があげれる。
【0124】
スペーサへの入射電子の飛来経路はさまざまに分布しており、特にフェースプレートからの反射電子の再入射(以降FP反射電子と記述)においては、その放出方向は、ほぼ同心円状の分布が存在している為、反射電子は周囲の多方向に分布している。
【0125】
このとき、高圧印加電極方向から見たFP反射電子軌道の分布は、本発明者等による素子毎のスペーサ帯電のスペーサ、放出素子間距離および陽極印加電圧依存検討の結果、陽極基板(フェースプレートに備えられたメタルバック或いはアノード電極)からの反射電子は再近接(第1近接)のみならず第2、第3、第4近接の電子素子からの放出電子が含まれることがわかった。
【0126】
上記の飛程距離は、画像表示装置毎に変調を受けその影響度は一様ではないが、一般に高輝度を得ようとする目的から、蛍光体からの発光の利用効率を上げる為に設けられたアルミ電極などの部材の設置や加速電圧の高圧化でその影響は増倍し、帯電の原因の一つとなっている。この現象は、FP反射電子はスペーサから反射電子のフェースプレート上の反射位置までの距離に依存し、スペーサに近い素子ほど再入射量が多いことを意味するだけではなく、発光点からのFP反射電子のうちスペーサと近距離位置で反射されたものであるほど、遠方への入射点への再入射時の入射角が増倍されていることを意味する。このような理由から、斜めモードの反射電子に対する二次電子放出抑制効果として、ほぼ一様にランダムに形成された膜内部のネットワーク構造が全入射方向に対して有効に機能する。
【0127】
本発明では、2つの成分を用いて帯電を抑制する構成を実現するのであるが、2つの成分の混合比の調整により抵抗値の制御を行う厚膜抵抗体は、例えば”エレクトロニクス実装技術基礎講座 第3巻 膜回路形成技術の第62頁から76頁”や、”電気学会論文誌A、108巻 8号、昭63、第329頁から334頁、RuO2厚膜抵抗体の抵抗値とTCRに影響を及ぼす諸因子”に示されるように、ICの分野などでは知られている。
【0128】
ところが、本発明者等による検討の結果、これらの混合体の二次電子放出係数は、絶対値もその組成から予測される値よりは小さく、さらには、電子線放出装置内の構造部材表面に好適な特性として入射角度依存係数が非常に小さい特徴を有していることが分かった。この効果の要因の詳細は明らかでないが、入り組んだ構造と2つの成分の材料物性の特性の差からこれらの効果が得られると思われる。
【0129】
すなわち以下の実施形態で説明する構成において、第一の成分であるガラス材(一般に絶縁体もしくは高抵抗物質であり、二次電子放出により実効的に注入された正電荷が緩和されていく速度が遅い)は、二次電子放出係数の絶対値と材料の比重は、第2の成分である導体成分より小さい。たとえば、一般的な酸化ルテニウムペーストのガラス材として使われる、52PbO−35SiO2 −10Bi23 −3Al23 では、そのガラス成分の比重は、3.7g/cm3 ほどであり、一方、導体成分である酸化ルテニウムの比重は7.1g/cm3 である。前述の課題の項で述べたように、二次電子放出係数の入射角度増倍係数m0は一次電子の侵入長に比例し、かつ侵入長 は固体中の電子密度に逆比例するので、一般に比重が小さい固体は侵入長が大きく、入射角度依存係数が大きい。一方、第2の成分は、導電性に優れ、電荷の局所的な緩和を促す働きを持つが、一般に、高二次電子放出材料である場合が多いが、たとえば、本発明における導電体の一例である酸化ルテニウムは、ガラス成分に比較して比重が大きいことにより、一次電子の侵入長が小さく、二次電子放出係数の入射角度増倍係数m0も小さいといえる。
【0130】
これらの両成分が分相して境界を持つということにより、[酸化ルテニウムを代表とする高二次電子放出係数の導体成分]の[低二次電子放出係数のガラス成分]に対する関係は、二次電子放出という観点から見れば、実効的に[バルク]と[外部]の関係と見なされる。すなわち、二つの成分の境界は表面として働くと考えられる。このとき、本発明の導体成分は固体内部で複雑に入り組んだ3次元状ネットワークを有しているので、ちょうど、固体中に表面積が多く存在する膜、あたかも多孔質膜と同様の効果が得られる。この結果、両成分からなる高抵抗膜のマクロに定義された表面より深い位置にしかも分布した形で実効的な表面が多数存在することになり、マクロに定義される二次電子放出の入射角度依存は小さくなる。したがって、膜全体として、入射角増倍効果は抑制され、下記一般式(1)における二次電子放出係数の入射角度増倍係数m0が10以下であるよ うな表面が得られ、さらにより好ましい条件である二次電子放出係数の入射角度増倍係数m0が5以下の値をとることが可能となる。
【0131】
【数10】
Figure 0004115050
ただし、ここにおいても、パラメータm1、m2は、
1=0.68273、m2=0.86212
の値を有する定数であり、δθ、δ0はそれぞれ入射角θ、0度の一次電子に対する二次電子放出係数を示す。
【0132】
さらに、多孔質膜の特徴として、多数のファラデーカップが存在するように電流捕捉効果が働き、二次電子の絶対値も抑制されると考えられる。
【0133】
以上が、本実施態様における混合膜すなわちガラス成分と導体成分のネットワーク構造に関する主たる機能である。
【0134】
[形成手段]
本実施形態においては、これらの混合膜は、ガラスフリット成分と導体成分といった2成分からなるペーストの塗工工程と加熱乾燥工程より得られるので、湿式の作成プロセスに依る所として、原料の利用効率が高い、タクトタイムの短縮、真空減圧固定が不要などの、低コスト化効果が得られる点で有利である。
【0135】
なお、塗工工程と加熱乾燥工程とを合わせたものを湿式の作成プロセスといっている。
【0136】
[組成条件、焼成条件]
本発明においては、ガラス成分と導体成分といった比重もしくは電子密度の異なる2成分が立体的なネットワーク構造をとればよく、基本的に種々の帯電防止膜を使用することができるが、上記ネットワーク構造の境界に大きな表面積を得るという観点から、材料の混合比は2成分{例えば(ガラス成分):(導体成分)}の重量比が、10:1〜1:1であることが好ましい。後に述べる比抵抗の温度依存係数が大きく負になることを避ける目的からは、1/4以上であることが好ましい。
【0137】
さらには、実効的表面積を大きくする目的から、ガラス成分の間隙に導体成分を細かく入り込ませるために、加熱温度としてガラス成分の軟化点以上の温度を採用している。
【0138】
[スペーサ基板]
スペーサ基板が、高抵抗膜のペースト中のガラス成分の軟化点以上の耐熱を得るようにするために、基板の材料としては、アルミナなどのセラミック、ガラス、もしくは無アルカリガラス、低アルカリガラスを使用することが好ましい。さらに、画像形成装置が組み立て時の熱工程でフェースプレート若しくはリアプレートとスペーサの熱膨張率の相違により破壊することを防ぐために、必要に応じて、熱膨張係数を調整する目的で基板材料に熱膨張係数調整材料を添加することも可能である。
【0139】
熱膨張係数調整材料としては、たとえばスペーサ基板としてアルミナ基板を用いる場合にはジルコニア(酸化ジルコニウム)等を挙げることができる。例えば、熱膨張係数が80×10-7/℃から90×10-7/℃の間の青板ガラスよりなるフェースプレートにアルミナより成るスペーサ基板を有するスペーサを組み立てる際には、アルミナとジルコニアの重量混合比を70:30〜10:90とすることにより、スペーサ基板の熱膨張率を75×10-7/℃から95×10-7/℃とすることができる。アルミナとジルコニアの重量混合比は好適には50:50〜20:80である。熱膨張係数調整材料としては、酸化ランタン(La23)等のジルコニア以外の他の物質を使用することもできる。
【0140】
[高抵抗膜の抵抗値(高抵抗膜のδ,高抵抗膜の構成)]
高抵抗膜の作成(塗工)手法としては、既存の帯電防止膜作成プロセスが適用できる。たとえば、湿式印刷法、エアゾール法、ディッピング法等を適用することができる。作成プロセスのローコスト化という観点からはディッピング法などの簡便なる液相プロセスが好ましい。
【0141】
さらには、高抵抗膜の二次電子放出係数は低い方が好ましく、平滑膜の二次電子放出係数として、ピーク値が3.5以下であることがより好ましい。すなわち、平滑基板上に形成された平滑膜表面に対する垂直入射条件で測定した二次電子放出係数が3.5以下であることがより好ましい。さらには、膜の化学的安定性という観点から、表面層が膜内部に比較して高酸化状態にあることが好ましい。
【0142】
本発明の画像表示装置において、上記スペーサ1020の一方の辺は冷陰極素子を形成した基板1011上の配線に電気的に接続されている。また、その対向する辺は冷陰極素子より放出した電子を高いエネルギーで発光材料(蛍光膜1018)に衝突させるための加速電極(メタルバック1019)に電気的接続される。すなわち、スペーサの表面に形成された帯電防止膜にはほぼ加速電圧を帯電防止膜の抵抗値で除した電流が流れる。
そこで、スペーサの抵抗値Rsは帯電防止および消費電力からその望ましい範囲に設定される。帯電防止の観点から面積抵抗(sheet resistivity)R/□は1014Ω/□以下であることが好ましい。十分な帯電防止効果を得るためには1013Ω/□以下がさらに好ましい。面積抵抗の下限はスペーサ形状とスペーサ間に印加される電圧により左右されるが、107 Ω/□以上であることが好ましい。
【0143】
高抵抗膜の厚みtは、下限としては一次電子の侵入長とネットワーク構造の成長深さを考慮し、上限としては、膜応力による剥がれなどを考慮すると、0.1μm以上10μm以下であることが望ましい。
【0144】
面積抵抗R/□はρ/tであり、以上に述べたR/□とtの好ましい範囲から、帯電防止膜の比抵抗ρは102〜1011 Ωcmが好ましい。さらに面積抵抗と膜厚のより好ましい範囲を実現するためには、ρは105 〜109 Ωcmとするのが良い。
【0145】
スペーサは上述したようにその上に形成した帯電防止膜を電流が流れることにより、あるいはディスプレイ全体が動作中に発熱することによりその温度が上昇する。帯電防止膜の抵抗温度係数が大きな負の値であると温度が上昇した時に抵抗値が減少し、スペーサに流れる電流が増加し、さらに温度上昇をもたらす。そして電流は電源の限界に達するまで増加しつづける。このような電流の熱暴走が発生する抵抗温度係数の値は経験的に負の値で絶対値が1%以上である。すなわち、帯電防止膜の抵抗温度係数は−1%未満であることが望ましい。
【0146】
本発明のスペーサの帯電防止膜は、成分比の制御による抵抗制御の他に、添加材による抵抗値の温度依存特性の制御を行うことができる。このときは、膜のネットワーク構造にはあまり大きな変化を及ぼさずに制御できる点で有利である。添加材としては、金属酸化物が優れている。金属酸化物の中でも、クロム、ニッケル、銅等の遷移金属酸化物が好ましい材料である。
本発明帯電防止膜を平面型の画像表示装置のスペーサ帯電防止に対して説明したが、これに限らず他の用途における帯電防止膜として使用することができる。
【0147】
また、前記高抵抗膜を設けたスペーサが上下基板との接触部に低抵抗膜を有することを特徴とすることにより、スペーサと陽極・陰極との接合部近傍の局所的な電荷の蓄積を抑制することが可能となる。また、低抵抗膜の抵抗値は、上下基板との電気的接合が良好にする目的から、その面積抵抗として前記高抵抗膜の抵抗値の1/10以下であり、かつ107 [Ω/□]以下であることが望ましい。さらには、前記電子放出素子は、冷陰極素子であり、さらには、電極間に電子放出部を含む導電性膜を有する電子放出素子であり、さらに、表面伝導型電子放出素子であることを特徴とすることが素子の構造が簡単でかつ高輝度が得られることからより好ましい。
【0148】
また、前記ターゲットに、入力信号に応じて前記電子放出素子から放出された電子を照射して画像を形成する画像形成装置として、本技術を適用した電子線装置を応用することができる。前記ターゲットとしては、画像記録という観点からさまざまな材料により、潜像を形成できるが、蛍光体から成ることにより安価に動画像を記録表示できる。
【0149】
[画像表示装置概要]
次に、本発明を適用した画像表示装置の表示パネルの構成と製造法について、具体的な例を示して説明する。
【0150】
図8は、実施形態に用いた表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【0151】
図中、1015はリアプレート、1016は側壁、1017はフェースプレートであり、1015〜1017により表示パネルの内部を真空に維持するための気密容器を形成している。気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、例えばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏400〜500度で10分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。また、上記気密容器の内部は10-6[Torr](1.33×10-4Pa)程度の真空に保持されるので、大気圧や不意の衝撃などによる気密容器の破壊を防止する目的で、耐大気圧構造体として、スペーサ1020が設けられている。
【0152】
次に、本発明の画像形成装置に用いることができる電子放出素子基板について説明する。
【0153】
本発明の画像形成装置に用いられる電子源基板は複数の冷陰極素子を基板上に配列することにより形成される。
【0154】
冷陰極素子の配列の方式には、冷陰極素子を並列に配置し、個々の素子の両端を配線で接続するはしご型配置(以下、「はしご型配置電子源基板」と称する。)や、冷陰極素子の一対の素子電極のそれぞれX方向配線、Y方向配線を接続した単純マトリクス配置(以下、「マトリクス型配置電子源基板」と称する。)が挙げられる。なお、はしご型配置電子源基板を有する画像形成装置には、電子放出素子からの電子の飛翔を制御する電極である制御電極(グリッド電極)を必要とする。
【0155】
リアプレート1015には、基板1011が固定されているが、該基板上には冷陰極素子1012がN×M個形成されている。(N,Mは2以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。例えば、高品位テレビジョンの表示を目的とした画像表示装置においては、N=3000,M=1000以上の数を設定することが望ましい。)前記N×M個の冷陰極素子は、M本の行方向配線1013とN本の列方向配線1014により単純マトリクス配線されている。前記、1011〜1014によって構成される部分をマルチ電子ビーム源と呼ぶ。
【0156】
本発明の画像表示装置に用いるマルチ電子ビーム源は、冷陰極素子を単純マトリクス配線もしくは、はしご型配置した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。
【0157】
したがって、例えば表面伝導型電子放出素子やFE型、あるいはMIM型などの冷陰極素子を用いることができる。
【0158】
次に、冷陰極素子として表面伝導型電子放出素子(後述)を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【0159】
図11に示すのは、図8の表示パネルに用いたマルチ電子ビーム源の平面図である。基板1011上には、後述の図10で示すものと同様な表面伝導型電子放出素子1012が配列され、これらの素子は行方向配線1013と列方向配線1014により単純マトリクス状に配線されている。行方向配線1013と列方向配線1014の交差する部分には、電極間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。
【0160】
図11のB−B′に沿った断面を、図12に示す。
【0161】
なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線1013、列方向配線1014、電極間絶縁層(不図示)、および表面伝導型電子放出素子1012の素子電極と導電性薄膜を形成した後、行方向配線1013および列方向配線1014を介して各素子に給電して通電フォーミング処理(後述)と通電活性化処理(後述)を行うことにより製造した。
【0162】
本実施形態においては、気密容器のリアプレート1015にマルチ電子ビーム源の基板1011を固定する構成としたが、マルチ電子ビーム源の基板1011が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子ビーム源の基板1011自体を用いてもよい。
【0163】
また、フェースプレート1017の下面には、蛍光膜1018が形成されている。本実施形態はカラー画像表示装置であるため、蛍光膜1018の部分にはCRTの分野で用いられる赤、緑、青の3原色の蛍光体が塗り分けられている。各色の蛍光体は、例えば図13(a)に示すようにストライプ状に塗り分けられ、蛍光体のストライプの間には黒色の導電体1010が設けてある。導電体1010を設ける目的は、電子ビームの照射位置に多少のずれがあっても表示色にずれが生じないようにすることや、外光の反射を防止して表示コントラストの低下を防ぐこと、電子ビームによる蛍光膜のチャージアップを防止することなどである。黒色の導電体1010には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【0164】
また、3原色の蛍光体の塗り分け方は前記図13(a)に示したストライプ状の配列に限られるものではなく、例えば図13(b)に示すようなデルタ状配列や、それ以外の配列(例えば図14)であってもよい。
【0165】
なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜1018に用いればよく、また黒色の導電体1010は必ずしも用いなくともよい。
また、蛍光膜1018のリアプレート側の面には、CRTの分野では公知のメタルバック1019を設けてある。メタルバック1019を設けた目的は、蛍光膜1018が発する光の一部を鏡面反射して光利用率を向上させることや、負イオンの衝突から蛍光膜1018を保護することや、電子ビーム加速電圧を印加するための電極として作用させることや、蛍光膜1018を励起した電子の導電路として作用させることなどである。メタルバック1019は、蛍光膜1018をフェースプレート基板1017上に形成した後、蛍光膜表面を平滑化処理し、その上にAlを真空蒸着する方法により形成した。なお、蛍光膜1018に低電圧用の蛍光体材料を用いた場合には、メタルバック1019は用いなくてもよい。
【0166】
また、本実施形態では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板1017と蛍光膜1018との間に、例えばITOを材料とする透明電極を設けてもよい。
【0167】
図9は図8のA−A′の断面模式図であり、各部の番号は図8に対応している。スペーサ1020は絶縁性部材1の表面に帯電防止を目的とした高抵抗膜11を成膜し、かつフェースプレート1017の内側(メタルバック1019等)および基板1011の表面(行方向配線1013または列方向配線1014)に面したスペーサの当接面3および接する側面部5に低抵抗膜21を成膜した部材からなるもので、上記目的を達成するのに必要な数だけ、かつ必要な間隔をおいて配置され、フェースプレートの内側および基板1011の表面に接合材1041により固定される。また、高抵抗膜は、絶縁性部材1の表面のうち、少なくとも気密容器内の真空中に露出している面に成膜されており、スペーサ1020上の低抵抗膜21および接合材1041を介して、フェースプレート1017の内側(メタルバック1019等)および基板1011の表面(行方向配線1013または列方向配線1014)に電気的に接続される。ここで説明される態様においては、スペーサ1020の形状は薄板状とし、行方向配線1013に平行に配置され、行方向配線1013に電気的に接続されている。
【0168】
スペーサ1020としては、基板1011上の行方向配線1013および列方向配線1014とフェースプレート1017内面のメタルバック1019との間に印加される高電圧に耐えるだけの絶縁性を有し、かつスペーサ1020の表面への帯電を防止する程度の導電性を有する必要がある。
【0169】
スペーサ1020の絶縁性部材1としては、例えば石英ガラス、Na等の不純物含有量を減少したガラス、ソーダライムガラス、アルミナ等のセラミックス部材等が挙げられる。なお、絶縁性部材1はその熱膨張率が気密容器および基板1011を成す部材と近いものが好ましい。
【0170】
スペーサ1020を構成する低抵抗膜21は、高抵抗膜11を高電位側のフェースプレート1017(メタルバック1019等)および低電位側の基板1011(配線1013,1014等)と電気的に接続する為に設けられたものであり、以下では、中間電極層(中間層)という名称も用いる。中間電極層(中間層)は以下に列挙する複数の機能を有することが出来る。
【0171】
▲1▼高抵抗膜11をフェースプレート1017および基板1011と電気的に接続する。
【0172】
既に記載したように、高抵抗膜11はスペーサ1020表面の帯電を防止する目的で設けられたものであるが、高抵抗膜11をフェースプレート1017(メタルバック1019等)および基板1011(配線1013,1014等)と直接或いは当接材1041を介して接続した場合、接続部界面に大きな接触抵抗が発生し、スペーサ1020の表面に発生した電荷を速やかに除去できなくなる可能性がある。これを避ける為に、フェースプレート1017、基板1011および当接材1041と接触するスペーサ1020の当接面3或いは側面部5に低抵抗の中間層を設けた。
【0173】
▲2▼高抵抗膜11の電位分布を均一化する。
【0174】
冷陰極素子1012より放出された電子は、フェースプレート1017と基板1011の間に形成された電位分布に従って電子軌道を成す。スペーサ1020の近傍で電子軌道に乱れが生じないようにする為には、高抵抗膜11の電位分布を全域にわたって制御する必要がある。高抵抗膜11をフェースプレート1017(メタルバック1019等)および基板1011(配線1013,1014等)と直接或いは当接材1041を介して接続した場合、接続部界面の接触抵抗の為に、接続状態のむらが発生し、高抵抗膜11の電位分布が所望の値からずれてしまう可能性がある。これを避ける為に、スペーサ1020がフェースプレート1017および基板1011と当接するスペーサ端部(当接面3或いは側面部5)の全長域に低抵抗の中間層を設け、この中間層部に所望の電位を印加することによって、高抵抗膜11全体の電位を制御可能とした。
【0175】
▲3▼放出電子の軌道を制御する。
【0176】
冷陰極素子1012より放出された電子は、フェースプレート1017と基板1011の間に形成された電位分布に従って電子軌道を成す。スペーサ近傍の冷陰極素子1012から放出された電子に関しては、スペーサ1020を設置することに伴う制約(配線、素子位置の変更等)が生じる場合がある。このような場合、歪みやむらの無い画像を形成する為には、放出された電子の軌道を制御してフェースプレート1017上の所望の位置に電子を照射する必要がある。フェースプレート1017および基板1011と当接する面の側面部5に低抵抗の中間層を設けることにより、スペーサ1020近傍の電位分布に所望の特性を持たせ、放出された電子の軌道を制御することが出来る。
【0177】
低抵抗膜21は、高抵抗膜11に比べ1桁以上低い抵抗値を有する材料を含有するものから選択すればよく、Ni,Cr,Au,Mo,W,Pt,Ti,Al,Cu,Pd等の金属、あるいは合金、およびPd,Ag,Au,RuO2 ,Pd−Ag等の金属や金属酸化物とガラス等から構成される印刷導体、あるいはIn23 −SnO2 等の透明導体およびポリシリコン等の半導体材料等より適宜選択される。
【0178】
接合材1041はスペーサ1020が行方向配線1013およびメタルバック1019と電気的に接続するように、導電性をもたせる必要がある。すなわち、導電性接着材や金属粒子や導電性フィラーを添加したフリットガラスが好適である。
【0179】
また、図8において、Dx1〜DxmおよびDy1〜DynおよびHvは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Dx1〜Dxmはマルチ電子ビーム源の行方向配線1013と、Dy1〜Dynはマルチ電子ビーム源の列方向配線1014と、Hvはフェースプレートのメタルバック1019と電気的に接続している。
【0180】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を10-7[Torr](1.33×10-5Pa)程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜(不図示)を形成する。ゲッター膜とは、例えばBaを主成分とするゲッター材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は1×10-5乃至1×10-7[Torr](1.33×10-5Pa)の真空度に維持される。
【0181】
以上説明した表示パネルを用いた画像表示装置は、容器外端子Dx1乃至Dxm、Dy1乃至Dynを通じて各冷陰極素子1012に電圧を印加すると、各冷陰極素子1012から電子を放出する。それと同時にメタルバック1019に容器外端子Hvを通じて数百[V]乃至数[kV]の高圧を印加すると、上記放出された電子が加速し、フェースプレート1017の内面に衝突する。これにより、蛍光膜1018をなす各色の蛍光体が励起されて発光し、画像が表示される。
【0182】
通常、冷陰極素子である本発明の表面伝導型電子放出素子1012への印加電圧は12〜16[V]程度、メタルバック1019と冷陰極素子1012との距離dは0.1[mm]から8[mm]程度、メタルバック1019と冷陰極素子1012間の電圧は0.1[kV]から10[kV]程度である。
【0183】
以上、本発明の実施形態の表示パネルの基本構成と製法、および画像表示装置の概要を説明した。
【0184】
次に、前記実施形態の表示パネルに用いたマルチ電子ビーム源の製造方法について説明する。本発明の画像表示装置に用いるマルチ電子ビーム源は、冷陰極素子を単純マトリクス状に配列しこれらを配線した電子源或いは冷陰極素子を梯子状に配列しこれらを配線した電子源あれば、冷陰極素子の材料や形状あるいは製法に制限はない。したがって、例えば表面伝導型電子放出素子やFE型、あるいはMIM型などの冷陰極素子を用いることができる。
【0185】
ただし、表示画面が大きくてしかも安価な画像表示装置が求めるられる状況のもとでは、これらの冷陰極素子の中でも、表面伝導型電子放出素子が特に好ましい。すなわち、FE型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するには不利な要因となる。また、MIM型では、絶縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、これも大面積化や製造コストの低減を達成するには不利な要因となる。その点、表面伝導型電子放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。また、発明者らは、表面伝導型電子放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。したがって、高輝度で大画面の画像表示装置のマルチ電子ビーム源に用いるには、最も好適であると言える。そこで、上記実施形態の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型電子放出素子を用いた。そこで、まず好適な表面伝導型電子放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【0186】
[表面伝導型電子放出素子の好適な素子構成と製法]
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型電子放出素子の代表的な構成には、平面型と垂直型の2種類が挙げられる。
【0187】
[平面型の表面伝導型電子放出素子]
まず最初に、平面型の表面伝導型電子放出素子の素子構成と製法について説明する。図10に示すのは、平面型の表面伝導型電子放出素子の構成を説明するための平面図(a)および断面図(b)である。図中、1011は基板、1102と1103は素子電極、1104は導電性薄膜、1105は通電フォーミング処理により形成した電子放出部、1113は通電活性化処理により形成した膜である。
【0188】
基板1011としては、例えば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上に例えばSiO2 を材料とする絶縁層を積層した基板、などを用いることができる。
【0189】
また、基板1011上に基板面と平行に互いに対向して設けられた素子電極1102と1103は、導電性を有する材料によって形成されている。例えば、Ni,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,Ag等をはじめとする金属、あるいはこれらの金属の合金、あるいはIn23 −SnO2 をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。素子電極1102,1103を形成するには、例えば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法(例えば印刷技術)を用いて形成してもさしつかえない。
【0190】
素子電極1102と1103の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Lは通常は数百Åから数百μmの範囲から適当な数値を選んで設計されるが、なかでも画像表示装置に応用するために好ましいのは数μmより数十μmの範囲である。また、素子電極の厚さdについては、通常は数百Åから数μmの範囲から適当な数値が選ばれる。
【0191】
また、導電性薄膜1104の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜(島状の集合体も含む)のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【0192】
微粒子膜に用いた微粒子の粒径は、数Åから数千Åの範囲に含まれるものであるが、なかでも好ましいのは10Åから200Åの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極1102あるいは1103と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数Åから数千Åの範囲のなかで設定するが、なかでも好ましいのは10Åから500Åの間である。
【0193】
また、微粒子膜を形成するのに用いられうる材料としては、例えば、Pd,Pt,Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,W,Pbなどをはじめとする金属や、PdO,SnO2 ,In23 ,PbO,Sb23 などをはじめとする酸化物や、HfB2 ,ZrB2 ,LaB6 ,CeB6 ,YB4 ,GdB4 などをはじめとする硼化物や、TiC,ZrC,HfC,TaC,SiC,WCなどをはじめとする炭化物や、TiN,ZrN,HfNなどをはじめとする窒化物や、Si,Geなどをはじめとする半導体や、カーボンなどが挙げられ、これらの中から適宜選択される。
【0194】
以上述べたように、導電性薄膜1104を微粒子膜で形成したが、その面積抵抗値については、103〜107Ω/□の範囲に含まれるよう設定した。
【0195】
なお、導電性薄膜1104と素子電極1102および1103とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図10の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極の順序で積層してもさしつかえない。
【0196】
また、電子放出部1105は、導電性薄膜1104の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。亀裂は、導電性薄膜1104に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数Åから数百Åの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図10においては模式的に示した。
【0197】
また、薄膜1113は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部1105およびその近傍を被覆している。薄膜1113は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【0198】
薄膜1113は、単結晶グラファイト、多結晶グラファイト、非晶質カーボンのいずれかか、もしくはそれら混合物であり、膜厚は500[Å]以下とするが、300[Å]以下とするのがさらに好ましい。なお、実際の薄膜1113の位置や形状を精密に図示するのは困難なため、図10においては模式的に示した。また、平面図(a)においては、薄膜1113の一部(1105の上層部)を除去した素子を図示した。
【0199】
以上、好ましい素子の基本構成を述べたが、実施形態においては以下のような素子を用いた。
【0200】
すなわち、基板1011には青板ガラスを用い、素子電極1102と1103にはNi薄膜を用いた。素子電極1102,1103の厚さdは1000[Å]、電極間隔Lは2[μm]とした。
【0201】
微粒子膜の主要材料としてPdもしくはPdOを用い、微粒子膜の厚さは約100[Å]、幅Wは100[μm]とした。
【0202】
次に、好適な平面型の表面伝導型電子放出素子の製造方法について説明する。図15の(a)〜(e)は、表面伝導型電子放出素子の製造工程を説明するための断面図で、各部材の符号は前記図10と同一である。
【0203】
1)まず、図15(a)に示すように、基板1011上に素子電極1102および1103を形成する。
【0204】
形成するにあたっては、あらかじめ基板1011を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる。堆積する方法としては、例えば、蒸着法やスパッタ法などの真空成膜技術を用いればよい。その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、(a)に示した一対の素子電極1102、1103を形成する。
【0205】
2)次に、同図(b)に示すように、導電性薄膜1104を形成する。
【0206】
形成するにあたっては、まず前記(a)の基板に有機金属溶液を塗布してから乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である。具体的には、本実施形態では主要元素としてPdを用いた。また、実施形態では塗布方法として、ディッピング法を用いたが、それ以外の例えばスピンナー法やスプレイ法を用いてもよい。
【0207】
また、微粒子膜で作られる導電性薄膜1104の成膜方法としては、本実施形態で用いた有機金属溶液の塗布による方法以外の、例えば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【0208】
3)次に、同図(c)に示すように、フォーミング用電源1110から素子電極1102と1103の間に適宜の電圧を印加し、通電フォーミングを行って、電子放出部1105を形成する。
【0209】
通電フォーミング処理とは、微粒子膜で作られた導電性薄膜1104に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分(すなわち電子放出部1105)においては、薄膜に適当な亀裂が形成されている。なお、電子放出部1105が形成される前と比較すると、形成された後は素子電極1102と1103の間で計測される電気抵抗は大幅に増加する。
【0210】
通電方法をより詳しく説明するために、図16に、フォーミング用電源1110から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜1104をフォーミングする場合には、パルス状の電圧が好ましく、本実施形態の場合には同図に示したようにパルス幅T1の三角波パルスをパルス間隔T2で連続的に印加した。その際には、三角波パルスの波高値Vpfを、順次昇圧した。また、電子放出部1105の形成状況をモニターするためのモニターパルスPmを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計1111で計測した。
【0211】
実施形態においては、例えば10-5[Torr](1.33×10-3Pa)程度の真空雰囲気下において、例えばパルス幅T1を1[msec]、パルス間隔T2を10[msec]とし、波高値Vpfを1パルスごとに0.1[V]ずつ昇圧した。そして、三角波を5パルス印加するたびに1回の割りで、モニターパルスPmを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Vpmは0.1[V]に設定した。そして、素子電極1102と1103の間の電気抵抗が1×106[Ω]になった段階、すなわちモニターパルス印加時に電流計1 111で計測される電流が1×10-7[A]以下になった段階で、フォーミング処理にかかわる通電を終了した。
【0212】
なお、上記の方法は、本実施形態の表面伝導型電子放出素子に関する好ましい方法であり、例えば微粒子膜の材料や膜厚、あるいは素子電極間隔Lなどを表面伝導型電子放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【0213】
4)次に、図15(d)に示すように、活性化用電源1112を使用して素子電極1102と1103の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。
【0214】
通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部1105に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。(図においては、炭素もしくは炭素化合物よりなる堆積物を部材1113として模式的に示した。)なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には100倍以上に増加させることができる。
【0215】
具体的には、10-5乃至10-4[Torr](1.33×10-3乃至1.33×10-2Pa)の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物1113は、単結晶グラファイト、多結晶グラファイト、非晶質カーボンのいずれか、もしくはその混合物であり、膜厚は500[Å]以下、より好ましくは300[Å]以下である。
【0216】
通電方法をより詳しく説明するために、図17(a)に、活性化用電源1112から印加する適宜の電圧波形の一例を示す。本実施形態においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には、矩形波の電圧Vacは14[V]、パルス幅T3は1[msec]、パルス間隔T4は10[msec]とした。なお、上述の通電条件は、本実施形態の表面伝導型電子放出素子に関する好ましい条件であり、表面伝導型電子放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【0217】
図15(d)に示す1114は該表面伝導型電子放出素子から放出される放出電流Ieを捕捉するためのアノード電極で、直流高電圧電源1115および電流計1116が接続されている。(なお、基板1011を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極1114として用いる。)活性化用電源1112から電圧を印加する間、電流計1116で放出電流Ieを計測して通電活性化処理の進行状況をモニターし、活性化用電源1112の動作を制御する。電流計1116で計測された放出電流Ieの一例を図17(b)に示すが、活性化用電源1112からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ieは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ieがほぼ飽和した時点で活性化用電源1112からの電圧印加を停止し、通電活性化処理を終了する。
【0218】
なお、上述の通電条件は、本実施形態の表面伝導型電子放出素子に関する好ましい条件であり、表面伝導型電子放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【0219】
以上のようにして、図15(e)に示す平面型の表面伝導型電子放出素子を製造した。
【0220】
[垂直型の表面伝導型電子放出素子]
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型電子放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型電子放出素子の構成について説明する。
【0221】
図18は、垂直型の基本構成を説明するための模式的な断面図であり、図中の1201は基板、1202と1203は素子電極、1206は段差形成部材、1204は微粒子膜を用いた導電性薄膜、1205は通電フォーミング処理により形成した電子放出部、1213は通電活性化処理により形成した薄膜である。
【0222】
垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方(1202)が段差形成部材1206上に設けられており、導電性薄膜1204が段差形成部材1206の側面を被覆している点にある。したがって、前記図10の平面型における素子電極間隔Lは、垂直型においては段差形成部材1206の段差高Lsとして設定される。なお、基板1201、素子電極1202および1203、微粒子膜を用いた導電性薄膜1204については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材1206には、例えばSiO2 のような電気的に絶縁性の材料を用いる。
【0223】
次に、垂直型の表面伝導型電子放出素子の製法について説明する。図19の(a)〜(f)は、製造工程を説明するための断面図で、各部材の符号は前記図18と同一である。
【0224】
1)まず、図19(a)に示すように、基板1201上に素子電極1203を形成する。
【0225】
2)次に、同図(b)に示すように、段差形成部材を形成するための絶縁層を積層する。絶縁層は、例えばSiO2 をスパッタ法で積層すればよいが、例えば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
【0226】
3)次に、同図(c)に示すように、絶縁層の上に素子電極1202を形成する。
【0227】
4)次に、同図(d)に示すように、絶縁層の一部を、例えばエッチング法を用いて除去し、素子電極1203を露出させる。
【0228】
5)次に、同図(e)に示すように、微粒子膜を用いた導電性薄膜1204を形成する。形成するには、前記平面型の場合と同じく、例えば塗布法などの成膜技術を用いればよい。
【0229】
6)次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する。(図15(c)を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい。)
7)次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる。(図15(d)を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい。)
以上のようにして、図19(f)に示す垂直型の表面伝導型電子放出素子を製造した。
【0230】
[画像表示装置に用いた表面伝導型電子放出素子の特性]
以上、平面型と垂直型の表面伝導型電子放出素子について素子構成と製法を説明したが、次に画像表示装置に用いた素子の特性について述べる。
【0231】
図20に、画像表示装置に用いた素子の、(放出電流Ie)対(素子印加電圧Vf)特性、および(素子電流If)対(素子印加電圧Vf)特性の典型的な例を示す。なお、放出電流Ieは素子電流Ifに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、2本の特性は各々任意単位で図示した。
【0232】
画像表示装置に用いた素子は、放出電流Ieに関して以下に述べる3つの特性を有している。
【0233】
第一に、ある電圧(これを「閾値電圧Vth」と呼ぶ。)以上の大きさの電圧を素子に印加すると急激に放出電流Ieが増加するが、一方、閾値電圧Vth未満の電圧では放出電流Ieはほとんど検出されない。
【0234】
すなわち、放出電流Ieに関して、明確な閾値電圧Vthを持った非線形素子である。
【0235】
第二に、放出電流Ieは素子に印加する電圧Vfに依存して変化するため、電圧Vfで放出電流Ieの大きさを制御できる。
【0236】
第三に、素子に印加する電圧Vfに対して素子から放出される電流Ieの応答速度が速いため、電圧Vfを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【0237】
以上のような特性を有するため、表面伝導型電子放出素子を画像表示装置に好適に用いることができた。例えば多数の素子を表示画面の画素に対応して設けた画像表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Vth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Vth未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【0238】
また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、階調表示を行うことが可能である。
【0239】
[多数素子を単純マトリクス配線したマルチ電子ビーム源の構造]
次に、上述の表面伝導型電子放出素子を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【0240】
図11に示すのは、前記図8の表示パネルに用いたマルチ電子ビーム源の平面図である。基板1011上には、前記図10で示したものと同様な表面伝導型電子放出素子1012が配列され、これらの素子は行方向配線電極1003と列方向配線電極1004により単純マトリクス状に配線されている。行方向配線電極1003と列方向配線電極1004の交差する部分には、電極間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。
【0241】
図11のB−B′に沿った断面を、図12に示す。
【0242】
なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線電極1013、列方向配線電極1014、電極間絶縁層(不図示)、および表面伝導型電子放出素子1012の素子電極とを導電性薄膜を形成した後、行方向配線電極1013および列方向配線電極1014を介して各素子に給電して通電フォーミング処理と通電活性化処理を行うことにより製造した。
【0243】
[駆動回路構成(および駆動方法)]
図21は、NTSC方式のテレビ信号に基づいてテレビジョン表示を行う為の駆動回路の概略構成をブロック図で示したものである。同図中、表示パネル1701は前述した表示パネルに相当するもので、前述した様に製造され、動作する。また、走査回路1702は表示ラインを走査し、制御回路1703は走査回路1702へ入力する信号等を生成する。シフトレジスタ1704は1ライン毎のデータをシフトし、ラインメモリ1705は、シフトレジスタ1704からの1ライン分のデータを変調信号発生器1707に出力する。同期信号分離回路1706はNTSC信号から同期信号を分離する。
【0244】
以下、図21の装置各部の機能を詳しく説明する。
【0245】
まず表示パネル1701は、端子Dx1乃至Dxmおよび端子Dy1乃至Dyn、および高圧端子Hvを介して外部の電気回路と接続されている。このうち、端子Dx1乃至Dxmには、表示パネル1701内に設けられているマルチ電子ビーム源、すなわちm行n列の行列状にマトリクス配線された冷陰極素子を1行(n素子)ずつ順次駆動してゆく為の走査信号が印加される。一方、端子Dy1乃至Dynには、前記走査信号により選択された1行分のn個の各素子の出力電子ビームを制御する為の変調信号が印加される。また、高圧端子Hvには、直流電圧源Vaより、例えば5[kV]の直流電圧が供給されるが、これはマルチ電子ビーム源より出力される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【0246】
次に、走査回路1702について説明する。同回路は、内部にm個のスイッチング素子(図中、S1乃至Smで模式的に示されている)を備えるもので、各スイッチング素子は、直流電圧源Vxの出力電圧もしくは0[V](グランドレベル)のいずれか一方を選択し、表示パネル1701の端子Dx1乃至Dxmと電気的に接続するものである。S1乃至Smの各スイッチング素子は、制御回路1703が出力する制御信号Tscanに基づいて動作するものだが、実際には例えばFETのようなスイッチング素子を組み合わせることにより容易に構成することが可能である。なお、前記直流電圧源Vxは、図20に例示した電子放出素子の特性に基づき走査されていない素子に印加される駆動電圧が電子放出閾値電圧Vth電圧以下となるよう、一定電圧を出力するよう設定されている。
【0247】
また、制御回路1703は、外部より入力する画像信号に基づいて適切な表示が行われるように各部の動作を整合させる働きをもつものである。次に説明する同期信号分離回路1706より送られる同期信号Tsyncに基づいて、各部に対してTscanおよびTsftおよびTmryの各制御信号を発生する。同期信号分離回路1706は、外部から入力されるNTSC方式のテレビ信号から、同期信号成分と輝度信号成分とを分離する為の回路である。同期信号分離回路1706により分離された同期信号は、良く知られるように垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上、Tsync信号として図示した。一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上DATA信号と表すが、同信号はシフトレジスタ1704に入力される。
【0248】
シフトレジスタ1704は、時系列的にシリアルに入力される前記DATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、前記制御回路1703より送られる制御信号Tsftに基づいて動作する。すなわち、制御信号Tsftは、シフトレジスタ1704のシフトクロックであると言い換えることもできる。シリアル/パラレル変換された画像1ライン分(電子放出素子n素子分の駆動データに相当する)のデータは、Id1乃至Idnのn個の信号として前記シフトレジスタ1704より出力される。
【0249】
ラインメモリ1705は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路1703より送られる制御信号Tmryにしたがって適宜Id1乃至Idnの内容を記憶する。記憶された内容は、I′d1乃至I′dnとして出力され、変調信号発生器1707に入力される。
【0250】
変調信号発生器1707は、前記画像データI′d1乃至I′dnの各々に応じて、電子放出素子1012の各々を適切に駆動変調する為の信号源で、その出力信号は、端子Dy1乃至Dynを通じて表示パネル1701内の電子放出素子1015に印加される。
【0251】
図20を用いて説明したように、本発明に関わる表面伝導型電子放出素子は放出電流Ieに対して以下の基本特性を有している。すなわち、電子放出には明確な閾値電圧Vth(後述する実施形態の表面伝導型電子放出素子では8[V])があり、閾値Vth以上の電圧を印加された時のみ電子放出が生じる。また、電子放出閾値Vth以上の電圧に対しては、図20のグラフのように電圧の変化に応じて放出電流Ieも変化する。このことから、本素子にパネル状の電圧を印加する場合、例えば電子放出閾値Vth以下の電圧を印加しても電子放出は生じないが、電子放出閾値Vth以上の電圧を印加する場合には表面伝導型電子放出素子から電子ビームが出力される。その際、パルスの波高値Vmを変化させることにより出力電子ビームの強度を制御することが可能である。また、パルスの幅Pwを変化させることにより出力される電子ビームの電荷の総量を制御することが可能である。
【0252】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器1707として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。また、パルス幅変調方式を実施するに際しては、変調信号発生器1707として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【0253】
シフトレジスタ1704やラインメモリ1705は、デジタル信号式のものでもアナログ信号式のものでも採用できる。すなわち、画像信号のシリアル/パラレル変換や記憶が所定の速度で行われればよいからである。
【0254】
デジタル信号式を用いる場合には、同期信号分離回路1706の出力信号DATAをデジタル信号化する必要があるが、これには同期信号分離回路1706の出力部にA/D変換器を設ければよい。これに関連してメインメモリ115の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器に用いられる回路が若干異なったものとなる。すなわち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器1707には、例えばD/A変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発生器1707には、例えば高速の発振器および発振器の出力する波数を計数する計数器(カウンタ)および計数器の出力値と前記メモリの出力値を比較する比較器(コンパレータ)を組み合わせた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【0255】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器1707には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてシフトレベル回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路(VCO)を採用でき、必要に応じて電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【0256】
このような構成をとりうる本発明の適用可能な画像表示装置においては、各電子放出素子に、容器外端子Dx1乃至Dxm、Dy1乃至Dynを介して電圧を印加することにより、電子放出が生じる。高圧端子Hvを介してメタルバック1019あるいは透明電極(不図示)に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜1018に衝突し、発光が生じて画像が形成される。
【0257】
[はしご型電子源の場合]
次に、前述のはしご型配置電子源基板およびそれを用いた画像表示装置について図22および図23を用いて説明する。
【0258】
図22において、1011は電子源基板、1012は電子放出素子、1126のDx1〜Dx10は前記電子放出素子に接続する共通配線である。電子放出素子1012は、基板1011上に、X方向に並列に複数個配置される(これを素子行と呼ぶ)。この素子行を複数個基板上に配置し、はしご型電子源基板となる。各素子行の共通配線間に適宜駆動電圧を印加することで、各素子行を独立に駆動することが可能になる。すなわち、電子ビームを放出させる素子行には、電子放出閾値以上の電圧の電子ビームを、放出させない素子行には電子放出閾値以下の電圧を印加すればよい。また、各素子行間の共通配線Dx2〜Dx9を、例えばDx2,Dx3を同一配線とするようにしてもよい。
【0259】
図23は、はしご型配置の電子源を備えた画像形成装置の構造を示す図である。1120はグリッド電極、1121は電子が通過するための空孔、1122はDox1,Dox2…Doxよりなる容器外端子、1123はグリッド電極1120と接続されたG1,G2…Gnからなる容器外端子、1011は前述のように各素子行間の共通配線を同一配線とした電子源基板である。なお、図22、図23と同一の符号は同一の部材を示す。前述の単純マトリクス配置の画像形成装置(図8)との違いは、電子源基板1011とフェースプレート1017の間にグリッド電極1120を備えていることである。
【0260】
前述のパネル構造は、電子源配置が、マトリクス配線或いははしご型配置のいずれの場合でも、大気圧構造上必要に応じて、フェースプレート1017とリアプレート1015の間にスペーサ120を設けることができる。
【0261】
基板1011とフェースプレート1017の中間には、グリッド電極1120が設けられている。グリッド電極1120は、表面伝導型電子放出素子1012から放出された電子ビームを変調することができるもので、はしご型配置の素子行と直交して設けられたストライプ状の電極に電子ビームを通過させるため、各素子に対応して1個ずつ円形の開口1121が設けられている。グリッドの形状や設置位置は必ずしも図23のようなものでなくともよく、開口としてメッシュ状に多数の通過口を設けることもあり、また例えば表面伝導型電子放出素子の周囲や近傍に設けてもよい。
【0262】
容器外端子1122およびグリッド容器外端子1123は、図21の駆動回路と電気的に接続されている。
【0263】
本画像形成装置では、素子行を1行(1ライン)ずつ順次駆動(走査)していくのと同期してグリッド電極列に画像1ライン分の変調信号を同時に印加することにより、各電子ビームの蛍光体への照射を制御し、画像を1ラインずつ表示することができる。
【0264】
上記の2つの画像表示装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の思想に基づいて種々の変形が可能である。入力信号についてはNTSC方式を挙げたが、入力信号はこれに限るものではなく、PAL、SECAM方式など他、これらより多数の走査線からなるTV信号(例えば、高品位TV)方式をも採用できる。
【0265】
また、本発明によればテレビジョン放送の画像表示装置のみならずテレビ会議システム、コンピュータ等の画像表示装置に適した画像形成装置を提供することができる。さらには感光性ドラム等で構成された光プリンターとしての画像形成装置として用いることもできる。
【0266】
【実施例】
以下に、実施例を挙げて本発明をさらに詳述する。
【0267】
以下に述べる各実施例においては、マルチ電子ビーム源として、前述した、電極間の導電性微粒子膜に電子放出部を有するタイプのN×M個(N=3072、M=1024)の表面伝導型放出素子を、M本の行方向配線とN本の列方向配線とによりマトリクス配線(図8および図11参照)したマルチ電子ビーム源を用いた。
【0268】
[実施例1] アルミナ基板、板状、酸化ルテニウムペースト
本実施例で用いるスペーサを以下のように作成した。
【0269】
リアプレートと同質のソーダライムガラス基板と同じ熱膨張係数を有するようにジルコニアとアルミナを65:35の重量比で混合したセラミック基板を原形にして、研磨処理により、その外形寸法が、厚さ0.2mm、高さ3mm、長さ40mmとなるように形状加工した。このときの表面の粗さ平均値は300Åであった。この基板をa0とする。
【0270】
上記スペーサ基板a0を、成膜工程に先立って、先ず、純水、IPA、アセトン中で3分間超音波洗浄した後、80℃で30分間乾燥処理を施した後、UVオゾン洗浄を施し基板表面の有機物残基を取り除く処理を施した。
【0271】
次に、DuPont社製1108抵抗体ペーストを、印刷法により塗工し、加熱焼成炉にて、第1の成分の軟化点である約600℃より高い温度である800℃10分間の加熱乾燥工程に通した。このときの膜厚は、2μmであり、この時の膜表面の表面粗さは、180Åであった。この塗工と加熱工程を裏面にも行い、高抵抗膜を両面に形成した。酸化ルテニウム焼成膜は回り込みにより、すべての面を被覆しており、膜の連続性は良好であった。上記条件で同時成膜した膜の面積抵抗はR/□=2×109 Ω/□であり、二次電子放出係数の第一、第2クロスポイントエネルギーはそれぞれ、90eV(=1.442×10-17J)および5keV(=8.01×10-16J)であった。
【0272】
このコーティング膜(塗工膜)中の機能成分は、第2の成分の導体として酸化ルテニウム、第1の成分のガラス成分としてSiO2 とPbOであった。得られた膜を走査型電子顕微鏡で加速電圧を10kVとして観察すると、図1(b)の平面図と断面図のような酸化ルテニウム微粉末の凝集した3次元状ネットワークが観察された。図中、3aはガラス成分であり、3bは酸化ルテニウム微粒子、境界領域に認められる3cはRuがガラス成分中に溶出して形成した、中抵抗領域であった。
【0273】
ここで、前述の本実施例スペーサの試料表面の第1の領域と第2の領域のそれぞれに対して、(すなわち、3aの領域と3bと3cで作られる領域)入射エネルギー1keV(=1.602×10-16J)、2keV(=3.204×10-16J)、3keV(=4.806×10-16J)、5keV(=8.010×10-16J)および10keV(=1.602×10-15J)の5つのエネルギー範囲で、スポット径を50nm以下にして二次電子放出係数を測定し、それぞれの領域の入射エネルギー依存特性を得た。3a領域と3bと3cで作られる領域に対してそれぞれ測定して、エネルギー依存特性を得た。この特性を前述の一般式(0)に回帰分析フィッティングをかけて一般式(0’)に示したパラメータである電子侵入長dpのエネルギー依存係数である1/(An)を前記の2領域に対して決定した。
【0274】
ここで、電子侵入長dpの入射エネルギー依存特性は、実効的な電子密度Dと入射電子エネルギーEの関数として、一般式
dp=1/D*520*En(Å)
ここで、
電子密度はD(cm-3)
Eは入射エネルギー (keV)
と記述できるため、それぞれの領域の電子密度が決定される。本実施例の電子密度の比は、3a領域の測定値を3bと3cとからなる領域の測定値で規格化して求められるが、2であった。電子密度の比は1.5倍以上が好ましい。
【0275】
これに限らず本発明では種々のネットワーク系帯電防止膜を使用することが可能である。
【0276】
さらに、上下基板との接合部となる領域に下記の方法により低抵抗膜を形成した。接合部と平行に、200μmの帯状に10nm厚のチタン膜と200nm厚のPt膜をどちらもスパッタにより気相形成した。この際、Ti膜は、Pt膜の膜密着性を補強する下地層として設けた。こうして低抵抗膜付きスペーサ1020を得た。これをスペーサAとする。このときの低抵抗の膜厚は210nmであり、面積抵抗は10Ω/□であった。
【0277】
得られたスペーサAの膜構成は断面図として、図1(a)のようであった。
【0278】
スペーサAの二次電子放出係数の角度依存係数m0は、入射電子エネルギー1 kVに対して、3であった。
【0279】
本実施例では、前述した図8に示すスペーサ1020を配置した表示パネルを作製した。以下、図8および図9を用いて詳述する。まず、あらかじめ基板上に行方向配線電極1013、列方向配線電極1014、電極間絶縁層(不図示)、および表面伝導型放出素子1012の素子電極と導電性薄膜を形成した基板1011を、リアプレート1015に固定した。次に、前記スペーサAをスペーサ1020として基板1011の行方向配線1013上に等間隔で、行方向配線1013と平行に固定した。その後、基板1011の5mm上方に、内面に蛍光膜1018とメタルバック1019が付設されたフェースプレート1017を側壁1016を介し配置し、リアプレート1015、フェースプレート1017、側壁1016およびスペーサ1020の各接合部を固定した。基板1011とリアプレート1015の接合部、リアプレート1015と側壁1016の接合部、およびフェースプレート1017と側壁1016の接合部は、フリットガラス(不図示)を塗布し、大気中で400℃乃至500℃で10分以上焼成することで封着した。また、スペーサ1020は、基板1011側では行方向配線1013(線幅300[μm])上に、フェースプレート1017側ではメタルバック1019面上に、導電性のフィラーあるいは金属等の導電材を混合した導電性フリットガラス(不図示)を介して配置し、上記気密容器の封着と同時に、大気中で400℃乃至500℃で10分以上焼成することで、接着しかつ電気的な接続も行った。
【0280】
なお、本実施例においては、蛍光膜1018は、図14に示すように、各色蛍光体1301が列方向(Y方向)に延びるストライプ形状を採用し、黒色の導電体1010は各色蛍光体(R、G、B)1301間だけでなく、Y方向の各画素間をも分離するように配置された蛍光膜が用いられ、スペーサ1020は、黒色の導電体1010の行方向(X方向)に平行な領域(線幅300[μm])内にメタルバック1019を介して配置された。なお、前述の封着を行う際には、各色蛍光体1301と基板1011上に配置された各素子1013とを対応させなくてはいけないため、リアプレート1015、フェースプレート1017およびスペーサ1020は十分な位置合わせを行った。
【0281】
以上のようにして完成した気密容器内を排気管(不図示)を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Dx1〜DxmとDy1〜Dynを通じ、行方向配線電極1013および列方向配線電極1014を介して各素子1013に給電して前述の通電フォーミング処理と通電活性化処理を行うことによりマルチ電子ビーム源を製造した。次に、10-6[Torr](1.33×10-4Pa)程度の真空度で、不図示の排気管をガスバーナーで熱することで溶着し外囲器(気密容器)の封止を行った。
【0282】
最後に、封止後の真空度を維持するために、ゲッター処理を行った。
【0283】
以上のように完成した、図8および図9に示されるような表示パネルを用いた画像表示装置において、各冷陰極素子(表面伝導型放出素子)1012には、容器外端子Dx1〜Dxm、Dy1〜Dynを通じ、走査信号および変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子を放出させ、メタルバック1019には、高圧端子Hvを通じて高圧を印加することにより放出電子ビームを加速し、蛍光膜1018に電子を衝突させ、各色蛍光体1301(図14のR、G、B)を励起・発光させることで画像を表示した。なお、高圧端子Hvへの印加電圧Vaは3[kV]〜12[kV]の範囲で徐々に放電が発生する限界電圧まで印加し、各配線1013、1014間への印加電圧Vfは14[V]とした。高圧端子Hvへの8kV以上電圧を印加して連続駆動が一時間以上可能な場合に、耐電圧は良好と判断した。
【0284】
このとき、スペーサA近傍では、耐電圧は良好であった。さらに、スペーサAに近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサAを設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【0285】
[実施例2] 低アルカリ基板、板状、酸化ルテニウム
リアプレートと同質の低アルカリガラス基板を原形にして、ガラスの射出成形と鏡面研磨処理により、その外形寸法が、厚さ0.2mm、高さ3mm、長さ40mmとなるように形状加工した。このときの表面の粗さ平均値は100Åであった。この基板をg0とする上記スペーサ基板g0を、成膜工程に先立って、先ず、純水、IPA、アセトン中で3分間超音波洗浄した後、80℃で30分間乾燥処理を施した後、UVオゾン洗浄を施し基板表面の有機物残基を取り除く処理を施した。
【0286】
スペーサ基板として上記ガラス基板g0を用いたことと加熱上限温度を第1の成分であるガラス成分の軟化点とほぼ一致する600℃に設定したこと以外は、実施例1の作成方法と同様にして高抵抗膜で被覆し低抵抗膜を部分的に形成した。これに限らず、本発明では種々の基板を使用できる。たとえば、図2に示すような円柱型基板、図3に示すような角型等である。
【0287】
得られた膜の膜厚は2μm、膜の面積抵抗は、109 Ω/□であり、表面粗さは、160Åであった。膜は、回り込みによりすべての面を被覆しており、膜の連続性は良好であった。
【0288】
得られた膜を走査型電子顕微鏡で加速電圧を10kVとして観察すると、実施例1と同様に酸化ルテニウム微粉末の凝集したネットワークが観察された。
【0289】
さらに実施例1と同様にしてスパッタによる低抵抗膜を作成した。これをスペーサBとする。スペーサBの二次電子放出係数の角度依存係数m0は、入射電子 エネルギー1kVに対して、2.9であった。
【0290】
さらに、実施例1と同様にして、電子線放出素子を組み込んだリアプレート等とともに電子線放出装置を作成し、実施例1と同条件で、高圧印加および素子駆動を行った。
【0291】
このとき、スペーサB近傍では、耐電圧は良好であった。さらに、スペーサBに近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサBを設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【0292】
上記実施例では板状のスペーサとしたが、図2,3に示すように円柱状、角状など種々の形状のスペーサや部材に本発明は採用し得る。
【0293】
[比較例] 均一成分系スパッタ成膜スペーサ
高抵抗膜として金属窒化物をスパッタで成膜したこと以外は、実施例1と同様にしてスパッタによる高抵抗膜と低抵抗膜を形成したスペーサを作成した。これをスペーサfとした。高抵抗膜は以下の工程により作成した。
【0294】
基板表面に、帯電防止膜として、CrおよびAlのターゲットを高周波電源で同時スパッタすることにより、Cr−Al合金窒化膜を膜厚200nm形成した。スパッタガスはAr:N2 が1:2の混合ガスで全圧力は1mTorr(1.33×10-1Pa)である。上記条件で同時成膜した膜の面積抵抗はR/□=2×109 Ω/□であった。
【0295】
得られたスペーサfの表面粗さは、300Åであるが、高抵抗膜部分も剥がれなど無く、膜の連続性は良好であった。さらに、走査型電子顕微鏡で観察したところ、加速電圧を20kVまであげても、膜中にネットワーク構造は認められない均一な膜であることを確認した。スペーサfの二次電子放出係数の角度依存係数m0は、入射電子エネルギー1kVに対して、10.5であった。
【0296】
さらに、実施例1と同様にして、電子線放出素子を組み込んだリアプレート等とともに電子線放出装置を作成し、実施例1と同条件で、高圧印加および素子駆動を行った。
【0297】
このとき、スペーサf近傍では、耐電圧は良好であったが、素子を破壊するにはいたらなかったが、微少な放電が観測された。さらに、スペーサfに近い位置にある冷陰極素子1012からの放出電子による発光スポットは、スペーサ側に画素ピッチの0.2倍程度、引き寄せられていた。このことは、スペーサの帯電が発生し、スペーサfを設置したことにより、電子軌道に影響を及ぼすような電界の乱れが発生したことを示している。
【0298】
以上本発明による低抵抗膜を形成したスペーサa0、g0および比較例のスペーサfについて、表面形状、二次電子放出係数入射角度依存性、発光点変位、および陽極耐印加電圧について比較すると、スペーサa0、g0および比較例のスペーサfのすべてについてそのパネル特性としての電気的コンタクト、発光点変位、耐電圧は良好であり、電子線装置の耐真空スペーサとして適当な帯電防止用高抵抗膜付きスペーサを形成できた。なお、電気的コンタクトとは、低抵抗膜を介した、高抵抗膜と基板配線並びにフェースプレート配線とのコンタクトのことである。しかしながら、スペーサfに比べて、スペーサa0、g0は、二次電子放出係数の角度依存係数m0が1/2以下に減少しており、スペーサに入射する 斜め入射電子の帯電を抑制させる効果が得られた。さらには、二次電子の多重放出現象も抑制された為、ビームの安定性と放電抑制能力も高いスペーサが得られた。
【0299】
以上説明したように、以上説明してきた実施態様によれば、入射角度の緩和効果と二次電子の累積的な入射放出の抑止効果により、最近接電子源による、直接入射電子による帯電のみならずフェースプレートからの反射電子や、陽極印加電圧によってスペーサ縁面上を多重放出される累積的な放出電子の生成による帯電をも抑制したスペーサを提供することが可能となる。
【0300】
これにより、帯電に伴う発光点の変位や延面放電を抑制した優れた表示品位と長期信頼性のある電子線型の画像表示装置を作成することが可能になる。
【0301】
さらには、以上説明したスペーサは、導体成分とガラス成分の混合比もしくは微量の金属酸化物の添加により抵抗値の制御が容易であり、さらには、膜製造プロセスが塗工工程と加熱乾燥工程により実現できる為、材料の利用効率の高さと併せて、膜作成上プロセスの簡便性、ローコスト性においても、他のスパッタ成膜装置による成膜を前提とする帯電防止膜より有利である。
【0302】
【発明の効果】
本願に係わる発明によれば、電子線装置において、気密容器内の部材の帯電による影響を緩和することができる。また、表示品位が良好で長期信頼性のある画像表示装置を実現できる。
【図面の簡単な説明】
【図1】本発明の実施例に記載したスペーサの概略図。
a.本発明の実施例のスペーサ基板の断面図。
b.本発明の実施例のスペーサ基板の混合体のネットワーク構造を示す説明図。
【図2】本発明のスペーサである実施例の別の形態を示した説明図。
a.本発明の別の実施例である柱状スペーサの概観。
b.本発明の別の実施例である柱状スペーサの鉛直断面図。
【図3】本発明のスペーサである実施例の別の形態を示した説明図。
a.本発明の別の実施例である角型スペーサの概観。
b.本発明の別の実施例である角型スペーサの水平断面図。
【図4】二次電子放出効果を考慮した帯電電位の基本計算モデル。
【図5】帯電の蓄積効果を説明する駆動時間の例示を示す説明図。
【図6】一次電子入射角と二次電子放出の分布を示す説明図。
【図7】二次電子放出係数の入射角度θ依存特性を示す説明図。
【図8】本発明の実施形態である画像表示装置の、表示パネルの一部を切り欠いて示した斜視図。
【図9】本発明の本発明の実施形態である表示パネルのA−A′断面図。
【図10】本発明の実施形態で用いた平面型の表面伝導型電子放出素子の平面図(a)、断面図(b)。
【図11】本発明の実施形態で用いたマルチ電子ビーム源の基板の平面図。
【図12】本発明の実施形態で用いたマルチ電子ビーム源の基板の一部断面図。
【図13】表示パネルのフェースプレートの蛍光体配列を例示した平面図。
【図14】表示パネルのフェースプレートの蛍光体配列を例示した平面図。
【図15】平面型の表面伝導型電子放出素子の製造工程を示す断面図。
【図16】通電フォーミング処理の際の印加電圧波形。
【図17】通電活性化処理の際の印加電圧波形(a)、放出電流Ieの変化(b)。
【図18】本発明の実施形態で用いた垂直型の表面伝導型電子放出素子の断面図。
【図19】垂直型の表面伝導型電子放出素子の製造工程を示す断面図。
【図20】本発明の実施形態で用いた表面伝導型電子放出素子の典型的な特性を示すグラフ。
【図21】本発明の実施形態である画像表示装置の駆動回路の概略構成を示すブロック図。
【図22】本発明の一例であるはしご型配列の電子源の模式的平面図。
【図23】本発明の一例であるはしご型配列の電子源を持つ平面型画像表示装置の斜視図。
【図24】従来知られた表面伝導型電子放出素子の一例。
【図25】従来知られたFE型素子の一例。
【図26】従来知られたMIM型素子の一例。
【図27】従来知られた平面型画像表示装置の、表示パネルの一部を切り欠いて示した斜視図。
【符号の説明】
1 スペーサ基板
2 高抵抗膜
3、21 低抵抗膜
5 側面部
11 高抵抗膜
1011 基板
1102,1103 素子電極
1104 導電性薄膜
1105 通電フォーミング処理により形成した電子放出部
1113 通電活性化処理により形成した膜
1015 リアプレート
1016 側壁
1017 フェースプレート(FP)
1020 スペーサ

Claims (14)

  1. 電子放出素子を有する電子源と、前記電子源より放出される電子が照射されるターゲットとを内包する気密容器を有し、該気密容器内の前記電子源と前記ターゲットとの間にスペーサを有する電子線装置であって、
    前記スペーサは、第1成分と、該第1成分より電子密度の大きい第2成分とを含む混合体からなる膜で表面が被覆されており、該膜の第2成分は膜内部においてネットワーク構造を形成していることを特徴とする電子線装置。
  2. 前記第2成分の電子密度は前記第1成分の電子密度の1.5倍以上である請求項1に記載の電子線装置。
  3. 前記第2成分は導電性を有する請求項1又は2に記載の電子線装置。
  4. 前記第1成分はガラス成分を有する請求項1乃至3のいずれかに記載の電子線装置。
  5. 前記第2成分が、酸化ルテニウム、Pd−Ag、炭素、酸化モリブデン、LaB−酸化錫、酸化タンタル、MoSi2、NbSi2、TaSi2 2 Ru 2 7-x (但し、MはBi,Pb,Alのうちの一つ)の少なくともいずれかを含んでいる請求項1乃至4のいずれかに記載の電子線装置。
  6. 前記第1成分が、酸化珪素、酸化硫黄、酸化ホウ素、アルミナの少なくともいずれかを含むガラス成分を有する請求項4に記載の電子線装置。
  7. 前記膜は、前記第1成分と、前記第2成分とを重量比で10:1から1:1の範囲の割合で含む混合体からなる膜である請求項1乃至6のいずれかに記載の電子線装置。
  8. 前記スペーサは、無アルカリガラスまたは低アルカリガラス上に前記膜を有するものである請求項1乃至7のいずれかに記載の電子線装置。
  9. 前記スペーサは、セラミックス上に前記膜を有するものである請求項1乃至7のいずれかに記載の電子線装置。
  10. 前記膜は、107[Ω/□]〜1014[Ω/□]の面積抵抗値を有する請求項1乃至9のいずれかに記載の電子線装置。
  11. 前記膜は、該膜を平滑基板上に平滑表面を有するように形成した際に、垂直入射条件で測定した二次電子放出係数が3.5以下となる組成の膜である請求項1乃至10のいずれかに記載の電子線装置。
  12. 前記膜において、表面の酸素濃度が膜内部の酸素濃度よりも大である請求項1乃至11のいずれかに記載の電子線装置。
  13. 前記スペーサは、前記電子源と当接しており、前記スペーサは、前記膜である第1の膜と、前記電子源との当接部に設けた高導電性膜とを有しており、前記第1の膜と高導電性膜とは接触している請求項1乃至12のいずれかに記載の電子線装置。
  14. 電子放出素子を有する電子源と、前記電子源より放出される電子が照射されるターゲットとを内包する気密容器を有し、該気密容器内の前記電子源と前記ターゲットとの間にスペーサを有する電子線装置のスペーサの製造方法であって、
    基材上に第1材料と第2材料との混合物を配置する工程と、前記第1材料の軟化点以上に加熱する工程とを有しており、該加熱する工程において前記第2材料がネットワーク構造を形成することを特徴とするスペーサの製造方法。
JP28343899A 1998-10-07 1999-10-04 電子線装置およびスペーサの製造方法 Expired - Fee Related JP4115050B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP28343899A JP4115050B2 (ja) 1998-10-07 1999-10-04 電子線装置およびスペーサの製造方法
US09/413,773 US6927533B1 (en) 1998-10-07 1999-10-07 Electron beam apparatus and spacer for reducing electrostatic charge
US11/136,485 US7281964B2 (en) 1998-10-07 2005-05-25 Method of producing spacer for an electron beam apparatus

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP28576098 1998-10-07
JP5165099 1999-02-26
JP10-285760 1999-02-26
JP11-51650 1999-02-26
JP28343899A JP4115050B2 (ja) 1998-10-07 1999-10-04 電子線装置およびスペーサの製造方法

Publications (3)

Publication Number Publication Date
JP2000311631A JP2000311631A (ja) 2000-11-07
JP2000311631A5 JP2000311631A5 (ja) 2007-12-27
JP4115050B2 true JP4115050B2 (ja) 2008-07-09

Family

ID=27294384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28343899A Expired - Fee Related JP4115050B2 (ja) 1998-10-07 1999-10-04 電子線装置およびスペーサの製造方法

Country Status (2)

Country Link
US (2) US6927533B1 (ja)
JP (1) JP4115050B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4115051B2 (ja) * 1998-10-07 2008-07-09 キヤノン株式会社 電子線装置
US6861798B1 (en) * 1999-02-26 2005-03-01 Candescent Technologies Corporation Tailored spacer wall coatings for reduced secondary electron emission
US20050156507A1 (en) * 2002-09-27 2005-07-21 Shigeo Takenaka Image display device, method of manufacturing a spacer for use in the image display device, and image display device having spacers manufactured by the method
KR100922744B1 (ko) * 2003-11-25 2009-10-22 삼성에스디아이 주식회사 평판 표시장치의 스페이서 지지 구조체 및 스페이서 지지방법
JP3944211B2 (ja) * 2004-01-05 2007-07-11 キヤノン株式会社 画像表示装置
US8004173B2 (en) * 2004-01-22 2011-08-23 Canon Kabushiki Kaisha Antistatic film, spacer using it and picture display unit
JP2005347200A (ja) * 2004-06-07 2005-12-15 Hitachi Displays Ltd 画像表示装置
JP3927972B2 (ja) * 2004-06-29 2007-06-13 キヤノン株式会社 画像形成装置
US7262548B2 (en) * 2004-12-15 2007-08-28 Canon Kabushiki Kaisha Image forming apparatus capable of suppressing a fluctuation in an incident position of an electron beam
JP2007026853A (ja) * 2005-07-15 2007-02-01 Hitachi Displays Ltd 画像表示装置
KR20070014840A (ko) * 2005-07-29 2007-02-01 삼성에스디아이 주식회사 저저항 스페이서를 이용한 전자방출표시장치
KR20070046666A (ko) * 2005-10-31 2007-05-03 삼성에스디아이 주식회사 스페이서 및 이를 구비한 전자 방출 표시 디바이스
KR100723393B1 (ko) * 2006-02-02 2007-05-30 삼성에스디아이 주식회사 전계방출 소자의 제조방법
JP2008010399A (ja) * 2006-05-31 2008-01-17 Canon Inc 画像表示装置
US20090251043A1 (en) * 2006-06-28 2009-10-08 James Francis Edwards Coatings for Spacers in Emission Displays
US8035990B2 (en) * 2008-12-31 2011-10-11 Youngtack Shim Electromagnetically-countered display systems and methods
US8625306B2 (en) 2006-08-28 2014-01-07 Youngtack Shim Electromagnetically-countered display systems and methods
KR100778517B1 (ko) * 2006-10-31 2007-11-22 삼성에스디아이 주식회사 발광 장치 및 표시 장치
JP4944625B2 (ja) * 2007-01-23 2012-06-06 株式会社日立製作所 平面型画像表示装置及び平面型画像表示装置用スペーサ
JP2008293960A (ja) * 2007-04-23 2008-12-04 Canon Inc 導電性部材とこれを用いたスペーサ、及び画像表示装置
US7972461B2 (en) * 2007-06-27 2011-07-05 Canon Kabushiki Kaisha Hermetically sealed container and manufacturing method of image forming apparatus using the same
JP2010015870A (ja) * 2008-07-04 2010-01-21 Canon Inc 画像表示装置
CN101640979A (zh) * 2008-07-28 2010-02-03 富葵精密组件(深圳)有限公司 导电线路的制作方法
CN101754585B (zh) * 2008-11-27 2011-09-21 富葵精密组件(深圳)有限公司 导电线路的制作方法
JP2010197193A (ja) * 2009-02-25 2010-09-09 Kyocera Corp プローブカード用基板およびプローブカード用積層体ならびにこのプローブカード用積層体を用いたプローブカード
JP2011007597A (ja) * 2009-06-25 2011-01-13 Kyocera Corp プローブカードを構成するプローブカード用基板およびプローブカード用積層体ならびにこのプローブカード用積層体を用いたプローブカード
JP2013254584A (ja) * 2012-06-05 2013-12-19 Hoya Corp 電子増幅用ガラス基板およびその製造方法
CN104253884A (zh) * 2013-06-28 2014-12-31 深圳富泰宏精密工业有限公司 外壳及其制造方法
US20150112623A1 (en) * 2013-10-22 2015-04-23 United Microelectronics Corp. Structure for measuring doping region resistance and method of measuring critical dimension of spacer
FR3104890B1 (fr) * 2019-12-12 2022-06-24 Valeo Siemens Eautomotive France Sas Module d’isolation électrique pour équipement électrique haute tension
CN113506968B (zh) * 2021-06-15 2023-02-28 西安空间无线电技术研究所 一种基于三维微结构降低二次电子发射的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675212A (en) * 1992-04-10 1997-10-07 Candescent Technologies Corporation Spacer structures for use in flat panel displays and methods for forming same
US5614781A (en) * 1992-04-10 1997-03-25 Candescent Technologies Corporation Structure and operation of high voltage supports
US4904895A (en) 1987-05-06 1990-02-27 Canon Kabushiki Kaisha Electron emission device
US5066883A (en) 1987-07-15 1991-11-19 Canon Kabushiki Kaisha Electron-emitting device with electron-emitting region insulated from electrodes
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JPH0518585Y2 (ja) 1987-08-13 1993-05-18
JP3044382B2 (ja) 1989-03-30 2000-05-22 キヤノン株式会社 電子源及びそれを用いた画像表示装置
JPH02257551A (ja) 1989-03-30 1990-10-18 Canon Inc 画像形成装置
JP2967288B2 (ja) 1990-05-23 1999-10-25 キヤノン株式会社 マルチ電子ビーム源及びこれを用いた画像表示装置
JPH0628713A (ja) * 1992-07-13 1994-02-04 Pioneer Electron Corp 光ディスク
CN1271675C (zh) * 1994-06-27 2006-08-23 佳能株式会社 电子束设备
DE69529663T2 (de) * 1994-07-18 2003-10-16 Koninkl Philips Electronics Nv Dünne anzeigevorrichtung
US5726529A (en) * 1996-05-28 1998-03-10 Motorola Spacer for a field emission display
JPH09320484A (ja) * 1996-05-30 1997-12-12 Sony Corp 電子銃及び陰極線管
US5898266A (en) * 1996-07-18 1999-04-27 Candescent Technologies Corporation Method for displaying frame of pixel information on flat panel display
US6005540A (en) 1996-10-07 1999-12-21 Canon Kabushiki Kaisha Image-forming apparatus and method of driving the same
JPH10144203A (ja) 1996-11-06 1998-05-29 Canon Inc 電子線発生装置及びそれを用いた画像形成装置
EP1115137A1 (en) * 1996-12-26 2001-07-11 Canon Kabushiki Kaisha A spacer and an image-forming apparatus, and a manufacturing method thereof
US5872424A (en) * 1997-06-26 1999-02-16 Candescent Technologies Corporation High voltage compatible spacer coating
US6200181B1 (en) * 1997-07-01 2001-03-13 Candescent Technologies Corporation Thermally conductive spacer materials and spacer attachment methods for thin cathode ray tube
US6366014B1 (en) * 1997-08-01 2002-04-02 Canon Kabushiki Kaisha Charge-up suppressing member, charge-up suppressing film, electron beam apparatus, and image forming apparatus
JP2002509337A (ja) * 1997-12-17 2002-03-26 モトローラ・インコーポレイテッド 合成スペーサを有するフィールド・エミッション・デバイス
US6506087B1 (en) * 1998-05-01 2003-01-14 Canon Kabushiki Kaisha Method and manufacturing an image forming apparatus having improved spacers
JP4115051B2 (ja) 1998-10-07 2008-07-09 キヤノン株式会社 電子線装置
US6403209B1 (en) * 1998-12-11 2002-06-11 Candescent Technologies Corporation Constitution and fabrication of flat-panel display and porous-faced structure suitable for partial or full use in spacer of flat-panel display
US6759797B2 (en) * 2001-06-15 2004-07-06 General Electric Company Compact fluorescent lamp

Also Published As

Publication number Publication date
US7281964B2 (en) 2007-10-16
US20050253068A1 (en) 2005-11-17
JP2000311631A (ja) 2000-11-07
US6927533B1 (en) 2005-08-09

Similar Documents

Publication Publication Date Title
JP4115050B2 (ja) 電子線装置およびスペーサの製造方法
JP4115051B2 (ja) 電子線装置
JP3187367B2 (ja) 電子装置及びそれを用いた画像形成装置
KR100396304B1 (ko) 전자선 장치 및 화상 형성 장치
JPH10334837A (ja) 画像形成装置
JP3639785B2 (ja) 電子線装置及び画像形成装置
JP3703287B2 (ja) 画像形成装置
US6522064B2 (en) Image forming apparatus and method of manufacture the same
JP3466870B2 (ja) 画像形成装置の製造方法
JP3302293B2 (ja) 画像形成装置
JP4095195B2 (ja) 電子線発生装置および画像形成装置
JP3507394B2 (ja) 電子線装置用スペーサ、その製造方法および画像形成装置
JP3639732B2 (ja) スペーサの製造方法及び画像表示装置の製造方法
JP3624111B2 (ja) 画像形成装置
JP3619043B2 (ja) 画像形成装置
JP3768697B2 (ja) 画像形成装置
JP3478706B2 (ja) 電子線装置および画像形成装置
JP3667138B2 (ja) 電子線装置
EP0991102A1 (en) Charge-up suppressing film for spacer in image forming apparatus
JP3728099B2 (ja) 帯電防止膜及び表示装置
JP3230729B2 (ja) 電子線装置とその電子源及びそれを用いた画像形成装置
JP3466868B2 (ja) 電子線発生装置及び画像形成装置
JP3524418B2 (ja) 電子線発生装置および、該電子線発生装置を用いた画像形成装置
JPH11339696A (ja) 画像形成装置
JPH10284284A (ja) 帯電防止膜及び表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees