JP4195948B2

JP4195948B2 - Grid interconnection inverter

Info

Publication number: JP4195948B2
Application number: JP31426198A
Authority: JP
Inventors: 眞一郎住吉; 武北泉; 隆昭奥出; 正治大橋; 潔井崎; 謙次伊藤; 匡史貞平; 武年佐藤; 英樹大森
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1998-11-05
Filing date: 1998-11-05
Publication date: 2008-12-17
Anticipated expiration: 2018-11-05
Also published as: JP2000152647A

Description

【０００１】
【発明の属する技術分野】
本発明は、太陽電池、燃料電池などの直流電力を系統に連系し、交流電力として供給する系統連系インバータに関する。
【０００２】
【従来の技術】
以下、従来の系統連系インバータについて図面を参照しながら説明する。図１１は従来の系統連系インバータの一例の構成を示すブロック図である。
【０００３】
従来、系統連系インバータは、直流の入力電源１から直流電力を入力し、５０Ｈｚまたは６０Ｈｚの交流に変換して系統２に交流電力を供給している。系統連系インバータは、入力電圧Ｖinを系統電圧ＶACより高い電圧に昇圧する昇圧コンバータ３と、昇圧された電圧の高周波成分を除去する中間段コンデンサ４と、出力電流を正弦波に波形成形するインバータ５と、インバータ５の出力から高周波ノイズを除去するフィルタ６とを備え、系統２に接続されている。とくに、昇圧コンバータ３は、入力電圧を平滑する平滑コンデンサ３ａ、エネルギー蓄積用の直流リアクトル３ｂ、昇圧用スイッチング素子３ｃ、および昇圧用ダイオード３ｄで構成され、インバータ５はスイッチング素子Ｑ1〜Ｑ4を４石使用したフルブリッジ構成となっている。
【０００４】
上記構成における動作について図面を参照しながら説明する。図１１は上記従来例の動作を示す波形図である。図１１において、（ａ）は基準波と三角波、（ｂ）はスイッチング素子Ｑ1 のゲート信号、（ｃ）はスイッチング素子Ｑ2 のゲート信号、（ｄ）はスイッチング素子Ｑ3 のゲート信号、（ｅ）はスイッチング素子Ｑ4 のゲート信号を示す。系統連系インバータの出力電流ｉo は出力電流検出手段７で検出され、電流指令手段８が出力する正弦波形の指令値と比較される。その差は誤差増幅器９によって基準波として出力され、比較器１０で三角波発生手段１１の三角波と比較し、前記三角波と前記基準波との大小により、スイッチング素子Ｑ1 とスイッチング素子Ｑ2 のオンオフを決定する。系統２の系統電圧ＶACが正のときはスイッチング素子Ｑ1 とスイッチング素子Ｑ4 がオンとなることにより系統２に電流が流れ、逆に、系統電圧ＶACが負のときはスイッチング素子Ｑ2 とスイッチング素子Ｑ3 がオンとなる。図１２に示したように、スイッチング素子Ｑ1 とスイッチング素子Ｑ2 とが高周波スイッチングし、スイッチング素子Ｑ3 とスイッチング素子Ｑ4 とが商用周波数でスイッチングする。なお、スイッチング素子Ｑ1 とスイッチング素子Ｑ4 との組み合せ、またはスイッチング素子Ｑ2 とスイッチング素子Ｑ3 との組み合わせで同時に高周波スイッチングする場合も同様である。
【０００５】
前記三角波は、一定の周波数で動作しているために、たとえば前記基準波を正弦波とした場合、インバータ５の入力電圧（ここでは中間段コンデンサ４の電圧、すなわち中間段電圧ＶM ）が一定ならばインバータ５の出力電圧の平均値は正弦波となるように制御される。したがって基準波を選択することによって出力電流の波形が決定され、このとき、インバータ５の動作周波数は三角波の動作周波数と一致する。なお、インバータ５の出力電圧は出力リアクトル６ａとフィルタコンデンサ６ｂとからなるフィルタ６によって高周波成分が除去される。
【０００６】
【発明が解決しようとする課題】
このような従来の系統連系インバータでは、直流の入力電圧Ｖinが系統電圧ＶACの最大値よりも低い場合には、系統２に連系して力率１運転を実現するためには昇圧コンバータ３とインバータ５とが必要であり、さらに機器の効率を向上させるための手段として昇圧コンバータ３の動作を部分的に限定するために中間段コンデンサ４の容量を数百μＦ以下に小さくした構成した場合には、中間段電圧ＶM のリップルが大きく、不安定である。また、一定周波数の三角波と基準波との比較でスイッチング素子Ｑ1 〜Ｑ4 のオンオフ時間を決定するＰＷＭ方式を採用し、得られた出力電流ｉo を検出して指令値と比較する高速フィードバック制御では、フィルタ６による出力電流ｉo の位相遅れを補償する必要があり、その補償を実現するためには精度の良いアクティブフィルタが不可欠となる。しかも先に述べた入力電圧（ここでは中間段電圧ＶM ）の不安定性と系統２の各種の揺動（電圧、周波数、および位相）が付加されるため、安定な制御を行って歪みの少ない出力電流ｉo を生成することが困難であった。
【０００７】
本発明は上記の課題を解決するもので、中間段電圧ＶM の変動やリップル、系統の変動、フィルタ６による位相遅れがなどある場合でも、特殊な波形の指令値やフィルタを用いることもなく上記変動の影響を受けずに安定に動作して的確に波形成形できる系統連系インバータを提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に係わる本発明は、直流リアクトルと昇圧用スイッチング素子と昇圧用ダイオードとを備えて直流の入力電源からの入力電圧を前記昇圧用スイッチング素子の高周波スイッチングにより昇圧して直流の中間段電圧を出力する昇圧コンバータと、前記中間段電圧における高周波成分を除去する数百μＦ以下の容量を有する中間段コンデンサと、フルブリッジに構成された４個のスイッチング素子のスイッチングにより前記中間段電圧から交流電流を出力するインバータと、出力リアクトルとコンデンサとにより前記交流電流における高周波成分を除去し、出力電流として交流の系統に出力するフィルタとを備え、前記入力電圧が系統電圧の絶対値より低い期間でのみ前記昇圧コンバータにより前記中間段電圧が部分的に凸となるように昇圧し、前記入力電源から入力した直流電力を交流電力に変換して前記系統に出力する系統連系インバータにおいて、前記出力電流を波形成形する指令値に対して所定のヒステリシス幅で指令値上限と指令値下限とを設け、前記出力リアクトルを流れる出力リアクトル電流の平均値が正弦波となるように、前記出力リアクトル電流を前記指令値上限と前記指令値下限との間のヒステリシス幅の中に保つように前記インバータのスイッチング素子の高周波スイッチングをヒステリシス制御するようにした系統連系インバータである。
【０００９】
本発明により、中間段電圧の不安定性と系統の電圧、周波数、位相などの各種の揺動に対して安定に動作し、したがって、中間段コンデンサを小容量化した構成で中間段電圧が凸形を持つような、またリップルが多い状態でも、特殊な指令値を用いることなく、出力電流を正弦波に波形成形できる系統連系インバータを提供することができる。
【００１０】
請求項２に係わる本発明は、昇圧コンバータの直流リアクトルを流れる直流リアクトル電流を波形成形する指令値に対して所定のヒステリシス幅で第２指令値上限と第２指令値下限とを設け、前記昇圧コンバータが昇圧する期間では、前記直流リアクトル電流を前記第２指令値上限と前記第２指令値下限との間のヒステリシス幅の中に保つように前記昇圧コンバータの昇圧用スイッチング素子の高周波スイッチングをヒステリシス制御し、前記昇圧コンバータが昇圧しない期間では、前記出力リアクトルを流れる出力リアクトル電流を指令値上限と指令値下限との間のヒステリシス幅の中に保つようにインバータのスイッチング素子の高周波スイッチングをヒステリシス制御するようにした請求項１に係わる系統連系インバータである。
【００１１】
これにより、入力電圧が系統電圧の絶対値よりも低いときに昇圧コンバータで波形成形が可能となるので、４石のフルブリッジ構成のインバータの各スイッチング素子は低周波での切り換え動作のみとなり、したがってインバータの低損失化が達成され、効率向上とヒートシンクの小形化に伴う機器全体の小形・軽量化した系統連系インバータを提供することができる。
【００１２】
請求項３に係わる本発明は、ヒステリシス幅を直流の入力電圧、系統電圧の実効値、および出力電力に対応して可変とするようにした請求項１または請求項２のいずれかに係わる系統連系インバータである。
【００１３】
これにより、ヒステリシス動作における動作周波数を直流の入力電圧、系統電圧の実効値、および出力電力に対応して所定範囲に納めることができ、動作周波数の変化が小さくなるので、フィルタの簡素化や、スイッチング素子、コンデンサ、直流リアクトル、出力リアクトルなどの電気部品について最適な設計可能な系統連系インバータを提供することができる。
【００１４】
請求項４に係わる本発明は、ヒステリシス幅を系統電圧の絶対値に対応して商用周期の中で可変とするようにした請求項１ないし請求項３のいずれかに係わる系統連系インバータである。
【００１５】
これにより、ヒステリシス動作における動作周波数を系統の一周期内でほぼ一定にすることができ、最適な動作周波数に設計可能な系統連系インバータを提供することができる。
【００１６】
請求項５に係わる本発明は、指令値上限と指令値下限とを決定するヒステリシス幅の外側に、過電流に対応する過電流上限と不足電流に対応する不足電流下限とを設け、前記過電流上限を超える過電流および前記不足電流下限を下回る不足電流に対して強制的に通常のヒステリシス制御に戻すようにした請求項１ないし請求項４のいずれかに係わる系統連系インバータである。
【００１７】
これにより、ヒステリシス動作中に過電流や不足電流が発生しても、正常なヒステリシス動作に強制的に戻すことができ、ヒステリシス幅からはずれるといった誤動作が発生しても、そのあとで安全に動作を継続できる系統連系インバータを提供することができる。
【００１８】
請求項６に係わる本発明は、インバータおよび昇圧コンバータを構成するすべてのスイッチング素子のオン時間を検出するオン時間検出手段を備え、電流を流しているスイッチング素子のオン時間が所定値を超えるまではオフとしないことにより動作周波数に上限を設けた請求項１ないし請求項５のいずれかに係わる系統連系インバータである。
【００１９】
これにより、ヒステリシス動作の動作周波数が所定値以上になることがないため、誤動作が発生しにくくなり、安定に動作する系統連系インバータを提供することができる。
【００２０】
【発明の実施の形態】
請求項１に係わる本発明において、出力リアクトル電流検出手段は、フィルタに備えた直流リアクトルに流れる電流を検出する手段であり、カレントトランスなどで構成される。この電流はインバータから出力される電流の変化をそのままに示す。指令値上限発生手段は、出力電流を波形成形する指令値に所定値を加算した値、すなわち指令値上限を発生する手段であり、指令値下限発生手段は、前記指令値から所定値を減算した値、すなわち指令値下限を発生する手段である。要は、出力リアクトル電流が指令値に対して所定幅の間で増加と減少とを繰り返す限界を与える。なお、指令値上限と指令値下限との幅をヒステリシス幅と称すが、一定幅に限定されるものではない。
【００２１】
上限比較器は、前記出力リアクトル電流の値と前記指令値上限とを比較する手段であり、実施例では、出力リアクトル電流が指令値上限を超えるとフリップフロップへのリセット信号を出力する。下限比較器は、前記出力リアクトル電流の値と前記指令値下限とを比較する手段であり、実施例では出力リアクトル電流が指令値下限より小さくなるとフリップフロップへのセット信号を出力する。要は、出力リアクトル電流が指令値上限と指令値下限との間にあるように監視するように機能する。フリップフロップは、前記セット信号またはリセット信号に対応してオンまたはオフとなる手段であり、インバータにおけるスイッチング素子をオンまたはオフとするゲート信号を与える。上記各手段により、インバータは、指令値上限を超えると電流を減少させ、指令値下限より小さくなると電流を増加させると言う、前記指令値を中心としたヒステリシス動作を行い、平均的には指令値に従った波形の直流リアクトル電流を出力する。なお、他の構成要素は従来例と同じとする。
【００２２】
請求項２に係わる本発明において、第２指令値上限発生手段、第２指令値下限発生手段は、それぞれ指令値に対して設けた第２指令値上限と第２指令値下限とを発生する手段であり、実施例１における指令値上限と指令値下限と同様のものである。第２上限比較器、第２下限比較器、第２フリップフロップについても同様である。直流リアクトル電流検出手段は、昇圧コンバータにおける直流リアクトルの電流を検出する手段であり、昇圧コンバータからインバータに出力する電流の変化をそのままに示し、実施例１における出力リアクトル電流を用いた制御と同等の目的に供する。なお、実施例では、昇圧期間ではインバータは波形成形しない例を示しており、したがって、直流リアクトル電流に対する指令値の波形は出力リアクトル電流に対する指令値の波形と同じ正弦波形としているが、これに限定されるものではない。
【００２３】
請求項３に係わる本発明において、出力リアクトル電流が指令値下限から指令値上限に向かって増加する場合、たとえばスイッチング素子Ｑ1 がオンとなって電流を流す場合、中間段電圧ＶM から出力電圧Ｖo （＝系統電圧ＶACの絶対値）に向かって電流を流すので、電位差（ＶM −Ｖo ）に対してインダクタンスＬ1 出力リアクトルを介して（ＶM −Ｖo ）／Ｌ1 の立ち上がり、すなわち傾斜で電流が増加する。また、出力リアクトル電流が指令値上限から指令値下限に向かって減少する場合、たとえばスイッチング素子Ｑ2 がオンとなって電流を流す場合、中間段電圧ＶM は遮断され、出力電圧Ｖo からゼロ電位へ向かって電流を流すので、インダクタンスＬ1 を介してＶo ／Ｌ1 の立ち下がり、すなわち傾斜で電流が減少する。したがって、指令値下限から指令値上限、または指令値上限から指令値下限への遷移時間は、ほぼヒステリシス幅を上記傾斜で除算した値となる。
【００２４】
この場合、ある時点における指令値下限から指令値上限への遷移時間と、つぎの指令値上限から指令値下限への遷移時間との合計時間の逆数をその時点における動作周波数とすると、中間段電圧ＶM 、系統電圧ＶACの絶対値および実効値、ヒステリシス幅などに依存する動作周波数となる。逆に、これらに対応してヒステリシス幅を可変とすることにより上記動作周波数を所定範囲内に納めるように設定することができる。
【００２５】
請求項４に係わる本発明において、出力リアクトル電流の指令値下限から指令値上限に向かう立ち上がりの傾斜は、系統電圧ＶACのゼロ付近がピーク付近より大きくなる。したがって、ピーク付近のヒステリシス幅をゼロ付近のヒステリシス幅よりも小さくするような設定により、ヒステリシス動作の動作周波数をほぼ一定にすることができる。なお、昇圧コンバータの昇圧動作時の波形成形においても同様にできる。
【００２６】
請求項５に係わる本発明において、過電流検出手段は、出力リアクトル電流の指令値上限を超える過電流を検出し、不足電流検出手段は、指令値下限を下回る出力リアクトル電流の不足電流を検出する。過電流上限比較器は、指令値上限より大きい所定の過電流上限と出力リアクトル電流とを比較し、超える場合にはリセット信号をフリップフロップに出力する。また、不足電流下限比較器は、指令値下限より小さい所定の不足電流下限と出力リアクトル電流とを比較し、下回る場合にはセット信号をフリップフロップに出力する。したがって、通常のヒステリシス動作に強制的に引き戻すように機能する。なお、昇圧コンバータの昇圧動作時の波形成形する場合においても同様にできる。
【００２７】
請求項６に係わる本発明において、オン時間検出手段は、インバータのスイッチング素子のオン時間を検出し、所定最低限のオン時間Ｔon min未満であればスイッチング素子のオン状態を継続させる手段であり、実施例ではＴon minに達するまでセット信号をフリップフロップに出力する。ヒステリシス動作の動作周波数が高くなり過ぎる事態を防止するように機能する。この機能は、とくに系統電圧のゼロ電圧付近で電流の立ち上がり傾斜が大きい場合に対して有効である。
【００２８】
以下、本発明の実施例について説明する。
【００２９】
【実施例】
（実施例１）
以下、本発明の系統連系インバータの実施例１について図面を参照しながら説明する。本実施例は請求項１に係わる。
【００３０】
図１は本実施例の構成を示すブロック図である。なお、図１１と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が従来例と異なる点は、出力電流検出手段７に代えて、フィルタ６にインバータ５の出力電流を検出する出力リアクトル電流検出手段１２を備えるとともに、指令値の上限を発生する指令値上限発生手段１３と、指令値の下限を発生する指令値下限発生手段１４と、出力リアクトル電流検出手段１２の出力と前記指令値の上限とを比較する上限比較器１５と、出力リアクトル電流検出手段１２の出力と前記指令値の下限とを比較する下限比較器１６と、フリップフロップ１７とを備えたことにある。
【００３１】
上記構成における動作について図面を参照しながら説明する。図２は本実施例の動作を示す波形図である。図２において、（ａ）は指令値の上限（以下、指令値上限と称す）と指令値の下限（以下、指令値下限と称す）、（ｂ）はスイッチング素子Ｑ1 のゲート信号、（ｃ）はスイッチング素子Ｑ2 のゲート信号、（ｄ）はスイッチング素子Ｑ3 のゲート信号、（ｅ）はスイッチング素子Ｑ4 のゲート信号を示す。
【００３２】
中間段電圧ＶM は、系統２に電力を注入するために系統電圧ＶACよりも少なくとも数十Ｖ程度は高くなければならないために、たとえば入力電圧ＶinがＤＣ２００Ｖで系統電圧ＶACがＡＣ２００Ｖの場合、系統電圧ＶACのピークを中心に４〜５ｍｓの期間は昇圧し、それ以外の系統電圧ＶACの絶対値が入力電圧Ｖinよりも十分小さい期間では昇圧を行わない。さらに、中間段コンデンサ４の容量を小さくしていることから低周波的には乎滑されないため、オン時間を変調して系統電圧ＶACの絶対値との差を数十Ｖ程度以内に維持できる。これにより中間段電圧ＶM は部分的に凸の波形になる。
【００３３】
このような中間段電圧ＶM が入力となるインバータ５において、スイッチング素子Ｑ4 がオン、Ｑ3 がオフとなっている商用周波数の半波の期間では、フィルタ６を構成する出力リアクトル６ａの電流を概ね正弦波に制御するために、出力リアクトル電流検出手段１２によって出力リアクトル電流を検出し、前記出力リアクトル電流が指令値下限よりも小さくなった場合、フリップフロップ１７の出力がセットされ、スイッチング素子Ｑ1 をオン、スイッチング素子Ｑ2 をオフとする。これにより出力リアクトル電流が増加する。また逆に、出力リアクトル電流が指令値上限よりも大きい場合、フリップフロップ１７の出力がリセットされ、スイッチング素子Ｑ1 をオフ、スイッチング素子Ｑ2 をオンとして出力リアクトル電流は減少する。
【００３４】
以上の動作により、出力リアクトル電流は指令値上限と指令値下限のと間を遷移する。ここで、指令値を正弦波とすることで、出力リアクトル電流の平均値は正弦波となる。なお、出力リアクトル電流の高周波成分は、フィルタコンデンサ６ｂで除去することができる。
【００３５】
以上のように本実施例によれば、中間段コンデンサ４が数百μＦ以下と小さい系統連系インバータにおいて、昇圧コンバータ３における高周波スイッチングを系統２の１周期内で部分的に行って中間段電圧ＶM が部分的に凸になるような場合でも、出力電流ｉo を概ね正弦波に波形成形できる系統連系インバータを提供することができる。
【００３６】
なお、本実施例ではインバータ５は高周波スイッチングを行うハーフブリッジインバータの出力を商用周波数で切り換える動作としたが、４石のスイッチング素子Ｑ1 〜Ｑ4 のすべてが高周波スイッチングする構成でも同様の効果を得られることは言うまでもない。
【００３７】
（実施例２）
以下、本発明の系統連系インバータの実施例２について図面を参照しながら説明する。本実施例は請求項２に係わる。
【００３８】
図３は本実施例の構成を示すブロック図である。なお、図１と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が実施例１と異なる点は、出力電流ｉo の波形成形のすべてをインバータ５で行わず、入力電圧Ｖinが系統電圧ＶACの絶対値より低い期間で昇圧コンバータ３が昇圧動作するとき、その高周波スイッチングにヒステリシス制御を用いて波形成形するようにしたことにある。
【００３９】
図３において、１８は系統２の系統電圧ＶACを検出する系統電圧検出手段、１９は入力電源１の入力電圧Ｖinを検出する入力電圧検出手段、２０は系統電圧ＶACの絶対値と入力電圧Ｖinとを比較する入出力電圧比較器、２１は昇圧コンバータ３における直流リアクトル３ｂの直流リアクトル電流ｉＬd を検出する直流リアクトル電流検出手段、２２は指令値の上限として第２指令値上限を発生する第２指令値上限発生手段、２３は指令値の下限として第２指令値下限を発生する第２指令値下限発生手段、２４は第２指令値上限と前記直流リアクトル電流ｉＬd とを比較する第２上限比較器、２５は第２指令値下限と前記直流リアクトル電流ｉＬd とを比較する第２下限比較器、２６は第２上限比較器２４の比較結果と第２下限比較器２５の比較結果とによりセットまたはリセットされる第２フリップフロップ、２７はフリップフロップ１７によるスイッチング素子Ｑ1 〜Ｑ4 のスイッチングと第２フリップフロップ２６による昇圧用スイッチング素子３ｃのスイッチングとを、入出力電圧比較器２０の比較結果により切り換えるスイッチング切換手段である。
【００４０】
上記構成における動作について図面を参照しながら説明する。図４は本実施例の動作を示す波形図である。図４において、（ａ）は指令値、指令値上限、および指令値下限、（ｂ）はインバータ５におけるスイッチング素子Ｑ1 のゲート信号、（ｃ）はスイッチング素子Ｑ2 のゲート信号、（ｄ）はスイッチング素子Ｑ3 のゲート信号、（ｅ）はスイッチング素子Ｑ4 のゲート信号、（ｆ）は昇圧用スイッチング素子３ｃにおけるトランジスタＱF のゲート信号、（ｇ）は入力電圧Ｖinと系統電圧ＶACの絶対値とを示す。
【００４１】
系統連系インバータは、系統電圧ＶACの絶対値が入力電圧Ｖinよりも低い期間では、出力リアクトル電流を指令値上限と指令値下限とを用いて正弦波に制御している。また、直流リアクトル電流検出手段２１を備え、検出した直流リアクトル電流を第２上限比較器２４と第２下限比較器２５とに入力し、それぞれ第２指令値上限と第２指令値下限と比較して、第２フリップフロップ２６により昇圧用スイッチング素子を駆動するゲート信号を生成している。また、入出力電圧比較器２０は、系統電圧検出手段１８からの系統電圧ＶACと入力電圧検出手段１９からの入力電圧Ｖinとを比較し、概ね入力電圧Ｖinが系統電圧ＶACの絶対値よりも高いときは、スイッチング切換手段２７によりインバータ５を選択し、指令値上限と指令値下限とによるヒステリシス制御を行い、また、概ね系統電圧ＶACの絶対値が入力電圧Ｖinよりも低いときは、昇圧コンバータ３を選択して、第２指令値上限と第２指令値下限とによるヒステリシス制御を行う。
【００４２】
昇圧コンバータ３においてヒステリシス制御を行う場合、直流リアクトル電流検出手段２１によって直流リアクトル電流を検出し、直流リアクトル電流が第２指令値下限発生手段２３の指令値下限よりも小さくなった場合には第２フリップフロップ２６の出力をセットし、昇圧用スイッチング素子３ｃのトランジスタＱF をオンとする。これにより直流リアクトル電流が増加する。また逆に、直流リアクトル電流が第２指令値上限発生手段２２の第２指令値上限よりも大きい場合は、第２フリップフロップ２６の出力をリセットし、トランジスタＱF をオフとして、直流リアクトル電流は減少する。このとき、出力電流は減少する。これらの動作により、昇圧コンバータ３が昇圧動作を行う期間の直流リアクトル電流は第２指令値上限と第２指令値下限との間に維持され、インバータ５に出力される。
【００４３】
以上の動作により、指令値上限、指令値下限、第２指令値上限、および第２指令値下限を適切に設定することにより、出力電流ｉo の平均値が正弦波に波形成形される。なお、直流リアクトル電流および出力リアクトル電流の遷移に伴う高周波成分は中間段コンデンサ４とフィルタ６とにより除去される。
【００４４】
以上のように本実施例によれば、昇圧コンバータ３の直流リアクトル電流を制御することで、概ね入力電圧Ｖinが系統電圧ＶACの絶対値よりも低いときには昇圧コンバータ３により波形成形が可能となり、このときにはインバータ５は低周波の切り換えのみとなるので損失を低減することができ、効率向上とともにヒートシンクの小形化に伴って機器全体を小形・軽量化することができる。
【００４５】
（実施例３）
以下、本発明の系統連系インバータの実施例３について図面を参照しながら説明する。本実施例は請求項３に係わる。なお、本実施例の構成をブロック図で示すと図１と同じになり、図面を省略する。
【００４６】
上記構成における動作について説明する。図５は本実施例の動作を示す波形図である。ある出力電流を得ようとする場合に、出力リアクトル電流の指令値に対する指令値上限と指令値下限との電圧ヒステリシス幅をＶＨ１、中間段電圧をＶM 、出力電圧をＶo 、出力リアクトルのインダクタンスをＬ1 とすると、出力リアクトル電流ｉＬ1 は（ＶM −Ｖo ）／Ｌ1 の傾きで電流が増加する。ここで中間段電圧ＶM やＶo が変化した場合、ヒステリシス幅を変化させてＶＨ２を新たに設定することにより出力リアクトル電流ｉＬ1 を一定に保ちながら、昇圧用スイッチング素子３ｃのオン時間を一定に保つことが可能となる。たとえば、中間段電圧ＶM が増加したときはヒステリシス幅を広げ、中間段電圧ＶM が減少したときはヒステリシス幅を小さくすることにより、傾斜の変化に対応してヒステリシス幅を変え、オン時間を一定に保つことができる。また、オフ時間はＶo ／Ｌ1 の傾きで電流が減少するため、オフ時間もほぼ一定とすることができる。
【００４７】
以上のように本実施例によれば、入力電圧Ｖin、系統電圧ＶAC、出力電力の変化に対してヒステリシス幅を加減することにより動作周波数の範囲を限定することができ、それに伴って誤動作が発生する可能性を低減しながら、出力電流ｉo を正弦波に波形成形できる系統連系インバータを提供することができる。
【００４８】
（実施例４）
以下、本発明の系統連系インバータの実施例４について図面を参照しながら説明する。本実施例は請求項４に係わる。なお、本実施例の構成をブロック図で示すと図３と同じになり、図面を省略する。
【００４９】
上記構成における動作について説明する。図６は本実施例の動作を示す波形図である。図６において、（ａ）は指令値、指令値上限、および指令値下限、（ｂ）は系統電圧ＶACのピーク付近における詳細、（ｃ）は系統電圧ＶACのゼロ付近における詳細を示す。
【００５０】
ヒステリシス幅を一定とした場合、系統電圧ＶACの絶対値のゼロ付近では中間段電圧ＶM と出力電圧Ｖo との電位差が大きくなるため出力リアクトル電流の増加方向の傾斜は大きくなり、系統電圧ＶACのピーク付近に比べて動作周波数が高くなる。したがって、図６（ａ）に示したように、ヒステリシス幅をピーク付近では小さく、ゼロ付近では大きくすることにより、正弦波の一周期内において動作周波数が一定となるようにすることができる。
【００５１】
以上のように本実施例によれば、出力リアクトル電流のヒステリシス幅を系統電圧ＶACの絶対値に対応して可変することにより、動作周波数がほぼ一定となり、最適なインバータの動作周波数で設計することができ、さらに低騒音化も実現した系統連系インバータを提供することができる。
【００５２】
なお、本実施例ではインバータ５の出力リアクトル電流による波形成形の場合について示したが、昇圧コンバータ３の直流リアクトル電流で波形成形する場合についても同様であることは言うまでもない。
【００５３】
（実施例５）
以下、本発明の系統連系インバータの実施例５について図面を参照しながら説明する。本実施例は請求項５に係わる。
【００５４】
図７は本実施例の構成を示すブロック図である。なお、図１と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が実施例１と異なる点は、出力リアクトル電流に対して過電流検出手段２８と不足電流検出手段２９とを設けるとともに、出力リアクトル電流と比較する過電流上限比較器３０と不足電流下限比較器３１とを設けたことにある。過電流検出手段２８は指令値上限を超えた出力リアクトル電流の過電流を検出し、不足電流検出手段２９は、指令値下限を下回る出力リアクトル電流の不足電流を検出する。
【００５５】
上記構成における動作について説明する。図８は本実施例の動作を示す波形図である。図８において、（ａ）は指令値上限、指令値下限、指令値、過電流上限、および不足電流下限、（ｂ）はピーク付近における詳細を示す。
【００５６】
通常、出力リアクトル電流はヒステリシス幅ＶＨ１の中を遷移するが、たとえば指令値上限に到達して、スイッチング素子Ｑ1 がオフとならなければならないときに、何らかの理由でオンの状態を続けてしまった場合、本実施例では、過電流検出手段２８が出力リアクトル電流の過電流を検出し、過電流上限比較器３０は、ヒステリシス幅の外側に設けたＶＨＬの幅を有する過電流上限と出力リアクトル電流とを比較し、フリップフロップ１７にリセット信号を出力して強制的にスイッチング素子Ｑ1 をオフとする。反対に、出力リアクトル電流が指令値下限のヒステリシス幅から外れてオフの状態を続けた場合は、不足電流検出手段２９と不足電流下限比較器３１とによって不足電流下限を下回る異常と判断し、強制的にスイッチング素子Ｑ1 をオンする。
【００５７】
以上のように本実施例によれば、出力リアクトル電流のヒステリシス制御において誤動作が発生しても安全に動作を続けることができる系統連系インバータを提供することができる。
【００５８】
なお、本実施例ではインバータ５のスイッチング素子Ｑ1 の動作として説明したが、昇圧コンバータ３により波形成形する場合についても同様である。
【００５９】
（実施例６）
以下、本発明の系統連系インバータの実施例６について図面を参照しながら説明する。本実施例は請求項６に係わる。
【００６０】
図９は本実施例の構成を示すブロック図である。なお、図１と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が実施例１と異なる点は、インバータ５のスイッチング素子Ｑ1 またはＱ3 のオン時間を検出するオン時間検出手段３２を備えたことにある。
【００６１】
上記構成における動作について説明する。図１０は本実施例の動作を示す波形図である。図１０において、（ａ）は指令値上限、指令値下限、および指令値、（ｂ）はピーク付近における詳細を示す。図１０において、通常、出力リアクトル電流はヒステリシス幅ＶＨ１の中を遷移するが、入力電圧Ｖin、中間段電圧ＶM 、系統電圧ＶAC、出力電力などの条件に対応してヒステリシス幅に対応したオン時間が設定されているとしても、オン時間検出手段３２によって検出されたオン時間が、所定最低限のオン時間Ｔon minに達していなかった場合、フリップフロップ１７にセット信号を出力して、そのＴon minを超えるまで、スイッチング素子Ｑ1 のオンの状態を継続させる。これによりヒステリシス動作の動作周波数が非常に高くなる事態を防止する。
【００６２】
以上のように本実施例によれば、出力リアクトル電流のヒステリシス制御を行うときに動作周波数が所定値以上になることがないため、誤動作が発生しにくくなり、安全に動作を続ける系統連系インバータを提供することができる。
【００６３】
【発明の効果】
請求項１に係わる本発明は、直流リアクトルと昇圧用スイッチング素子と昇圧用ダイオードとを備えて直流の入力電源からの入力電圧を前記昇圧用スイッチング素子の高周波スイッチングにより昇圧して直流の中間段電圧を出力する昇圧コンバータと、前記中間段電圧における高周波成分を除去する数百μＦ以下の容量を有する中間段コンデンサと、フルブリッジに構成された４個のスイッチング素子のスイッチングにより前記中間段電圧から交流電流を出力するインバータと、出力リアクトルとコンデンサとにより前記交流電流における高周波成分を除去し、出力電流として交流の系統に出力するフィルタとを備え、前記入力電圧が系統電圧の絶対値より低い期間でのみ前記昇圧コンバータにより昇圧し、前記入力電源から入力した直流電力を交流電力に変換して前記系統に出力する系統連系インバータにおいて、前記出力電流を波形成形する指令値に対して所定のヒステリシス幅で指令値上限と指令値下限とを設け、前記出力リアクトルを流れる出力リアクトル電流を前記指令値上限と前記指令値下限との間のヒステリシス幅の中に保つように前記インバータのスイッチング素子の高周波スイッチングをヒステリシス制御するようにした系統連系インバータとすることにより、中間段電圧の不安定性と系統の電圧、周波数、位相などの各種の揺動に対して安定に動作し、したがって、中間段コンデンサの容量を数百μＦ以下と小さくした構成の系統連系インバータにおいて、中間段電圧が部分的に凸形になるような状態でも、指令値に特殊な波形を用いることなく、正弦波を指令値とすることで出力電流を概ね正弦波にすることができる。
【００６４】
請求項２に係わる本発明は、昇圧コンバータの直流リアクトルを流れる直流リアクトル電流を波形成形する指令値に対して所定のヒステリシス幅で第２指令値上限と第２指令値下限とを設け、前記昇圧コンバータが昇圧する期間では、前記直流リアクトル電流を前記第２指令値上限と前記第２指令値下限との間のヒステリシス幅の中に保つように前記昇圧コンバータの昇圧用スイッチング素子の高周波スイッチングをヒステリシス制御し、前記昇圧コンバータが昇圧しない期間では、前記出力リアクトルを流れる出力リアクトル電流を指令値上限と指令値下限との間のヒステリシス幅の中に保つようにインバータのスイッチング素子の高周波スイッチングをヒステリシス制御するようにした請求項１に係わる系統連系インバータとすることにより、インバータにおける損失を低減でき、したがって、ヒートシンクの小型化が可能になり、小型・軽量の系統連系インバータを提供することができる。
【００６５】
請求項３に係わる本発明は、ヒステリシス幅を直流の入力電圧、系統電圧の実効値、および出力電力に対応して可変とするようにした請求項１または請求項２のいずれかに係わる系統連系インバータとすることにより、ヒステリシス動作における動作周波数を直流の入力電圧、系統電圧の実効値、および出力電力に対応して所定範囲に納めることができ、動作周波数の変化が小さくなるので、フィルタの簡素化や、スイッチング素子、コンデンサ、直流リアクトル、および出力リアクトルなどの電気部品について最適な設計可能な系統連系インバータを提供することができる。
【００６６】
請求項４に係わる本発明は、ヒステリシス幅を系統電圧の絶対値に対応して商用周期の中で可変とするようにした請求項１ないし請求項３のいずれかに係わる系統連系インバータとすることにより、ヒステリシス動作における動作周波数を系統の一周期内でほぼ一定にすることができ、最適な動作周波数に設計可能な系統連系インバータを提供することができる。
【００６７】
請求項５に係わる本発明は、指令値上限と指令値下限とを決定するヒステリシス幅の外側に、過電流に対応する過電流上限と不足電流に対応する不足電流下限とを設け、前記過電流上限を超える過電流および前記不足電流下限を下回る不足電流に対して強制的に通常のヒステリシス制御に戻すようにした請求項１ないし請求項４のいずれかに係わる系統連系インバータとすることにより、ヒステリシス動作中に過電流や不足電流が発生しても、正常なヒステリシス動作に強制的に戻すことができ、ヒステリシス幅からはずれるといった誤動作が発生しても、そのあとで安全に動作を継続できる系統連系インバータを提供することができる。
【００６８】
請求項６に係わる本発明は、インバータおよび昇圧コンバータを構成するすべてのスイッチング素子のオン時間を検出するオン時間検出手段を備え、電流を流しているスイッチング素子のオン時間が所定値を超えるまではオフとしないことにより動作周波数に上限を設けた請求項１ないし請求項５のいずれかに係わる系統連系インバータとすることにより、ヒステリシス動作の動作周波数が所定値以上になることがないため、誤動作が発生しにくくなり、安定に動作する系統連系インバータを提供することができる。
【図面の簡単な説明】
【図１】本発明の系統連系インバータの実施例１の構成を示すブロック図
【図２】同実施例の動作を示す波形図
【図３】本発明の系統連系インバータの実施例２の構成を示すブロック図
【図４】同実施例の動作を示す波形図
【図５】本発明の系統連系インバータの実施例３の動作を示す波形図
【図６】本発明の系統連系インバータの実施例４の動作を示す波形図
【図７】本発明の系統連系インバータの実施例５の構成を示すブロック図
【図８】同実施例の動作を示す波形図
【図９】本発明の系統連系インバータの実施例６の構成を示すブロック図
【図１０】同実施例の動作を示す波形図
【図１１】従来の系統連系インバータの構成を示すブロック図
【図１２】同従来例の動作を示す波形図
【符号の説明】
１入力電源
２系統
３昇圧コンバータ
３ａ平滑コンデンサ
３ｂ直流リアクトル
３ｃ昇圧用スイッチング素子
３ｄ昇圧用ダイオード
４中間段コンデンサ
５インバータ
６フィルタ
６ａ出力リアクトル
６ｂフィルタコンデンサ
７出力電流検出手段
８電流指令手段
９誤差増幅器
１０比較器
１１三角波発生手段
１２出力リアクトル電流検出手段
１３指令値上限発生手段
１４指令値下限発生手段
１５上限比較器
１６下限比較器
１７フリップフロップ
１８系統電圧検出手段
１９入力電圧検出手段
２０入出力電圧比較器
２１直流リアクトル電流検出手段
２２第２指令値上限発生手段
２３第２指令値下限発生手段
２４第２上限比較器
２５第２下限比較器
２６第２フリップフロップ
２７スイッチング切換手段
２８過電流検出手段
２９不足電流検出手段
３０過電流上限比較器
３１不足電流下限比較器
３２オン時間検出手段
Ｖin 入力電圧
ＶM 中間段電圧
Ｖo 出力電圧
ＶAC 系統電圧
ＶＨ１、ＶＨ２ヒステリシス幅
ｉo 出力電流
ｉＬ1 出力リアクトル電流
ｉＬd 直流リアクトル電流
Ｑ1、Ｑ2、Ｑ3、Ｑ4 スイッチング素子
ＱF トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a grid-connected inverter that links DC power, such as solar cells and fuel cells, to a grid and supplies the power as AC power.
[0002]
[Prior art]
Hereinafter, a conventional grid-connected inverter will be described with reference to the drawings. FIG. 11 is a block diagram showing a configuration of an example of a conventional grid-connected inverter.
[0003]
Conventionally, a grid-connected inverter receives DC power from a DC input power supply 1, converts it into AC of 50 Hz or 60 Hz, and supplies AC power to the system 2. The grid interconnection inverter includes a boost converter 3 that boosts the input voltage Vin to a voltage higher than the grid voltage VAC, an intermediate stage capacitor 4 that removes a high frequency component of the boosted voltage, and an inverter that shapes the output current into a sine wave. 5 and a filter 6 that removes high-frequency noise from the output of the inverter 5, and is connected to the system 2. In particular, the boost converter 3 includes a smoothing capacitor 3a for smoothing an input voltage, a DC reactor 3b for energy storage, a boost switching element 3c, and a boost diode 3d. The inverter 5 includes four switching elements Q1 to Q4. It is a full bridge configuration used.
[0004]
The operation in the above configuration will be described with reference to the drawings. FIG. 11 is a waveform diagram showing the operation of the conventional example. In FIG. 11, (a) is a reference wave and a triangular wave, (b) is a gate signal of the switching element Q1, (c) is a gate signal of the switching element Q2, (d) is a gate signal of the switching element Q3, and (e) is The gate signal of the switching element Q4 is shown. The output current io of the grid interconnection inverter is detected by the output current detection means 7 and compared with the command value of the sine waveform output from the current command means 8. The difference is output as a reference wave by the error amplifier 9, and compared with the triangular wave of the triangular wave generating means 11 by the comparator 10, and the on / off state of the switching element Q1 and the switching element Q2 is determined by the magnitude of the triangular wave and the reference wave. . When the system voltage VAC of the system 2 is positive, the switching element Q1 and the switching element Q4 are turned on, so that a current flows through the system 2. Conversely, when the system voltage VAC is negative, the switching element Q2 and the switching element Q3 are Turn on. As shown in FIG. 12, the switching element Q1 and the switching element Q2 perform high-frequency switching, and the switching element Q3 and the switching element Q4 switch at the commercial frequency. The same applies to the case where high frequency switching is simultaneously performed by a combination of the switching element Q1 and the switching element Q4 or a combination of the switching element Q2 and the switching element Q3.
[0005]
Since the triangular wave operates at a constant frequency, for example, when the reference wave is a sine wave, the input voltage of the inverter 5 (here, the voltage of the intermediate stage capacitor 4, that is, the intermediate stage voltage VM) is constant. For example, the average value of the output voltage of the inverter 5 is controlled to be a sine wave. Therefore, the waveform of the output current is determined by selecting the reference wave. At this time, the operating frequency of the inverter 5 matches the operating frequency of the triangular wave. The output voltage of the inverter 5 is removed of a high frequency component by a filter 6 including an output reactor 6a and a filter capacitor 6b.
[0006]
[Problems to be solved by the invention]
In such a conventional grid-connected inverter, when the DC input voltage Vin is lower than the maximum value of the grid voltage VAC, the boost converter 3 is connected to the grid 2 to realize the power factor 1 operation. And the inverter 5 are necessary, and in order to partially limit the operation of the boost converter 3 as a means for further improving the efficiency of the device, the capacity of the intermediate stage capacitor 4 is reduced to several hundred μF or less. Therefore, the intermediate stage voltage VM has a large ripple and is unstable. Further, in the high-speed feedback control in which the PWM method that determines the on / off time of the switching elements Q1 to Q4 by comparing the triangular wave with a constant frequency and the reference wave is detected and the obtained output current io is detected and compared with the command value, It is necessary to compensate for the phase lag of the output current io due to the filter 6, and an accurate active filter is indispensable to realize the compensation. In addition, since the instability of the input voltage (here, the intermediate stage voltage VM) and various fluctuations (voltage, frequency, and phase) of the system 2 are added, stable control is performed and output with little distortion is achieved. It was difficult to generate the current io.
[0007]
The present invention solves the above-described problems. Even when there are fluctuations or ripples in the intermediate stage voltage VM, fluctuations in the system, phase lag due to the filter 6, etc., the command values and filters of special waveforms are not used. An object of the present invention is to provide a grid-connected inverter that can operate stably without being affected by fluctuations and can accurately form a waveform.
[0008]
[Means for Solving the Problems]
The present invention according to claim 1 includes a DC reactor, a boosting switching element, and a boosting diode, and boosts an input voltage from a DC input power supply by high-frequency switching of the boosting switching element, thereby providing a DC intermediate stage voltage. From the intermediate stage voltage by switching of four switching elements configured as a full bridge, an intermediate stage capacitor having a capacity of several hundred μF or less that removes high frequency components in the intermediate stage voltage An inverter that outputs current, a filter that removes high-frequency components in the AC current by an output reactor and a capacitor, and outputs the output current to an AC system as an output current, wherein the input voltage is lower than the absolute value of the system voltage. Only by the boost converter Boosting the intermediate stage voltage so that it is partially convex, In a grid-connected inverter that converts DC power input from the input power source into AC power and outputs the AC power to the grid, a command value upper limit and a command value lower limit with a predetermined hysteresis width with respect to a command value for waveform shaping of the output current The output reactor current is maintained within a hysteresis width between the command value upper limit and the command value lower limit so that an average value of the output reactor current flowing through the output reactor becomes a sine wave. This is a grid-connected inverter in which high-frequency switching of the switching element of the inverter is controlled by hysteresis.
[0009]
According to the present invention, it stably operates against instability of the intermediate stage voltage and various fluctuations of the system voltage, frequency, phase, etc. Therefore, the intermediate stage voltage is convex with a configuration in which the intermediate stage capacitor is reduced in capacity. Thus, it is possible to provide a grid-connected inverter capable of shaping the output current into a sine wave without using a special command value even in a state where there are many ripples.
[0010]
According to a second aspect of the present invention, there is provided a second command value upper limit and a second command value lower limit with a predetermined hysteresis width with respect to a command value for waveform shaping of a DC reactor current flowing through a DC reactor of the boost converter, In the period during which the converter boosts, high-frequency switching of the boost switching element of the boost converter is hysteresis so as to keep the DC reactor current within the hysteresis width between the second command value upper limit and the second command value lower limit. Hysteresis control of high-frequency switching of the switching element of the inverter so that the output reactor current flowing through the output reactor is kept within the hysteresis width between the command value upper limit and the command value lower limit during the period during which the boost converter does not boost This is a grid interconnection inverter according to claim 1.
[0011]
As a result, when the input voltage is lower than the absolute value of the system voltage, the waveform can be shaped by the boost converter. Therefore, each switching element of the four-stone full-bridge inverter only performs a switching operation at a low frequency. It is possible to provide a grid-connected inverter that achieves a reduction in the loss of the inverter and reduces the overall size and weight of the equipment as the efficiency is improved and the size of the heat sink is reduced.
[0012]
The present invention according to claim 3 is configured such that the hysteresis width is variable corresponding to the DC input voltage, the effective value of the system voltage, and the output power. System inverter.
[0013]
As a result, the operating frequency in the hysteresis operation can be kept within a predetermined range corresponding to the DC input voltage, the effective value of the system voltage, and the output power, and the change in the operating frequency becomes small. A grid-connected inverter that can be optimally designed for electrical components such as a switching element, a capacitor, a DC reactor, and an output reactor can be provided.
[0014]
The present invention according to claim 4 is the grid interconnection inverter according to any one of claims 1 to 3, wherein the hysteresis width is variable in the commercial cycle in correspondence with the absolute value of the system voltage. .
[0015]
Thereby, the operating frequency in the hysteresis operation can be made substantially constant within one cycle of the system, and a grid-connected inverter that can be designed to an optimum operating frequency can be provided.
[0016]
The present invention according to claim 5 is provided with an overcurrent upper limit corresponding to an overcurrent and an undercurrent lower limit corresponding to an undercurrent outside the hysteresis width for determining the command value upper limit and the command value lower limit, 5. The grid-connected inverter according to claim 1, wherein an overcurrent exceeding an upper limit and an undercurrent below the undercurrent lower limit are forcibly returned to normal hysteresis control.
[0017]
As a result, even if an overcurrent or undercurrent occurs during the hysteresis operation, it can be forcibly returned to the normal hysteresis operation, and even if a malfunction occurs that deviates from the hysteresis width, the operation can be safely performed after that. A grid interconnection inverter that can be continued can be provided.
[0018]
According to a sixth aspect of the present invention, there is provided on-time detection means for detecting the on-time of all the switching elements constituting the inverter and the boost converter until the on-time of the switching element through which the current flows exceeds a predetermined value. The grid-connected inverter according to any one of claims 1 to 5, wherein an upper limit is set for the operating frequency by not turning off.
[0019]
Thereby, since the operating frequency of the hysteresis operation does not become a predetermined value or more, a malfunction is unlikely to occur, and a grid-connected inverter that operates stably can be provided.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
In the present invention according to claim 1, the output reactor current detecting means is means for detecting a current flowing in a DC reactor provided in the filter, and is constituted by a current transformer or the like. This current shows the change of the current output from the inverter as it is. The command value upper limit generation means is a means for generating a value obtained by adding a predetermined value to a command value for shaping the output current, that is, a command value upper limit. The command value lower limit generation means subtracts the predetermined value from the command value. A means for generating a value, that is, a command value lower limit. In short, the output reactor current gives a limit to repeat increase and decrease within a predetermined range with respect to the command value. Although the width between the command value upper limit and the command value lower limit is referred to as a hysteresis width, it is not limited to a certain width.
[0021]
The upper limit comparator is a means for comparing the value of the output reactor current with the command value upper limit. In the embodiment, when the output reactor current exceeds the command value upper limit, a reset signal is output to the flip-flop. The lower limit comparator is means for comparing the value of the output reactor current with the command value lower limit. In the embodiment, when the output reactor current becomes smaller than the command value lower limit, a set signal is output to the flip-flop. In short, it functions to monitor the output reactor current so that it is between the command value upper limit and the command value lower limit. The flip-flop is a means that is turned on or off in response to the set signal or reset signal, and provides a gate signal that turns on or off the switching element in the inverter. By each of the above means, the inverter performs a hysteresis operation centering on the command value to decrease the current when the command value upper limit is exceeded and to increase the current when the command value is lower than the command value lower limit. DC reactor current with a waveform according to The other components are the same as in the conventional example.
[0022]
In the present invention according to claim 2, the second command value upper limit generating means and the second command value lower limit generating means generate means for generating a second command value upper limit and a second command value lower limit respectively provided for the command value. It is the same as the command value upper limit and the command value lower limit in the first embodiment. The same applies to the second upper limit comparator, the second lower limit comparator, and the second flip-flop. The DC reactor current detection means is means for detecting the current of the DC reactor in the boost converter, shows the change in the current output from the boost converter to the inverter as it is, and is equivalent to the control using the output reactor current in the first embodiment. Served for purpose. In the embodiment, an example is shown in which the waveform of the inverter is not shaped during the boosting period. Therefore, the waveform of the command value for the DC reactor current is the same sine waveform as the waveform of the command value for the output reactor current. Is not to be done.
[0023]
In the present invention according to claim 3, when the output reactor current increases from the command value lower limit toward the command value upper limit, for example, when the switching element Q1 is turned on and current flows, the output voltage Vo (from the intermediate stage voltage VM ( Since the current flows toward the absolute value of the system voltage VAC), the current increases at the rise of (VM-Vo) / L1 via the inductance L1 output reactor, i.e., with respect to the potential difference (VM-Vo). In addition, when the output reactor current decreases from the command value upper limit toward the command value lower limit, for example, when the switching element Q2 is turned on and current flows, the intermediate stage voltage VM is cut off and the output voltage Vo goes to zero potential. Therefore, the current decreases at the fall of Vo / L1, that is, the slope through the inductance L1. Therefore, the transition time from the command value lower limit to the command value upper limit, or from the command value upper limit to the command value lower limit is substantially a value obtained by dividing the hysteresis width by the inclination.
[0024]
In this case, if the reciprocal of the total time of the transition time from the command value lower limit to the command value upper limit at a certain time and the transition time from the next command value upper limit to the command value lower limit is the operating frequency at that time, the intermediate stage voltage The operating frequency depends on VM, the absolute value and effective value of the system voltage VAC, the hysteresis width, and the like. Conversely, by making the hysteresis width variable corresponding to these, the operating frequency can be set to fall within a predetermined range.
[0025]
In the present invention according to claim 4, the rising slope from the command value lower limit of the output reactor current toward the command value upper limit is greater in the vicinity of zero of the system voltage VAC than in the vicinity of the peak. Accordingly, by setting the hysteresis width near the peak to be smaller than the hysteresis width near zero, the operating frequency of the hysteresis operation can be made substantially constant. The same applies to waveform shaping during the boosting operation of the boost converter.
[0026]
In the present invention according to claim 5, the overcurrent detection means detects an overcurrent exceeding the command value upper limit of the output reactor current, and the undercurrent detection means detects an undercurrent of the output reactor current below the command value lower limit. . The overcurrent upper limit comparator compares a predetermined overcurrent upper limit larger than the command value upper limit with the output reactor current, and if it exceeds, outputs a reset signal to the flip-flop. The undercurrent lower limit comparator compares a predetermined undercurrent lower limit that is smaller than the command value lower limit with the output reactor current, and outputs a set signal to the flip-flop if it is lower. Therefore, it functions to forcibly return to normal hysteresis operation. The same can be done when shaping the waveform during the boosting operation of the boost converter.
[0027]
In the present invention according to claim 6, the on-time detecting means is means for detecting the on-time of the switching element of the inverter and continuing the on-state of the switching element if it is less than a predetermined minimum on-time Ton min, In the embodiment, the set signal is output to the flip-flop until Ton min is reached. It functions to prevent a situation where the operating frequency of the hysteresis operation becomes too high. This function is particularly effective when the rising slope of the current is large near the zero voltage of the system voltage.
[0028]
Examples of the present invention will be described below.
[0029]
【Example】
(Example 1)
Hereinafter, Example 1 of the grid interconnection inverter of the present invention will be described with reference to the drawings. This embodiment relates to claim 1.
[0030]
FIG. 1 is a block diagram showing the configuration of this embodiment. Note that the same components as those in FIG. 11 are given the same reference numerals and detailed description thereof is omitted. This embodiment differs from the conventional example in that instead of the output current detection means 7, the filter 6 is provided with an output reactor current detection means 12 for detecting the output current of the inverter 5, and a command value for generating an upper limit of the command value. Upper limit generation means 13, command value lower limit generation means 14 for generating a lower limit of the command value, upper limit comparator 15 for comparing the output of output reactor current detection means 12 and the upper limit of the command value, and output reactor current detection means 12 is provided with a lower limit comparator 16 for comparing the output of 12 with the lower limit of the command value, and a flip-flop 17.
[0031]
The operation in the above configuration will be described with reference to the drawings. FIG. 2 is a waveform diagram showing the operation of this embodiment. 2, (a) is a command value upper limit (hereinafter referred to as command value upper limit) and command value lower limit (hereinafter referred to as command value lower limit), (b) is a gate signal of the switching element Q1, and (c). Is a gate signal of the switching element Q2, (d) is a gate signal of the switching element Q3, and (e) is a gate signal of the switching element Q4.
[0032]
Since the intermediate stage voltage VM must be at least several tens of volts higher than the system voltage VAC in order to inject power into the system 2, for example, when the input voltage Vin is 200V DC and the system voltage VAC is 200V AC, the system voltage The voltage is boosted for a period of 4 to 5 ms around the peak of VAC, and the voltage is not boosted for a period where the absolute value of the other system voltage VAC is sufficiently smaller than the input voltage Vin. Furthermore, since the capacitance of the intermediate stage capacitor 4 is reduced, it does not slip at low frequencies, so that the ON time can be modulated and the difference from the absolute value of the system voltage VAC can be maintained within about several tens of volts. As a result, the intermediate stage voltage VM has a partially convex waveform.
[0033]
In the inverter 5 to which the intermediate stage voltage VM is input, during the half-wave period of the commercial frequency in which the switching element Q4 is on and Q3 is off, the current of the output reactor 6a constituting the filter 6 is approximately sine. When the output reactor current is detected by the output reactor current detecting means 12 and the output reactor current becomes smaller than the command value lower limit, the output of the flip-flop 17 is set and the switching element Q1 is turned on. The switching element Q2 is turned off. As a result, the output reactor current increases. Conversely, when the output reactor current is larger than the upper limit of the command value, the output of the flip-flop 17 is reset, the switching element Q1 is turned off, the switching element Q2 is turned on, and the output reactor current decreases.
[0034]
With the above operation, the output reactor current changes between the command value upper limit and the command value lower limit. Here, by making the command value a sine wave, the average value of the output reactor current becomes a sine wave. The high frequency component of the output reactor current can be removed by the filter capacitor 6b.
[0035]
As described above, according to the present embodiment, in the grid-connected inverter having the intermediate stage capacitor 4 as small as several hundred μF or less, the high-frequency switching in the boost converter 3 is partially performed within one cycle of the system 2 so that the intermediate stage voltage is Even when VM is partially convex, it is possible to provide a grid-connected inverter capable of shaping the output current io into a substantially sine wave.
[0036]
In this embodiment, the inverter 5 is configured to switch the output of the half-bridge inverter that performs high-frequency switching at the commercial frequency. However, the same effect can be obtained even in a configuration in which all of the four stone switching elements Q1 to Q4 perform high-frequency switching. Needless to say.
[0037]
(Example 2)
Hereinafter, Example 2 of the grid interconnection inverter of the present invention will be described with reference to the drawings. This embodiment relates to claim 2.
[0038]
FIG. 3 is a block diagram showing the configuration of this embodiment. Note that the same components as those in FIG. 1 are assigned the same reference numerals and detailed description thereof is omitted. The difference between the present embodiment and the first embodiment is that not all of the waveform shaping of the output current io is performed by the inverter 5, and the boost converter 3 performs a boost operation in a period in which the input voltage Vin is lower than the absolute value of the system voltage VAC. This is because the waveform is shaped by using hysteresis control for the high-frequency switching.
[0039]
In FIG. 3, 18 is a system voltage detecting means for detecting the system voltage VAC of the system 2, 19 is an input voltage detecting means for detecting the input voltage Vin of the input power supply 1, and 20 is an absolute value of the system voltage VAC and the input voltage Vin. Input / output voltage comparator 21, DC reactor current detecting means 21 for detecting DC reactor current iLd of DC reactor 3 b in step-up converter 3, and 22 a second command for generating a second command value upper limit as an upper limit of the command value Value upper limit generating means, 23 is a second command value lower limit generating means for generating a second command value lower limit as a lower limit of the command value, and 24 is a second upper limit comparator for comparing the second command value upper limit with the DC reactor current iLd. , 25 is a second lower limit comparator for comparing the second command value lower limit with the DC reactor current iLd, and 26 is a comparison result of the second upper limit comparator 24 and the comparison result of the second lower limit comparator 25. The second flip-flop 27 is set or reset by the switching of the switching elements Q1 to Q4 by the flip-flop 17, and the switching of the boosting switching element 3c by the second flip-flop 26 is compared by the input / output voltage comparator 20. Switching switching means for switching according to the result.
[0040]
The operation in the above configuration will be described with reference to the drawings. FIG. 4 is a waveform diagram showing the operation of this embodiment. 4, (a) is a command value, command value upper limit and command value lower limit, (b) is a gate signal of switching element Q1 in inverter 5, (c) is a gate signal of switching element Q2, and (d) is switching. The gate signal of the element Q3, (e) is the gate signal of the switching element Q4, (f) is the gate signal of the transistor QF in the step-up switching element 3c, and (g) is the input voltage Vin and the absolute value of the system voltage VAC. .
[0041]
The grid interconnection inverter controls the output reactor current to a sine wave using the command value upper limit and the command value lower limit during a period when the absolute value of the system voltage VAC is lower than the input voltage Vin. Further, a DC reactor current detecting means 21 is provided, and the detected DC reactor current is input to the second upper limit comparator 24 and the second lower limit comparator 25, and compared with the second command value upper limit and the second command value lower limit, respectively. Thus, the second flip-flop 26 generates a gate signal for driving the boosting switching element. The input / output voltage comparator 20 compares the system voltage VAC from the system voltage detection means 18 with the input voltage Vin from the input voltage detection means 19, and the input voltage Vin is generally higher than the absolute value of the system voltage VAC. When the inverter 5 is selected by the switching switching means 27, hysteresis control is performed by the command value upper limit and the command value lower limit, and when the absolute value of the system voltage VAC is substantially lower than the input voltage Vin, the boost converter 3 And hysteresis control is performed by the second command value upper limit and the second command value lower limit.
[0042]
When the boost converter 3 performs hysteresis control, the direct current reactor current is detected by the direct current reactor current detecting means 21, and when the direct current reactor current becomes smaller than the command value lower limit of the second command value lower limit generating means 23, The output of the flip-flop 26 is set, and the transistor QF of the boosting switching element 3c is turned on. As a result, the DC reactor current increases. Conversely, when the DC reactor current is larger than the second command value upper limit of the second command value upper limit generating means 22, the output of the second flip-flop 26 is reset, the transistor QF is turned off, and the DC reactor current decreases. To do. At this time, the output current decreases. With these operations, the DC reactor current during the period in which the boost converter 3 performs the boost operation is maintained between the second command value upper limit and the second command value lower limit, and is output to the inverter 5.
[0043]
By the above operations, the command value upper limit, the command value lower limit, the second command value upper limit, and the second command value lower limit are appropriately set, and the average value of the output current io is shaped into a sine wave. A high frequency component accompanying the transition of the DC reactor current and the output reactor current is removed by the intermediate stage capacitor 4 and the filter 6.
[0044]
As described above, according to this embodiment, by controlling the DC reactor current of the boost converter 3, the boost converter 3 can perform waveform shaping when the input voltage Vin is substantially lower than the absolute value of the system voltage VAC. In some cases, the inverter 5 can be switched only at a low frequency, so that the loss can be reduced, and the entire device can be reduced in size and weight as the heat sink becomes smaller and the efficiency is reduced.
[0045]
(Example 3)
Hereinafter, Example 3 of the grid interconnection inverter of the present invention will be described with reference to the drawings. This embodiment relates to claim 3. In addition, if the structure of a present Example is shown with a block diagram, it will become the same as FIG. 1, and drawing is abbreviate | omitted.
[0046]
The operation in the above configuration will be described. FIG. 5 is a waveform diagram showing the operation of this embodiment. When trying to obtain a certain output current, the voltage hysteresis width between the command value upper limit and command value lower limit for the command value of the output reactor current is VH1, the intermediate stage voltage is VM, the output voltage is Vo, and the output reactor inductance is L1. Then, the output reactor current iL1 increases with a slope of (VM -Vo) / L1. Here, when the intermediate stage voltage VM or Vo changes, the ON time of the step-up switching element 3c is kept constant while keeping the output reactor current iL1 constant by changing the hysteresis width and newly setting VH2. Is possible. For example, when the intermediate stage voltage VM increases, the hysteresis width is widened, and when the intermediate stage voltage VM decreases, the hysteresis width is reduced, thereby changing the hysteresis width in response to the change in the slope and keeping the on time constant. Can keep. Further, since the current decreases with a slope of Vo / L1 during the off time, the off time can also be made substantially constant.
[0047]
As described above, according to this embodiment, the range of the operating frequency can be limited by adjusting the hysteresis width with respect to changes in the input voltage Vin, the system voltage VAC, and the output power, and a malfunction occurs accordingly. Thus, it is possible to provide a grid-connected inverter that can waveform-shape the output current io into a sine wave while reducing the possibility of doing so.
[0048]
Example 4
Hereinafter, Example 4 of the grid interconnection inverter of the present invention will be described with reference to the drawings. This embodiment relates to claim 4. In addition, if the structure of a present Example is shown with a block diagram, it will become the same as FIG. 3, and drawing is abbreviate | omitted.
[0049]
The operation in the above configuration will be described. FIG. 6 is a waveform diagram showing the operation of this embodiment. 6A shows the command value, the command value upper limit, and the command value lower limit, FIG. 6B shows the details near the peak of the system voltage VAC, and FIG. 6C shows the details near the zero of the system voltage VAC.
[0050]
When the hysteresis width is constant, the potential difference between the intermediate stage voltage VM and the output voltage Vo increases near zero of the absolute value of the system voltage VAC, so the slope of the increase in the output reactor current increases, and the peak of the system voltage VAC The operating frequency is higher than in the vicinity. Therefore, as shown in FIG. 6A, the operating frequency can be made constant in one cycle of the sine wave by decreasing the hysteresis width near the peak and increasing it near zero.
[0051]
As described above, according to this embodiment, by changing the hysteresis width of the output reactor current according to the absolute value of the system voltage VAC, the operating frequency becomes substantially constant, and the design is made with the optimum operating frequency of the inverter. In addition, it is possible to provide a grid-connected inverter that further achieves noise reduction.
[0052]
In the present embodiment, the case of waveform shaping using the output reactor current of the inverter 5 has been described. Needless to say, the same applies to the case of waveform shaping using the DC reactor current of the boost converter 3.
[0053]
(Example 5)
Hereinafter, Example 5 of the grid interconnection inverter of the present invention will be described with reference to the drawings. This embodiment relates to claim 5.
[0054]
FIG. 7 is a block diagram showing the configuration of this embodiment. Note that the same components as those in FIG. 1 are assigned the same reference numerals and detailed description thereof is omitted. The present embodiment is different from the first embodiment in that an overcurrent detection means 28 and an undercurrent detection means 29 are provided for the output reactor current, and an overcurrent upper limit comparator 30 for comparing with the output reactor current and an undercurrent lower limit. The comparator 31 is provided. The overcurrent detection means 28 detects an overcurrent of the output reactor current that exceeds the command value upper limit, and the undercurrent detection means 29 detects an undercurrent of the output reactor current that falls below the command value lower limit.
[0055]
The operation in the above configuration will be described. FIG. 8 is a waveform diagram showing the operation of this embodiment. In FIG. 8, (a) shows a command value upper limit, command value lower limit, command value, overcurrent upper limit, and undercurrent lower limit, and (b) shows details in the vicinity of the peak.
[0056]
Normally, the output reactor current transitions in the hysteresis width VH1, but when the switching element Q1 has to be turned off, for example, when the upper limit of the command value is reached and the switching device Q1 has to be turned off for some reason, In the present embodiment, the overcurrent detection means 28 detects the overcurrent of the output reactor current, and the overcurrent upper limit comparator 30 includes an overcurrent upper limit having a width of VHL provided outside the hysteresis width, an output reactor current, and And a reset signal is output to the flip-flop 17 to forcibly turn off the switching element Q1. On the other hand, if the output reactor current deviates from the hysteresis width of the command value lower limit and remains off, the undercurrent detection means 29 and the undercurrent lower limit comparator 31 determine that the abnormality is below the undercurrent lower limit, and the forced Thus, the switching element Q1 is turned on.
[0057]
As described above, according to this embodiment, it is possible to provide a grid-connected inverter that can continue to operate safely even if a malfunction occurs in the hysteresis control of the output reactor current.
[0058]
In the present embodiment, the operation of the switching element Q1 of the inverter 5 has been described. However, the same applies to the case of waveform shaping by the boost converter 3.
[0059]
(Example 6)
Hereinafter, Example 6 of the grid interconnection inverter of the present invention will be described with reference to the drawings. This embodiment relates to claim 6.
[0060]
FIG. 9 is a block diagram showing the configuration of this embodiment. Note that the same components as those in FIG. 1 are assigned the same reference numerals and detailed description thereof is omitted. This embodiment is different from the first embodiment in that an on-time detecting means 32 for detecting the on-time of the switching element Q1 or Q3 of the inverter 5 is provided.
[0061]
The operation in the above configuration will be described. FIG. 10 is a waveform diagram showing the operation of this embodiment. 10, (a) shows a command value upper limit, a command value lower limit, and a command value, and (b) shows details in the vicinity of the peak. In FIG. 10, the output reactor current normally transitions within the hysteresis width VH1, but the ON time corresponding to the hysteresis width corresponding to the conditions such as the input voltage Vin, the intermediate stage voltage VM, the system voltage VAC, and the output power. Even if it is set, if the ON time detected by the ON time detection means 32 has not reached the predetermined minimum ON time Ton min, a set signal is output to the flip-flop 17 and the Ton min is calculated. The switching element Q1 is kept in the ON state until the value is exceeded. This prevents a situation where the operating frequency of the hysteresis operation becomes very high.
[0062]
As described above, according to the present embodiment, since the operating frequency does not exceed the predetermined value when performing the hysteresis control of the output reactor current, the malfunction is unlikely to occur, and the grid-connected inverter that continues to operate safely Can be provided.
[0063]
【The invention's effect】
The present invention according to claim 1 includes a DC reactor, a boosting switching element, and a boosting diode, and boosts an input voltage from a DC input power supply by high-frequency switching of the boosting switching element, thereby providing a DC intermediate stage voltage. From the intermediate stage voltage by switching of four switching elements configured as a full bridge, an intermediate stage capacitor having a capacity of several hundred μF or less that removes high frequency components in the intermediate stage voltage, An inverter that outputs current, a filter that removes high-frequency components in the AC current by an output reactor and a capacitor, and outputs the output current to an AC system as an output current, and the input voltage is lower than the absolute value of the system voltage DC voltage boosted by the boost converter and input from the input power source only In a grid-connected inverter that converts AC power into AC power and outputs it to the grid, a command value upper limit and a command value lower limit are provided with a predetermined hysteresis width for a command value for shaping the output current, and the output reactor is By using a grid-connected inverter in which high-frequency switching of the switching element of the inverter is controlled so as to maintain a flowing output reactor current within a hysteresis width between the command value upper limit and the command value lower limit, In a grid-connected inverter that operates stably against instability of the intermediate stage voltage and various fluctuations of the system voltage, frequency, phase, etc., and thus the capacity of the intermediate stage capacitor is reduced to several hundred μF or less. Even when the intermediate stage voltage is partially convex, command a sine wave without using a special waveform for the command value. It may be substantially sinusoidal output current by the.
[0064]
According to a second aspect of the present invention, there is provided a second command value upper limit and a second command value lower limit with a predetermined hysteresis width with respect to a command value for waveform shaping of a DC reactor current flowing through a DC reactor of the boost converter, In the period during which the converter boosts, high-frequency switching of the boost switching element of the boost converter is hysteresis so as to keep the DC reactor current within the hysteresis width between the second command value upper limit and the second command value lower limit. Hysteresis control of high-frequency switching of the switching element of the inverter so that the output reactor current flowing through the output reactor is kept within the hysteresis width between the command value upper limit and the command value lower limit during the period during which the boost converter does not boost In order to provide a grid-connected inverter according to claim 1 Ri, can reduce the loss in the inverter, therefore, enables miniaturization of the heat sink, it is possible to provide a system interconnection inverter small and light.
[0065]
The present invention according to claim 3 is configured such that the hysteresis width is variable corresponding to the DC input voltage, the effective value of the system voltage, and the output power. By using a system inverter, the operating frequency in the hysteresis operation can be kept within a predetermined range corresponding to the DC input voltage, the effective value of the system voltage, and the output power, and the change in the operating frequency is reduced. It is possible to provide a grid-connected inverter that can be designed optimally for simplification and electrical components such as a switching element, a capacitor, a DC reactor, and an output reactor.
[0066]
The present invention according to claim 4 is a grid-connected inverter according to any one of claims 1 to 3, wherein the hysteresis width is variable in a commercial cycle corresponding to the absolute value of the system voltage. Thus, the operating frequency in the hysteresis operation can be made substantially constant within one cycle of the system, and a grid-connected inverter that can be designed to an optimal operating frequency can be provided.
[0067]
The present invention according to claim 5 is provided with an overcurrent upper limit corresponding to an overcurrent and an undercurrent lower limit corresponding to an undercurrent outside the hysteresis width for determining the command value upper limit and the command value lower limit, By setting the grid interconnection inverter according to any one of claims 1 to 4 to forcibly return to normal hysteresis control for an overcurrent exceeding an upper limit and an undercurrent below the undercurrent lower limit, Even if an overcurrent or undercurrent occurs during the hysteresis operation, the system can be forcibly returned to normal hysteresis operation, and even if a malfunction occurs that falls outside the hysteresis width, the system can continue to operate safely after that. A connected inverter can be provided.
[0068]
According to a sixth aspect of the present invention, there is provided on-time detection means for detecting the on-time of all the switching elements constituting the inverter and the boost converter, and until the on-time of the switching element through which the current flows exceeds a predetermined value. Since the operating frequency of the hysteresis operation does not exceed a predetermined value by using the grid-connected inverter according to any one of claims 1 to 5 in which an upper limit is set on the operating frequency by not turning off, malfunction is prevented. Therefore, it is possible to provide a grid-connected inverter that is less likely to occur and operates stably.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a first embodiment of a grid-connected inverter according to the present invention.
FIG. 2 is a waveform diagram showing the operation of the embodiment.
FIG. 3 is a block diagram showing a configuration of a second embodiment of a grid-connected inverter according to the present invention.
FIG. 4 is a waveform diagram showing the operation of the embodiment.
FIG. 5 is a waveform diagram showing the operation of the third embodiment of the grid interconnection inverter of the present invention.
FIG. 6 is a waveform diagram showing the operation of the system interconnection inverter according to the fourth embodiment of the present invention.
FIG. 7 is a block diagram showing a configuration of a fifth embodiment of a grid-connected inverter according to the present invention.
FIG. 8 is a waveform diagram showing the operation of the embodiment.
FIG. 9 is a block diagram showing a configuration of a grid-connected inverter according to a sixth embodiment of the present invention.
FIG. 10 is a waveform diagram showing the operation of the embodiment.
FIG. 11 is a block diagram showing the configuration of a conventional grid-connected inverter
FIG. 12 is a waveform diagram showing the operation of the conventional example.
[Explanation of symbols]
1 Input power
2 lines
3 Boost converter
3a Smoothing capacitor
3b DC reactor
3c Boosting switching element
3d boost diode
4 Intermediate stage capacitor
5 Inverter
6 Filter
6a Output reactor
6b Filter capacitor
7 Output current detection means
8 Current command means
9 Error amplifier
10 comparator
11 Triangular wave generation means
12 Output reactor current detection means
13 Command value upper limit generation means
14 Command value lower limit generation means
15 Upper limit comparator
16 Lower limit comparator
17 Flip-flop
18 System voltage detection means
19 Input voltage detection means
20 I / O voltage comparator
21 DC reactor current detection means
22 Second command value upper limit generation means
23 Second command value lower limit generation means
24 Second upper limit comparator
25 Second lower limit comparator
26 Second flip-flop
27 Switching switching means
28 Overcurrent detection means
29 Undercurrent detection means
30 Overcurrent upper limit comparator
31 Undercurrent lower limit comparator
32 On-time detection means
Vin input voltage
VM intermediate stage voltage
Vo output voltage
VAC system voltage
VH1, VH2 Hysteresis width
io output current
iL1 output reactor current
iLd DC reactor current
Q1, Q2, Q3, Q4 switching element
QF transistor

Claims

A step-up converter comprising a DC reactor, a step-up switching element, and a step-up diode, and stepping up an input voltage from a DC input power supply by high-frequency switching of the step-up switching element and outputting a DC intermediate stage voltage; An intermediate stage capacitor having a capacity of several hundred μF or less that removes a high frequency component in the stage voltage, an inverter that outputs an alternating current from the intermediate stage voltage by switching of four switching elements configured in a full bridge, and an output reactor And a capacitor that removes a high-frequency component in the alternating current and outputs the output current to an alternating current system as an output current, and the intermediate stage voltage is output by the boost converter only during a period when the input voltage is lower than the absolute value of the system voltage. There is boosted so as to be partially convex, input from the input power source In the grid-connected inverter that converts the direct current power into alternating current power and outputs it to the system, a command value upper limit and a command value lower limit are provided with a predetermined hysteresis width with respect to a command value for shaping the output current, The switching reactor of the inverter is configured to keep the output reactor current within a hysteresis width between the command value upper limit and the command value lower limit so that an average value of the output reactor current flowing through the output reactor becomes a sine wave. A grid-connected inverter with hysteresis control for high-frequency switching.

A second command value upper limit and a second command value lower limit are provided with a predetermined hysteresis width with respect to a command value for waveform shaping of a DC reactor current flowing through a DC reactor of the boost converter, and during the period during which the boost converter boosts the DC Hysteresis control is performed on the high-frequency switching of the boosting switching element of the boost converter so as to keep the reactor current within the hysteresis width between the second command value upper limit and the second command value lower limit, and the boost converter does not boost The high frequency switching of the switching element of the inverter is subjected to hysteresis control so that the output reactor current flowing through the output reactor is maintained within a hysteresis width between a command value upper limit and a command value lower limit during the period. Grid-connected inverter.

3. The grid interconnection inverter according to claim 1, wherein the hysteresis width is variable corresponding to the DC input voltage, the effective value of the grid voltage, and the output power.

The grid interconnection inverter according to any one of claims 1 to 3, wherein the hysteresis width is variable in a commercial cycle corresponding to an absolute value of the system voltage.

An overcurrent upper limit corresponding to overcurrent and an undercurrent lower limit corresponding to undercurrent are provided outside the hysteresis width for determining the command value upper limit and the command value lower limit, and the overcurrent and the undercurrent exceeding the overcurrent upper limit are provided. The grid interconnection inverter according to any one of claims 1 to 4, wherein a normal hysteresis control is forcibly returned to an insufficient current below a lower limit.

On-time detection means is provided to detect the on-time of all switching elements that constitute the inverter and boost converter, and the operating frequency is not limited until the on-time of the switching element that is carrying current exceeds a predetermined value. The grid connection inverter in any one of Claims 1 thru | or 5 which provided.