JP4185208B2

JP4185208B2 - 液晶表示装置

Info

Publication number: JP4185208B2
Application number: JP07484699A
Authority: JP
Inventors: 義裕浅井
Original assignee: 東芝松下ディスプレイテクノロジー株式会社
Priority date: 1999-03-19
Filing date: 1999-03-19
Publication date: 2008-11-26
Anticipated expiration: 2019-03-19
Also published as: JP2000267068A; US6445372B1; KR100384214B1; TW460726B; KR20000062926A

Description

【０００１】
【発明の属する技術分野】
この発明は一対の基板間に液晶層が保持された液晶表示装置に関するものであり、特に各画素毎にスイッチ素子が配置されたアクティブマトリクス型の液晶表示装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置は、軽量、薄型、低消費電力の特性を生かして各種分野で利用されている。中でも、各画素毎にスイッチ素子を設けたアクティブマトリクス型液晶表示装置は、ＴＶ表示、ＯＡ用のディスプレイ装置として、更には車載用のディスプレイ装置として急激に普及している。
【０００３】
【発明が解決しようとする課題】
このような液晶表示装置、特に車載用のディスプレイ装置にあっては、装置の低廉化を達成するためにフレームメモリなど用いることなく簡易的に画像処理を行なうことが求められている。
【０００４】
例えば、表示画像の一部を拡大して表示する場合（ズーム機能）、一水平走査線の映像信号を、表示装置の複数の装置走査線の表示画素に割り付ける技術が知られている。
【０００５】
しかしながら、本発明者の誠意研究の結果、上記した手法による表示、即ち複数の走査線を同時に選択した場合に表示輝度が部分的に異なる、そして特に高精細化に伴い顕著になることが解った。
【０００６】
この発明は、上記した技術課題に基づくものであって、複数の走査線を同時に選択する駆動を行なった場合であっても、良好な表示品位が確保できる液晶表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、複数本の信号線と、この信号線に略直交する複数本の走査線と、前記信号線と前記走査線との交点近傍に配置されるスイッチ素子と、前記スイッチ素子に接続される画素電極と、前記画素電極に液晶層を介して配置される対向電極と、を備えた表示パネルと、前記信号線に信号電圧を供給する信号線駆動回路と、前記走査線に走査パルスを供給する走査線駆動回路と、前記信号線駆動回路及び前記走査線駆動回路のそれぞれに制御信号を供給する制御回路と、を備えた液晶表示装置において、前記表示パネルは、前記信号線、前記走査線、前記スイッチ素子、及び前記画素電極を含むアレイ基板と、前記対向電極を含む対向基板との間に前記液晶層が保持され、前記アレイ基板は、前記走査線と略平行に、前記画素電極と絶縁膜を介して配置される複数本の補助容量線を含み、前記走査線駆動回路は、一の前記走査線と、前記一の走査線と隣接する他の前記走査線であって前記他の走査線に電気的に接続される一の前記画素電極を介して配置される前記他の走査線のそれぞれに略同一のタイミングで前記スイッチ素子を導通状態と成すと共に、前記一の走査線に接続される前記スイッチ素子を、前記他の走査線に接続される前記スイッチ素子よりも所定期間だけ先に非導通状態と成す第１及び第２の走査パルスを供給することを特徴とする液晶表示装置にある。
【０００８】
この発明によれば、複数の走査線を同時に選択する駆動を行なった場合であっても、スイッチ素子の導通期間の一部を再書込みに利用することができるので良好な表示品位が確保できる。
【０００９】
【発明の実施の形態】
本発明の具体例の説明に先立ち、従来のアクティブマトリクス型液晶表示装置における表示不良の原因について図１乃至３を参照して説明する。
この液晶表示装置１は、複数本の信号線Ｓx （x=1,2,…）と、この信号線Ｓx に直交配置される複数本の走査線Ｇy （y=1,2,…）と、信号線Ｓx 及び走査線Ｇy 近傍に配置されるスイッチ素子としての薄膜トランジスタ（ＴＦＴ）を介して配置される画素電極Ｐx,y 、この画素電極Ｐx,y に対して液晶層LCを介して配置される対向電極Ｃを含む。また、画素電位Ｖｅx,y の変動を補償するため、この画素電極Ｐx,y との間で補助容量Ｃｓを形成する走査線Ｇy と略平行に配置される補助容量線Ａy を含む。
【００１０】
そして、この走査線Ｇy には夫々順次走査パルスＶＧy が印加され、ＴＦＴが導通状態の間、画素電極Ｐx,y には対応する映像信号Ｖsig が書込まれ、次のフレームで走査パルスＶＧy が印加されるまでの間、液晶容量ＣLCに所定の電荷が保持され、これに基づいて表示が成される。
【００１１】
ここで、画素電極Ｐm,n を例にとり、以下に詳細に説明する。尚、液晶容量をＣLC、補助容量をＣｓとして示す。また、ＴＦＴのゲート・ソース間の寄生容量をＣgs1 、画素電極Ｐx,y とこの画素電極Ｐx,y とＴＦＴを介して接続される走査線Ｇy との寄生容量をＣgs2 、画素電極Ｐx,y と隣接する他の走査線Ｇy-1 との間の寄生容量をＣgs3 として示す。
【００１２】
走査パルスＶＧn が印加された走査線Ｇn に接続される画素電極Ｐm,n には、映像信号Ｖsig に基づいて所定の電圧が書込まれ、走査パルスＶG のＯＦＦに伴い画素電位Ｖｅm,n は寄生容量Ｃgs1 ，Ｃgs2 の影響による電荷の再配分により、レベルシフトする。ここでは、ＴＦＴがｎチャネル動作であるため、画素電位Ｖｅm,n は図２に示すように負側にレベルシフトする。
【００１３】
このレベルシフト量をΔＶｐとすると、このレベルシフト量ΔＶｐは次式で示される。尚、ここでΔＶＧは走査パルスの振幅を示す。
ΔＶｐ＝｛（Ｃgs1 ＋Ｃgs2 ）／（ＣLC＋Ｃｓ＋Ｃgs1 ＋Ｃgs2 ＋Ｃgs3 ）｝ΔＶＧ…(1)
ところで、簡易的な拡大表示を達成するため、所定の周期毎に隣接する一対の走査線を同時選択し、隣接する表示画素に同一の映像信号に基づく表示を行なう場合、例えば走査線Ｇn ，Ｇn+1 に同時に走査パルスＶＧn ，ＶＧn+1 を印加する場合について説明する。
【００１４】
この場合、走査線Ｇn に接続される画素電極Ｐm,n の画素電位Ｖｅm,n は、上式(1) の通りレベルシフトするが、走査線Ｇn+1 に接続される画素電極Ｐm,n+1 の画素電位Ｖｅm,n+1 は、画素電極Ｐm,n+1 に隣接する走査線Ｇn にも走査パルスＶＧn+1 と同一のタイミングで走査パルスＶＧn が印加されることから、そのシフト量ΔＶｐ’は次式で示されるものとなる。
【００１５】
ΔＶｐm,n+1 ＝｛（Ｃgs1 ＋Ｃgs2 ＋Ｃgs3 ）／（ＣLC＋Ｃｓ＋Ｃgs1 ＋Ｃgs2 ＋Ｃgs3 ）｝ΔＶｇ…(2)
この(1) 及び(2) 式から解るように、同時に走査パルスＶＧn ，ＶＧn+1 が印加される走査線Ｇn ，Ｇn+1 に隣接した画素電極Ｐm,n+1 は、他の画素電極Ｐに比べて画素電位Ｖｅm,n+1 のシフト量が大きく、表示不良をきたす。
【００１６】
以下に、本発明について具体例を参照して説明する。
図４はこの具体例の液晶表示装置の概略斜視図、図５はアレイ基板の一部概略正面図、図６は液晶表示装置の一部概略断面図である。
【００１７】
この液晶表示装置１は、有効表示領域が９：１６のアスペクト比、対角７インチサイズで、画素数が横1440×縦234 、カラー表示絵素数が横480 ×縦234 である。そして、この液晶表示装置１は、液晶パネル１００と、この液晶パネル１００に映像信号Ｖsig を供給するＸドライバ２０１−１，…，２０１−４と、この液晶パネル１００に走査パルスＶＧを供給するＹドライバ３０１−１，３０１−２と、それぞれを制御するコントロールＩＣ４０１とを含む。
【００１８】
液晶パネル１００は、図６に示すように、アレイ基板１４１と対向基板１６１との間に配向膜１７１，１７３を介して配置されるＴＮ（ツイステッド・ネマチック）液晶から成る液晶層１８１と、それぞれの基板外表面に配置される偏光板１９１，１９３と備えたノーマリ・ホワイトモードである。
【００１９】
アレイ基板１４１は、０．７mm厚のガラス基板１０１上に配置される234 本の走査線Ｇy （y=1,2,…,234）と、この走査線Ｇy に絶縁膜１１３を介して直交配置される1440本の信号線Ｓx （x=1,2,…,1440 ）と、走査線Ｇy と信号線Ｓx に囲まれるＩＴＯから成る画素電極Ｐx,y を含む。そして、信号線Ｓx と走査線Ｇy との交点近傍には、走査線Ｇに接続されるゲート電極１１１、信号線Ｓx に接続されるドレイン電極１２５、画素電極Ｐx,y に接続されるソース電極１２３を含み、活性層に非晶質シリコン（ａ- Ｓｉ：Ｈ）１１５が用いられた逆スタガ型のＴＦＴを含む。このａ−Ｓｉ：Ｈ１１５とソース及びドレイン電極１２３，１２５との間にはオーミックコンタクトを得るためのｎ＋型のａ−Ｓｉ：Ｈがオーミックコンタクト層１１７，１１９として配置されている。
【００２０】
また、アレイ基板１４１は、走査線Ｇy と略平行に画素電極Ｐx,y と絶縁膜１１３を介して配置される補助容量線Ａy を含み、これにより補助容量Ｃｓが形成される。
【００２１】
対向基板１６１は、画素電極Ｐと信号線Ｓ及び走査線Ｇとの間隙、またＴＦＴを遮光する遮光膜１５３、この上に配置されるカラーフィルタ１５５、このカラーフィルタ１５５上に配置される対向電極Ｃを備えて構成される。
【００２２】
Ｘドライバ２０１−１は、図７に示すように、シフトレジスタ２１１と、Ｒ，Ｇ，Ｂのアナログ映像信号ＤＡＴＡ−Ｒ，Ｇ，Ｂを伝送するビデオバス２２１と、シフトレジスタ２１１出力に基づいてアナログ映像信号ＤＡＴＡ−Ｒ，Ｇ，Ｂをサンプリングするサンブリング部２３１と、サンプリング結果に基づいて映像信号Ｖsig を出力する出力バッファ２４１とを含む。
【００２３】
Ｙドライバ３０１は、図８に示すように、複数のフリップフロップ３０３がカスケード接続されたシフトレジスタ３１１と、制御信号ＯＥ１，ＯＥ２，ＯＥ３を電送する制御信号バス３２１，３２３，３２５及びフリップフロップ３０３の一出力と一つの制御信号ＯＥ１，ＯＥ２，ＯＥ３とを入力とするＡＮＤゲート３２７とから成る論理回路部３２９と、ＡＮＤゲート３２７の出力に接続されるバッファ３３１とから構成される。
【００２４】
コントロールＩＣ４０１は、図９に示すように、外部から入力される同期信号に基づいてＸドライバ２０１−１，…，２０１−４に水平スタート信号ＳＴＨ及び水平クロック信号ＣＰＨを供給し、またＹドライバ３０１−１，３０１−２に垂直スタート信号ＳＴＶ及び垂直クロック信号ＣＰＶを供給するタイミング信号供給部４１１と、制御信号ＯＥ１，ＯＥ２，ＯＥ３を生成する制御信号供給部４２１とを備えて構成される。
【００２５】
この制御信号供給部４２１は、同図に示すように、タイミング信号供給部４１１で生成されるＣＰＶネーブル信号ＶＥＮ、走査パルス立ち下がりタイミング信号ＧＣＫ、ロード信号ＬＤ、設定信号Ｐ１，Ｐ２，Ｐ３、走査設定信号ＤＢＬ及び削りタイミング信号ＣＫＡに基づいて、図１０に示す制御信号ＯＥ１，ＯＥ２，ＯＥ３を生成するよう構成されている。
【００２６】
詳しくは、走査設定信号ＤＢＬが第１乃至３ＡＮＤ回路４３１，４３３，４３５にそれぞれ入力され、この第１乃至３ＡＮＤ回路４３１，４３３，４３５の出力を１ビットシフトレジスタ４４１，４４３，４４５は削りタイミング信号ＣＫＡに基づいてＯＲ回路４５１，４５３，４５５に転送する。また、このＯＲ回路４５１，４５３，４５５には、ＡＮＤ−ＯＲ回路４６１，４６３，４６５、カウンタ４７１，４７３，４７５及び１ビットシフトレジスタ４８１，４８３，４８５を介して制御信号がそれぞれ入力される。そして、各ＯＲ回路４５１，４５３，４５５の出力はＮＡＮＤ回路４９１，４９３，４９５の一入力に導かれ、また有効走査期間の間ハイレベルを成すＣＰＶイネーブル信号ＶＥＮとの論理輪に基づいて制御信号ＯＥ１，ＯＥ２，ＯＥ３を出力するよう構成されている。
【００２７】
次に、この液晶表示装置１の動作について説明する。
まず、コントロールＩＣ４０１は、外部から入力される同期信号及び制御信号に基づいてＸドライバ２０１−１，…，２０１−４に水平スタート信号ＳＴＨ及び水平クロック信号ＣＰＨを供給し、またＹドライバ３０１−１，３０１−２に垂直スタート信号ＳＴＶ及び垂直クロック信号ＣＰＶを供給する。ここで、外部からの制御信号が各走査線Ｇy を順次走査する順次走査を指示する場合、コントロールＩＣ４０１は図１０に示す垂直スタート信号ＳＴＶ及び垂直クロック信号ＣＰＶをＹドライバ３０１−１，３０１−２に供給する。
【００２８】
タイミング信号供給部４１１は、外部から入力される制御信号に基づいて常にローレベルに設定される走査設定信号ＤＢＬを出力し、これに基づいて制御信号供給部４２１は図１０に示す制御信号ＯＥ１，ＯＥ２，ＯＥ３を生成する。
【００２９】
Ｙドライバ３０１−１，３０１−２は、コントロールＩＣ４０１から供給される垂直スタート信号ＳＴＶ、垂直クロック信号ＣＰＶ、制御信号ＯＥ１，ＯＥ２，ＯＥ３に基づいて、図１０に示すように走査パルスＶＧy を各走査線Ｇy に順次出力する。
【００３０】
次に、外部からの制御信号が表示画像の拡大を指示する場合、詳しくは３水平走査期間の内の一水平走査期間に２走査線を同時選択する場合を例にとり説明する。この場合、コントロールＩＣ４０１は図１１に示す垂直スタート信号ＳＴＶ及び垂直クロック信号ＣＰＶをＹドライバ３０１−１，３０１−２に供給する。また、タイミング信号供給部４１１は、２走査線を同時選択する直前の水平走査期間の間ハイレベルに設定される走査設定信号ＤＢＬを出力し、これに基づいて制御信号供給部４２１は図１１に示す制御信号ＯＥ１，ＯＥ２，ＯＥ３を生成する。
【００３１】
そして、Ｙドライバ３０１−１，３０１−２は、垂直スタート信号ＳＴＶ、垂直クロック信号ＣＰＶ、制御信号ＯＥ１，ＯＥ２，ＯＥ３に基づいて、図１１に示すように、３水平走査期間の間の内の１水平走査期間は同一のタイミングで隣接する一対の走査線Ｇy ，Ｇy+1 に走査パルスＶＧy ，ＶＧy+1 を供給するよう動作する。例えば、第１水平走査期間では走査線Ｇ1 に走査パルスＶＧ1 が、第２水平走査期間では走査線Ｇ２及びＧ３に走査パルスＶＧ2 ，ＶＧ3 が、第３水平走査期間では走査線Ｇ４に走査パルスＶＧ4 が出力される。そして、この３水平走査期間を１周期として順次動作が繰返される。
【００３２】
ところで、この実施例によれば、走査パルスＶＧ2 は走査パルスＶＧ3 よりも制御信号ＯＥ２に基づいて早く立ち下がる、詳しくは、走査パルスＶＧ2 の後段に５μsec の削り期間ｔが設定され、走査パルスＶＧ3 よりも５μsec 早く立ち下がる。
【００３３】
これにより、走査線Ｇ2 及びＧ3 に囲まれる画素電極Ｐm,3 の画素電位Ｖｅm,3 は、走査パルスＶＧ2 の立ち下がりの影響により選択期間中に次式で示されるレベルシフト量ΔＶｐ''だけ負側にレベルシフトする。
【００３４】
ΔＶｐ''= ｛（Ｃgs3 ）／（ＣLC＋Ｃｓ＋Ｃgs1 ＋Ｃgs2 ＋Ｃgs3 ）｝ΔＶｇ…(3)
しかしながら、走査線Ｇ3 に接続される画素電極Ｐm,3 の画素電位Ｖｅm,3 は、５μsec の間に再書込みされ、この選択期間の間に再び映像信号Ｖsig に対応する電圧に書込まれる。従って、画素電極Ｐm,3 の画素電位Ｖｅm,3 は走査パルスＶＧ3 の立ち下がりに同期した画素電位Ｖｅm,3 のレベルシフト量は、同時に選択された画素電極Ｐm,2 の画素電位Ｖｅm,2 に生じるレベルシフト量ΔＶｐと等しくなり、これにより同時選択される走査線Ｇ2 ，Ｇ3 に接続される画素電位Ｖｅm,2 ，Ｖｅm,3 は略等しく設定されることとなり、同様の表示状態が確保される。
【００３５】
この実施例によれば、液晶容量ＣLC（電圧無印加状態）が0.2 pFであるのに対して補助容量Ｃｓが0.3 pFと２倍以下、更には１．５倍以下であるにも係わらず、良好な表示状態を確保することができた。また、このように補助容量Ｃｓが小さいことにより、十分な開口率を達成でき、光利用効率の高い表示装置が実現できた。
【００３６】
ところで、この実施例では走査パルスＶＧのパルス幅が約63 μsec であるのに対して削り期間ｔを５μsec に設定したが、３〜１５μsec であることが望ましい。この削り期間ｔが３μsec よりも小さいと、再書き込みが不十分となり従来のように局所的に表示不良が発生してしまう。また、この削り期間ｔが１５μsec を越えると、画素電極Ｐへの書き込み自体が不十分となる恐れがある。
【００３７】
しかしながら、この削り期間ｔは、走査パルスＶＧのパルス幅にも依存し、書き込み不足が生じないためには走査パルスＶＧのパルス幅に対して削り期間ｔが２０％を越えない範囲であることが望ましい。また、逆に再書き込み不足が生じないためには走査パルスＶＧのパルス幅に対して削り期間ｔが５％を下回らない範囲であることが望ましい。
【００３８】
この実施例は、３水平走査期間の内の一水平走査期間に２走査線を同時選択する例を示したが、この繰返し周期は拡大率等に合わせて適宜選択できる。また、同時選択される走査線数についても同様に種々選定することができるものであり、本発明はこの実施例に限定されるものではない。
【００３９】
また、本発明において、隣接する他の走査線との間の寄生容量Ｃgs3 が小さいほど、また補助容量Ｃｓが大きいほど、削り期間ｔ、換言すれば再書込み期間を短くすることができる。
【００４０】
従って、開口率との関係ではあるが、図１３に示すように補助容量線を画素電極と他の走査線との間に介在させる補助容量線シールド構造、図１４に示すようにＴＦＴをゲート電極上に配置するＴＦＴ・オン・ゲート構造により信号線を画素電極と他の走査線との間に介在させる信号線シールド構造、図示しないが走査線を延在させて等により画素電極と他の走査線との間の寄生容量を低減する走査線シールド構造、あるいは他のシールド配線を画素電極と他の走査線との間に介在させる等のシールド構造の採用が有効である。中でも、ＴＦＴ・オン・ゲート構造の採用は、他の不所望な寄生容量の大幅な増大がないためレベルシフト量も増大しないことから、この発明において有効な構造である。
また、プロセスの増大を招くものの、補助容量線を透明電極で構成する等して大きな補助容量Ｃｓを形成することも有効である。
【００４１】
【発明の効果】
以上説明したように、この発明によれば複数の走査線を同時に選択する駆動を行なった場合であっても、良好な表示品位が確保できる。
【図面の簡単な説明】
【図１】本発明の原理を説明するための液晶表示装置の等価回路図。
【図２】本発明の原理を説明するための走査パルス及び画素電位を示す図。
【図３】本発明の原理を説明するための他の走査パルス及び画素電位を示す図。
【図４】実施形態に係わる液晶表示装置の概略斜視図。
【図５】実施形態に係わるアレイ基板の一部概略正面図。
【図６】実施形態に係わる液晶パネルの一部概略断面図。
【図７】実施形態に係わるＸドライバの概略構成図。
【図８】実施形態に係わるＹドライバの概略構成図。
【図９】実施形態に係わるコントロールＩＣの概略構成図。
【図１０】実施形態に係わる駆動波形を示す図。
【図１１】実施形態に係わる他の駆動波形を示す図。
【図１２】実施形態に係わる走査パルス及び画素電位を示す図。
【図１３】実施形態に係わる他のアレイ基板の一部概略正面図。
【図１４】実施形態に係わる他のアレイ基板の一部概略正面図。
【符号の説明】
１…液晶表示装置
１００…液晶パネル
２０１-1，２０１-2，２０１-3，２０１-4…Ｘドライバ
３０１-1，３０１-2…Ｙドライバ
４０１…コントロールＩＣ
Ｓx …信号線
Ｇy …走査線
Ａy …補助容量線
Ｐx,y …画素電極

Claims

複数本の信号線と、この信号線に略直交する複数本の走査線と、前記信号線と前記走査線との交点近傍に配置されるスイッチ素子と、前記スイッチ素子に接続される画素電極と、前記画素電極に液晶層を介して配置される対向電極と、を備えた表示パネルと、
前記信号線に信号電圧を供給する信号線駆動回路と、
前記走査線に走査パルスを供給する走査線駆動回路と、
前記信号線駆動回路及び前記走査線駆動回路のそれぞれに制御信号を供給する制御回路と、を備えた液晶表示装置において、
前記表示パネルは、前記信号線、前記走査線、前記スイッチ素子、及び前記画素電極を含むアレイ基板と、前記対向電極を含む対向基板との間に前記液晶層が保持され、
前記アレイ基板は、前記走査線と略平行に、前記画素電極と絶縁膜を介して配置される複数本の補助容量線を含み、
前記走査線駆動回路は、一の前記走査線と、前記一の走査線と隣接する他の前記走査線であって前記他の走査線に電気的に接続される一の前記画素電極を介して配置される前記他の走査線のそれぞれに略同一のタイミングで前記スイッチ素子を導通状態と成すと共に、
前記一の走査線に接続される前記スイッチ素子を、前記他の走査線に接続される前記スイッチ素子よりも所定期間だけ先に非導通状態と成す第１及び第２の走査パルスを供給することを特徴とする液晶表示装置。
前記走査線駆動回路は、複数のフリップフロップがカスケード接続されるシフトレジスタと、各前記フリップフロップの出力と前記制御回路からの制御信号とを入力とし前記第１又は第２の走査パルスを出力する論理回路部とを含むことを特徴とする請求項１記載の液晶表示装置。
前記所定期間は、３μsec 以上、１５μsec 以下に設定されることを特徴とする請求項１記載の液晶表示装置。
前記画素電極と対向電極との間の電圧無印加状態の液晶容量に対して、前記画素電極と前記補助容量線との間の補助容量は２倍以下であることを特徴とする請求項１記載の液晶表示装置。
前記補助容量線は、前記一の画素電極と前記一の走査線との間に配置されることを特徴とする請求項１記載の液晶表示装置。
前記スイッチ素子は、前記走査線をゲート電極とし、前記信号線から延在されるドレイン電極、前記画素電極に接続されるソース電極を含む薄膜トランジスタであることを特徴とする請求項１記載の液晶表示装置。
前記ドレイン電極は、前記一の画素電極と前記一の走査線との間に延在することを特徴とする請求項６記載の液晶表示装置。