JP4181350B2

JP4181350B2 - Silicon single electron pump and driving method thereof

Info

Publication number: JP4181350B2
Application number: JP2002215568A
Authority: JP
Inventors: 行徳小野; 庸夫高橋
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2002-07-24
Filing date: 2002-07-24
Publication date: 2008-11-12
Anticipated expiration: 2022-07-24
Also published as: JP2004063495A

Description

【０００１】
【発明の属する技術分野】
本発明は、単電子トランジスタを用いた電流標準用素子およびその駆動方法に関する。
【０００２】
【従来の技術】
電圧や電流などの基本となる物理量を精度良く測定する技術は、現在の電子通信社会の全ての基本となる技術となる。これらの測定の基本は、如何にして信頼性のある「標準」を形成できるかにかかっている。
例えば、周波数標準は１０^-14の確度を達成しているため、この周波数標準を利用して、電流標準を作製することが提案されている。周波数をｆにより表せば、このｆに素電荷ｅを乗じたものは、電流の次元を持つ。このため、周波数ｆの外部交流信号に対して、１周期あたり、１個の電子を正確に転送することができれば、これにより生じる電流はｅｆとなり、素電荷ｅの精度（１０^-8）で電流標準を形成できる。
【０００３】
単電子ポンプは、この単電子転送を最も精度よく行うことができるデバイスであり、実際に１０^-8の確度で、電子を正確に転送できることが実験的に証明されている。
また、その名が示すとおり、ドレインに負バイアスがかかっていても、その電圧に逆らって電子を転送することができる。
【０００４】
次に、単電子ポンプについて説明する。
単電子ポンプは、単電子デバイスと称されるデバイス群の一形態であり、単電子トランジスタ(single-electron transistor :SET)と呼ばれる最も基本的な単電子デバイスを基本として構成される。
単電子デバイスとは、微小トンネル接合における単電子トンネル現象を利用するデバイスの総称である。
微小トンネル接合における単電子トンネル現象とは、電子のトンネルがそれに伴う帯電エネルギーに起因する自由エネルギーの増大により引き起こされる現象である。
このような単電子トンネル現象を利用する単電子デバイスでは、素子を流れ出る電流や素子に蓄積される電荷を、電子１個の単位で制御することができる。
【０００５】
次に、単電子トランジスタの構成、動作原理、および動作特性について説明する。
入力ゲートを一つだけ有する単電子トランジスタの等価回路図を図１に示す。複数のゲートを有する単電子トランジスタについては後述する。
単電子トランジスタは、単電子島７と呼ばれる微小な導電性の島をトンネル容量５（トンネル接合ともいう）およびトンネル容量６を介して、ソース電極２およびドレイン電極３とそれぞれつなぎ、また、ゲート容量４（容量ともいう）を介してゲート電極１とつないだ構成を有する。
【０００６】
単電子トランジスタの動作原理を、単電子トランジスタのエネルギーバンド図を参照して説明する。図２は、図１に示した単電子トランジスタのバンド図である。
図２において、電子を黒丸”●”で示す。また、単電子島７は、二つのトンネル容量５、６に挟まれた領域により示される。また、単電子島７内には、エネルギー準位（島内エネルギー準位１０）が形成されており、横線で示される（ここでは、２個のエネルギー準位のみを示した）。
なお、図２のエネルギーバンド図において、ゲート容量４とゲート電極１は省略した。ソース８、ドレイン９の一番上の線は、ソースドレイン準位あるいはフェルミ準位と呼ばれている。
【０００７】
通常、単電子トランジスタのエネルギーバンド図では、ソース８とドレイン９の間に電圧を印加した状態、言い換えれば、両電極のエネルギー準位に差がある場合について示される場合が多いが、ここでは、単電子ポンプの動作と比較するために、単電子ポンプの通常の動作状態であるソースドレイン間の電圧差がゼロの場合について説明する。
【０００８】
単電子島７は、小さい容量で囲まれているために、電子１個が単電子島７に入ることによるエネルギー増加分が大きくなって、単電子島７にエネルギー準位ができる。ここで、エネルギー準位とは、電子に対するエネルギー準位である。以下、同様にエネルギー準位は全て電子に対するものとする。
このエネルギー準位が、ソース８、ドレイン９のフェルミ準位よりも下にあると電子を捕獲して安定になり、上にあると電子を排出して安定となる。言い換えれば、フェルミ準位より低いエネルギー準位には電子が詰まっており、高いエネルギー準位は空の状態である。
この状態で、ゲート電極１に印加するゲート電圧を変化させると、ゲート電極１と単電子島７との容量的な結合により、このエネルギー準位が一定のギャップを保ったまま上下する。
【０００９】
次に、動作特性について説明する。
図２（ａ）の状態、ソースドレイン間の電圧差がゼロであり、ゲート電極１にゲート電圧が印加されていない状態から、ゲート電極１に正電圧を印加していくと、各エネルギー準位は下がり、フェルミ準位より低くなった時点で単電子島７に新たに電荷が付加される（図２（ｂ））。
次に、もう一度、ゲート電圧を元に戻すと、単電子島７に捕獲された電子は、排出される（図２（ｃ））。
さらに、単電子島７内のエネルギー準位がフェルミ準位と等しくなる状態で、ゲート電極１に印加するゲート電圧を保持した場合には、単電子島７とソース８、ドレイン９との間で頻繁に電子のやりとりを繰り返す（図２（ｄ））。
【００１０】
図２（ｂ）−（ｄ）において説明した電子のやりとりは、正確に電子１個ずつについて行われるが、ソース８、ドレイン９のどちらともやりとりが可能であり、しかもその時間間隔は制御できない。これは、単電子トランジスタの伝導機構が、量子力学的なトンネル現象に起因しているためであり、本質的である。
このため、電流標準を形成するためには、外部交流信号の１周期に正確に電子を１個転送する必要があるため、単電子トランジスタは単電子ポンプとしては働かせることはできない。
このため、単電子ポンプを形成するためには、さらに複雑な構造が必要である。
【００１１】
次に、単電子ポンプについて説明する。
単電子ポンプの構成を図３に示す。単電子ポンプは、それぞれ独立のゲート電極１を有する単電子トランジスタを直列（最低２個）に並べることにより構成することができる。隣り合う単電子トランジスタのソースとドレインとは、トンネル容量５を介して接続されている。図３には、５個単電子トランジスタ、第１の単電子トランジスタ１１と第２の単電子トランジスタ１２と第３の単電子トランジスタ１３と第４の単電子トランジスタ１４と第５の単電子トランジスタ１５とを直列に並べた構成を示す。
【００１２】
単電子ポンプの動作原理を、図３、図４を参照して説明する。図４は、図３に示した単電子ポンプに対応するエネルギーバンド図である。図４においては、単電子島７内に島内エネルギー準位１０が１個ずつ形成される場合を例として説明する。
なお、電子を黒丸”●”で示す。また、ゲート容量４とゲート電極１は省略する。また、フェルミ準位を点線で示す。
まず、図４（ａ）の状態、ソースドレイン間の電圧差がゼロであり、ゲート電極１にゲート電圧が印加されていない状態から、第１の単電子トランジスタ１１のゲート電極１に印加するゲート電圧を正に変化させ、第１の単電子トランジスタ１１の単電子島７内のエネルギー準位を引き下げ、この第１の単電子トランジスタ１１にソース８より電子を引き込む（図４（ｂ））。
【００１３】
次に、第２の単電子トランジスタ１２のゲート電極１に印加するゲート電圧を正に変化させることにより、第２の単電子トランジスタ１２の単電子島７内の島内エネルギー準位１０を引き下げる。次に、第１の単電子トランジスタ１１のゲート電極１に印加していたゲート電圧を元（印加前の電圧）に戻すことにより第１の単電子トランジスタ１１の単電子島７の島内エネルギー準位１０を引き上げる。この結果、第１の単電子トランジスタ１１に引き込まれていた電子は、第１の単電子トランジスタ１１から第２の単電子トランジスタ１２へ移動する（図４（ｃ））。
【００１４】
以後、上述した操作と同様の操作を第２の単電子トランジスタ１２から第５の単電子トランジスタ１５に対して順次繰り返すことにより、電子をソース８からドレイン９ヘ転送することができる。
この操作は、各単電子トランジスタのゲート電極１に位相の異なった交流電圧を印加することによりできる。この交流電圧の印加により、交流電圧の１周期当たり正確に電子１個を、ソースからドレインへ転送することができる。
このような単電子の転送を実現にするには、単電子島７のエネルギー間隔を熱雑音のエネルギーに比べて大きくする必要がある。このためには、単電子島７を極めて小さく作製する必要がある。これは、単電子ポンプに限らず単電子デバイス一般に当てはまる。
【００１５】
【発明が解決しようとする課題】
単電子ポンプは、これまでアルミニウムなどの金属をベースとして作製されていた。しかし、加工技術に限界があり、あまり小さな単電子ポンプを作製することができない。よって、高温で動作する単電子ポンプを作製することができない。
現状では、単電子ポンプとして動作させるためには１００ｍＫ程度の極低温への冷却が必要である。
また、アルミニウムなどの金属をベースにすると、トンネル容量５などに浮遊電荷が存在し、デバイスの特性が安定しない。例えば、１００ｍＫ程度の温度でも１日に一度程度は特性が変化する。さらに、構造が複雑であり作製が困難である。
このような欠点により、電流標準用素子として実用化されるに至っていない。
【００１６】
微細加工、および、素子の安定性の観点からはシリコンを用いることが望ましい。実際、シリコンを用いて作製された単電子トランジスタは、３０Ｋ程度の高温で、しかも浮遊電荷の影響を受けずに極めて安定に動作することが示されている。
しかし、上述したとおり、単電子トランジスタ単体では単電子ポンプとしては動作しない。
さらに、シリコンを基板とした単電子トランジスタのつなぎ合わせは極めて難しいとされ、単電子ポンプに必要な単電子トランジスタの直列構造を制御性よく作製する技術はＳｉにおいては確立されていない。
以上より、高温で安定に動作するシリコン単電子トランジスタを用い、しかも、これをつなぎ合わせることをせずに別の簡易な方法で、単電子転送の時間間隔を制御するための、デバイス構造とその動作指針の開発が望まれている。
【００１７】
そこで、本発明は、前述した従来技術の問題点や課題を解決するためになされたものであり、その目的は、高温で安定に動作し、しかも作製が容易な単電子ポンプを提供することである。
【００１８】
【課題を解決するための手段】
上記の目的を達成するため、本発明にかかるシリコン単電子ポンプは、導電体からなる単電子島と、この単電子島の一端に第１のトンネル容量を介して接続され、非縮退シリコンにより構成される第１の非縮退シリコン領域と、単電子島の他端に第１のトンネル容量とは異なる第２のトンネル容量を介して接続され、非縮退シリコンにより構成される第２の非縮退シリコン領域と、単電子島および第１、第２の非縮退シリコン領域上に形成される第１のゲート絶縁膜と、第１の非縮退シリコン領域上に第１のゲート絶縁膜を介して配設され、第１のＦＥＴを構成する第１のゲート電極と、第２の非縮退シリコン領域上に第１のゲート絶縁膜を介して配設され、第２のＦＥＴを構成する第２のゲート電極と、単電子島上に第１のゲート絶縁膜を介して配設され、単電子トランジスタを構成する第３のゲート電極とを有し、第１、第２のゲート電極は、単電子島との最近接距離が、第１の絶縁膜の膜厚の２倍以内となるような位置に配設されることを特徴とする。
【００１９】
本発明によれば、シリコン単電子トランジスタを１個だけ用い、電界効果トランジスタとを組み合わせることによって単電子ポンプを作製することができる。ここで、単電子トランジスタから見て、ソース側に第１のＦＥＴを構成し、ドレイン側に第２のＦＥＴを構成する。
【００２０】
また、本発明にかかる他の単電子ポンプは、導電体からなる単電子島と、この単電子島の一端に第１のトンネル容量を介して接続され、非縮退シリコンにより構成される第１の非縮退シリコン領域と、単電子島の他端に第１のトンネル容量とは異なる第２のトンネル容量を介して接続され、非縮退シリコンにより構成される第２の非縮退シリコン領域と、単電子島および第１、第２の非縮退シリコン領域上に形成される第１のゲート絶縁膜と、第１の非縮退シリコン領域上に第１のゲート絶縁膜を介して配設され、第１のＦＥＴを構成する第１のゲート電極と、第２の非縮退シリコン領域上に第１のゲート絶縁膜を介して配設され、第２のＦＥＴを構成する第２のゲート電極と、第１のゲート絶縁膜上に形成される第２のゲート絶縁膜と、単電子島上に第１のゲート絶縁膜および第２のゲート絶縁膜とを介して配設され、単電子トランジスタを構成する第３のゲート電極とを有し、第１、第２のゲート電極は、単電子島との最近接距離が、第１の絶縁膜の膜厚の２倍以内となるような位置に配設されることを特徴とする。
【００２１】
本発明によれば、シリコン単電子トランジスタを１個だけ用い、電界効果トランジスタとを組み合わせることにより、単電子ポンプを作製することができる。また、第１のゲート電極と第２のゲート電極との間隔を近接させることができ、単電子島の長さ、言い換えれば単電子トランジスタから見たソース−ドレイン方向の長さを短くすることができる。
ここで、単電子トランジスタから見て、ソース側に第１のＦＥＴを構成し、ドレイン側に第２のＦＥＴを構成する。
【００２２】
さらに、第１、第２のゲート電極は、単電子島との最近接距離が、第１の絶縁膜の膜厚の２倍以内となるような位置に配設されることを特徴とする。
本発明によれば、第１、第２のゲート電極に印加する電圧を閾値以下にした場合に、トンネル容量の近傍に電子が残らないようにすることができる。
【００２３】
また、本発明にかかる単電子ポンプの駆動方法は、第１のゲート電極、第２のゲート電極、第３のゲート電極には、それぞれ、波形および位相のうち少なくとも一方を調整した交流電圧が印加され、交流電圧は、その最大値が第１のＦＥＴおよび第２のＦＥＴの閾値電圧よりも大きく、その最小値が第１のＦＥＴおよび第２のＦＥＴの閾値電圧よりも小さく、且つ、第１のゲート電極、第２のゲート電極に印加される交流電圧のうち少なくとも１つは閾値電圧よりも常に小さいことを特徴とする。
【００２４】
さらに、具体的な単電子ポンプの駆動方法は、第３のゲート電極にゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以下に引き下げると共に、第１のゲート電極に第１のＦＥＴの閾値以上のゲート電圧を印加する第１ステップと、第１のゲート電極に印加していたゲート電圧を、第１のＦＥＴの閾値以下の電圧に戻す第２ステップと、第３のゲート電極にゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以上に引き上げると共に、第２のゲート電極に第２のＦＥＴの閾値以上のゲート電圧を印加する第３ステップと、第２のゲート電極に印加していたゲート電圧を第２のＦＥＴの閾値以下の電圧に戻す第４ステップとを有することを特徴とする。
【００２５】
さらに、第１のステップは、第３のゲート電極にゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以下に引き下げる第５ステップと、第１のゲート電極に第１のＦＥＴの閾値以上のゲート電圧を印加する第６ステップとを有する、または、第１のゲート電極に第１のＦＥＴの閾値以上のゲート電圧を印加する第５ステップと、第３のゲート電極にゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以下に引き下げる第６ステップとを有する。
【００２６】
さらに、第３ステップは、第３のゲート電極にゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以上に引き上げる第７ステップと、第２のゲート電極に第２のＦＥＴの閾値以上のゲート電圧を印加する第８ステップとを有する、または第２のゲート電極に第２のＦＥＴの閾値以上のゲート電圧を印加する第７ステップと、第３のゲート電極にゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以上に引き上げる第８ステップとを有する。
本発明によれば、電界効果トランジスタのゲート電極に印加するゲート電圧および単電子トランジスタのゲート電極に印加するゲート電圧を制御することにより、高精度な素電荷転送を実現することができる。
ここで、エネルギー準位とは、電子に対するエネルギー準位である。
【００２７】
また、本発明にかかる他の単電子ポンプは、導電体からなる単電子島と、この単電子島の一端に第１のトンネル容量を介して接続され、非縮退シリコンにより構成される第１の非縮退シリコン領域と、単電子島の他端に第１のトンネル容量とは異なる第２のトンネル容量を介して接続され、非縮退シリコンにより構成される第２の非縮退シリコン領域と、単電子島および第１、第２の非縮退シリコン領域上に形成される第１のゲート絶縁膜と、第１の非縮退シリコン領域および単電子島上に第１のゲート絶縁膜を介して配設され、第１のＦＥＴおよび単電子トランジスタを構成する第１のゲート電極と、第２の非縮退シリコン領域および単電子島上に第１のゲート絶縁膜を介して配設され、第２のＦＥＴおよび単電子トランジスタを構成する第２のゲート電極とを有することを特徴とする。
【００２８】
本発明によれば、シリコン単電子トランジスタを１個だけ用い、電界効果トランジスタとを組み合わせることにより、単電子ポンプを作製することができる。また、第１のゲート電極と第２のゲート電極との間隔を近接させることができ、単電子島の長さ、言い換えれば単電子トランジスタから見たソース−ドレイン方向の長さを短くすることができる。
ここで、単電子トランジスタから見て、ソース側に第１のＦＥＴを構成し、ドレイン側に第２のＦＥＴを構成する。
【００２９】
さらに、第１、第２のゲート電極は、単電子島との最近接距離が、第１の絶縁膜の膜厚の２倍以内となるような位置に配設されることを特徴とする。
本発明によれば、第１、第２のゲート電極に印加する電圧を閾値以下にした場合に、トンネル容量の近傍に電子が残らないようにすることができる。
【００３０】
また、本発明にかかる単電子ポンプの駆動方法は、第１のゲート電極、第２のゲート電極には、それぞれ、波形および位相のうち少なくとも一方を調整した交流電圧が印加され、交流電圧は、その最大値が第１のＦＥＴおよび第２のＦＥＴの閾値電圧よりも大きく、その最小値が第１のＦＥＴおよび第２のＦＥＴの閾値電圧よりも小さく、且つ、第１のゲート電極、第２のゲート電極に印加される交流電圧のうち少なくとも１つは閾値電圧よりも常に小さいことを特徴とする。
【００３１】
さらに、具体的な単電子ポンプの駆動方法は、第１のゲート電極および第２のゲート電極に、第１のＦＥＴおよび第２のＦＥＴの閾値未満のゲート電圧を印加し、単電子島のエネルギー準位をフェルミ準位以下に引き下げる第１ステップと、第１のゲート電極に第１のＦＥＴの閾値以上のゲート電圧を印加する第２ステップと、第１のゲート電極に印加していたゲート電圧を、第１のＦＥＴの閾値以下の電圧に戻す第３ステップと、第１のゲート電極および第２のゲート電極に印加されている第１のＦＥＴおよび第２のＦＥＴのゲート電圧を変化させ、単電子島のエネルギー準位を、フェルミ準位以上に引き上げる第４ステップと、第２のゲート電極に第２のＦＥＴの閾値以上のゲート電圧を印加する第５ステップと、第２のゲート電極に印加していたゲート電圧を第２のＦＥＴの閾値以下の電圧に戻す第６ステップとを有することを特徴とする。
【００３２】
本発明によれば、電界効果トランジスタのゲート電極に印加するゲート電圧を制御することにより、高精度な素電荷転送を実現することができる。
ここで、エネルギー準位とは、電子に対するエネルギー準位である。
【００３３】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３４】
実施の形態１にかかる単電子ポンプについて説明する。
実施の形態１にかかる単電子ポンプは、図５の等価回路図に示すように、単電子トランジスタ２０は１個しか用いられておらず、この単電子トランジスタ２０のソース側に第１のＦＥＴ(field effect transistor)１６、例えばＭＯＳＦＥＴ(metal oxide semiconductor field effect transistor)が、ドレイン側に第２のＦＥＴ１８、例えばＭＯＳＦＥＴ(metal oxide semiconductor field effect transistor)が配置されている。
【００３５】
また、単電子トランジスタ２０のソースと第１のＦＥＴ１６のドレインとはトンネル容量５Ａを介して接続され、単電子トランジスタ２０のドレインと第２のＦＥＴ１８のソースとはトンネル容量５Ｂを介して接続されている。
また、第１のＦＥＴ１６には第１のＦＥＴゲート電極１７Ａ、単電子トランジスタ２０には単電子トランジスタゲート電極２１、第２のＦＥＴ１８には第２のＦＥＴゲート電極１９Ａが別々に設けられている。
【００３６】
次に、この単電子ポンプの動作原理について、図６を参照して説明する。
図６において、ソース８、ドレイン９、第１のＦＥＴ１６、第２のＦＥＴ１８、及び単電子トランジスタ２０に対応する領域は、縦の点線で区別されている。また、横の点線は、ソースドレイン準位、言い換えれば、フェルミ準位を表す。単電子トランジスタ２０の単電子島７内に、二つのエネルギー準位を示した。下のエネルギー準位はフェルミ準位よりも下にあるので電子を捕獲しており、上のレベルはフェルミ準位よりも上にあるので空の状態（電子を捕獲していない状態）である。
【００３７】
また、第１のＦＥＴ１６は、第１のＦＥＴゲート電極１７Ａに印加されているゲート電圧は閾値以下であり、チャネルが切れている状態である。言い換えれば、バンド端がフェルミ準位よりも上にある状態である。また、第２のＦＥＴ１８は、第１のＦＥＴ１６とは逆に、第２のＦＥＴゲート電極１９Ａに印加されているゲート電圧が閾値以上であり、チャネルがドレイン９と接続されている状態である。
【００３８】
次に、実施の形態１にかかる単電子ポンプにおける単電子転送の手順を、図７を参照して説明する。
図７において、横の点線はフェルミ準位を示す。また、簡単のために、ソース電極２、ドレイン電極３は省略し、単電子島７のエネルギー準位も一個だけを示した。
はじめの状態（図７（ａ））では、単電子トランジスタ２０は、単電子島７内の電子数がＮ個で安定な状態にある（このＮ個の電子は図中では省略されている）。また、この状態では、第１のＦＥＴ１６、第２のＦＥＴ１８の両方とも、チャネルは閉じている。言い換えれば、両ＦＥＴともそのゲート電極に印加されるゲート電圧を閾値よりも低い値に設定してある。
【００３９】
次に、単電子トランジスタ２０の単電子トランジスタゲート電極２１に印加するゲート電圧を閾値より上げ、Ｎ＋１個の電子で安定する状態にする（図７（ｂ））。
この状態では、第１のＦＥＴ１６、第２のＦＥＴ１８とも閉じているので、電子は単電子島７へ入ることはできない。したがって、単電子トランジスタ２０は不安定な状態となる。
【００４０】
次に、図７（ｂ）の状態で、第１のＦＥＴ１６の第１のＦＥＴゲート電極１７Ａに印加するゲート電圧を閾値より上げると、第１のＦＥＴ１６のチャネルが開き、１個の電子が単電子トランジスタ２０の単電子島７に入り、単電子トランジスタ２０は安定な状態となる（図７（ｃ））。
次に、図７（ｃ）の状態で、再び第１のＦＥＴ１６を閉じると、単電子トランジスタ２０の電子数は最初の状態よりも１個増えた状態となる（図８（ｄ））。
【００４１】
次に、単電子トランジスタ２０の単電子トランジスタゲート電極２１に印加されているゲート電圧を元に戻し、Ｎ個の電子で安定する状態にする。ただし、第１のＦＥＴ１６および第２のＦＥＴ１８とも閉じているので、電子は単電子島７を出ることはできない。すなわち単電子トランジスタ２０は不安定な状態となる（図８（ｅ））。
【００４２】
図８（ｅ）の状態で、第２のＦＥＴ１８の第２のＦＥＴゲート電極１９Ａに印加されているゲート電圧を閾値より上げると、第２のＦＥＴ１８のチャネルが開き、１個の電子が単電子島７から放出される（図８（ｆ））。この状態で再び第２のＦＥＴ１８を閉じると最初の状態（図７（ａ））に戻る。
以上の操作を繰り返すことにより、１サイクル当たり正確に１個の電子をソースからドレインに転送することができる。
【００４３】
以上の手順が、実施の形態１にかかる単電子ポンプによる単電子転送の基本であるが、この手続きにはある程度の自由度がある。
例えば、図７（ｂ）において示した操作と図７（ｃ）において示した操作は、入れ替えてもよい。つまり、図７（ａ）の状態で、第１のＦＥＴ１６の第１のＦＥＴゲート電極１７Ａに印加するゲート電圧を閾値より上げることにより、第１のＦＥＴ１６のチャネルを開き、次に単電子トランジスタ２０の単電子トランジスタゲート電極２１に印加するゲート電圧を閾値より上げ、単電子トランジスタ２０のエネルギー準位を引き下げることにより、電子を単電子島７に引き込んでもよい。また、二つの操作を同時に行ってもよい。
【００４４】
同様に、図８（ｅ）において示した操作と図８（ｆ）において示した操作とを入れ替えてもよいし、同時に行ってもよい。つまり、図８（ｄ）の状態で、第２のＦＥＴ１８の第２のＦＥＴゲート電極１９Ａに印加されているゲート電圧を閾値より上げ、第２のＦＥＴ１８のチャネルを開き、次に、単電子トランジスタ２０の単電子トランジスタゲート電極２１に印加されているゲート電圧を元に戻すことにより、１個の電子を単電子島７から放出するようにしてもよい。
【００４５】
しかし、図８（ｄ）において説明した操作と図８（ｅ）において説明した操作とを入れ替えると単電子島７に入った電子は、第１のＦＥＴ１６に戻ってしまう。特に、単電子島７内のエネルギー準位がフェルミ準位と交差する瞬間には、第１のＦＥＴ１６および第２のＦＥＴ１８のチャネルのどちらか一方を必ずオフにして（閉じて）いなければならないことが重要である。
【００４６】
単電子島７内のエネルギー準位がフェルミ準位と交差する瞬間に、二つのＦＥＴが同時にオンして（開いて）いる状態は、単電子トランジスタにおける図２（ｄ）と同じ状態であり、誤動作の原因となる。
また、第１のＦＥＴゲート電極１７Ａ、第２のＦＥＴゲート電極１９Ａに印加する交流電圧は、その最大値がＦＥＴの閾値よりも大きく、その最小値が閾値よりも小さくなければならない。
【００４７】
次に、実施の形態２にかかる単電子ポンプについて説明する。
実施の形態２にかかる単電子ポンプは、図９の等価回路図に示すように、実施の形態１において説明した単電子ポンプの単電子トランジスタ２０の単電子トランジスタゲート電極２１を、第１のＦＥＴ１６の第１のＦＥＴゲート電極１７および第２のＦＥＴ１８の第２のＦＥＴゲート電極１９で代用したものである。
この場合、単電子トランジスタ２０のゲート電極は、ゲート容量４Ａ、４Ｂを介して、それぞれ第１のＦＥＴ１６の第１のＦＥＴゲート電極１７Ｂ、第２のＦＥＴ１８の第２のＦＥＴゲート電極１９Ｂと共通の電極を構成する。
また、単電子トランジスタ２０のトンネル容量５Ａと第１のＦＥＴのチャネルとは接続され、単電子トランジスタ２０のトンネル容量５Ｂと第２のＦＥＴのチャネルとは接続される。
【００４８】
実施の形態１において説明した単電子ポンプにおける単電子トランジスタのゲート電極２１は必ずしも必要というわけではない。また、第１のＦＥＴゲート電極１７Ａおよび第２のＦＥＴゲート電極１９Ａは、後述するように、単電子トランジスタ２０の単電子島７の近傍に配置すると、単電子島７との容量結合をすることができる。したがって、単電子トランジスタ２０の単電子トランジスタゲート電極２１を、第１のＦＥＴゲート電極１７Ａ、第２のＦＥＴゲート電極１９Ａで代用することができる。
【００４９】
実施の形態２にかかる単電子ポンプにおいても、実施の形態１において説明した操作手順と同様の操作手順により、単電子を第１のＦＥＴゲート電極１７Ｂ、第２のＦＥＴゲート電極１９Ｂに印加した交流信号の１周期に１個ずつ正確に転送することができる。
図７、図８を参照して説明する。
はじめの状態（図７（ａ））では、単電子トランジスタ２０は、単電子島７内の電子数がＮ個で安定な状態にある。また、この状態では、第１のＦＥＴ１６、第２のＦＥＴ１８の両方とも、チャネルは閉じている。言い換えれば、両ＦＥＴとも、それらのゲート電極に印加されるゲート電圧を閾値よりも低い値に設定してある。
【００５０】
次に、第１のＦＥＴゲート電極１７Ｂおよび第２のＦＥＴゲート電極１９Ｂに印加するゲート電圧を同時に正側に変化させ、単電子トランジスタ２０の単電子島７のエネルギー準位を下げる操作を行う。ただし、このゲート電圧の変化量は、閾値以下であったゲート電圧を閾値以上にするほど大きなものであってはならない。これは、図７（ａ）の状態において、ゲート電圧を閾値よりも十分小さい値にあらかじめ設定しておけば問題ない。この状態では、第１のＦＥＴ１６、第２のＦＥＴ１８とも閉じているので、電子は単電子島７へ入ることはできない。したがって、単電子トランジスタ２０は不安定な状態となる（図７（ｂ））。
【００５１】
次に、第１のＦＥＴ１６の第１のＦＥＴゲート電極１７Ｂに印加するゲート電圧を閾値以上に上げてチャネルをオンする（開く）。この結果、１個の電子が単電子トランジスタ２０の単電子島７に入り、単電子トランジスタ２０は安定な状態となる（図７（ｃ））。操作を行うにあたっては、同時に単電子トランジスタ２０のエネルギー準位も下に下がるが、ポンプ動作には特に問題とはならない。次に、図７（ｃ）の状態で、再び第１のＦＥＴ１６を閉じると、単電子トランジスタ２０の電子数は最初の状態よりも１個増えた状態となる（図８（ｄ））。
【００５２】
次に、第１のＦＥＴゲート電極１７Ｂおよび第２のＦＥＴゲート電極１９Ｂに印加するゲート電圧を同時に負側に変化させ、単電子トランジスタ２０単電子島７のエネルギー準位を上げる操作を行う。ただし、この変化量は、閾値以上であったゲート電圧を閾値以下にするほど大きなものであってはならない。この状態では、第１のＦＥＴ１６および第２のＦＥＴ１８とも閉じているので、電子は単電子島７を出ることはできない。すなわち単電子トランジスタ２０は不安定な状態となる（図８（ｅ））。
【００５３】
図８（ｅ）の状態で、第２のＦＥＴ１８の第２のＦＥＴゲート電極１９Ｂに印加されているゲート電圧を閾値より上げると、第２のＦＥＴ１８のチャネルが開き、１個の電子が単電子島７から放出される（図８（ｆ））。この状態で再び第１のＦＥＴ１６および第２のＦＥＴ１８を閉じると最初の状態（図７（ａ））に戻る。
以上の操作を繰り返すことにより、１サイクル当たり正確に１個の電子をソースからドレインに転送することができる。
【００５４】
次に、製造方法について説明する。本実施形態１にかかる単電子ポンプの平面図を図１０（ａ）に、断面図を図１０（ｂ）に示す。
作製過程では、既報のシリコン単電子トランジスタの作製法をそのまま用いることができる。例えば、Y.Takahashi et al.,IEEE Transaction on Electron Device, vol.43,(1996)p.1213に記載のパターン依存酸化法(PADOX(Pattern-Dependent Oxidation)法）を用いることにより、高温で、しかも安定に動作する単電子トランジスタを容易に形成することができる。
【００５５】
このパターン依存酸化法を用いた単電子ポンプの作製方法について説明する。まず、ＳＯＩ（Silicon-On-Insulator）基板上のシリコン層に、細線部と取り付け部とからなる構造を形成する。
次に、形成された細線部と取り付け部とからなる構造に熱酸化処理を施す。この熱酸化処理により、細線部と取り付け部との接続部に自動的にトンネル容量５Ａ、５Ｂが形成され、細線部は単電子島７となる。
【００５６】
次に、二酸化シリコンなどのゲート絶縁膜、アルミニウムなどの金属、ｐｏｌｙ−Ｓｉ等を堆積し、図１０（ａ）、（ｂ）のように加工し、第１のＦＥＴゲート電極１７Ａと第２のＦＥＴゲート電極１９Ａと単電子トランジスタゲート電極２１とを形成する。
次に、これらのゲートをマスクに、ソース、ドレイン形成のためのイオン注入を行い、作製プロセスの基本は終了する。
【００５７】
なお、イオン注入を行うかわりに、ソース、ドレインとなる領域にさらにゲート電極を付加し、電気的に電子を生成し、ソース電極、ドレイン電極の代わりとしてもよい。
どちらの場合においても、その最終構造において、トンネル容量５Ａ、５Ｂ近傍のシリコンが、縮退していないことが重要である。縮退していると、第１のＦＥＴゲート電極１７Ａと第２のＦＥＴゲート電極１９Ａと単電子トランジスタゲート電極２１に印加するゲート電圧を負にしても電流をオフすることができないためである。
【００５８】
また、単電子ポンプを精度よく動作させるためには、第１のＦＥＴゲート電極１７Ａおよび第２のＦＥＴゲート電極１９Ａと単電子島７との位置関係が重要である。
第１のＦＥＴゲート電極１７Ａおよび第２のＦＥＴゲート電極１９Ａと単電子島７との位置関係を、図１１を参照して説明する。ここでは、ドレイン側を例として、第２のＦＥＴゲート電極１９Ａと単電子島７との位置関係を説明する。ソース側においても同様である。
【００５９】
図１１（ａ）と（ｂ）は、第２のＦＥＴゲート電極１９Ａを適正位置に配置した場合の、ＦＥＴのチャネルの状態を説明するための図である。
図１１（ａ）は、第２のＦＥＴゲート電極１９Ａに印加するゲート電圧が、閾値よりも大きい場合の状態であり、チャネルに一様に電子が誘起されている。ここでは、電子を黒丸”●”で示した。
図１１（ｂ）は、第２のＦＥＴゲート電極１９Ａに印加するゲート電圧が閾値よりも小さい場合の状態であり、チャネルには電子が存在しない。
図１１（ａ）から図１１（ｂ）へ状態が変化する時には、誘起された電子は全て、接続されている電極（ソースまたはドレイン）へ流れ出ることになる。
【００６０】
しかし、図１１（ｃ）に示すように、第２のＦＥＴゲート電極１９Ａが単電子島７から遠く離れていると、第２のＦＥＴ１８の第２のＦＥＴゲート電極１９Ａに印加するゲート電圧を閾値以下にしたときに、トンネル容量５Ｂの近傍に電子が残ってしまい、この残留電子は、トンネル容量５Ｂを越えて単電子島７に入り込み、誤動作を引き起こす。
【００６１】
この誤動作が起こらないようにするためには、第２のＦＥＴゲート電極１９Ａと単電子島７との最近接距離を、ゲート絶縁膜２３の２倍以下にしなければならない。言い換えれば、図１１（ｄ）に示すように、第２のＦＥＴゲート電極１９Ａと単電子島７との最近接距離をｄ、ゲート絶縁膜２３の膜厚をｔとすれば、ｄ＜２ｔとしなければならない。
【００６２】
また、図１２（ａ）、（ｂ）に示すように、第１のＦＥＴゲート電極１７Ａおよび第２のＦＥＴゲート電極１９Ａの二つのゲート電極の上に第２の絶縁膜２４を形成し、その層上、単電子島７の直上に、単電子トランジスタゲート電極２１を形成することもできる。このようにすることにより、図１０（ａ）、（ｂ）に示した単電子トランジスタ２０の単電子トランジスタゲート電極２１を第１のＦＥＴゲート電極１７Ａおよび第２のＦＥＴゲート電極１９Ａと同一平面に形成する必要がないため、単電子島７の長さ、言い換えれば単電子トランジスタから見たソース−ドレイン方向の長さを短くすることができる。
また、単電子島７を短く形成することにより、単電子トランジスタの総容量を低減することができる。したがって、さらなる高温動作が可能となる。
【００６３】
次に、実施の形態２かかる単電子ポンプの平面図を図１３（ａ）に、断面図を図１３（ｂ）に示す。
実施の形態１にかかる単電子ポンプの製造方法と同様に、まず、ＳＯＩ（Silicon-On-Insulator）基板上のシリコン層に、細線部と取り付け部とからなる構造を形成する。
【００６４】
次に、形成された細線部と取り付け部とからなる構造に熱酸化処理を施す。この熱酸化処理により、細線部と取り付け部との接続部に自動的にトンネル容量５Ａ、５Ｂが形成され、細線部は単電子島７となる。
【００６５】
次に、二酸化シリコンなどのゲート絶縁膜、アルミニウムなどの金属、ｐｏｌｙ−Ｓｉ等を堆積し、図１３（ａ）、（ｂ）のように加工し、第１のＦＥＴゲート電極１７Ｂと第２のＦＥＴゲート電極１９Ｂとを形成する。
次に、これらのゲートをマスクに、ソース、ドレイン形成のためのイオン注入を行い、作製プロセスの基本は終了する。
【００６６】
単電子トランジスタ２０の単電子ゲート電極２１を第１のＦＥＴゲート電極１７Ａおよび第２のＦＥＴゲート電極１９Ａで代用したことにより、図１０（ａ）、（ｂ）に示した単電子トランジスタ２０の単電子トランジスタゲート電極２１を形成する必要がないため、単電子島７の長さ、言い換えれば単電子トランジスタ２０から見たソース−ドレイン方向の長さを短くすることができる。
また、単電子島７を短く形成することにより、単電子トランジスタの総容量を低減することができる。したがって、さらなる高温動作が可能となる。
【００６７】
上述のように、本発明では、シリコン単電子トランジスタを１個だけ用いて単電子ポンプを作製することができるため、シリコン単電子トランジスタの特徴である、高温動作、安定動作をそのまま単電子ポンプの動作に反映させることができる。また、その作製プロセスも通常のシリコン単電子トランジスタやＦＥＴの作製プロセスを利用できるため、容易である。
【００６８】
【発明の効果】
本発明の単電子ポンプによれば、シリコン単電子トランジスタを１個だけ用いて単電子ポンプを作製することができる。
このため、これまで達成することが難しかった、高温で安定して動作する単電子ポンプを簡易に作製でき、これを用いて、電子を１個の単位で転送することができ、これを繰り返すことにより電流標準を形成することができる。
【図面の簡単な説明】
【図１】単電子トランジスタを説明するための等価回路図である。
【図２】単電子トランジスタの動作特性を説明するためのバンドダイアグラムである。
【図３】単電子ポンプを説明するための等価回路図である。
【図４】単電子ポンプにおける単電子転送手法を説明するためのバンドダイアグラムである。
【図５】実施の形態１にかかる単電子ポンプを説明するための等価回路図である。
【図６】実施の形態１にかかる単電子ポンプの動作原理を説明するためのバンドダイアグラムである。
【図７】実施の形態１にかかる単電子ポンプにおける単電子転送手法を説明するためのバンドダイアグラムである。
【図８】実施の形態１にかかる単電子ポンプにおける単電子転送手法を説明するためのバンドダイアグラムである。
【図９】実施の形態２にかかる単電子ポンプを説明するための等価回路図である。
【図１０】実施の形態１にかかる単電子ポンプの構造を説明するための図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ部分の断面図である。
【図１１】本発明の単電子ポンプにおける単電子島とＦＥＴゲート電極の位置関係を説明するための断面図（ドレイン付近の拡大図）であり、（ａ）は適正に配置した場合で印加するゲート電圧が閾値よりも大きい場合、（ｂ）は適正に配置した場合で印加するゲート電圧が閾値よりも小さい場合、（ｃ）はＦＥＴゲート電極１９Ａが単電子島７から遠く離れている場合、（ｄ）は単電子島とＦＥＴゲート電極の位置関係である。
【図１２】実施の形態１にかかる単電子ポンプの他の構造を説明するための図であり、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ部分の断面図である。
【図１３】実施の形態２にかかる単電子ポンプの他の構造を説明するための図であり、（ａ）は平面図、（ｂ）は（ａ）のＣ−Ｃ部分の断面図である。
【符号の説明】
１…ゲート電極、２…ソース電極、３…ドレイン電極、４、４Ａ、４Ｂ…ゲート容量、５、５Ａ、５Ｂ、５Ｃ、５Ｄ、５Ｅ、６…トンネル容量、７…単電子島、８…ソース、９…ドレイン、１０…島内エネルギー準位、１１…第１の単電子トランジスタ、１２…第２の単電子トランジスタ、１３…第３の単電子トランジスタ、１４…第４の単電子トランジスタ、１５…第５の単電子トランジスタ、１６…第１のＦＥＴ、１７Ａ、１７Ｂ…第１のＦＥＴゲート電極、１８…第２のＦＥＴ、１９Ａ、１９Ｂ…第２のＦＥＴゲート電極、２０…単電子トランジスタ、２１…単電子トランジスタゲート電極、２２…絶縁膜、２３…第１の絶縁膜、２４…第２の絶縁膜。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a current standard element using a single electron transistor and a driving method thereof.
[0002]
[Prior art]
Technology that accurately measures basic physical quantities such as voltage and current is a fundamental technology in the current electronic communication society. The basis of these measurements depends on how a reliable “standard” can be formed.
For example, the frequency standard is 10 ^-14 Therefore, it has been proposed to produce a current standard using this frequency standard. If the frequency is represented by f, the product of f multiplied by the elementary charge e has a current dimension. For this reason, if one electron can be accurately transferred per cycle with respect to the external AC signal having the frequency f, the resulting current becomes ef, and the accuracy of the elementary charge e (10 ^-8 ) To form a current standard.
[0003]
The single electron pump is a device that can perform the single electron transfer with the highest accuracy. ^-8 It has been experimentally proven that electrons can be accurately transferred with a certain accuracy.
As the name implies, even when the drain is negatively biased, electrons can be transferred against the voltage.
[0004]
Next, the single electron pump will be described.
The single-electron pump is a form of a device group called a single-electron device, and is configured on the basis of the most basic single-electron device called a single-electron transistor (SET).
A single electron device is a general term for devices that use a single electron tunnel phenomenon in a micro tunnel junction.
The single-electron tunneling phenomenon in a micro tunnel junction is a phenomenon caused by an increase in free energy resulting from charging energy accompanying electron tunneling.
In a single electron device using such a single electron tunneling phenomenon, the current flowing out of the element and the charge accumulated in the element can be controlled in units of one electron.
[0005]
Next, the configuration, operating principle, and operating characteristics of the single electron transistor will be described.
An equivalent circuit diagram of a single-electron transistor having only one input gate is shown in FIG. A single electron transistor having a plurality of gates will be described later.
The single-electron transistor connects a small conductive island called a single-electron island 7 to a source electrode 2 and a drain electrode 3 via a tunnel capacitance 5 (also called a tunnel junction) and a tunnel capacitance 6 respectively, and also has a gate capacitance. 4 (also referred to as a capacitor) is connected to the gate electrode 1.
[0006]
The operation principle of the single electron transistor will be described with reference to the energy band diagram of the single electron transistor. FIG. 2 is a band diagram of the single electron transistor shown in FIG.
In FIG. 2, electrons are indicated by black circles “●”. The single electron island 7 is indicated by a region sandwiched between two tunnel capacitors 5 and 6. An energy level (intra-island energy level 10) is formed in the single-electron island 7, and is indicated by a horizontal line (only two energy levels are shown here).
In the energy band diagram of FIG. 2, the gate capacitance 4 and the gate electrode 1 are omitted. The uppermost lines of the source 8 and the drain 9 are called a source / drain level or a Fermi level.
[0007]
Normally, the energy band diagram of a single electron transistor often shows a state in which a voltage is applied between the source 8 and the drain 9, in other words, a case where there is a difference in energy levels between the two electrodes. In order to compare with the operation of the single electron pump, the case where the voltage difference between the source and drain, which is the normal operation state of the single electron pump, is zero will be described.
[0008]
Since the single-electron island 7 is surrounded by a small capacity, an increase in energy due to one electron entering the single-electron island 7 is increased, and an energy level is generated in the single-electron island 7. Here, the energy level is an energy level with respect to electrons. Hereinafter, similarly, all energy levels are assumed to be for electrons.
When this energy level is below the Fermi level of the source 8 and drain 9, electrons are captured and stabilized, and when it is above, electrons are discharged and stabilized. In other words, the energy level lower than the Fermi level is clogged with electrons, and the higher energy level is empty.
In this state, when the gate voltage applied to the gate electrode 1 is changed, the energy level rises and falls while maintaining a constant gap due to capacitive coupling between the gate electrode 1 and the single electron island 7.
[0009]
Next, operation characteristics will be described.
When a positive voltage is applied to the gate electrode 1 from the state of FIG. 2A in which the voltage difference between the source and drain is zero and no gate voltage is applied to the gate electrode 1, each energy level When the voltage drops below the Fermi level, a new charge is added to the single electron island 7 (FIG. 2B).
Next, when the gate voltage is restored again, the electrons captured by the single electron island 7 are discharged (FIG. 2C).
Further, when the gate voltage applied to the gate electrode 1 is maintained in a state where the energy level in the single electron island 7 is equal to the Fermi level, the single electron island 7 is connected between the source 8 and the drain 9. The exchange of electrons is frequently repeated (FIG. 2 (d)).
[0010]
The exchange of electrons described in FIGS. 2B to 2D is performed accurately for each electron, but exchange is possible with either the source 8 or the drain 9, and the time interval cannot be controlled. This is because the conduction mechanism of a single-electron transistor is due to quantum mechanical tunneling, which is essential.
For this reason, in order to form a current standard, it is necessary to accurately transfer one electron in one cycle of the external AC signal, so that the single electron transistor cannot function as a single electron pump.
For this reason, in order to form a single electron pump, a more complicated structure is required.
[0011]
Next, the single electron pump will be described.
The structure of the single electron pump is shown in FIG. The single electron pump can be configured by arranging single electron transistors each having an independent gate electrode 1 in series (at least two). The sources and drains of adjacent single-electron transistors are connected via a tunnel capacitor 5. FIG. 3 shows five single electron transistors, a first single electron transistor 11, a second single electron transistor 12, a third single electron transistor 13, a fourth single electron transistor 14, and a fifth single electron transistor 15. Shows a configuration in which and are arranged in series.
[0012]
The operation principle of the single electron pump will be described with reference to FIGS. FIG. 4 is an energy band diagram corresponding to the single electron pump shown in FIG. In FIG. 4, a case where one island energy level 10 is formed in each single electron island 7 will be described as an example.
The electron is indicated by a black circle “●”. Further, the gate capacitor 4 and the gate electrode 1 are omitted. The Fermi level is indicated by a dotted line.
First, the gate applied to the gate electrode 1 of the first single-electron transistor 11 from the state of FIG. 4A in which the voltage difference between the source and drain is zero and no gate voltage is applied to the gate electrode 1. The voltage is changed positively, the energy level in the single electron island 7 of the first single electron transistor 11 is lowered, and electrons are drawn into the first single electron transistor 11 from the source 8 (FIG. 4B).
[0013]
Next, the intra-island energy level 10 in the single-electron island 7 of the second single-electron transistor 12 is lowered by positively changing the gate voltage applied to the gate electrode 1 of the second single-electron transistor 12. Next, the energy level in the island of the single-electron island 7 of the first single-electron transistor 11 is restored by returning the gate voltage applied to the gate electrode 1 of the first single-electron transistor 11 to the original (voltage before application). Pull 10 up. As a result, the electrons drawn into the first single electron transistor 11 move from the first single electron transistor 11 to the second single electron transistor 12 (FIG. 4C).
[0014]
Thereafter, the same operation as described above is sequentially repeated from the second single-electron transistor 12 to the fifth single-electron transistor 15, whereby electrons can be transferred from the source 8 to the drain 9.
This operation can be performed by applying alternating voltages having different phases to the gate electrode 1 of each single-electron transistor. By applying this AC voltage, one electron can be accurately transferred from the source to the drain per cycle of the AC voltage.
In order to realize such single-electron transfer, it is necessary to make the energy interval of the single-electron island 7 larger than the thermal noise energy. For this purpose, it is necessary to make the single electron island 7 extremely small. This applies not only to single electron pumps but also to single electron devices in general.
[0015]
[Problems to be solved by the invention]
Single electron pumps have heretofore been made based on metals such as aluminum. However, there is a limit in processing technology, and it is not possible to produce a very small single electron pump. Therefore, a single electron pump that operates at a high temperature cannot be manufactured.
At present, in order to operate as a single electron pump, cooling to an extremely low temperature of about 100 mK is necessary.
On the other hand, when a metal such as aluminum is used as a base, stray charges exist in the tunnel capacitor 5 and the like, and the device characteristics are not stable. For example, the characteristics change once a day even at a temperature of about 100 mK. Furthermore, the structure is complex and difficult to manufacture.
Due to such defects, it has not been put into practical use as a current standard element.
[0016]
From the viewpoint of microfabrication and device stability, it is desirable to use silicon. Actually, it has been shown that a single electron transistor manufactured using silicon operates extremely stably at a high temperature of about 30K and is not affected by floating charges.
However, as described above, a single electron transistor alone does not operate as a single electron pump.
Further, it is considered extremely difficult to connect single-electron transistors using silicon as a substrate, and a technique for producing a series structure of single-electron transistors necessary for a single-electron pump with high controllability has not been established in Si.
As described above, a device structure for controlling a time interval of single electron transfer by using a silicon single electron transistor that operates stably at a high temperature, and without connecting them together, and its device structure. Development of operating guidelines is desired.
[0017]
Therefore, the present invention has been made to solve the above-described problems and problems of the prior art, and an object of the present invention is to provide a single electron pump that operates stably at a high temperature and is easy to manufacture. is there.
[0018]
[Means for Solving the Problems]
In order to achieve the above object, a silicon single-electron pump according to the present invention comprises a single-electron island made of a conductor and one end of the single-electron island connected via a first tunnel capacitor, and is composed of non-degenerate silicon. First non-degenerate silicon region connected to the other end of the single-electron island via a second tunnel capacitance different from the first tunnel capacitance, and configured by non-degenerate silicon A region, a single electron island and a first gate insulating film formed on the first and second non-degenerate silicon regions, and a first gate insulating film on the first non-degenerate silicon region A first gate electrode that constitutes the first FET, and a second gate electrode that is disposed on the second non-degenerate silicon region via the first gate insulating film and constitutes the second FET And a first gate insulating film on the single electron island Is arranged to, have a third gate electrode constituting a single-electron transistor The first and second gate electrodes are disposed at positions where the closest distance to the single-electron island is within twice the thickness of the first insulating film. It is characterized by that.
[0019]
According to the present invention, a single electron pump can be fabricated by using only one silicon single electron transistor and combining it with a field effect transistor. Here, as viewed from the single-electron transistor, the first FET is configured on the source side, and the second FET is configured on the drain side.
[0020]
Further, another single electron pump according to the present invention includes a first electron island made of a conductor, a first electron island connected to one end of the single electron island through a first tunnel capacitor, and configured by non-degenerate silicon. A non-degenerate silicon region, a second non-degenerate silicon region that is connected to the other end of the single-electron island via a second tunnel capacitor different from the first tunnel capacitor, and is made of non-degenerate silicon; A first gate insulating film formed on the island and the first and second non-degenerate silicon regions; a first gate insulating film disposed on the first non-degenerate silicon region; A first gate electrode constituting the FET, a second gate electrode constituting the second FET, disposed on the second non-degenerate silicon region via the first gate insulating film; A second gate insulating film formed on the gate insulating film; Via the first gate insulating film and the second gate insulating film disposed on the child island, it has a third gate electrode constituting a single-electron transistor The first and second gate electrodes are disposed at positions where the closest distance to the single-electron island is within twice the thickness of the first insulating film. It is characterized by that.
[0021]
According to the present invention, a single electron pump can be fabricated by using only one silicon single electron transistor and combining it with a field effect transistor. Further, the distance between the first gate electrode and the second gate electrode can be made close, and the length of the single electron island, in other words, the length in the source-drain direction as viewed from the single electron transistor can be shortened. it can.
Here, as viewed from the single-electron transistor, the first FET is configured on the source side, and the second FET is configured on the drain side.
[0022]
Furthermore, the first and second gate electrodes are arranged at positions where the closest distance to the single electron island is within twice the thickness of the first insulating film.
According to the present invention, it is possible to prevent electrons from remaining in the vicinity of the tunnel capacitance when the voltage applied to the first and second gate electrodes is equal to or lower than the threshold value.
[0023]
In the driving method of the single electron pump according to the present invention, an AC voltage in which at least one of the waveform and the phase is adjusted is applied to the first gate electrode, the second gate electrode, and the third gate electrode, respectively. The AC voltage has a maximum value larger than the threshold voltage of the first FET and the second FET, a minimum value smaller than the threshold voltage of the first FET and the second FET, and the first voltage At least one of the AC voltages applied to the gate electrode and the second gate electrode is always smaller than the threshold voltage.
[0024]
Furthermore, a specific driving method of the single electron pump is that a gate voltage is applied to the third gate electrode to lower the energy level of the single electron island below the Fermi level, and the first gate electrode A first step of applying a gate voltage equal to or higher than the threshold value of the FET; a second step of returning a gate voltage applied to the first gate electrode to a voltage equal to or lower than the threshold value of the first FET; and a third gate electrode A gate voltage is applied to the first electron island to raise the energy level of the single electron island to the Fermi level or higher, and a gate voltage equal to or higher than the threshold value of the second FET is applied to the second gate electrode; And a fourth step of returning the gate voltage applied to the gate electrode to a voltage lower than the threshold value of the second FET.
[0025]
Furthermore, the first step applies a gate voltage to the third gate electrode, lowers the energy level of the single electron island below the Fermi level, and the first step of the first FET on the first gate electrode. A sixth step of applying a gate voltage equal to or higher than the threshold value, or a fifth step of applying a gate voltage equal to or higher than the threshold value of the first FET to the first gate electrode and a gate voltage applied to the third gate electrode. And a sixth step of applying and lowering the energy level of the single electron island below the Fermi level.
[0026]
Further, in the third step, a gate voltage is applied to the third gate electrode to raise the energy level of the single electron island to the Fermi level or higher, and the second gate electrode has a threshold value of the second FET. The eighth step of applying the above gate voltage, or the seventh step of applying a gate voltage equal to or higher than the threshold value of the second FET to the second gate electrode, and applying the gate voltage to the third gate electrode And an eighth step of raising the energy level of the single electron island to the Fermi level or higher.
According to the present invention, high-precision elementary charge transfer can be realized by controlling the gate voltage applied to the gate electrode of the field effect transistor and the gate voltage applied to the gate electrode of the single electron transistor.
Here, the energy level is an energy level with respect to electrons.
[0027]
Further, another single electron pump according to the present invention includes a first electron island made of a conductor, a first electron island connected to one end of the single electron island through a first tunnel capacitor, and configured by non-degenerate silicon. A non-degenerate silicon region, a second non-degenerate silicon region that is connected to the other end of the single-electron island via a second tunnel capacitor different from the first tunnel capacitor, and is made of non-degenerate silicon; A first gate insulating film formed on the island and the first and second non-degenerate silicon regions, and a first gate insulating film on the first non-degenerate silicon region and the single electron island, A first gate electrode constituting the first FET and the single electron transistor, a second non-degenerate silicon region, and a single electron island are disposed via the first gate insulating film, and the second FET and the single electron Configure transistors And having a second gate electrode.
[0028]
According to the present invention, a single electron pump can be fabricated by using only one silicon single electron transistor and combining it with a field effect transistor. Further, the distance between the first gate electrode and the second gate electrode can be made close, and the length of the single electron island, in other words, the length in the source-drain direction as viewed from the single electron transistor can be shortened. it can.
Here, as viewed from the single-electron transistor, the first FET is configured on the source side, and the second FET is configured on the drain side.
[0029]
Furthermore, the first and second gate electrodes are arranged at positions where the closest distance to the single electron island is within twice the thickness of the first insulating film.
According to the present invention, it is possible to prevent electrons from remaining in the vicinity of the tunnel capacitance when the voltage applied to the first and second gate electrodes is equal to or lower than the threshold value.
[0030]
In the driving method of the single electron pump according to the present invention, an alternating voltage adjusted at least one of the waveform and the phase is applied to the first gate electrode and the second gate electrode, respectively. The maximum value is larger than the threshold voltage of the first FET and the second FET, the minimum value is smaller than the threshold voltage of the first FET and the second FET, and the first gate electrode, the second FET It is characterized in that at least one of the alternating voltages applied to the gate electrode is always smaller than the threshold voltage.
[0031]
Further, a specific method for driving a single electron pump is to apply a gate voltage lower than the threshold value of the first FET and the second FET to the first gate electrode and the second gate electrode, and A first step of lowering the level below the Fermi level, a second step of applying a gate voltage equal to or higher than the threshold of the first FET to the first gate electrode, and a gate voltage applied to the first gate electrode Changing the gate voltage of the first FET and the second FET applied to the first gate electrode and the second gate electrode to a voltage lower than the threshold value of the first FET, A fourth step of raising the energy level of the single electron island to the Fermi level or higher, a fifth step of applying a gate voltage higher than the threshold of the second FET to the second gate electrode, and a second gate electrode. mark And having a sixth step of returning the gate voltage was below the threshold voltage of the second FET.
[0032]
According to the present invention, highly accurate elementary charge transfer can be realized by controlling the gate voltage applied to the gate electrode of the field effect transistor.
Here, the energy level is an energy level with respect to electrons.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings.
Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
[0034]
A single electron pump according to the first embodiment will be described.
As shown in the equivalent circuit diagram of FIG. 5, the single-electron pump according to the first embodiment uses only one single-electron transistor 20, and the first FET ( A field effect transistor (MOSFET) 16, for example, a MOSFET (metal oxide semiconductor field effect transistor) is disposed on the drain side, and a second FET 18, for example, a MOSFET (metal oxide semiconductor field effect transistor) is disposed on the drain side.
[0035]
The source of the single electron transistor 20 and the drain of the first FET 16 are connected via a tunnel capacitor 5A, and the drain of the single electron transistor 20 and the source of the second FET 18 are connected via a tunnel capacitor 5B. Yes.
The first FET 16 is provided with a first FET gate electrode 17A, the single electron transistor 20 is provided with a single electron transistor gate electrode 21, and the second FET 18 is provided with a second FET gate electrode 19A.
[0036]
Next, the operating principle of this single electron pump will be described with reference to FIG.
In FIG. 6, regions corresponding to the source 8, the drain 9, the first FET 16, the second FET 18, and the single electron transistor 20 are distinguished by vertical dotted lines. The horizontal dotted line represents the source / drain level, in other words, the Fermi level. Two energy levels are shown in the single electron island 7 of the single electron transistor 20. Since the lower energy level is lower than the Fermi level, electrons are captured, and the upper level is higher than the Fermi level, so it is in an empty state (a state where no electrons are captured).
[0037]
In the first FET 16, the gate voltage applied to the first FET gate electrode 17A is equal to or lower than the threshold value, and the channel is cut off. In other words, the band edge is above the Fermi level. In contrast to the first FET 16, the second FET 18 is in a state where the gate voltage applied to the second FET gate electrode 19 </ b> A is equal to or higher than the threshold value and the channel is connected to the drain 9.
[0038]
Next, the procedure of single electron transfer in the single electron pump according to the first embodiment will be described with reference to FIG.
In FIG. 7, the horizontal dotted line indicates the Fermi level. For simplicity, the source electrode 2 and the drain electrode 3 are omitted, and only one energy level of the single electron island 7 is shown.
In the initial state (FIG. 7A), the single electron transistor 20 is in a stable state with N electrons in the single electron island 7 (the N electrons are omitted in the figure). . In this state, the channels of both the first FET 16 and the second FET 18 are closed. In other words, the gate voltage applied to the gate electrode of both FETs is set to a value lower than the threshold value.
[0039]
Next, the gate voltage applied to the single-electron transistor gate electrode 21 of the single-electron transistor 20 is raised above the threshold value so as to be stabilized by N + 1 electrons (FIG. 7B).
In this state, since the first FET 16 and the second FET 18 are both closed, electrons cannot enter the single electron island 7. Therefore, the single electron transistor 20 is in an unstable state.
[0040]
Next, in the state of FIG. 7B, when the gate voltage applied to the first FET gate electrode 17A of the first FET 16 is raised above the threshold value, the channel of the first FET 16 opens and one electron is single. The single electron island 7 of the electron transistor 20 is entered, and the single electron transistor 20 is in a stable state (FIG. 7C).
Next, when the first FET 16 is closed again in the state of FIG. 7C, the number of electrons of the single-electron transistor 20 is increased by one from the initial state (FIG. 8D).
[0041]
Next, the gate voltage applied to the single-electron transistor gate electrode 21 of the single-electron transistor 20 is restored to a stable state with N electrons. However, since both the first FET 16 and the second FET 18 are closed, electrons cannot leave the single electron island 7. That is, the single electron transistor 20 is in an unstable state (FIG. 8E).
[0042]
In the state of FIG. 8E, when the gate voltage applied to the second FET gate electrode 19A of the second FET 18 is raised above the threshold value, the channel of the second FET 18 opens and one electron is a single electron. It is discharged from the island 7 (FIG. 8 (f)). When the second FET 18 is closed again in this state, it returns to the initial state (FIG. 7A).
By repeating the above operation, exactly one electron can be transferred from the source to the drain per cycle.
[0043]
The above procedure is the basic of single electron transfer by the single electron pump according to the first embodiment, but this procedure has a certain degree of freedom.
For example, the operation shown in FIG. 7B and the operation shown in FIG. 7C may be interchanged. That is, in the state of FIG. 7A, the channel of the first FET 16 is opened by raising the gate voltage applied to the first FET gate electrode 17A of the first FET 16 above the threshold, and then the single electron transistor 20 The electron may be drawn into the single-electron island 7 by raising the gate voltage applied to the single-electron transistor gate electrode 21 above the threshold and lowering the energy level of the single-electron transistor 20. Two operations may be performed simultaneously.
[0044]
Similarly, the operation shown in FIG. 8E and the operation shown in FIG. 8F may be interchanged, or may be performed simultaneously. That is, in the state of FIG. 8D, the gate voltage applied to the second FET gate electrode 19A of the second FET 18 is raised above the threshold value, the channel of the second FET 18 is opened, and then the single electron transistor One electron may be emitted from the single-electron island 7 by returning the gate voltage applied to the 20 single-electron transistor gate electrodes 21 to its original value.
[0045]
However, if the operation described in FIG. 8D and the operation described in FIG. 8E are interchanged, the electrons that have entered the single-electron island 7 return to the first FET 16. In particular, at the moment when the energy level in the single electron island 7 crosses the Fermi level, one of the channels of the first FET 16 and the second FET 18 must be turned off (closed). This is very important.
[0046]
At the moment when the energy level in the single-electron island 7 intersects the Fermi level, the state in which the two FETs are simultaneously turned on (open) is the same state as in FIG. It may cause malfunction.
Further, the AC voltage applied to the first FET gate electrode 17A and the second FET gate electrode 19A must have a maximum value larger than the threshold value of the FET and a minimum value smaller than the threshold value.
[0047]
Next, a single electron pump according to the second embodiment will be described.
As shown in the equivalent circuit diagram of FIG. 9, the single-electron pump according to the second embodiment is configured such that the single-electron transistor gate electrode 21 of the single-electron transistor 20 of the single-electron pump described in the first embodiment is replaced with the first FET 16. The first FET gate electrode 17 and the second FET gate electrode 19 of the second FET 18 are substituted.
In this case, the gate electrode of the single-electron transistor 20 is common to the first FET gate electrode 17B of the first FET 16 and the second FET gate electrode 19B of the second FET 18 through the gate capacitors 4A and 4B, respectively. Configure the electrode.
Further, the tunnel capacitance 5A of the single electron transistor 20 and the channel of the first FET are connected, and the tunnel capacitance 5B of the single electron transistor 20 and the channel of the second FET are connected.
[0048]
The gate electrode 21 of the single-electron transistor in the single-electron pump described in the first embodiment is not necessarily required. Further, when the first FET gate electrode 17A and the second FET gate electrode 19A are disposed in the vicinity of the single electron island 7 of the single electron transistor 20, as described later, the first FET gate electrode 17A and the second FET gate electrode 19A are capacitively coupled to the single electron island 7. Can do. Therefore, the single-electron transistor gate electrode 21 of the single-electron transistor 20 can be substituted with the first FET gate electrode 17A and the second FET gate electrode 19A.
[0049]
Also in the single electron pump according to the second embodiment, an alternating current in which single electrons are applied to the first FET gate electrode 17B and the second FET gate electrode 19B by the same operation procedure as that described in the first embodiment. One signal can be accurately transferred per signal cycle.
This will be described with reference to FIGS.
In the initial state (FIG. 7A), the single electron transistor 20 is in a stable state with N electrons in the single electron island 7. In this state, the channels of both the first FET 16 and the second FET 18 are closed. In other words, in both FETs, the gate voltage applied to their gate electrodes is set to a value lower than the threshold value.
[0050]
Next, the gate voltage applied to the first FET gate electrode 17B and the second FET gate electrode 19B is simultaneously changed to the positive side, and the operation of lowering the energy level of the single electron island 7 of the single electron transistor 20 is performed. However, the amount of change in the gate voltage should not be so great that the gate voltage that is lower than the threshold is set higher than the threshold. This is not a problem if the gate voltage is set to a value sufficiently smaller than the threshold value in the state of FIG. In this state, since the first FET 16 and the second FET 18 are both closed, electrons cannot enter the single electron island 7. Therefore, the single electron transistor 20 becomes unstable (FIG. 7B).
[0051]
Next, the gate voltage applied to the first FET gate electrode 17B of the first FET 16 is increased to a threshold value or more to turn on (open) the channel. As a result, one electron enters the single electron island 7 of the single electron transistor 20, and the single electron transistor 20 is in a stable state (FIG. 7C). In operation, the energy level of the single-electron transistor 20 is lowered at the same time, but this is not a problem for the pump operation. Next, when the first FET 16 is closed again in the state of FIG. 7C, the number of electrons of the single-electron transistor 20 is increased by one from the initial state (FIG. 8D).
[0052]
Next, the gate voltage applied to the first FET gate electrode 17B and the second FET gate electrode 19B is simultaneously changed to the negative side to increase the energy level of the single electron transistor 20 and the single electron island 7. However, the amount of change should not be so great that the gate voltage that is equal to or greater than the threshold is set to be equal to or less than the threshold. In this state, since the first FET 16 and the second FET 18 are both closed, electrons cannot leave the single electron island 7. That is, the single electron transistor 20 is in an unstable state (FIG. 8E).
[0053]
In the state of FIG. 8E, when the gate voltage applied to the second FET gate electrode 19B of the second FET 18 is raised above the threshold value, the channel of the second FET 18 is opened and one electron is a single electron. It is discharged from the island 7 (FIG. 8 (f)). In this state, when the first FET 16 and the second FET 18 are closed again, the initial state (FIG. 7A) is restored.
By repeating the above operation, exactly one electron can be transferred from the source to the drain per cycle.
[0054]
Next, a manufacturing method will be described. FIG. 10A shows a plan view of the single electron pump according to the first embodiment, and FIG. 10B shows a cross-sectional view thereof.
In the manufacturing process, the previously reported method for manufacturing a silicon single-electron transistor can be used as it is. For example, by using the pattern dependent oxidation method (PADOX (Pattern-Dependent Oxidation) method) described in Y. Takahashi et al., IEEE Transaction on Electron Device, vol. 43, (1996) p. In addition, a single-electron transistor that operates stably can be easily formed.
[0055]
A method for manufacturing a single electron pump using this pattern-dependent oxidation method will be described. First, a structure composed of a thin line portion and an attachment portion is formed in a silicon layer on an SOI (Silicon-On-Insulator) substrate.
Next, a thermal oxidation treatment is performed on the formed structure including the thin wire portion and the attachment portion. By this thermal oxidation treatment, tunnel capacitances 5A and 5B are automatically formed at the connecting portion between the thin wire portion and the attachment portion, and the thin wire portion becomes a single electron island 7.
[0056]
Next, a gate insulating film such as silicon dioxide, a metal such as aluminum, poly-Si, and the like are deposited and processed as shown in FIGS. 10A and 10B, and the first FET gate electrode 17A and the second FET An FET gate electrode 19A and a single electron transistor gate electrode 21 are formed.
Next, ion implantation for forming the source and drain is performed using these gates as a mask, and the basic manufacturing process is completed.
[0057]
Instead of ion implantation, a gate electrode may be further added to regions serving as a source and a drain to electrically generate electrons, which may be used in place of the source electrode and the drain electrode.
In either case, it is important that the silicon in the vicinity of the tunnel capacitors 5A and 5B is not degenerated in the final structure. This is because if the gate voltage applied to the first FET gate electrode 17A, the second FET gate electrode 19A, and the single electron transistor gate electrode 21 is negative, the current cannot be turned off.
[0058]
Further, in order to operate the single electron pump with high accuracy, the positional relationship between the first FET gate electrode 17A and the second FET gate electrode 19A and the single electron island 7 is important.
The positional relationship between the first FET gate electrode 17A and the second FET gate electrode 19A and the single electron island 7 will be described with reference to FIG. Here, the positional relationship between the second FET gate electrode 19A and the single electron island 7 will be described by taking the drain side as an example. The same applies to the source side.
[0059]
FIGS. 11A and 11B are diagrams for explaining the channel state of the FET when the second FET gate electrode 19A is disposed at an appropriate position.
FIG. 11A shows a state where the gate voltage applied to the second FET gate electrode 19A is larger than the threshold value, and electrons are uniformly induced in the channel. Here, electrons are indicated by black circles “●”.
FIG. 11B shows a state where the gate voltage applied to the second FET gate electrode 19A is smaller than the threshold value, and no electrons exist in the channel.
When the state changes from FIG. 11A to FIG. 11B, all of the induced electrons flow out to the connected electrode (source or drain).
[0060]
However, as shown in FIG. 11C, when the second FET gate electrode 19A is far from the single electron island 7, the gate voltage applied to the second FET gate electrode 19A of the second FET 18 is set to the threshold value. When the following is performed, electrons remain in the vicinity of the tunnel capacitance 5B, and the residual electrons enter the single-electron island 7 beyond the tunnel capacitance 5B to cause a malfunction.
[0061]
In order to prevent this malfunction, the closest distance between the second FET gate electrode 19A and the single-electron island 7 must be less than twice that of the gate insulating film 23. In other words, as shown in FIG. 11D, if the closest distance between the second FET gate electrode 19A and the single electron island 7 is d and the film thickness of the gate insulating film 23 is t, d <2t. There must be.
[0062]
Further, as shown in FIGS. 12A and 12B, a second insulating film 24 is formed on the two gate electrodes of the first FET gate electrode 17A and the second FET gate electrode 19A. A single-electron transistor gate electrode 21 can also be formed on the layer and immediately above the single-electron island 7. By doing so, the single-electron transistor gate electrode 21 of the single-electron transistor 20 shown in FIGS. 10A and 10B is flush with the first FET gate electrode 17A and the second FET gate electrode 19A. Since it does not need to be formed, the length of the single electron island 7, in other words, the length in the source-drain direction viewed from the single electron transistor can be shortened.
Further, by forming the single electron island 7 short, the total capacity of the single electron transistor can be reduced. Therefore, further high temperature operation is possible.
[0063]
Next, a plan view of a single electron pump according to the second embodiment is shown in FIG. 13A, and a cross-sectional view thereof is shown in FIG.
Similar to the method of manufacturing the single electron pump according to the first embodiment, first, a structure including a thin wire portion and a mounting portion is formed on a silicon layer on an SOI (Silicon-On-Insulator) substrate.
[0064]
Next, a thermal oxidation treatment is performed on the formed structure including the thin wire portion and the attachment portion. By this thermal oxidation treatment, tunnel capacitances 5A and 5B are automatically formed at the connecting portion between the thin wire portion and the attachment portion, and the thin wire portion becomes a single electron island 7.
[0065]
Next, a gate insulating film such as silicon dioxide, a metal such as aluminum, poly-Si, or the like is deposited and processed as shown in FIGS. 13A and 13B, and the first FET gate electrode 17B and the second FET are formed. An FET gate electrode 19B is formed.
Next, ion implantation for forming the source and drain is performed using these gates as a mask, and the basic manufacturing process is completed.
[0066]
By replacing the single-electron gate electrode 21 of the single-electron transistor 20 with the first FET gate electrode 17A and the second FET gate electrode 19A, the single-electron transistor 20 of the single-electron transistor 20 shown in FIGS. Since it is not necessary to form the electron transistor gate electrode 21, the length of the single electron island 7, in other words, the length in the source-drain direction viewed from the single electron transistor 20 can be shortened.
Further, by forming the single electron island 7 short, the total capacity of the single electron transistor can be reduced. Therefore, further high temperature operation is possible.
[0067]
As described above, in the present invention, a single-electron pump can be fabricated using only one silicon single-electron transistor. Therefore, the high-temperature operation and stable operation, which are the characteristics of a silicon single-electron transistor, are maintained as they are. It can be reflected in the operation. Further, the manufacturing process is easy because a normal silicon single electron transistor or FET manufacturing process can be used.
[0068]
【The invention's effect】
According to the single electron pump of the present invention, a single electron pump can be manufactured using only one silicon single electron transistor.
For this reason, it is difficult to achieve so far, it is possible to easily produce a single-electron pump that operates stably at high temperatures, and using this, electrons can be transferred in one unit, and this is repeated. Can form a current standard.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit diagram for explaining a single electron transistor.
FIG. 2 is a band diagram for explaining operating characteristics of a single-electron transistor.
FIG. 3 is an equivalent circuit diagram for explaining a single electron pump.
FIG. 4 is a band diagram for explaining a single electron transfer method in a single electron pump.
FIG. 5 is an equivalent circuit diagram for explaining the single electron pump according to the first embodiment;
6 is a band diagram for explaining the operating principle of the single electron pump according to the first embodiment; FIG.
FIG. 7 is a band diagram for explaining a single electron transfer method in the single electron pump according to the first embodiment;
FIG. 8 is a band diagram for explaining a single electron transfer method in the single electron pump according to the first embodiment;
FIG. 9 is an equivalent circuit diagram for explaining the single electron pump according to the second embodiment;
10A and 10B are diagrams for explaining the structure of the single-electron pump according to the first embodiment. FIG. 10A is a plan view, and FIG. 10B is a cross-sectional view taken along the line AA in FIG.
FIG. 11 is a cross-sectional view (enlarged view near the drain) for explaining the positional relationship between a single electron island and an FET gate electrode in the single electron pump of the present invention, and FIG. 11 (a) is applied when properly arranged. When the gate voltage is larger than the threshold value, (b) is a case where the gate voltage is properly applied and the applied gate voltage is smaller than the threshold value, (c) is when the FET gate electrode 19A is far from the single electron island 7, (D) shows the positional relationship between the single electron island and the FET gate electrode.
12A and 12B are diagrams for explaining another structure of the single electron pump according to the first embodiment. FIG. 12A is a plan view, and FIG. 12B is a cross-sectional view taken along the line BB in FIG. .
FIGS. 13A and 13B are diagrams for explaining another structure of the single electron pump according to the second embodiment, where FIG. 13A is a plan view and FIG. 13B is a cross-sectional view of a CC portion of FIG. .
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Gate electrode, 2 ... Source electrode, 3 ... Drain electrode 4, 4A, 4B ... Gate capacity | capacitance 5, 5A, 5B, 5C, 5D, 5E, 6 ... Tunnel capacity | capacitance, 7 ... Single electron island, 8 ... Source , 9 ... Drain, 10 ... Intra-island energy level, 11 ... First single electron transistor, 12 ... Second single electron transistor, 13 ... Third single electron transistor, 14 ... Fourth single electron transistor, 15 ... 5th single electron transistor, 16 ... 1st FET, 17A, 17B ... 1st FET gate electrode, 18 ... 2nd FET, 19A, 19B ... 2nd FET gate electrode, 20 ... Single electron transistor, 21 ... single electron transistor gate electrode, 22 ... insulating film, 23 ... first insulating film, 24 ... second insulating film.

Claims

Single-electron islands made of conductors;
A first non-degenerate silicon region that is connected to one end of the single-electron island through a first tunnel capacitor and is made of non-degenerate silicon;
A second non-degenerate silicon region that is connected to the other end of the single-electron island via a second tunnel capacitor different from the first tunnel capacitor and is made of non-degenerate silicon;
A first gate insulating film formed on the single electron island and the first and second non-degenerate silicon regions;
A first gate electrode which is disposed on the first non-degenerate silicon region via the first gate insulating film and forms a first FET;
A second gate electrode which is disposed on the second non-degenerate silicon region via the first gate insulating film and forms a second FET;
A third gate electrode disposed on the single-electron island via the first gate insulating film and constituting a single-electron transistor;
I have a,
The first and second gate electrodes are disposed at positions where the closest distance to the single electron island is within twice the film thickness of the first insulating film. Single electron pump.

Single-electron islands made of conductors;
A first non-degenerate silicon region that is connected to one end of the single-electron island through a first tunnel capacitor and is made of non-degenerate silicon;
A second non-degenerate silicon region that is connected to the other end of the single-electron island via a second tunnel capacitor different from the first tunnel capacitor and is made of non-degenerate silicon;
A first gate insulating film formed on the single electron island and the first and second non-degenerate silicon regions;
A first gate electrode which is disposed on the first non-degenerate silicon region via the first gate insulating film and forms a first FET;
A second gate electrode which is disposed on the second non-degenerate silicon region via the first gate insulating film and forms a second FET;
A second gate insulating film formed on the first gate insulating film;
A third gate electrode disposed on the single-electron island via the first gate insulating film and the second gate insulating film and constituting a single-electron transistor;
I have a,
The first and second gate electrodes are disposed at positions where the closest distance to the single electron island is within twice the film thickness of the first insulating film. Single electron pump.

Single-electron islands made of conductors;
A first non-degenerate silicon region that is connected to one end of the single-electron island through a first tunnel capacitor and is made of non-degenerate silicon;
A second non-degenerate silicon region that is connected to the other end of the single-electron island via a second tunnel capacitor different from the first tunnel capacitor and is made of non-degenerate silicon;
A first gate insulating film formed on the single electron island and the first and second non-degenerate silicon regions;
A first gate electrode disposed on the first non-degenerate silicon region and the single-electron island via the first gate insulating film, and constituting a first FET and a single-electron transistor;
A second gate electrode disposed on the second non-degenerate silicon region and the single electron island via the first gate insulating film, and constituting a second FET and the single electron transistor;
A single-electron pump characterized by comprising:

The single electron pump according to claim 3 , wherein
The first and second gate electrodes are disposed at positions where the closest distance to the single electron island is within twice the film thickness of the first insulating film. Single electron pump.

A method for driving a single electron pump according to claim 1 or 2,
The first gate electrode, the second gate electrode, and the third gate electrode are each applied with an alternating voltage adjusted at least one of a waveform and a phase,
The AC voltage has a maximum value larger than the threshold voltage of the first FET and the second FET, a minimum value smaller than the threshold voltage of the first FET and the second FET, and the At least one of the alternating voltages applied to the first gate electrode and the second gate electrode is always smaller than the threshold voltage,
A gate voltage is applied to the third gate electrode to lower the energy level of the single electron island below the Fermi level, and a gate voltage equal to or higher than the threshold value of the first FET is applied to the first gate electrode. The first step;
A second step of returning the gate voltage applied to the first gate electrode to a voltage equal to or lower than the threshold value of the first FET;
A gate voltage is applied to the third gate electrode, the energy level of the single electron island is raised to a Fermi level or higher, and a gate voltage equal to or higher than the threshold value of the second FET is applied to the second gate electrode. The third step;
A fourth step of returning the gate voltage applied to the second gate electrode to a voltage lower than the threshold value of the second FET;
A method for driving a single-electron pump, comprising:

A method of driving a single electron pump according to claim 5 ,
The first step includes
A fifth step of applying a gate voltage to the third gate electrode to lower the energy level of the single electron island to a Fermi level or lower;
A sixth step of applying a gate voltage equal to or higher than a threshold of the first FET to the first gate electrode;
A method for driving a single-electron pump, comprising:

A method of driving a single electron pump according to claim 5 ,
The first step includes
A fifth step of applying a gate voltage equal to or higher than a threshold value of the first FET to the first gate electrode;
A sixth step of applying a gate voltage to the third gate electrode to lower the energy level of the single electron island below the Fermi level;
A method for driving a single-electron pump, comprising:

A method of driving a single electron pump according to claim 5 ,
The third step includes
A seventh step of applying a gate voltage to the third gate electrode to raise the energy level of the single electron island to a Fermi level or higher;
An eighth step of applying a gate voltage equal to or higher than a threshold of the second FET to the second gate electrode;
A method for driving a single-electron pump, comprising:

A method of driving a single electron pump according to claim 5 ,
The third step includes
A seventh step of applying a gate voltage equal to or higher than a threshold value of the second FET to the second gate electrode;
An eighth step of applying a gate voltage to the third gate electrode to raise the energy level of the single electron island to a Fermi level or higher;
A method for driving a single-electron pump, comprising:

A method for driving a single electron pump according to claim 3,
The first gate electrode and the second gate electrode are each applied with an alternating voltage adjusted at least one of the waveform and phase,
The AC voltage has a maximum value larger than the threshold voltage of the first FET and the second FET, a minimum value smaller than the threshold voltage of the first FET and the second FET, and the first gate electrodes, at least one of said second AC voltage applied to the gate electrode rot always smaller than the threshold voltage,
A gate voltage lower than the threshold value of the first FET and the second FET is applied to the first gate electrode and the second gate electrode, and the energy level of the single electron island is lowered to a Fermi level or lower. One step,
A second step of applying a gate voltage equal to or higher than the threshold value of the first FET to the first gate electrode;
A third step of returning the gate voltage applied to the first gate electrode to a voltage equal to or lower than the threshold value of the first FET;
The gate voltage of the first FET and the second FET applied to the first gate electrode and the second gate electrode is changed, and the energy level of the single electron island is made higher than the Fermi level. A fourth step to raise,
A fifth step of applying a gate voltage equal to or higher than a threshold of the second FET to the second gate electrode;
A sixth step of returning the gate voltage applied to the second gate electrode to a voltage equal to or lower than the threshold value of the second FET;
A method for driving a single-electron pump, comprising: