JP4175163B2

JP4175163B2 - Pulse width modulation circuit

Info

Publication number: JP4175163B2
Application number: JP2003108538A
Authority: JP
Inventors: 禎俊久本; 典生梅津; 和孝村山
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2003-04-14
Filing date: 2003-04-14
Publication date: 2008-11-05
Anticipated expiration: 2023-04-14
Also published as: JP2004320182A

Description

【０００１】
【発明の属する技術分野】
本発明は、たとえばオーディオアンプに用いられるパルス幅変調回路に関する。
【０００２】
【従来の技術】
従来、オーディオアンプでは、オーディオ信号をパルス幅変調（ＰＷＭ）してその変調信号を出力するパルス幅変調回路が用いられている。そして、このパルス幅変調回路として、図９に示す無安定マルチバイブレータを用いた回路が知られている。
【０００３】
図９に示すパルス幅変調回路は、定電流ｉを出力する定電流部Ｋと、第１トランジスタＱ１３からなる第１スイッチング回路の出力端（コレクタ）と第２トランジスタＱ１４からなる第２スイッチング回路の入力端（ベース）とが第１コンデンサＣ１１とこの第１コンデンサＣ１１に定電流ｉの一部ｉ₁を充電電流として供給する抵抗ｒ１とトランジスタＱ１１とからなる第１電流供給回路で結合されるとともに、第２トランジスタＱ１４からなる第２スイッチング回路の出力端（コレクタ）と第１トランジスタＱ１３からなる第１スイッチング回路の入力端（ベース）とが第２コンデンサＣ１２とこの第２コンデンサＣ１２に定電流ｉの残りｉ₂（＝ｉ−ｉ₁）を充電電流として供給する抵抗ｒ２とトランジスタＱ１２とからなる第２電流供給回路で結合された無安定マルチバイブレータからなるパルス信号生成部と、第１電流供給回路のトランジスタＱ１１のベースにオーディオ出力源ＡＵからのオーディオ信号（変調信号）を入力することにより第１コンデンサＣ１１の充電電流ｉ₁と第２コンデンサＣ１２の充電電流ｉ₂との電流比ｋ（＝ｉ₂／ｉ₁）を変化させてパルス信号生成部から発生されるパルス信号のパルス幅変調を行うパルス幅変調部とで構成されている。
【０００４】
図９に示すパルス幅変調回路は、第１、第２電流供給回路（差動増幅回路）に対して定電流回路Ｋから定電流ｉが供給されており、トランジスタＱ１１のベースに入力されるオーディオ信号のレベル変動に応じて第１コンデンサＣ１１に供給される電流ｉ₁と第２コンデンサＣ１２に供給される電流ｉ₂とがｉ₁＋ｉ₂＝ｉの関係を保持しながら変化するようになっている。電流ｉ₁，ｉ₂による第１、第２コンデンサＣ１１，Ｃ１２の充電動作によって第１トランジスタＱ１３と第２トランジスタＱ１４とが交互にオン・オフをするため、オーディオ信号に基づいて充電電流ｉ₁，ｉ₂の電流比ｋが変化し、この電流比ｋの変化に応じて第２トランジスタＱ１４のオン期間とオフ期間とが変化するようになっている。すなわち、オーディ信号の振幅の変化に応じて第２トランジスタＱ１４のコレクタ端子から出力されるパルス信号のパルス幅が変化するようになっている。
【０００５】
図９に示すパルス幅変調回路は、電流ｉ₁と電流ｉ₂との合計電流が定電流ｉに固定されているとともに、第１、第２コンデンサＣ１１，Ｃ１２の充電電圧も（Ｖ１−Ｖ２）の範囲に固定されているため、第１コンデンサＣ１１の充電時間（第２トランジスタＱ１４から出力されるパルス信号のオフ期間を決定する時間）と第２コンデンサＣ１２の充電時間（同パルス信号のオン期間を決定する時間）とは、それぞれ電流ｉ₁と電流ｉ₂に反比例する。すなわち、いま、第１、第２コンデンサＣ１１，Ｃ１２の容量をともにＣとすると、第２トランジスタＱ１４から出力されるパルス信号のオン期間Ｔ１はＴ１＝Ｃ（Ｖ１−Ｖ２）／ｉ₁で表され、オフ期間Ｔ２はＴ２＝Ｃ（Ｖ１−Ｖ２）／ｉ₂で表される。
【０００６】
したがって、パルス信号の周期Ｔは、Ｔ＝Ｔ１＋Ｔ２＝Ｃ（Ｖ１−Ｖ２）｛１／ｉ₁＋１／ｉ₂）｝で表される。そして、電流比ｋ＝ｉ₁／ｉ₂よりｉ₁＋ｉ₂＝（１＋ｋ）ｉ₁＝ｋ・ｉ₂／（１＋ｋ）＝ｉであるから、周期Ｔは、下記▲１▼式のようになる。
【０００７】
【数１】

【０００８】
上記▲１▼式より、パルス信号の周期Ｔは（ｋ²＋２ｋ＋１）／ｋの関数であるから、周期Ｔは、ｋ＝１、すなわち、ｉ₁＝ｉ₂＝ｉ／２のとき（オーディ信号が無入力のとき）に最小となり、ｋ＞１もしくはｋ＜１では、電流比ｋが１との差が大きくなるのに応じて増大する。このように、図９に示す無安定マルチバイブレータを用いたパルス幅変調回路は、オーディオ信号のレベルの変化に応じてパルス幅が変化するものの、オーディオ信号のレベル変動に応じてパルス周期も変化するという特性を有する。
【０００９】
しかし、このパルス幅変調信号の周波数が変動するという特性は、たとえばパルス幅変調回路の後段に、特定周波数に伝達零点を有するフィルタを接続する場合、パルス幅変調回路から出力されるパルス幅変調信号の周波数が変動すると、フィルタによって遮断すべき周波数を遮断できなくなるという問題が生じる不都合があり、好ましくない。
【００１０】
そこで、従来、無安定マルチバイブレータを用いたパルス幅変調回路において、周波数を一定に保持しつつオーディオ信号のレベル変動に応じてパルス幅を変化させるパルス幅変調回路が提案されている（たとえば、特許文献１参照。）。
【００１１】
【特許文献１】
特開２００２−１２４８５９号公報
【００１２】
図１０は、上記公報におけるパルス幅変調回路の等価回路を示す図である。この図に示すパルス幅変調回路は、図９に示すパルス幅変調回路において、定電流回路Ｋを、オーディオ信号のレベル変動に応じて第１、第２電流供給回路に供給する電流ｉを変化させる電流制御回路Ｋ’に置き換えたものである。
【００１３】
電流制御回路Ｋ’は、レベルシフタ回路２１、絶対値生成回路２２、反転回路２３、および増幅回路２４からなる信号変換回路と、この信号変換回路から出力される電圧により第１、第２電流供給回路に供給する電流ｉを制御するｐｎｐ型トランジスタＱ１０とで構成されている。なお、トランジスタＱ１０のエミッタと電源Ｖ０との間に接続される抵抗ｒは電流制限抵抗であり、電源Ｖ０と反転回路２３との間に接続された電源ＥはトランジスタＱ１０のベース電位を規定するためのものである。
【００１４】
レベルシフタ回路２１は、オーディオ出力源ＡＵから出力されるオーディオ信号（０ｖを基準にレベル変動する交流信号）のレベル変動の基準レベルを電源Ｅによって規定される電圧レベルＶｂ（＝Ｖ０−Ｅ）にシフトさせる回路である。絶対値生成回路２２は、オーディオ信号の基準レベルＶｂからのレベル変動分の絶対値｜±ΔＶ｜を生成する回路である。なお、絶対値生成回路２２の動作基準の電圧レベルはＶｂであるので、絶対値生成回路２２から出力される信号のレベルはＶｂ＋｜±ΔＶ｜となっている。反転回路２３は、絶対値生成回路２２から出力される絶対値のレベルを反転させる回路である。なお、反転回路２３の動作基準の電圧レベルもＶｂであるので、反転回路２３から出力される信号のレベルはＶｂ−｜±ΔＶ｜となっている。増幅回路２４は、反転回路２３から出力される信号をトランジスタＱ１０の駆動信号として適切なレベルに調整する回路である。すなわち、トランジスタＱ１０から第１、第２電流供給回路に供給する電流ｉをオーディオ信号のレベル変動に応じて適切に変動させるようにトランジスタＱ１０の駆動電圧を調整する回路である。
【００１５】
このパルス幅変調回路では、図１１に示すように、オーディオ信号のレベルが変化すると、そのレベル変化量に応じて第１、第２電流供給回路に供給される電流ｉが変化する。なお、オーディオ信号が０ｖの状態は無変調状態で、第１、第２電流供給回路に供給される電流は最小電流ｉとなる。オーディオ信号のレベルが０ｖから変化すると、その変化量＋ｖ１，−ｖ２（図１１では｜＋ｖ１｜＞｜−ｖ２｜）に応じて第１、第２電流供給回路に供給される電流はｉａとｉｂ（＞ｉａ）とに変化する。これにより、第１コンデンサＣ１１の充電電流ｉ₁と第２コンデンサＣ１２の充電電流ｉ₂との電流比ｋが変化するとともに、充電電流ｉ₁，ｉ₂の絶対値（ａ点，ｂ点の電圧変化の傾斜部分が電流ｉ，ｉａ，ｉｂに応じて変化していることを参照）も変化するので、オーディオ信号のレベル変動に応じてパルス幅変調信号ＰＷＭ（ｄ点の出力信号）のパルス幅（デューティ比）は変化するが、その周期（同図における周期Ｔａ，Ｔｂ，Ｔｃ参照）は略一定にすることができるようになっている。
【００１６】
【発明が解決しようとする課題】
しかしながら、この無安定マルチバイブレータを利用したパルス幅変調回路は、オーディオ信号のレベル変動に応じて第１、第２電流供給回路に供給する電流ｉを増大させてパルス幅変調信号の周波数を一定に保持する構成であるため、オーディオ信号が信号変換回路によって変化され、比較的大きな電流がトランジスタＱ１０や第１、第２トランジスタＱ１１，Ｑ１２に流れることになり、これらのトランジスタＱ１０〜Ｑ１２に大電流容量のものを用いる必要がある。また、各トランジスタＱ１０〜Ｑ１２に比較的大きな電流が流れる結果、各トランジスタＱ１０〜Ｑ１２の発熱量が増大するといった問題点もある。
【００１７】
本発明は、このような事情のもとで考え出されたものであって、比較的大きな電流量を回路素子に流すことなく、一定の周期のパルス幅変調信号を出力させることのできるパルス幅変調回路を提供することを、その課題としている。
【００１８】
【発明の開示】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【００１９】
本発明は、定電流を出力する定電流出力部と、第１のスイッチング回路の出力端と第２のスイッチング回路の入力端とが第１のコンデンサとこの第１のコンデンサに上記定電流出力部から出力される定電流の一部を充電電流として供給する第１の電流供給回路とを含む第１の結合回路で結合されるとともに、上記第２のスイッチング回路の出力端と上記第１のスイッチング回路の入力端とが第２のコンデンサとこの第２のコンデンサに上記定電流出力部から出力される定電流の残りを充電電流として供給する第2の電流供給回路とを含む第２の結合回路で結合され、上記第１、第２のスイッチング回路の出力端からパルス信号が出力されるパルス信号生成部と、上記第１の電流供給回路から上記第１のコンデンサに供給される電流を外部入力される変調信号のレベル変動に応じて変化させることにより上記パルス信号生成部で生成されるパルス信号のデューティ比を変化させるパルス幅変調部とからなるパルス幅変調回路において、上記パルス信号生成部を駆動するための駆動電圧を供給する電源と、上記パルス信号生成部に供給される駆動電圧を上記変調信号のレベル変動に応じて変化させる駆動電圧制御部とを備えたものである（請求項１）。
【００２０】
なお、上記パルス幅変調回路において、上記駆動電圧制御部は、上記変調信号のレベル変動量が増大するのに応じて上記駆動電圧を小さくするものである（請求項２）。また、上記駆動電圧制御部は、変調信号の基準レベルを上記駆動電圧のレベルにシフトするレベルシフト回路と、このレベルシフト回路から出力される電圧信号を上記駆動電圧のレベルを基準に上記変調信号のレベル変動分に基づく所定のレベルだけ低下させた電圧信号に変換する信号変換回路とで構成するとよい（請求項３）。さらに、上記パルス幅変調回路において、上記パルス信号生成部で生成されるパルス信号のオン・オフのタイミング信号に基づいて、上記変調信号のレベル変動に関係なく振幅の一定したパルス幅変調信号を生成して出力するパルス幅変調信号出力部をさらに備えるとよい（請求項４）。
【００２１】
本発明によれば、定電流出力部から出力される電流ｉは第１、第２の電流供給回路より電流ｉ₁と電流ｉ₂（＝ｉ−ｉ₁）に分流され、第１のコンデンサは電流ｉ₁により充電され、第２のコンデンサは電流ｉ₂により充電される。第１、第２のコンデンサの充電電圧の変化により第１、第２のスイッチング回路の出力端の出力レベルが交互に反転し、これによりパルス信号が出力される。変調信号が外部入力されると、電流ｉ₁と電流ｉ₂との電流比ｋは、変調信号のレベル変動に応じて変化し、これにより第１、第２のコンデンサの充電時間が変化して第１、第２のスイッチング回路から出力されるパルス信号のオン期間とオフ期間の比率（デューティ比）が変化するパルス幅変調信号が得られる。
【００２２】
パルス幅変調信号は、電流比ｋが１（無変調状態）のとき、デューティ比が５０％で、電流比ｋが１から増大もしくは減少するのに応じてデューティ比が増大もしくは減少する。すなわち、変調信号のレベル変動に応じてパルス幅変調信号のデューティ比が変化する。
【００２３】
変調信号のレベル変動に応じて電流比ｋだけを変化させる場合は、パルス幅変調信号のデューティ比だけでなく、その周期も同時に変化するが、本発明では、変調信号のレベル変動に応じてパルス信号生成部の駆動電圧を、変調信号のレベル変動量が増大するのに応じて小さくするように制御しているので、第１、第２のコンデンサの充電電圧の範囲が変調信号のレベル変動に応じて狭くなるように変化し、充電時間を短くするように作用するため、パルス幅変調信号の周期は可及的一定に保持することができる。
【００２４】
したがって、従来のように、第１、第２のコンデンサに電流を供給するための回路に、たとえば大電流容量のトランジスタなどの素子を用いる必要がなく、発熱などの問題も解消することができる。
【００２５】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００２６】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００２７】
図１は、本発明の実施形態に係るパルス幅変調回路の概略回路図である。図２は、このパルス幅変調回路の各点における波形を示す図である。
【００２８】
図１０に示した従来のパルス幅変調回路は、無安定マルチバイブレータの結合回路の第１、第２コンデンサＣ１１，Ｃ１２に供給する電流ｉ₁，ｉ₂の和ｉをオーディオ信号（変調信号）のレベル変動に応じて変化させることにより、第１コンデンサＣ１１の充電電流ｉ₁と第２コンデンサＣ１２の充電電流ｉ₂とをそれぞれ増加させ、これにより第１コンデンサＣ１１の充電時間Ｔ１と第２コンデンサＣ１２の充電時間Ｔ２とをそれぞれオーディオ信号のレベル変動に応じて短くするように変化させ、パルス幅変調信号の周期Ｔを可及的一定に保持するものであるが、本実施形態に係るパルス幅変調回路は、無安定マルチバイブレータの結合回路の第１、第２コンデンサＣ１１，Ｃ１２に供給する電流ｉ₁，ｉ₂の和ｉは一定とし、第１、第２コンデンサＣ１１，Ｃ１２の充電時に印加する電圧Ｖ（＝Ｖ３−Ｖ２）をオーディオ信号のレベル変動に応じて変化させることにより、第１コンデンサＣ１１の充電時間Ｔ１と第２コンデンサＣ１２の充電時間Ｔ２とをそれぞれオーディオ信号のレベル変動に応じて短くするように変化させ、パルス幅変調信号の周期Ｔを可及的一定に保持するものである。
【００２９】
このパルス幅変調回路は、定電流回路１１と、パルス信号生成回路１２と、電流制御回路１３と、電圧制御回路１４と、パルス幅変調信号出力回路１５とによって大略構成されている。
【００３０】
定電流回路１１は、所定の定電流を出力し、パルス信号生成回路１２に供給するものである。パルス信号生成回路１２は、パルス幅変調信号の被変調信号（キャリア）であるパルス信号を生成する回路である。パルス信号生成回路１２は、ｎｐｎ型の第１トランジスタＱ５からなる第１スイッチング回路、ｎｐｎ型の第２トランジスタＱ６からなる第２スイッチング回路、第１スイッチング回路の出力端（第１トランジスタＱ５のコレクタ端子）と第２スイッチング回路の入力端（第２トランジスタＱ６のベース端子）とを結合する第１結合回路および第２スイッチング回路の出力端（第２トランジスタＱ６のコレクタ端子）と第１スイッチング回路の入力端（第１トランジスタＱ５のベース端子）とを結合する第２結合回路とからなる無安定マルチバイブレータで構成されている。
【００３１】
なお、第１結合回路は、第１コンデンサＣ１１とこの第１コンデンサＣ１１に定電流回路１１から出力される定電流ｉの一部ｉ₁を充電電流として供給する抵抗Ｒ１とトランジスタＱ１とからなる第１電流供給回路で構成され、第２結合回路は、第２コンデンサＣ１２とこの第２コンデンサＣ１２に定電流ｉの残りｉ₂（＝ｉ−ｉ₁）を充電電流として供給する抵抗Ｒ２とトランジスタＱ２とからなる第２電流供給回路で構成されるが、第１電流供給回路および第２電流供給回路は差動増幅回路によって構成され、この差動増幅回路は電流制御回路１３として機能している。
【００３２】
電流制御回路１３は、オーディオ信号に応じて定電流ｉの分配比を決定する回路である。無安定マルチバイブレータは、第２トランジスタＱ６のコレクタ端子（ｄ点）から出力のパルス信号を取り出すとすると、図３に示すように、第１コンデンサＣ１１の充電時間によりパルス信号のオン期間Ｔ１が決定され、第２コンデンサＣ１２の充電時間によりパルス信号のオフ期間Ｔ２が決定されるようになっている。
【００３３】
電流制御回路１３は、上述のように差動増幅回路からなり、定電流回路１１から供給される定電流ｉを分流して第１コンデンサＣ１１への充電電流ｉ₁と第２コンデンサＣ１２への充電電流ｉ₂（＝ｉ−ｉ₁）とを生成するとともに、充電電流ｉ₁と充電電流ｉ₂との電流比ｋをオーディオ信号のレベル変動に応じて変化させることにより、パルス信号生成回路１２で生成されるパルス信号のデューティ比Ｔ１／（Ｔ１＋Ｔ２）をオーディオ信号のレベル変動に応じて変化させる。
【００３４】
定電流回路１１、パルス信号生成回路１２および電流制御回路１３の接続構成を説明すると、第１トランジスタＱ５および第２トランジスタＱ６のエミッタ端子は、第２電源Ｖ２の出力端子に接続され、第１トランジスタＱ５および第２トランジスタＱ６のコレクタ端子は、それぞれ抵抗Ｒ３と抵抗Ｒ４とを介して電圧制御回路１４の出力端子（増幅回路２４の出力端子）に接続されている。また、第１コンデンサＣ１１は、第１トランジスタＱ５のコレクタ端子と第２トランジスタＱ６のベース端子との間に接続され、第２コンデンサＣ１２は、第２トランジスタＱ６のコレクタ端子と第１トランジスタＱ５のベース端子との間に接続されている。さらに、トランジスタＱ１のエミッタ端子に抵抗Ｒ１の一方端が接続されるとともに、トランジスタＱ２のエミッタ端子に抵抗Ｒ２の一方端が接続され、抵抗Ｒ１および抵抗Ｒ２の他方端は定電流回路１１の出力端子に接続されている。また、定電流回路１１の入力端子は電源Ｖ０に接続されている。
【００３５】
電圧制御回路１４は、第１、第２コンデンサＣ１１，Ｃ１２の充電時に印加される電圧の範囲を制御するものである。電圧制御回路１４から出力される電圧をＶ３、第２トランジスタＱ６がオン時のベース−エミッタ間電圧をＶbe6とすると、第２トランジスタＱ６がオン状態ではｃ点の電位は電圧制御回路１４の出力電圧Ｖ３、ａ点の電位は第２トランジスタＱ６のベース電位（Ｖbe6＋Ｖ２）にそれぞれなっている。したがって、第１コンデンサＣ１１の両端電圧はｃ点側を＋、ａ点側を−の極性としてＶ３−（Ｖbe6＋Ｖ２）に保持されている。
【００３６】
この状態で、第２コンデンサＣ１２の充電動作によりｂ点の電位が（Ｖbe5＋Ｖ２）に上昇すると、第１トランジスタＱ５がオンになり、ｃ点の電位は略第２電源の電圧Ｖ２となり、ａ点の電位はｃ点の電位から第１コンデンサＣ１１の両端電圧Ｖ３−（Ｖbe6＋Ｖ２）だけ低下した電圧となる。Ｖbe6は｜Ｖ３−Ｖ２｜に対して非常に小さいので、Ｖbe6を無視すると、ａ点の電位は−（Ｖ３−Ｖ２）となる。
【００３７】
したがって、第１トランジスタＱ５がオンになると、電流ｉ₁が第１コンデンサＣ１１に流入して当該第１コンデンサＣ１１は図１とは逆極性の方向に充電され、ａ点の電位が（Ｖ２＋Ｖbe6）に上昇すると、第２トランジスタＱ６がオンになり、第１トランジスタＱ５はオフになる。そして、第２コンデンサＣ１２についても上述と同様の充電動作が行なわれる。このように、第１、第２トランジスタＱ５，Ｑ６が交互にオン・オフするとき、第１、第２コンデンサＣ１１，１２の両端には｜Ｖ３−Ｖ２｜が印加されるが、電圧制御回路１４は、オーディオ信号のレベル変動に応じて出力電圧Ｖ３を変化させて第１、第２コンデンサＣ１１，１２への印加電圧｜Ｖ３−Ｖ２｜を制御するものである。
【００３８】
電圧制御回路１４は、レベルシフタ回路２１と、絶対値生成回路２２と、反転回路２３と、増幅回路２４とによって構成されている。電圧制御回路１４の機能は、図１０に示した従来のパルス幅変調回路の信号変換回路と基本的に同じである。
【００３９】
すなわち、レベルシフタ回路２１は、図４に示すオーディオ出力源ＡＵから出力されるオーディオ信号（０ｖを基準にレベル変動する交流信号）のレベル変動の基準レベルを、図５に示すようにパルス信号生成回路１２の駆動電圧である第1電源電圧Ｖ１（＞第２電源電圧Ｖ２）にシフトさせる回路である。絶対値生成回路２２は、オーディオ信号のレベル変動分の絶対値｜＋ΔＶ｜，｜−ΔＶ｜を生成する回路である。なお、絶対値生成回路２２の動作基準の電圧レベルはＶ１であるので、絶対値生成回路２２から出力される信号のレベルは、図６に示すようにＶ１＋｜ΔＶ｜となっている。反転回路２３は、絶対値生成回路２２から出力される絶対値のレベルを反転させる回路である。
【００４０】
なお、反転回路２３の動作基準の電圧レベルもＶ１であるので、反転回路２３から出力される信号のレベルは、図７に示すようにＶ１−｜ΔＶ｜となっている。増幅回路２４は、図８に示すように反転回路２３から出力される電圧レベルを第１、第２コンデンサＣ１，Ｃ２を充電するための印加電圧（Ｖ３−Ｖ２）として適切なレベルＶ３に調整して出力する回路である。なお、ここにいう適切な印加電圧（Ｖ３−Ｖ２）とは、オーディオ信号のレベル変動に応じて第１、第２コンデンサＣ１，Ｃ２に供給される充電電流ｉ₁，ｉ₂が変化し、これにより第１、第２コンデンサＣ１，Ｃ２の充電時間がそれぞれ変化するが、それらの合計時間は略一定になるように充電電流ｉ₁，ｉ₂の変化に応じて変化させた印加電圧（Ｖ３−Ｖ２）のことである。したがって、増幅回路２４のゲインはこの目的を満たすように適宜調整される。
【００４１】
パルス幅変調信号出力回路１５は、定電流回路１１、パルス信号生成回路１２、電流制御回路１３および電圧制御回路１４により生成されるパルス幅変調信号を外部に出力させるための回路である。パルス信号生成回路１２のｃ点もしくはｄ点から出力される電圧Ｖｃ，Ｖｄはパルス幅変調信号に相当しているが、パルス信号生成回路１２の駆動電圧Ｖ３はオーディオ信号のレベル変動に応じて変化するため、出力電圧Ｖｃ，Ｖｃのレベルもオーディオ信号のレベル変動に応じて変化することになる。パルス幅変調信号出力回路１５は、オーディオ信号のレベル変動に関係なく振幅の一定しているパルス幅変調信号ＰＷＭを出力するものである。
【００４２】
パルス幅変調信号出力回路１５は、抵抗Ｒ５，Ｒ６とｎｐｎ型のトランジスタＱ３，Ｑ４とで構成されている。トランジスタＱ３としては第１トランジスタＱ５と略同一の特性を有する素子が使用され、トランジスタＱ４としては第１トランジスタＱ６と略同一の特性を有する素子が使用される。トランジスタＱ３のベース端子は第１トランジスタＱ５のベース端子（第２コンデンサＣ１２のｂ端子）に接続され、エミッタ端子は第２電源Ｖ２に接続され、コレクタ端子は抵抗Ｒ５を介して第１電源Ｖ１に接続されている。また、トランジスタＱ４のベース端子は第２トランジスタＱ６のベース端子（第１コンデンサＣ１１のａ端子）に接続され、エミッタ端子は第２電源Ｖ２に接続され、コレクタ端子は抵抗Ｒ６を介して第１電源Ｖ１に接続されている。そして、トランジスタＱ４のコレクタ端子からパルス幅変調信号ＰＷＭが出力される。
【００４３】
トランジスタＱ４は、そのベース端子が第２トランジスタＱ６のベース端子に接続されているので、第２トランジスタＱ６のオン・オフ動作に同期してオン・オフ動作することになる。一方、トランジスタＱ４のコレクタ端子とエミッタ端子間には第１電源電圧Ｖ１と第２電源電圧Ｖ２との差電圧が印加されるので、トランジスタＱ４のコレクタ端子からはオーディオ信号のレベル変動に関係なく一定振幅（Ｖ１−Ｖ２）のパルス幅変調信号が出力される。
【００４４】
次に、このパルス幅変調回路における動作を、図２、図３に示すタイミングチャートを参照して説明する。
【００４５】
このパルス幅変調回路では、オーディオ信号がそれに応じたパルス幅を有するパルス幅変調信号ＰＷＭに変調される。まず、オーディオ信号が「０」の場合（無変調の場合、図２のＡ部参照）を説明する。
【００４６】
電流制御回路１３では、トランジスタＱ１，Ｑ２により定電流回路１１からの定電流ｉが電流ｉ₁と電流ｉ₂とに分流される。すなわち、トランジスタＱ１側に流れる電流をｉ₁とすると、トランジスタＱ２側に流れる電流は、（ｉ−ｉ₁）となる。トランジスタＱ１を流れる電流ｉ₁は、ベース電圧の変動に応じて変化する一方、トランジスタＱ２を流れる電流ｉ₂は（ｉ−ｉ₁）であるため、オーディオ出力源ＡＵから変調信号としてトランジスタＱ１のベース端子に入力されるオーディオ信号のレベルが基準レベル０ｖから変動すると、電流ｉ₁と電流ｉ₂の合計は一定値ｉを保持しつつそのレベル変動に応じて電流ｉ₁が変動する。すなわち、電流ｉ₁と電流ｉ₂との電流比ｋが変動する。
【００４７】
無変調の場合、オーディオ信号のレベルは「０」であるので、トランジスタＱ１に流れる電流ｉ₁とトランジスタＱ２に流れるｉ₁（ｉ−ｉ₁）は等しくなる。すなわち、ｉ₁＝ｉ₂＝ｉ／２となり、電流比ｋは１となる。
【００４８】
一方、電圧制御回路１４では、オーディオ信号のレベル変動分｜＋ΔＶ｜，｜−ΔＶ｜がないので、第１電源電圧Ｖ１がそのままＶ３として出力され、これによりパルス幅生成回路１２の駆動電圧は（Ｖ１−Ｖ２）に規定される。したがって、第１、第２コンデンサＣ１１，Ｃ１２は、充電時に（Ｖ３−Ｖ２）＝（Ｖ１−Ｖ２）の電圧が印加され、それぞれｉ／２の電流で充電される。
【００４９】
ここで、図２における時刻ｔ₁のときの各点の波形ａ，ｂ，ｅ，ｆを説明すると、このとき、第１トランジスタＱ５およびトランジスタＱ３はオフ状態にあり、第２トランジスタＱ６およびトランジスタＱ４はオン状態である。第２トランジスタＱ６およびトランジスタＱ４はオン状態であるため、ａ点の電位は第２の電圧Ｖ２より第６トランジスタＱ６およびトランジスタＱ４のベース−エミッタ間電圧（Ｖbe6）分だけ高くなっており、（Ｖ２＋Ｖbe6）である。なお、図２では、Ｖbe6がＶ2に対して非常に小さいので、Ｖbe6を無視して単に「Ｖ２」と記載している。
【００５０】
また、ｄ点の電位は第２電源電圧Ｖ２となるので、ｂ点の電位は、ｄ点の電位Ｖ２より第２コンデンサＣ１２の両端電圧Ｖｃの分だけ低下した値（Ｖ１−Ｖｃ）となっている。なお、第２トランジスタＱ６のオン期間に第２コンデンサＣ１２の充電動作が行われ、図２では、時刻ｔ₁を第２トランジスタＱ６のオン期間の略中間のタイミングにしているので、Ｖｃは略（Ｖ１−Ｖ２）／２となっている。
【００５１】
時刻ｔ₂になると、ｂ点の電位は、第１トランジスタＱ５、トランジスタＱ３のベース−エミッタ間電圧をＶbe5とすると、第２コンデンサＣ１２の充電動作によって（Ｖ２＋Ｖbe５）になり、第１トランジスタＱ５およびトランジスタＱ３がオンになる。なお、図２では、Ｖbe5がＶ２に対して非常に小さいので、Ｖbe5を無視して単に「Ｖ２」と記載している。第１トランジスタＱ５がオンになると、ｃ点の電位はＶ２となるので、ａ点の電位は、ｃ点の電位Ｖ２から第１コンデンサＣ１１の充電電圧（Ｖ１−Ｖ２）だけ低下した値Ｖ２−（Ｖ１−Ｖ２）となり、これにより第２トランジスタＱ６およびトランジスタＱ４のベース電位はＶbe6より小さくなるので、第２トランジスタＱ６およびトランジスタＱ４は瞬時にオフになる。
【００５２】
ａ点の電位がＶ２−（Ｖ１−Ｖ２）になると、電流ｉ₁により図１に示す極性とは逆方向に第１コンデンサＣ１１の充電動作が開始され、これによりａ点の電位が上昇する。そして、時刻ｔ₃でａ点の電位が（Ｖ２＋Ｖbe6）に達すると、第２トランジスタＱ６がオンになり、これによりｂ点の電位がＶ２−（Ｖ１−Ｖ２）になるため、第１トランジスタＱ５はオフになる。以下、同様の動作が繰り返され、第１トランジスタＱ５およびトランジスタＱ３と第２トランジスタＱ６およびトランジスタＱ４とが交互にオン・オフ動作を繰り返すことによりｅ点，ｆ点からパルス幅変調信号が出力される。なお、ｅ点から出力されるパルス幅変調信号はｆ点から出力されるパルス幅変調信号に対して位相が反転している。
【００５３】
パルス幅変調信号のオン期間Ｔ１とオフ期間Ｔ２は、上述したようにＴ１＝Ｃ（Ｖ１−Ｖ２）／ｉ₁、Ｔ２＝C（Ｖ１−Ｖ２）／（ｋ・ｉ₁）で表され、無変調のときはｋ＝１であるから、Ｔ１＝Ｔ２となり、ｆ点から出力されるパルス幅変調信号ＰＷＭのデューティ比は５０％となっている。
【００５４】
次に、オーディオ信号が正の値（たとえばｖ₁ボルト）にレベル変動した場合（図２のＢ部参照）を説明すると、この場合は、電圧制御回路１４では、増幅回路２４における増幅率をαとすると、第１電源電圧Ｖ１からレベル変動分ｖ₁をα倍した電圧だけ低下させた電圧（Ｖ１−αｖ₁）がパルス信号生成回路１２の駆動電圧Ｖ３として出力される。
【００５５】
したがって、第１コンデンサＣ１１および第２コンデンサＣ１２の充電時にはこれらの第１、第２コンデンサＣ１１，Ｃ１２に（Ｖ１−αｖ₁）の電圧が印加され、第１コンデンサＣ１１には、レベル変動ｖ₁に基づきｉ／２より小さい所定の電流ｉ₁が充電流として供給され、第２コンデンサＣ１２には、電流（ｉ₂＝ｉ−ｉ₁）＞ｉ／２が充電流として供給される。
【００５６】
第２コンデンサＣ１２の充電動作によって第１トランジスタＱ５がオフからオンになると、第１コンデンサＣ１１は、トランジスタＱ１から供給される電流ｉ₁によって充電動作が開始されるが、この場合は、ｉ₁＜ｉ／２であるため、第１コンデンサＣ１１の充電速度は無変調のときよりも遅くなる（図２のａ点の波形の傾斜部の勾配参照）。
【００５７】
一方、第１コンデンサＣ１１の充電動作によって第２トランジスタＱ６がオフからオンになると、第２コンデンサＣ１２は、トランジスタＱ２から供給される電流ｉ₂によって充電動作が開始されるが、この場合は、ｉ₂＞ｉ／２であるため、第２コンデンサＣ１２の充電速度は無変調のときよりも速くなる（図２のｂ点の波形の傾斜部の勾配参照）。
【００５８】
しかし、無変調時の第１コンデンサＣ１１および第２コンデンサＣ１２の充電電圧範囲が（２Ｖ２−Ｖ１）であるのに対し（図２のＡの部分のａ点、ｂ点の電圧変動幅参照）、この場合の両コンデンサＣ１１，Ｃ１２の充電電圧範囲は（２Ｖ２−Ｖ１＋αｖ₁）であり（図２のＢの部分のａ点、ｂ点の電圧変動幅参照）、αｖ₁だけ電圧範囲が狭くなっているので、図３に示すように、第１コンデンサＣ１１の充電時間は、電圧範囲（２Ｖ２−Ｖ１）で充電されるよりも長くなることはなく、また、第２コンデンサＣ１２の充電時間は、電圧範囲（２Ｖ２−Ｖ１）で充電されるよりも短くなる。
【００５９】
なお、図３の上段は、無変調時のａ点、ｂ点の電圧波形とパルス幅変調信号ＰＷＭとを示し、下段はオーディオ信号のレベル変動が＋ｖ₁の場合のａ点、ｂ点の電圧波形とパルス幅変調信号ＰＷＭとを示している。また、下段の実線で示す波形は、第１、第２コンデンサＣ１１，Ｃ１２の充電電圧範囲を（２Ｖ２−Ｖ１＋αｖ₁）に変化させた場合の波形であり、一点鎖線で示す波形は第１、第２コンデンサＣ１１，Ｃ１２の充電電圧範囲を従来の（２Ｖ２−Ｖ１）とした場合の波形である。
【００６０】
実線で示すパルス幅変調信号ＰＷＭのオン期間Ｔ１とオフ期間Ｔ２のいずれも一点鎖線で示すパルス幅変調信号ＰＷＭのオン期間Ｔ１とオフ期間Ｔ２よりも短くなり、実線で示すパルス幅変調信号ＰＷＭの周期Ｔが上段に示す無変調時の周期Ｔと略等しくなるように抑えられる。
【００６１】
次に、オーディオ信号が負の値（たとえば−ｖ₂ボルト）にレベル変動した場合（図２のＣ部参照）を説明すると、この場合は、電圧制御回路１４では、第１電源電圧Ｖ１からレベル変動分ｖ₂をα倍した電圧だけ低下させた電圧（Ｖ１−αｖ₂）がパルス信号生成回路１２の駆動電圧Ｖ３として出力される。
【００６２】
したがって、第１コンデンサＣ１１および第２コンデンサＣ１２の充電時にはこれらの第１、第２コンデンサＣ１１，Ｃ１２に（Ｖ１−αｖ₂）の電圧が印加され、第１コンデンサＣ１１には、レベル変動ｖ₂に基づきｉ／２より小さい所定の電流ｉ₁が充電流として供給され、第２コンデンサＣ１２には、電流（ｉ₂＝ｉ−ｉ₁）＞ｉ／２が充電流として供給される。
【００６３】
この場合の第１、第２コンデンサＣ１１，Ｃ１２の充電時の充電速度は、電流ｉ₁，ｉ₂の変化傾向がレベル変動＋ｖ₁の場合と同様であるから、第１コンデンサＣ１１の充電速度は無変調のときよりも遅くなり（図２のａ点の波形の傾斜部の勾配参照）、第２コンデンサＣ１２の充電速度は無変調のときよりも速くなる（図２のｂ点の波形の傾斜部の勾配参照）。
【００６４】
したがって、オーディオ信号が−ｖ₂でレベル変動をした場合も図３を用いて説明したのと同様に、第１、第２コンデンサＣ１１，Ｃ１２の充電時間は、電圧範囲（２Ｖ２−Ｖ１）で充電されるよりも短くなり、パルス幅変調信号ＰＷＭの周期Ｔは無変調時の周期Ｔと略等しくなるように抑えられる。
【００６５】
このように、オーディオ信号のレベル変動に応じてパルス信号生成回路１２の駆動電圧を、オーディオ信号のレベル変動量が増大するのに応じて小さくするように制御している。そのため、第１、第２のコンデンサＣ１１，Ｃ１２の充電電圧の範囲が変調信号のレベル変動に応じて狭くなるように変化し、充電時間を短くするように作用するため、パルス幅変調信号ＰＷＭの周期は可及的一定に保持することができる。
【００６６】
したがって、従来のように、第１、第２のコンデンサＣ１１，Ｃ１２に電流を供給するための回路に、たとえば大電流容量のトランジスタなどの素子を用いる必要がなく、発熱などの問題も解消することができる。
【００６７】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記実施形態においては、パルス幅変調回路として図１に示す回路のものを適用したが、上記機能を有するものであれば、図１に示す回路に限るものではない。また、上記実施形態においては、電流制御回路１３に一対の差動トランジスタを用いたが、電流制御回路１３は、上記構成に限るものではない。
【図面の簡単な説明】
【図１】本発明の実施形態にかかるパルス幅変調回路の概略回路図である。
【図２】図１に示すパルス幅変調回路の各点における信号波形を示す図である。
【図３】オーディオ信号のレベル変動に応じてパルス信号生成回路の駆動電圧を変化させることによりパルス幅変調信号のパルス周期が一定に保持されることを説明するための波形図である。
【図４】オーディオ信号の一例を示す図である。
【図５】レベルシフタ回路を通過した後のオーディオ信号を示す図である。
【図６】絶対値生成回路を通過した後のオーディオ信号を示す図である。
【図７】反転回路を通過した後のオーディオ信号を示す図である。
【図８】増幅回路を通過した後のオーディオ信号を示す図である。
【図９】従来の無安定マルチバイブレータを用いたパルス幅変調回路の一例を示す回路構成図である。
【図１０】従来のパルス幅変調回路の例を示す概略回路図である。
【図１１】図１０に示すパルス幅変調回路の各点における信号波形を示す図である。
【符号の説明】
１１定電流回路
１２パルス信号生成回路
１３電流制御回路
１４電圧制御回路
１５パルス幅変調信号出力回路
Ｃ１１第１コンデンサ
Ｃ１２第２コンデンサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a pulse width modulation circuit used for an audio amplifier, for example.
[0002]
[Prior art]
Conventionally, an audio amplifier uses a pulse width modulation circuit that performs pulse width modulation (PWM) on an audio signal and outputs the modulated signal. As this pulse width modulation circuit, a circuit using an astable multivibrator shown in FIG. 9 is known.
[0003]
The pulse width modulation circuit shown in FIG. 9 includes a constant current section K that outputs a constant current i, an output terminal (collector) of a first switching circuit that includes a first transistor Q13, and a second switching circuit that includes a second transistor Q14. The input terminal (base) is a first capacitor C11 and a part i of a constant current i to the first capacitor C11. ₁ Is coupled by a first current supply circuit comprising a resistor r1 for supplying a charging current and a transistor Q11, and an output terminal (collector) of a second switching circuit comprising a second transistor Q14 and a first transistor comprising a first transistor Q13. The input terminal (base) of the switching circuit is the second capacitor C12 and the remaining constant i of the constant current i is connected to the second capacitor C12. ₂ (= Ii ₁ ) As a charging current and a pulse signal generation unit comprising an astable multivibrator coupled by a second current supply circuit comprising a transistor r12 and an audio output source at the base of the transistor Q11 of the first current supply circuit The charging current i of the first capacitor C11 is input by inputting the audio signal (modulation signal) from the AU. ₁ And the charging current i of the second capacitor C12 ₂ And the current ratio k (= i ₂ / I ₁ ) And a pulse width modulation unit that performs pulse width modulation of the pulse signal generated from the pulse signal generation unit.
[0004]
In the pulse width modulation circuit shown in FIG. 9, the constant current i is supplied from the constant current circuit K to the first and second current supply circuits (differential amplifier circuits), and the audio input to the base of the transistor Q11. The current i supplied to the first capacitor C11 according to the signal level fluctuation ₁ And the current i supplied to the second capacitor C12 ₂ And is i ₁ + I ₂ = I is changed while maintaining the relationship of i. Current i ₁ , I ₂ The first transistor Q13 and the second transistor Q14 are alternately turned on and off by the charging operation of the first and second capacitors C11 and C12 by the charging current i based on the audio signal. ₁ , I ₂ The current ratio k of the second transistor Q14 changes, and the ON period and the OFF period of the second transistor Q14 change according to the change of the current ratio k. That is, the pulse width of the pulse signal output from the collector terminal of the second transistor Q14 changes according to the change in the amplitude of the audio signal.
[0005]
The pulse width modulation circuit shown in FIG. ₁ And current i ₂ And the charging voltage of the first and second capacitors C11 and C12 are also fixed in the range of (V1-V2), so that the charging time of the first capacitor C11 ( The time for determining the off period of the pulse signal output from the second transistor Q14) and the charging time of the second capacitor C12 (time for determining the on period of the pulse signal) are respectively current i. ₁ And current i ₂ Inversely proportional to That is, now, assuming that the capacitances of the first and second capacitors C11 and C12 are both C, the ON period T1 of the pulse signal output from the second transistor Q14 is T1 = C (V1−V2) / i. ₁ And the off-period T2 is T2 = C (V1-V2) / i ₂ It is represented by
[0006]
Therefore, the period T of the pulse signal is T = T1 + T2 = C (V1-V2) {1 / i ₁ + 1 / i ₂ )}. And current ratio k = i ₁ / I ₂ More i ₁ + I ₂ = (1 + k) i ₁ = K ・ i ₂ Since / (1 + k) = i, the period T is expressed by the following equation (1).
[0007]
[Expression 1]

[0008]
From the above equation (1), the period T of the pulse signal is (k ² + 2k + 1) / k, the period T is k = 1, i.e. i ₁ = I ₂ When i = i / 2 (no audio signal is input), the minimum value is obtained. When k> 1 or k <1, the current ratio k increases as the difference from 1 increases. As described above, the pulse width modulation circuit using the astable multivibrator shown in FIG. 9 changes the pulse width according to the change in the level of the audio signal, while the pulse width changes according to the change in the level of the audio signal. It has the characteristic.
[0009]
However, the characteristic that the frequency of the pulse width modulation signal fluctuates is that, for example, when a filter having a transmission zero point at a specific frequency is connected downstream of the pulse width modulation circuit, the pulse width modulation signal output from the pulse width modulation circuit If this frequency fluctuates, there is a disadvantage that the frequency that should be cut off by the filter cannot be cut off, which is not preferable.
[0010]
Therefore, conventionally, a pulse width modulation circuit using an astable multivibrator has been proposed in which the pulse width is changed in accordance with the level fluctuation of the audio signal while the frequency is kept constant (for example, a patent) Reference 1).
[0011]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-124859
[0012]
FIG. 10 is a diagram showing an equivalent circuit of the pulse width modulation circuit in the above publication. The pulse width modulation circuit shown in this figure is the same as the pulse width modulation circuit shown in FIG. 9, but the constant current circuit K changes the current i supplied to the first and second current supply circuits in accordance with the level fluctuation of the audio signal. This is replaced with a current control circuit K ′.
[0013]
The current control circuit K ′ includes a signal conversion circuit including a level shifter circuit 21, an absolute value generation circuit 22, an inverting circuit 23, and an amplification circuit 24, and first and second current supply circuits based on voltages output from the signal conversion circuit. And a pnp type transistor Q10 for controlling the current i supplied to the. The resistor r connected between the emitter of the transistor Q10 and the power source V0 is a current limiting resistor, and the power source E connected between the power source V0 and the inverting circuit 23 defines the base potential of the transistor Q10. belongs to.
[0014]
The level shifter circuit 21 shifts the reference level of the level fluctuation of the audio signal output from the audio output source AU (AC signal whose level varies with 0v as a reference) to the voltage level Vb (= V0−E) defined by the power source E. It is a circuit to make. The absolute value generation circuit 22 is a circuit that generates an absolute value | ± ΔV | of a level variation from the reference level Vb of the audio signal. Since the voltage level of the operation reference of the absolute value generation circuit 22 is Vb, the level of the signal output from the absolute value generation circuit 22 is Vb + | ± ΔV |. The inversion circuit 23 is a circuit that inverts the level of the absolute value output from the absolute value generation circuit 22. Since the voltage level of the operation reference of the inverting circuit 23 is also Vb, the level of the signal output from the inverting circuit 23 is Vb− | ± ΔV |. The amplifier circuit 24 is a circuit that adjusts the signal output from the inverting circuit 23 to an appropriate level as a drive signal for the transistor Q10. In other words, this is a circuit for adjusting the drive voltage of the transistor Q10 so that the current i supplied from the transistor Q10 to the first and second current supply circuits is appropriately changed according to the level change of the audio signal.
[0015]
In this pulse width modulation circuit, as shown in FIG. 11, when the level of the audio signal changes, the current i supplied to the first and second current supply circuits changes according to the level change amount. Note that when the audio signal is 0v, the current is not modulated, and the current supplied to the first and second current supply circuits is the minimum current i. When the level of the audio signal changes from 0v, the currents supplied to the first and second current supply circuits according to the changes + v1, -v2 (in FIG. 11, | + v1 |> | -v2 |) are ia and ib (> Ia). Thus, the charging current i of the first capacitor C11 ₁ And the charging current i of the second capacitor C12 ₂ And the current ratio k changes, and the charging current i ₁ , I ₂ (Refer to the fact that the slope of the voltage change at points a and b changes according to the currents i, ia, and ib) also changes, so that the pulse width modulation signal depends on the level fluctuation of the audio signal. Although the pulse width (duty ratio) of PWM (output signal at point d) varies, its period (see periods Ta, Tb, Tc in the figure) can be made substantially constant.
[0016]
[Problems to be solved by the invention]
However, the pulse width modulation circuit using the astable multivibrator increases the current i supplied to the first and second current supply circuits according to the level fluctuation of the audio signal, thereby making the frequency of the pulse width modulation signal constant. Since the audio signal is changed by the signal conversion circuit, a relatively large current flows through the transistor Q10 and the first and second transistors Q11 and Q12, and the transistors Q10 to Q12 have a large current capacity. Must be used. Further, as a result of a relatively large current flowing through each of the transistors Q10 to Q12, there is a problem that the amount of heat generated by each of the transistors Q10 to Q12 increases.
[0017]
The present invention has been conceived under such circumstances, and a pulse width capable of outputting a pulse width modulation signal having a constant period without flowing a relatively large amount of current through a circuit element. The object is to provide a modulation circuit.
[0018]
DISCLOSURE OF THE INVENTION
In order to solve the above problems, the present invention takes the following technical means.
[0019]
In the present invention, a constant current output unit that outputs a constant current, an output terminal of a first switching circuit, and an input terminal of a second switching circuit are connected to the first capacitor and the first capacitor. Are coupled by a first coupling circuit including a first current supply circuit that supplies a part of the constant current output from the first switching circuit as a charging current, and the output terminal of the second switching circuit and the first switching circuit A second coupling circuit including an input terminal of the circuit including a second capacitor and a second current supply circuit for supplying the second capacitor with the remainder of the constant current output from the constant current output unit as a charging current; And a pulse signal generator for outputting a pulse signal from the output terminals of the first and second switching circuits, and an external input for supplying the current supplied from the first current supply circuit to the first capacitor. The The pulse signal generation unit is driven in a pulse width modulation circuit including a pulse width modulation unit that changes the duty ratio of the pulse signal generated by the pulse signal generation unit by changing the modulation signal according to the level fluctuation of the modulation signal. And a drive voltage control unit that changes the drive voltage supplied to the pulse signal generation unit in accordance with the level fluctuation of the modulation signal. .
[0020]
In the pulse width modulation circuit, the drive voltage control unit reduces the drive voltage as the level fluctuation amount of the modulation signal increases. The drive voltage control unit includes a level shift circuit that shifts a reference level of the modulation signal to the level of the drive voltage, and a voltage signal output from the level shift circuit based on the level of the drive voltage. And a signal conversion circuit that converts the voltage signal to a voltage signal reduced by a predetermined level based on the level fluctuation amount. Further, the pulse width modulation circuit generates a pulse width modulation signal having a constant amplitude regardless of the level fluctuation of the modulation signal based on the on / off timing signal of the pulse signal generated by the pulse signal generation unit. It is preferable to further include a pulse width modulation signal output unit that outputs the data in the above manner.
[0021]
According to the present invention, the current i output from the constant current output unit is the current i from the first and second current supply circuits. ₁ And current i ₂ (= Ii ₁ ) And the first capacitor has a current i ₁ The second capacitor is charged by the current i ₂ Is charged. The output levels of the output terminals of the first and second switching circuits are alternately inverted by the change in the charging voltage of the first and second capacitors, whereby a pulse signal is output. When the modulation signal is externally input, the current i ₁ And current i ₂ The current ratio k of the first and second capacitors changes according to the level fluctuation of the modulation signal, whereby the charging time of the first and second capacitors changes, and the pulse signals output from the first and second switching circuits are turned on. A pulse width modulation signal in which the ratio between the period and the off period (duty ratio) changes is obtained.
[0022]
The pulse width modulation signal has a duty ratio of 50% when the current ratio k is 1 (non-modulation state), and the duty ratio increases or decreases as the current ratio k increases or decreases from 1. That is, the duty ratio of the pulse width modulation signal changes according to the level fluctuation of the modulation signal.
[0023]
When only the current ratio k is changed according to the level fluctuation of the modulation signal, not only the duty ratio of the pulse width modulation signal but also its period changes simultaneously. In the present invention, the pulse is changed according to the level fluctuation of the modulation signal. Since the drive voltage of the signal generation unit is controlled to decrease as the level fluctuation amount of the modulation signal increases, the charging voltage range of the first and second capacitors is affected by the level fluctuation of the modulation signal. Accordingly, the period of the pulse width modulation signal can be kept as constant as possible because it changes so as to become narrower and acts to shorten the charging time.
[0024]
Therefore, it is not necessary to use an element such as a transistor having a large current capacity, for example, in the circuit for supplying current to the first and second capacitors as in the prior art, and problems such as heat generation can be solved.
[0025]
Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.
[0027]
FIG. 1 is a schematic circuit diagram of a pulse width modulation circuit according to an embodiment of the present invention. FIG. 2 is a diagram showing waveforms at each point of the pulse width modulation circuit.
[0028]
The conventional pulse width modulation circuit shown in FIG. 10 has a current i supplied to the first and second capacitors C11 and C12 of the coupling circuit of the astable multivibrator. ₁ , I ₂ Is changed in accordance with the level fluctuation of the audio signal (modulation signal), thereby charging current i of the first capacitor C11. ₁ And the charging current i of the second capacitor C12 ₂ Thus, the charging time T1 of the first capacitor C11 and the charging time T2 of the second capacitor C12 are changed so as to be shortened according to the level fluctuation of the audio signal, respectively, and the period T of the pulse width modulation signal is changed. However, the pulse width modulation circuit according to the present embodiment is configured so that the current i supplied to the first and second capacitors C11 and C12 of the coupling circuit of the astable multivibrator is as follows. ₁ , I ₂ The charging time of the first capacitor C11 is changed by changing the voltage V (= V3-V2) applied when charging the first and second capacitors C11 and C12 according to the level fluctuation of the audio signal. T1 and the charging time T2 of the second capacitor C12 are changed so as to be shortened according to the level fluctuation of the audio signal, respectively, and the period T of the pulse width modulation signal is kept as constant as possible.
[0029]
This pulse width modulation circuit is roughly constituted by a constant current circuit 11, a pulse signal generation circuit 12, a current control circuit 13, a voltage control circuit 14, and a pulse width modulation signal output circuit 15.
[0030]
The constant current circuit 11 outputs a predetermined constant current and supplies it to the pulse signal generation circuit 12. The pulse signal generation circuit 12 is a circuit that generates a pulse signal that is a modulated signal (carrier) of a pulse width modulation signal. The pulse signal generation circuit 12 includes a first switching circuit including an npn-type first transistor Q5, a second switching circuit including an npn-type second transistor Q6, and an output terminal of the first switching circuit (a collector terminal of the first transistor Q5). ) And the input terminal of the second switching circuit (the base terminal of the second transistor Q6) and the output terminal of the second switching circuit (the collector terminal of the second transistor Q6) and the input of the first switching circuit It is composed of an astable multivibrator comprising a second coupling circuit that couples the end (the base terminal of the first transistor Q5).
[0031]
The first coupling circuit includes a first capacitor C11 and a part i of a constant current i output from the constant current circuit 11 to the first capacitor C11. ₁ Is formed by a first current supply circuit including a resistor R1 and a transistor Q1 for supplying a charging current, and the second coupling circuit includes a second capacitor C12 and the remaining constant i of the constant current i in the second capacitor C12. ₂ (= Ii ₁ ) As a charging current, and a transistor Q2. The first current supply circuit and the second current supply circuit are configured by a differential amplifier circuit. The circuit functions as a current control circuit 13.
[0032]
The current control circuit 13 is a circuit that determines the distribution ratio of the constant current i according to the audio signal. When the astable multivibrator takes out the output pulse signal from the collector terminal (point d) of the second transistor Q6, as shown in FIG. 3, the on-period T1 of the pulse signal is determined by the charging time of the first capacitor C11. The off-period T2 of the pulse signal is determined by the charging time of the second capacitor C12.
[0033]
The current control circuit 13 is composed of the differential amplifier circuit as described above, and divides the constant current i supplied from the constant current circuit 11 to charge the charging current i to the first capacitor C11. ₁ And the charging current i to the second capacitor C12 ₂ (= Ii ₁ ) And the charging current i ₁ And charging current i ₂ , And the duty ratio T1 / (T1 + T2) of the pulse signal generated by the pulse signal generation circuit 12 is changed according to the level variation of the audio signal.
[0034]
The connection configuration of the constant current circuit 11, the pulse signal generation circuit 12, and the current control circuit 13 will be described. The emitter terminals of the first transistor Q5 and the second transistor Q6 are connected to the output terminal of the second power supply V2, and the first transistor The collector terminals of Q5 and the second transistor Q6 are connected to the output terminal of the voltage control circuit 14 (the output terminal of the amplifier circuit 24) via the resistors R3 and R4, respectively. The first capacitor C11 is connected between the collector terminal of the first transistor Q5 and the base terminal of the second transistor Q6. The second capacitor C12 is connected to the collector terminal of the second transistor Q6 and the base of the first transistor Q5. It is connected between the terminals. Further, one end of the resistor R1 is connected to the emitter terminal of the transistor Q1, and one end of the resistor R2 is connected to the emitter terminal of the transistor Q2. The other ends of the resistors R1 and R2 are output terminals of the constant current circuit 11. It is connected to the. The input terminal of the constant current circuit 11 is connected to the power supply V0.
[0035]
The voltage control circuit 14 controls a range of voltages applied when the first and second capacitors C11 and C12 are charged. When the voltage output from the voltage control circuit 14 is V3 and the base-emitter voltage when the second transistor Q6 is on is Vbe6, the potential at the point c is the output voltage of the voltage control circuit 14 when the second transistor Q6 is on. The potentials at points V3 and a are the base potential (Vbe6 + V2) of the second transistor Q6. Therefore, the voltage across the first capacitor C11 is held at V3- (Vbe6 + V2) with the point c side being + and the point a side being-.
[0036]
In this state, when the potential at the point b rises to (Vbe5 + V2) by the charging operation of the second capacitor C12, the first transistor Q5 is turned on, and the potential at the point c becomes substantially the voltage V2 of the second power source. The potential is a voltage that is lower than the potential at the point c by the voltage V3− (Vbe6 + V2) across the first capacitor C11. Since Vbe6 is very small with respect to | V3-V2 |, if Vbe6 is ignored, the potential at the point a is-(V3-V2).
[0037]
Therefore, when the first transistor Q5 is turned on, the current i ₁ Flows into the first capacitor C11, and the first capacitor C11 is charged in the direction opposite to that in FIG. 1, and when the potential at the point a rises to (V2 + Vbe6), the second transistor Q6 is turned on, Transistor Q5 is turned off. The second capacitor C12 is also charged in the same manner as described above. Thus, when the first and second transistors Q5 and Q6 are alternately turned on and off, | V3-V2 | is applied to both ends of the first and second capacitors C11 and 12, but the voltage control circuit 14 Controls the applied voltage | V3-V2 | to the first and second capacitors C11 and C12 by changing the output voltage V3 in accordance with the level fluctuation of the audio signal.
[0038]
The voltage control circuit 14 includes a level shifter circuit 21, an absolute value generation circuit 22, an inversion circuit 23, and an amplification circuit 24. The function of the voltage control circuit 14 is basically the same as the signal conversion circuit of the conventional pulse width modulation circuit shown in FIG.
[0039]
That is, the level shifter circuit 21 uses the pulse signal generation circuit as shown in FIG. 5 to set the reference level of the level fluctuation of the audio signal (AC signal whose level varies with 0v as a reference) output from the audio output source AU shown in FIG. 12 is a circuit for shifting to a first power supply voltage V1 (> second power supply voltage V2) which is a drive voltage of 12. The absolute value generation circuit 22 is a circuit that generates absolute values | + ΔV | and | −ΔV | for the level variation of the audio signal. Since the operation reference voltage level of the absolute value generation circuit 22 is V1, the level of the signal output from the absolute value generation circuit 22 is V1 + | ΔV | as shown in FIG. The inversion circuit 23 is a circuit that inverts the level of the absolute value output from the absolute value generation circuit 22.
[0040]
Since the voltage level of the operation reference of the inverting circuit 23 is also V1, the level of the signal output from the inverting circuit 23 is V1- | ΔV | as shown in FIG. As shown in FIG. 8, the amplifier circuit 24 adjusts the voltage level output from the inverting circuit 23 to an appropriate level V3 as an applied voltage (V3-V2) for charging the first and second capacitors C1 and C2. Output circuit. The appropriate applied voltage (V3-V2) here is the charging current i supplied to the first and second capacitors C1 and C2 in accordance with the level fluctuation of the audio signal. ₁ , I ₂ This changes the charging time of the first and second capacitors C1 and C2, respectively, but the charging current i so that the total time is substantially constant. ₁ , I ₂ The applied voltage (V3−V2) is changed in accordance with the change of. Therefore, the gain of the amplifier circuit 24 is appropriately adjusted to satisfy this purpose.
[0041]
The pulse width modulation signal output circuit 15 is a circuit for outputting a pulse width modulation signal generated by the constant current circuit 11, the pulse signal generation circuit 12, the current control circuit 13 and the voltage control circuit 14 to the outside. The voltages Vc and Vd output from the point c or point d of the pulse signal generation circuit 12 correspond to the pulse width modulation signal, but the drive voltage V3 of the pulse signal generation circuit 12 changes according to the level fluctuation of the audio signal. Therefore, the levels of the output voltages Vc and Vc also change according to the level fluctuation of the audio signal. The pulse width modulation signal output circuit 15 outputs a pulse width modulation signal PWM having a constant amplitude regardless of the level fluctuation of the audio signal.
[0042]
The pulse width modulation signal output circuit 15 includes resistors R5 and R6 and npn transistors Q3 and Q4. An element having substantially the same characteristics as the first transistor Q5 is used as the transistor Q3, and an element having substantially the same characteristics as the first transistor Q6 is used as the transistor Q4. The base terminal of the transistor Q3 is connected to the base terminal of the first transistor Q5 (the b terminal of the second capacitor C12), the emitter terminal is connected to the second power supply V2, and the collector terminal is connected to the first power supply V1 via the resistor R5. It is connected. The base terminal of the transistor Q4 is connected to the base terminal of the second transistor Q6 (a terminal of the first capacitor C11), the emitter terminal is connected to the second power source V2, and the collector terminal is connected to the first power source via the resistor R6. Connected to V1. Then, the pulse width modulation signal PWM is output from the collector terminal of the transistor Q4.
[0043]
Since the base terminal of the transistor Q4 is connected to the base terminal of the second transistor Q6, the transistor Q4 is turned on / off in synchronization with the on / off operation of the second transistor Q6. On the other hand, since a difference voltage between the first power supply voltage V1 and the second power supply voltage V2 is applied between the collector terminal and the emitter terminal of the transistor Q4, the voltage is constant from the collector terminal of the transistor Q4 regardless of the level variation of the audio signal. A pulse width modulation signal having an amplitude (V1-V2) is output.
[0044]
Next, the operation of this pulse width modulation circuit will be described with reference to the timing charts shown in FIGS.
[0045]
In this pulse width modulation circuit, the audio signal is modulated into a pulse width modulation signal PWM having a pulse width corresponding to the audio signal. First, the case where the audio signal is “0” (in the case of no modulation, refer to part A in FIG. 2) will be described.
[0046]
In the current control circuit 13, the constant current i from the constant current circuit 11 is converted to the current i by the transistors Q1 and Q2. ₁ And current i ₂ And is divided. That is, the current flowing to the transistor Q1 side is i ₁ Then, the current flowing to the transistor Q2 side is (ii) ₁ ) Current i flowing through transistor Q1 ₁ Changes according to the fluctuation of the base voltage, while the current i flowing through the transistor Q2 ₂ Is (ii ₁ Therefore, if the level of the audio signal input from the audio output source AU to the base terminal of the transistor Q1 as a modulation signal fluctuates from the reference level 0v, the current i ₁ And current i ₂ Of the current i in accordance with the level fluctuation while maintaining a constant value i. ₁ Fluctuates. That is, the current i ₁ And current i ₂ The current ratio k varies.
[0047]
In the case of no modulation, since the level of the audio signal is “0”, the current i flowing through the transistor Q1 ₁ And i flowing through the transistor Q2 ₁ (Ii ₁ ) Are equal. I. ₁ = I ₂ = I / 2, and the current ratio k is 1.
[0048]
On the other hand, in the voltage control circuit 14, since there are no level fluctuations | + ΔV | and | −ΔV | of the audio signal, the first power supply voltage V1 is output as it is as V3, so that the drive voltage of the pulse width generation circuit 12 is ( V1-V2). Accordingly, the first and second capacitors C11 and C12 are charged with a voltage of (V3−V2) = (V1−V2) during charging, and are charged with an i / 2 current, respectively.
[0049]
Here, time t in FIG. ₁ The waveforms a, b, e, and f at each point will be described. At this time, the first transistor Q5 and the transistor Q3 are in an off state, and the second transistor Q6 and the transistor Q4 are in an on state. Since the second transistor Q6 and the transistor Q4 are in the on state, the potential at the point a is higher than the second voltage V2 by the base-emitter voltage (Vbe6) of the sixth transistor Q6 and the transistor Q4, and (V2 + Vbe6 ). In FIG. 2, since Vbe6 is very small with respect to V2, Vbe6 is ignored and only “V2” is described.
[0050]
Further, since the potential at the point d becomes the second power supply voltage V2, the potential at the point b becomes a value (V1-Vc) that is lower than the potential V2 at the point d by the voltage Vc across the second capacitor C12. Yes. Note that the charging operation of the second capacitor C12 is performed during the ON period of the second transistor Q6, and in FIG. ₁ Is set to a timing substantially in the middle of the ON period of the second transistor Q6, Vc is substantially (V1-V2) / 2.
[0051]
Time t ₂ Then, the potential at the point b becomes (V2 + Vbe5) by the charging operation of the second capacitor C12 when the base-emitter voltage of the first transistor Q5 and the transistor Q3 is Vbe5, and the first transistor Q5 and the transistor Q3 are turned on. become. In FIG. 2, Vbe5 is very small with respect to V2, and therefore, Vbe5 is ignored and only “V2” is described. Since the potential at the point c becomes V2 when the first transistor Q5 is turned on, the potential at the point a is a value V2- () that is decreased from the potential V2 at the point c by the charging voltage (V1-V2) of the first capacitor C11. V1-V2), whereby the base potentials of the second transistor Q6 and the transistor Q4 are smaller than Vbe6, so that the second transistor Q6 and the transistor Q4 are instantaneously turned off.
[0052]
When the potential at point a becomes V2- (V1-V2), the current i ₁ As a result, the charging operation of the first capacitor C11 is started in the direction opposite to the polarity shown in FIG. 1, thereby increasing the potential at the point a. And time t _Three When the potential at the point a reaches (V2 + Vbe6), the second transistor Q6 is turned on. As a result, the potential at the point b becomes V2- (V1-V2), and the first transistor Q5 is turned off. Thereafter, the same operation is repeated, and the first transistor Q5 and the transistor Q3 and the second transistor Q6 and the transistor Q4 are alternately turned on and off to output a pulse width modulation signal from the points e and f. . Note that the phase of the pulse width modulation signal output from point e is inverted with respect to the pulse width modulation signal output from point f.
[0053]
As described above, the ON period T1 and the OFF period T2 of the pulse width modulation signal are T1 = C (V1−V2) / i. ₁ , T2 = C (V1-V2) / (k · i ₁ ), And k = 1 when there is no modulation, T1 = T2, and the duty ratio of the pulse width modulation signal PWM output from the point f is 50%.
[0054]
Next, the audio signal has a positive value (eg, v ₁ In this case, in the voltage control circuit 14, assuming that the amplification factor in the amplifier circuit 24 is α, the level fluctuation component v from the first power supply voltage V 1 is described. ₁ Is a voltage (V1−αv) reduced by a voltage obtained by multiplying α by α. ₁ ) Is output as the drive voltage V3 of the pulse signal generation circuit 12.
[0055]
Accordingly, when the first capacitor C11 and the second capacitor C12 are charged, the first and second capacitors C11 and C12 have (V1-αv ₁ ) Is applied, and the first capacitor C11 has a level fluctuation v ₁ A predetermined current i smaller than i / 2 based on ₁ Is supplied as a charging current, and the second capacitor C12 has a current (i ₂ = Ii ₁ )> I / 2 is supplied as the charging flow.
[0056]
When the first transistor Q5 is turned on from the off state by the charging operation of the second capacitor C12, the first capacitor C11 has the current i supplied from the transistor Q1. ₁ Will start the charging operation. ₁ Since <i / 2, the charging speed of the first capacitor C11 is slower than that in the case of no modulation (see the slope of the inclined portion of the waveform at point a in FIG. 2).
[0057]
On the other hand, when the second transistor Q6 is turned on from the off state by the charging operation of the first capacitor C11, the second capacitor C12 has the current i supplied from the transistor Q2. ₂ Will start the charging operation. ₂ Since> i / 2, the charging speed of the second capacitor C12 is faster than that in the case of no modulation (see the slope of the slope of the waveform at the point b in FIG. 2).
[0058]
However, while the charging voltage range of the first capacitor C11 and the second capacitor C12 at the time of non-modulation is (2V2-V1) (refer to the voltage fluctuation ranges at points a and b in FIG. 2A), In this case, the charging voltage range of both capacitors C11 and C12 is (2V2-V1 + αv ₁ (See the voltage fluctuation widths at points a and b in the portion B in FIG. 2), and αv ₁ As shown in FIG. 3, the charging time of the first capacitor C11 does not become longer than that charged in the voltage range (2V2-V1) as shown in FIG. The charging time of C12 is shorter than charging in the voltage range (2V2-V1).
[0059]
The upper part of FIG. 3 shows the voltage waveforms at points a and b and the pulse width modulation signal PWM when there is no modulation, and the lower part shows the level fluctuation of the audio signal + v. ₁ The voltage waveforms at points a and b and the pulse width modulation signal PWM in the case of FIG. In addition, the waveform indicated by the solid line in the lower stage indicates the charging voltage range of the first and second capacitors C11 and C12 as (2V2-V1 + αv). ₁ ), And the waveform indicated by the alternate long and short dash line is the waveform when the charging voltage range of the first and second capacitors C11 and C12 is the conventional (2V2-V1).
[0060]
Both the on period T1 and the off period T2 of the pulse width modulation signal PWM indicated by the solid line are shorter than the on period T1 and the off period T2 of the pulse width modulation signal PWM indicated by the alternate long and short dash line, and the pulse width modulation signal PWM indicated by the solid line The period T is suppressed so as to be substantially equal to the non-modulated period T shown in the upper stage.
[0061]
Next, the audio signal is negative (for example, -v ₂ In this case, in the voltage control circuit 14, the level variation v from the first power supply voltage V <b> 1 is described. ₂ Is a voltage (V1−αv) reduced by a voltage obtained by multiplying α by α. ₂ ) Is output as the drive voltage V3 of the pulse signal generation circuit 12.
[0062]
Accordingly, when the first capacitor C11 and the second capacitor C12 are charged, the first and second capacitors C11 and C12 have (V1-αv ₂ ) Is applied, and the first capacitor C11 has a level fluctuation v ₂ A predetermined current i smaller than i / 2 based on ₁ Is supplied as a charging current, and the second capacitor C12 has a current (i ₂ = Ii ₁ )> I / 2 is supplied as the charging flow.
[0063]
In this case, the charging speed at the time of charging the first and second capacitors C11 and C12 is the current i. ₁ , I ₂ Change trend is level fluctuation + v ₁ Therefore, the charging speed of the first capacitor C11 is slower than that without modulation (see the slope of the slope of the waveform at the point a in FIG. 2), and the charging speed of the second capacitor C12 is unmodulated. (See the slope of the slope of the waveform at point b in FIG. 2).
[0064]
Therefore, the audio signal is -v ₂ As in the case described with reference to FIG. 3, the charging time of the first and second capacitors C11 and C12 is shorter than that charged in the voltage range (2V2-V1). The period T of the width modulation signal PWM is suppressed so as to be substantially equal to the period T at the time of no modulation.
[0065]
As described above, the drive voltage of the pulse signal generation circuit 12 is controlled so as to decrease as the level fluctuation amount of the audio signal increases according to the level fluctuation of the audio signal. For this reason, the charging voltage range of the first and second capacitors C11 and C12 changes so as to be narrowed according to the level fluctuation of the modulation signal, and the charging time is shortened. The period can be kept as constant as possible.
[0066]
Therefore, it is not necessary to use an element such as a transistor having a large current capacity in the circuit for supplying current to the first and second capacitors C11 and C12 as in the prior art, and problems such as heat generation are solved. Can do.
[0067]
Of course, the scope of the present invention is not limited to the embodiment described above. For example, in the above embodiment, the circuit shown in FIG. 1 is applied as the pulse width modulation circuit. However, the circuit is not limited to the circuit shown in FIG. 1 as long as it has the above function. In the above embodiment, a pair of differential transistors is used for the current control circuit 13, but the current control circuit 13 is not limited to the above configuration.
[Brief description of the drawings]
FIG. 1 is a schematic circuit diagram of a pulse width modulation circuit according to an embodiment of the present invention.
2 is a diagram showing signal waveforms at respective points of the pulse width modulation circuit shown in FIG. 1;
FIG. 3 is a waveform diagram for explaining that the pulse period of the pulse width modulation signal is kept constant by changing the drive voltage of the pulse signal generation circuit in accordance with the level fluctuation of the audio signal.
FIG. 4 is a diagram illustrating an example of an audio signal.
FIG. 5 is a diagram illustrating an audio signal after passing through a level shifter circuit.
FIG. 6 is a diagram illustrating an audio signal after passing through an absolute value generation circuit.
FIG. 7 shows an audio signal after passing through an inverting circuit.
FIG. 8 shows an audio signal after passing through an amplifier circuit.
FIG. 9 is a circuit configuration diagram showing an example of a pulse width modulation circuit using a conventional astable multivibrator.
FIG. 10 is a schematic circuit diagram showing an example of a conventional pulse width modulation circuit.
11 is a diagram showing signal waveforms at various points in the pulse width modulation circuit shown in FIG. 10;
[Explanation of symbols]
11 Constant current circuit
12 Pulse signal generation circuit
13 Current control circuit
14 Voltage control circuit
15 Pulse width modulation signal output circuit
C11 1st capacitor
C12 Second capacitor

Claims

A constant current output section for outputting a constant current;
The output terminal of the first switching circuit and the input terminal of the second switching circuit supply the first capacitor and a part of the constant current output from the constant current output unit to the first capacitor as a charging current. The first coupling circuit including the first current supply circuit is coupled, and the output terminal of the second switching circuit and the input terminal of the first switching circuit are connected to the second capacitor and the second capacitor. The output of the first and second switching circuits is coupled to a capacitor by a second coupling circuit including a second current supply circuit that supplies the remainder of the constant current output from the constant current output unit as a charging current. A pulse signal generator from which a pulse signal is output from the end;
The duty ratio of the pulse signal generated by the pulse signal generator is changed by changing the current supplied from the first current supply circuit to the first capacitor according to the level fluctuation of the modulation signal input from the outside. A pulse width modulation section to be changed;
In the pulse width modulation circuit consisting of
A power supply for supplying a driving voltage for driving the pulse signal generator;
A drive voltage control unit that changes a drive voltage supplied to the pulse signal generation unit according to a level variation of the modulation signal;
A pulse width modulation circuit comprising:

2. The pulse width modulation circuit according to claim 1, wherein the drive voltage control unit reduces the drive voltage as the level fluctuation amount of the modulation signal increases.

The drive voltage control unit includes a level shift circuit that shifts a reference level of the modulation signal to the level of the drive voltage, and a voltage signal output from the level shift circuit based on the level of the drive voltage. 3. The pulse width modulation circuit according to claim 2, comprising a signal conversion circuit that converts the voltage signal to a voltage level reduced by a predetermined level based on the fluctuation.

Based on the on / off timing signal of the pulse signal generated by the pulse signal generation unit, a pulse width modulation signal output that generates and outputs a pulse width modulation signal having a constant amplitude regardless of the level fluctuation of the modulation signal. The pulse width modulation circuit according to claim 1, further comprising a unit.