JP4174737B2 - Light emitting device and element substrate - Google Patents
Light emitting device and element substrate Download PDFInfo
- Publication number
- JP4174737B2 JP4174737B2 JP2007062082A JP2007062082A JP4174737B2 JP 4174737 B2 JP4174737 B2 JP 4174737B2 JP 2007062082 A JP2007062082 A JP 2007062082A JP 2007062082 A JP2007062082 A JP 2007062082A JP 4174737 B2 JP4174737 B2 JP 4174737B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitting element
- light emitting
- light
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title description 14
- 239000010408 film Substances 0.000 description 98
- 239000010410 layer Substances 0.000 description 65
- 238000010586 diagram Methods 0.000 description 27
- 238000000034 method Methods 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 24
- 239000011347 resin Substances 0.000 description 17
- 229920005989 resin Polymers 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000004804 winding Methods 0.000 description 5
- 229910017073 AlLi Inorganic materials 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101000777301 Homo sapiens Uteroglobin Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 102100031083 Uteroglobin Human genes 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010281 constant-current constant-voltage charging Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置及び素子基板に関する。 The present invention relates to a light emitting device and an element substrate in which means for supplying current to a light emitting element and the light emitting element are provided in each of a plurality of pixels.
発光素子は自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため近年、発光素子を用いた発光装置は、CRTやLCDに代わる表示装置として注目されている。なお、本明細書において発光素子は、電流または電圧によって輝度が制御される素子を意味しており、OLED (Organic Light Emitting Diode)や、FED (Field Emission Display)に用いられているMIM型の電子源素子(電子放出素子)等を含んでいる。 Since the light emitting element emits light by itself, the visibility is high, a backlight necessary for a liquid crystal display (LCD) is not necessary, and it is optimal for thinning, and the viewing angle is not limited. Therefore, in recent years, a light-emitting device using a light-emitting element has attracted attention as a display device that replaces a CRT or an LCD. Note that in this specification, a light-emitting element means an element whose luminance is controlled by current or voltage, and is an MIM type electron used in OLED (Organic Light Emitting Diode) or FED (Field Emission Display). Source elements (electron emitting elements) and the like are included.
なお発光装置とは、パネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、パネルが完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。 Note that the light-emitting device includes a panel and a module in which an IC or the like including a controller is mounted on the panel. Furthermore, the present invention relates to an element substrate corresponding to an embodiment before the panel is completed in the process of manufacturing the light-emitting device, and the element substrate has a means for supplying current to the light-emitting element in each of the plurality of pixels. Prepare.
発光素子の1つであるOLED (Organic Light Emitting Diode)は、電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる電界発光材料を含む層(以下、電界発光層と記す)と、陽極層と、陰極層とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。 One of the light emitting elements, OLED (Organic Light Emitting Diode) is a layer containing an electroluminescent material (hereinafter referred to as an electroluminescent layer) from which luminescence generated by applying an electric field is obtained, and an anode layer. And a cathode layer. The electroluminescent layer is provided between the anode and the cathode, and is composed of a single layer or a plurality of layers. In some cases, these layers contain an inorganic compound. Luminescence in the electroluminescent layer includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state.
次に、一般的な発光装置の画素の構成とその駆動について簡単に説明する。図7に示した画素は、スイッチング用トランジスタ700、駆動用トランジスタ701と、容量素子702と、発光素子703とを有している。スイッチング用トランジスタ700は、ゲートが走査線705に接続されており、ソースとドレインが一方は信号線704に、もう一方は駆動用トランジスタ701のゲートに接続されている。駆動用トランジスタ701は、ソースが電源線706に接続されており、ドレインが発光素子703の陽極に接続されている。発光素子703の陰極は対向電極707に接続されている。容量素子702は駆動用トランジスタ701のゲートとソース間の電位差を保持するように設けられている。また、電源線706、対向電極707には、電源からそれぞれ所定の電圧が印加されており、互いに電位差を有している。
Next, the configuration and driving of a pixel of a general light emitting device will be briefly described. The pixel illustrated in FIG. 7 includes a
走査線705の信号によりスイッチング用トランジスタ700がオンになると、信号線704に入力されたビデオ信号が駆動用トランジスタ701のゲートに入力される。この入力されたビデオ信号の電位と電源線706の電位差が駆動用トランジスタ701のゲート・ソース間電圧Vgsとなり、発光素子703に電流が供給され、発光素子703が発光する。
When the
ところで、例えば、ポリシリコンを用いたトランジスタは、電界効果移動度が高く、オン電流が大きいので、発光装置のトランジスタとして適している。また、ポリシリコンを用いたトランジスタは、結晶粒界に形成される欠陥に起因して、その特性にばらつきが生じやすいといった問題点を有している。 By the way, for example, a transistor using polysilicon is suitable as a transistor of a light-emitting device because it has high field-effect mobility and high on-state current. In addition, a transistor using polysilicon has a problem that its characteristics are likely to vary due to defects formed in crystal grain boundaries.
図7に示した画素において、駆動用トランジスタ701のドレイン電流が画素毎にばらつくと、ビデオ信号の電位が同じであっても駆動用トランジスタ701のドレイン電流が画素間で異なり、結果的に発光素子703の輝度ムラが生じてしまうという問題があった。
In the pixel shown in FIG. 7, when the drain current of the
ドレイン電流のばらつきを抑制する手段として、特願2003−008719号で提案した、駆動用トランジスタ701のL/W(L:チャネル長、W:チャネル幅)を大きくする方法がある。ここで、駆動用トランジスタ701の飽和領域におけるドレイン電流Idsは式(1)で与えられる。
As means for suppressing variations in drain current, there is a method proposed in Japanese Patent Application No. 2003-008719 for increasing L / W (L: channel length, W: channel width) of the
Ids=β(Vgs−Vth)2/2・・・(1) Ids = β (Vgs-Vth) 2/2 ··· (1)
式1から、駆動用トランジスタ701の飽和領域におけるドレイン電流IdsはVgsの僅かな変化に対しても流れる電流に大きく影響するため、発光素子703が発光している期間に駆動用トランジスタ701のゲート・ソース間に保持した電圧Vgsが変化しないように注意する必要がある。そのためには駆動用トランジスタ701のゲート・ソース間に設けられた容量素子702の容量を大きくすることや、スイッチング用トランジスタ700のオフ電流を低く抑える必要がある。
From
スイッチング用トランジスタ700のオフ電流を低く抑えること、且つ、大きな容量を充電するためにオン電流を高くすること、両方を満たすことはトランジスタ作製プロセスにおいては難しい課題である。
It is a difficult problem in the transistor manufacturing process to keep both the off-state current of the
また、スイッチング用トランジスタ700のスイッチングや信号線、走査線の電位の変化等に伴い、駆動用トランジスタ701のVgsが変化してしまうという問題もある。これは、駆動用トランジスタ701のゲートにつく寄生容量によるものである。
In addition, there is a problem that Vgs of the driving
本発明は上述した問題に鑑み、スイッチング用トランジスタ700のオフ電流を低く抑える必要はなく、容量素子702の容量も大きくする必要はなく、寄生容量による影響も受けにくい、且つ、駆動用トランジスタ701の特性のばらつきに起因する、画素間における発光素子703の輝度ムラを抑えることができる発光装置及び素子基板の提案を課題とする。
In view of the above-described problems, the present invention does not require the
本発明では、駆動用トランジスタのゲートの電位は固定し、前記駆動用トランジスタは飽和領域で動作させ、常に電流を流せる状態にしておく。前記駆動用トランジスタと直列に線形領域で動作する電流制御用トランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号を前記電流制御用トランジスタのゲートに入力する。 In the present invention, the gate potential of the driving transistor is fixed, and the driving transistor is operated in a saturation region so that a current can always flow. A current control transistor operating in a linear region is arranged in series with the driving transistor, and a video signal for transmitting a light emission / non-light emission signal of the pixel is input to the gate of the current control transistor via the switching transistor.
前記電流制御用トランジスタは線形領域で動作するため前記電流制御用トランジスタのソース・ドレイン間電圧Vdsは小さく、前記電流制御用トランジスタのゲート・ソース間電圧Vgsの僅かな変動は、発光素子に流れる電流に影響しない。発光素子に流れる電流は飽和領域で動作する前記駆動用トランジスタにより決定される。 Since the current control transistor operates in a linear region, the voltage Vds between the source and the drain of the current control transistor is small, and a slight change in the gate-source voltage Vgs of the current control transistor is caused by the current flowing through the light emitting element. Does not affect. The current flowing through the light emitting element is determined by the driving transistor operating in the saturation region.
電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、スイッチング用トランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流に影響しない。また、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。 Even if the capacitance of the capacitor provided between the gate and source of the current control transistor is not increased or the off-state current of the switching transistor is not reduced, the current flowing through the light emitting element is not affected. Further, it is not affected by the parasitic capacitance attached to the gate of the current control transistor. For this reason, variation factors can be reduced and the image quality can be greatly improved.
また、スイッチング用トランジスタはオフ電流を低く抑える必要がないため、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。 In addition, since the switching transistor does not need to have low off-state current, the transistor manufacturing process can be simplified, which can greatly contribute to cost reduction and yield improvement.
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.
(実施の形態1)
図1に、本発明の発光装置が有する画素の一実施形態を示す。図1に示す画素は、発光素子104と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ(スイッチング用トランジスタ)101と、発光素子104に流れる電流値を制御する駆動用トランジスタ102、発光素子104への電流の供給を制御する電流制御用トランジスタ103とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子105を画素に設けても良い。
(Embodiment 1)
FIG. 1 shows an embodiment of a pixel included in a light emitting device of the present invention. A pixel shown in FIG. 1 includes a light-
駆動用トランジスタ102及び電流制御用トランジスタ103は同じ極性を有する。本発明では、駆動用トランジスタ102を飽和領域で、電流制御用トランジスタ103を線形領域で動作させる。
The
また、駆動用トランジスタ102のLをWより長く、電流制御用トランジスタ103のLをWと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ102のWに対するLの比が5以上にするとよい。また、駆動用トランジスタ102のチャネル長をL1、チャネル幅をW1、電流制御用トランジスタ103のチャネル長をL2、チャネル幅をW2とすると、L1/W1:L2/W2=X:1のとき、Xは5以上6000以下とするのが望ましい。例としては、L1/W1=500μm/3μm、L2/W2=3μm/100μmという場合が挙げられる。
Further, L of the
また、駆動用トランジスタ102にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。
The
また、スイッチング用トランジスタ101はN型トランジスタを用いてもよいし、P型トランジスタを用いてもよい。
The
スイッチング用トランジスタ101のゲートは、走査線Gj(j=1〜y)に接続されている。スイッチング用トランジスタ101のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ103のゲートに接続されている。駆動用トランジスタ102のゲートは第2の電源線Wi(i=1〜x)に接続されている。そして駆動用トランジスタ102及び電流制御用トランジスタ103は、第1の電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ102及び電流制御用トランジスタ103のドレイン電流として発光素子104に供給されるように、第1の電源線Vi(i=1〜x)、発光素子104と接続されている。本実施の形態では、電流制御用トランジスタ103のソースが第1の電源線Vi(i=1〜x)に接続され、駆動用トランジスタ102のドレインが発光素子104の画素電極に接続される。
The gate of the
なお駆動用トランジスタ102のソースを第1の電源線Vi(i=1〜x)に接続し、電流制御用トランジスタ103のドレインを発光素子104の画素電極に接続してもよい。
Note that the source of the driving
発光素子104は陽極と陰極との間に設けられた電界発光層とからなる。図1のように、陽極が駆動用トランジスタ102と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子104の対向電極と、第1の電源線Vi(i=1〜x)のそれぞれには、発光素子104に順バイアス方向の電流が供給されるように、電位差が設けられている。なお、対向電極は第3の電源線に接続されている。
The
容量素子105が有する2つの電極は、一方は第1の電源線Vi(i=1〜x)に接続されており、もう一方は電流制御用トランジスタ103のゲートに接続されている。容量素子105はスイッチング用トランジスタ101が非選択状態(オフ状態)にある時、容量素子105の電極間の電位差を保持するために設けられている。なお図1では容量素子105を設ける構成を示したが、本発明はこの構成に限定されず、容量素子105を設けない構成にしても良い。
One of the two electrodes of the
図1では駆動用トランジスタ102および電流制御用トランジスタ103をP型トランジスタとし、駆動用トランジスタ102のドレインと発光素子104の陽極とを接続した。逆に駆動用トランジスタ102および電流制御用トランジスタ103をN型トランジスタとするならば、駆動用トランジスタ102のソースと発光素子104の陰極とを接続する。この場合、発光素子104の陰極が画素電極、陽極が対向電極となる。
In FIG. 1, the driving
次に、図1に示した画素の駆動方法について説明する。図1に示す画素は、その動作を書き込み期間、データ保持期間とに分けて説明することができる。 Next, a method for driving the pixel shown in FIG. 1 will be described. The operation of the pixel illustrated in FIG. 1 can be described by being divided into a writing period and a data holding period.
まず書き込み期間において走査線Gj(j=1〜y)が選択されると、走査線Gj(j=1〜y)にゲートが接続されているスイッチング用トランジスタ101がオンになる。そして、信号線Si(i=1〜x)に入力されたビデオ信号が、スイッチング用トランジスタ101を介して電流制御用トランジスタ103のゲートに入力される。なお、駆動用トランジスタ102はゲートが第1の電源線Vi(i=1〜x)に接続されているため、常にオン状態である。
First, when the scanning line Gj (j = 1 to y) is selected in the writing period, the switching
ビデオ信号によって電流制御用トランジスタ103がオンになる場合は、第1の電源線Vi(i=1〜x)を介して電流が発光素子104に供給される。このとき電流制御用トランジスタ103は線形領域で動作しているため、発光素子104に流れる電流は、飽和領域で動作する駆動用トランジスタ102と発光素子104の電圧電流特性によって決まる。そして発光素子104は、供給される電流に見合った高さの輝度で発光する。
When the
またビデオ信号によって電流制御用トランジスタ103がオフになる場合は、発光素子104への電流の供給は行なわれず、発光素子104は発光しない。
When the
データ保持期間では、走査線Gj(j=1〜y)の電位を制御することでスイッチング用トランジスタ101をオフにし、書き込み期間において書き込まれたビデオ信号の電位を保持する。書き込み期間において電流制御用トランジスタ103をオンにした場合、ビデオ信号の電位は容量素子105によって保持されているので、発光素子104への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ103をオフにした場合、ビデオ信号の電位は容量素子105によって保持されているので、発光素子104への電流の供給は行なわれていない。
In the data holding period, the switching
なお素子基板は、本発明の発光装置を作製する過程における、発光素子が形成される前の一形態に相当する。 Note that the element substrate corresponds to one mode before the light-emitting element is formed in the process of manufacturing the light-emitting device of the present invention.
本発明の発光装置において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、SOIを用いたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。 The transistor used in the light-emitting device of the present invention may be a transistor formed using single crystal silicon, a transistor using SOI, or a thin film transistor using polycrystalline silicon or amorphous silicon. It may be. Further, a transistor using an organic semiconductor or a transistor using carbon nanotubes may be used. In addition, the transistor provided in the pixel of the light-emitting device of the present invention may have a single gate structure, a double gate structure, or a multi-gate structure having more gate electrodes.
上記構成により、電流制御用トランジスタ103は線形領域で動作するため電流制御用トランジスタ103のソース・ドレイン間電圧Vdsは小さく、電流制御用トランジスタ103のゲート・ソース間電圧Vgsの僅かな変動は、発光素子104に流れる電流に影響しない。発光素子104に流れる電流は飽和領域で動作する駆動用トランジスタ102により決定される。よって、電流制御用トランジスタ103のゲート・ソース間に設けられた容量素子105の容量を大きくしたり、スイッチング用トランジスタ101のオフ電流を低く抑えなくても、発光素子104に流れる電流に影響しない。また、電流制御用トランジスタ103のゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。
With the above configuration, since the
なおアクティブマトリクス型の発光装置は、ビデオ信号の入力後も発光素子への電流の供給をある程度維持することができるので、パネルの大型化、高精細化に柔軟に対応することができ、今後の主流となりつつある。具体的に提案されている、アクティブマトリクス型発光装置における画素の構成は、発光装置のメーカーによって異なっており、それぞれに特色のある技術的工夫が凝らされている。図22に、アクティブマトリクス型の発光装置における駆動方法の分類を、体系的に示す。 Note that the active matrix light-emitting device can maintain current supply to the light-emitting element to some extent even after video signals are input, so it can flexibly cope with the increase in size and definition of panels. It is becoming mainstream. Specifically, the configuration of the pixels in the active matrix light-emitting device that has been proposed differs depending on the manufacturer of the light-emitting device, and each has its own technical ideas. FIG. 22 systematically shows the classification of driving methods in an active matrix light-emitting device.
図22に示すように、アクティブマトリクス型の発光装置における駆動方法は、大まかに、ビデオ信号がデジタルのものと、アナログのものとに分類できる。そしてアナログに分類される発光装置は、さらに、発光素子に流す電流値をアナログ的に変調させる電流変調と、インバータのオンとオフの長さを変化させることで、階調を表現する時間変調とに分類される。電流変調の発光装置は、Tr特性補正回路ありのものと、なしのものに分類できる。Tr特性補正回路とは、駆動用トランジスタの特性ばらつきを補正する回路であり、閾値のみ補正する回路や電流値(閾値、移動度等すべて含む)を補正する回路がある。 As shown in FIG. 22, the driving method in the active matrix light-emitting device can be roughly classified into a digital video signal and an analog video signal. The light-emitting device classified as analog further includes current modulation for analog-modulating the current value flowing through the light-emitting element, and time modulation for expressing gradation by changing the on and off lengths of the inverter. are categorized. Current modulation light-emitting devices can be classified into those with and without a Tr characteristic correction circuit. The Tr characteristic correction circuit is a circuit that corrects variations in characteristics of driving transistors, and includes a circuit that corrects only a threshold value and a circuit that corrects a current value (including all threshold values, mobility, and the like).
電流変調に分類されるTr特性補正回路ありの発光装置は、さらに電圧プログラミングで閾値補正をするものと、電流プログラミングで電流値補正をするものとに分類される。電圧プログラミングは、ビデオ信号を電圧で入力し、駆動用トランジスタの閾値のばらつきを補正するものである。一方、電流プログラミングは、駆動用トランジスタの電流値(閾値、移動度もすべて含む)のばらつきを補正するものである。ビデオ信号は電流で入力する。発光素子は電流駆動素子であり、電流によって発光輝度が決まるのでデータとして電流値を用いた方が直接的である。 Light-emitting devices with a Tr characteristic correction circuit classified as current modulation are further classified into those that perform threshold correction by voltage programming and those that perform current value correction by current programming. In voltage programming, a video signal is input as a voltage, and variations in threshold values of driving transistors are corrected. On the other hand, current programming corrects variations in current values (including threshold values and mobility) of driving transistors. The video signal is input as a current. Since the light emitting element is a current driving element, and the luminance of light emission is determined by the current, it is more direct to use the current value as data.
そして、電流プログラミングで電流値補正をする発光装置は、さらに電流ミラー型と、電流ミラーを用いないタイプに分類される。電流ミラー型は、カレントミラー回路を利用したピクセル回路で、電流を設定するトランジスタと発光素子への電流供給を行うトランジスタを別々に配置する。ミラーとなる2つのトランジスタの特性が揃っていることが大前提となる。電流ミラーを用いないタイプの発光装置は、カレントミラー回路を用いず、1つのトランジスタで電流設定と発光素子への電流供給を行う。 The light emitting device that corrects the current value by current programming is further classified into a current mirror type and a type that does not use a current mirror. The current mirror type is a pixel circuit using a current mirror circuit, in which a transistor for setting a current and a transistor for supplying a current to a light emitting element are separately arranged. The main premise is that the characteristics of the two transistors serving as mirrors are uniform. A light emitting device of a type that does not use a current mirror does not use a current mirror circuit and performs current setting and current supply to the light emitting element with one transistor.
一方、デジタルに分類される発光装置は、面積階調と時間諧調に分類される。面積階調は画素内にサブピクセルを設け、その発光面積に1:2:4:8:…のように重みをつけて、その選択により階調表示を行うものである。時間諧調は、1フレームを幾つかのサブフレームに分け、それぞれの発光時間に1:2:4:8:…のように重みをつけ、その選択によって階調表示を行うものである。 On the other hand, light emitting devices classified as digital are classified into area gradation and time gradation. In the area gradation, subpixels are provided in a pixel, and the light emission area is weighted as 1: 2: 4: 8:..., And gradation display is performed by selection. In the time gradation, one frame is divided into several sub-frames, and the light emission times are given weights such as 1: 2: 4: 8:.
時間諧調は、DPS (Display Period Separated)駆動と、SES (Simultaneous Erasing Scan)駆動とに分類される。DPS駆動は、サブフレームがそれぞれ、データ書き込み期間(Addressing Period)と発光期間(Lighting Period)の2つの部分より構成される。DPS駆動については、”M. Mizukami et al., 6−Bit Digital VGA OLED, SID ’00 Digest, p. 912”に記載されている。SES駆動は、消去用トランジスタを用いることで、データ書き込み期間と発光期間を重ねることができ、発光素子の発光期間を長くすることができる。SES駆動については、”K. Inukai et al., 4.0−in. TFT−OLED Displays and a Novel Digital Driving Method, SID ’00 Digest, p. 924”に記載されている。 Time gradation is classified into DPS (Display Period Separated) driving and SES (Simultaneous Erasing Scan) driving. In DPS driving, each subframe is composed of two parts, a data writing period (Addressing Period) and a light emitting period (Lighting Period). The DPS drive is described in “M. Mizukami et al., 6-Bit Digital VGA OLED, SID '00 Digest, p. 912”. In the SES drive, by using an erasing transistor, the data writing period and the light emission period can be overlapped, and the light emission period of the light emitting element can be extended. The SES driving is described in “K. Inukai et al., 4.0-in. TFT-OLED Displays and a Novel Digital Driving Method, SID '00 Digest, p. 924”.
SES駆動はさらに、定電流駆動と定電圧駆動とに分類される。定電流駆動は発光素子を一定電流で駆動するものであり、発光素子の抵抗変化によらず、一定電流が流れる。定電圧駆動は、発光素子を一定電圧で駆動するものである。 SES driving is further classified into constant current driving and constant voltage driving. In the constant current driving, the light emitting element is driven with a constant current, and a constant current flows regardless of the resistance change of the light emitting element. In the constant voltage drive, the light emitting element is driven at a constant voltage.
定電流駆動の発光装置は、さらにTr特性補正回路ありのものと、なしのものとに分類される。Tr特性補正回路ありの発光装置は、国際公開番号WO03/027997に記載されている発光装置の駆動(CCT1)のものと、特願2002−056555号公報に記載されている発光装置の駆動(CCSP)のものとがある。Tr特性補正回路なしの発光装置は、さらに、駆動Tr ロングチャネル長のものと、発光時ゲート電位固定法のものとに分類される。駆動Tr ロングチャネル長については、特願2002−025065号公報に記載されている。駆動Tr ロングチャネル長は、定電流駆動時の駆動用トランジスタの特性ばらつきを抑制するものである。ゲート長を超ロングにすることで、閾値近傍のVgsを使わないため各画素の発光素子に流れる電流値のばらつきを低減できる。 The constant current drive light emitting devices are further classified into those having a Tr characteristic correction circuit and those having no Tr characteristic correction circuit. The light emitting device with a Tr characteristic correction circuit includes a light emitting device driving (CCT1) described in International Publication No. WO03 / 027997 and a light emitting device driving (CCSP) described in Japanese Patent Application No. 2002-056555. ) The light emitting devices without the Tr characteristic correction circuit are further classified into those having a driving Tr long channel length and those having a gate potential fixing method during light emission. The driving Tr long channel length is described in Japanese Patent Application No. 2002-025065. The driving Tr long channel length suppresses variation in characteristics of the driving transistor during constant current driving. By making the gate length very long, Vgs in the vicinity of the threshold value is not used, so that variation in the value of the current flowing through the light emitting element of each pixel can be reduced.
発光時ゲート電位固定法は、発光素子の発光期間、駆動用トランジスタのゲートを駆動用トランジスタがオンする電位で固定することで、駆動用トランジスタのVgsを一定にし、表示不良を改善するものである。データは駆動用トランジスタと直列に配置された電流制御用トランジスタのゲートに入力される。そして発光時ゲート電位固定法の発光装置の発光装置にも、駆動Tr ロングチャネル長のものがある。本発明の発光装置は、発光時ゲート電位固定法の駆動Tr ロングチャネル長に分類される。 In the light emission gate potential fixing method, the Vgs of the driving transistor is fixed at a potential at which the driving transistor is turned on during the light emitting period of the light emitting element, thereby improving the display defect. . Data is input to the gate of a current control transistor arranged in series with the driving transistor. Some light emitting devices of the light emitting device using the gate potential fixing method at the time of light emission have a driving Tr long channel length. The light-emitting device of the present invention is classified into the drive Tr long channel length method of the gate potential fixing method during light emission.
図23に、ビデオ信号がデジタルの発光装置において、ビデオ信号が電圧を用いているのか、電流を用いているのかで分類した、駆動方法の一覧を示す。図23に示すように、発光素子の発光時において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。 FIG. 23 shows a list of driving methods classified according to whether the video signal uses voltage or current in the light emitting device whose video signal is digital. As shown in FIG. 23, when a light emitting element emits light, a video signal input to a pixel has a constant voltage (CV) and a constant current (CC).
ビデオ信号が定電圧(CV)のものには、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に流れる電流が一定のもの(CVCC)とがある。またビデオ信号が定電流(CC)のものには、発光素子に印加される電圧が一定のもの(CCCV)と、発光素子に流れる電流が一定のもの(CCCC)とがある。 A video signal having a constant voltage (CV) includes a constant voltage (CVCV) applied to the light emitting element and a constant current (CVCC) flowing through the light emitting element. Video signals having a constant current (CC) include a constant voltage applied to the light emitting element (CCCV) and a constant current flowing through the light emitting element (CCCC).
(実施の形態2)
本実施の形態では、本発明の発光装置が有する画素の、図1とは異なる形態について説明する。
(Embodiment 2)
In this embodiment mode, a mode different from that of FIG.
図2に示す画素は、発光素子204と、スイッチング用トランジスタ201と、駆動用トランジスタ202と、電流制御用トランジスタ203と、電流制御用トランジスタ203を強制的にオフするためのトランジスタ(消去用トランジスタ)206とを有している。上記素子に加えて容量素子205を画素に設けても良い。
2 includes a
駆動用トランジスタ202及び電流制御用トランジスタ203は同じ極性を有する。本発明では、駆動用トランジスタ202を飽和領域で、電流制御用トランジスタ203を線形領域で動作させる。
The driving
また、駆動用トランジスタ202のLをWより長く、電流制御用トランジスタ203のLをWと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ202のWに対するLの比が5以上にするとよい。
Further, L of the driving
また、駆動用トランジスタ202にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。
Further, an enhancement type transistor or a depletion type transistor may be used as the driving
また、スイッチング用トランジスタ201及び消去用トランジスタ206はN型トランジスタを用いてもよいし、P型トランジスタを用いてもよい。
Further, the switching
スイッチング用トランジスタ201のゲートは、第1の走査線Gaj(j=1〜y)に接続されている。スイッチング用トランジスタ201のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ203のゲートに接続されている。また消去用トランジスタ206のゲートは、第2の走査線Gej(j=1〜y)に接続されており、ソースとドレインは、一方が第1の電源線Vi(i=1〜x)に、他方が電流制御用トランジスタ203のゲートに接続されている。駆動用トランジスタ202のゲートは第2の電源線Wi(i=1〜x)に接続されている。そして駆動用トランジスタ202及び電流制御用トランジスタ203は、第1の電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ202及び電流制御用トランジスタ203のドレイン電流として発光素子204に供給されるように、第1の電源線Vi(i=1〜x)、発光素子204と接続されている。本実施の形態では、電流制御用トランジスタ203のソースが第1の電源線Vi(i=1〜x)に接続され、駆動用トランジスタ202のドレインが発光素子204の画素電極に接続される。
The gate of the switching
なお駆動用トランジスタ202のソースを第1の電源線Vi(i=1〜x)に接続し、電流制御用トランジスタ203のドレインを発光素子204の画素電極に接続してもよい。
Note that the source of the driving
発光素子204は陽極と陰極との間に設けられた電界発光層とからなる。図2のように陽極が駆動用トランジスタ202と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子204の対向電極と、第1の電源線Vi(i=1〜x)のそれぞれには、発光素子204に順バイアス方向の電流が供給されるように、電位差が設けられている。なお、対向電極は第3の電源線に接続されている。
The
容量素子205が有する2つの電極は、一方は第1の電源線Vi(i=1〜x)に接続されており、もう一方は電流制御用トランジスタ203のゲートに接続されている。
One of the two electrodes of the
図2では駆動用トランジスタ202および電流制御用トランジスタ203をP型トランジスタとし、駆動用トランジスタ202のドレインと発光素子204の陽極とを接続した。逆に駆動用トランジスタ202および電流制御用トランジスタ203をN型トランジスタとするならば、駆動用トランジスタ202のソースと発光素子204の陰極とを接続する。この場合、発光素子204の陰極が画素電極、陽極が対向電極となる。
In FIG. 2, the driving
図2に示す画素は、その動作を書き込み期間、データ保持期間、消去期間とに分けて説明することができる。書き込み期間とデータ保持期間におけるスイッチング用トランジスタ201、駆動用トランジスタ202及び電流制御用トランジスタ203の動作については、図1の場合と同様である。
The operation of the pixel illustrated in FIG. 2 can be described by being divided into a writing period, a data holding period, and an erasing period. The operations of the switching
図21(A)に、書き込み期間においてビデオ信号によって電流制御用トランジスタ203がオンの場合の動作を、図21(B)に、書き込み期間において電流制御用トランジスタ203がオフの場合の動作を示す。また図21(C)に、保持期間において電流制御用トランジスタ203がオンの場合の動作を、図21(D)に、消去期間における動作を示す。なお、図21(A)〜図21(D)では動作を分かり易くするために、スイッチング素子として用いるスイッチング用トランジスタ201と、電流制御用トランジスタ203と、消去用トランジスタ206とをスイッチとして示す。
FIG. 21A shows an operation when the
まず書き込み期間において第1の走査線Gaj(j=1〜y)が選択されると、第1の走査線Gaj(j=1〜y)にゲートが接続されているスイッチング用トランジスタ201がオンになる。そして、信号線Si(i=1〜x)に入力されたビデオ信号が、スイッチング用トランジスタ201を介して電流制御用トランジスタ203のゲートに入力される。なお、駆動用トランジスタ202はゲートが第1の電源線Vi(i=1〜x)に接続されているため、常にオン状態である。
First, when the first scanning line Gaj (j = 1 to y) is selected in the writing period, the switching
ビデオ信号によって電流制御用トランジスタ203がオンになる場合は、図21(A)に示すように、第1の電源線Vi(i=1〜x)を介して電流が発光素子204に供給される。このとき電流制御用トランジスタ203は線形領域で動作しているため、発光素子204に流れる電流は、飽和領域で動作する駆動用トランジスタ202と発光素子204の電圧電流特性によって決まる。そして発光素子204は、供給される電流に見合った高さの輝度で発光する。
When the
また、図21(B)に示すように、ビデオ信号によって電流制御用トランジスタ203がオフになる場合は、発光素子204への電流の供給は行なわれず、発光素子204は発光しない。
In addition, as illustrated in FIG. 21B, when the
データ保持期間では、第1の走査線Gaj(j=1〜y)の電位を制御することでスイッチング用トランジスタ201をオフにし、書き込み期間において書き込まれたビデオ信号の電位を保持する。書き込み期間において電流制御用トランジスタ203をオンにした場合、ビデオ信号の電位は容量素子205によって保持されているので、図21(C)に示すように、発光素子204への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ203をオフにした場合、ビデオ信号の電位は容量素子205によって保持されているので、発光素子204への電流の供給は行なわれていない。
In the data holding period, the switching
消去期間では、図21(D)に示すように、第2の走査線Gej(j=1〜y)が選択されて消去用トランジスタ206がオンになり、電源線Vi(i=1〜x)の電位が消去用トランジスタ206を介して電流制御用トランジスタ203のゲートに与えられる。よって、電流制御用トランジスタ203がオフになるため、発光素子204に強制的に電流が供給されない状態を作り出すことができる。
In the erasing period, as shown in FIG. 21D, the second scanning line Gej (j = 1 to y) is selected, the erasing
以下に、本発明の実施例について記載する。 Examples of the present invention will be described below.
アクティブマトリクス型表示装置に本発明の画素構成が使用される場合、その構成と駆動について説明する。 When the pixel configuration of the present invention is used in an active matrix display device, the configuration and driving will be described.
図3に外部回路のブロック図とパネルの概略図を示す。 FIG. 3 shows a block diagram of the external circuit and a schematic diagram of the panel.
図3に示すように、アクティブマトリクス型表示装置は外部回路3004及びパネル3010を有する。外部回路3004はA/D変換部3001、電源部3002及び信号生成部3003を有する。A/D変換部3001はアナログ信号で入力された映像データ信号をデジタル信号(ビデオ信号)に変換し、信号線駆動回路3006へ供給する。電源部3002はバッテリーやコンセントより供給された電源から、それぞれ所望の電圧値の電源を生成し、信号線駆動回路3006、走査線駆動回路3007、発光素子3011、信号生成部3003等に供給する。信号生成部3003には、電源、映像信号及び同期信号等が入力され、各種信号の変換を行う他、信号線駆動回路3006及び走査線駆動回路3007を駆動するためのクロック信号等を生成する。
As shown in FIG. 3, the active matrix display device includes an
外部回路3004からの信号及び電源はFPCを通し、パネル3010内のFPC接続部3005から内部回路等に入力される。
A signal and power from the
また、パネル3010は基板3008上に、FPC接続部3005、内部回路が配置され、また、発光素子3011を有する。内部回路は信号線駆動回路3006、走査線駆動回路3007及び画素部3009を有する。図3には例として実施形態1に記載の画素を採用しているが、前記画素部3009に本発明の実施形態に挙げたいずれかの画素構成を採用することができる。
In addition, the
基板中央には画素部3009が配置され、その周辺には、信号線駆動回路3006及び走査線駆動回路3007が配置されている。発光素子3011及び、前記発光素子の対向電極は画素部3009全体面に形成されている。
A
より詳しく、図4に信号線駆動回路3006のブロック図を示す。
More specifically, FIG. 4 is a block diagram of the signal
信号線駆動回路3006はD−フリップフロップ4001を複数段用いてなるシフトレジスタ4002、データラッチ回路4003、ラッチ回路4004、レベルシフタ4005及びバッファ4006等を有する。
The signal
入力される信号はクロック信号線(S−CK)、反転クロック信号線(S−CKB)、スタートパルス(S−SP)、ビデオ信号(DATA)及びラッチパルス(LatchPulse)とする。 Input signals are a clock signal line (S-CK), an inverted clock signal line (S-CKB), a start pulse (S-SP), a video signal (DATA), and a latch pulse (LatchPulse).
まず、クロック信号、クロック反転信号及びスタートパルスのタイミングに従って、シフトレジスタ4002より、順次サンプリングパルスが出力される。サンプリングパルスはデータラッチ回路4003へ入力され、そのタイミングで、ビデオ信号を取り込み、保持する。この動作が一列目から順に行われる。
First, sampling pulses are sequentially output from the
最終段のデータラッチ回路4003においてビデオ信号の保持が完了すると、水平帰線期間中にラッチパルスが入力され、データラッチ回路4003において保持されているビデオ信号は一斉にラッチ回路4004へと転送される。その後、レベルシフタ4005においてレベルシフトされ、バッファ4006において整形された後、信号線S1からSnへ一斉に出力される。その際、走査線駆動回路3007によって選択された行の画素へ、Hレベル、Lレベルが入力され、発光素子3011の発光、非発光を制御する。
When the
本実施例にて示したアクティブマトリクス型表示装置はパネル3010と外部回路3004が独立されているが、これらを同一基板上に一体形成して作製してもよい。また、表示装置は例として、OLEDを使用したものとしたが、OLED以外の発光素子を利用した発光装置でもよい。また、信号線駆動回路3006内にレベルシフタ4005及びバッファ4006が無くてもよい。
In the active matrix display device shown in this embodiment, the
本実施例では、図2に示した画素の、上面図の一実施例について説明する。図5に本実施例の画素の上面図を示す。 In this embodiment, an example of a top view of the pixel shown in FIG. 2 will be described. FIG. 5 shows a top view of the pixel of this embodiment.
5001は信号線、5002は第1の電源線、5011は第2の電源線に相当し、5004は第1の走査線、5003は第2の走査線に相当する。本実施例では、信号線5001と第1の電源線5002と第2の電源線5011は同じ導電膜で形成し、第1の走査線5004と第2の走査線5003は同じ導電膜で形成する。また5005はスイッチング用トランジスタであり、第1の走査線5004の一部がそのゲート電極として機能する。また5006は消去用トランジスタであり、第2の走査線5003の一部がそのゲート電極として機能する。5007は駆動用トランジスタ、5008は電流制御用トランジスタに相当する。駆動用トランジスタ5007は、そのL/Wが電流制御用トランジスタ5008よりも大きくなるように、活性層が曲がりくねっている。例えば、駆動用トランジスタ5007はL=200[nm]、W=4[nm]、電流制御用トランジスタ5008はL=6[nm]、W=12[nm]のようなサイズにする。5009は画素電極に相当し、電界発光層や陰極(共に図示せず)と重なる領域(発光エリア)5010において発光する。
5001 is a signal line, 5002 is a first power supply line, 5011 is a second power supply line, 5004 is a first scan line, and 5003 is a second scan line. In this embodiment, the
なお本発明の上面図は一実施例であり、本発明はこれに限定されないことは言うまでもない。 It should be noted that the top view of the present invention is an example, and the present invention is not limited thereto.
本実施例では、図2に示した画素の、図5とは異なる上面図の一実施例について説明する。図8に本実施例の画素の上面図を示す。 In this embodiment, an embodiment of a top view different from that of FIG. 5 of the pixel shown in FIG. 2 will be described. FIG. 8 shows a top view of the pixel of this embodiment.
8001は信号線、8002は第1の電源線、8011は第2の電源線に相当し、8004は第1の走査線、8003は第2の走査線に相当する。本実施例では、信号線8001と第1の電源線8002と第2の電源線8011は同じ導電膜で形成し、第1の走査線8004と第2の走査線8003は同じ導電膜で形成する。また8005はスイッチング用トランジスタであり、第1の走査線8004の一部がそのゲート電極として機能する。また8006は消去用トランジスタであり、第2の走査線8003の一部がそのゲート電極として機能する。8007は駆動用トランジスタ、8008は電流制御用トランジスタに相当する。駆動用トランジスタ8007は、そのL/Wが電流制御用トランジスタ8008よりも大きくなるように、活性層が曲がりくねっている。例えば、駆動用トランジスタ8007はL=200[nm]、W=4[nm]、電流制御用トランジスタ8008はL=6[nm]、W=12[nm]のようなサイズにする。8009は画素電極に相当し、電界発光層や陰極(共に図示せず)と重なる領域(発光エリア)8010において発光する。また、8012は容量手段であり、第2の電源線8011と電流制御用トランジスタ8008との間のゲート絶縁膜によってなる。 8001 is a signal line, 8002 is a first power line, 8011 is a second power line, 8004 is a first scan line, and 8003 is a second scan line. In this embodiment, the signal line 8001, the first power supply line 8002, and the second power supply line 8011 are formed using the same conductive film, and the first scan line 8004 and the second scan line 8003 are formed using the same conductive film. . Reference numeral 8005 denotes a switching transistor, and a part of the first scan line 8004 functions as a gate electrode thereof. Reference numeral 8006 denotes an erasing transistor, and a part of the second scanning line 8003 functions as a gate electrode thereof. 8007 corresponds to a driving transistor, and 8008 corresponds to a current control transistor. The active layer of the driving transistor 8007 is bent so that its L / W is larger than that of the current control transistor 8008. For example, the driving transistor 8007 is L = 200 [nm] and W = 4 [nm], and the current control transistor 8008 is L = 6 [nm] and W = 12 [nm]. 8009 corresponds to a pixel electrode, and emits light in a region (light emitting area) 8010 overlapping with an electroluminescent layer and a cathode (both not shown). Reference numeral 8012 denotes a capacitor means, which is formed of a gate insulating film between the second power supply line 8011 and the current control transistor 8008.
なお本発明の上面図は一実施例であり、本発明はこれに限定されないことは言うまでもない。 It should be noted that the top view of the present invention is an example, and the present invention is not limited thereto.
本実施例では、画素の断面構造について説明する。 In this embodiment, a cross-sectional structure of a pixel will be described.
図9(A)に、駆動用トランジスタ9021がP型で、発光素子9022から発せられる光が陽極9023側に抜ける場合の、画素の断面図を示す。図9(A)では、発光素子9022の陽極9023と駆動用トランジスタ9021が電気的に接続されており、陽極9023上に電界発光層9024、陰極9025が順に積層されている。陰極9025は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。そして電界発光層9024は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極9023上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極9023は光を透過する透明導電膜を用いて形成し、例えばITOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。
FIG. 9A is a cross-sectional view of a pixel in the case where the driving
陽極9023と、電界発光層9024と、陰極9025とが重なっている部分が発光素子9022に相当する。図9(A)に示した画素の場合、発光素子9022から発せられる光は、白抜きの矢印で示すように陽極9023側に抜ける。
A portion where the
図9(B)に、駆動用トランジスタ9001がN型で、発光素子9002から発せられる光が陽極9005側に抜ける場合の、画素の断面図を示す。図9(B)では、発光素子9002の陰極9003と駆動用トランジスタ9001が電気的に接続されており、陰極9003上に電界発光層9004、陽極9005が順に積層されている。陰極9003は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。そして電界発光層9004は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極9003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極9005は光を透過する透明導電膜を用いて形成し、例えばITOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。
FIG. 9B is a cross-sectional view of a pixel in the case where the driving
陰極9003と、電界発光層9004と、陽極9005とが重なっている部分が発光素子9002に相当する。図9(B)に示した画素の場合、発光素子9002から発せられる光は、白抜きの矢印で示すように陽極9005側に抜ける。
A portion where the
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。 In this embodiment, an example in which the driving transistor and the light emitting element are electrically connected is shown. However, even in a configuration in which a current control transistor is connected between the driving transistor and the light emitting element. Good.
本発明の画素構成を用いた駆動タイミングの一例を、図10を用いて説明する。 An example of drive timing using the pixel configuration of the present invention will be described with reference to FIG.
図10(A)はデジタル時間階調方式を用い、4ビット階調を表現する場合の例である。データ保持期間Ts1〜Ts4は、その長さの比をTs1:Ts2:Ts3:Ts4=23:22:21:20=8:4:2:1としている。 FIG. 10A shows an example of expressing a 4-bit gradation using the digital time gradation method. The ratio of the lengths of the data holding periods Ts1 to Ts4 is Ts1: Ts2: Ts3: Ts4 = 2 3 : 2 2 : 2 1 : 2 0 = 8: 4: 2: 1.
動作について説明する。まず、書き込み期間Tb1において、1行目から順に第1の走査線が選択され、スイッチング用トランジスタがオンする。次に、信号線よりビデオ信号が各画素に入力され、その電位によって各画素の発光、非発光が制御される。ビデオ信号の書き込みが完了した行においては、直ちにデータ保持期間Ts1へと移る。同じ動作が、最終行まで行われ、期間Ta1が終了する。このとき、データ保持期間Ts1が終了した行から順に書き込み期間Tb2へ移る。 The operation will be described. First, in the writing period Tb1, the first scanning line is selected in order from the first row, and the switching transistor is turned on. Next, a video signal is input to each pixel from the signal line, and light emission and non-light emission of each pixel are controlled by the potential. In the row where the writing of the video signal is completed, the data holding period Ts1 is immediately started. The same operation is performed up to the last row, and the period Ta1 ends. At this time, the writing period Tb2 is sequentially shifted from the row in which the data holding period Ts1 ends.
ここで、書き込み期間よりも短いデータ保持期間を有するサブフレーム期間(ここではTs4が該当する)においては、データ保持期間の終了後、直ちに次の期間が開始しないよう、消去期間2102を設ける。消去期間において発光素子は、強制的に非発光状態とされる。
Here, in a subframe period (here, Ts4 corresponds) having a data holding period shorter than the writing period, an erasing
ここでは4ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、発光の順番はTs1〜Ts4である必要はなく、ランダムでもよいし、複数に分割して発光をしてもよい。 Although the case of expressing a 4-bit gradation has been described here, the number of bits and the number of gradations are not limited to this. The order of light emission does not need to be Ts1 to Ts4, and may be random or may be divided into a plurality of light emission.
また、図10(B)に書き込みパルス及び消去パルスの例を示す。前記消去パルスは消去パルス1に示すように、1行ずつパルスを入力し、消去期間中は容量手段等によって保持してもよいし、消去パルス2に示すように、消去期間中ずっと、Hレベルを入力しつづけてもよい。尚、図10(B)に示すパルスはいずれもスイッチング用トランジスタ及び消去用トランジスタがN型である場合であり、前記スイッチング用トランジスタ及び前記消去用トランジスタがP型である場合は、図10(B)のパルスはいずれもHレベルとLレベルが反転する。
FIG. 10B shows an example of a write pulse and an erase pulse. The erasing pulse may be input one row at a time as shown in the erasing
本発明の発光装置を用いた表示装置は様々な電子機器の表示部に用いることができる。特に低消費電力が要求されるモバイル機器には本発明の表示装置を用いることが望ましい。 A display device using the light-emitting device of the present invention can be used for display portions of various electronic devices. In particular, it is desirable to use the display device of the present invention for a mobile device that requires low power consumption.
具体的に前記電子機器として、携帯情報端末(携帯電話、モバイルコンピュータ、携帯型ゲーム機または電子書籍等)、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を図6に示す。 Specifically, examples of the electronic device include a portable information terminal (such as a mobile phone, a mobile computer, a portable game machine, or an electronic book), a video camera, a digital camera, a goggle type display, a display display, a navigation system, and the like. Specific examples of these electronic devices are shown in FIGS.
図6(A)表示ディスプレイであり、筐体6001、音声出力部6002、表示部6003等を含む。本発明の発光装置は表示部6003に用いることができる。表示装置は、パソコン用、TV放送受信用、広告表示用など全ての情報表示装置が含まれる。
FIG. 6A shows a display, which includes a
図6(B)はモバイルコンピュータであり、本体6101、スタイラス6102、表示部6103、操作ボタン6104、外部インターフェイス6105等を含む。本発明の発光装置は表示部6103に用いることができる。
FIG. 6B illustrates a mobile computer, which includes a
図6(C)はゲーム機であり、本体6201、表示部6202、操作ボタン6203等を含む。本発明の発光装置は表示部6202に用いることができる。
FIG. 6C illustrates a game machine, which includes a
図6(D)は携帯電話であり、本体6301、音声出力部6302、音声入力部6303、表示部6304、操作スイッチ6305、アンテナ6306等を含む。本発明の発光装置は表示部6304に用いることができる。
FIG. 6D illustrates a mobile phone, which includes a
以上のように、本発明の発光装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。 As described above, the applicable range of the light-emitting device of the present invention is so wide that the light-emitting device can be used for electronic devices in various fields.
図11を用いて、本発明の発光装置の、画素の断面構造について説明する。図11に、基板7000上に形成されている駆動用トランジスタ7001を示す。駆動用トランジスタ7001は第1の層間絶縁膜7002で覆われており、第1の層間絶縁膜7002上には樹脂等で形成されたカラーフィルタ7003と、コンタクトホールを介して駆動用トランジスタ7001のドレインと電気的に接続されている配線7004が形成されている。なお、駆動用トランジスタ7001と配線7004の間に電流制御用トランジスタが設けられていても良い。
A cross-sectional structure of a pixel of the light-emitting device of the present invention will be described with reference to FIG. FIG. 11 shows a driving
そしてカラーフィルタ7003及び配線7004を覆うように、第1の層間絶縁膜7002上に、第2の層間絶縁膜7005が形成されている。なお、第1の層間絶縁膜7002または第2の層間絶縁膜7005は、プラズマCVD法またはスパッタ法を用い、酸化珪素、窒化珪素または酸化窒化珪素膜を単層でまたは積層して用いることができる。また酸素よりも窒素のモル比率が高い酸化窒化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒化珪素膜を積層した膜を第1の層間絶縁膜7002または第2の層間絶縁膜7005として用いても良い。或いは第1の層間絶縁膜7002または第2の層間絶縁膜7005として、有機樹脂膜を用いても良い。
A second
第2の層間絶縁膜7005上には、コンタクトホールを介して配線7004に電気的に接続されている配線7006が形成されている。配線7006の一部は発光素子の陽極として機能している。配線7006は、第2の層間絶縁膜7005を間に挟んで、カラーフィルタ7003と重なる位置に形成する。
Over the second
また第2の層間絶縁膜7005上には隔壁として用いる有機樹脂膜7008が形成されている。有機樹脂膜7008は開口部を有しており、該開口部において陽極として機能する配線7006と電界発光層7009と陰極7010が重なり合うことで発光素子7011が形成されている。電界発光層7009は、発光層単独かもしくは発光層を含む複数の層が積層された構成を有している。なお、有機樹脂膜7008及び陰極7010上に、保護膜を成膜しても良い。この場合、保護膜は水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
An
また有機樹脂膜7008は、電界発光層7009が成膜される前に、吸着した水分や酸素等を除去するために真空雰囲気下で加熱しておく。具体的には、100℃〜200℃、0.5〜1時間程度、真空雰囲気下で加熱処理を行なう。望ましくは3×10−7Torr以下とし、可能であるならば3×10−8Torr以下とするのが最も望ましい。そして、有機樹脂膜に真空雰囲気下で加熱処理を施した後に電界発光層を成膜する場合、成膜直前まで真空雰囲気下に保つことで、信頼性をより高めることができる。
The
また有機樹脂膜7008の開口部における端部は、有機樹脂膜7008上に一部重なって形成されている電界発光層7009に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、0.2〜2μm程度であることが望ましい。
In addition, the end portion of the opening of the
上記構成により、後に形成される電界発光層や陰極のカバレッジを良好とすることができ、配線7006と陰極7010が電界発光層7009に形成された穴においてショートするのを防ぐことができる。また電界発光層7009の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。
With the above structure, coverage of an electroluminescent layer and a cathode to be formed later can be improved, and the
なお図11では、有機樹脂膜7008として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて有機樹脂膜7008を形成しても良い。ネガ型のアクリルを用いて有機樹脂膜7008を形成した場合、開口部における端部が、S字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、0.2〜2μmとすることが望ましい。
Note that FIG. 11 illustrates an example in which a positive photosensitive acrylic resin is used as the
配線7006は透明導電膜を用いることができる。ITOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。図11では配線7006としITOを用いている。配線7006は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄して研磨しても良い。またCMP法を用いた研磨後に、配線7006の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
The
また陰極7010は、光が透過する程度の膜厚とし、仕事関数の小さい導電膜であれば公知の他の材料を用いる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。なお陰極側から光を得るためには、膜厚を薄くする方法の他に、Liを添加することで仕事関数が小さくなったITOを用いる方法もある。本発明で用いる発光素子は、陽極側と陰極側の両方から光が発せられる構成であれば良い。
The
なお、実際には図11まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のカバー材7012でパッケージング(封入)することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりすると発光素子の信頼性が向上する。そして本発明では、カバー材7012にカラーフィルタ7013を設けても良い。
In actuality, when completed up to FIG. 11, packaging is performed with a protective film (laminate film, ultraviolet curable resin film, etc.) or a light-transmitting
なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。 Note that the present invention is not limited to the manufacturing method described above, and can be manufactured using a known method.
本実施例では、図2に示した画素において、駆動用トランジスタ202と電流制御用トランジスタ203の位置を入れ替えた場合の、画素の構成について説明する。
In this embodiment, a configuration of the pixel in the pixel illustrated in FIG. 2 in the case where the positions of the driving
図12に本実施例の画素の回路図を示す。なお図2において既に示した素子や配線については、図12においても同じ符号を付して示す。図12に示した画素と図2に示した画素は、第1の電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ202及び電流制御用トランジスタ203のドレイン電流として、発光素子204に供給されるところは同じである。ただし図12では、駆動用トランジスタ202のソースが第1の電源線Vi(i=1〜x)に接続され、電流制御用トランジスタのドレインが発光素子204の画素電極に接続されている点において、図2に示す画素と異なっている。
FIG. 12 shows a circuit diagram of the pixel of this embodiment. The elements and wirings already shown in FIG. 2 are denoted by the same reference numerals in FIG. In the pixel shown in FIG. 12 and the pixel shown in FIG. 2, the current supplied from the first power supply line Vi (i = 1 to x) is the drain current of the driving
本実施例のように、駆動用トランジスタ202のソースを第1の電源線Viに接続することで、駆動用トランジスタ202のゲート・ソース間電圧Vgsが固定される。つまり、発光素子204が劣化しても、当然、飽和領域で動作する駆動用トランジスタ202のゲート・ソース間電圧Vgsは変動せずに固定されたままである。よって、本実施例では、発光素子204が劣化しても、飽和領域で動作する駆動用トランジスタ202のドレイン電流が変動するのを防ぐことができる。
As in this embodiment, the gate-source voltage Vgs of the driving
本実施例では、図12に示した画素の、上面図の一実施例について説明する。ただし本実施例では、図12に示した画素において、発光素子204の画素電極と電流制御用トランジスタ203のドレインとの間に抵抗を設ける例について示す。図13に本実施例の画素の上面図を示す。
In this embodiment, an example of a top view of the pixel shown in FIG. 12 will be described. However, in this embodiment, an example in which a resistor is provided between the pixel electrode of the
5101は信号線、5102は第1の電源線、5111は第2の電源線に相当し、5104は第1の走査線、5103は第2の走査線に相当する。本実施例では、信号線5101と第1の電源線5102と第2の電源線5111は同じ導電膜で形成し、第1の走査線5104と第2の走査線5103は同じ導電膜で形成する。また5105はスイッチング用トランジスタであり、第1の走査線5104の一部がそのゲート電極として機能する。また5106は消去用トランジスタであり、第2の走査線5103の一部がそのゲート電極として機能する。5107は駆動用トランジスタ、5108は電流制御用トランジスタに相当する。また5112は容量素子に相当し、5113は半導体膜で形成された抵抗に相当する。駆動用トランジスタ5107は、そのL/Wが電流制御用トランジスタ5108よりも大きくなるように、活性層が曲がりくねっている。例えば、駆動用トランジスタ5107はL=200[nm]、W=4[nm]、電流制御用トランジスタ5108はL=6[nm]、W=12[nm]のようなサイズにする。5109は画素電極に相当し、画素電極5109と、電界発光層(図示せず)と、陰極(図示せず)とが重なる領域(発光エリア)において、発光する。
5101 is a signal line, 5102 is a first power line, 5111 is a second power line, 5104 is a first scan line, and 5103 is a second scan line. In this embodiment, the
抵抗5113を設けることで、発光素子の画素電極5109として用いる導電膜を成膜した後、該導電膜をパターニングして画素電極を形成する前において、該導電膜に帯電した電荷により駆動用トランジスタ5107のドレインの電位が急激に変化し、駆動用トランジスタ5107が破壊されるのを防ぐことができる。また、ELが蒸着されるまでの静電対策として用いることができる。
By providing the
なお本発明の上面図は一実施例であり、本発明はこれに限定されないことは言うまでもない。 It should be noted that the top view of the present invention is an example, and the present invention is not limited thereto.
本実施例では、図2に示した画素において、第1走査線Gaj(j=1〜y)または第2走査線Gej(j=1〜y)を共有している画素が、さらに第2の電源線Wi(i=1〜x)を共有している場合の、画素の構成について説明する。 In this embodiment, in the pixel shown in FIG. 2, the pixel sharing the first scanning line Gaj (j = 1 to y) or the second scanning line Gej (j = 1 to y) A configuration of a pixel when the power supply line Wi (i = 1 to x) is shared will be described.
図14(A)に本実施例の画素の回路図を示す。なお図2において既に示した素子や配線については、図14(A)においても同じ符号を付して示す。ただし図14(A)では、第1の走査線Gaj(j=1〜y)と、第2の走査線Gej(j=1〜y)とを共有している画素が、さらに、第2の電源線Wj(j=1〜x)を共有している。そして第2の電源線Wj(j=1〜x)が、信号線Si(i=1〜x)及び第1の電源線Vi(i=1〜x)と交差しており、同じ第2の走査線Gej(j=1〜y)を共有している画素は、互いに異なる信号線Si(i=1〜x)を有している。 FIG. 14A shows a circuit diagram of the pixel of this embodiment. Note that elements and wirings already shown in FIG. 2 are denoted by the same reference numerals in FIG. However, in FIG. 14A, pixels sharing the first scan line Gaj (j = 1 to y) and the second scan line Gej (j = 1 to y) are further connected to the second scan line Gaj (j = 1 to y). The power supply line Wj (j = 1 to x) is shared. The second power supply line Wj (j = 1 to x) intersects the signal line Si (i = 1 to x) and the first power supply line Vi (i = 1 to x), and the same second Pixels sharing the scanning line Gej (j = 1 to y) have different signal lines Si (i = 1 to x).
次に図14(B)に、図14(A)に示した画素において、駆動用トランジスタ202のゲートに印加される電圧を、赤色、緑色、青色の画素ごとに分けることで、ホワイトバランス調節する方法を採用した場合の、画素の構成を示す。図14(B)では、赤色に対応した画素210において、赤色(R)用の第2の電源線Wrjが、駆動用トランジスタ202のゲートに接続されている。また、緑色に対応した画素211において、緑色(G)用の第2の電源線Wgjが、駆動用トランジスタ202のゲートに接続されている。また、青色に対応した画素212において、青色(B)用の第2の電源線Wbjが、駆動用トランジスタ202のゲートに接続されている。
Next, in FIG. 14B, in the pixel shown in FIG. 14A, the voltage applied to the gate of the driving
本実施例では、図14(A)、図14(B)に示した画素において、発光素子と駆動用トランジスタ202のドレインとの間に抵抗を設けた場合の、画素の構成について説明する。
In this embodiment, a structure of a pixel in the case where a resistor is provided between the light emitting element and the drain of the driving
図15(A)に、図14(A)の画素に抵抗を設けた画素の構成を示す。なお図14(A)において既に示した素子や配線については、図15(A)においても同じ符号を付して示す。図15(A)は図14(A)と異なり、発光素子204の画素電極と駆動用トランジスタ202のドレインとの間に、抵抗209を有する。
FIG. 15A illustrates a structure of a pixel in which a resistor is provided for the pixel in FIG. Note that elements and wirings already shown in FIG. 14A are denoted by the same reference numerals in FIG. FIG. 15A is different from FIG. 14A in that a
次に図15(B)に、図15(A)に示した画素において、駆動用トランジスタ202のゲートに印加される電圧を、赤色、緑色、青色の画素ごとに分けることで、ホワイトバランス調節する方法を採用した場合の、画素の構成を示す。図15(B)では、赤色に対応した画素210において、赤色(R)用の第2の電源線Wrjが、駆動用トランジスタ202のゲートに接続されている。また、緑色に対応した画素211において、緑色(G)用の第2の電源線Wgjが、駆動用トランジスタ202のゲートに接続されている。また、青色に対応した画素212において、青色(B)用の第2の電源線Wbjが、駆動用トランジスタ202のゲートに接続されている。
Next, in FIG. 15B, in the pixel shown in FIG. 15A, the voltage applied to the gate of the driving
抵抗209を設けることで、発光素子204の画素電極として用いる導電膜を成膜した後、該導電膜をパターニングして画素電極を形成する前において、該導電膜に帯電した電荷により駆動用トランジスタ202のドレインの電位が急激に変化し、駆動用トランジスタ202が破壊されるのを防ぐことができる。また、ELが蒸着されるまでの静電対策として用いることができる。
By providing the
次に、図15(A)に示した画素の、上面図の一実施例について説明する。図16に本実施例の画素の上面図を示す。 Next, an example of a top view of the pixel shown in FIG. 15A will be described. FIG. 16 shows a top view of the pixel of this embodiment.
5201は信号線、5202は第1の電源線、5211は第2の電源線に相当し、5204は第1の走査線、5203は第2の走査線に相当する。本実施例では、信号線5201と第1の電源線5202は同じ導電膜で形成し、第1の走査線5204と第2の走査線5203と第2の電源線5211は同じ導電膜で形成する。また5205はスイッチング用トランジスタであり、第1の走査線5204の一部がそのゲート電極として機能する。また5206は消去用トランジスタであり、第2の走査線5203の一部がそのゲート電極として機能する。5207は駆動用トランジスタ、5208は電流制御用トランジスタに相当する。また、5212は容量素子に相当し、5213は半導体膜で形成された抵抗に相当する。駆動用トランジスタ5207は、そのL/Wが電流制御用トランジスタ5208よりも大きくなるように、活性層が曲がりくねっている。例えば、駆動用トランジスタ5207はL=200[nm]、W=4[nm]、電流制御用トランジスタ5208はL=6[nm]、W=12[nm]のようなサイズにする。5209は画素電極に相当し、画素電極5209と、電界発光層(図示せず)と、陰極(図示せず)とが重なる領域(発光エリア)において、発光する。
5201 is a signal line, 5202 is a first power supply line, 5211 is a second power supply line, 5204 is a first scanning line, and 5203 is a second scanning line. In this embodiment, the
次に、図15(B)に示した画素の、上面図の一実施例について説明する。図17に本実施例の画素の上面図を示す。 Next, an example of a top view of the pixel shown in FIG. 15B will be described. FIG. 17 shows a top view of the pixel of this embodiment.
5301は信号線、5302は第1の電源線、5311rは赤色の画素に対応する第2の電源線、5311gは緑色の画素に対応する第2の電源線、5311bは青色の画素に対応する第2の電源線に相当し、5304は第1の走査線、5303は第2の走査線に相当する。本実施例では、信号線5301と第1の電源線5302は同じ導電膜で形成し、第1の走査線5304と第2の走査線5303と第2の電源線5311r、5311g、5311bは同じ導電膜で形成する。また5305はスイッチング用トランジスタであり、第1の走査線5304の一部がそのゲート電極として機能する。また5306は消去用トランジスタであり、第2の走査線5303の一部がそのゲート電極として機能する。5307は駆動用トランジスタ、5308は電流制御用トランジスタに相当する。また、5312は容量素子に相当し、5313は半導体膜で形成された抵抗に相当する。駆動用トランジスタ5307は、そのL/Wが電流制御用トランジスタ5308よりも大きくなるように、活性層が曲がりくねっている。例えば、駆動用トランジスタ5307はL=200[nm]、W=4[nm]、電流制御用トランジスタ5308はL=6[nm]、W=12[nm]のようなサイズにする。5309は画素電極に相当し、画素電極5309と、電界発光層(図示せず)と、陰極(図示せず)とが重なる領域(発光エリア)において、発光する。
5301 is a signal line, 5302 is a first power line, 5311r is a second power line corresponding to a red pixel, 5311g is a second power line corresponding to a green pixel, and 5311b is a second power line corresponding to a blue pixel. 2304 corresponds to a first scanning line, 5303 corresponds to a second scanning line. In this embodiment, the
なお本発明の上面図は一実施例であり、本発明はこれに限定されないことは言うまでもない。 It should be noted that the top view of the present invention is an example, and the present invention is not limited thereto.
本発明の発光装置は、画素が有するトランジスタの数が4つなので、例えば、対角4〜4.3インチ、隣接する発光素子を分離するための、隔壁として用いる層間膜の幅を20μmとし、VGA(640×480)200dpiで、画素のサイズを45×135μmとすることができる。 In the light emitting device of the present invention, the number of transistors included in the pixel is four. For example, the width of an interlayer film used as a partition for separating adjacent light emitting elements is 20 μm, for example, 4 to 4.3 inches diagonally. With VGA (640 × 480) 200 dpi, the pixel size can be 45 × 135 μm.
図18(A)に、駆動用トランジスタ9011がN型で、発光素子9012から発せられる光が陰極9013側に抜ける場合の、画素の断面図を示す。図18(A)では、駆動用トランジスタ9011のドレインと電気的に接続された透明導電膜9017上に、発光素子9012の陰極9013が成膜されており、陰極9013上に電界発光層9014、陽極9015が順に積層されている。そして陽極9015を覆うように、光を反射または遮蔽するための遮蔽膜9016が成膜されている。陰極9013は、仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極9013として用いることができる。そして電界発光層9014は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極9015は光を透過する必要はないが、例えばITO、ITSO、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO等の透明導電膜を用いても良いし、TiまたはTiNを用いても良い。そして遮蔽膜9016は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
FIG. 18A is a cross-sectional view of a pixel in the case where the driving
陰極9013と、電界発光層9014と、陽極9015とが重なっている部分が発光素子9012に相当する。図18(A)に示した画素の場合、発光素子9012から発せられる光は、白抜きの矢印で示すように陰極9013側に抜ける。
A portion where the
図18(B)に、駆動用トランジスタ9031がP型で、発光素子9032から発せられる光が陰極9035側に抜ける場合の、画素の断面図を示す。図18(B)では、駆動用トランジスタ9031のドレインと電気的に接続された配線9036上に、発光素子9032の陽極9033が成膜されており、陽極9033上に電界発光層9034、陰極9035が順に積層されている。上記構成によって、陽極9033において光が透過しても、該光は配線9036において反射される。陰極9035は、図18(A)の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極9035として用いることができる。そして電界発光層9034は、図18(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極9033は光を透過する必要はないが、図18(A)と同様に、透明導電膜を用いて形成することができるし、TiNまたはTiを用いることもできる。
FIG. 18B is a cross-sectional view of a pixel in the case where the driving
陽極9033と、電界発光層9034と、陰極9035とが重なっている部分が発光素子9032に相当する。図18(B)に示した画素の場合、発光素子9032から発せられる光は、白抜きの矢印で示すように陰極9035側に抜ける。
A portion where the
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。 In this embodiment, an example in which the driving transistor and the light emitting element are electrically connected is shown. However, even in a configuration in which a current control transistor is connected between the driving transistor and the light emitting element. Good.
本実施例では、駆動用トランジスタと電流制御用トランジスタが共にボトムゲート型の場合の、画素の断面構造について説明する。 In this embodiment, a cross-sectional structure of a pixel in the case where both a driving transistor and a current control transistor are bottom gate types will be described.
なお本発明で用いることができるトランジスタは、アモルファスシリコンで形成されていても良い。アモルファスシリコンでトランジスタを形成すると、結晶化のプロセスを設けずに済むので、作製方法を簡略化することができ、低コスト化が図れる。ただしアモルファスシリコンで形成されたトランジスタはP型よりもN型の方が移動度は高く、発光装置の画素に用いるのにより適している。本実施例では、駆動用トランジスタがN型の場合における、画素の断面構造について説明する。 Note that a transistor that can be used in the present invention may be formed using amorphous silicon. When a transistor is formed using amorphous silicon, it is not necessary to provide a crystallization process, so that a manufacturing method can be simplified and cost can be reduced. However, a transistor formed of amorphous silicon has higher mobility in the N type than in the P type, and is more suitable for use in a pixel of a light emitting device. In this embodiment, a cross-sectional structure of a pixel in the case where an N-type driving transistor is described.
図19(A)に、本実施例の画素の断面図を示す。6501は駆動用トランジスタ、6502は電流制御用トランジスタに相当する。駆動用トランジスタ6501は、絶縁表面を有する基板6500上に形成されたゲート電極6503と、ゲート電極6503を覆うように基板6500上に形成されたゲート絶縁膜6504と、ゲート絶縁膜6504を間に挟んでゲート電極6503と重なる位置に形成された半導体膜6505とを有している。半導体膜6505は、ソース又はドレインとして機能する、導電型を付与する不純物が添加された2つの不純物領域6506a、6506bを有している。そして不純物領域6506aは配線6508と接続されている。
FIG. 19A is a cross-sectional view of the pixel of this example.
電流制御用トランジスタ6502は、駆動用トランジスタ6501と同様に、絶縁表面を有する基板6500上に形成されたゲート電極6510と、ゲート電極6510を覆うように基板6500上に形成されたゲート絶縁膜6504と、ゲート絶縁膜6504を間に挟んでゲート電極6510と重なる位置に形成された半導体膜6511とを有している。半導体膜6511は、ソース又はドレインとして機能する、導電型を付与する不純物が添加された2つの不純物領域6512a、6512bを有している。そして不純物領域6512aは、配線6513を介して駆動用トランジスタ6501が有する不純物領域6506bと接続されている。
Similar to the driving
駆動用トランジスタ6501及び電流制御用トランジスタ6502は、共に絶縁膜で形成された保護膜6507で覆われている。そして、保護膜6507に形成されたコンタクトホールを介して、配線6508が陽極6509と接続されている。また、駆動用トランジスタ6501及び電流制御用トランジスタ6502と、保護膜6507は層間絶縁膜6520で覆われている。層間絶縁膜6520は開口部を有しており、該開口部において陽極6509が露出している。陽極6509上には電界発光層6521と、陰極6522が形成されている。
Both the driving
なお、図19(A)では、駆動用トランジスタと電流制御用トランジスタが共にN型である場合について説明したが、P型であってもよい。この場合、駆動用トランジスタの閾値を制御するための不純物はP型を用いる。 Note that although FIG. 19A illustrates the case where both the driving transistor and the current control transistor are N-type, they may be P-type. In this case, P-type impurities are used for controlling the threshold value of the driving transistor.
本実施例では、図2に示した画素の、上面図の一実施例について説明する。図20に本実施例の画素の上面図を示す。 In this embodiment, an example of a top view of the pixel shown in FIG. 2 will be described. FIG. 20 shows a top view of the pixel of this embodiment.
5401は信号線、5402は第1の電源線、5411a、5411bは第2の電源線に相当し、5404は第1の走査線、5403は第2の走査線に相当する。本実施例では、信号線5401と第1の電源線5402と第2の電源線5411aは同じ導電膜で形成し、第1の走査線5404と第2の走査線5403と第2の電源線5411bは同じ導電膜で形成する。また5405はスイッチング用トランジスタであり、第1の走査線5404の一部がそのゲート電極として機能する。また5406は消去用トランジスタであり、第2の走査線5403の一部がそのゲート電極として機能する。5407は駆動用トランジスタ、5408は電流制御用トランジスタに相当する。また5412は容量素子に相当し、5413は半導体膜で形成された抵抗に相当する。駆動用トランジスタ5407は、そのL/Wが電流制御用トランジスタ5408よりも大きくなるように、活性層が曲がりくねっている。例えば、駆動用トランジスタ5407はL=200[nm]、W=4[nm]、電流制御用トランジスタ5408はL=6[nm]、W=12[nm]のようなサイズにする。5409は画素電極に相当し、画素電極5409と、電界発光層(図示せず)と、陰極(図示せず)と重なる領域(発光エリア)5410において、発光する。
5401 is a signal line, 5402 is a first power supply line, 5411a and 5411b are second power supply lines, 5404 is a first scan line, and 5403 is a second scan line. In this embodiment, the
なお本発明の上面図は一実施例であり、本発明はこれに限定されないことは言うまでもない。 It should be noted that the top view of the present invention is an example, and the present invention is not limited thereto.
Claims (7)
前記第1のトランジスタは、そのチャネル長がチャネル幅より長く、
前記第2のトランジスタは、そのチャネル長がチャネル幅と同じかそれより短く、
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、
前記第1のトランジスタのゲートは、第2の配線と電気的に接続され、
前記第2のトランジスタのゲートは、前記第3のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
前記第3のトランジスタのゲートは、第4の配線と電気的に接続され、
前記発光素子に電流が流れているときには、前記第1のトランジスタは飽和領域で動作し、前記第2のトランジスタは線形領域で動作することを特徴とする発光装置。 A light emitting element and first to third transistors;
The first transistor has a channel length longer than a channel width,
The second transistor has a channel length equal to or shorter than a channel width;
One of the source and the drain of the first transistor is electrically connected to one of the source and the drain of the second transistor;
Wherein the other of the source and the drain of the first transistor is connected the light emitting element electrically,
Wherein the other of the source and the drain of the second transistor is a first wiring electrically connected to,
A gate of the first transistor is electrically connected to a second wiring;
A gate of the second transistor is electrically connected to one of a source and a drain of the third transistor;
The other of the source and the drain of the third transistor is electrically connected to a third wiring;
A gate of the third transistor is electrically connected to a fourth wiring;
When a current flows through the light emitting element, the first transistor operates in a saturation region, and the second transistor operates in a linear region.
前記第1のトランジスタは、そのチャネル長がチャネル幅より長く、The first transistor has a channel length longer than a channel width,
前記第2のトランジスタは、そのチャネル長がチャネル幅と同じかそれより短く、The second transistor has a channel length equal to or shorter than a channel width;
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、One of the source and the drain of the first transistor is electrically connected to one of the source and the drain of the second transistor;
前記第1のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to the first wiring;
前記第2のトランジスタのソース又はドレインの他方は、前記発光素子と電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the light emitting element,
前記第1のトランジスタのゲートは、第2の配線と電気的に接続され、A gate of the first transistor is electrically connected to a second wiring;
前記第2のトランジスタのゲートは、前記第3のトランジスタのソース又はドレインの一方と電気的に接続され、A gate of the second transistor is electrically connected to one of a source and a drain of the third transistor;
前記第3のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to a third wiring;
前記第3のトランジスタのゲートは、第4の配線と電気的に接続され、A gate of the third transistor is electrically connected to a fourth wiring;
前記発光素子に電流が流れているときには、前記第1のトランジスタは飽和領域で動作し、前記第2のトランジスタは線形領域で動作することを特徴とする発光装置。When a current flows through the light emitting element, the first transistor operates in a saturation region, and the second transistor operates in a linear region.
前記第1のトランジスタは、そのチャネル長がチャネル幅より長く、
前記第2のトランジスタは、そのチャネル長がチャネル幅と同じかそれより短く、
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、
前記第1のトランジスタのゲートは、第2の配線と電気的に接続され、
前記第2のトランジスタのゲートは、前記第3のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
前記第3のトランジスタのゲートは、第4の配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記第1の配線と電気的に接続され、
前記第4のトランジスタのゲートは、第5の配線と電気的に接続され、
前記発光素子に電流が流れているときには、前記第1のトランジスタは飽和領域で動作し、前記第2のトランジスタは線形領域で動作することを特徴とする発光装置。 A light-emitting element and first to fourth transistors;
The first transistor has a channel length longer than a channel width,
The second transistor has a channel length equal to or shorter than a channel width;
One of the source and the drain of the first transistor is electrically connected to one of the source and the drain of the second transistor;
Wherein the other of the source and the drain of the first transistor is connected the light emitting element electrically,
Wherein the other of the source and the drain of the second transistor is a first wiring electrically connected to,
A gate of the first transistor is electrically connected to a second wiring;
A gate of the second transistor is electrically connected to one of a source and a drain of the third transistor;
The other of the source and the drain of the third transistor is electrically connected to a third wiring;
A gate of the third transistor is electrically connected to a fourth wiring;
One of a source and a drain of the third transistor is electrically connected to one of a source and a drain of the fourth transistor;
The other of the source and the drain of the fourth transistor is electrically connected to the first wiring;
A gate of the fourth transistor is electrically connected to a fifth wiring;
When a current flows through the light emitting element, the first transistor operates in a saturation region, and the second transistor operates in a linear region.
前記第1のトランジスタは、そのチャネル長がチャネル幅より長く、The first transistor has a channel length longer than a channel width,
前記第2のトランジスタは、そのチャネル長がチャネル幅と同じかそれより短く、The second transistor has a channel length equal to or shorter than a channel width;
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、One of the source and the drain of the first transistor is electrically connected to one of the source and the drain of the second transistor;
前記第1のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to the first wiring;
前記第2のトランジスタのソース又はドレインの他方は、前記発光素子と電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the light emitting element,
前記第1のトランジスタのゲートは、第2の配線と電気的に接続され、A gate of the first transistor is electrically connected to a second wiring;
前記第2のトランジスタのゲートは、前記第3のトランジスタのソース又はドレインの一方と電気的に接続され、A gate of the second transistor is electrically connected to one of a source and a drain of the third transistor;
前記第3のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to a third wiring;
前記第3のトランジスタのゲートは、第4の配線と電気的に接続され、A gate of the third transistor is electrically connected to a fourth wiring;
前記第3のトランジスタのソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの一方と電気的に接続され、One of a source and a drain of the third transistor is electrically connected to one of a source and a drain of the fourth transistor;
前記第4のトランジスタのソース又はドレインの他方は、前記第1の配線と電気的に接続され、The other of the source and the drain of the fourth transistor is electrically connected to the first wiring;
前記第4のトランジスタのゲートは、第5の配線と電気的に接続され、A gate of the fourth transistor is electrically connected to a fifth wiring;
前記発光素子に電流が流れているときには、前記第1のトランジスタは飽和領域で動作し、前記第2のトランジスタは線形領域で動作することを特徴とする発光装置。When a current flows through the light emitting element, the first transistor operates in a saturation region, and the second transistor operates in a linear region.
前記第1のトランジスタ及び前記第2のトランジスタの極性が同じ極性であることを特徴とする発光装置。 In any one of Claims 1 thru | or 4 ,
The light-emitting device is characterized in that the first transistor and the second transistor have the same polarity.
前記第1のトランジスタはディプリーション型であることを特徴とする発光装置。 In any one of Claims 1 thru | or 5 ,
The light emitting device is characterized in that the first transistor is a depletion type.
前記第2の配線に固定電位が供給されていることを特徴とする発光装置。 In any one of Claims 1 thru | or 6 ,
A light-emitting device, wherein a fixed potential is supplied to the second wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007062082A JP4174737B2 (en) | 2003-03-26 | 2007-03-12 | Light emitting device and element substrate |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003086500 | 2003-03-26 | ||
JP2003139560 | 2003-05-16 | ||
JP2003174134 | 2003-06-18 | ||
JP2007062082A JP4174737B2 (en) | 2003-03-26 | 2007-03-12 | Light emitting device and element substrate |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005504008A Division JP4166783B2 (en) | 2003-03-26 | 2004-03-17 | Light emitting device and element substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007219533A JP2007219533A (en) | 2007-08-30 |
JP4174737B2 true JP4174737B2 (en) | 2008-11-05 |
Family
ID=38496810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007062082A Expired - Fee Related JP4174737B2 (en) | 2003-03-26 | 2007-03-12 | Light emitting device and element substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4174737B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101458911B1 (en) | 2008-05-07 | 2014-11-12 | 삼성디스플레이 주식회사 | Display device |
CN104992980B (en) | 2009-10-16 | 2018-11-20 | 株式会社半导体能源研究所 | Logic circuit and semiconductor devices |
CN105206676B (en) | 2009-11-06 | 2019-12-10 | 株式会社半导体能源研究所 | Semiconductor device and method for manufacturing the same |
JP6077280B2 (en) * | 2011-11-29 | 2017-02-08 | 株式会社半導体エネルギー研究所 | Display device and electronic device |
WO2015037686A1 (en) * | 2013-09-13 | 2015-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP7529758B2 (en) | 2020-03-19 | 2024-08-06 | 京東方科技集團股▲ふん▼有限公司 | Display substrate and display device |
-
2007
- 2007-03-12 JP JP2007062082A patent/JP4174737B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007219533A (en) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7235907B2 (en) | light emitting device | |
JP4425574B2 (en) | Element substrate and light emitting device | |
JP5222931B2 (en) | Light emitting device | |
JP4174737B2 (en) | Light emitting device and element substrate | |
JP4675584B2 (en) | Driving method of light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4174737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |