JP4173297B2 - メモリカード - Google Patents
メモリカード Download PDFInfo
- Publication number
- JP4173297B2 JP4173297B2 JP2001278138A JP2001278138A JP4173297B2 JP 4173297 B2 JP4173297 B2 JP 4173297B2 JP 2001278138 A JP2001278138 A JP 2001278138A JP 2001278138 A JP2001278138 A JP 2001278138A JP 4173297 B2 JP4173297 B2 JP 4173297B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage unit
- nonvolatile semiconductor
- semiconductor memory
- confirmation data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリカードに関し、特に、マルチメディアカードにおける安定動作に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータや多機能端末機などの外部記憶メディアの１つとして、標準化団体であるＭＭＣＡ（ＭｕｌｔｉＭｅｄｉａ Ｃａｒｄ Ａｓｓｏｃｉａｔｉｏｎ）が標準化したマルチメディアカードが広く知られており、デジタルビデオカメラの静止画像記録、携帯電話のデータ記録、携帯音楽プレーヤの音楽記録などに用いられている。
【０００３】
マルチメディアカードは、フラッシュメモリ、およびそのフラッシュメモリを制御するコントローラから構成されており、該コントローラには、電源電圧検出回路が設けられている。この電源電圧検出回路は、ホスト機から供給される電源電圧の立ち上がりを検出してリセットする。
【０００４】
本発明者が検討したところによれば、マルチメディアカードは、電源電圧が供給された際に動作を安定化させるため、該マルチメディアカードを初期設定する、いわゆるパワーオンリセット処理が行われる。
【０００５】
このパワーオンリセット処理は、電源電圧検出回路が、ホスト機から供給される電源電圧の立ち上がりを検出してコントローラをリセットした後、該コントローラがフラッシュメモリにアクセスし、ＣＩＤ（Ｃａｒｄ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ ｎｕｍｂｅｒ ｒｅｇｉｓｔｅｒ）／ＣＳＤ（Ｃａｒｄ Ｓｐｅｃｉｆｉｃ Ｄａｔａ ｒｅｇｉｓｔｅｒ）などのシステム領域のデータ読み出しを行い、該フラッシュメモリが動作可能の状態であるか否かを確認する。
【０００６】
なお、この種のＩＣカードについて詳しく述べてある例としては、１９９０年１２月１日、株式会社工業調査会発行、大島雅志（編）、「電子材料」Ｐ２２〜Ｐ２６があり、この文献には、各種のＩＣカードにおける技術動向が記載されている。
【０００７】
【発明が解決しようとする課題】
ところが、上記のようなメモリカードにおけるパワーオンリセット処理技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
一般に、フラッシュメモリの動作電圧は、コントローラの動作電圧よりも高くなっており、該コントローラがフラッシュメモリにアクセスした際に、フラッシュメモリは動作電圧に達していない恐れがある。
【０００９】
よって、コントローラがフラッシュメモリにアクセスした際には、該フラッシュメモリが正常に動作しておらず、前述したＣＩＤ／ＣＳＤなどのシステム領域のデータを読み出すことができなくなり、コントローラがホスト機からのコマンドを全く受け付けない状態に陥ってしまい、ホスト機がマルチメディアカードを認識しなくなってしまうという問題がある。
【００１０】
本発明の目的は、供給される電源電圧が不安定な場合であっても、パワーオンリセット処理を確実に行うことにより、信頼性を大幅に向上させることのできるメモリカードおよびその初期設定方法を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】
すなわち、本発明のメモリカードは、ある記憶領域に動作確認データが格納された不揮発性半導体メモリと、該不揮発性半導体メモリの動作確認データを比較する比較用動作確認データが格納された記憶部と、初期設定動作において、不揮発性半導体メモリの動作確認データと記憶部の比較用動作確認データとを比較し、不揮発性半導体メモリの動作確認を行う処理装置とを設けた制御手段とを備えたものである。
【００１４】
また、本願のその他の発明の概要を簡単に示す。
１．不揮発性半導体メモリのある記憶領域には動作確認データが格納され、制御手段は、制御プログラムに基づいて所定の処理を行う処理装置と、制御プログラムを格納した不揮発性記憶部と、入出力データ、および演算データなどを一時的に格納する揮発性記憶部と、外部から入出力される各種コマンド、およびデータの入出力を行うインタフェース論理部とを備え、該不揮発性記憶部のある領域には、不揮発性半導体メモリから読み出した動作確認データと比較する比較用動作確認データが格納され、処理装置は、初期設定動作において、不揮発性半導体メモリから読み出した動作確認データと不揮発性記憶部の比較用動作確認データとを比較し、不揮発性半導体メモリの動作確認を行うものである。
２．前記第１項において、不揮発性記憶部に、不揮発性半導体メモリに書き込む、書き込み確認データを格納し、処理装置は、初期設定動作において、不揮発性半導体メモリの動作確認データと不揮発性記憶部の比較用動作確認データとを比較するとともに、不揮発性半導体メモリに書き込んだ書き込み確認データを読み出し、その確認データと不揮発性記憶部の書き込み確認データと比較することにより、不揮発性半導体メモリの動作確認を行うものである。
３．前記第１または第２項において、インタフェース論理部に、異常データを記憶するデータ記憶部を設け、処理装置は、不揮発性半導体メモリの動作確認データと不揮発性記憶部の比較用動作確認データとの比較、または不揮発性半導体メモリに書き込んだ書き込み確認データと不揮発性記憶部の書き込み確認データとの比較のいずれかに異常がある際に、データ記憶部に異常データを設定し、初期設定動作を中断して制御手段をスリープモードに設定するとともに、データ記憶部に異常データが設定されている期間中に外部から初期設定終了を確認する設定コマンドを受け取った場合には、初期設定動作を実行するものである。
【００１５】
さらに、本願のその他の発明の概要を項に分けて簡単に示す。
１．以下のステップを含むメモリカードの初期設定方法：
（ａ）外部から初期設定を要求する設定コマンドを受け取った際に、不揮発性半導体メモリに予め格納された動作確認データを読み出し、不揮発性記憶部の比較用動作確認データと比較するステップ、
（ｂ）比較したデータに異常がある場合には、不揮発性半導体メモリに異常があると判断して異常データをデータ記憶部に設定するとともに、初期設定動作を中断して制御手段をスリープモードに設定するステップ、
（ｃ）データ記憶部に異常データが設定されている期間中は、外部から初期設定終了を確認する設定コマンドを受け取る毎に、不揮発性半導体メモリの動作確認データと前記不揮発性記憶部の比較用動作確認データとが一致するまで比較し、それらデータが一致した際にはデータ記憶部に設定された異常データをクリアするステップ。
２．以下のステップを含むメモリカードの初期設定方法：
（ａ）外部から初期設定を要求する設定コマンドを受け取った際に、不揮発性半導体メモリのある記憶領域に予め格納された動作確認データを読み出し、不揮発性半導体メモリから読み出した動作確認データと不揮発性記憶部の比較用動作確認データとを比較するステップ、
（ｂ）不揮発性記憶部に格納された書き込み確認データを不揮発性半導体メモリに書き込むステップ、
（ｃ）不揮発性半導体メモリに格納した書き込み確認データを読み出し、その読み出した書き込み確認データと不揮発性記憶部の書き込み確認データとを比較するステップ、
（ｄ）比較した不揮発性半導体メモリの動作確認データと不揮発性記憶部の比較用動作確認データ、または不揮発性半導体メモリの書き込み確認データと不揮発性記憶部の書き込み確認データのいずれかに異常がある場合には、不揮発性半導体メモリに異常があると判断して異常データをデータ記憶部に設定するとともに、初期設定動作を中断して制御手段をスリープモードに設定するステップ、
（ｅ）データ記憶部に異常データが設定されている期間中は、外部から初期設定終了を確認する設定コマンドを受け取る毎に、
不揮発性半導体メモリの動作確認データ、書き込み確認データと不揮発性記憶部の比較用動作確認データ、書き込み確認データとがそれぞれ一致するまで比較し、それらデータが一致した際には、データ記憶部に設定された異常データをクリアするステップ。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１７】
図１は、本発明の一実施の形態によるメモリカードのブロック図、図２は、図１のメモリカードにおけるパワーオンリセット処理のフローチャート、図３は、図１のメモリカードに供給される電源電圧レベルの遷移図、図４は、図１のメモリカードのパワーオンリセット処理における各部の状態遷移を示した説明図、図５は、図１のメモリカードに設けられたフラッシュメモリにフラッシュ確認データを書き込み際のフローチャートである。
【００１８】
本実施の形態において、メモリカード１は、マルチメディアカードからなり、デジタルビデオカメラ、携帯電話、携帯音楽プレーヤやパーソナルコンピュータなどにおけるホスト機の外部記憶メディアとして用いられる。
【００１９】
メモリカード１は、図１に示すように、フラッシュメモリ（不揮発性半導体メモリ）２、ならびにコントローラ３から構成される。フラッシュメモリ２は、電気的にデータの書き換え、消去が可能な不揮発性半導体メモリである。
【００２０】
このフラッシュメモリ２には、パワーオン時において、該フラッシュメモリ２が正常動作状態か否かを確認するフラッシュ確認データ（動作確認データ）ＦＤが予め格納されている。
【００２１】
コントローラ３は、フラッシュメモリ２の制御を司り、フラッシュメモリ２に格納されたプログラムやデータなどを読み出し、所定の処理を行うとともに、データの書き込み動作指示を行う。
【００２２】
このコントローラ３は、制御部（制御手段）４、インタフェース論理部５、電源検出回路６、ＲＡＭ７、クロック生成部８、バッファ９などから構成されている。
【００２３】
制御部４は、コントローラ３のすべての制御を司る。この制御部４には、ＲＯＭ（記憶部、不揮発性記憶部）４ａ、ＲＡＭ（揮発性記憶部）４ｂ、ならびにＣＰＵ（処理装置）４ｃが設けられている。
【００２４】
ＲＯＭ４ａは、読み出し専用メモリなどからなり、ＣＰＵ４ｃを動作させる制御プログラム、ならびに確認用データＦＤ１などが格納されている。このＲＯＭ４ａに格納されている確認用データＦＤ１は、フラッシュメモリ２に格納されたフラッシュ確認データＦＤと同じデータからなる動作確認用データ（比較用動作確認データ）ＦＤ１1 と、パワーオンリセット処理（初期設定）時にフラッシュメモリ２に書き込むデータである書き込み確認データＦＤ１2 とから構成されている。
【００２５】
ＲＡＭ４ｂは、随時読み出し／書き込みが可能なメモリであり、入出力データや演算データなどを一時的に格納する。ＣＰＵ４ｃは、ＲＯＭ４ａの制御プログラムに基づいて所定の処理を行う。
【００２６】
インタフェース論理部５は、ホスト機から入出力される書き込み／読み出し／消去といった動作を指示するコマンドを受け、これらの動作に必要なデータの入出力を行う。
【００２７】
このインタフェース論理部５には、レジスタ（データ記憶部）５ａが設けられており、パワーオン時におけるメモリカード１の初期設定が正常終了しない場合に、リセット処理異常データ（異常データ）が設定される。
【００２８】
電源検出回路６は、パワーオン時における電源電圧ＶＣＣの電圧の立ち上がりを検出し、ある電圧値以上になるとインタフェース論理部５にリセット信号を出力する。
【００２９】
ＲＡＭ７は、随時読み出し／書き込みが可能なメモリであり、制御部４のワークエリアとして用いられている。クロック生成部８は、ある周波数のクロック信号を生成し、インタフェース論理部５に供給する。バッファ９は、ホスト機、およびフラッシュメモリ２から入出力されるデータを一時的に格納する。
【００３０】
次に、本実施の形態のメモリカード１におけるパワーオンリセット処理について図２のフローチャートを用いて説明する。
【００３１】
まず、メモリカード１がホスト機に設けられたメモリスロットなどに挿入されると、該メモリスロットのコネクタ端子を介してメモリカード１に電源電圧ＶＣＣが供給される。
【００３２】
メモリカード１の電源検出回路６は、パワーオン時における電源電圧ＶＣＣの電圧が、ある電圧値になるとインタフェース論理部５にリセット信号を出力し、該インタフェース論理部５のリセットが解除され（ステップＳ１０１）、イニシャライズが実行される（ステップＳ１０２）。
【００３３】
その後、ホスト機からは、メモリカード１の動作可能な電圧範囲のチェック、および該メモリカード１の内部処理を終了したかをチェックするために使用されるコマンド（設定コマンド）ＣＭＤ（コマンドクラス０に分類されるコマンドインデックスＣＭＤ１’ＳＥＮＤ＿ＯＰ＿ＣＯＮＤ’）が出力される（ステップＳ１０３）。
【００３４】
電源検出回路６は、電源電圧ＶＣＣが予め設定された電圧値（制御部４の動作電圧）に到達すると、初期化が終了したインタフェース論理部５に検出信号を出力する。そして、インタフェース論理部５は、検出信号を受けて制御部４にリセット信号を出力する。
【００３５】
制御部４は、インタフェース論理部５から出力されたリセット信号と、ホスト機から出力されたコマンドＣＭＤとがいずれも入力されることによって、ＣＰＵ４ｃのイニシャライズが行われる。
【００３６】
そして、制御部４に設けられたすべてのレジスタを初期化する（ステップＳ１０４）、その後、制御部４は、リード／ライト動作において該制御部４が用いるインタフェース論理部５のレジスタを初期化する（ステップＳ１０５）。
【００３７】
続いて、ファームウェアにおける内部変数を初期化し（ステップＳ１０６）、フラッシュメモリ２のチップ数、および容量をそれぞれ確認する（ステップＳ１０７）。
【００３８】
また、コントローラ３は、フラッシュメモリ２にアクセスして該フラッシュメモリ２が書き込み／読み出し可能か否かを判断する（ステップＳ１０８）。
【００３９】
このステップＳ１０８の処理は、コントローラ３が、フラッシュメモリ２にアクセスして該フラッシュメモリ２に格納されているフラッシュ確認データＦＤを読み出す。
【００４０】
ＣＰＵ４ｃは、フラッシュメモリ２から読み出したフラッシュ確認データＦＤと予めＲＯＭ３ａに格納されている動作確認データＦＤ１1 とを比較し、これらフラッシュ確認データＦＤと動作確認データＦＤ１1 とが同じであれば、ＣＰＵ４ｃは、フラッシュメモリ２が読み出し可能と判断する。
【００４１】
フラッシュメモリ２が読み出し可能の場合、ＲＯＭ４ａに格納されている書き込み確認データＦＤ１2 をフラッシュメモリ２に書き込んだ後、該フラッシュメモリ２に書き込まれた書き込み確認データＦＤ１2 を再び読み出し、この読み出した書き込み確認データＦＤ１2 とＲＯＭ４ａの書き込み確認データＦＤ１2 とを比較する。
【００４２】
そして、フラッシュメモリ２に書き込まれた書き込み確認データＦＤ１2 とＲＯＭ４ａの書き込み確認データＦＤ１2 とが一致すると、ＣＰＵ４ｃは、フラッシュメモリ２が正常動作していると判断する。
【００４３】
これらのデータ比較によって、より信頼性の高いフラッシュメモリ２の動作チェックを行うことが可能となる。
【００４４】
その後、追加変更のファームウェアがフラッシュメモリ２に格納されているか否かを確認し、追加変更のファームウェアが該フラッシュメモリ２に格納されている場合には、そのファームウェアを読み出す、いわゆるファームオンフラッシュリード動作を行う（ステップＳ１０９）。
【００４５】
さらに、コントローラ３は、フラッシュメモリ２のシステム領域に格納されているＣＩＤ／ＣＳＤをそれぞれ読み出す（ステップＳ１１０）。ＣＩＤは、メモリカード１にそれぞれ割り付けられたシリアルナンバであり、該メモリカード１を選択するための相対アドレスを割り振るために用いられる。
【００４６】
ＣＳＤは、対応しているＭＭＣＡスペックバージョン、カード容量、アクセス時間、転送単位ブロック長などのメモリカード１に関係する諸情報を示すデータである。
【００４７】
そして、制御部４は、バッファ９のデータ書き込み／読み出しを行い、該バッファ９のテストを行った後（ステップＳ１１１）、不良セクタの代替登録ブロックのテーブルを作成し、ＲＡＭ７などの登録する（ステップＳ１１２）。また、ステップＳ１１１の処理は、時間短縮のためにスキップしてもよい。
【００４８】
その後、パスワード、ライトプロテクトのデータを読み出し、メモリカード１にパスワード、あるいはライトプロテクトされている領域があるか否かを確認し、ＲＡＭ７に登録する（ステップＳ１１３）。
【００４９】
これにより、メモリカード１を初期設定するパワーオンリセット動作が終了となる。また、これらステップＳ１０８〜Ｓ１１２の処理においてエラーが発生した際には、ＣＰＵ４ｃは、インタフェース論理部５のレジスタ５ａにリセット処理異常データ（Ｌｏレベル）を設定し（ステップＳ１１４）、その後、該コントローラ３はスリープモードになる（ステップＳ１１５）。
【００５０】
このスリープモードの際、すなわち、レジスタ５ａにリセット処理異常データ（ここでは、Ｌｏレベル）が設定されている間にコマンドＣＭＤがホスト機から出力された場合（ステップＳ１１６）、インタフェース論理部５がコントローラ３にリセット信号を出力し、ステップＳ１０４〜Ｓ１１２の処理が再実行される。
【００５１】
これらステップＳ１０４〜Ｓ１１２の処理において、エラーがない場合には、ステップＳ１１３の処理の後、メモリカード１のパワーオンリセット動作が終了となる。
【００５２】
また、ステップＳ１０４〜Ｓ１１２の処理において、再びエラーが発生した際には、再度Ｓ１１４〜Ｓ１１６の処理が実行される。これらステップＳ１０４〜Ｓ１１２，Ｓ１１４〜Ｓ１１６の処理は、エラーが発生しなくなるまで繰り返し行われることになる。
【００５３】
次に、メモリカード１におけるパワーオンリセット処理について、図３のホスト機から供給される電源電圧ＶＣＣの電圧レベルの遷移図、および図４のパワーオンリセット処理における各部の状態遷移を示す説明図を用いて説明する。ここでは、２回目のパワーオンリセット処理によってメモリカード１の初期設定動作が完了した場合について記載する。
【００５４】
また、図４においては、上方から下方にかけて、コントローラ３に入力されるリセット信号、コントローラ３の動作、フラッシュメモリ２の動作、インタフェース論理部５のレジスタ５ａの設定状況、ホスト機から出力されるコマンド、ならびにメモリカード１からホスト機に対して返されるコマンド毎に規定されたフォーマットのレスポンスにおける遷移をそれぞれ示している。
【００５５】
まず、メモリカード１がホスト機のメモリスロットに挿入され、インタフェース論理部５が動作可能な電圧となり、該インタフェース論理部５のイニシャライズが終了すると、ホスト機から、メモリカード１の動作可能な電圧範囲のチェック、および該メモリカード１の内部処理を終了したかをチェックするコマンドＣＭＤが出力される。
【００５６】
このコマンドＣＭＤを受けて、インタフェース論理部５は、ホスト機に対して’Ｂｕｓｙ’のレスポンスを返すとともに、コントローラ３にリセット信号を出力する。また、インタフェース論理部５は、レジスタ５ａにＨｉレベルの信号を設定する。
【００５７】
さらに、コマンドＣＭＤは、’Ｒｅａｄｙ’のレスポンスが返されるまで、’Ｂｕｓｙ’のレスポンスからある期間毎に繰り返しホスト機から出力されている。
【００５８】
そして、コントローラ３は、インタフェース論理部５のリセット信号を受けてリセット処理を行う。このリセット処理とは、図２のステップＳ１０４〜Ｓ１０７の処理である。
【００５９】
その後、コントローラ３は、フラッシュメモリ２にアクセスしてシステム読み出し処理を実行する。ここで、システム読み出し処理とは、図２のステップＳ１０８〜Ｓ１１３の処理である。
【００６０】
このシステム読み出し処理の期間では、図３に示すように、電源電圧ＶＣＣの電圧レベルがフラッシュメモリ２の動作電圧範囲に到達しておらず、不安定な動作電圧レベルとなっており、システム読み出し処理においてエラーが発生し、リセットが失敗となる。
【００６１】
このリセット失敗により、ＣＰＵ４ｃは、インタフェース論理部５のレジスタ５ａにリセット処理異常データを設定するとともに、コントローラ３はスリープモードとなる。
【００６２】
このスリープモード中にホスト機から出力されたコマンドＣＭＤをコントローラ３が受けると、再びインタフェース論理部５は、ホスト機に対して’Ｂｕｓｙ’のレスポンスを返すとともに、コントローラ３にリセット信号を出力し、かつレジスタ５ａをＨｉレベルに設定する。
【００６３】
そして、インタフェース論理部５のリセット信号を受けたコントローラ３は、ステップＳ１０４〜Ｓ１０７（図２）のリセット処理を行う。このリセット処理の終了後、コントローラ３は、フラッシュメモリ２にアクセスし、ステップＳ１０８〜Ｓ１１３（図２）のシステム読み出し処理を実行する。
【００６４】
２回目のシステム読み出し処理の期間においては、電源電圧ＶＣＣの電圧レベルが、図３に示すようにフラッシュメモリ２の動作電圧に到達しているので、システム読み出し処理がエラーなく実行され、パワーオンリセット処理が成功となる。
【００６５】
これにより、メモリカード１は初期状態に設定されたことになり、ホスト機から３回目のコマンドＣＭＤが入力された際には、コントローラ３から、’Ｒｅａｄｙ’のレスポンスが該ホスト機に返されることになる。
【００６６】
よって、メモリカード１は、パワーオンリセット処理が成功するまでリトライを繰り返すので、ユーザによる電源電圧ＶＣＣの遮断、再投入などを行う行為を不要にすることができ、使い勝手を向上することができる。
【００６７】
ここで、フラッシュメモリ２におけるフラッシュ確認データＦＤの書き込みについて、図５のフローチャートを用いて説明する。このフラッシュ確認データＦＤは、メモリカード１の出荷前の選別工程にいて書き込みが行われる。
【００６８】
まず、メモリカード１が、エミュレータなどのホスト機に搭載されて電源電圧ＶＣＣが供給されると、該ホスト機からコマンドＣＭＤが入力され（ステップＳ２０１）、メモリカード１はパワーオンリセット処理を実行する（ステップＳ２０２）。
【００６９】
この場合、フラッシュメモリ２には、フラッシュ確認データＦＤ、ＣＩＤ／ＣＳＤ、ならびにパスワード、ライトプロテクトなどのデータが書き込まれていないためにパワーオンリセット処理が失敗となり（ステップＳ２０３）、ホスト機からのコマンドＣＭＤ待ち状態となる（ステップＳ２０４）。
【００７０】
そして、ホスト機からパワーオンリセット処理をスキップするデバッグコマンドの１つであるパワーオンリセット処理スキップコマンドを発行し（ステップＳ２０５）、メモリカード１がパワーオンリセット処理を正常終了した状態に移行させる。
【００７１】
デバッグコマンドは、カードベンダがメモリカード１のシステム情報の書き換え、および不良解析などに使用するコマンドであり、デバッグモードの移行時において、パワーオンリセット処理をスキップすることができる。
【００７２】
その後、ホスト機から同じくデバックコマンドの１つであるフラッシュ確認データ書き込みコマンドを発行し（ステップＳ２０６）、フラッシュ確認データＦＤをメモリカード１に送信する。
【００７３】
メモリカード１がホスト機からフラッシュ確認データＦＤを受信すると（ステップＳ２０７）、フラッシュメモリ２のある領域にフラッシュ確認データＦＤが書き込まれる（ステップＳ２０８）。
【００７４】
また、ＣＩＤ／ＣＳＤ、およびパスワード、ライトプロテクトなどのデータも、ステップＳ２０７〜２０９の処理と同様に、フラッシュメモリ２のある領域に書き込まれる。
【００７５】
それにより、本実施の形態によれば、ホスト機から供給される電源電圧ＶＣＣが不安定な場合であっても、メモリカード１を初期状態に設定することができるので、該メモリカード１の信頼性を大幅に向上することができる。
【００７６】
また、本実施の形態では、メモリカード１の初期状態の設定が成功するまで、繰り返しパワーオンリセット処理を実行する構成としたが、初期状態の設定が失敗した際のパワーオンリセット処理に回数制限を設けるようにしてもよい。
【００７７】
この場合、インタフェース論理部５のレジスタ５ａは、リセット処理異常データが設定されるビットの他に、パワーオンリセット処理の実行回数を設定する複数の実行回数設定ビットを備えたものとする。
【００７８】
そして、初期状態の設定が失敗する毎に実行回数設定ビットにデータを設定し、すべてのビットが設定された際には、すなわち任意の回数の初期状態の設定が失敗した場合、ホスト機からコマンドＣＭＤの要求があってもパワーオンリセット処理を実行しないものとする。
【００７９】
さらに、最初のパワーオンリセット処理に失敗した際に、２回目のパワーオンリセット処理からは、ステップＳ１０４〜Ｓ１０７（図２）のリセット処理をスキップし、ステップＳ１０８〜Ｓ１１３（図２）のシステム読み出し処理から開始するようにしてもよい。
【００８０】
この場合も、レジスタ５ａは、リセット処理異常データが設定されるビットの他に、スキップデータが設定できるスキップデータ用ビットを有し、最初のパワーオンリセット処理に失敗した際に、スキップデータ用ビットを設定する。
【００８１】
スキップデータ用ビットが設定されると、インタフェース論理部５は、２回目以降のパワーオンリセット処理時にステップＳ１０４〜Ｓ１０７のリセット処理をスキップし、ステップＳ１０８〜Ｓ１１３（図２）のシステム読み出し処理から開始する。
【００８２】
それにより、リトライした際のパワーオンリセット処理に必要な時間を短縮することができる。
【００８３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８４】
たとえば、前記実施の形態においては、フラッシュメモリの読み出し／書き込み動作を確認する確認用データを予めＲＯＭに格納した場合について記載したが、この確認用データは、ホスト機から出力されるコマンドに付随いて、該ホスト機から出力する構成としてもよい。
【００８５】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８６】
（１）不揮発性半導体メモリと不揮発性記憶部とに予め格納された動作確認データを比較するので、高精度に不揮発性半導体メモリの動作を確認することができる。
【００８７】
（２）また、メモリカードが初期設定されるまで、設定コマンドに応じて初期設定動作を繰り返すので、外部から供給される電源電圧が不安定な場合であっても、メモリカードを確実に初期設定することができる。
【００８８】
（３）上記（１）、（２）により、互換性を高めることができるとともに、メモリカードの信頼性を大幅に向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるメモリカードのブロック図である。
【図２】図１のメモリカードにおけるパワーオンリセット処理のフローチャートである。
【図３】図１のメモリカードに供給される電源電圧レベルの遷移図である。
【図４】図１のメモリカードのパワーオンリセット処理における各部の状態遷移を示した説明図である。
【図５】図１のメモリカードに設けられたフラッシュメモリにフラッシュ確認データを書き込み際のフローチャートである。
【符号の説明】
１ メモリカード
２ フラッシュメモリ（不揮発性半導体メモリ）
３ コントローラ
４ 制御部（制御手段）
４ａ ＲＯＭ（記憶部、不揮発性記憶部）
４ｂ ＲＡＭ（揮発性記憶部）
ＣＰＵ（処理装置）４ｃ
５ インタフェース論理部
５ａ レジスタ（データ記憶部）
６ 電源検出回路
７ ＲＡＭ（揮発性記憶部）
８ クロック生成部
９ バッファ
ＦＤ フラッシュ確認データ（動作確認データ）
ＦＤ１ 確認用データ
ＦＤ１1 動作確認用データ（比較用動作確認データ）
ＦＤ１2 書き込み確認データ
ＣＭＤ コマンド（設定コマンド）
【発明の属する技術分野】
本発明は、メモリカードに関し、特に、マルチメディアカードにおける安定動作に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータや多機能端末機などの外部記憶メディアの１つとして、標準化団体であるＭＭＣＡ（ＭｕｌｔｉＭｅｄｉａ Ｃａｒｄ Ａｓｓｏｃｉａｔｉｏｎ）が標準化したマルチメディアカードが広く知られており、デジタルビデオカメラの静止画像記録、携帯電話のデータ記録、携帯音楽プレーヤの音楽記録などに用いられている。
【０００３】
マルチメディアカードは、フラッシュメモリ、およびそのフラッシュメモリを制御するコントローラから構成されており、該コントローラには、電源電圧検出回路が設けられている。この電源電圧検出回路は、ホスト機から供給される電源電圧の立ち上がりを検出してリセットする。
【０００４】
本発明者が検討したところによれば、マルチメディアカードは、電源電圧が供給された際に動作を安定化させるため、該マルチメディアカードを初期設定する、いわゆるパワーオンリセット処理が行われる。
【０００５】
このパワーオンリセット処理は、電源電圧検出回路が、ホスト機から供給される電源電圧の立ち上がりを検出してコントローラをリセットした後、該コントローラがフラッシュメモリにアクセスし、ＣＩＤ（Ｃａｒｄ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ ｎｕｍｂｅｒ ｒｅｇｉｓｔｅｒ）／ＣＳＤ（Ｃａｒｄ Ｓｐｅｃｉｆｉｃ Ｄａｔａ ｒｅｇｉｓｔｅｒ）などのシステム領域のデータ読み出しを行い、該フラッシュメモリが動作可能の状態であるか否かを確認する。
【０００６】
なお、この種のＩＣカードについて詳しく述べてある例としては、１９９０年１２月１日、株式会社工業調査会発行、大島雅志（編）、「電子材料」Ｐ２２〜Ｐ２６があり、この文献には、各種のＩＣカードにおける技術動向が記載されている。
【０００７】
【発明が解決しようとする課題】
ところが、上記のようなメモリカードにおけるパワーオンリセット処理技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
一般に、フラッシュメモリの動作電圧は、コントローラの動作電圧よりも高くなっており、該コントローラがフラッシュメモリにアクセスした際に、フラッシュメモリは動作電圧に達していない恐れがある。
【０００９】
よって、コントローラがフラッシュメモリにアクセスした際には、該フラッシュメモリが正常に動作しておらず、前述したＣＩＤ／ＣＳＤなどのシステム領域のデータを読み出すことができなくなり、コントローラがホスト機からのコマンドを全く受け付けない状態に陥ってしまい、ホスト機がマルチメディアカードを認識しなくなってしまうという問題がある。
【００１０】
本発明の目的は、供給される電源電圧が不安定な場合であっても、パワーオンリセット処理を確実に行うことにより、信頼性を大幅に向上させることのできるメモリカードおよびその初期設定方法を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】
すなわち、本発明のメモリカードは、ある記憶領域に動作確認データが格納された不揮発性半導体メモリと、該不揮発性半導体メモリの動作確認データを比較する比較用動作確認データが格納された記憶部と、初期設定動作において、不揮発性半導体メモリの動作確認データと記憶部の比較用動作確認データとを比較し、不揮発性半導体メモリの動作確認を行う処理装置とを設けた制御手段とを備えたものである。
【００１４】
また、本願のその他の発明の概要を簡単に示す。
１．不揮発性半導体メモリのある記憶領域には動作確認データが格納され、制御手段は、制御プログラムに基づいて所定の処理を行う処理装置と、制御プログラムを格納した不揮発性記憶部と、入出力データ、および演算データなどを一時的に格納する揮発性記憶部と、外部から入出力される各種コマンド、およびデータの入出力を行うインタフェース論理部とを備え、該不揮発性記憶部のある領域には、不揮発性半導体メモリから読み出した動作確認データと比較する比較用動作確認データが格納され、処理装置は、初期設定動作において、不揮発性半導体メモリから読み出した動作確認データと不揮発性記憶部の比較用動作確認データとを比較し、不揮発性半導体メモリの動作確認を行うものである。
２．前記第１項において、不揮発性記憶部に、不揮発性半導体メモリに書き込む、書き込み確認データを格納し、処理装置は、初期設定動作において、不揮発性半導体メモリの動作確認データと不揮発性記憶部の比較用動作確認データとを比較するとともに、不揮発性半導体メモリに書き込んだ書き込み確認データを読み出し、その確認データと不揮発性記憶部の書き込み確認データと比較することにより、不揮発性半導体メモリの動作確認を行うものである。
３．前記第１または第２項において、インタフェース論理部に、異常データを記憶するデータ記憶部を設け、処理装置は、不揮発性半導体メモリの動作確認データと不揮発性記憶部の比較用動作確認データとの比較、または不揮発性半導体メモリに書き込んだ書き込み確認データと不揮発性記憶部の書き込み確認データとの比較のいずれかに異常がある際に、データ記憶部に異常データを設定し、初期設定動作を中断して制御手段をスリープモードに設定するとともに、データ記憶部に異常データが設定されている期間中に外部から初期設定終了を確認する設定コマンドを受け取った場合には、初期設定動作を実行するものである。
【００１５】
さらに、本願のその他の発明の概要を項に分けて簡単に示す。
１．以下のステップを含むメモリカードの初期設定方法：
（ａ）外部から初期設定を要求する設定コマンドを受け取った際に、不揮発性半導体メモリに予め格納された動作確認データを読み出し、不揮発性記憶部の比較用動作確認データと比較するステップ、
（ｂ）比較したデータに異常がある場合には、不揮発性半導体メモリに異常があると判断して異常データをデータ記憶部に設定するとともに、初期設定動作を中断して制御手段をスリープモードに設定するステップ、
（ｃ）データ記憶部に異常データが設定されている期間中は、外部から初期設定終了を確認する設定コマンドを受け取る毎に、不揮発性半導体メモリの動作確認データと前記不揮発性記憶部の比較用動作確認データとが一致するまで比較し、それらデータが一致した際にはデータ記憶部に設定された異常データをクリアするステップ。
２．以下のステップを含むメモリカードの初期設定方法：
（ａ）外部から初期設定を要求する設定コマンドを受け取った際に、不揮発性半導体メモリのある記憶領域に予め格納された動作確認データを読み出し、不揮発性半導体メモリから読み出した動作確認データと不揮発性記憶部の比較用動作確認データとを比較するステップ、
（ｂ）不揮発性記憶部に格納された書き込み確認データを不揮発性半導体メモリに書き込むステップ、
（ｃ）不揮発性半導体メモリに格納した書き込み確認データを読み出し、その読み出した書き込み確認データと不揮発性記憶部の書き込み確認データとを比較するステップ、
（ｄ）比較した不揮発性半導体メモリの動作確認データと不揮発性記憶部の比較用動作確認データ、または不揮発性半導体メモリの書き込み確認データと不揮発性記憶部の書き込み確認データのいずれかに異常がある場合には、不揮発性半導体メモリに異常があると判断して異常データをデータ記憶部に設定するとともに、初期設定動作を中断して制御手段をスリープモードに設定するステップ、
（ｅ）データ記憶部に異常データが設定されている期間中は、外部から初期設定終了を確認する設定コマンドを受け取る毎に、
不揮発性半導体メモリの動作確認データ、書き込み確認データと不揮発性記憶部の比較用動作確認データ、書き込み確認データとがそれぞれ一致するまで比較し、それらデータが一致した際には、データ記憶部に設定された異常データをクリアするステップ。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１７】
図１は、本発明の一実施の形態によるメモリカードのブロック図、図２は、図１のメモリカードにおけるパワーオンリセット処理のフローチャート、図３は、図１のメモリカードに供給される電源電圧レベルの遷移図、図４は、図１のメモリカードのパワーオンリセット処理における各部の状態遷移を示した説明図、図５は、図１のメモリカードに設けられたフラッシュメモリにフラッシュ確認データを書き込み際のフローチャートである。
【００１８】
本実施の形態において、メモリカード１は、マルチメディアカードからなり、デジタルビデオカメラ、携帯電話、携帯音楽プレーヤやパーソナルコンピュータなどにおけるホスト機の外部記憶メディアとして用いられる。
【００１９】
メモリカード１は、図１に示すように、フラッシュメモリ（不揮発性半導体メモリ）２、ならびにコントローラ３から構成される。フラッシュメモリ２は、電気的にデータの書き換え、消去が可能な不揮発性半導体メモリである。
【００２０】
このフラッシュメモリ２には、パワーオン時において、該フラッシュメモリ２が正常動作状態か否かを確認するフラッシュ確認データ（動作確認データ）ＦＤが予め格納されている。
【００２１】
コントローラ３は、フラッシュメモリ２の制御を司り、フラッシュメモリ２に格納されたプログラムやデータなどを読み出し、所定の処理を行うとともに、データの書き込み動作指示を行う。
【００２２】
このコントローラ３は、制御部（制御手段）４、インタフェース論理部５、電源検出回路６、ＲＡＭ７、クロック生成部８、バッファ９などから構成されている。
【００２３】
制御部４は、コントローラ３のすべての制御を司る。この制御部４には、ＲＯＭ（記憶部、不揮発性記憶部）４ａ、ＲＡＭ（揮発性記憶部）４ｂ、ならびにＣＰＵ（処理装置）４ｃが設けられている。
【００２４】
ＲＯＭ４ａは、読み出し専用メモリなどからなり、ＣＰＵ４ｃを動作させる制御プログラム、ならびに確認用データＦＤ１などが格納されている。このＲＯＭ４ａに格納されている確認用データＦＤ１は、フラッシュメモリ２に格納されたフラッシュ確認データＦＤと同じデータからなる動作確認用データ（比較用動作確認データ）ＦＤ１1 と、パワーオンリセット処理（初期設定）時にフラッシュメモリ２に書き込むデータである書き込み確認データＦＤ１2 とから構成されている。
【００２５】
ＲＡＭ４ｂは、随時読み出し／書き込みが可能なメモリであり、入出力データや演算データなどを一時的に格納する。ＣＰＵ４ｃは、ＲＯＭ４ａの制御プログラムに基づいて所定の処理を行う。
【００２６】
インタフェース論理部５は、ホスト機から入出力される書き込み／読み出し／消去といった動作を指示するコマンドを受け、これらの動作に必要なデータの入出力を行う。
【００２７】
このインタフェース論理部５には、レジスタ（データ記憶部）５ａが設けられており、パワーオン時におけるメモリカード１の初期設定が正常終了しない場合に、リセット処理異常データ（異常データ）が設定される。
【００２８】
電源検出回路６は、パワーオン時における電源電圧ＶＣＣの電圧の立ち上がりを検出し、ある電圧値以上になるとインタフェース論理部５にリセット信号を出力する。
【００２９】
ＲＡＭ７は、随時読み出し／書き込みが可能なメモリであり、制御部４のワークエリアとして用いられている。クロック生成部８は、ある周波数のクロック信号を生成し、インタフェース論理部５に供給する。バッファ９は、ホスト機、およびフラッシュメモリ２から入出力されるデータを一時的に格納する。
【００３０】
次に、本実施の形態のメモリカード１におけるパワーオンリセット処理について図２のフローチャートを用いて説明する。
【００３１】
まず、メモリカード１がホスト機に設けられたメモリスロットなどに挿入されると、該メモリスロットのコネクタ端子を介してメモリカード１に電源電圧ＶＣＣが供給される。
【００３２】
メモリカード１の電源検出回路６は、パワーオン時における電源電圧ＶＣＣの電圧が、ある電圧値になるとインタフェース論理部５にリセット信号を出力し、該インタフェース論理部５のリセットが解除され（ステップＳ１０１）、イニシャライズが実行される（ステップＳ１０２）。
【００３３】
その後、ホスト機からは、メモリカード１の動作可能な電圧範囲のチェック、および該メモリカード１の内部処理を終了したかをチェックするために使用されるコマンド（設定コマンド）ＣＭＤ（コマンドクラス０に分類されるコマンドインデックスＣＭＤ１’ＳＥＮＤ＿ＯＰ＿ＣＯＮＤ’）が出力される（ステップＳ１０３）。
【００３４】
電源検出回路６は、電源電圧ＶＣＣが予め設定された電圧値（制御部４の動作電圧）に到達すると、初期化が終了したインタフェース論理部５に検出信号を出力する。そして、インタフェース論理部５は、検出信号を受けて制御部４にリセット信号を出力する。
【００３５】
制御部４は、インタフェース論理部５から出力されたリセット信号と、ホスト機から出力されたコマンドＣＭＤとがいずれも入力されることによって、ＣＰＵ４ｃのイニシャライズが行われる。
【００３６】
そして、制御部４に設けられたすべてのレジスタを初期化する（ステップＳ１０４）、その後、制御部４は、リード／ライト動作において該制御部４が用いるインタフェース論理部５のレジスタを初期化する（ステップＳ１０５）。
【００３７】
続いて、ファームウェアにおける内部変数を初期化し（ステップＳ１０６）、フラッシュメモリ２のチップ数、および容量をそれぞれ確認する（ステップＳ１０７）。
【００３８】
また、コントローラ３は、フラッシュメモリ２にアクセスして該フラッシュメモリ２が書き込み／読み出し可能か否かを判断する（ステップＳ１０８）。
【００３９】
このステップＳ１０８の処理は、コントローラ３が、フラッシュメモリ２にアクセスして該フラッシュメモリ２に格納されているフラッシュ確認データＦＤを読み出す。
【００４０】
ＣＰＵ４ｃは、フラッシュメモリ２から読み出したフラッシュ確認データＦＤと予めＲＯＭ３ａに格納されている動作確認データＦＤ１1 とを比較し、これらフラッシュ確認データＦＤと動作確認データＦＤ１1 とが同じであれば、ＣＰＵ４ｃは、フラッシュメモリ２が読み出し可能と判断する。
【００４１】
フラッシュメモリ２が読み出し可能の場合、ＲＯＭ４ａに格納されている書き込み確認データＦＤ１2 をフラッシュメモリ２に書き込んだ後、該フラッシュメモリ２に書き込まれた書き込み確認データＦＤ１2 を再び読み出し、この読み出した書き込み確認データＦＤ１2 とＲＯＭ４ａの書き込み確認データＦＤ１2 とを比較する。
【００４２】
そして、フラッシュメモリ２に書き込まれた書き込み確認データＦＤ１2 とＲＯＭ４ａの書き込み確認データＦＤ１2 とが一致すると、ＣＰＵ４ｃは、フラッシュメモリ２が正常動作していると判断する。
【００４３】
これらのデータ比較によって、より信頼性の高いフラッシュメモリ２の動作チェックを行うことが可能となる。
【００４４】
その後、追加変更のファームウェアがフラッシュメモリ２に格納されているか否かを確認し、追加変更のファームウェアが該フラッシュメモリ２に格納されている場合には、そのファームウェアを読み出す、いわゆるファームオンフラッシュリード動作を行う（ステップＳ１０９）。
【００４５】
さらに、コントローラ３は、フラッシュメモリ２のシステム領域に格納されているＣＩＤ／ＣＳＤをそれぞれ読み出す（ステップＳ１１０）。ＣＩＤは、メモリカード１にそれぞれ割り付けられたシリアルナンバであり、該メモリカード１を選択するための相対アドレスを割り振るために用いられる。
【００４６】
ＣＳＤは、対応しているＭＭＣＡスペックバージョン、カード容量、アクセス時間、転送単位ブロック長などのメモリカード１に関係する諸情報を示すデータである。
【００４７】
そして、制御部４は、バッファ９のデータ書き込み／読み出しを行い、該バッファ９のテストを行った後（ステップＳ１１１）、不良セクタの代替登録ブロックのテーブルを作成し、ＲＡＭ７などの登録する（ステップＳ１１２）。また、ステップＳ１１１の処理は、時間短縮のためにスキップしてもよい。
【００４８】
その後、パスワード、ライトプロテクトのデータを読み出し、メモリカード１にパスワード、あるいはライトプロテクトされている領域があるか否かを確認し、ＲＡＭ７に登録する（ステップＳ１１３）。
【００４９】
これにより、メモリカード１を初期設定するパワーオンリセット動作が終了となる。また、これらステップＳ１０８〜Ｓ１１２の処理においてエラーが発生した際には、ＣＰＵ４ｃは、インタフェース論理部５のレジスタ５ａにリセット処理異常データ（Ｌｏレベル）を設定し（ステップＳ１１４）、その後、該コントローラ３はスリープモードになる（ステップＳ１１５）。
【００５０】
このスリープモードの際、すなわち、レジスタ５ａにリセット処理異常データ（ここでは、Ｌｏレベル）が設定されている間にコマンドＣＭＤがホスト機から出力された場合（ステップＳ１１６）、インタフェース論理部５がコントローラ３にリセット信号を出力し、ステップＳ１０４〜Ｓ１１２の処理が再実行される。
【００５１】
これらステップＳ１０４〜Ｓ１１２の処理において、エラーがない場合には、ステップＳ１１３の処理の後、メモリカード１のパワーオンリセット動作が終了となる。
【００５２】
また、ステップＳ１０４〜Ｓ１１２の処理において、再びエラーが発生した際には、再度Ｓ１１４〜Ｓ１１６の処理が実行される。これらステップＳ１０４〜Ｓ１１２，Ｓ１１４〜Ｓ１１６の処理は、エラーが発生しなくなるまで繰り返し行われることになる。
【００５３】
次に、メモリカード１におけるパワーオンリセット処理について、図３のホスト機から供給される電源電圧ＶＣＣの電圧レベルの遷移図、および図４のパワーオンリセット処理における各部の状態遷移を示す説明図を用いて説明する。ここでは、２回目のパワーオンリセット処理によってメモリカード１の初期設定動作が完了した場合について記載する。
【００５４】
また、図４においては、上方から下方にかけて、コントローラ３に入力されるリセット信号、コントローラ３の動作、フラッシュメモリ２の動作、インタフェース論理部５のレジスタ５ａの設定状況、ホスト機から出力されるコマンド、ならびにメモリカード１からホスト機に対して返されるコマンド毎に規定されたフォーマットのレスポンスにおける遷移をそれぞれ示している。
【００５５】
まず、メモリカード１がホスト機のメモリスロットに挿入され、インタフェース論理部５が動作可能な電圧となり、該インタフェース論理部５のイニシャライズが終了すると、ホスト機から、メモリカード１の動作可能な電圧範囲のチェック、および該メモリカード１の内部処理を終了したかをチェックするコマンドＣＭＤが出力される。
【００５６】
このコマンドＣＭＤを受けて、インタフェース論理部５は、ホスト機に対して’Ｂｕｓｙ’のレスポンスを返すとともに、コントローラ３にリセット信号を出力する。また、インタフェース論理部５は、レジスタ５ａにＨｉレベルの信号を設定する。
【００５７】
さらに、コマンドＣＭＤは、’Ｒｅａｄｙ’のレスポンスが返されるまで、’Ｂｕｓｙ’のレスポンスからある期間毎に繰り返しホスト機から出力されている。
【００５８】
そして、コントローラ３は、インタフェース論理部５のリセット信号を受けてリセット処理を行う。このリセット処理とは、図２のステップＳ１０４〜Ｓ１０７の処理である。
【００５９】
その後、コントローラ３は、フラッシュメモリ２にアクセスしてシステム読み出し処理を実行する。ここで、システム読み出し処理とは、図２のステップＳ１０８〜Ｓ１１３の処理である。
【００６０】
このシステム読み出し処理の期間では、図３に示すように、電源電圧ＶＣＣの電圧レベルがフラッシュメモリ２の動作電圧範囲に到達しておらず、不安定な動作電圧レベルとなっており、システム読み出し処理においてエラーが発生し、リセットが失敗となる。
【００６１】
このリセット失敗により、ＣＰＵ４ｃは、インタフェース論理部５のレジスタ５ａにリセット処理異常データを設定するとともに、コントローラ３はスリープモードとなる。
【００６２】
このスリープモード中にホスト機から出力されたコマンドＣＭＤをコントローラ３が受けると、再びインタフェース論理部５は、ホスト機に対して’Ｂｕｓｙ’のレスポンスを返すとともに、コントローラ３にリセット信号を出力し、かつレジスタ５ａをＨｉレベルに設定する。
【００６３】
そして、インタフェース論理部５のリセット信号を受けたコントローラ３は、ステップＳ１０４〜Ｓ１０７（図２）のリセット処理を行う。このリセット処理の終了後、コントローラ３は、フラッシュメモリ２にアクセスし、ステップＳ１０８〜Ｓ１１３（図２）のシステム読み出し処理を実行する。
【００６４】
２回目のシステム読み出し処理の期間においては、電源電圧ＶＣＣの電圧レベルが、図３に示すようにフラッシュメモリ２の動作電圧に到達しているので、システム読み出し処理がエラーなく実行され、パワーオンリセット処理が成功となる。
【００６５】
これにより、メモリカード１は初期状態に設定されたことになり、ホスト機から３回目のコマンドＣＭＤが入力された際には、コントローラ３から、’Ｒｅａｄｙ’のレスポンスが該ホスト機に返されることになる。
【００６６】
よって、メモリカード１は、パワーオンリセット処理が成功するまでリトライを繰り返すので、ユーザによる電源電圧ＶＣＣの遮断、再投入などを行う行為を不要にすることができ、使い勝手を向上することができる。
【００６７】
ここで、フラッシュメモリ２におけるフラッシュ確認データＦＤの書き込みについて、図５のフローチャートを用いて説明する。このフラッシュ確認データＦＤは、メモリカード１の出荷前の選別工程にいて書き込みが行われる。
【００６８】
まず、メモリカード１が、エミュレータなどのホスト機に搭載されて電源電圧ＶＣＣが供給されると、該ホスト機からコマンドＣＭＤが入力され（ステップＳ２０１）、メモリカード１はパワーオンリセット処理を実行する（ステップＳ２０２）。
【００６９】
この場合、フラッシュメモリ２には、フラッシュ確認データＦＤ、ＣＩＤ／ＣＳＤ、ならびにパスワード、ライトプロテクトなどのデータが書き込まれていないためにパワーオンリセット処理が失敗となり（ステップＳ２０３）、ホスト機からのコマンドＣＭＤ待ち状態となる（ステップＳ２０４）。
【００７０】
そして、ホスト機からパワーオンリセット処理をスキップするデバッグコマンドの１つであるパワーオンリセット処理スキップコマンドを発行し（ステップＳ２０５）、メモリカード１がパワーオンリセット処理を正常終了した状態に移行させる。
【００７１】
デバッグコマンドは、カードベンダがメモリカード１のシステム情報の書き換え、および不良解析などに使用するコマンドであり、デバッグモードの移行時において、パワーオンリセット処理をスキップすることができる。
【００７２】
その後、ホスト機から同じくデバックコマンドの１つであるフラッシュ確認データ書き込みコマンドを発行し（ステップＳ２０６）、フラッシュ確認データＦＤをメモリカード１に送信する。
【００７３】
メモリカード１がホスト機からフラッシュ確認データＦＤを受信すると（ステップＳ２０７）、フラッシュメモリ２のある領域にフラッシュ確認データＦＤが書き込まれる（ステップＳ２０８）。
【００７４】
また、ＣＩＤ／ＣＳＤ、およびパスワード、ライトプロテクトなどのデータも、ステップＳ２０７〜２０９の処理と同様に、フラッシュメモリ２のある領域に書き込まれる。
【００７５】
それにより、本実施の形態によれば、ホスト機から供給される電源電圧ＶＣＣが不安定な場合であっても、メモリカード１を初期状態に設定することができるので、該メモリカード１の信頼性を大幅に向上することができる。
【００７６】
また、本実施の形態では、メモリカード１の初期状態の設定が成功するまで、繰り返しパワーオンリセット処理を実行する構成としたが、初期状態の設定が失敗した際のパワーオンリセット処理に回数制限を設けるようにしてもよい。
【００７７】
この場合、インタフェース論理部５のレジスタ５ａは、リセット処理異常データが設定されるビットの他に、パワーオンリセット処理の実行回数を設定する複数の実行回数設定ビットを備えたものとする。
【００７８】
そして、初期状態の設定が失敗する毎に実行回数設定ビットにデータを設定し、すべてのビットが設定された際には、すなわち任意の回数の初期状態の設定が失敗した場合、ホスト機からコマンドＣＭＤの要求があってもパワーオンリセット処理を実行しないものとする。
【００７９】
さらに、最初のパワーオンリセット処理に失敗した際に、２回目のパワーオンリセット処理からは、ステップＳ１０４〜Ｓ１０７（図２）のリセット処理をスキップし、ステップＳ１０８〜Ｓ１１３（図２）のシステム読み出し処理から開始するようにしてもよい。
【００８０】
この場合も、レジスタ５ａは、リセット処理異常データが設定されるビットの他に、スキップデータが設定できるスキップデータ用ビットを有し、最初のパワーオンリセット処理に失敗した際に、スキップデータ用ビットを設定する。
【００８１】
スキップデータ用ビットが設定されると、インタフェース論理部５は、２回目以降のパワーオンリセット処理時にステップＳ１０４〜Ｓ１０７のリセット処理をスキップし、ステップＳ１０８〜Ｓ１１３（図２）のシステム読み出し処理から開始する。
【００８２】
それにより、リトライした際のパワーオンリセット処理に必要な時間を短縮することができる。
【００８３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８４】
たとえば、前記実施の形態においては、フラッシュメモリの読み出し／書き込み動作を確認する確認用データを予めＲＯＭに格納した場合について記載したが、この確認用データは、ホスト機から出力されるコマンドに付随いて、該ホスト機から出力する構成としてもよい。
【００８５】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８６】
（１）不揮発性半導体メモリと不揮発性記憶部とに予め格納された動作確認データを比較するので、高精度に不揮発性半導体メモリの動作を確認することができる。
【００８７】
（２）また、メモリカードが初期設定されるまで、設定コマンドに応じて初期設定動作を繰り返すので、外部から供給される電源電圧が不安定な場合であっても、メモリカードを確実に初期設定することができる。
【００８８】
（３）上記（１）、（２）により、互換性を高めることができるとともに、メモリカードの信頼性を大幅に向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるメモリカードのブロック図である。
【図２】図１のメモリカードにおけるパワーオンリセット処理のフローチャートである。
【図３】図１のメモリカードに供給される電源電圧レベルの遷移図である。
【図４】図１のメモリカードのパワーオンリセット処理における各部の状態遷移を示した説明図である。
【図５】図１のメモリカードに設けられたフラッシュメモリにフラッシュ確認データを書き込み際のフローチャートである。
【符号の説明】
１ メモリカード
２ フラッシュメモリ（不揮発性半導体メモリ）
３ コントローラ
４ 制御部（制御手段）
４ａ ＲＯＭ（記憶部、不揮発性記憶部）
４ｂ ＲＡＭ（揮発性記憶部）
ＣＰＵ（処理装置）４ｃ
５ インタフェース論理部
５ａ レジスタ（データ記憶部）
６ 電源検出回路
７ ＲＡＭ（揮発性記憶部）
８ クロック生成部
９ バッファ
ＦＤ フラッシュ確認データ（動作確認データ）
ＦＤ１ 確認用データ
ＦＤ１1 動作確認用データ（比較用動作確認データ）
ＦＤ１2 書き込み確認データ
ＣＭＤ コマンド（設定コマンド）
Claims (2)
- 外部より動作電圧が供給され、前記動作電圧の供給開始から一定期間後に一定以上の電圧に上昇するものであり、ある記憶領域に動作確認データが格納された不揮発性半導体メモリと、
前記不揮発性半導体メモリから読み出した動作確認データを比較する比較用動作確認データが格納された記憶部と、前記動作電圧の供給開始後の初期設定動作において、前記不揮発性半導体メモリから読み出した動作確認データと前記記憶部の比較用動作確認データとを比較し、前記不揮発性半導体メモリの動作確認を行う処理装置とを設け、外部より動作指示信号と前記動作電圧とが供給され、前記動作指示信号に応じて、前記不揮発性半導体メモリにデータの書き込み、もしくは読み出しの動作指示を行う制御手段とを備え、
前記制御手段に、異常データを記憶するデータ記憶部を設け、
前記処理装置は、前記不揮発性半導体メモリから読み出した動作確認データと前記記憶部の比較用動作確認データとの比較に異常がある際に、前記データ記憶部に異常データを設定し、初期設定動作を中断して前記制御手段をスリープモードに設定するとともに、前記データ記憶部に異常データが設定されている期間中、外部から初期設定終了を確認する設定コマンドを受け取った場合には、初期設定動作を実行することを特徴とするメモリカード。 - 外部より動作電圧が供給され、前記動作電圧の供給開始から一定期間後に一定以上の電圧に上昇する不揮発性半導体メモリと、外部より動作指示信号と前記動作電圧とが供給され、前記動作指示信号に応じて、前記不揮発性半導体メモリにデータの書き込み、もしくは読み出しの動作指示を行う制御手段とを有したメモリカードであって、
前記不揮発性半導体メモリのある記憶領域には、動作確認データが格納され、
前記制御手段は、
制御プログラムに基づいて所定の処理を行う処理装置と、
前記処理装置を動作させる制御プログラムを格納した不揮発性記憶部と、
入出力データ、および演算データなどを一時的に格納する揮発性記憶部と、
外部から入出力される各種動作を指示するコマンドを受けるとともに、これらの動作に必要なデータの入出力を行うインタフェース論理部とを備え、
前記不揮発性記憶部のある領域には、前記不揮発性半導体メモリから読み出した動作確認データと比較する比較用動作確認データが格納され、前記処理装置は、初期設定動作において、前記不揮発性半導体メモリから読み出した動作確認データと前記不揮発性記憶部の比較用動作確認データとを比較し、
前記インタフェース論理部に、異常データを記憶するデータ記憶部を設け、前記処理装置は、前記不揮発性半導体メモリから読み出した動作確認データと前記不揮発性記憶部の比較用動作確認データとの比較に異常がある際に、前記データ記憶部に異常データを設定し、初期設定動作を中断して前記制御手段をスリープモードに設定するとともに、前記データ記憶部に異常データが設定されている期間中に外部から初期設定終了を確認する設定コマンドを受け取った場合には、初期設定動作を実行することを特徴とするメモリカード。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278138A JP4173297B2 (ja) | 2001-09-13 | 2001-09-13 | メモリカード |
| CNB02817898XA CN100412894C (zh) | 2001-09-13 | 2002-05-08 | 存储卡及其初始化设置方法 |
| PCT/JP2002/004460 WO2003025848A1 (fr) | 2001-09-13 | 2002-05-08 | Carte memoire et son procede d'installation initiale |
| US10/484,043 US7305589B2 (en) | 2001-09-13 | 2002-05-08 | Memory card and its initial setting method |
| CN2007101487895A CN101197191B (zh) | 2001-09-13 | 2002-05-08 | 存储卡及其初始化设置方法 |
| KR10-2004-7003714A KR20040044913A (ko) | 2001-09-13 | 2002-05-08 | 메모리 카드 및 그 초기 설정 방법 |
| US11/877,500 US7549086B2 (en) | 2001-09-13 | 2007-10-23 | Memory card and its initial setting method |
| US12/412,117 US8051331B2 (en) | 2001-09-13 | 2009-03-26 | Memory card and its initial setting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278138A JP4173297B2 (ja) | 2001-09-13 | 2001-09-13 | メモリカード |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008104503A Division JP2008186481A (ja) | 2008-04-14 | 2008-04-14 | メモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003085508A JP2003085508A (ja) | 2003-03-20 |
| JP4173297B2 true JP4173297B2 (ja) | 2008-10-29 |
Family
ID=19102549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001278138A Expired - Fee Related JP4173297B2 (ja) | 2001-09-13 | 2001-09-13 | メモリカード |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7305589B2 (ja) |
| JP (1) | JP4173297B2 (ja) |
| KR (1) | KR20040044913A (ja) |
| CN (2) | CN100412894C (ja) |
| WO (1) | WO2003025848A1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7607177B2 (en) * | 2004-02-23 | 2009-10-20 | Micron Technology, Inc. | Secure compact flash |
| DE102005022610A1 (de) * | 2004-05-12 | 2005-12-08 | Samsung Electronics Co., Ltd. | Speichersystem, Schaltkreis sowie Verfahren zum Laden von Daten |
| US7258100B2 (en) * | 2004-08-03 | 2007-08-21 | Bruce Pinkston | Internal combustion engine control |
| US20060036803A1 (en) * | 2004-08-16 | 2006-02-16 | Mori Edan | Non-volatile memory device controlled by a micro-controller |
| JP2006276967A (ja) * | 2005-03-28 | 2006-10-12 | Renesas Technology Corp | 半導体装置 |
| CN100373404C (zh) * | 2005-09-13 | 2008-03-05 | 北京中星微电子有限公司 | 一种初始化存储卡的方法 |
| CN100465909C (zh) * | 2006-06-02 | 2009-03-04 | 上海思必得通讯技术有限公司 | 产品中闪存初始化过程遍历数据进行查错的方法 |
| CN100465910C (zh) * | 2006-06-02 | 2009-03-04 | 上海思必得通讯技术有限公司 | 对产品中闪存数据的防错、纠错方法 |
| JP2007334813A (ja) * | 2006-06-19 | 2007-12-27 | Nec Electronics Corp | メモリ制御回路及びデータ書き換え方法 |
| KR100884239B1 (ko) | 2007-01-02 | 2009-02-17 | 삼성전자주식회사 | 메모리 카드 시스템 및 그것의 백그라운드 정보 전송 방법 |
| KR100855994B1 (ko) * | 2007-04-04 | 2008-09-02 | 삼성전자주식회사 | 플래시 메모리 장치 및 그 구동방법 |
| CN101425336B (zh) * | 2007-11-01 | 2011-05-25 | 英华达（上海）科技有限公司 | 烧录与比对方法 |
| US7711869B1 (en) * | 2007-12-20 | 2010-05-04 | Emc Corporation | Method for communicating plural signals generated at a source to a remote destination through a single wire |
| US7969803B2 (en) * | 2008-12-16 | 2011-06-28 | Macronix International Co., Ltd. | Method and apparatus for protection of non-volatile memory in presence of out-of-specification operating voltage |
| US8495423B2 (en) | 2009-08-11 | 2013-07-23 | International Business Machines Corporation | Flash-based memory system with robust backup and restart features and removable modules |
| US8578086B2 (en) * | 2009-09-25 | 2013-11-05 | Intel Corporation | Memory link initialization |
| US20120092044A1 (en) * | 2010-10-13 | 2012-04-19 | Ability Enterprise Co., Ltd. | Circuit for swapping a memory card in an electronic device |
| CN102520222A (zh) * | 2011-10-28 | 2012-06-27 | 宁波三星电气股份有限公司 | 电能表系统抗干扰控制方法 |
| KR102031661B1 (ko) * | 2012-10-23 | 2019-10-14 | 삼성전자주식회사 | 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법 |
| CN103927131B (zh) * | 2014-03-25 | 2017-02-15 | 四川和芯微电子股份有限公司 | 同步闪存u盘的启动方法及其控制系统 |
| KR101445105B1 (ko) * | 2014-05-16 | 2014-10-06 | 주식회사 피앤티세미 | 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치 |
| CN106683703B (zh) * | 2017-03-15 | 2023-09-15 | 珠海零边界集成电路有限公司 | 一种数据读取方法、集成电路及芯片 |
| BE1025127B1 (de) * | 2017-04-10 | 2018-11-16 | Phoenix Contact Gmbh & Co | Kommunikationssystem zur seriellen Kommunikation zwischen Kommunikationsgeräten |
| KR102501695B1 (ko) * | 2018-01-15 | 2023-02-21 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
| US10305470B1 (en) * | 2018-07-09 | 2019-05-28 | Winbond Electronics Corp. | Circuit for recovering from power loss and electronic device using the same circuit and method thereof |
| CN109036494A (zh) * | 2018-07-20 | 2018-12-18 | 江苏华存电子科技有限公司 | 一种快速检测闪存瑕疵的方法 |
| CN110838312B (zh) * | 2018-08-17 | 2023-03-24 | 华邦电子股份有限公司 | 用于电力损耗恢复的电路及使用此电路的装置与其方法 |
| CN110162438B (zh) * | 2019-05-30 | 2024-03-26 | 上海市信息网络有限公司 | 仿真调试装置和仿真调试方法 |
| US10825542B1 (en) * | 2019-09-12 | 2020-11-03 | Silicon Motion, Inc. | Method for efficiently checking storage units of flash memory of flash memory device and corresponding electronic device executing the method |
| CN110704263A (zh) * | 2019-09-19 | 2020-01-17 | 京微齐力(北京)科技有限公司 | 一种Flash读操作上电完成检测方法 |
| CN112347524B (zh) * | 2020-10-13 | 2024-07-02 | 深圳市宏旺微电子有限公司 | 闪存编程方法、装置及电子设备 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4414665A (en) * | 1979-11-21 | 1983-11-08 | Nippon Telegraph & Telephone Public Corp. | Semiconductor memory device test apparatus |
| JPS60247942A (ja) * | 1984-05-23 | 1985-12-07 | Advantest Corp | 半導体メモリ試験装置 |
| JPS61278992A (ja) | 1985-06-04 | 1986-12-09 | Toppan Moore Co Ltd | 故障検査機能を備えたｉｃカ−ド |
| JPH06214897A (ja) * | 1992-12-14 | 1994-08-05 | E Syst Inc | 誤り状態検出時に周辺装置に記憶したデータの損失を最少にする方法 |
| US5301161A (en) * | 1993-01-12 | 1994-04-05 | Intel Corporation | Circuitry for power supply voltage detection and system lockout for a nonvolatile memory |
| US5710741A (en) * | 1994-03-11 | 1998-01-20 | Micron Technology, Inc. | Power up intialization circuit responding to an input signal |
| JPH08129631A (ja) | 1994-11-01 | 1996-05-21 | Dainippon Printing Co Ltd | Ｉｃカード及びｉｃカード発行装置 |
| JP3625879B2 (ja) | 1994-11-02 | 2005-03-02 | 大日本印刷株式会社 | メモリチェック機能をもった情報記録媒体 |
| FR2745924B1 (fr) * | 1996-03-07 | 1998-12-11 | Bull Cp8 | Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre |
| US5831460A (en) * | 1997-02-26 | 1998-11-03 | Xilinx, Inc. | Power-on reset circuit with separate power-up and brown-out trigger levels |
| US5883532A (en) * | 1997-03-25 | 1999-03-16 | Analog Devices, Inc. | Power-on reset circuit based upon FET threshold level |
| US5898634A (en) * | 1997-06-17 | 1999-04-27 | Micron Technology, Inc. | Integrated circuit with supply voltage detector |
| JP2000021193A (ja) * | 1998-07-01 | 2000-01-21 | Fujitsu Ltd | メモリ試験方法及び装置並びに記憶媒体 |
| US6157579A (en) * | 1998-07-31 | 2000-12-05 | Stmicroelectronics S.R.L. | Circuit for providing a reading phase after power-on-reset |
| KR100308479B1 (ko) * | 1998-08-11 | 2001-11-01 | 윤종용 | 컴퓨터 시스템 내에서 부트-업 메모리로 사용되는 플래시 메모리 장치 및 그것의 데이터 읽기 방법 |
| FR2784763B1 (fr) * | 1998-10-16 | 2001-10-19 | Gemplus Card Int | Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees |
| JP3895925B2 (ja) * | 1998-11-05 | 2007-03-22 | エルピーダメモリ株式会社 | 半導体記憶装置とテストシステム |
| JP2000215112A (ja) * | 1998-11-20 | 2000-08-04 | Sony Computer Entertainment Inc | 電子機器及び低電圧検出方法 |
| JP2001222690A (ja) | 2000-02-08 | 2001-08-17 | Nec Infrontia Corp | Ｐｏｓ装置におけるｉｃカードの情報処理方法 |
| US6629047B1 (en) * | 2000-03-30 | 2003-09-30 | Intel Corporation | Method and apparatus for flash voltage detection and lockout |
| JP4601119B2 (ja) * | 2000-05-02 | 2010-12-22 | 株式会社アドバンテスト | メモリ試験方法・メモリ試験装置 |
| US7310760B1 (en) * | 2002-12-11 | 2007-12-18 | Chung Sun | Apparatus and method for initializing an integrated circuit device and activating a function of the device once an input power supply has reached a threshold voltage |
-
2001
- 2001-09-13 JP JP2001278138A patent/JP4173297B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-08 US US10/484,043 patent/US7305589B2/en not_active Expired - Fee Related
- 2002-05-08 CN CNB02817898XA patent/CN100412894C/zh not_active Expired - Fee Related
- 2002-05-08 WO PCT/JP2002/004460 patent/WO2003025848A1/ja active Application Filing
- 2002-05-08 CN CN2007101487895A patent/CN101197191B/zh not_active Expired - Fee Related
- 2002-05-08 KR KR10-2004-7003714A patent/KR20040044913A/ko not_active Application Discontinuation
-
2007
- 2007-10-23 US US11/877,500 patent/US7549086B2/en not_active Expired - Fee Related
-
2009
- 2009-03-26 US US12/412,117 patent/US8051331B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20080059852A1 (en) | 2008-03-06 |
| US20090187703A1 (en) | 2009-07-23 |
| US20040255205A1 (en) | 2004-12-16 |
| CN100412894C (zh) | 2008-08-20 |
| US8051331B2 (en) | 2011-11-01 |
| WO2003025848A1 (fr) | 2003-03-27 |
| US7549086B2 (en) | 2009-06-16 |
| CN101197191A (zh) | 2008-06-11 |
| CN1554069A (zh) | 2004-12-08 |
| US7305589B2 (en) | 2007-12-04 |
| KR20040044913A (ko) | 2004-05-31 |
| CN101197191B (zh) | 2010-09-15 |
| JP2003085508A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4173297B2 (ja) | メモリカード | |
| US7061799B2 (en) | Nonvolatile semiconductor memory device | |
| US6851018B2 (en) | Exchanging operation parameters between a data storage device and a controller | |
| JP4129381B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4991811B2 (ja) | 不揮発性半導体記憶装置及びその試験方法 | |
| US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
| US7007140B2 (en) | Storage device, storage device controlling method, and program | |
| CN110335635B (zh) | 用来管理一记忆装置的方法以及记忆装置与控制器 | |
| US8386694B2 (en) | Memory device, its access method, and memory system | |
| JP2002342164A (ja) | 記憶装置及びデータ処理装置並びに記憶部制御方法 | |
| US20080133860A1 (en) | Memory card and initialization setting method thereof | |
| JP3154892B2 (ja) | Ｉｃメモリカードおよびそのｉｃメモリカードの検査方法 | |
| JP4294894B2 (ja) | メモリカード | |
| US20080155309A1 (en) | Memory card and debugging method employed by the same | |
| JP2008186481A (ja) | メモリカード | |
| US20080301355A1 (en) | Flash memory information reading/writing method and storage device using the same | |
| JP2008251154A (ja) | 不揮発性半導体記憶装置 | |
| JP4656063B2 (ja) | メモリカードの特定方法 | |
| JP4324149B2 (ja) | エミュレータ及びそれを用いた開発支援システム | |
| Bronstad | The Green Light | |
| JP2005234928A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080813 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |