JP4151258B2 - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置 Download PDFInfo
- Publication number
- JP4151258B2 JP4151258B2 JP2001340683A JP2001340683A JP4151258B2 JP 4151258 B2 JP4151258 B2 JP 4151258B2 JP 2001340683 A JP2001340683 A JP 2001340683A JP 2001340683 A JP2001340683 A JP 2001340683A JP 4151258 B2 JP4151258 B2 JP 4151258B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- period
- data
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はプラズマディスプレイ装置に関するものである。
【０００２】
【従来の技術】
近年、プラズマディスプレイ装置においては大型化、高精細化が進む傾向にあるため、プラズマディスプレイ装置に駆動回路が高速化しても、より安定した表示動作が要求される。
【０００３】
従来、プラズマディスプレイ装置の安定動作を目的とした駆動方法としては、各種のものが知られており、以下のその一例について図７〜図１０を用いて説明する。
【０００４】
図７に示すように、プラズマディスプレイパネル（以下ＰＤＰという）１を用いたプラズマディスプレイ装置は、２値表示が基本であるため、多階調画像を表示する場合、駆動電極タイミング発生回路２が入力画像信号３の１フィールド分を複数のサブフィールドに分割し、それぞれのサブフィールドに所定の輝度重みをもたせて各サブフィールド毎の発光をオン制御またはオフ制御するサブフィールド信号に変換して階調表示を行う。なお、各サブフィールド画像は２値画像である。
【０００５】
さらに、駆動電極タイミング発生回路２は、各々のサブフィールドを初期化期間、アドレス期間及び表示期間とに分け、アドレス・表示電極駆動回路４と表示電極駆動回路５とデータ電極駆動回路６に各種駆動タイミング信号を出力する。このうち実際に表示が行われるのは表示期間だけで、アドレス期間には表示は行われない。なお、７はアドレス・表示電極のタイミング信号、８は表示電極のタイミング信号、９はアドレス・表示電極の駆動信号、１０は表示電極の駆動信号、１１は直列に並んだデータ信号、１２，１３は第１クロック信号及び第２クロック信号、１４はデータ電極の駆動信号である。
【０００６】
また、図８〜図１０に図７に示すプラズマディスプレイ装置の動作を説明するための各種信号のタイミングを示しており、図８には入力画像信号３、データ電極駆動信号１４、アドレス・表示電極駆動信号９、表示電極駆動信号１０の各信号において、初期化期間ｔｒ１〜ｔｒｎ、アドレス期間ｔａ１〜ｔａｎ、表示期間ｔｗ１〜ｔｗｎにおけるタイミングを示し、図９にはデータ電極駆動信号１４、アドレス・表示電極駆動信号９のタイミングに対する直列データ信号１１、第１、第２クロック信号１２，１３の各タイミングを示し、図１０には入力画像信号の垂直周波数を６５Ｈｚ、６０Ｈｚの場合の１フィールド期間における各サブフィールドの初期化期間ｔｒ１〜ｔｒｎ、アドレス期間ｔａ１〜ｔａｎ、表示期間ｔｗ１〜ｔｗｎのタイミングを示している。
【０００７】
初期化期間では、まずすべての放電セルに対して、壁電荷を取り除くために、プラズマ放電を発生させ、これにより放電セルを初期化する。
【０００８】
その後、サブフィールド順序に対応したサブフィールド画像に応じて選択した放電セルのみに書き込み放電を発生させて壁電荷を蓄積する。壁電荷の蓄積がすべてのアドレス・表示電極に対して終了した後、表示期間に移行する。
【０００９】
表示期間では、すべての放電セルに対して表示パルスを印加することになるが、その時点で壁電荷の蓄積されているセルのみが選択的にプラズマ放電を発生し、表示光を得る。表示パルスの数と発光パルス数は一致し、発光パルス数は各サブフィールドの輝度重みに比例している。この初期化期間、アドレス期間及び表示期間はサブフィールドの数だけ繰り返され、１フィールドの合計の発光パルス数は入力信号のレベルに比例することになる。
【００１０】
なお、各サブフィールドの初期化期間及びアドレス期間は一定値であり、１フィールドの初期化期間とアドレス期間の合計値は、サブフィールド数が多くなるにつれて大きくなる。
【００１１】
また従来の構成では、対向する入力画像信号３の垂直周波数が最も高い周波数、すなわち対応する入力画像信号３の１フィールド期間が最も短い条件で各サブフィールドのアドレス期間を設定し、垂直周波数がより低い条件下でも図８や図１０に示すようにアドレス期間を一定に固定することで、水平画素データを直列に並べたデータ信号１１と、この直列データ信号１１を水平方向に並列に並んだデータ電極に印加するデータ電極駆動信号１４に変換するためのデータ転送用の２種類のクロック信号である第１クロック信号１２及び第２クロック信号１３の周期を、入力画像信号３が対応する全ての垂直周波数において一定にすることができる。
【００１２】
【発明が解決しようとする課題】
しかしながら従来の構成では、対応する垂直周波数が最も高い周波数、すなわち対応する１フィールド期間が最も短い条件で各サブフィールドのアドレス期間を固定しているため、データ電極駆動回路６に入力する直列に並んだデータ信号１１のデータ数が増えると、データを取り込むためのクロック周波数が高くなり、データ電極駆動回路６の消費電力が増加するとともに、データ電極駆動回路６の不要輻射が増加するという問題点を有している。
【００１３】
本発明はこのような課題に鑑みなされたもので、データ電極駆動回路の消費電力を低減させるとともに、不要輻射を低減することを目的とする。
【００１４】
【課題を解決するための手段】
この課題を解決するために本発明は映像信号の各１フィールド期間から周期が最も短い基準となる１フィールド期間を差し引いて映像信号の各１フィールド期間内にできる残り時間を求め、その残り時間を各フィールドの各サブフィールドのアドレス期間に振り分けるように構成したものである。
【００１５】
【発明の実施の形態】
すなわち、本発明の請求項１に記載の発明は、プラズマディスプレイパネルにデータ電極駆動信号を出力するデータ電極駆動回路、アドレス・表示電極駆動信号を出力するアドレス・表示電極駆動回路、及び表示電極駆動信号を出力する表示電極駆動回路を備え、かつ映像信号の１フィールドを複数個のサブフィールドに分割し、各サブフィールド毎の発光をオン制御またはオフ制御するサブフィールド信号に変換して階調表示を行うプラズマディスプレイ装置において、前記映像信号の各１フィールド期間から周期が最も短い基準となる１フィールド期間を差し引いて前記映像信号の各１フィールド期間内にできる残り時間を求め、その残り時間を各フィールドの各サブフィールドアドレス期間に振り分けるアドレス期間可変部と、振り分けたアドレス期間の長さに応じてアドレス・表示電極駆動回路及び表示電極駆動回路から出力される駆動信号のタイミングを変更する駆動電極タイミング発生部と、振り分けたアドレス期間の長さに比例して１走査ラインのアドレス期間を長くするとともに、その１走査ラインのアドレス期間に比例して、前記駆動電極タイミング発生部から前記データ電極駆動回路に出力される直列に並んだデータ信号及びデータ転送用クロック信号の周期を長くするデータ電極タイミング可変部と、周期を長くした直列に並んだデータ信号とデータ転送用クロック信号の位相を比較し、比較した位相差に応じて前記直列に並んだデータ信号に対する前記データ転送用クロック信号の位相を可変することで前記直列に並んだデータ信号と前記データ転送用クロック信号の位相関係を一定に保持する手段とを設けたことを特徴とするものである。
【００１６】
また、請求項２に記載の発明は、アドレス期間可変部により振り分けたアドレス期間の長さに比例して駆動時間を長くしたアドレス・表示電極信号とデータ電極駆動信号の間で発生するプラズマディスプレイパネルのアドレス放電電流を検出し、かつ検出した放電電流と基準となるアドレス放電電流とを比較するとともに、比較した電流差に応じて前記データ電極駆動信号に対する前記アドレス・表示電極信号の位相を可変することにより前記データ電極駆動信号と前記アドレス・表示電極信号の位相関係を一定に保持する手段とを設けたことを特徴とするものである。
【００１７】
このような本発明の構成によって、映像信号の１フィールド期間を検出し、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を全てのアドレス期間に振り分け、振り分けたアドレス期間の長さに応じて各電極の駆動信号のタイミングを変更し、振り分けたアドレス期間の長さに比例して各サブフィールドの１走査ライン当たりのアドレス期間を長くすることで、データ電極駆動回路がデータを転送するためのクロック周波数を下げることができるため、データ電極駆動回路の消費電力を低減することができる。
【００１８】
また、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を各サブフィールドのアドレス期間に振り分け、振り分けたアドレス期間の長さに比例して周期を長くした直列に並んだデータ信号と２種類のデータ転送用クロック信号の位相差に応じて、直列に並んだデータ信号に対する２種類のデータ転送用クロック信号の位相を可変することにより、位相関係を一定に保持し各画素データを取り込むためのタイミングマージンを広く確保することができるため、誤点灯を防止することができる。
【００１９】
さらには、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を各サブフィールドのアドレス期間に振り分け、振り分けることで駆動時間を長くしたアドレス・表示電極信号とデータ電極駆動信号の間で発生するＰＤＰのアドレス放電電流を、基準となるアドレス放電電流との電流差に応じてデータ電流駆動信号に対するアドレス・表示電極信号の位相を可変することにより、位相関係を一定に保持し、各ＰＤＰに対応してアドレス放電状態を安定させることができるため、ＰＤＰの歩留まりを向上させることができる。
【００２０】
以下、本発明の実施の形態によるプラズマディスプレイ装置について図面を用いて説明する。
【００２１】
図１に本発明によるプラズマディスプレイ装置のブロック図を示しており、図１において、１〜１４は図７に示す従来の技術における各種機能ブロック及び各種信号と同一部分である。
【００２２】
図１に示すように、本発明は、入力画像信号３の１フィールド期間を検出した垂直期間検出信号２６を出力する垂直期間検出回路２１と、基準となる周期が最も短い１フィールド期間を示す最小駆動時間設定信号２７を出力する最小駆動時間設定回路２２と、映像信号の１フィールド期間を示す垂直期間検出信号２６から基準となる周期が最も短い１フィールド期間を示す最小駆動時間設定信号２７を差し引いた時にできる残り時間をアドレス期間可変信号２８として全てのアドレス期間に振り分けるアドレス期間可変回路２３と、振り分けるアドレス期間の長さに応じて各電極の駆動信号のアドレス・表示電極タイミング信号２９と表示電極タイミング信号３０のタイミングを変更する駆動電極タイミング発生回路２４と、振り分けるアドレス期間の長さに比例して１走査ラインのアドレス期間を長くするとともに、１走査ラインのアドレス期間に比例して直列に並んだ画素データである直列データ信号１１及びデータ転送用クロックである第１クロック信号１２と第２クロック信号１３の周期を長くした直列データ信号３１と第１クロック信号３２と第２クロック信号３３を出力するデータ電極タイミング可変回路２５とを備えている。
【００２３】
なお、３４は、アドレス・表示電極の駆動信号、３５は表示電極の駆動信号、３６はデータ電極の駆動信号である。
【００２４】
上記のように構成された図１のブロック図について、図２、図３を用いて以下その動作を説明する。
【００２５】
図２、図３において、初期化期間をｔｒ１〜ｔｒｎ、アドレス期間をｔａ１〜ｔａｎ、表示期間をｔｗ１〜ｔｗｎとする（ｎはサブフィールド数）。また、各サブフィールドのアドレス期間内の１走査ライン当たりのアドレス期間（以下単位アドレス期間という）をｔｂ１〜ｔｂｍとする（ｍは駆動ライン数）。また、単位アドレス期間内の１画素データの期間を（以下単位データ期間という）をｔｃ１〜ｔｃｋとする（ｋは直列に並んだ画素データ信号１本分のデータ数）。
【００２６】
入力画像信号３の最大の垂直周波数ｆｖを６５Ｈｚ、実際に入力する映像信号の垂直周波数ｆｖを６０Ｈｚ、表示ライン数を７６８ライン、駆動方法を上下２分割駆動し、サブフィールド数ｎ＝８、駆動ライン数ｍ＝３８４、直列に並んだ画素データ信号１本分のデータ数ｋ＝３６と設定した場合を例にして動作を説明する。
【００２７】
最初に、最小駆動時間設定回路２２は、入力画像信号３の最大垂直周波数が最大６５Ｈｚであるため、周期が最小の１フィールド期間が１５３８５μｓであることを示す最小駆動時間設定信号２７を出力する。
【００２８】
次に、垂直期間検出回路２１が、実際に駆動する入力画像信号３が入力されると、垂直周波数が６０Ｈｚであることから１フィールド期間が約１６６６７μｓであることを示す垂直期間検出信号２６を出力する。
【００２９】
次にアドレス期間可変回路２３が、前記垂直期間検出信号２６から前記最小駆動時間設定信号２７を差し引いて、１フィールド期間内にできる残り時間約１２８２μｓを算出し、残り時間の約１２８２μｓを８個の各サブフィールドのアドレス期間に平均して振り分けるアドレス期間可変信号２８を出力する。上記に示す入力条件では、各サブフィールドのアドレス期間に平均して振り分けられるアドレス期間可変信号２８は約１６０μｓとなる。
【００３０】
次に、駆動電極タイミング発生回路２４が、振り分けられたアドレス期間可変信号２８をもとにアドレス・表示電極タイミング信号２９、表示電極タイミング信号３０を変更して、アドレス・表示電極駆動信号３４、表示電極駆動信号３５の各サブフィールドのアドレス期間に約１６０μｓを追加する。
【００３１】
データ電極側では、データ電極タイミング可変回路２５が、振り分けられたアドレス期間可変信号２８をもとに、直列に並んだ画素データのデータ数に応じて直列データ信号１１、第１クロック信号１２、第２クロック信号１３の周期を長くした直列データ信号３１、第１クロック信号３２、第２クロック信号３３を出力してデータ電極駆動回路６に入力する。
【００３２】
仮に単位アドレス期間を２μｓ、データ電極駆動回路６に入力する直列に並んだ画素データ信号１本分のデータ数を３６とした場合、従来は直列データ信号１１、第１クロック信号１２、第２クロック信号１３の周期が約５６ｎｓとなるため、データ転送周波数は約１８ＭＨｚであった。
【００３３】
図１に示す構成によれば、アドレス期間可変回路２３で算出した約８３μｓを各サブフィールドのアドレス期間に振り分けることで、単位アドレス期間が約２．４μｓとなり、直列データ信号３１、第１クロック信号３２、第２クロック信号３３の周期が約６７ｎｓとなるため、データ転送周波数が約１５％低減した約１５ＭＨｚとなる。
【００３４】
よってデータ電極駆動回路６の駆動電力はデータ転送周波数に比例するため、約１５％の電力が低減できる。
【００３５】
また、垂直周波数がさらに低くなると、１フィールド期間がさらに長くなり、１フィールド期間内に発生する残り時間もさらに長くなるため電力削減の効果はさらに増加する。
【００３６】
このように図１において、垂直期間検出回路２１と、最小駆動時間設定回路２２と、アドレス期間可変回路２３と、駆動電極タイミング発生回路２４と、データ電極タイミング可変回路２５を設けることにより、映像信号の１フィールド期間を検出し、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を全てのアドレス期間に振り分け、振り分けたアドレス期間の長さに応じて各電極の駆動信号のタイミングを変更し、振り分けたアドレス期間の長さに比例して各サブフィールドの１走査ライン当たりのアドレス期間を長くすることで、データ電極駆動回路６が画素データを転送するクロック周波数を下げることができるため、データ電極駆動回路６の消費電力を低減することができるという有利な効果が得られる。
【００３７】
図４に本発明の実施の形態による全体構成を示しており、図１と同一部分については同一番号を付している。
【００３８】
図４に示すように本実施の形態においては、図１の構成に加え、直列データ信号３１と第１クロック信号３２との位相差を比較する位相比較回路４１と、位相比較回路４１で検出された位相差に応じて直列データ信号３１に対する第１クロック信号３２の位相を変えた第１位相可変クロック信号４７を出力する位相可変回路４３と、直列データ信号３１と第２クロック信号３３との位相差を比較する位相比較回路４２と、位相比較回路４２で検出された位相差に応じて直列データ信号３１に対する第２クロック信号３３の位相を変えた第２位相可変クロック信号４８を出力する位相可変回路４４を備えている。なお、４５は位相比較回路４１の出力信号、４６は位相比較回路４２の出力信号である。
【００３９】
上記のように構成された本発明の実施の形態について、図５を用いて以下その動作を説明する。
【００４０】
また、図５において直列データ信号３１の１画素データ期間内の第１位相可変クロック信号４７や第２位相可変クロック信号４８に対するセットアップ時間をｔｓ、ホールド時間をｔｈ、タイミングマージンをｔｄａとする。
【００４１】
入力画像信号３の最大垂直周波数を６５Ｈｚ、実際に入力する映像信号の垂直周波数を６０Ｈｚ、表示ライン数を７６８ライン、駆動方法を上下２分割駆動、サブフィールド数ｎ＝８、駆動ライン数ｍ＝３８４、直列に並んだ画素データ信号１本分のデータ数ｋ＝３６と設定した場合を例にして本発明の動作を説明する。
【００４２】
図１の例では、上記に示す駆動条件下で、従来に比べ単位アドレス時間が約０．４μｓ長い２．４μｓを確保しているため、従来に比べ図５に示すように第１位相可変クロック信号４７や第２位相可変クロック信号４８に対する直列データ信号３１のタイミングマージンｔｄａが従来の駆動時のタイミングマージンｔｄｂに比べて約１１ｎｓ長く確保することができる。
【００４３】
しかし、単位アドレス期間がさらに短く、直列に並んだ画素データ信号１本分のデータ数がさらに増加した場合、従来に比べてデータ転送周波数は低減するが、データを取り込む際のタイミング特性を示すセットアップ／ホールド時間の条件を満足していなければ、各画素データを取り込む際に取り込みミスを生ずる可能性がある。
【００４４】
そこで、本発明では、位相比較回路４１が直列データ信号３１と第１クロック信号３２の位相関係を比較し、データ電極駆動回路６のセットアップ／ホールド時間の条件を満足する時間範囲外である場合は、位相可変回路４３が第１クロック信号３２の位相を可変して、データ電極駆動回路６のセットアップ／ホールド時間を満足する範囲に第１位相可変クロック信号４７の位相を調整することができるため、タイミングマージンを広げることができる。
【００４５】
同様に、位相比較回路４２が直列データ信号３１と第２クロック信号３３の位相関係を比較し、データ電極駆動回路６のセットアップ／ホールド時間の条件を満足する時間範囲外である場合は、位相可変回路４４が第２クロック信号３３の位相を可変して、データ電極駆動回路６のセットアップ／ホールド時間を満足する範囲に第２位相可変クロック信号４８の位相を調整することができるため、タイミングマージンを広げることができる。
【００４６】
この結果、単位アドレス時間を１．５μｓ、直列に並んだ画素データ信号１本分のデータ数ｋ＝７２と設定した場合、従来に比べ、第１位相可変クロック信号４７や第２位相可変クロック信号４８に対する直列データ信号３１のタイミングマージンｔｄａは従来駆動時のタイミングマージンｔｄｂに比べ約６ｎｓ長く確保することができる。
【００４７】
また、垂直周波数がさらに低くなると、１フィールド期間がさらに長くなり、１フィールド期間内に発生する残り時間もさらに長くなるため、タイミングマージンはさらに広がる。
【００４８】
このように図４において、第１の位相比較回路４１と、第２の位相比較回路４２と、第１の位相可変回路４３と、第２の位相可変回路４４を設けることにより、映像信号の１フィールド期間を検出し、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を各サブフィールドのアドレス期間に振り分け、振り分けたアドレス期間の長さに比例して周期を長くした直列に並んだデータ信号と２種類のデータ転送用クロック信号の位相差に応じて、直列に並んだデータ信号に対する２種類のデータ転送用クロック信号の位相を可変することで、位相関係を一定に保持し、各画素データを取り込むためのタイミングマージンを広く確保することができるため、誤点灯を防止することができるという有利な効果が得られる。
【００４９】
図６に本発明の他の実施の形態による全体構成を示しており、図１と同一部分については同一番号を付している。
【００５０】
図６に示すように本実施の形態においては、上記実施の形態の構成に加え、ＰＤＰ１のアドレス・表示電極駆動信号５６とデータ電極駆動信号３６との間で生じるアドレス放電電流の平均値を示す放電電流検出信号５７を出力する放電電流検出回路５１と、ＰＤＰ１が安定したアドレス放電を繰り返しているときに生じる基準となる放電電流の平均値を示す放電電流基準信号５８を記憶しておく基準電流設定回路５２と、放電電流検出信号５７と放電電流基準信号５８を比較する比較器５３と、この比較器５３の出力信号５９に基づき放電電流検出信号５７が放電電流基準信号５８に比較して小さいとき、データ電極駆動信号３６に対して、アドレス・表示電極駆動信号５６のアドレス期間の位相を可変する位相可変回路５４を備えている。なお、５５はアドレス・表示電極の位相可変信号である。
【００５１】
上記のように構成された実施の形態について、図６を用いてその動作を説明する。
【００５２】
入力画像信号３の最大垂直周波数を６５Ｈｚ、実際に入力する映像信号の垂直周波数を６０Ｈｚ、表示ライン数を７６８ライン、駆動方法を上下２分割駆動、サブフィールド数ｎ＝８、駆動ライン数ｍ＝３８４、直列に並んだ画素データ信号１本分のデータ数ｋ＝３６と設定した場合を例にして本発明の動作を説明する。 ＰＤＰ１が安定したアドレス放電を繰り返しているときは、ＰＤＰ１のデータ電極とアドレス・表示電極の間で充放電する際に一定した放電電流が流れる。
【００５３】
図１の構成では、上記に示す駆動条件下で、従来に比べ単位アドレス時間が約０．４μｓ長い２．４μｓを確保しているため、従来に比べ安定したアドレス放電を得ることができる。
【００５４】
しかし、アドレス期間において、データ電極駆動信号３６とアドレス・表示電極駆動信号５６の位相がずれると、各電極間で充放電が十分に行われないため、放電電流が減少する。
【００５５】
そこで、本発明では、検出放電電流検出回路５１がＰＤＰ１のアドレス・表示電極駆動信号５６とデータ電極駆動信号３６との間で流れるアドレス放電電流の平均値を示す放電電流検出信号５７を出力し、ＰＤＰ１が安定したアドレス放電を繰り返しているときの放電電流の平均値を示す放電電流基準信号５８と比較し、放電電流基準信号５８よりも低い場合は、データ電極駆動信号３６に対するアドレス・表示電極駆動信号５６の位相を放電電流基準信号５８以上になる範囲に可変し、常にアドレス・表示電極駆動信号５６とデータ電極駆動信号４９の位相関係を一定に保持することで、各種ＰＤＰのアドレス放電状態を安定させることができるため、ＰＤＰの歩留まりを向上させることができるという有利な効果が得られる。
【００５６】
また、垂直周波数がさらに低くなると、１フィールド期間はさらに長くなるため、アドレス放電の調整範囲はさらに広がる。
【００５７】
このように図６において、放電電流検出回路５１と、基準電流設定回路５２と、比較器５３と、位相可変回路５４を設けることにより、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を各サブフィールドのアドレス期間に振り分け、振り分けたアドレス期間の長さに比例して駆動時間を長くしたアドレス・表示電極信号とデータ電極駆動信号の間で発生するＰＤＰのアドレス放電の放電電流を、基準となるアドレス放電電流との電流差に応じてデータ電極駆動信号に対するアドレス・表示電極信号の位相を可変することで、位相関係を一定に保持し、表示パネルに応じてプラズマディスプレイのアドレス放電状態を安定させることができるため、プラズマディスプレイパネルの歩留まりを向上させることができるという有利な効果が得られる。
【００５８】
【発明の効果】
以上説明したように、本発明のＰＤＰ表示装置によれば、次のような効果を奏することができる。
【００５９】
（１）垂直期間検出回路と、最小駆動時間設定回路と、アドレス期間可変回路と、駆動電極タイミング発生回路と、データ電極タイミング可変回路を設けることにより、映像信号の１フィールド期間を検出し、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を全てのアドレス期間に振り分け、振り分けたアドレス期間の長さに応じて各電極の駆動信号のタイミングを変更し、振り分けたアドレス期間の長さに比例して各サブフィールドの１走査ライン当たりのアドレス期間を長くすることにより、データ電極駆動回路がデータを転送する際のクロック周波数を下げることができるため、データ電極駆動回路の消費電力を低減することができるという効果を有している。
【００６０】
なお、データ電極駆動回路のデータ転送周波数を下げ、消費電力を低減することで、データを転送する際に発生する不要輻射を低減することができることはいうまでもない。また、データ電極駆動回路のデータ転送用のクロック信号が１本の場合でも、同様に消費電力を低減することはいうまでもない。
【００６１】
（２）第１位相比較回路と、第２位相比較回路と、第１位相可変回路と、第２位相可変回路を設けることにより、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を全てのアドレス期間に振り分け、振り分けたアドレス期間の長さに比例して周期を長くした直列に並んだデータ信号と２種類のデータ転送用クロック信号の位相差に応じて直列に並んだデータ信号に対する２種類のデータ転送用クロック信号の位相を可変することにより、位相関係を一定に保持し、各画素データを取り込むためのタイミングマージンを広く確保することができるため、誤点灯を防止することができるという効果を有している。
【００６２】
なお、データ電極駆動回路のデータ転送用クロック信号が１本の場合でも、同様に誤点灯を防止することができることはいうまでもない。
【００６３】
（３）放電電流検出回路と、基準電流設定回路と、比較器と、位相可変回路を設けることにより、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を全てのアドレス期間に振り分け、振り分けたアドレス期間の長さに応じて駆動時間を長くしたアドレス・表示電極信号とデータ電極駆動信号の間で発生するＰＤＰのアドレス放電の放電電流を、基準となるアドレス放電電流との電流差に応じてデータ電極駆動信号に対するアドレス・表示電極信号の位相を可変することで、位相関係を一定に保持し、各ＰＤＰに対応してアドレス放電状態を安定させることができるため、ＰＤＰの歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】 本発明におけるプラズマディスプレイ装置のブロック図
【図２】 同プラズマディスプレイ装置の動作説明のための各種信号のタイミング図
【図３】 同じく動作説明のためのタイミング図
【図４】 本発明の実施の形態におけるプラズマディスプレイ装置のブロック図
【図５】 同プラズマディスプレイ装置の動作説明のための各種信号のタイミング図
【図６】 本発明の他の実施の形態におけるプラズマディスプレイ装置のブロック図
【図７】 従来のプラズマディスプレイ装置のブロック図
【図８】 同プラズマディスプレイ装置の動作説明のための各種信号のタイミング図
【図９】 同じく動作説明のための各種信号のタイミング図
【図１０】 同じく動作説明のためのタイミング図
【符号の説明】
１ プラズマディスプレイパネル
３ 入力画像信号
４ アドレス・表示電極駆動回路
５ 表示電極駆動回路
６ データ電極駆動回路
１１ 直列データ信号
１２ 第１クロック信号
１３ 第２クロック信号
２１ 垂直期間検出回路
２２ 最小駆動時間設定回路
２３ アドレス期間可変回路
２４ 駆動電極タイミング発生回路
２５ データ電極タイミング可変回路
２６ 垂直期間検出信号
２７ 最小駆動時間設定信号
２８ アドレス期間可変信号
２９ アドレス・表示電極タイミング信号
３０ 表示電極タイミング信号
３１ 直列データ信号
３２ 第１クロック信号
３３ 第２クロック信号
３４ アドレス・表示電極駆動信号
３５ 表示電極駆動信号
３６ データ電極駆動信号
４１ 位相比較回路
４２ 位相比較回路
４３ 位相可変回路
４４ 位相可変回路
４７ 第１位相可変クロック信号
４８ 第２位相可変クロック信号
５１ 放電電流検出回路
５２ 基準電流設定回路
５３ 比較器
５４ 位相可変回路
５５ アドレス・表示電極位相可変信号
５６ アドレス・表示電極駆動信号
５７ 放電電流検出信号
５８ 放電電流基準信号
【発明の属する技術分野】
本発明はプラズマディスプレイ装置に関するものである。
【０００２】
【従来の技術】
近年、プラズマディスプレイ装置においては大型化、高精細化が進む傾向にあるため、プラズマディスプレイ装置に駆動回路が高速化しても、より安定した表示動作が要求される。
【０００３】
従来、プラズマディスプレイ装置の安定動作を目的とした駆動方法としては、各種のものが知られており、以下のその一例について図７〜図１０を用いて説明する。
【０００４】
図７に示すように、プラズマディスプレイパネル（以下ＰＤＰという）１を用いたプラズマディスプレイ装置は、２値表示が基本であるため、多階調画像を表示する場合、駆動電極タイミング発生回路２が入力画像信号３の１フィールド分を複数のサブフィールドに分割し、それぞれのサブフィールドに所定の輝度重みをもたせて各サブフィールド毎の発光をオン制御またはオフ制御するサブフィールド信号に変換して階調表示を行う。なお、各サブフィールド画像は２値画像である。
【０００５】
さらに、駆動電極タイミング発生回路２は、各々のサブフィールドを初期化期間、アドレス期間及び表示期間とに分け、アドレス・表示電極駆動回路４と表示電極駆動回路５とデータ電極駆動回路６に各種駆動タイミング信号を出力する。このうち実際に表示が行われるのは表示期間だけで、アドレス期間には表示は行われない。なお、７はアドレス・表示電極のタイミング信号、８は表示電極のタイミング信号、９はアドレス・表示電極の駆動信号、１０は表示電極の駆動信号、１１は直列に並んだデータ信号、１２，１３は第１クロック信号及び第２クロック信号、１４はデータ電極の駆動信号である。
【０００６】
また、図８〜図１０に図７に示すプラズマディスプレイ装置の動作を説明するための各種信号のタイミングを示しており、図８には入力画像信号３、データ電極駆動信号１４、アドレス・表示電極駆動信号９、表示電極駆動信号１０の各信号において、初期化期間ｔｒ１〜ｔｒｎ、アドレス期間ｔａ１〜ｔａｎ、表示期間ｔｗ１〜ｔｗｎにおけるタイミングを示し、図９にはデータ電極駆動信号１４、アドレス・表示電極駆動信号９のタイミングに対する直列データ信号１１、第１、第２クロック信号１２，１３の各タイミングを示し、図１０には入力画像信号の垂直周波数を６５Ｈｚ、６０Ｈｚの場合の１フィールド期間における各サブフィールドの初期化期間ｔｒ１〜ｔｒｎ、アドレス期間ｔａ１〜ｔａｎ、表示期間ｔｗ１〜ｔｗｎのタイミングを示している。
【０００７】
初期化期間では、まずすべての放電セルに対して、壁電荷を取り除くために、プラズマ放電を発生させ、これにより放電セルを初期化する。
【０００８】
その後、サブフィールド順序に対応したサブフィールド画像に応じて選択した放電セルのみに書き込み放電を発生させて壁電荷を蓄積する。壁電荷の蓄積がすべてのアドレス・表示電極に対して終了した後、表示期間に移行する。
【０００９】
表示期間では、すべての放電セルに対して表示パルスを印加することになるが、その時点で壁電荷の蓄積されているセルのみが選択的にプラズマ放電を発生し、表示光を得る。表示パルスの数と発光パルス数は一致し、発光パルス数は各サブフィールドの輝度重みに比例している。この初期化期間、アドレス期間及び表示期間はサブフィールドの数だけ繰り返され、１フィールドの合計の発光パルス数は入力信号のレベルに比例することになる。
【００１０】
なお、各サブフィールドの初期化期間及びアドレス期間は一定値であり、１フィールドの初期化期間とアドレス期間の合計値は、サブフィールド数が多くなるにつれて大きくなる。
【００１１】
また従来の構成では、対向する入力画像信号３の垂直周波数が最も高い周波数、すなわち対応する入力画像信号３の１フィールド期間が最も短い条件で各サブフィールドのアドレス期間を設定し、垂直周波数がより低い条件下でも図８や図１０に示すようにアドレス期間を一定に固定することで、水平画素データを直列に並べたデータ信号１１と、この直列データ信号１１を水平方向に並列に並んだデータ電極に印加するデータ電極駆動信号１４に変換するためのデータ転送用の２種類のクロック信号である第１クロック信号１２及び第２クロック信号１３の周期を、入力画像信号３が対応する全ての垂直周波数において一定にすることができる。
【００１２】
【発明が解決しようとする課題】
しかしながら従来の構成では、対応する垂直周波数が最も高い周波数、すなわち対応する１フィールド期間が最も短い条件で各サブフィールドのアドレス期間を固定しているため、データ電極駆動回路６に入力する直列に並んだデータ信号１１のデータ数が増えると、データを取り込むためのクロック周波数が高くなり、データ電極駆動回路６の消費電力が増加するとともに、データ電極駆動回路６の不要輻射が増加するという問題点を有している。
【００１３】
本発明はこのような課題に鑑みなされたもので、データ電極駆動回路の消費電力を低減させるとともに、不要輻射を低減することを目的とする。
【００１４】
【課題を解決するための手段】
この課題を解決するために本発明は映像信号の各１フィールド期間から周期が最も短い基準となる１フィールド期間を差し引いて映像信号の各１フィールド期間内にできる残り時間を求め、その残り時間を各フィールドの各サブフィールドのアドレス期間に振り分けるように構成したものである。
【００１５】
【発明の実施の形態】
すなわち、本発明の請求項１に記載の発明は、プラズマディスプレイパネルにデータ電極駆動信号を出力するデータ電極駆動回路、アドレス・表示電極駆動信号を出力するアドレス・表示電極駆動回路、及び表示電極駆動信号を出力する表示電極駆動回路を備え、かつ映像信号の１フィールドを複数個のサブフィールドに分割し、各サブフィールド毎の発光をオン制御またはオフ制御するサブフィールド信号に変換して階調表示を行うプラズマディスプレイ装置において、前記映像信号の各１フィールド期間から周期が最も短い基準となる１フィールド期間を差し引いて前記映像信号の各１フィールド期間内にできる残り時間を求め、その残り時間を各フィールドの各サブフィールドアドレス期間に振り分けるアドレス期間可変部と、振り分けたアドレス期間の長さに応じてアドレス・表示電極駆動回路及び表示電極駆動回路から出力される駆動信号のタイミングを変更する駆動電極タイミング発生部と、振り分けたアドレス期間の長さに比例して１走査ラインのアドレス期間を長くするとともに、その１走査ラインのアドレス期間に比例して、前記駆動電極タイミング発生部から前記データ電極駆動回路に出力される直列に並んだデータ信号及びデータ転送用クロック信号の周期を長くするデータ電極タイミング可変部と、周期を長くした直列に並んだデータ信号とデータ転送用クロック信号の位相を比較し、比較した位相差に応じて前記直列に並んだデータ信号に対する前記データ転送用クロック信号の位相を可変することで前記直列に並んだデータ信号と前記データ転送用クロック信号の位相関係を一定に保持する手段とを設けたことを特徴とするものである。
【００１６】
また、請求項２に記載の発明は、アドレス期間可変部により振り分けたアドレス期間の長さに比例して駆動時間を長くしたアドレス・表示電極信号とデータ電極駆動信号の間で発生するプラズマディスプレイパネルのアドレス放電電流を検出し、かつ検出した放電電流と基準となるアドレス放電電流とを比較するとともに、比較した電流差に応じて前記データ電極駆動信号に対する前記アドレス・表示電極信号の位相を可変することにより前記データ電極駆動信号と前記アドレス・表示電極信号の位相関係を一定に保持する手段とを設けたことを特徴とするものである。
【００１７】
このような本発明の構成によって、映像信号の１フィールド期間を検出し、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を全てのアドレス期間に振り分け、振り分けたアドレス期間の長さに応じて各電極の駆動信号のタイミングを変更し、振り分けたアドレス期間の長さに比例して各サブフィールドの１走査ライン当たりのアドレス期間を長くすることで、データ電極駆動回路がデータを転送するためのクロック周波数を下げることができるため、データ電極駆動回路の消費電力を低減することができる。
【００１８】
また、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を各サブフィールドのアドレス期間に振り分け、振り分けたアドレス期間の長さに比例して周期を長くした直列に並んだデータ信号と２種類のデータ転送用クロック信号の位相差に応じて、直列に並んだデータ信号に対する２種類のデータ転送用クロック信号の位相を可変することにより、位相関係を一定に保持し各画素データを取り込むためのタイミングマージンを広く確保することができるため、誤点灯を防止することができる。
【００１９】
さらには、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を各サブフィールドのアドレス期間に振り分け、振り分けることで駆動時間を長くしたアドレス・表示電極信号とデータ電極駆動信号の間で発生するＰＤＰのアドレス放電電流を、基準となるアドレス放電電流との電流差に応じてデータ電流駆動信号に対するアドレス・表示電極信号の位相を可変することにより、位相関係を一定に保持し、各ＰＤＰに対応してアドレス放電状態を安定させることができるため、ＰＤＰの歩留まりを向上させることができる。
【００２０】
以下、本発明の実施の形態によるプラズマディスプレイ装置について図面を用いて説明する。
【００２１】
図１に本発明によるプラズマディスプレイ装置のブロック図を示しており、図１において、１〜１４は図７に示す従来の技術における各種機能ブロック及び各種信号と同一部分である。
【００２２】
図１に示すように、本発明は、入力画像信号３の１フィールド期間を検出した垂直期間検出信号２６を出力する垂直期間検出回路２１と、基準となる周期が最も短い１フィールド期間を示す最小駆動時間設定信号２７を出力する最小駆動時間設定回路２２と、映像信号の１フィールド期間を示す垂直期間検出信号２６から基準となる周期が最も短い１フィールド期間を示す最小駆動時間設定信号２７を差し引いた時にできる残り時間をアドレス期間可変信号２８として全てのアドレス期間に振り分けるアドレス期間可変回路２３と、振り分けるアドレス期間の長さに応じて各電極の駆動信号のアドレス・表示電極タイミング信号２９と表示電極タイミング信号３０のタイミングを変更する駆動電極タイミング発生回路２４と、振り分けるアドレス期間の長さに比例して１走査ラインのアドレス期間を長くするとともに、１走査ラインのアドレス期間に比例して直列に並んだ画素データである直列データ信号１１及びデータ転送用クロックである第１クロック信号１２と第２クロック信号１３の周期を長くした直列データ信号３１と第１クロック信号３２と第２クロック信号３３を出力するデータ電極タイミング可変回路２５とを備えている。
【００２３】
なお、３４は、アドレス・表示電極の駆動信号、３５は表示電極の駆動信号、３６はデータ電極の駆動信号である。
【００２４】
上記のように構成された図１のブロック図について、図２、図３を用いて以下その動作を説明する。
【００２５】
図２、図３において、初期化期間をｔｒ１〜ｔｒｎ、アドレス期間をｔａ１〜ｔａｎ、表示期間をｔｗ１〜ｔｗｎとする（ｎはサブフィールド数）。また、各サブフィールドのアドレス期間内の１走査ライン当たりのアドレス期間（以下単位アドレス期間という）をｔｂ１〜ｔｂｍとする（ｍは駆動ライン数）。また、単位アドレス期間内の１画素データの期間を（以下単位データ期間という）をｔｃ１〜ｔｃｋとする（ｋは直列に並んだ画素データ信号１本分のデータ数）。
【００２６】
入力画像信号３の最大の垂直周波数ｆｖを６５Ｈｚ、実際に入力する映像信号の垂直周波数ｆｖを６０Ｈｚ、表示ライン数を７６８ライン、駆動方法を上下２分割駆動し、サブフィールド数ｎ＝８、駆動ライン数ｍ＝３８４、直列に並んだ画素データ信号１本分のデータ数ｋ＝３６と設定した場合を例にして動作を説明する。
【００２７】
最初に、最小駆動時間設定回路２２は、入力画像信号３の最大垂直周波数が最大６５Ｈｚであるため、周期が最小の１フィールド期間が１５３８５μｓであることを示す最小駆動時間設定信号２７を出力する。
【００２８】
次に、垂直期間検出回路２１が、実際に駆動する入力画像信号３が入力されると、垂直周波数が６０Ｈｚであることから１フィールド期間が約１６６６７μｓであることを示す垂直期間検出信号２６を出力する。
【００２９】
次にアドレス期間可変回路２３が、前記垂直期間検出信号２６から前記最小駆動時間設定信号２７を差し引いて、１フィールド期間内にできる残り時間約１２８２μｓを算出し、残り時間の約１２８２μｓを８個の各サブフィールドのアドレス期間に平均して振り分けるアドレス期間可変信号２８を出力する。上記に示す入力条件では、各サブフィールドのアドレス期間に平均して振り分けられるアドレス期間可変信号２８は約１６０μｓとなる。
【００３０】
次に、駆動電極タイミング発生回路２４が、振り分けられたアドレス期間可変信号２８をもとにアドレス・表示電極タイミング信号２９、表示電極タイミング信号３０を変更して、アドレス・表示電極駆動信号３４、表示電極駆動信号３５の各サブフィールドのアドレス期間に約１６０μｓを追加する。
【００３１】
データ電極側では、データ電極タイミング可変回路２５が、振り分けられたアドレス期間可変信号２８をもとに、直列に並んだ画素データのデータ数に応じて直列データ信号１１、第１クロック信号１２、第２クロック信号１３の周期を長くした直列データ信号３１、第１クロック信号３２、第２クロック信号３３を出力してデータ電極駆動回路６に入力する。
【００３２】
仮に単位アドレス期間を２μｓ、データ電極駆動回路６に入力する直列に並んだ画素データ信号１本分のデータ数を３６とした場合、従来は直列データ信号１１、第１クロック信号１２、第２クロック信号１３の周期が約５６ｎｓとなるため、データ転送周波数は約１８ＭＨｚであった。
【００３３】
図１に示す構成によれば、アドレス期間可変回路２３で算出した約８３μｓを各サブフィールドのアドレス期間に振り分けることで、単位アドレス期間が約２．４μｓとなり、直列データ信号３１、第１クロック信号３２、第２クロック信号３３の周期が約６７ｎｓとなるため、データ転送周波数が約１５％低減した約１５ＭＨｚとなる。
【００３４】
よってデータ電極駆動回路６の駆動電力はデータ転送周波数に比例するため、約１５％の電力が低減できる。
【００３５】
また、垂直周波数がさらに低くなると、１フィールド期間がさらに長くなり、１フィールド期間内に発生する残り時間もさらに長くなるため電力削減の効果はさらに増加する。
【００３６】
このように図１において、垂直期間検出回路２１と、最小駆動時間設定回路２２と、アドレス期間可変回路２３と、駆動電極タイミング発生回路２４と、データ電極タイミング可変回路２５を設けることにより、映像信号の１フィールド期間を検出し、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を全てのアドレス期間に振り分け、振り分けたアドレス期間の長さに応じて各電極の駆動信号のタイミングを変更し、振り分けたアドレス期間の長さに比例して各サブフィールドの１走査ライン当たりのアドレス期間を長くすることで、データ電極駆動回路６が画素データを転送するクロック周波数を下げることができるため、データ電極駆動回路６の消費電力を低減することができるという有利な効果が得られる。
【００３７】
図４に本発明の実施の形態による全体構成を示しており、図１と同一部分については同一番号を付している。
【００３８】
図４に示すように本実施の形態においては、図１の構成に加え、直列データ信号３１と第１クロック信号３２との位相差を比較する位相比較回路４１と、位相比較回路４１で検出された位相差に応じて直列データ信号３１に対する第１クロック信号３２の位相を変えた第１位相可変クロック信号４７を出力する位相可変回路４３と、直列データ信号３１と第２クロック信号３３との位相差を比較する位相比較回路４２と、位相比較回路４２で検出された位相差に応じて直列データ信号３１に対する第２クロック信号３３の位相を変えた第２位相可変クロック信号４８を出力する位相可変回路４４を備えている。なお、４５は位相比較回路４１の出力信号、４６は位相比較回路４２の出力信号である。
【００３９】
上記のように構成された本発明の実施の形態について、図５を用いて以下その動作を説明する。
【００４０】
また、図５において直列データ信号３１の１画素データ期間内の第１位相可変クロック信号４７や第２位相可変クロック信号４８に対するセットアップ時間をｔｓ、ホールド時間をｔｈ、タイミングマージンをｔｄａとする。
【００４１】
入力画像信号３の最大垂直周波数を６５Ｈｚ、実際に入力する映像信号の垂直周波数を６０Ｈｚ、表示ライン数を７６８ライン、駆動方法を上下２分割駆動、サブフィールド数ｎ＝８、駆動ライン数ｍ＝３８４、直列に並んだ画素データ信号１本分のデータ数ｋ＝３６と設定した場合を例にして本発明の動作を説明する。
【００４２】
図１の例では、上記に示す駆動条件下で、従来に比べ単位アドレス時間が約０．４μｓ長い２．４μｓを確保しているため、従来に比べ図５に示すように第１位相可変クロック信号４７や第２位相可変クロック信号４８に対する直列データ信号３１のタイミングマージンｔｄａが従来の駆動時のタイミングマージンｔｄｂに比べて約１１ｎｓ長く確保することができる。
【００４３】
しかし、単位アドレス期間がさらに短く、直列に並んだ画素データ信号１本分のデータ数がさらに増加した場合、従来に比べてデータ転送周波数は低減するが、データを取り込む際のタイミング特性を示すセットアップ／ホールド時間の条件を満足していなければ、各画素データを取り込む際に取り込みミスを生ずる可能性がある。
【００４４】
そこで、本発明では、位相比較回路４１が直列データ信号３１と第１クロック信号３２の位相関係を比較し、データ電極駆動回路６のセットアップ／ホールド時間の条件を満足する時間範囲外である場合は、位相可変回路４３が第１クロック信号３２の位相を可変して、データ電極駆動回路６のセットアップ／ホールド時間を満足する範囲に第１位相可変クロック信号４７の位相を調整することができるため、タイミングマージンを広げることができる。
【００４５】
同様に、位相比較回路４２が直列データ信号３１と第２クロック信号３３の位相関係を比較し、データ電極駆動回路６のセットアップ／ホールド時間の条件を満足する時間範囲外である場合は、位相可変回路４４が第２クロック信号３３の位相を可変して、データ電極駆動回路６のセットアップ／ホールド時間を満足する範囲に第２位相可変クロック信号４８の位相を調整することができるため、タイミングマージンを広げることができる。
【００４６】
この結果、単位アドレス時間を１．５μｓ、直列に並んだ画素データ信号１本分のデータ数ｋ＝７２と設定した場合、従来に比べ、第１位相可変クロック信号４７や第２位相可変クロック信号４８に対する直列データ信号３１のタイミングマージンｔｄａは従来駆動時のタイミングマージンｔｄｂに比べ約６ｎｓ長く確保することができる。
【００４７】
また、垂直周波数がさらに低くなると、１フィールド期間がさらに長くなり、１フィールド期間内に発生する残り時間もさらに長くなるため、タイミングマージンはさらに広がる。
【００４８】
このように図４において、第１の位相比較回路４１と、第２の位相比較回路４２と、第１の位相可変回路４３と、第２の位相可変回路４４を設けることにより、映像信号の１フィールド期間を検出し、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を各サブフィールドのアドレス期間に振り分け、振り分けたアドレス期間の長さに比例して周期を長くした直列に並んだデータ信号と２種類のデータ転送用クロック信号の位相差に応じて、直列に並んだデータ信号に対する２種類のデータ転送用クロック信号の位相を可変することで、位相関係を一定に保持し、各画素データを取り込むためのタイミングマージンを広く確保することができるため、誤点灯を防止することができるという有利な効果が得られる。
【００４９】
図６に本発明の他の実施の形態による全体構成を示しており、図１と同一部分については同一番号を付している。
【００５０】
図６に示すように本実施の形態においては、上記実施の形態の構成に加え、ＰＤＰ１のアドレス・表示電極駆動信号５６とデータ電極駆動信号３６との間で生じるアドレス放電電流の平均値を示す放電電流検出信号５７を出力する放電電流検出回路５１と、ＰＤＰ１が安定したアドレス放電を繰り返しているときに生じる基準となる放電電流の平均値を示す放電電流基準信号５８を記憶しておく基準電流設定回路５２と、放電電流検出信号５７と放電電流基準信号５８を比較する比較器５３と、この比較器５３の出力信号５９に基づき放電電流検出信号５７が放電電流基準信号５８に比較して小さいとき、データ電極駆動信号３６に対して、アドレス・表示電極駆動信号５６のアドレス期間の位相を可変する位相可変回路５４を備えている。なお、５５はアドレス・表示電極の位相可変信号である。
【００５１】
上記のように構成された実施の形態について、図６を用いてその動作を説明する。
【００５２】
入力画像信号３の最大垂直周波数を６５Ｈｚ、実際に入力する映像信号の垂直周波数を６０Ｈｚ、表示ライン数を７６８ライン、駆動方法を上下２分割駆動、サブフィールド数ｎ＝８、駆動ライン数ｍ＝３８４、直列に並んだ画素データ信号１本分のデータ数ｋ＝３６と設定した場合を例にして本発明の動作を説明する。 ＰＤＰ１が安定したアドレス放電を繰り返しているときは、ＰＤＰ１のデータ電極とアドレス・表示電極の間で充放電する際に一定した放電電流が流れる。
【００５３】
図１の構成では、上記に示す駆動条件下で、従来に比べ単位アドレス時間が約０．４μｓ長い２．４μｓを確保しているため、従来に比べ安定したアドレス放電を得ることができる。
【００５４】
しかし、アドレス期間において、データ電極駆動信号３６とアドレス・表示電極駆動信号５６の位相がずれると、各電極間で充放電が十分に行われないため、放電電流が減少する。
【００５５】
そこで、本発明では、検出放電電流検出回路５１がＰＤＰ１のアドレス・表示電極駆動信号５６とデータ電極駆動信号３６との間で流れるアドレス放電電流の平均値を示す放電電流検出信号５７を出力し、ＰＤＰ１が安定したアドレス放電を繰り返しているときの放電電流の平均値を示す放電電流基準信号５８と比較し、放電電流基準信号５８よりも低い場合は、データ電極駆動信号３６に対するアドレス・表示電極駆動信号５６の位相を放電電流基準信号５８以上になる範囲に可変し、常にアドレス・表示電極駆動信号５６とデータ電極駆動信号４９の位相関係を一定に保持することで、各種ＰＤＰのアドレス放電状態を安定させることができるため、ＰＤＰの歩留まりを向上させることができるという有利な効果が得られる。
【００５６】
また、垂直周波数がさらに低くなると、１フィールド期間はさらに長くなるため、アドレス放電の調整範囲はさらに広がる。
【００５７】
このように図６において、放電電流検出回路５１と、基準電流設定回路５２と、比較器５３と、位相可変回路５４を設けることにより、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を各サブフィールドのアドレス期間に振り分け、振り分けたアドレス期間の長さに比例して駆動時間を長くしたアドレス・表示電極信号とデータ電極駆動信号の間で発生するＰＤＰのアドレス放電の放電電流を、基準となるアドレス放電電流との電流差に応じてデータ電極駆動信号に対するアドレス・表示電極信号の位相を可変することで、位相関係を一定に保持し、表示パネルに応じてプラズマディスプレイのアドレス放電状態を安定させることができるため、プラズマディスプレイパネルの歩留まりを向上させることができるという有利な効果が得られる。
【００５８】
【発明の効果】
以上説明したように、本発明のＰＤＰ表示装置によれば、次のような効果を奏することができる。
【００５９】
（１）垂直期間検出回路と、最小駆動時間設定回路と、アドレス期間可変回路と、駆動電極タイミング発生回路と、データ電極タイミング可変回路を設けることにより、映像信号の１フィールド期間を検出し、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を全てのアドレス期間に振り分け、振り分けたアドレス期間の長さに応じて各電極の駆動信号のタイミングを変更し、振り分けたアドレス期間の長さに比例して各サブフィールドの１走査ライン当たりのアドレス期間を長くすることにより、データ電極駆動回路がデータを転送する際のクロック周波数を下げることができるため、データ電極駆動回路の消費電力を低減することができるという効果を有している。
【００６０】
なお、データ電極駆動回路のデータ転送周波数を下げ、消費電力を低減することで、データを転送する際に発生する不要輻射を低減することができることはいうまでもない。また、データ電極駆動回路のデータ転送用のクロック信号が１本の場合でも、同様に消費電力を低減することはいうまでもない。
【００６１】
（２）第１位相比較回路と、第２位相比較回路と、第１位相可変回路と、第２位相可変回路を設けることにより、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を全てのアドレス期間に振り分け、振り分けたアドレス期間の長さに比例して周期を長くした直列に並んだデータ信号と２種類のデータ転送用クロック信号の位相差に応じて直列に並んだデータ信号に対する２種類のデータ転送用クロック信号の位相を可変することにより、位相関係を一定に保持し、各画素データを取り込むためのタイミングマージンを広く確保することができるため、誤点灯を防止することができるという効果を有している。
【００６２】
なお、データ電極駆動回路のデータ転送用クロック信号が１本の場合でも、同様に誤点灯を防止することができることはいうまでもない。
【００６３】
（３）放電電流検出回路と、基準電流設定回路と、比較器と、位相可変回路を設けることにより、映像信号の１フィールド期間から基準となる周期が最も短い１フィールド期間を差し引いてできる残り時間を全てのアドレス期間に振り分け、振り分けたアドレス期間の長さに応じて駆動時間を長くしたアドレス・表示電極信号とデータ電極駆動信号の間で発生するＰＤＰのアドレス放電の放電電流を、基準となるアドレス放電電流との電流差に応じてデータ電極駆動信号に対するアドレス・表示電極信号の位相を可変することで、位相関係を一定に保持し、各ＰＤＰに対応してアドレス放電状態を安定させることができるため、ＰＤＰの歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】 本発明におけるプラズマディスプレイ装置のブロック図
【図２】 同プラズマディスプレイ装置の動作説明のための各種信号のタイミング図
【図３】 同じく動作説明のためのタイミング図
【図４】 本発明の実施の形態におけるプラズマディスプレイ装置のブロック図
【図５】 同プラズマディスプレイ装置の動作説明のための各種信号のタイミング図
【図６】 本発明の他の実施の形態におけるプラズマディスプレイ装置のブロック図
【図７】 従来のプラズマディスプレイ装置のブロック図
【図８】 同プラズマディスプレイ装置の動作説明のための各種信号のタイミング図
【図９】 同じく動作説明のための各種信号のタイミング図
【図１０】 同じく動作説明のためのタイミング図
【符号の説明】
１ プラズマディスプレイパネル
３ 入力画像信号
４ アドレス・表示電極駆動回路
５ 表示電極駆動回路
６ データ電極駆動回路
１１ 直列データ信号
１２ 第１クロック信号
１３ 第２クロック信号
２１ 垂直期間検出回路
２２ 最小駆動時間設定回路
２３ アドレス期間可変回路
２４ 駆動電極タイミング発生回路
２５ データ電極タイミング可変回路
２６ 垂直期間検出信号
２７ 最小駆動時間設定信号
２８ アドレス期間可変信号
２９ アドレス・表示電極タイミング信号
３０ 表示電極タイミング信号
３１ 直列データ信号
３２ 第１クロック信号
３３ 第２クロック信号
３４ アドレス・表示電極駆動信号
３５ 表示電極駆動信号
３６ データ電極駆動信号
４１ 位相比較回路
４２ 位相比較回路
４３ 位相可変回路
４４ 位相可変回路
４７ 第１位相可変クロック信号
４８ 第２位相可変クロック信号
５１ 放電電流検出回路
５２ 基準電流設定回路
５３ 比較器
５４ 位相可変回路
５５ アドレス・表示電極位相可変信号
５６ アドレス・表示電極駆動信号
５７ 放電電流検出信号
５８ 放電電流基準信号
Claims (2)
- プラズマディスプレイパネルにデータ電極駆動信号を出力するデータ電極駆動回路、アドレス・表示電極駆動信号を出力するアドレス・表示電極駆動回路、及び表示電極駆動信号を出力する表示電極駆動回路を備え、かつ映像信号の１フィールドを複数個のサブフィールドに分割し、各サブフィールド毎の発光をオン制御またはオフ制御するサブフィールド信号に変換して階調表示を行うプラズマディスプレイ装置において、前記映像信号の各１フィールド期間から周期が最も短い基準となる１フィールド期間を差し引いて前記映像信号の各１フィールド期間内にできる残り時間を求め、その残り時間を各フィールドの各サブフィールドアドレス期間に振り分けるアドレス期間可変部と、振り分けたアドレス期間の長さに応じてアドレス・表示電極駆動回路及び表示電極駆動回路から出力される駆動信号のタイミングを変更する駆動電極タイミング発生部と、振り分けたアドレス期間の長さに比例して１走査ラインのアドレス期間を長くするとともに、その１走査ラインのアドレス期間に比例して、前記駆動電極タイミング発生部から前記データ電極駆動回路に出力される直列に並んだデータ信号及びデータ転送用クロック信号の周期を長くするデータ電極タイミング可変部と、周期を長くした直列に並んだデータ信号とデータ転送用クロック信号の位相を比較し、比較した位相差に応じて前記直列に並んだデータ信号に対する前記データ転送用クロック信号の位相を可変することで前記直列に並んだデータ信号と前記データ転送用クロック信号の位相関係を一定に保持する手段とを設けたことを特徴とするプラズマディスプレイ装置。
- アドレス期間可変部により振り分けたアドレス期間の長さに比例して駆動時間を長くしたアドレス・表示電極信号とデータ電極駆動信号の間で発生するプラズマディスプレイパネルのアドレス放電電流を検出し、かつ検出した放電電流と基準となるアドレス放電電流とを比較するとともに、比較した電流差に応じて前記データ電極駆動信号に対する前記アドレス・表示電極信号の位相を可変することにより前記データ電極駆動信号と前記アドレス・表示電極信号の位相関係を一定に保持する手段とを設けたことを特徴とする請求項１に記載のプラズマディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340683A JP4151258B2 (ja) | 2001-11-06 | 2001-11-06 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340683A JP4151258B2 (ja) | 2001-11-06 | 2001-11-06 | プラズマディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003140600A JP2003140600A (ja) | 2003-05-16 |
| JP4151258B2 true JP4151258B2 (ja) | 2008-09-17 |
Family
ID=19154839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001340683A Expired - Fee Related JP4151258B2 (ja) | 2001-11-06 | 2001-11-06 | プラズマディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4151258B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005308917A (ja) * | 2004-04-20 | 2005-11-04 | Hitachi Ltd | プラズマディスプレイ装置 |
| EP1615196A1 (en) | 2004-07-09 | 2006-01-11 | Deutsche Thomson-Brandt Gmbh | Method and device for driving a display device with line-wise dynamic addressing |
| KR100648692B1 (ko) | 2004-10-20 | 2006-11-23 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그의 구동 방법 |
| JP4784176B2 (ja) * | 2005-06-29 | 2011-10-05 | 日本ビクター株式会社 | 画像表示装置 |
-
2001
- 2001-11-06 JP JP2001340683A patent/JP4151258B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003140600A (ja) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4100338B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| EP2393191B1 (en) | Boost converter for liquid crystal display | |
| US7701419B2 (en) | Display device and drive method thereof | |
| JP2005527855A (ja) | 液晶表示装置及びその駆動方法 | |
| WO2004055771A1 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH10187093A (ja) | マトリクス表示装置の駆動回路およびマトリクス表示装置の駆動方法 | |
| US6956592B2 (en) | Gray-scale image display device that can reduce power consumption when writing data | |
| KR100636943B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP4353638B2 (ja) | 交流形プラズマディスプレイパネルシステムの電力回収回路のスイッチングタイミング制御方法及び装置 | |
| JP4151258B2 (ja) | プラズマディスプレイ装置 | |
| EP1341145B1 (en) | Data line driver for a display panel | |
| WO2005073946A1 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4100337B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR20000003326A (ko) | Pdp의 유지펄스 제어장치 | |
| JP3675798B2 (ja) | プラズマディスプレイ装置の駆動回路及びプラズマディスプレイ装置の駆動方法 | |
| JP4255562B2 (ja) | 表示装置、その駆動回路および駆動方法 | |
| JP4413865B2 (ja) | 表示装置 | |
| WO2010113460A1 (ja) | プラズマディスプレイパネル及びプラズマディスプレイパネルの駆動方法 | |
| JP5170313B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| JP2000112432A (ja) | プラズマディスプレイ装置およびその制御方法 | |
| US20060077131A1 (en) | Driving apparatus for display panel and control method of the driving apparatus | |
| JP6646392B2 (ja) | 表示ドライバ | |
| JP4736530B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100938683B1 (ko) | 플라즈마 디스플레이 장치 및 구동 방법 | |
| JP2005077623A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041108 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |