JP4147758B2

JP4147758B2 - Method for determining wafer manufacturing conditions

Info

Publication number: JP4147758B2
Application number: JP2001272812A
Authority: JP
Inventors: 雅則赤塚; 浩治末岡; 正彦奥井
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2001-09-10
Filing date: 2001-09-10
Publication date: 2008-09-10
Anticipated expiration: 2021-09-10
Also published as: JP2003086595A

Description

【０００１】
【発明の属する技術分野】
本発明は、ウェーハに形成される空洞欠陥（Crystal Originated Particle；以下、COPという）が存在しない領域が所望の深さを有するウェーハの製造条件の決定方法に係り、より詳しくは、実機テストを行わずに、ウェーハに形成される空洞欠陥が存在しない領域のウェーハ表面からの深さ（以下、COPフリー深さという）を所望の深さにするウェーハの製造条件の決定方法に関する。
【０００２】
【従来の技術】
ICやLSIなどのデバイスを形成するウェーハ（一般に、半導体シリコン基板ともいう）には、一般に、チョクラルスキー法（以下、ＣＺ法という）を用いて成長させた単結晶を切り出したものが用いられている。ウェーハには、デバイスを形成するために、欠陥が少ないことが好ましい。特に、近年のデバイスの高性能化、高集積化の要求から、ウェーハに形成される欠陥に許容される密度および大きさはますます厳しいものとなっている。
【０００３】
通常、ＣＺ法で成長させたインゴットを切り出して作製したウェーハには、0.1μｍ程度の大きさのCOPが10^４〜10^６個／cm^３の密度で形成される。例えば、デバイス活性領域、すなわちウェーハ表面から深さ数μｍの範囲に存在する大きなCOPは、高集積MOSデバイスのゲート酸化膜特性を劣化させることが知られている。
【０００４】
このため、従来からデバイス活性領域におけるCOPの密度およびCOPの大きさ（以下、COPサイズという）を小さくする種々の方法が検討されている。このような方法の一例としては、ＣＺ法によりインゴットを引き上げる際の育成速度をコントロールする方法がある。COPの密度およびCOPサイズはインゴットの直径と育成条件に依存し、一般に、COPは、インゴットの直径を増加させると低密度化／大サイズ化し、育成速度を高速化させると高密度化／小サイズ化する。このため、引き上げられるインゴットの直径に対して、育成速度が決定される。
【０００５】
また、他の方法としては、ウェーハ表面に気相反応により厚み数μｍ程度のエピタキシャル層を成長させる方法がある。この方法では、欠陥が導入されないようにエピタキシャル層を形成させるので、デバイス活性領域にほぼCOPを含まないウェーハを得ることができる。さらには、ウェーハに1200℃程度の熱処理を施して、ウェーハの表面近傍のCOPを消滅させ、デバイス活性領域を確保する方法もある。
【０００６】
これらの方法は、後に行われるデバイスの製造プロセスを考慮に入れ適宜選択されて使用されている。しかし、今日では、デバイスの高性能化、高集積化が進んだことから、これらの方法の中でも、エピタキシャル成長させる方法、または熱処理によりウェーハの表面近傍のCOPを消滅させる方法が主に用いられるようになり、今後、直径300mmのウェーハが主流になることから、この傾向はますます強まると予想される。
【０００７】
【発明が解決しようとする課題】
デバイス活性領域を確保するために、熱処理によりウェーハの表面近傍のCOPを消滅させる方法を採用した場合、熱処理条件を適切に管理することが重要となる。熱処理を高温、例えば約1200℃で行うと、ウェーハにスリップ転位が発生するおそれがあるため、熱処理温度は低温であることが好ましい。特に直径300mmといった大径のウェーハを高温で熱処理した場合には、スリップ転位が発生しやすく、ウェーハ自体の品質が低下しやすい。
【０００８】
また、ウェーハの表面近傍に存在するCOPを消滅させるためには、COPサイズに合わせて熱処理条件を管理することも必要となる。熱処理により、COPフリー深さは、熱処理前すなわちインゴット引き上げ後のCOPサイズと、熱処理条件に依存する。COPサイズが小さいほど、より低温でCOPは消滅するため、インゴット引き上げ時において、極力COPサイズが小さくなるようなインゴット引き上げ条件（育成速度、温度勾配）を管理することも必要である。
【０００９】
熱処理前のCOPサイズを小さくするためには、例えば、インゴット引き上げ時の育成速度の高速化、結晶軸方向（引き上げ軸方向）の温度勾配の制御（K.Nakamura et al.,Proceedings of Kazusa Akademia Forum,(1999),p.55）あるいはインゴットへの窒素添加（M.Tamatsuka et al.,Defects in Silicon III,(1999),p.456）などの技術が開発されている。
【００１０】
上述のように、熱処理条件またはインゴット引き上げ条件を決定する一応の指針については明らかになっているものの、実際にこれらの条件について一義的に決定する方法はない。
【００１１】
必要なCOPフリー深さは、ウェーハ上に形成されるデバイスの作製プロセスにより異なるため、そのようなCOPフリー深さを得るための熱処理条件、インゴット引き上げ条件を見つけるためには、多大な工数とコストを要する。近年では、デバイス自体の寿命が短いため、それに合わせて必要なCOPフリー深さを有するウェーハの作製が必要であり、短時間かつ低コストで、所望のCOPフリー深さを有するウェーハの製造条件を決定方法の開発が要請されていた。
【００１２】
【課題を解決するための手段】
本発明者らは、所望のCOPフリー深さを有するウェーハのインゴット引き上げ条件（育成速度、温度勾配）および熱処理条件（熱処理温度、保持時間）を一義的に決定するために、実機テストを行わず、計算機シュミレーション（以下、シュミレーションと略す）のみでこれらの条件を決定できるアルゴリズムについて検討した。これは、現在、ウェーハの作製に関するシュミレーションは非常に実機テストと整合性がよいことが分かっているためである。
【００１３】
そこで、シュミレーションを用いて種々のCOPフリー深さとなる各熱処理条件を予め求めていく一方で、種々のCOPサイズが得られる各インゴット育成条件も求めていき、これらの条件の組み合わせに基づき、所望のCOPフリー深さを有するウェーハを製造するために、例えば、複数の育成速度からインゴットに対し適正な育成速度を選択し、その育成速度に対応した他の条件を選択するようにして、所望の各熱処理条件およびインゴット育成条件を決定することを考えた。
【００１４】
本発明は、上述の知見をもとに完成に至ったものであり、その要旨は、下記のウェーハの製造条件の決定方法にある。
【００１５】
請求項１に記載の所望のCOPフリー深さを有するウェーハの製造条件の決定方法は、チョクラルスキー法によるインゴット引き上げ時の育成速度および温度勾配に基づいて計算されるインゴットに形成されるCOPサイズを求めたインゴット製造条件データ群と、インゴットを切り出したウェーハに施す熱処理の熱処理温度およびその保持時間、ならびにCOPサイズに基づいて計算されるウェーハ表面部に形成されるCOPフリー深さを求めた熱処理条件データ群に基づき、ウェーハに施す熱処理の加熱温度および保持時間、ならびにインゴット引き上げ時の育成速度および温度勾配を決定することを特徴とする。
【００１６】
請求項２に記載の所望のCOPフリー深さを有するウェーハの製造条件の決定方法は、ＣＺ法によるインゴット引き上げ時の育成速度および温度勾配、ならびにインゴットを切り出したウェーハに施す熱処理の熱処理温度およびその保持時間を下記(1)〜(5)の工程により決定するものである。
(1)ウェーハの熱処理温度および保持時間、ならびにインゴットに形成されるCOPサイズをパラメータとして計算されるCOPフリー深さを求める工程
(2)上記(1)の計算結果より、所望のCOPフリー深さを得ることのできる熱処理温度、保持時間およびCOPサイズの組み合わせを複数選択する工程
(3)上記(2)で選択した各組み合わせのCOPサイズに対し、そのCOPサイズを得るための育成速度および温度勾配を計算する工程
(4)上記(3)で計算した複数の育成速度から、作製するインゴットに対して、適正な育成速度をインゴットの引き上げ時の育成速度に採用する工程
(5)上記(4)で採用した育成速度に対応する温度勾配、熱処理温度および保持時間をインゴット引き上げ時の温度勾配、インゴットを切り出したウェーハに施す熱処理の熱処理温度およびその保持時間に採用する工程
【００１７】
【発明の実施の形態】
本発明は、所望のCOPフリー深さを有するウェーハを製造するための製造条件、詳しくは、ＣＺ法におけるインゴット引き上げ時の育成速度ｆ_ｐおよび温度勾配Ｇ_ｃ、ならびにインゴットを切り出したウェーハに施す熱処理の熱処理温度Ｔおよびその熱処理温度での保持時間ｔを、一義的に決定するウェーハの製造条件の決定方法の発明である。本発明を説明するにあたり、まず、ウェーハを形成するまでの一連の流れについて説明する。なお、以下では上述した請求項２に記載の発明に従い説明する。
【００１８】
図１は、ＣＺ法によるインゴット形成からウェーハの熱処理までの一連の工程を模式的に示した図である。まず、ＣＺ法では、ワイヤーに単結晶の核となるシリコンの種を付け、その種を基として石英るつぼ内で溶融されたシリコンを徐々に引き上げてインゴットを形成する（図１（ａ））。このとき、インゴットの特性は、引き上げる速度、すなわち本発明における育成速度ｆ_ｐと、引き上げの際のインゴットの位置における温度、すなわち本発明における温度勾配Ｇ_ｃに依存する。
【００１９】
図１（ａ）における右図はインゴットの位置における温度を模式的に示したものであり、温度勾配Ｇ_ｃを適切に管理することで、品質のよいインゴットを得ることができる。実機では、インゴットの側部に遮蔽板を配置することでこのような温度勾配の調節を行うことができる。
【００２０】
以上のようにして得られたインゴットは、その頭部と尾部を切り落とした後、検査等の工程を経て、スライサーによって300〜500μｍ程度の厚みに切断され、ウェーハとなる（図１（ｂ））。
【００２１】
最後に、表面領域にCOPを含まないウェーハとするために、熱処理が施される（図１（ｃ））。熱処理では、熱処理温度Ｔおよびその保持時間ｔを管理することにより、COPを含まない領域の厚み、すなわちCOPフリー深さを調節できる。続いて、本発明のウェーハの製造条件の決定方法について説明する。本発明では、前述したように(1)〜(5)の工程を経て、ウェーハの製造条件が決定される。
【００２２】
図２は、本発明について、ウェーハの製造条件を決定する工程の流れを図に示したものである。図２の(1)〜(5)は本発明で規定する(1)〜(5)の工程に対応する。以下では、(1)〜(5)の工程について述べ、併せて、任意のCOPフリー深さを有するウェーハの製造条件を決定する場合を例に取り説明する。
【００２３】
まず、(1)の工程として、インゴットから切り出したウェーハの熱処理温度Ｔおよび保持時間ｔ、ならびにインゴットに形成されるCOPサイズ2R（RはCOPの平均半径）をパラメータとして計算されるCOPフリー深さを求める。これは、図１（ｃ）熱処理工程を計算機にてシュミレートすることに相当し、COPフリー深さは下記（ア）、（イ）の過程を仮定し、計算することで求めることができる。
【００２４】
（ア）内壁酸化膜の溶解
通常、COPの内壁には厚さ3〜4nm程度の酸化膜が形成されており、内壁酸化膜が溶解する。（ア）において、内壁酸化膜の溶解過程における酸化膜厚の時間変化は式（１）で記述できる。
【００２５】
【数１】

ここで、ｌは酸化膜厚、Ω_Si _Ｏ２はSiＯ_２の分子体積であり、Ｄ_０は酸素の拡散定数、Ｃ_０は酸素濃度、Ｃ_０（Ｒ）はCOP界面での酸素濃度である。Ｄ_０は式（１ａ）式で与えられる
【００２６】
【数２】

（イ）COPへの格子間シリコンの注入または空孔の放出
次に（ア）の過程に続いて、（イ）の過程に移る。熱処理前のCOPサイズ2Ｒを与え、Ｒの時間変化を式（２）でシリコン基板表面から各位置で計算する。
【００２７】
【数３】

ここで、Ω_Siはシリコンの原子体積、Ｃ_Ｉ、Ｃ_Ｖはそれぞれインゴット育成時の格子間シリコン、空孔の濃度、Ｃ_Ｉ（Ｒ）、Ｃ_Ｖ（Ｒ）はそれぞれCOP界面での格子間シリコン、空孔の濃度である。また、Ｄ_Ｖ、Ｄ_Ｉはそれぞれ格子間シリコン、空孔の拡散定数であり、式（２ａ）、式（２ｂ）で記述できる。
【００２８】
【数４】

このような計算式を用い、シリコン基板表面から深さ方向の各位置について、酸素濃度Ｃ ₀ を代入して計算したときのＲ＝０（ゼロ）となる最深の深さがCOPフリー深さである。
【００２９】
次に、(2)の工程として、(1)の計算結果より、所望のCOPフリー深さを得ることのできる熱処理温度、保持時間およびCOPサイズの組み合わせを複数選択する。(1)の計算結果からは、熱処理温度Ｔ、保持時間ｔ、COPサイズ2RおよびCOPフリー深さの関係が明らかになる。
【００３０】
図３は、(1)の計算結果の一例として、インゴットに形成されるCOPサイズ2R、熱処理温度Ｔおよび計算されたCOPフリー深さの関係を示した図である。なお、計算の簡略化のために(1)においてはすべて保持時間を１時間として計算した。同図は、COPフリー深さを横軸に、COPサイズを縦軸に示しており、同図に描かれた等温線により、任意のCOPサイズを有するCOPを何度で熱処理すれば、どれくらいのCOPフリー深さが得られるかを知ることができる。
【００３１】
同図より、COPサイズが小さいほど、または熱処理温度が高いほどCOPフリー深さが大きくなり、例えば、COPフリー深さ2μｍのウェーハを得ようとする場合には、COPサイズが300nmのときは1250℃、COPサイズが155nmのときは1200℃、COPサイズが35nmのときは1100℃で熱処理すればよい。このように任意のCOPフリー深さを有するウェーハの製造条件を決定する場合、複数の熱処理温度、保持時間およびCOPサイズの組み合わせが考えられることが分かる。
【００３２】
図２(2)の表には、選択されうる熱処理温度、保持時間およびCOPサイズの組み合わせを仮想的に製造条件▲１▼〜▲３▼として示した。例えば、図３を利用し、COPフリー深さ2μｍのウェーハを得ようとする場合、図２(2)の表における（Ｔ_１、ｔ_１、Ｒ_１）、（Ｔ_２、ｔ_２、Ｒ_２）および（Ｔ_３、ｔ_３、Ｒ_３）はそれぞれ（1250、1、300）、（1200、1、155）および（1100、1、35）とすればよい。
【００３３】
以下では、図２(2)の表を用い、この製造条件▲１▼〜▲３▼のうち、どの製造条件を採用すべきかについて説明する。なお、同表中の熱処理温度ＴはＴ_１＞Ｔ_２＞Ｔ_３であると仮定する。
【００３４】
続いて、(3)の工程として、(2)で選択した各組み合わせのCOPサイズ2Rに対し、そのCOPサイズを得るための育成速度ｆ_ｐおよび温度勾配Ｇ_ｃを計算する。これは図１（ａ）インゴット製造工程を計算機にてシュミレートすることに相当する。育成速度ｆ_ｐおよび温度勾配Ｇ_ｃの計算には、Voronkovのシュミレーション(V.V.Voronkov、J.Crystal Growth,59,625(1982))を利用すればよい。
【００３５】
Voronkovのシュミレーションでは、インゴット育成時の格子間シリコンの濃度Ｃ_Ｉ、空孔の濃度Ｃ_Ｖの時間変化は式（３ａ）、式（３ｂ）で記述できる。
【００３６】
【数５】

ここで、式（３ａ）および式（３ｂ）の右辺第１項は育成速度ｆ_ｐと点欠陥の坂道拡散によるドリフト、第２項は点欠陥の濃度勾配拡散、第３項は点欠陥の再結合反応の計算に対応し、ｋ_Ｆは反応定数、Ｃ_Ｉ ^＊、Ｃ_Ｖ ^＊はそれぞれ格子間シリコン、空孔の熱平衡濃度を表している。なお、Ｄ_Ｉ、Ｄ_Ｖ、Ｃ_Ｉ ^＊およびＣ_Ｖ ^＊は温度Ｔの関数であり、Ｔは総合伝熱解析モデルによる結晶軸方向の温度勾配Ｇ_Ｃ＝ΔＴ／ΔＺから導出できる。
【００３７】
また、インゴットを育成中のCOP形成、成長挙動をCOPサイズ2Rと時間ｔを関数とするサイズ分布関数ｆ（R、ｔ）を用いて表し、ｆ（R、ｔ）の時間変化を式（４ａ）、式（４ｂ）のフォッカープランク方程式を解くことで求めることができる。
【００３８】
【数６】

ここで式（４ａ）、式（４ｂ）中のＡ（R、ｔ）とＢ（R、ｔ）は次の関係を満たす。
【００３９】
【数７】

ここで、式（４ｃ）において、ｋはボルツマン定数、ΔＧ＝ΔＧ（R、Ｃ_Ｉ、Ｃ_Ｖ）はCOPの半径RのCOP形成に伴うGibbsの自由エネルギー変化量を表しており、この変化量は式（３ａ）、式（３ｂ）で得られる格子間シリコン、空孔の濃度Ｃ_Ｉ、Ｃ_Ｖの計算値を用いて計算できる。そして、式（３ａ）〜（３ｂ）、式（４ａ）〜（４ｃ）を逐次解くことで、最終的にインゴット育成後のｆ（R、ｔ）を求めることができる。なお、結晶に窒素が添加されている場合には、窒素濃度に依存してＤ_Ｖを0.5〜0.1倍にして計算すればよい。（赤塚雅則他、第４８回応用物理学関係連合講演会、講演予稿集28p-s-5（2001）p.472）。
【００４０】
このような計算をすることにより、COPサイズ2Rに対し、そのCOPサイズを得るための育成速度ｆ_ｐおよび温度勾配Ｇ_ｃを計算することができる。ここで図２(3)の表に示すようにCOPサイズ2RがＲ_１、Ｒ_２、Ｒ_３の場合、育成速度ｆ_ｐとしてそれぞれｆ_ｐ１、ｆ_ｐ２、ｆ_ｐ２が、温度勾配Ｇ_ｃとしてそれぞれＧ_ｃ１、Ｇ_ｃ２、Ｇ_ｃ２が得られる。
【００４１】
次に、(4)の工程として、(3)で計算した複数の育成速度から、引き上げられるインゴットに対して、適正な育成速度をインゴットの引き上げ時の育成速度に採用する。
【００４２】
ここで、「適正な育成速度」とは、引き上げられるインゴットの直径、または品質に依存して決定される速度、さらに製造装置の使用条件に基づいて決定される速度である。生産面からは、インゴットの直径に対して最も速く育成できる速度を採用すればよく、その速度は、例えば、インゴットの直径が200mmのとき0.4〜4.0 mm／分、300mmのとき0.2〜3.0mm／分程度である。
【００４３】
一方、インゴットの品質、例えば、急冷によるインゴットの欠陥や歪みを回避したい場合は、「適正な育成速度」はこれらの品質を満足する引上速度が採用される。さらに、製造装置のインゴット冷却能力は使用する装置の冷却仕様に依存するから、インゴットの直径に対して最も速く育成できる速度を採用できる場合であっても、製造装置の冷却能力によって決定される場合もある。
【００４４】
ここで、インゴットの直径を考慮した場合、ｆ_ｐ１が適正な育成速度であり、インゴットの品質を考慮した場合、ｆ_ｐ２が適正な育成速度であり、これらの育成速度をインゴットの引き上げ時の育成速度に採用する。
【００４５】
最後に、(5)の工程として、(4)で採用した育成速度に対応する温度勾配、熱処理温度および保持時間をインゴット引き上げ時の温度勾配、インゴットを切り出したウェーハに施す熱処理の熱処理温度およびその保持時間に採用する。
【００４６】
(4)の工程では、インゴットの直径を考慮した場合、製造条件▲１▼の育成速度ｆ_ｐ１をインゴット引き上げ時の育成速度に採用した。これに対応し、製造条件▲１▼の温度勾配、熱処理温度および保持時間を、ＣＺ法におけるインゴット引き上げ時の温度勾配、ならびにインゴットを切り出したウェーハに施す熱処理の熱処理温度およびその熱処理温度での保持時間として採用する。一方、(4)の工程で、インゴットの品質を考慮した場合、育成速度ｆ_ｐ２を採用した。この場合、育成速度ｆ_ｐ２となる製造条件は２つ（製造条件▲２▼、▲３▼）あり、一義的に育成速度ｆ_ｐ２に対する温度勾配、熱処理温度および保持時間を決めることができない。このような場合には、他の条件をさらに考慮に入れ、両製造条件のうちから一方を選択すればよい。例えば、最も低い熱処理温度の製造条件（製造条件▲３▼）の温度勾配、熱処理温度および保持時間を採用すればよい。
【００４７】
以上のような(1)〜(5)の工程を踏まえ、育成速度、温度勾配、熱処理温度および保持時間を決定した場合の計算所要時間は１条件につき約１５分である。実機テストにより製造条件を決定した場合には２週間以上要することを考えるとはるかに短時間である。
【００４８】
なお、実際に、本発明で決定した育成速度、温度勾配、熱処理温度および保持時間を実機に導入しても、ウェーハ製造上、なんら問題はなく、所望のCOPフリー深さを有するウェーハを得ることができた。
【００４９】
【発明の効果】
本発明では、所望のCOPフリー深さを有するウェーハを得るために、インゴット引き上げ時の育成速度および温度勾配、ならびにインゴットを切り出したウェーハに施す熱処理の熱処理温度およびその保持時間といったウェーハの製造条件を一義的に決定することができる。
【００５０】
これらの製造条件は、すべてシュミレーションによって決定できるので、実機テストに要するコストや時間的なロスがなく、製品の切り替えに伴う、製造条件の変更にもすばやく対応できる。
【図面の簡単な説明】
【図１】ＣＺ法によるインゴット形成からウェーハの熱処理までの一連の工程を模式的に示した図である。
【図２】本発明について、ウェーハの製造条件を決定する工程の流れを図に示したものである。
【図３】インゴットに形成されるCOPサイズ2R、熱処理温度Ｔおよび計算されたCOPフリー深さの関係を示した図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for determining a manufacturing condition of a wafer having a desired depth in a region where there is no cavity defect (Crystal Originated Particle; hereinafter referred to as COP) formed on the wafer. More specifically, an actual machine test is performed. In particular, the present invention relates to a method for determining a wafer manufacturing condition in which a depth from a wafer surface (hereinafter referred to as a COP-free depth) in a region where there is no cavity defect formed in the wafer is set to a desired depth.
[0002]
[Prior art]
Wafers (generally also referred to as semiconductor silicon substrates) that form devices such as ICs and LSIs are generally cut out of single crystals grown using the Czochralski method (hereinafter referred to as CZ method). ing. The wafer preferably has few defects in order to form a device. In particular, due to the recent demand for higher performance and higher integration of devices, the density and size allowed for defects formed on wafers are becoming increasingly severe.
[0003]
Usually, a COP having a size of about 0.1 μm is formed at a density of 10 ⁴ to 10 ⁶ pieces / cm ³ on a wafer produced by cutting an ingot grown by the CZ method. For example, it is known that a large COP existing in a device active region, that is, a depth of several μm from the wafer surface, deteriorates the gate oxide characteristics of a highly integrated MOS device.
[0004]
For this reason, various methods for reducing the COP density and COP size (hereinafter referred to as COP size) in the device active region have been studied. As an example of such a method, there is a method of controlling the growth rate when pulling up the ingot by the CZ method. COP density and COP size depend on ingot diameter and growth conditions. In general, COP is reduced in density / increased when the ingot diameter is increased, and increased in density / small size when the growth speed is increased. Turn into. For this reason, the growth speed is determined with respect to the diameter of the ingot to be pulled up.
[0005]
As another method, there is a method of growing an epitaxial layer having a thickness of about several μm on the wafer surface by a gas phase reaction. In this method, since the epitaxial layer is formed so as not to introduce defects, it is possible to obtain a wafer containing substantially no COP in the device active region. Further, there is a method in which a heat treatment at about 1200 ° C. is performed on the wafer to eliminate COP near the surface of the wafer and secure a device active region.
[0006]
These methods are appropriately selected and used in consideration of a subsequent device manufacturing process. However, today, as the performance and integration of devices have advanced, the method of epitaxial growth or the method of eliminating COP near the wafer surface by heat treatment is mainly used among these methods. In the future, this trend is expected to increase as wafers with a diameter of 300 mm will become mainstream.
[0007]
[Problems to be solved by the invention]
In order to secure the device active region, when a method of eliminating the COP near the wafer surface by heat treatment is adopted, it is important to appropriately manage the heat treatment conditions. When the heat treatment is performed at a high temperature, for example, about 1200 ° C., slip dislocation may occur in the wafer. Therefore, the heat treatment temperature is preferably low. In particular, when a wafer having a large diameter of 300 mm is heat-treated at a high temperature, slip dislocation is likely to occur, and the quality of the wafer itself is likely to deteriorate.
[0008]
In addition, in order to eliminate the COP existing in the vicinity of the wafer surface, it is necessary to manage the heat treatment conditions according to the COP size. Due to the heat treatment, the COP-free depth depends on the COP size before the heat treatment, that is, after the ingot is pulled up, and the heat treatment conditions. Since the COP disappears at a lower temperature as the COP size is smaller, it is also necessary to manage the ingot pulling conditions (growth speed, temperature gradient) so that the COP size becomes as small as possible when pulling the ingot.
[0009]
In order to reduce the COP size before heat treatment, for example, the growth rate during ingot pulling is increased, and the temperature gradient in the crystal axis direction (pulling axis direction) is controlled (K. Nakamura et al., Proceedings of Kazusa Akademia Forum (1999), p.55) or nitrogen addition to an ingot (M. Tamatsuka et al., Defects in Silicon III, (1999), p.456) has been developed.
[0010]
As described above, although a temporary guideline for determining the heat treatment condition or the ingot pulling condition has been clarified, there is no method for actually uniquely determining these conditions.
[0011]
The required COP-free depth varies depending on the manufacturing process of the device formed on the wafer. Therefore, it takes a lot of man-hours and costs to find the heat treatment conditions and ingot pulling conditions to obtain such COP-free depth. Cost. In recent years, since the lifetime of the device itself is short, it is necessary to produce a wafer having the necessary COP-free depth accordingly, and the production conditions for a wafer having the desired COP-free depth can be reduced in a short time and at a low cost. Development of a decision method was requested.
[0012]
[Means for Solving the Problems]
In order to uniquely determine the ingot pulling conditions (growth rate, temperature gradient) and heat treatment conditions (heat treatment temperature, holding time) of a wafer having a desired COP-free depth, the present inventors do not perform an actual machine test. We studied an algorithm that can determine these conditions only by computer simulation (hereinafter abbreviated as simulation). This is because it is now known that the simulation related to wafer fabrication is very consistent with the actual machine test.
[0013]
Therefore, while calculating each heat treatment condition to obtain various COP-free depths using simulation in advance, each ingot growing condition for obtaining various COP sizes is also obtained. Based on a combination of these conditions, a desired condition is obtained. In order to manufacture a wafer having a COP-free depth, for example, an appropriate growth rate is selected from a plurality of growth rates with respect to the ingot, and other conditions corresponding to the growth rate are selected. We decided to determine heat treatment conditions and ingot growth conditions.
[0014]
The present invention has been completed based on the above-described knowledge, and the gist thereof is the following method for determining the manufacturing conditions of a wafer.
[0015]
The method for determining a manufacturing condition of a wafer having a desired COP-free depth according to claim 1 is a COP size formed in an ingot calculated based on a growth rate and a temperature gradient at the time of pulling up the ingot by the Czochralski method. Heat treatment temperature, heat treatment temperature and retention time of the heat treatment applied to the wafer from which the ingot was cut, and COP-free depth formed on the wafer surface calculated based on the COP size Based on the condition data group, the heating temperature and holding time of the heat treatment applied to the wafer, and the growth rate and temperature gradient at the time of pulling up the ingot are determined.
[0016]
The method for determining the manufacturing conditions of a wafer having a desired COP-free depth according to claim 2 includes a growth rate and a temperature gradient when the ingot is pulled by the CZ method, a heat treatment temperature of the heat treatment applied to the wafer from which the ingot has been cut, and The holding time is determined by the following steps (1) to (5).
(1) A process for obtaining the COP free depth calculated using the heat treatment temperature and holding time of the wafer and the COP size formed on the ingot as parameters.
(2) A step of selecting a plurality of combinations of heat treatment temperature, holding time and COP size capable of obtaining a desired COP-free depth from the calculation result of (1) above.
(3) For the COP size of each combination selected in (2) above, a process for calculating the growth rate and temperature gradient to obtain the COP size
(4) The step of adopting an appropriate growth rate as the growth rate when pulling up the ingot from the multiple growth rates calculated in (3) above for the ingot to be produced
(5) The temperature gradient corresponding to the growth rate adopted in (4) above, the heat treatment temperature and the holding time are the temperature gradient at the time of pulling up the ingot, and the heat treatment temperature and the holding time of the heat treatment applied to the wafer from which the ingot has been cut. [0017]
DETAILED DESCRIPTION OF THE INVENTION
The present invention, manufacturing conditions for the manufacture of a wafer having a desired COP-free depth, details, subjecting growth rate f _p and the temperature gradient G _c at the ingot pulling in CZ _method, and the wafers sliced ingot heat treatment This is an invention of a method for determining wafer manufacturing conditions in which the heat treatment temperature T and the holding time t at the heat treatment temperature are uniquely determined. In describing the present invention, first, a series of flows until a wafer is formed will be described. In the following, description will be given according to the invention described in claim 2 described above.
[0018]
FIG. 1 is a diagram schematically showing a series of steps from ingot formation by the CZ method to heat treatment of the wafer. First, in the CZ method, a silicon seed serving as a nucleus of a single crystal is attached to a wire, and silicon melted in a quartz crucible is gradually pulled up based on the seed to form an ingot (FIG. 1 (a)). At this time, characteristics of the ingot, pulling speed, i.e. the growing rate f _p in the present invention, the temperature at the ingot position during pulling, i.e. depends on the temperature gradient G _c in the present invention.
[0019]
Right in FIG. 1 (a) are those of the temperature at the position of the ingot shown schematically, by appropriately managing the temperature gradient G _c, it is possible to obtain a good ingot quality. In the actual machine, such a temperature gradient can be adjusted by arranging a shielding plate on the side of the ingot.
[0020]
The ingot obtained as described above is cut into a thickness of about 300 to 500 μm by a slicer through a process such as inspection after cutting off its head and tail and becomes a wafer (FIG. 1B). .
[0021]
Finally, in order to obtain a wafer that does not include COP in the surface region, heat treatment is performed (FIG. 1C). In the heat treatment, the thickness of the region not containing COP, that is, the COP free depth can be adjusted by managing the heat treatment temperature T and its holding time t. Next, a method for determining wafer manufacturing conditions according to the present invention will be described. In the present invention, the wafer manufacturing conditions are determined through the steps (1) to (5) as described above.
[0022]
FIG. 2 shows the flow of the process for determining the wafer manufacturing conditions according to the present invention. 2 correspond to the steps (1) to (5) defined in the present invention. In the following, the steps (1) to (5) will be described, and a description will be given taking as an example the case of determining the manufacturing conditions of a wafer having an arbitrary COP free depth.
[0023]
First, in step (1), the COP free depth calculated using the heat treatment temperature T and holding time t of the wafer cut from the ingot and the COP size 2R (R is the average radius of the COP) formed on the ingot as parameters. Ask for. This is equivalent to simulating the heat treatment step in FIG. 1 (c) with a computer, and the COP free depth can be calculated by assuming the following steps (a) and (b).
[0024]
(A) Dissolution of inner wall oxide film Usually, an oxide film having a thickness of about 3 to 4 nm is formed on the inner wall of the COP, and the inner wall oxide film is dissolved. In (a), the change over time of the oxide film thickness during the dissolution process of the inner wall oxide film can be described by equation (1).
[0025]
[Expression 1]

Here, l is the oxide film thickness, Ω _Si _O2 is the molecular volume of SiO ₂ , D ₀ is the oxygen diffusion constant, C ₀ is the oxygen concentration, and C ₀ (R) is the oxygen concentration at the COP interface. D ₀ is given by equation (1a).
[Expression 2]

(B) Interstitial silicon injection into COP or vacancies release Next, after step (a), the process proceeds to step (a). The COP size 2R before heat treatment is given, and the time change of R is calculated at each position from the silicon substrate surface by the equation (2).
[0027]
[Equation 3]

Here, Ω _Si is the atomic volume of silicon, C _I and C _V are the interstitial silicon at the time of ingot growth, the concentration of vacancies, and C _I (R) and C _V (R) are the interstitial at the COP interface, respectively. This is the concentration of silicon and vacancies. D _V and D _I are the diffusion constants of interstitial silicon and holes, respectively, and can be described by equations (2a) and (2b).
[0028]
[Expression 4]

Using such a calculation formula, for each position in the depth direction from the silicon substrate surface, the deepest depth at which R = 0 (zero) when calculated by substituting the oxygen concentration C ₀ is the COP free depth. is there.
[0029]
Next, as the step (2), a plurality of combinations of heat treatment temperatures, holding times and COP sizes capable of obtaining a desired COP free depth are selected from the calculation result of (1). From the calculation result of (1), the relationship between the heat treatment temperature T, the holding time t, the COP size 2R, and the COP free depth becomes clear.
[0030]
FIG. 3 is a diagram showing a relationship among the COP size 2R formed in the ingot, the heat treatment temperature T, and the calculated COP free depth as an example of the calculation result of (1). In order to simplify the calculation, in (1), the calculation was performed assuming that the holding time was 1 hour. The figure shows the COP-free depth on the horizontal axis and the COP size on the vertical axis, and how many times the COP with an arbitrary COP size is heat-treated by the isotherm drawn in the figure. You can know if COP free depth can be obtained.
[0031]
From the figure, the smaller the COP size or the higher the heat treatment temperature, the larger the COP free depth. For example, when trying to obtain a wafer with a COP free depth of 2 μm, the COP size is 1250 when the COP size is 300 nm. When the COP size is 155 nm, heat treatment may be performed at 1200 ° C., and when the COP size is 35 nm, heat treatment may be performed at 1100 ° C. In this way, when determining the manufacturing conditions of a wafer having an arbitrary COP-free depth, it can be seen that a combination of a plurality of heat treatment temperatures, holding times, and COP sizes can be considered.
[0032]
In the table of FIG. 2 (2), combinations of heat treatment temperature, holding time and COP size that can be selected are virtually shown as production conditions (1) to (3). For example, when using FIG. 3 to obtain a wafer having a COP-free depth of 2 μm, (T ₁ , t ₁ , R ₁ ), (T ₂ , t ₂ , R ₂ ) in the table of FIG. ) And (T ₃ , t ₃ , R ₃ ) may be (1250, 1, 300), (1200, 1, 155) and (1100, 1, 35), respectively.
[0033]
Hereinafter, which manufacturing condition should be adopted among the manufacturing conditions (1) to (3) will be described with reference to the table of FIG. It is assumed that the heat treatment temperature T in the table is T ₁ > T ₂ > T ₃ .
[0034]
Subsequently, in steps (3), with respect to COP size 2R of each combination selected in (2) to calculate the growth rate f _p and the temperature gradient G _c to obtain the COP size. This corresponds to the simulation of the ingot manufacturing process in FIG. The calculation of growth rate f _p and the temperature gradient G _c, simulation of Voronkov (VVVoronkov, J.Crystal Growth, 59,625 (1982)) may be utilized.
[0035]
In the Voronkov simulation, the temporal changes in the interstitial silicon concentration C _I and the vacancy concentration C _V during ingot growth can be described by the equations (3a) and (3b).
[0036]
[Equation 5]

Here, the formula (3a) and formula (3b) of the first term drift due to slope diffusion of growth rate f _p and the point defect concentration gradient diffusion of the second term is the point defects, re third term point defects Corresponding to the calculation of the binding reaction, k _F represents the reaction constant, and C _I ^* and C _V ^* represent the thermal equilibrium concentrations of interstitial silicon and vacancies, respectively. D _I , D _V, C _I ^*, and C _V ^* are functions of the temperature T, and T can be derived from the temperature gradient G _C = ΔT / ΔZ in the crystal axis direction according to the comprehensive heat transfer analysis model.
[0037]
Also, COP formation and growth behavior during ingot growth are expressed using a COP size 2R and a size distribution function f (R, t) with time t as a function, and the time change of f (R, t) is expressed by the equation (4a). ), And by solving the Fokker-Planck equation of equation (4b).
[0038]
[Formula 6]

Here, A (R, t) and B (R, t) in the equations (4a) and (4b) satisfy the following relationship.
[0039]
[Expression 7]

Here, in equation (4c), k is Boltzmann's constant, and ΔG = ΔG (R, C _I , C _V ) represents the amount of change in Gibbs free energy associated with COP formation with a radius of COP R. may be calculated using equation (3a), interstitial silicon obtained by the formula (3b), the concentration of vacancies _C I, the calculated values of _{C V.} Then, f (R, t) after ingot growth can be finally obtained by sequentially solving equations (3a) to (3b) and equations (4a) to (4c). In the case where the nitrogen in the crystal is added, it may be calculated in the 0.5 to 0.1 times D _V depending on the nitrogen concentration. (Matsunori Akatsuka et al., 48th Joint Physics Conference on Applied Physics, Proceedings 28p-s-5 (2001) p.472).
[0040]
By such calculations, to COP size 2R, it is possible to calculate the growth rate f _p and the temperature gradient G _c to obtain the COP size. Here, as shown in the table of FIG. 2 (3), when the COP size 2R is R ₁ , R ₂ , and R ₃ , the growth rates f _p are f _p1 , f _p2 , and f _p2 , respectively, as the temperature gradient G _c. G _c1 , G _c2 , G _c2 are obtained.
[0041]
Next, as the step (4), an appropriate growth rate is adopted as the growth rate when the ingot is pulled up with respect to the ingot pulled up from the plurality of growth rates calculated in (3).
[0042]
Here, the “appropriate growth speed” is a speed determined depending on the diameter or quality of the ingot to be pulled up, and further a speed determined based on use conditions of the manufacturing apparatus. From the standpoint of production, it is only necessary to adopt a speed that allows the fastest growth relative to the ingot diameter. For example, the speed is 0.4 to 4.0 mm / min when the ingot diameter is 200 mm, and 0.2 to 3.0 mm / min when the ingot diameter is 300 mm. About minutes.
[0043]
On the other hand, when it is desired to avoid ingot quality, for example, defects and distortion of the ingot due to rapid cooling, the “appropriate growth speed” is a pulling speed that satisfies these qualities. Furthermore, since the ingot cooling capacity of the manufacturing equipment depends on the cooling specifications of the equipment to be used, even if the speed that allows the fastest growth to the ingot diameter can be adopted, it is determined by the cooling capacity of the manufacturing equipment. There is also.
[0044]
Here, when considering the diameter of the ingot, f _p1 is an appropriate growth rate, and when considering the quality of the ingot, f _p2 is an appropriate growth rate, and these growth rates are increased when the ingot is pulled up. Adopt to speed.
[0045]
Finally, as step (5), the temperature gradient corresponding to the growth rate adopted in (4), the heat treatment temperature and the holding time are the temperature gradient when pulling the ingot, the heat treatment temperature of the heat treatment applied to the wafer from which the ingot is cut, and Adopt for retention time.
[0046]
(4) In the process, in consideration of the diameter of the ingot, was adopted manufacturing conditions ▲ 1 ▼ growth rate f _p1 of the growth rate at the time the ingot pulling. Correspondingly, the temperature gradient, the heat treatment temperature and the holding time of the manufacturing condition (1) are maintained at the temperature gradient at the time of pulling up the ingot in the CZ method, and the heat treatment temperature and the heat treatment temperature of the heat treatment applied to the wafer from which the ingot is cut. Adopt as time. On the other hand, when considering the quality of the ingot in the step (4), the growth speed _fp2 was adopted. In this case, manufacturing conditions to be growth velocity f _p2 are two (manufacturing conditions ▲ 2 ▼, ▲ 3 ▼) Yes, the temperature gradient for uniquely growth rate f _p2, it is impossible to determine the heat treatment temperature and holding time. In such a case, another condition may be further taken into consideration and one of the manufacturing conditions may be selected. For example, the temperature gradient, the heat treatment temperature, and the holding time of the manufacturing condition (manufacturing condition (3)) having the lowest heat treatment temperature may be employed.
[0047]
Based on the above steps (1) to (5), the calculation time when the growth rate, temperature gradient, heat treatment temperature and holding time are determined is about 15 minutes per condition. Considering that it takes two weeks or more when manufacturing conditions are determined by an actual machine test, it is much shorter.
[0048]
In fact, even if the growth rate, temperature gradient, heat treatment temperature and holding time determined in the present invention are introduced into the actual machine, there is no problem in wafer production, and a wafer having a desired COP-free depth can be obtained. I was able to.
[0049]
【The invention's effect】
In the present invention, in order to obtain a wafer having a desired COP-free depth, the wafer production conditions such as the growth rate and temperature gradient at the time of pulling up the ingot, the heat treatment temperature of the heat treatment applied to the wafer from which the ingot is cut, and the holding time thereof are set. It can be determined uniquely.
[0050]
All of these manufacturing conditions can be determined by simulation, so there is no cost or time loss required for actual machine testing, and it is possible to quickly respond to changes in manufacturing conditions accompanying product switching.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a series of steps from ingot formation by CZ method to heat treatment of a wafer.
FIG. 2 is a diagram showing a flow of a process for determining wafer manufacturing conditions in the present invention.
FIG. 3 is a diagram showing the relationship between the COP size 2R formed in the ingot, the heat treatment temperature T, and the calculated COP free depth.

Claims

Ingot manufacturing condition data group for determining the COP size formed in the ingot calculated based on the growth rate and temperature gradient in the ingot manufacturing process by the Czochralski method, the heat treatment temperature of the wafer in the heat treatment process of the wafer, and its holding time In addition, based on the heat treatment condition data group obtained for the COP free depth formed on the wafer surface calculated based on the COP size formed on the wafer, the heating temperature and holding time in the heat treatment process, and the ingot production process A method for determining a manufacturing condition for a wafer having a desired COP-free depth, wherein a growth rate and a temperature gradient are determined.

The desired COP-free, in which the growth rate and temperature gradient when pulling the ingot by the Czochralski method, and the heat treatment temperature and holding time of the heat treatment applied to the wafer from which the ingot is cut are determined by the following steps (1) to (5) A method for determining a manufacturing condition of a wafer having a depth.
(1) A process for obtaining the COP free depth calculated using the heat treatment temperature and holding time of the wafer and the COP size formed on the ingot as parameters.
(2) A step of selecting a plurality of combinations of heat treatment temperature, holding time and COP size capable of obtaining a desired COP-free depth from the calculation result of (1) above.
(3) For the COP size of each combination selected in (2) above, a process for calculating the growth rate and temperature gradient to obtain the COP size
(4) The step of adopting an appropriate growth rate as the growth rate when pulling up the ingot from the multiple growth rates calculated in (3) above for the ingot to be produced
(5) The temperature gradient corresponding to the growth rate adopted in (4) above, the heat treatment temperature and the holding time are the temperature gradient at the time of pulling up the ingot, and the heat treatment temperature and the holding time of the heat treatment applied to the wafer from which the ingot has been cut.