JP4145006B2 - Ｄｃ試験装置及び半導体試験装置 - Google Patents
Ｄｃ試験装置及び半導体試験装置 Download PDFInfo
- Publication number
- JP4145006B2 JP4145006B2 JP2000264029A JP2000264029A JP4145006B2 JP 4145006 B2 JP4145006 B2 JP 4145006B2 JP 2000264029 A JP2000264029 A JP 2000264029A JP 2000264029 A JP2000264029 A JP 2000264029A JP 4145006 B2 JP4145006 B2 JP 4145006B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- test
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5606—Error catch memory
Landscapes
- Tests Of Electronic Circuits (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体試験装置及びそれを構成するＤＣ試験装置に関し、特に、フラッシュメモリの試験に用いて好適なＤＣ試験装置に関する。
【０００２】
【従来の技術】
従来技術の半導体試験装置におけるＤＣ試験装置においては、フラッシュメモリ等の被測定デバイスのピンごとにテストパターンを入力し、その出力を期待値と比較して異常の有無を判断している。
【０００３】
ここで、図４を参照して、従来のＤＣ試験装置について簡単に説明する。
従来の半導体試験装置におけるＤＣ試験装置は、シーケンサ１１、アナログ−デジタルコンバータ（ＡＤＣ）１２及び演算論理回路（ＡＬＵ）１３により構成されている。
【０００４】
このシーケンサ１１は、半導体試験装置２のパターンジェネレータ（ＰＧ）２からＡＤスタート信号が入力されると、スタート信号及びタイミング信号を順次に出力する。
また、ＡＤＣ１２は、シーケンサ１１からスタート信号が入力されると、ＰＧ２が生成したテストパターンが入力された被測定デバイス（ＤＵＴ）３の出力を測定する。ここでは、被測定デバイス３として、例えばフラッシュメモリを試験をする例について説明する。
【０００５】
さらに、ＡＬＵ１３は、シーケンサ１１からタイミング信号が入力されると、ＡＤＣ１２の出力電圧値を測定値として出力するとともに、その出力電圧値を期待値と比較した結果をパス／フェイル（ＰＡＳＳ／ＦＡＩＬ）信号として出力する。この期待値は、予めＡＬＵ１３に、設定されている値であって、フラッシュメモリが正常である場合に出力されるべき値である。
【０００６】
そして、ＡＬＵ１３では、ＡＤＣ１２からの出力電圧値が、期待値を満たしている場合にパス信号を出力し、満たしていない場合にフェイル信号を出力する。このパス／フェイル信号は、通常、二値信号で与えられ、例えば「１」及び「０」で表される。
一方、ＡＬＵ１３から出力される出力電圧値としては、被測定デバイス３の出力をＡＤＣ１２によりアナログ−デジタル変換した電圧値がそのまま出力される。
【０００７】
そして、ＡＬＵ１３から出力されたパス／フェイル信号は、ＰＧ２へ入力される。
ＰＧ２から被測定デバイス３へ入力されるテストパターンは、ＡＬＵ１３から入力されるパス／フェイル信号に応じて、次々に変更されていく。各変更の際には、それぞれ二通りのテストパターンのうちのいずれか一方が、パス信号かフェイル信号かによって選択される。すなわち、テストパターンの分岐の一方が次々に選択されていく。
【０００８】
そして、選択された各テストパターンごとに、その都度、ＰＧ２からＡＤスタート信号がシーケンサ１１へ入力される。そして、そのテストパターンが入力された被測定デバイス３の出力がＡＤＣ１２により測定され、ＡＬＵ１３から新たなパス／フェイス信号が次々に出力される。
このように、被測定デバイスの一つのピンに対して、一回の試験で、複数のテストパターンが入力され、その都度、ＡＤスタート信号が出力される。このＡＤスタート信号の出力回数は、例えば、一回の試験で数十回程度である。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＡＬＵから測定値として出力される出力電圧値は、従来、一回の試験中に測定された各出力電圧値のうち、最後のＡＤスタート信号出力時のテストパターンに対応して測定された出力電圧値だけであった。すなわち、従来は、最後のテストパターン以外の個々のテストパターンに対する、被測定デバイスの実際の出力を直接確認することができなかった。
【００１０】
ところで、ＡＤＣで変換された出力電圧値が期待値を満たしているとＡＬＵにより判断された場合の出力信号を検討すると、実際には、期待値の許容範囲を辛うじて満たしているに過ぎない場合や、期待値を偶然満たしたが事実上エラーとなっている場合が有り得る。このような場合、本来は異常を示すフェイル信号が出力されるべきであるが、実際には正常を示すパス信号が出力されてしまう可能性があり、ＤＣ試験の信頼性の低下を招くおそれがあった。
【００１１】
本発明は、上記の問題を解決すべくなされたものであり、ＤＣ試験用のテストプログラムやテストパターンの開発時に、そのデバッグを容易にするために、ＡＤスタートごとのテストパターンに対する被測定デバイスからの出力電圧値をそれぞれ測定することができるＤＣ測定装置及び半導体試験装置の提供を目的とする。
【００１２】
【課題を解決するための手段】
この目的の達成を図るため、本発明の請求項１に係るＤＣ試験装置によれば、被測定デバイスに入力するテストパターンを生成するパターンジェネレータからテストパターンごとにＡＤスタート信号が入力されると、スタート信号及びタイミング信号を順次に出力するシーケンサと、スタート信号が入力されると、テストパターンが入力された被測定デバイスの出力を測定するアナログ−デジタルコンバータと、タイミング信号が入力されると、アナログ−デジタルコンバータの出力電圧値を測定値として出力するとともに、その出力電圧値を期待値と比較した結果をパス／フェイル信号としてパターンジェネレータへ出力する演算論理装置とを備えたＤＣ試験装置であって、
シーケンサは、スタート信号及びタイミング信号に続いて、書込み信号及びクロック信号を順次に出力し、クロック信号が入力されると、出力するアドレス値を更新するアドレスカウンタと、書込み信号が入力されると、アドレス値の示すアドレスへ測定値を格納するヒストリメモリとを備えた構成としてある。
【００１３】
このような構成とすれば、ＡＤスタートが入力されたシーケンサは、その都度、スタート信号及びタイミング信号に続いて、書込み信号及びクロック信号を出力する。そして、このクロック信号によって、アドレスカウンタのアドレス値が更新される。さらに、書込み信号によって、ヒストリメモリへ出力電圧値が記録される。したがって、各出力電圧値が記録されるヒストリメモリのアドレスは、ＡＤスタート信号ごとに更新される。
このため、本発明によれば、ＡＤスタート信号ごとの各出力電圧値を個別に保存することができる。その結果、ＡＤスタートごとのテストパターンに対する被測定デバイスからの出力電圧値をそれぞれ測定することができる。
【００１４】
このように、本発明によれば、ＡＤスタートごとのテストパターンに対する被測定デバイスからの各出力電圧値を測定することができるので、テストパターンごとの被測定デバイスの出力を詳細に検討することができる。その結果、パス／フェイル信号がパス信号の場合であっても、期待値の許容範囲を辛うじて満たしているに過ぎない場合や、期待値を偶然満たしたが事実上エラーとなっている場合を検出ことが可能となる。
【００１５】
そして、この検出結果に基づいてテストパターンや期待値などを改良することにより、本来は異常を示すフェイル信号が出力されるべき場合に誤って正常を示すパス信号が出力されてしまう可能性を低減することができる。このため、ＤＣ試験の信頼性の向上を図ることができる。
【００１６】
また、テストパターンごとの被測定デバイスの出力を詳細に検討することができるので、その検討結果に基づいて、開発段階の被測定デバイス自体の改良を行うことができる。したがって、例えばフラッシュメモリ等の被測定デバイスの開発段階で本発明のＤＣ試験装置を用いることにより、より優れた被測定デバイスの開発に寄与することができる。
【００１７】
ところで、従来のＤＣ試験装置においては、一回のＡＤスタート信号あたり、数十回から数百回の測定値の平均値を求めて最終的な測定値とすることがある。そのため、従来のＤＣ試験装置には、各測定回ごとの測定値を記録するための記録装置が設けられていることが多い。
そこで、請求項２記載の発明によれば、ヒストリメモリとして、一回のＡＤスタート信号における複数回の測定による測定値をそれぞれ記憶するための記憶装置を利用する構成としてある。
このように、パス／フェイル信号用の記憶装置をヒストリメモリとして利用すれば、新たにヒストリメモリを設ける必要がない。このため、装置の小型化及びコストの低減を図ることができる。
【００１８】
また、本発明の請求項３記載の半導体試験装置によれば、ＤＣ試験装置を備えた半導体試験装置において、
ＤＣ試験装置は、
被測定デバイスに入力するテストパターンを生成するとともに、テストパターンごとにＡＤスタート信号を出力するパターンジェネレータと、ＡＤスタート信号が入力されると、スタート信号、タイミング信号、書込み信号及びクロック信号を順次に出力するシーケンサと、スタート信号が入力されると、テストパターンが入力された被測定デバイスの出力を測定するアナログ−デジタルコンバータと、タイミング信号が入力されると、アナログ−デジタルコンバータの出力電圧値を測定値として出力するとともに、その出力電圧値を期待値と比較した結果をパス／フェイル信号として前記パターンジェネレータへ出力する演算論理装置と、クロック信号が入力されると、出力するアドレス値を更新するアドレスカウンタと、書込み信号が入力されると、アドレス値の示すアドレスへ測定値を格納するヒストリメモリとを備えた構成としてある。
【００１９】
このような構成により、本発明によれば、ＡＤスタート信号ごとの各出力電圧値を保存することにより、ＡＤスタートごとのテストパターンに対する被測定デバイスからの各出力電圧値を測定することができる。これにより、試験の信頼性の向上を図ることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
［第一実施形態］
まず、図１を参照して、本実施形態の半導体試験装置、特にＤＣ試験装置の構成について説明する。
図１に示すように、本実施形態の半導体試験装置は、パターンジェネレータ（ＰＧ）２とＤＣ試験装置１０とを備えている。このＰＧ２は、被測定デバイス（ＤＵＴ）３に入力するテストパターンを生成するとともに、テストパターンごとにＡＤスタート信号を出力する。
【００２１】
また、ＤＣ試験装置１０は、シーケンサ１１、アナログ−デジタルコンバータ（ＡＤＣ）１２、演算論理回路（ＡＬＵ）１３、アドレスカウンタ１４及びヒストリメモリ１５により構成されている。
【００２２】
次に、図２を参照して、ＤＣ試験装置の各構成要素の動作について説明する。
図２は、ＤＣ試験装置の動作を説明するためのタイミングチャートである。図２に示すように、本実施形態においては、測定の開始にあたり、先ず、ＰＧ２からアドレスカウンタ１４へ、測定スタート信号が入力される。測定スタート信号が入力されると、アドレスカウンタ１４のアドレス値が初期値にリセットされる。
【００２３】
さらに、ＰＧ２は、測定スタート信号を出力した後、テストパターンを出力するとともに、ＡＤスタート信号を出力する。テストパターンは、例えば、数（メガヘルツ）ＭＨｚ〜２０ＭＨｚ程度の周期で生成される。また、ＡＤスタート信号は、例えば、１０（キロヘルツ）ｋＨｚ程度以下の周期で出力される。ただし、各ＡＤスタート信号の出力タイミングは、ＤＣ試験装置１０の動作にタイミングに合わせてそれぞれ調整されることがある。
【００２４】
そして、シーケンサ１１は、ＰＧ２からＡＤスタート信号が入力される度に、スタート信号、タイミング信号に続いて、書込み信号及びクロック信号を順次に出力する。
また、スタート信号が入力されたＡＤＣ１２は、従来例と同様に、テストパターンが入力された被測定デバイスの出力を測定し、タイミング信号が入力されたＡＬＵ１３は、ＡＤＣの出力電圧値を測定値として出力するとともに、その出力電圧値を期待値と比較した結果をパス／フェイル信号としてＰＧ２へ出力する。
【００２５】
一方、測定スタート信号によりリセットされたアドレスカウンタ１４は、シーケンサ１１からクロック信号が入力されると、出力するアドレス値を更新する。図２では、アドレス値が「１」、「２」、「３」、…順次にインクリメントされていく例を示す。
【００２６】
また、ヒストリメモリ１５は、シーケンサ１１から書込み信号が入力されると、ＡＬＵ１３から測定値として出力された出力電圧値をアドレス値の示すアドレスへ格納する。各出力電圧値が記録されるヒストリメモリのアドレスは、ＡＤスタート信号ごとにインクリメントされるので、ＡＤスタート信号ごとの各出力電圧値を個別に保存することができる。
【００２７】
例えば、図２に示すように、１回目のＡＤスタート信号のときのテストパターンに対応する出力電圧値は、ヒストリメモリのうちのアドレス値「０」の示す領域に格納され、２回目のＡＤスタート信号に対応する出力電圧値は、アドレス値「１」に対応する領域に格納される。さらに、３回目以降のＡＤスタート信号に対応する出力電圧値も、それぞれアドレス値「２」以降の示す領域にそれぞれ格納される。
【００２８】
このように、ＡＤスタートごとの出力電圧値が個別に保存されるので、ＡＤスタートごとのテストパターンに対する被測定デバイスからの各出力電圧値を測定することができる。その結果、各出力電圧値を検討することができるので、テストパターンの信頼性を向上させることが可能となる。
【００２９】
［第二実施形態］
次に、図４を参照して、本発明の第二実施形態について説明する。
第二実施形態のＤＣ試験装置は、図１に示した第一実施形態のＤＣ試験装置のヒストリメモリの代わりに、従来のＤＣ試験装置が有する、一回のＡＤスタート信号における複数回の測定による測定値をそれぞれ記憶するための記憶装置を利用した兼用メモリ１５ａを備えている。
【００３０】
そして、第二実施形態では、兼用メモリ１５ａをヒストリメモリとして使用する際には、上述した第一実施形態の場合と同様に、アドレスカウンタ１４へ入力されるクロック信号と、兼用メモリ１５ａへ入力される書込み信号とは、ＡＤスタート信号ごとの測定終了時にシーケンサ１１から一回ずつ出力される。また、測定スタート信号も、測定開始時にアドレスカウンタ１４へ一回入力される。
【００３１】
これに対して、兼用メモリ１５ａを従来の平均測定値を求めるために一回のＡＤスタート信号あたり複数回の測定値を記憶するのに使用する際には、クロック信号及び書き込み信号は、一回のＡＤスタート信号あたり、シーケンサ１１からＡＤＣ１２へ複数回出力されるスタート信号と同じ回数だけ出力される。また、アドレスカウンタ１４へは、ＰＤからの測定スタート信号の代わりに、ＡＤスタート信号に同期した信号がシーケンサ１１から入力される。
【００３２】
このように、第二実施形態では、兼用メモリ１５の使用目的によって、信号のタイミングや種類が異なる。そこで、第二実施形態では、シーケンサ１１の内部で、クロック信号及び書き込み信号の出力タイミングを切り替えるとともに、スイッチ１６によって、アドレスカウンタ１４へ入力される測定スタート信号を切り替えられるようにしてある。
これにより、第二実施形態では、新たなメモリの追加無しに、ＡＤスタートごとの出力電圧値が個別に保存され、ＡＤスタートごとのテストパターンに対する被測定デバイスからの各出力電圧値を測定することができる。
【００３３】
このように第二実施形態おいては、記憶装置を、一回のＡＤスタートにおける測定値を複数回記憶する場合と、各ＡＤスタートごとの出力電圧値をそれぞれ記憶する場合とで切り替えて使用することができる。
なお、第二実施形態では、従来のように平均測定値を求めるために兼用メモリを使用している場合、ＡＤスタート信号ごとの平均測定値を保存することができない。しかし、上述した第一実施形態のように、従来の記憶装置と別に、新たなヒストリメモリを設ければ、一回のＡＤスタート信号ごとに複数回の測定を行い平均値を求めつつ、ＡＤスタート信号ごとのその平均測定値を保存することができる。
【００３４】
上述した実施の形態においては、本発明を特定の条件で構成した例について説明したが、本発明は、種々の変更を行うことができる。例えば、上述した実施の形態においては、ＡＤスタート信号ごとにアドレスカウンタのアドレス値をインクリメントした例について説明したが、本発明では、アドレス値の更新はこれに限定されない。例えば、ＡＤスタート信号ごとにアドレスカウンタのアドレス値をデクリメントしても良い。
また、上述の実施形態では、被測定デバイスとしてフラッシュメモリを試験した例について説明したが、この発明では、被測定デバイスはこれに限定されない。
また、上述の実施形態では、パターンジェネレータから測定スタート信号をアドレスカウンタに入力する例について説明したが、この発明では、測定スタート信号は、パターンジェネレータ以外の外部から入力しても良い。
【００３５】
【発明の効果】
以上、詳細に説明したように、本発明によれば、ＡＤスタート信号ごとの各出力電圧値を個別に保存することができる。その結果、ＡＤスタートごとのテストパターンに対する被測定デバイスからの出力電圧値をそれぞれ測定することができる。
【００３６】
したがって、テストプログラムやテストパターンの開発時に、測定値の電圧変化をモニタできるので、この検出結果に基づいてテストパターン等のデバッグが容易となる。その結果、本来は異常を示すフェイル信号が出力されるべき場合に誤って正常を示すパス信号が出力されてしまう可能性を低減することができる。このため、ＤＣ試験の信頼性を向上させことができる。
【００３７】
また、テストパターンごとの被測定デバイスの出力を詳細に検討することができるので、その検討結果に基づいて、開発段階の被測定デバイス自体の改良を行うことができる。したがって、例えばフラッシュメモリ等の被測定デバイスの開発段階で本発明のＤＣ試験装置を用いることにより、より優れた被測定デバイスの開発に寄与することができる。
【図面の簡単な説明】
【図１】本発明の第一実施形態の半導体試験装置の構成を説明するためのブロック図である。
【図２】本発明の第一実施形態のＤＣ試験装置の動作を説明するためのタイミングチャートである。
【図３】本発明の第二実施形態の半導体試験装置の構成を説明するためのブロック図である。
【図４】従来の半導体試験装置の構成を説明するためのブロック図である。
【符号の説明】
１ ＤＣ試験装置
２ パターンジェネレータ（ＰＧ）
３ 被測定デバイス（ＤＵＴ）
１０ ＤＣ試験装置
１１ シーケンサ
１２ アナログ−デジタルコンバータ（ＡＤＣ）
１３ 演算論理回路（ＡＬＵ）
１４ アドレスカウンタ
１５ ヒストリメモリ
１５ａ 兼用メモリ
１６ スイッチ
【発明の属する技術分野】
本発明は、半導体試験装置及びそれを構成するＤＣ試験装置に関し、特に、フラッシュメモリの試験に用いて好適なＤＣ試験装置に関する。
【０００２】
【従来の技術】
従来技術の半導体試験装置におけるＤＣ試験装置においては、フラッシュメモリ等の被測定デバイスのピンごとにテストパターンを入力し、その出力を期待値と比較して異常の有無を判断している。
【０００３】
ここで、図４を参照して、従来のＤＣ試験装置について簡単に説明する。
従来の半導体試験装置におけるＤＣ試験装置は、シーケンサ１１、アナログ−デジタルコンバータ（ＡＤＣ）１２及び演算論理回路（ＡＬＵ）１３により構成されている。
【０００４】
このシーケンサ１１は、半導体試験装置２のパターンジェネレータ（ＰＧ）２からＡＤスタート信号が入力されると、スタート信号及びタイミング信号を順次に出力する。
また、ＡＤＣ１２は、シーケンサ１１からスタート信号が入力されると、ＰＧ２が生成したテストパターンが入力された被測定デバイス（ＤＵＴ）３の出力を測定する。ここでは、被測定デバイス３として、例えばフラッシュメモリを試験をする例について説明する。
【０００５】
さらに、ＡＬＵ１３は、シーケンサ１１からタイミング信号が入力されると、ＡＤＣ１２の出力電圧値を測定値として出力するとともに、その出力電圧値を期待値と比較した結果をパス／フェイル（ＰＡＳＳ／ＦＡＩＬ）信号として出力する。この期待値は、予めＡＬＵ１３に、設定されている値であって、フラッシュメモリが正常である場合に出力されるべき値である。
【０００６】
そして、ＡＬＵ１３では、ＡＤＣ１２からの出力電圧値が、期待値を満たしている場合にパス信号を出力し、満たしていない場合にフェイル信号を出力する。このパス／フェイル信号は、通常、二値信号で与えられ、例えば「１」及び「０」で表される。
一方、ＡＬＵ１３から出力される出力電圧値としては、被測定デバイス３の出力をＡＤＣ１２によりアナログ−デジタル変換した電圧値がそのまま出力される。
【０００７】
そして、ＡＬＵ１３から出力されたパス／フェイル信号は、ＰＧ２へ入力される。
ＰＧ２から被測定デバイス３へ入力されるテストパターンは、ＡＬＵ１３から入力されるパス／フェイル信号に応じて、次々に変更されていく。各変更の際には、それぞれ二通りのテストパターンのうちのいずれか一方が、パス信号かフェイル信号かによって選択される。すなわち、テストパターンの分岐の一方が次々に選択されていく。
【０００８】
そして、選択された各テストパターンごとに、その都度、ＰＧ２からＡＤスタート信号がシーケンサ１１へ入力される。そして、そのテストパターンが入力された被測定デバイス３の出力がＡＤＣ１２により測定され、ＡＬＵ１３から新たなパス／フェイス信号が次々に出力される。
このように、被測定デバイスの一つのピンに対して、一回の試験で、複数のテストパターンが入力され、その都度、ＡＤスタート信号が出力される。このＡＤスタート信号の出力回数は、例えば、一回の試験で数十回程度である。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＡＬＵから測定値として出力される出力電圧値は、従来、一回の試験中に測定された各出力電圧値のうち、最後のＡＤスタート信号出力時のテストパターンに対応して測定された出力電圧値だけであった。すなわち、従来は、最後のテストパターン以外の個々のテストパターンに対する、被測定デバイスの実際の出力を直接確認することができなかった。
【００１０】
ところで、ＡＤＣで変換された出力電圧値が期待値を満たしているとＡＬＵにより判断された場合の出力信号を検討すると、実際には、期待値の許容範囲を辛うじて満たしているに過ぎない場合や、期待値を偶然満たしたが事実上エラーとなっている場合が有り得る。このような場合、本来は異常を示すフェイル信号が出力されるべきであるが、実際には正常を示すパス信号が出力されてしまう可能性があり、ＤＣ試験の信頼性の低下を招くおそれがあった。
【００１１】
本発明は、上記の問題を解決すべくなされたものであり、ＤＣ試験用のテストプログラムやテストパターンの開発時に、そのデバッグを容易にするために、ＡＤスタートごとのテストパターンに対する被測定デバイスからの出力電圧値をそれぞれ測定することができるＤＣ測定装置及び半導体試験装置の提供を目的とする。
【００１２】
【課題を解決するための手段】
この目的の達成を図るため、本発明の請求項１に係るＤＣ試験装置によれば、被測定デバイスに入力するテストパターンを生成するパターンジェネレータからテストパターンごとにＡＤスタート信号が入力されると、スタート信号及びタイミング信号を順次に出力するシーケンサと、スタート信号が入力されると、テストパターンが入力された被測定デバイスの出力を測定するアナログ−デジタルコンバータと、タイミング信号が入力されると、アナログ−デジタルコンバータの出力電圧値を測定値として出力するとともに、その出力電圧値を期待値と比較した結果をパス／フェイル信号としてパターンジェネレータへ出力する演算論理装置とを備えたＤＣ試験装置であって、
シーケンサは、スタート信号及びタイミング信号に続いて、書込み信号及びクロック信号を順次に出力し、クロック信号が入力されると、出力するアドレス値を更新するアドレスカウンタと、書込み信号が入力されると、アドレス値の示すアドレスへ測定値を格納するヒストリメモリとを備えた構成としてある。
【００１３】
このような構成とすれば、ＡＤスタートが入力されたシーケンサは、その都度、スタート信号及びタイミング信号に続いて、書込み信号及びクロック信号を出力する。そして、このクロック信号によって、アドレスカウンタのアドレス値が更新される。さらに、書込み信号によって、ヒストリメモリへ出力電圧値が記録される。したがって、各出力電圧値が記録されるヒストリメモリのアドレスは、ＡＤスタート信号ごとに更新される。
このため、本発明によれば、ＡＤスタート信号ごとの各出力電圧値を個別に保存することができる。その結果、ＡＤスタートごとのテストパターンに対する被測定デバイスからの出力電圧値をそれぞれ測定することができる。
【００１４】
このように、本発明によれば、ＡＤスタートごとのテストパターンに対する被測定デバイスからの各出力電圧値を測定することができるので、テストパターンごとの被測定デバイスの出力を詳細に検討することができる。その結果、パス／フェイル信号がパス信号の場合であっても、期待値の許容範囲を辛うじて満たしているに過ぎない場合や、期待値を偶然満たしたが事実上エラーとなっている場合を検出ことが可能となる。
【００１５】
そして、この検出結果に基づいてテストパターンや期待値などを改良することにより、本来は異常を示すフェイル信号が出力されるべき場合に誤って正常を示すパス信号が出力されてしまう可能性を低減することができる。このため、ＤＣ試験の信頼性の向上を図ることができる。
【００１６】
また、テストパターンごとの被測定デバイスの出力を詳細に検討することができるので、その検討結果に基づいて、開発段階の被測定デバイス自体の改良を行うことができる。したがって、例えばフラッシュメモリ等の被測定デバイスの開発段階で本発明のＤＣ試験装置を用いることにより、より優れた被測定デバイスの開発に寄与することができる。
【００１７】
ところで、従来のＤＣ試験装置においては、一回のＡＤスタート信号あたり、数十回から数百回の測定値の平均値を求めて最終的な測定値とすることがある。そのため、従来のＤＣ試験装置には、各測定回ごとの測定値を記録するための記録装置が設けられていることが多い。
そこで、請求項２記載の発明によれば、ヒストリメモリとして、一回のＡＤスタート信号における複数回の測定による測定値をそれぞれ記憶するための記憶装置を利用する構成としてある。
このように、パス／フェイル信号用の記憶装置をヒストリメモリとして利用すれば、新たにヒストリメモリを設ける必要がない。このため、装置の小型化及びコストの低減を図ることができる。
【００１８】
また、本発明の請求項３記載の半導体試験装置によれば、ＤＣ試験装置を備えた半導体試験装置において、
ＤＣ試験装置は、
被測定デバイスに入力するテストパターンを生成するとともに、テストパターンごとにＡＤスタート信号を出力するパターンジェネレータと、ＡＤスタート信号が入力されると、スタート信号、タイミング信号、書込み信号及びクロック信号を順次に出力するシーケンサと、スタート信号が入力されると、テストパターンが入力された被測定デバイスの出力を測定するアナログ−デジタルコンバータと、タイミング信号が入力されると、アナログ−デジタルコンバータの出力電圧値を測定値として出力するとともに、その出力電圧値を期待値と比較した結果をパス／フェイル信号として前記パターンジェネレータへ出力する演算論理装置と、クロック信号が入力されると、出力するアドレス値を更新するアドレスカウンタと、書込み信号が入力されると、アドレス値の示すアドレスへ測定値を格納するヒストリメモリとを備えた構成としてある。
【００１９】
このような構成により、本発明によれば、ＡＤスタート信号ごとの各出力電圧値を保存することにより、ＡＤスタートごとのテストパターンに対する被測定デバイスからの各出力電圧値を測定することができる。これにより、試験の信頼性の向上を図ることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
［第一実施形態］
まず、図１を参照して、本実施形態の半導体試験装置、特にＤＣ試験装置の構成について説明する。
図１に示すように、本実施形態の半導体試験装置は、パターンジェネレータ（ＰＧ）２とＤＣ試験装置１０とを備えている。このＰＧ２は、被測定デバイス（ＤＵＴ）３に入力するテストパターンを生成するとともに、テストパターンごとにＡＤスタート信号を出力する。
【００２１】
また、ＤＣ試験装置１０は、シーケンサ１１、アナログ−デジタルコンバータ（ＡＤＣ）１２、演算論理回路（ＡＬＵ）１３、アドレスカウンタ１４及びヒストリメモリ１５により構成されている。
【００２２】
次に、図２を参照して、ＤＣ試験装置の各構成要素の動作について説明する。
図２は、ＤＣ試験装置の動作を説明するためのタイミングチャートである。図２に示すように、本実施形態においては、測定の開始にあたり、先ず、ＰＧ２からアドレスカウンタ１４へ、測定スタート信号が入力される。測定スタート信号が入力されると、アドレスカウンタ１４のアドレス値が初期値にリセットされる。
【００２３】
さらに、ＰＧ２は、測定スタート信号を出力した後、テストパターンを出力するとともに、ＡＤスタート信号を出力する。テストパターンは、例えば、数（メガヘルツ）ＭＨｚ〜２０ＭＨｚ程度の周期で生成される。また、ＡＤスタート信号は、例えば、１０（キロヘルツ）ｋＨｚ程度以下の周期で出力される。ただし、各ＡＤスタート信号の出力タイミングは、ＤＣ試験装置１０の動作にタイミングに合わせてそれぞれ調整されることがある。
【００２４】
そして、シーケンサ１１は、ＰＧ２からＡＤスタート信号が入力される度に、スタート信号、タイミング信号に続いて、書込み信号及びクロック信号を順次に出力する。
また、スタート信号が入力されたＡＤＣ１２は、従来例と同様に、テストパターンが入力された被測定デバイスの出力を測定し、タイミング信号が入力されたＡＬＵ１３は、ＡＤＣの出力電圧値を測定値として出力するとともに、その出力電圧値を期待値と比較した結果をパス／フェイル信号としてＰＧ２へ出力する。
【００２５】
一方、測定スタート信号によりリセットされたアドレスカウンタ１４は、シーケンサ１１からクロック信号が入力されると、出力するアドレス値を更新する。図２では、アドレス値が「１」、「２」、「３」、…順次にインクリメントされていく例を示す。
【００２６】
また、ヒストリメモリ１５は、シーケンサ１１から書込み信号が入力されると、ＡＬＵ１３から測定値として出力された出力電圧値をアドレス値の示すアドレスへ格納する。各出力電圧値が記録されるヒストリメモリのアドレスは、ＡＤスタート信号ごとにインクリメントされるので、ＡＤスタート信号ごとの各出力電圧値を個別に保存することができる。
【００２７】
例えば、図２に示すように、１回目のＡＤスタート信号のときのテストパターンに対応する出力電圧値は、ヒストリメモリのうちのアドレス値「０」の示す領域に格納され、２回目のＡＤスタート信号に対応する出力電圧値は、アドレス値「１」に対応する領域に格納される。さらに、３回目以降のＡＤスタート信号に対応する出力電圧値も、それぞれアドレス値「２」以降の示す領域にそれぞれ格納される。
【００２８】
このように、ＡＤスタートごとの出力電圧値が個別に保存されるので、ＡＤスタートごとのテストパターンに対する被測定デバイスからの各出力電圧値を測定することができる。その結果、各出力電圧値を検討することができるので、テストパターンの信頼性を向上させることが可能となる。
【００２９】
［第二実施形態］
次に、図４を参照して、本発明の第二実施形態について説明する。
第二実施形態のＤＣ試験装置は、図１に示した第一実施形態のＤＣ試験装置のヒストリメモリの代わりに、従来のＤＣ試験装置が有する、一回のＡＤスタート信号における複数回の測定による測定値をそれぞれ記憶するための記憶装置を利用した兼用メモリ１５ａを備えている。
【００３０】
そして、第二実施形態では、兼用メモリ１５ａをヒストリメモリとして使用する際には、上述した第一実施形態の場合と同様に、アドレスカウンタ１４へ入力されるクロック信号と、兼用メモリ１５ａへ入力される書込み信号とは、ＡＤスタート信号ごとの測定終了時にシーケンサ１１から一回ずつ出力される。また、測定スタート信号も、測定開始時にアドレスカウンタ１４へ一回入力される。
【００３１】
これに対して、兼用メモリ１５ａを従来の平均測定値を求めるために一回のＡＤスタート信号あたり複数回の測定値を記憶するのに使用する際には、クロック信号及び書き込み信号は、一回のＡＤスタート信号あたり、シーケンサ１１からＡＤＣ１２へ複数回出力されるスタート信号と同じ回数だけ出力される。また、アドレスカウンタ１４へは、ＰＤからの測定スタート信号の代わりに、ＡＤスタート信号に同期した信号がシーケンサ１１から入力される。
【００３２】
このように、第二実施形態では、兼用メモリ１５の使用目的によって、信号のタイミングや種類が異なる。そこで、第二実施形態では、シーケンサ１１の内部で、クロック信号及び書き込み信号の出力タイミングを切り替えるとともに、スイッチ１６によって、アドレスカウンタ１４へ入力される測定スタート信号を切り替えられるようにしてある。
これにより、第二実施形態では、新たなメモリの追加無しに、ＡＤスタートごとの出力電圧値が個別に保存され、ＡＤスタートごとのテストパターンに対する被測定デバイスからの各出力電圧値を測定することができる。
【００３３】
このように第二実施形態おいては、記憶装置を、一回のＡＤスタートにおける測定値を複数回記憶する場合と、各ＡＤスタートごとの出力電圧値をそれぞれ記憶する場合とで切り替えて使用することができる。
なお、第二実施形態では、従来のように平均測定値を求めるために兼用メモリを使用している場合、ＡＤスタート信号ごとの平均測定値を保存することができない。しかし、上述した第一実施形態のように、従来の記憶装置と別に、新たなヒストリメモリを設ければ、一回のＡＤスタート信号ごとに複数回の測定を行い平均値を求めつつ、ＡＤスタート信号ごとのその平均測定値を保存することができる。
【００３４】
上述した実施の形態においては、本発明を特定の条件で構成した例について説明したが、本発明は、種々の変更を行うことができる。例えば、上述した実施の形態においては、ＡＤスタート信号ごとにアドレスカウンタのアドレス値をインクリメントした例について説明したが、本発明では、アドレス値の更新はこれに限定されない。例えば、ＡＤスタート信号ごとにアドレスカウンタのアドレス値をデクリメントしても良い。
また、上述の実施形態では、被測定デバイスとしてフラッシュメモリを試験した例について説明したが、この発明では、被測定デバイスはこれに限定されない。
また、上述の実施形態では、パターンジェネレータから測定スタート信号をアドレスカウンタに入力する例について説明したが、この発明では、測定スタート信号は、パターンジェネレータ以外の外部から入力しても良い。
【００３５】
【発明の効果】
以上、詳細に説明したように、本発明によれば、ＡＤスタート信号ごとの各出力電圧値を個別に保存することができる。その結果、ＡＤスタートごとのテストパターンに対する被測定デバイスからの出力電圧値をそれぞれ測定することができる。
【００３６】
したがって、テストプログラムやテストパターンの開発時に、測定値の電圧変化をモニタできるので、この検出結果に基づいてテストパターン等のデバッグが容易となる。その結果、本来は異常を示すフェイル信号が出力されるべき場合に誤って正常を示すパス信号が出力されてしまう可能性を低減することができる。このため、ＤＣ試験の信頼性を向上させことができる。
【００３７】
また、テストパターンごとの被測定デバイスの出力を詳細に検討することができるので、その検討結果に基づいて、開発段階の被測定デバイス自体の改良を行うことができる。したがって、例えばフラッシュメモリ等の被測定デバイスの開発段階で本発明のＤＣ試験装置を用いることにより、より優れた被測定デバイスの開発に寄与することができる。
【図面の簡単な説明】
【図１】本発明の第一実施形態の半導体試験装置の構成を説明するためのブロック図である。
【図２】本発明の第一実施形態のＤＣ試験装置の動作を説明するためのタイミングチャートである。
【図３】本発明の第二実施形態の半導体試験装置の構成を説明するためのブロック図である。
【図４】従来の半導体試験装置の構成を説明するためのブロック図である。
【符号の説明】
１ ＤＣ試験装置
２ パターンジェネレータ（ＰＧ）
３ 被測定デバイス（ＤＵＴ）
１０ ＤＣ試験装置
１１ シーケンサ
１２ アナログ−デジタルコンバータ（ＡＤＣ）
１３ 演算論理回路（ＡＬＵ）
１４ アドレスカウンタ
１５ ヒストリメモリ
１５ａ 兼用メモリ
１６ スイッチ
Claims (3)
- 被測定デバイスに入力するテストパターンを生成するパターンジェネレータからテストパターンごとにＡＤスタート信号が入力されると、スタート信号及びタイミング信号を順次に出力するシーケンサと、
前記スタート信号が入力されると、前記テストパターンが入力された前記被測定デバイスの出力を測定するアナログ−デジタルコンバータと、
前記タイミング信号が入力されると、前記アナログ−デジタルコンバータの出力電圧値を測定値として出力するとともに、その出力電圧値を期待値と比較した結果をパス／フェイル信号として前記パターンジェネレータへ出力する演算論理装置とを備えたＤＣ試験装置であって、
前記シーケンサは、前記スタート信号及びタイミング信号に続いて、書込み信号及びクロック信号を順次に出力し、
前記クロック信号が入力されると、出力するアドレス値を更新するアドレスカウンタと、
前記書込み信号が入力されると、前記アドレス値の示すアドレスへ前記測定値を格納するヒストリメモリと
を備えたことを特徴とするＤＣ試験装置。 - 前記ヒストリメモリとして、一回のＡＤスタート信号における複数回の測定による前記測定値をそれぞれ記憶するための記憶装置を利用する
ことを特徴とする請求項１記載のＤＣ試験装置。 - ＤＣ試験装置を備えた半導体試験装置において、
前記ＤＣ試験装置は、
被測定デバイスに入力するテストパターンを生成するとともに、前記テストパターンごとにＡＤスタート信号を出力するパターンジェネレータと、
前記ＡＤスタート信号が入力されると、スタート信号、タイミング信号、書込み信号及びクロック信号を順次に出力するシーケンサと、
前記スタート信号が入力されると、前記テストパターンが入力された前記被測定デバイスの出力を測定するアナログ−デジタルコンバータと、
前記タイミング信号が入力されると、前記アナログ−デジタルコンバータの出力電圧値を測定値として出力するとともに、その出力電圧値を期待値と比較した結果をパス／フェイル信号として前記パターンジェネレータへ出力する演算論理装置と、
前記クロック信号が入力されると、出力するアドレス値を更新するアドレスカウンタと、
前記書込み信号が入力されると、前記アドレス値の示すアドレスへ前記測定値を格納するヒストリメモリと
を備えたことを特徴とする半導体試験装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000264029A JP4145006B2 (ja) | 2000-08-31 | 2000-08-31 | Ｄｃ試験装置及び半導体試験装置 |
| US10/111,621 US6683470B2 (en) | 2000-08-31 | 2001-08-28 | DC testing apparatus and semiconductor testing apparatus |
| PCT/JP2001/007374 WO2004081949A1 (ja) | 2000-08-31 | 2001-08-28 | Dc試験装置及び半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000264029A JP4145006B2 (ja) | 2000-08-31 | 2000-08-31 | Ｄｃ試験装置及び半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002074986A JP2002074986A (ja) | 2002-03-15 |
| JP4145006B2 true JP4145006B2 (ja) | 2008-09-03 |
Family
ID=18751503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000264029A Expired - Fee Related JP4145006B2 (ja) | 2000-08-31 | 2000-08-31 | Ｄｃ試験装置及び半導体試験装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6683470B2 (ja) |
| JP (1) | JP4145006B2 (ja) |
| WO (1) | WO2004081949A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6970794B2 (en) * | 2002-09-19 | 2005-11-29 | Marvell International Ltd. | Semiconductor having reduced configuration pins and method thereof |
| US7512504B2 (en) * | 2002-09-19 | 2009-03-31 | Marvell World Trade Ltd. | Testing system using configurable integrated circuit |
| US7030794B2 (en) * | 2003-11-12 | 2006-04-18 | General Dynamics Advanced Information Systems, Inc. | System, method, and software for testing electrical devices |
| US7340219B2 (en) * | 2004-02-24 | 2008-03-04 | Texas Instruments Incorporated | Method and system for multisite RF transceiver testing |
| TWM317575U (en) * | 2007-02-14 | 2007-08-21 | Princeton Technology Corp | Circuit testing apparatus |
| US9664736B2 (en) * | 2014-04-27 | 2017-05-30 | Texas Instruments Incorporated | Multiple rate signature test to verify integrated circuit identity |
| US11032725B1 (en) * | 2020-03-18 | 2021-06-08 | Litepoint Corporation | System and method for testing data packet signal transceivers with a tester using externally initiated and self-terminating test control sequences |
| CN114400042B (zh) * | 2022-03-22 | 2022-06-10 | 合肥悦芯半导体科技有限公司 | 存储器测试系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175863A (en) | 1989-10-23 | 1992-12-29 | International Business Machines Corporation | Signal data processing system having independently, simultaneously operable alu and macu |
| JPH03138579A (ja) * | 1989-10-24 | 1991-06-12 | Toshiba Micro Electron Kk | ディジタルｉｃ用試験装置 |
| US5212443A (en) * | 1990-09-05 | 1993-05-18 | Schlumberger Technologies, Inc. | Event sequencer for automatic test equipment |
| GB2307051B (en) * | 1995-11-06 | 1999-11-03 | Marconi Instruments Ltd | An equipment for testing electronic circuitry |
| JPH117795A (ja) | 1997-06-13 | 1999-01-12 | Advantest Corp | メモリ試験装置 |
| US6107818A (en) * | 1998-04-15 | 2000-08-22 | Teradyne, Inc. | High speed, real-time, state interconnect for automatic test equipment |
| JP3554959B2 (ja) | 1999-01-08 | 2004-08-18 | 横河電機株式会社 | Ｉｃテスタ |
-
2000
- 2000-08-31 JP JP2000264029A patent/JP4145006B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-28 WO PCT/JP2001/007374 patent/WO2004081949A1/ja active Application Filing
- 2001-08-28 US US10/111,621 patent/US6683470B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002074986A (ja) | 2002-03-15 |
| US20020171448A1 (en) | 2002-11-21 |
| WO2004081949A1 (ja) | 2004-09-23 |
| US6683470B2 (en) | 2004-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010067145A (ko) | 시스템 온 칩 내에 내장된 아날로그/합성 신호 코어를테스트하는 방법 및 구조 | |
| EP0852849B1 (en) | Method of testing an analog-to-digital converter | |
| JP4145006B2 (ja) | Ｄｃ試験装置及び半導体試験装置 | |
| US7921346B2 (en) | Verification of array built-in self-test (ABIST) design-for-test/design-for-diagnostics (DFT/DFD) | |
| JP2539897B2 (ja) | 漏れ電流試験装置 | |
| JP2001166009A (ja) | 診断機能を有する半導体集積回路 | |
| US7168021B2 (en) | Built-in test circuit for an integrated circuit device | |
| JPH10505683A (ja) | クロック信号を論理的に組合せることにより電子回路をテストする方法及びこのようなテスト機構を装備した電子回路 | |
| JP4156105B2 (ja) | Ｉｃ試験装置 | |
| JP3934384B2 (ja) | 半導体デバイス試験装置 | |
| JP2002286800A (ja) | 半導体試験装置 | |
| JP2004093351A (ja) | 組み込み自己検査回路 | |
| KR100489144B1 (ko) | 아날로그-디지탈컨버터테스트방법및집적회로 | |
| JPH04344540A (ja) | 検査系列生成方法 | |
| JP3418465B2 (ja) | 半導体装置の試験方法 | |
| JP3374087B2 (ja) | 半導体集積回路の試験方法 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JP4855597B2 (ja) | アンドフェイル検出回路及び半導体メモリ試験装置 | |
| JPH07260890A (ja) | 半導体試験装置用不良解析装置 | |
| Venkatanarayanan et al. | An area efficient mixed-signal test architecture for systems-on-a-chip | |
| JPH0465684A (ja) | 半導体集積回路試験装置 | |
| JPS63154976A (ja) | 大規模集積回路装置の試験回路 | |
| JP2005208741A (ja) | Ｌｓｉの故障検出率測定方法 | |
| JPH10239402A (ja) | 回路基板検査装置の計測部自己診断装置 | |
| JPS62281519A (ja) | アナログ・ディジタル変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080617 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |