JP4034153B2 - 半導体受光装置 - Google Patents
半導体受光装置 Download PDFInfo
- Publication number
- JP4034153B2 JP4034153B2 JP2002274304A JP2002274304A JP4034153B2 JP 4034153 B2 JP4034153 B2 JP 4034153B2 JP 2002274304 A JP2002274304 A JP 2002274304A JP 2002274304 A JP2002274304 A JP 2002274304A JP 4034153 B2 JP4034153 B2 JP 4034153B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- receiving device
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 145
- 239000003990 capacitor Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 37
- 230000031700 light absorption Effects 0.000 claims description 22
- 230000003287 optical effect Effects 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 4
- 238000010521 absorption reaction Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000003989 dielectric material Substances 0.000 description 4
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体受光装置に関し、特に高速動作が可能で大容量光ファイバの通信システムに使用可能なＰＩＮ型フォトダイオードに関する。
【０００２】
【従来の技術】
近年、光通信システムの大容量化に伴い、数１０Ｇｂｐｓ（例えば４０Ｇｂｐｓ）又はこれを超える速度の伝送システムが開発されている。このような大容量伝送システムで使用される半導体受光素子は、４０ＧＨｚ以上の高速動作をすることが必要とされているため、従来のものよりも高性能かつ高信頼性を有していなければならない。
【０００３】
図７は、特許文献１に開示されたテーパ光導波路構造を集積したＰＩＮ型フォトダイオードの構成例を示す斜視図であり、図中のＡ部は、フォトダイオードの受光部の拡大断面図である。同図に示すように、フォトダイオード１００は、半絶縁性のＩｎＰ基板１０１上にテーパ光導波路構造１０２を受光素子１０３の側部に結合させている。テーパ光導波路構造１０２は、光ファイバからの光をスポットサイズに変換し、これを受光素子１０３の光吸収層１０４の側面から入射させている。
【０００４】
ｐ側の電極パッド１０５は、基板１０１上に絶縁膜を介して所定形状に形成され、他方、ｎ側の電極パッド１０６もｐ側電極パッド１０５と同一平面に形成されている。このため、フォトダイオード１００は、コプレーナストリップライン構造の基板と直接接続することが可能となっている。受光素子１０３の頂部にはＰ電極１０７が形成され、Ｐ電極１０７はエアーブリッジ１０７ａによってｐ側電極パッド１０５と接続される。
【０００５】
ｎ電極１０８は、受光素子１０３をメサ構造にエッチング形成することにより露出したｎ型の半導体層１０９の表面に形成される。ｎ電極１０８は、半導体層１０９上を延在するｎ側電極パッド１０６と接続される。ｎ側電極パッド１０６は比較的大きな面積を有している。これは、後述するバイパスコンデンサとの接続領域を確保し、高周波動作時にｎ電極１０８を確実に接地電位にするためである。
【０００６】
数１０ＧＨｚ（例えば、４０ＧＨｚ前後）以上の高速動作の実現にあたり従来のチップよりもＰＩＮ接合面積を極めて小さい（例えば容量では数１０ｆＦ以下）フォトダイオードでは、僅かなノイズパスルが印加されただけでも電極間に大きな電圧が印加され、素子が劣化されてしまうおそれがある。そのため、通常の光受信モジュールでは、図８に示すように、フォトダイオードチップ１１０と受信信号を増幅する増幅回路（プリアンプ）１１１とを実装するときに、フォトダイオード１００のｎ側電極パッド１０６の近傍には大きなバイパスコンデンサ１１２を設ける必要があった。
【０００７】
光受信モジュール内において、フォトダイオード１００のチップ１１０がサブキャリア上にＡｕＳｎ（銀ペースト）によりロウ付けされ、これによってチップ１１０の裏面の金属層が接地電位に接続される。フォトダイオードのｎ側電極パッド１０６は、バイパスコンデンサ１１２の上部電極１１２ａに配線１１３により電気的に接続され、さらに上部電極１１２ａが配線１１４により直流バイアス電源１１５の正電位側に接続される。また、バイパスコンデンサ１１２の下部電極は接地電位に接続されている。フォトダイオードのｐ側電極パッド１０５は、プリアンプ１１１の入力端子１１１ａを介して接地電位に接続される。
【０００８】
【特許文献１】
特開２００１−１２７３３３号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体受光装置には次のような課題があった。光受信モジュール内においてフォトダイオードチップ１１０とバイパスコンデンサ１１２とを平面的に配置させているために広い面積を必要としている。またバイパスコンデンサ１１２は、フォトダイオードチップ１１０の少なくとも数倍の平面的な大きさを有し、必要に応じてそのようなバイパスコンデンサを複数接続することがある。このため、光受信モジュールを小型化することが困難であるとともに製造工程も簡略化することが難しかった。
【００１０】
さらに、このような大きな面積を有する上部電極１１２ａとフォトダイオード１００のｎ側電極パッド１０６とに接続するためには、多数の配線１１３を必要とする。このため、多数の配線１１３によるインダクタンス成分（Ｌ成分）が非常に大きくなってしまい、これが高速動作の妨げとなっていた。
【００１１】
さらに、フォトダイオードのｐ側電極パッド１０５とチップ裏面（金属層）とが同電位である接地電位に接続されているため、ｎ側電極１０６とチップ裏面（金属層）との間にリークパスが形成されてしまい、その結果、チップ単体ではリーク電流が十分低いにもかかわらず、実装後にモジュールに流れるリーク電流が急増してしまうという課題があった。
【００１２】
そこで本発明は上記従来の技術を解決し、小型化が可能で、高速動作に優れた半導体受光装置を提供することを目的とする。
【００１３】
また、本発明の他の目的は、モジュールに実装してもリーク電流が抑制された半導体受光装置を提供する。
【００１４】
【課題を解決するための手段】
請求項１に記載の半導体受光装置は、第１主面と該第１主面と対向する第２主面とを備えた半絶縁性半導体基板と、前記半絶縁性半導体基板の第１主面側に形成され少なくとも１つの第１導電型の半導体層を含む第１の半導体層と、前記第１の半導体層上に形成され入射した光に応じてキャリアを生成する光吸収層と、前記光吸収層上に形成され少なくとも１つの第２導電型の半導体層を含む第２の半導体層と、前記第１の半導体層に電気的に接続され第１の電位を印加する第１の電極部と、前記第２の半導体層に電気的に接続され第２の電位を印加する第２の電極部と、前記半絶縁性半導体基板の第１主面と前記第１の半導体層との間に介在する少なくとも一つの第２導電型の第３の半導体層とを有し、前記第２主面は接地電位に接続され、前記第１の電位は正電位であって前記第１の半導体層と前記第３の半導体層とで形成される接合に逆バイアスが印加され、少なくとも前記光吸収層及び前記第２の半導体層がメサ構造を有し、前記メサ構造によって露出した前記光吸収層の側面から光が入射し、前記メサ構造の底部において前記第１の半導体層の表面が露出し、該露出した表面に前記第１の電極が形成され、前記メサ構造の第２の半導体層上に第２の電極が形成される。
【００１５】
請求項１に記載の半導体受光装置では、基板の第１主面と第１の半導体層との間に少なくとも一つの第２導電型の第３の半導体層を設けたことにより、第３の半導体層は第１の半導体層と異なる導電型であるため、第１の電極部と基板間の電流通路の形成を妨げ、光吸収層において発生したキャリアが第１の半導体層から基板へ移動するのを抑制する。その結果、受光時における第１の半導体層と第２の半導体層との間を流れる電流が基板側へリークしたり、あるいは暗電流が流れることを効果的に抑制することができ、第１の電極部、第２の電極部から受光量に応じた電流を正確に検出することができる。
【００１６】
請求項１の構成は、請求項２に記載のように、前記第１の半導体層と前記第３の半導体層とのｐｎ接合によりコンデンサを形成したことに相当する。半導体受光装置の基板あるいはチップ上に直接コンデンサを設けることにより、従来必要であった半導体受光装置に外付けされるバイパスコンデンサあるいはチップコンデンサを削減することができ、半導体受光装置の小型化を図ることができる。さらに、外付けのバイパスコンデンサの数が減少することにより、外付けのコンデンサと半導体受光装置の電極とを電気的に接続するワイヤボンデイング等の配線数を削減することができ、これによって、配線によるインダクタンス成分を減少させることができ、その結果、半導体受光装置の応答速度を高速化することができる。
【００１７】
請求項３に記載のように、コンデンサは、前記第１の半導体層と前記第３の半導体層間のpｎ接合により形成された空乏領域を含む。
【００１８】
請求項４に記載のように、好ましくは、前記半導体受光装置は、さらに第１導電型の第４の半導体層を含み、前記第３の半導体層は前記第１の半導体層と前記第４の半導体層との間に介在するようにしてもよい。このような構成では、ｎｐｎあるいはｐｎｐ型の多層バッファ構造（例えば、バイパスダイオード）が形成される。これによって、第１の半導体層に接続された第１の電極部と基板間の電流リーク通路を無くし、従来のようにモジュール実装時のリーク電流を低減することができる。さらに、そのような多層バッファ構造によりｐｎ接合により形成される容量によってバイパスコンデンサとしても機能させることもできる。
【００２２】
請求項５に記載のように、前記コンデンサまたは前記容量素子は、前記第１の半導体層と前記第２の半導体層の間を流れる電流をバイパスするバイパスコンデンサとして機能する。
【００２６】
請求項６に記載のように、前記第１の半導体層は、前記第１の電極部に接続される高不純物濃度のコンタクト層を含むものであってもよい。また、請求項７に記載のように、前記第２の半導体層は、前記第２の電極部に接続される高不純物濃度のコンタクト層を含むものであってもよい。コンタクト層は、好ましくは第１、第２の金属部とオーミック接続する程度の不純物濃度を有する。
【００２７】
請求項８に記載のように、前記第１の半導体層は低濃度のバッファ層を含むものであってもよい。また、請求項９に記載のように、前記第２の半導体層は、禁止帯幅が徐々に傾斜する複数の半導体層を積層したグレーデッド層を含むものであってもよい。
【００２９】
請求項１０に記載のように、前記メサ構造の側部に前記光吸収層に光を入射させるための光導波路が配置されるようにしてもよい。また、光導波路は半導体層を含み、これらが同一基板上に形成されるようにしてもよい。
【００３１】
請求項１１に記載のように、前記半導体受光装置は、アバランシェダイオードを含むものであってもよい。さらには、半導体受光装置は、フォトトランジスタを含むものであってもよい。
【００３２】
請求項１２ないし１４に記載のように、好ましくは前記第１の半導体層はｎ型のＩｎＰ層を含み、前記第２の半導体層はｐ型のＩｎＰ層を含み、第３の半導体層はｐ型のＩｎＰ層（好ましくは不純物濃度が１×１０１６ｃｍ−３以下）を含み、記光吸収層は、好ましくはＩｎＧａＡｓ層である。但し、これ以外のＩＩＩ−Ｖ族半導体化合物を用いることも可能であることは言うまでもない。
【００３３】
【発明の実施の形態】
次に本発明の実施の形態について図を参照して説明する。
図１は本発明の第１の実施の形態に係るＰＩＮ型フォトダイオードの断面を示す図である。本実施の形態によるＰＩＮ型フォトダイオード１０は、半導体基板３１上にｎｐｎ型バイパスダイオード２０を集積したものである。同図において、ＩｎＰからなる半導体基板３１上には、ｎ＋型のＩｎＰ層３２、ｐ−型のＩｎＰ層３３（好ましくは不純物濃度が１×１０１６ｃｍ−３以下）、ｎ＋型のＩｎＰ層からなるコンタクト層３４、ｎ−型のＩｎＰからなる低濃度バッファ層３５、ノンドープのＩｎＧａＡｓ光吸収層３６、ｐ−型のＩｎＧａＡｓＰ層からなるグレーデッド層３７、３８、ｐ＋型のＩｎＰ層３９、及びｐ＋型のＩｎＧａＡｓＰ層からなるコンタクト層４０が積層される。ｎｐｎ型バイパスダイオード２０は、ｎ型のＩｎＰ層３２、ｐ型のＩｎＰ層３３及びｎ型のＩｎＰのコンタクト層３４から構成される。
【００３４】
コンタクト層３４には、Ａｕ／Ｇｅの２層金属からなるｎ側電極４１がオーミック接続され、コンタクト層４０には、Ａｕ／Ｚｎの２層金属からなるｐ側電極４２がオーミック接続される。また、基板１の裏面には、Ｔｉ／Ｐｔ／Ａｕ層若しくはＴｉＷ／Ａｕ層からなるコンタクトメタル層４３が形成される。
【００３５】
ｎ側電極４１は正電位とし、ｐ側電極４２は負電位とする。また、コンタクトメタル４３は接地電位とする。これによって、受光部である光吸収層３６を挟むｐ側の各半導体層３７、３８、３９及び４０とｎ側の各半導体層３４、３５には逆バイアス電圧が印加される。ｎｐｎ型バイパスダイオード２０にも逆バイアスが印加され、コンタクト層３４と半導体層３３とのｐｎ接合面に空乏層あるいは空乏領域が形成される。この空乏領域はコンデンサとして機能する。ｎｐｎ接合の容量は、比誘電率εで空乏層の厚さｄの絶縁物が挿入された平行平板電極による容量に等しい。空乏化されたｐ−ＩｎＰ層３３の厚さは、０．５μｍ、チップ面積は５００×６００μｍ２として、バイパスダイオード２０の容量は１０ｐＦである。この程度の容量が集積されれば、フォトダイオードのバイパスコンデンサとして十分に機能しえる大きさであり、必ずしも外付けのバイパスコンデンサを用いる必要はない。但し、バイパスダイオード２０と外付けのバイパスコンデンサの併用を妨げるものではない。
【００３６】
半導体基板３１上にはメサ構造４６の受光部が形成される。メサ構造４６は、コンタクト４０からバッファ層３５に至るまでの半導体層をエッチングすることによって得られ、同時にこのエッチングによりコンタクト層３４の表面の一部が露出し、コンタクト層３４上にｎ側電極４１が形成されている。ｎｐｎ型のバイパスダイオード２０は、メサ構造４６に形成されるのではなく、メサ構造４６と基板１との間に形成されるため、上述したようにバイパスダイオード２０のｐｎ接合面の面積を比較的大きくすることができ、これによってコンデンサのキャパシタンスも大きくすることができる。
【００３７】
メサ構造４６の形成により光吸収層３６の側面３６ａが露出し、ここでは図示しないが、光導波路が半導体基板３１上のメサ構造４６の側部に配される。光導波路は、光吸収層３６の側面３６ａに接続され、光導波路によってガイドされた光が側面３６ａから光吸収層３６に入射される。
【００３８】
図６は、図１に示すＰＩＮ型フォトダイオードを含むモジュール内の等価回路を示す図である。上述したように、ＰＩＮ型フォトダイオード１０は、半導体基板３１上にバイパスダイオード２０を集積し、これが１つのチップあるいは素子１０ａを構成する。フォトダイオード１０およびｎｐｎ型のバイパスダイオード２０のアノードは、負荷ＺＬを介して接地電位４５に接続される。好ましくは、チップ１０ａを実装するモジュールあるいはケース本体が接地され、これにアノードを接続する。フォトダイオード１０およびバイパスダイオード２０のカソードは負荷Ｒｂを介して直流電源４４の正電位に接続され、バイパスダイオード２０はフォトダイオード１０と並列に接続される。
【００３９】
次にＰＩＮ型フォトダイオードの動作について説明する。動作時には、フォトダイオード１０のｎ側電極４１とｐ側電極４２間には逆バイアスが印加される。光導波路からの光が光吸収層３６の側面３６ａから入射されると、光吸収層３６内に電子及び正孔のキャリアが発生し、これらのキャリアが光吸収層３６の厚さ方向に移動する。電子はバッファ層３５およびコンタクト層３４を介してｎ側電極４１に到達し、正孔はｐ側の半導体層３７、３８、３９、４０を介してｐ側電極４２に到達し、入射光に応じた電流がｎ側電極４１及びｐ側電極４２から検知される。
【００４０】
このとき、ｎｐｎ型のバイパスダイオード２０を構成するコンタクト層３４とｐ型ＩｎＰ層３３には逆バイアスが印加されてこの接合面にコンデンサとして機能する空乏領域が形成されている。ｎｐｎバイパスダイオード２０はフォトダイオード１０と並列に接続されているため、このコンデンサはバイパスコンデンサとして機能する。さらに、ｎ側電極４１とコンタクトメタル層４３との間に逆バイアスされたｐｎ接合があるため、ｎ側電極４１とコンタクトメタル層４３間のリークパスが阻止され、光吸収層３６によって生成された電流が半導体基板３１を介してコンタクトメタル層４３へ流れる、いわゆる暗電流を効果的に抑制することができる。
【００４１】
このように、モノリシック基板上にバイパスダイオード２０を積層させたことにより、少なからずＰＩＮ型フォトダイオード１０に外付けされるバイパスコンデンサの大きさあるいは数を減少させることができる。これによってフォトダイオードを実装するモジュール本体あるいはケース本体を小型化することができる。勿論、外付けのバイパスコンデンサを用いることなくバイパスダイオード２０によって全ての機能を代用するものであってもよい。さらに、外付けのバイパスコンデンサの大きさまたは数が減少されれば、これに要する配線数も減少させることができ、配線によるインダクタンス成分を減らすことで、周波数応答特性を改善することができる。好ましくは、３５〜４０ＧＨｚ以上で高速動作可能であることが望ましい。
【００４２】
次に本発明の第２の実施の形態に係るＰＩＮ型フォトダイオード１１を図２に示す。図２は、図１と同様にフォトダイオードの断面を示す図である。第２の実施の形態のフォトダイオード１１は、第１の実施の形態におけるｎ型のＩｎＰ層３２を除去し、基板３１上にｐ型のＩｎＰ層３３を形成するものであり、それ以外の構成は第１の実施の形態のものと同じである。
【００４３】
半導体基板３１上には、ｐ型のＩｎＰ層３３とｎ型のコンタクト層３４とが形成される。ｎ側電極４１に正電位を供給し、コンタクトメタル層４３を接地電位とすることで、ＩｎＰ層３３とコンタクト層３４とのｐｎ接合には逆バイアス電圧が印加され、ｐｎ接合面の空乏領域によりコンデンサ２１を得るものである。コンデンサ２１の基本的動作は、第１の実施の形態のバイパスダイオード２０のときと同様である。
【００４４】
図３に本発明の第３の実施の形態に係るＰＩＮ型フォトダイオード１２の断面図を示す。本実施の形態では、上述したようなｐｎ接合を利用したコンデンサ２１を集積するのではなく、１対の導電層の間に誘電物質を介在させた容量素子２２を得るものである。半導体基板３１上にｎ型のＩｎＰ層３２を形成し、その上に例えば半導体絶縁膜あるいは半導体高抵抗層等の誘電体層６１を形成し、さらに誘電体層６１上にｎ型のコンタクト３４を積層し、コンデンサ２２を形成する。このようなコンデンサ２２は、フォトダイオード１２のバイパスコンデンサとして機能するとともに、受光時における暗電流が半導体基板３１側に流れるのを抑制する。
【００４５】
図４に本発明の第４の実施の形態に係るＰＩＮ型フォトダイオード１３の断面図を示す。本実施の形態では、半導体基板３１上にコンデンサを形成するのではなく、基板の下面側にコンデンサを形成するものである。半導体基板３１の下面に誘電物質７１を形成し、誘電物質７１の下面にコンタクトメタル層４３を形成し、コンデンサ２３を得るものである。半導体基板３１の下面に形成される誘電物質は必ずしも半導体層や半導体高抵抗層に限らず、他のＳｉＯ２、ＳｉＮｘ、セラミックなどの絶縁薄膜であってもよい。
【００４６】
次に本発明の第５の実施の形態について説明する。図５は第５の実施の形態に係るアバランシェフォトダイオードの構成を示す断面図である。アバランシェフォトダイオードは、光の入射によって発生する電子・正孔のキャリアをなだれ増倍させ、光の入射に対する応答性を高速にするものである。図５に示すように、グレーデッド層３８上になだれ増倍のためのｎ＋型のＩｎＰ５１およびｉ型またはｎ型のＩｎＰ倍増層５２を形成する。ｎｐｎ型のバイパスダイオード２０は、第１の実施の態様のときと同一構成である。勿論、バイパスダイオード２０を、第２ないし第４の実施の態様で用いた容量素子あるいはコンデンサに置き変えることも可能である。
【００４７】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００４８】
例えば、上記実施の態様では光吸収層３６をノンドープのＩｎＧａＡｓ層を用いたが、これに限らずｐ型あるいはｎ型であってもよい。さらに半導体受光装置は、メサ構造の側部あるいは端面から光が入射される端面型を例示してが、これに限らず、メサ構造の頂部または基板の裏面側から光を入射させる受光装置にも適用することが可能である。さらに、光吸収層３６の上下に積層されるｐ型およびｎ型の半導体層数およびその組成は、上記実施の態様に限定されることなく、本発明の主旨に反しない範囲で適宜変更可能である。
【００４９】
【発明の効果】
本発明によれば、半導体受光装置の基板上にｐｎ接合によるコンデンサが形成されるように半導体層を集積することとしたため、従来のような半導体受光装置に外付けされるバイパスコンデンサを小型化又は削減（数の削減、完全な除去を含む）することができる。これによって、半導体受光装置の小型化を図ることが可能となる。同時に、外付けのバイパスコンデンサの小型化もしくは削減により、そのような外付けのバイパスコンデンサに接続される配線数を削減でき、配線によるＬ成分の減少で高速応答性を改善することも可能となる。さらに、基板上にそのようなバイパスコンデンサを集積することで、基板の裏面（第２主面側）の電流リークを効率よく阻止することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係るＰＩＮ型フォトダイオードの断面図である。
【図２】 本発明の第２の実施の形態に係るＰＩＮ型フォトダイオードの断面図である。
【図３】 本発明の第３の実施の形態に係るＰＩＮ型フォトダイオードの断面図である。
【図４】 本発明の第４の実施の形態に係るＰＩＮ型フォトダイオードの断面図である。
【図５】 本発明の第５の実施の形態に係るアバランシェ型フォトダイオードの断面図である。
【図６】 図１に示すＰＩＮ型フォトダイオードを含むモジュール内の等価回路である。
【図７】 従来の半導体受光装置の一構成例を示す斜視図である。
【図８】 従来の光受信モジュールにおける半導体受光装置の実装状態を示す模式的な平面図である。
【符号の説明】
１０、１１、１２、１３：ＰＩＮ型フォトダイオード
１４：アバランシェフォトダイオード
２０：ｎｐｎ型バイパスダイオード
２１、２２、２３：コンデンサ
３１：半導体基板
３２：ｎ＋ＩｎＰ層
３３：ｐ−ＩｎＰ層
３４：ｎ＋コンタクト層
３５：低濃度バッファ層
３６：光吸収層
３９：ｐ＋ＩｎＰ層
４０：ｐ＋コンタクト層
４１：ｎ側電極
４２：ｐ側電極
【発明の属する技術分野】
本発明は、半導体受光装置に関し、特に高速動作が可能で大容量光ファイバの通信システムに使用可能なＰＩＮ型フォトダイオードに関する。
【０００２】
【従来の技術】
近年、光通信システムの大容量化に伴い、数１０Ｇｂｐｓ（例えば４０Ｇｂｐｓ）又はこれを超える速度の伝送システムが開発されている。このような大容量伝送システムで使用される半導体受光素子は、４０ＧＨｚ以上の高速動作をすることが必要とされているため、従来のものよりも高性能かつ高信頼性を有していなければならない。
【０００３】
図７は、特許文献１に開示されたテーパ光導波路構造を集積したＰＩＮ型フォトダイオードの構成例を示す斜視図であり、図中のＡ部は、フォトダイオードの受光部の拡大断面図である。同図に示すように、フォトダイオード１００は、半絶縁性のＩｎＰ基板１０１上にテーパ光導波路構造１０２を受光素子１０３の側部に結合させている。テーパ光導波路構造１０２は、光ファイバからの光をスポットサイズに変換し、これを受光素子１０３の光吸収層１０４の側面から入射させている。
【０００４】
ｐ側の電極パッド１０５は、基板１０１上に絶縁膜を介して所定形状に形成され、他方、ｎ側の電極パッド１０６もｐ側電極パッド１０５と同一平面に形成されている。このため、フォトダイオード１００は、コプレーナストリップライン構造の基板と直接接続することが可能となっている。受光素子１０３の頂部にはＰ電極１０７が形成され、Ｐ電極１０７はエアーブリッジ１０７ａによってｐ側電極パッド１０５と接続される。
【０００５】
ｎ電極１０８は、受光素子１０３をメサ構造にエッチング形成することにより露出したｎ型の半導体層１０９の表面に形成される。ｎ電極１０８は、半導体層１０９上を延在するｎ側電極パッド１０６と接続される。ｎ側電極パッド１０６は比較的大きな面積を有している。これは、後述するバイパスコンデンサとの接続領域を確保し、高周波動作時にｎ電極１０８を確実に接地電位にするためである。
【０００６】
数１０ＧＨｚ（例えば、４０ＧＨｚ前後）以上の高速動作の実現にあたり従来のチップよりもＰＩＮ接合面積を極めて小さい（例えば容量では数１０ｆＦ以下）フォトダイオードでは、僅かなノイズパスルが印加されただけでも電極間に大きな電圧が印加され、素子が劣化されてしまうおそれがある。そのため、通常の光受信モジュールでは、図８に示すように、フォトダイオードチップ１１０と受信信号を増幅する増幅回路（プリアンプ）１１１とを実装するときに、フォトダイオード１００のｎ側電極パッド１０６の近傍には大きなバイパスコンデンサ１１２を設ける必要があった。
【０００７】
光受信モジュール内において、フォトダイオード１００のチップ１１０がサブキャリア上にＡｕＳｎ（銀ペースト）によりロウ付けされ、これによってチップ１１０の裏面の金属層が接地電位に接続される。フォトダイオードのｎ側電極パッド１０６は、バイパスコンデンサ１１２の上部電極１１２ａに配線１１３により電気的に接続され、さらに上部電極１１２ａが配線１１４により直流バイアス電源１１５の正電位側に接続される。また、バイパスコンデンサ１１２の下部電極は接地電位に接続されている。フォトダイオードのｐ側電極パッド１０５は、プリアンプ１１１の入力端子１１１ａを介して接地電位に接続される。
【０００８】
【特許文献１】
特開２００１−１２７３３３号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体受光装置には次のような課題があった。光受信モジュール内においてフォトダイオードチップ１１０とバイパスコンデンサ１１２とを平面的に配置させているために広い面積を必要としている。またバイパスコンデンサ１１２は、フォトダイオードチップ１１０の少なくとも数倍の平面的な大きさを有し、必要に応じてそのようなバイパスコンデンサを複数接続することがある。このため、光受信モジュールを小型化することが困難であるとともに製造工程も簡略化することが難しかった。
【００１０】
さらに、このような大きな面積を有する上部電極１１２ａとフォトダイオード１００のｎ側電極パッド１０６とに接続するためには、多数の配線１１３を必要とする。このため、多数の配線１１３によるインダクタンス成分（Ｌ成分）が非常に大きくなってしまい、これが高速動作の妨げとなっていた。
【００１１】
さらに、フォトダイオードのｐ側電極パッド１０５とチップ裏面（金属層）とが同電位である接地電位に接続されているため、ｎ側電極１０６とチップ裏面（金属層）との間にリークパスが形成されてしまい、その結果、チップ単体ではリーク電流が十分低いにもかかわらず、実装後にモジュールに流れるリーク電流が急増してしまうという課題があった。
【００１２】
そこで本発明は上記従来の技術を解決し、小型化が可能で、高速動作に優れた半導体受光装置を提供することを目的とする。
【００１３】
また、本発明の他の目的は、モジュールに実装してもリーク電流が抑制された半導体受光装置を提供する。
【００１４】
【課題を解決するための手段】
請求項１に記載の半導体受光装置は、第１主面と該第１主面と対向する第２主面とを備えた半絶縁性半導体基板と、前記半絶縁性半導体基板の第１主面側に形成され少なくとも１つの第１導電型の半導体層を含む第１の半導体層と、前記第１の半導体層上に形成され入射した光に応じてキャリアを生成する光吸収層と、前記光吸収層上に形成され少なくとも１つの第２導電型の半導体層を含む第２の半導体層と、前記第１の半導体層に電気的に接続され第１の電位を印加する第１の電極部と、前記第２の半導体層に電気的に接続され第２の電位を印加する第２の電極部と、前記半絶縁性半導体基板の第１主面と前記第１の半導体層との間に介在する少なくとも一つの第２導電型の第３の半導体層とを有し、前記第２主面は接地電位に接続され、前記第１の電位は正電位であって前記第１の半導体層と前記第３の半導体層とで形成される接合に逆バイアスが印加され、少なくとも前記光吸収層及び前記第２の半導体層がメサ構造を有し、前記メサ構造によって露出した前記光吸収層の側面から光が入射し、前記メサ構造の底部において前記第１の半導体層の表面が露出し、該露出した表面に前記第１の電極が形成され、前記メサ構造の第２の半導体層上に第２の電極が形成される。
【００１５】
請求項１に記載の半導体受光装置では、基板の第１主面と第１の半導体層との間に少なくとも一つの第２導電型の第３の半導体層を設けたことにより、第３の半導体層は第１の半導体層と異なる導電型であるため、第１の電極部と基板間の電流通路の形成を妨げ、光吸収層において発生したキャリアが第１の半導体層から基板へ移動するのを抑制する。その結果、受光時における第１の半導体層と第２の半導体層との間を流れる電流が基板側へリークしたり、あるいは暗電流が流れることを効果的に抑制することができ、第１の電極部、第２の電極部から受光量に応じた電流を正確に検出することができる。
【００１６】
請求項１の構成は、請求項２に記載のように、前記第１の半導体層と前記第３の半導体層とのｐｎ接合によりコンデンサを形成したことに相当する。半導体受光装置の基板あるいはチップ上に直接コンデンサを設けることにより、従来必要であった半導体受光装置に外付けされるバイパスコンデンサあるいはチップコンデンサを削減することができ、半導体受光装置の小型化を図ることができる。さらに、外付けのバイパスコンデンサの数が減少することにより、外付けのコンデンサと半導体受光装置の電極とを電気的に接続するワイヤボンデイング等の配線数を削減することができ、これによって、配線によるインダクタンス成分を減少させることができ、その結果、半導体受光装置の応答速度を高速化することができる。
【００１７】
請求項３に記載のように、コンデンサは、前記第１の半導体層と前記第３の半導体層間のpｎ接合により形成された空乏領域を含む。
【００１８】
請求項４に記載のように、好ましくは、前記半導体受光装置は、さらに第１導電型の第４の半導体層を含み、前記第３の半導体層は前記第１の半導体層と前記第４の半導体層との間に介在するようにしてもよい。このような構成では、ｎｐｎあるいはｐｎｐ型の多層バッファ構造（例えば、バイパスダイオード）が形成される。これによって、第１の半導体層に接続された第１の電極部と基板間の電流リーク通路を無くし、従来のようにモジュール実装時のリーク電流を低減することができる。さらに、そのような多層バッファ構造によりｐｎ接合により形成される容量によってバイパスコンデンサとしても機能させることもできる。
【００２２】
請求項５に記載のように、前記コンデンサまたは前記容量素子は、前記第１の半導体層と前記第２の半導体層の間を流れる電流をバイパスするバイパスコンデンサとして機能する。
【００２６】
請求項６に記載のように、前記第１の半導体層は、前記第１の電極部に接続される高不純物濃度のコンタクト層を含むものであってもよい。また、請求項７に記載のように、前記第２の半導体層は、前記第２の電極部に接続される高不純物濃度のコンタクト層を含むものであってもよい。コンタクト層は、好ましくは第１、第２の金属部とオーミック接続する程度の不純物濃度を有する。
【００２７】
請求項８に記載のように、前記第１の半導体層は低濃度のバッファ層を含むものであってもよい。また、請求項９に記載のように、前記第２の半導体層は、禁止帯幅が徐々に傾斜する複数の半導体層を積層したグレーデッド層を含むものであってもよい。
【００２９】
請求項１０に記載のように、前記メサ構造の側部に前記光吸収層に光を入射させるための光導波路が配置されるようにしてもよい。また、光導波路は半導体層を含み、これらが同一基板上に形成されるようにしてもよい。
【００３１】
請求項１１に記載のように、前記半導体受光装置は、アバランシェダイオードを含むものであってもよい。さらには、半導体受光装置は、フォトトランジスタを含むものであってもよい。
【００３２】
請求項１２ないし１４に記載のように、好ましくは前記第１の半導体層はｎ型のＩｎＰ層を含み、前記第２の半導体層はｐ型のＩｎＰ層を含み、第３の半導体層はｐ型のＩｎＰ層（好ましくは不純物濃度が１×１０１６ｃｍ−３以下）を含み、記光吸収層は、好ましくはＩｎＧａＡｓ層である。但し、これ以外のＩＩＩ−Ｖ族半導体化合物を用いることも可能であることは言うまでもない。
【００３３】
【発明の実施の形態】
次に本発明の実施の形態について図を参照して説明する。
図１は本発明の第１の実施の形態に係るＰＩＮ型フォトダイオードの断面を示す図である。本実施の形態によるＰＩＮ型フォトダイオード１０は、半導体基板３１上にｎｐｎ型バイパスダイオード２０を集積したものである。同図において、ＩｎＰからなる半導体基板３１上には、ｎ＋型のＩｎＰ層３２、ｐ−型のＩｎＰ層３３（好ましくは不純物濃度が１×１０１６ｃｍ−３以下）、ｎ＋型のＩｎＰ層からなるコンタクト層３４、ｎ−型のＩｎＰからなる低濃度バッファ層３５、ノンドープのＩｎＧａＡｓ光吸収層３６、ｐ−型のＩｎＧａＡｓＰ層からなるグレーデッド層３７、３８、ｐ＋型のＩｎＰ層３９、及びｐ＋型のＩｎＧａＡｓＰ層からなるコンタクト層４０が積層される。ｎｐｎ型バイパスダイオード２０は、ｎ型のＩｎＰ層３２、ｐ型のＩｎＰ層３３及びｎ型のＩｎＰのコンタクト層３４から構成される。
【００３４】
コンタクト層３４には、Ａｕ／Ｇｅの２層金属からなるｎ側電極４１がオーミック接続され、コンタクト層４０には、Ａｕ／Ｚｎの２層金属からなるｐ側電極４２がオーミック接続される。また、基板１の裏面には、Ｔｉ／Ｐｔ／Ａｕ層若しくはＴｉＷ／Ａｕ層からなるコンタクトメタル層４３が形成される。
【００３５】
ｎ側電極４１は正電位とし、ｐ側電極４２は負電位とする。また、コンタクトメタル４３は接地電位とする。これによって、受光部である光吸収層３６を挟むｐ側の各半導体層３７、３８、３９及び４０とｎ側の各半導体層３４、３５には逆バイアス電圧が印加される。ｎｐｎ型バイパスダイオード２０にも逆バイアスが印加され、コンタクト層３４と半導体層３３とのｐｎ接合面に空乏層あるいは空乏領域が形成される。この空乏領域はコンデンサとして機能する。ｎｐｎ接合の容量は、比誘電率εで空乏層の厚さｄの絶縁物が挿入された平行平板電極による容量に等しい。空乏化されたｐ−ＩｎＰ層３３の厚さは、０．５μｍ、チップ面積は５００×６００μｍ２として、バイパスダイオード２０の容量は１０ｐＦである。この程度の容量が集積されれば、フォトダイオードのバイパスコンデンサとして十分に機能しえる大きさであり、必ずしも外付けのバイパスコンデンサを用いる必要はない。但し、バイパスダイオード２０と外付けのバイパスコンデンサの併用を妨げるものではない。
【００３６】
半導体基板３１上にはメサ構造４６の受光部が形成される。メサ構造４６は、コンタクト４０からバッファ層３５に至るまでの半導体層をエッチングすることによって得られ、同時にこのエッチングによりコンタクト層３４の表面の一部が露出し、コンタクト層３４上にｎ側電極４１が形成されている。ｎｐｎ型のバイパスダイオード２０は、メサ構造４６に形成されるのではなく、メサ構造４６と基板１との間に形成されるため、上述したようにバイパスダイオード２０のｐｎ接合面の面積を比較的大きくすることができ、これによってコンデンサのキャパシタンスも大きくすることができる。
【００３７】
メサ構造４６の形成により光吸収層３６の側面３６ａが露出し、ここでは図示しないが、光導波路が半導体基板３１上のメサ構造４６の側部に配される。光導波路は、光吸収層３６の側面３６ａに接続され、光導波路によってガイドされた光が側面３６ａから光吸収層３６に入射される。
【００３８】
図６は、図１に示すＰＩＮ型フォトダイオードを含むモジュール内の等価回路を示す図である。上述したように、ＰＩＮ型フォトダイオード１０は、半導体基板３１上にバイパスダイオード２０を集積し、これが１つのチップあるいは素子１０ａを構成する。フォトダイオード１０およびｎｐｎ型のバイパスダイオード２０のアノードは、負荷ＺＬを介して接地電位４５に接続される。好ましくは、チップ１０ａを実装するモジュールあるいはケース本体が接地され、これにアノードを接続する。フォトダイオード１０およびバイパスダイオード２０のカソードは負荷Ｒｂを介して直流電源４４の正電位に接続され、バイパスダイオード２０はフォトダイオード１０と並列に接続される。
【００３９】
次にＰＩＮ型フォトダイオードの動作について説明する。動作時には、フォトダイオード１０のｎ側電極４１とｐ側電極４２間には逆バイアスが印加される。光導波路からの光が光吸収層３６の側面３６ａから入射されると、光吸収層３６内に電子及び正孔のキャリアが発生し、これらのキャリアが光吸収層３６の厚さ方向に移動する。電子はバッファ層３５およびコンタクト層３４を介してｎ側電極４１に到達し、正孔はｐ側の半導体層３７、３８、３９、４０を介してｐ側電極４２に到達し、入射光に応じた電流がｎ側電極４１及びｐ側電極４２から検知される。
【００４０】
このとき、ｎｐｎ型のバイパスダイオード２０を構成するコンタクト層３４とｐ型ＩｎＰ層３３には逆バイアスが印加されてこの接合面にコンデンサとして機能する空乏領域が形成されている。ｎｐｎバイパスダイオード２０はフォトダイオード１０と並列に接続されているため、このコンデンサはバイパスコンデンサとして機能する。さらに、ｎ側電極４１とコンタクトメタル層４３との間に逆バイアスされたｐｎ接合があるため、ｎ側電極４１とコンタクトメタル層４３間のリークパスが阻止され、光吸収層３６によって生成された電流が半導体基板３１を介してコンタクトメタル層４３へ流れる、いわゆる暗電流を効果的に抑制することができる。
【００４１】
このように、モノリシック基板上にバイパスダイオード２０を積層させたことにより、少なからずＰＩＮ型フォトダイオード１０に外付けされるバイパスコンデンサの大きさあるいは数を減少させることができる。これによってフォトダイオードを実装するモジュール本体あるいはケース本体を小型化することができる。勿論、外付けのバイパスコンデンサを用いることなくバイパスダイオード２０によって全ての機能を代用するものであってもよい。さらに、外付けのバイパスコンデンサの大きさまたは数が減少されれば、これに要する配線数も減少させることができ、配線によるインダクタンス成分を減らすことで、周波数応答特性を改善することができる。好ましくは、３５〜４０ＧＨｚ以上で高速動作可能であることが望ましい。
【００４２】
次に本発明の第２の実施の形態に係るＰＩＮ型フォトダイオード１１を図２に示す。図２は、図１と同様にフォトダイオードの断面を示す図である。第２の実施の形態のフォトダイオード１１は、第１の実施の形態におけるｎ型のＩｎＰ層３２を除去し、基板３１上にｐ型のＩｎＰ層３３を形成するものであり、それ以外の構成は第１の実施の形態のものと同じである。
【００４３】
半導体基板３１上には、ｐ型のＩｎＰ層３３とｎ型のコンタクト層３４とが形成される。ｎ側電極４１に正電位を供給し、コンタクトメタル層４３を接地電位とすることで、ＩｎＰ層３３とコンタクト層３４とのｐｎ接合には逆バイアス電圧が印加され、ｐｎ接合面の空乏領域によりコンデンサ２１を得るものである。コンデンサ２１の基本的動作は、第１の実施の形態のバイパスダイオード２０のときと同様である。
【００４４】
図３に本発明の第３の実施の形態に係るＰＩＮ型フォトダイオード１２の断面図を示す。本実施の形態では、上述したようなｐｎ接合を利用したコンデンサ２１を集積するのではなく、１対の導電層の間に誘電物質を介在させた容量素子２２を得るものである。半導体基板３１上にｎ型のＩｎＰ層３２を形成し、その上に例えば半導体絶縁膜あるいは半導体高抵抗層等の誘電体層６１を形成し、さらに誘電体層６１上にｎ型のコンタクト３４を積層し、コンデンサ２２を形成する。このようなコンデンサ２２は、フォトダイオード１２のバイパスコンデンサとして機能するとともに、受光時における暗電流が半導体基板３１側に流れるのを抑制する。
【００４５】
図４に本発明の第４の実施の形態に係るＰＩＮ型フォトダイオード１３の断面図を示す。本実施の形態では、半導体基板３１上にコンデンサを形成するのではなく、基板の下面側にコンデンサを形成するものである。半導体基板３１の下面に誘電物質７１を形成し、誘電物質７１の下面にコンタクトメタル層４３を形成し、コンデンサ２３を得るものである。半導体基板３１の下面に形成される誘電物質は必ずしも半導体層や半導体高抵抗層に限らず、他のＳｉＯ２、ＳｉＮｘ、セラミックなどの絶縁薄膜であってもよい。
【００４６】
次に本発明の第５の実施の形態について説明する。図５は第５の実施の形態に係るアバランシェフォトダイオードの構成を示す断面図である。アバランシェフォトダイオードは、光の入射によって発生する電子・正孔のキャリアをなだれ増倍させ、光の入射に対する応答性を高速にするものである。図５に示すように、グレーデッド層３８上になだれ増倍のためのｎ＋型のＩｎＰ５１およびｉ型またはｎ型のＩｎＰ倍増層５２を形成する。ｎｐｎ型のバイパスダイオード２０は、第１の実施の態様のときと同一構成である。勿論、バイパスダイオード２０を、第２ないし第４の実施の態様で用いた容量素子あるいはコンデンサに置き変えることも可能である。
【００４７】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００４８】
例えば、上記実施の態様では光吸収層３６をノンドープのＩｎＧａＡｓ層を用いたが、これに限らずｐ型あるいはｎ型であってもよい。さらに半導体受光装置は、メサ構造の側部あるいは端面から光が入射される端面型を例示してが、これに限らず、メサ構造の頂部または基板の裏面側から光を入射させる受光装置にも適用することが可能である。さらに、光吸収層３６の上下に積層されるｐ型およびｎ型の半導体層数およびその組成は、上記実施の態様に限定されることなく、本発明の主旨に反しない範囲で適宜変更可能である。
【００４９】
【発明の効果】
本発明によれば、半導体受光装置の基板上にｐｎ接合によるコンデンサが形成されるように半導体層を集積することとしたため、従来のような半導体受光装置に外付けされるバイパスコンデンサを小型化又は削減（数の削減、完全な除去を含む）することができる。これによって、半導体受光装置の小型化を図ることが可能となる。同時に、外付けのバイパスコンデンサの小型化もしくは削減により、そのような外付けのバイパスコンデンサに接続される配線数を削減でき、配線によるＬ成分の減少で高速応答性を改善することも可能となる。さらに、基板上にそのようなバイパスコンデンサを集積することで、基板の裏面（第２主面側）の電流リークを効率よく阻止することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係るＰＩＮ型フォトダイオードの断面図である。
【図２】 本発明の第２の実施の形態に係るＰＩＮ型フォトダイオードの断面図である。
【図３】 本発明の第３の実施の形態に係るＰＩＮ型フォトダイオードの断面図である。
【図４】 本発明の第４の実施の形態に係るＰＩＮ型フォトダイオードの断面図である。
【図５】 本発明の第５の実施の形態に係るアバランシェ型フォトダイオードの断面図である。
【図６】 図１に示すＰＩＮ型フォトダイオードを含むモジュール内の等価回路である。
【図７】 従来の半導体受光装置の一構成例を示す斜視図である。
【図８】 従来の光受信モジュールにおける半導体受光装置の実装状態を示す模式的な平面図である。
【符号の説明】
１０、１１、１２、１３：ＰＩＮ型フォトダイオード
１４：アバランシェフォトダイオード
２０：ｎｐｎ型バイパスダイオード
２１、２２、２３：コンデンサ
３１：半導体基板
３２：ｎ＋ＩｎＰ層
３３：ｐ−ＩｎＰ層
３４：ｎ＋コンタクト層
３５：低濃度バッファ層
３６：光吸収層
３９：ｐ＋ＩｎＰ層
４０：ｐ＋コンタクト層
４１：ｎ側電極
４２：ｐ側電極
Claims (14)
- 第１主面と該第１主面と対向する第２主面とを備えた半絶縁性半導体基板と、
前記半絶縁性半導体基板の第１主面側に形成され、少なくとも１つの第１導電型の半導体層を含む第１の半導体層と、
前記第１の半導体層上に形成され入射した光に応じてキャリアを生成する光吸収層と、
前記光吸収層上に形成され、少なくとも１つの第２導電型の半導体層を含む第２の半導体層と、
前記第１の半導体層に電気的に接続され第１の電位を印加する第１の電極部と、
前記第２の半導体層に電気的に接続され第２の電位を印加する第２の電極部と、
前記半絶縁性半導体基板の第１主面と前記第１の半導体層との間に介在する第２導電型の第３の半導体層とを有し、
前記第２主面は接地電位に接続され、前記第１の電位は正電位であって、前記第１の半導体層と前記第３の半導体層とで形成される接合に逆バイアスが印加され、
少なくとも前記光吸収層及び前記第２の半導体層がメサ構造を有し、前記メサ構造によって露出した前記光吸収層の側面から光が入射し、
前記メサ構造の底部において前記第１の半導体層の表面が露出し、該露出した表面に前記第１の電極が形成され、前記メサ構造の第２の半導体層上に第２の電極が形成される半導体受光装置。 - 前記第１の半導体層と前記第３の半導体層とのｐｎ接合により形成されたコンデンサを含む請求項１に記載の半導体受光装置。
- 前記コンデンサは、前記第１の半導体層と前記第３の半導体層とのｐｎ接合により形成される空乏層領域を含む請求項２に記載の半導体受光装置。
- 前記半導体受光装置は、さらに第１導電型の第４の半導体層を含み、前記第３の半導体層は前記第１の半導体層と前記第４の半導体層との間に介在する請求項１または２に記載の半導体受光装置。
- 前記コンデンサまたは前記容量素子は、前記吸収層によってキャリアが生成されたときに、前記第１の半導体層と前記第２の半導体層の間を流れる電流をバイパスするバイパスコンデンサとして機能する請求項１または２に記載の半導体受光装置。
- 前記第１の半導体層は、前記第１の電極部に接続される高不純物濃度のコンタクト層を含む請求項１記載の半導体受光装置。
- 前記第２の半導体層は、前記第２の電極部に接続される高不純物濃度のコンタクト層を含む請求項１記載の半導体受光装置。
- 前記第１の半導体層は、低不純物濃度のバッファ層を含む請求項１記載の半導体受光装置。
- 前記第２の半導体層は、禁止帯幅が徐々に傾斜するように複数の半導体層が積層されたグレーデッド層を含む請求項１記載の半導体受光装置。
- 前記メサ構造の側部に配置され、前記光吸収層に光を入射させるための光導波路を有する請求項１に記載の半導体受光装置。
- 前記半導体受光装置は、アバランシェダイオードを含む請求項１ないし１０のいずれか一項記載の半導体受光装置。
- 前記第１の半導体層はｎ型のＩｎＰ層を含み、前記第２の半導体層はｐ型のＩｎＰ層を含む請求項１ないし１１のいずれか一項記載の半導体受光装置。
- 前記光吸収層は、ＩｎＧａＡｓ層である請求項１記載の半導体受光装置。
- 前記第３の半導体層は、ｐ型のＩｎＰ層であり、不純物濃度が１×１０１６ｃｍ−３以下である請求項１に記載の半導体受光装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002274304A JP4034153B2 (ja) | 2002-09-20 | 2002-09-20 | 半導体受光装置 |
| US10/665,259 US7105798B2 (en) | 2002-09-20 | 2003-09-22 | Semiconductor light-receiving device with multiple potentials applied to layers of multiple conductivities |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002274304A JP4034153B2 (ja) | 2002-09-20 | 2002-09-20 | 半導体受光装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007175528A Division JP2007300133A (ja) | 2007-07-03 | 2007-07-03 | 半導体受光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111762A JP2004111762A (ja) | 2004-04-08 |
| JP4034153B2 true JP4034153B2 (ja) | 2008-01-16 |
Family
ID=31986952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002274304A Expired - Lifetime JP4034153B2 (ja) | 2002-09-20 | 2002-09-20 | 半導体受光装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7105798B2 (ja) |
| JP (1) | JP4034153B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW567716B (en) * | 2002-07-30 | 2003-12-21 | Powerchip Semiconductor Corp | CMOS light sensor and operation method thereof |
| JP4030847B2 (ja) * | 2002-09-20 | 2008-01-09 | ユーディナデバイス株式会社 | 半導体受光装置 |
| KR100617724B1 (ko) * | 2005-02-23 | 2006-08-28 | 삼성전자주식회사 | 애벌랜치 포토다이오드의 제작 방법 |
| US7538405B2 (en) * | 2006-01-13 | 2009-05-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor sensor using surface plasmons to increase energy absorption efficiency |
| JP5181749B2 (ja) * | 2008-03-13 | 2013-04-10 | 日本電気株式会社 | 端面入射型受光素子、その光結合方法及び光結合構造 |
| JP5077158B2 (ja) * | 2008-09-09 | 2012-11-21 | 三菱電機株式会社 | 受光素子 |
| JP5642593B2 (ja) * | 2010-05-18 | 2014-12-17 | 日本オクラロ株式会社 | 裏面入射型半導体受光素子、光受信モジュール、光トランシーバ |
| JP6828250B2 (ja) * | 2016-03-03 | 2021-02-10 | 富士通株式会社 | 光検出器及び光検出器の製造方法 |
| JP7044048B2 (ja) * | 2018-12-19 | 2022-03-30 | 日本電信電話株式会社 | アバランシェフォトダイオードおよびその製造方法 |
| CN109686804B (zh) * | 2018-12-27 | 2020-07-28 | 苏州苏纳光电有限公司 | InGaAs探测器芯片及其制备方法 |
| JP7081551B2 (ja) * | 2019-03-28 | 2022-06-07 | 日本電信電話株式会社 | アバランシェフォトダイオードおよびその製造方法 |
| GB2593864B (en) * | 2020-02-28 | 2023-01-04 | X Fab France Sas | Improved transfer printing for RF applications |
| CN115428152A (zh) * | 2020-07-17 | 2022-12-02 | 华为技术有限公司 | 一种单光子雪崩二极管及其制造方法、光检测器件及系统 |
| CN114122185B (zh) * | 2021-11-23 | 2023-02-17 | 中国科学院半导体研究所 | 一种短波双色红外探测器及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043550A (en) * | 1997-09-03 | 2000-03-28 | Sumitomo Electric Industries, Ltd. | Photodiode and photodiode module |
| JP4284634B2 (ja) | 1999-10-29 | 2009-06-24 | 富士通株式会社 | 半導体受光装置 |
| JP2002203983A (ja) * | 2000-10-27 | 2002-07-19 | Oki Electric Ind Co Ltd | 受光素子 |
-
2002
- 2002-09-20 JP JP2002274304A patent/JP4034153B2/ja not_active Expired - Lifetime
-
2003
- 2003-09-22 US US10/665,259 patent/US7105798B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004111762A (ja) | 2004-04-08 |
| US7105798B2 (en) | 2006-09-12 |
| US20040056179A1 (en) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4034153B2 (ja) | 半導体受光装置 | |
| US6919609B2 (en) | High speed detectors having integrated electrical components | |
| JP4284634B2 (ja) | 半導体受光装置 | |
| US11676976B2 (en) | PIN photodetector | |
| US7808065B2 (en) | Semiconductor light receiving element | |
| US8350351B2 (en) | Semiconductor light receiving device | |
| JPH05110048A (ja) | 光−電子集積回路 | |
| US11757052B2 (en) | Semiconductor light receiving element with mesa type photodiode structure | |
| US11552206B2 (en) | Optical waveguide type photodetector | |
| JP4030847B2 (ja) | 半導体受光装置 | |
| JP2005129689A (ja) | 半導体受光素子及び光受信モジュール | |
| JP2007300133A (ja) | 半導体受光装置 | |
| JP6658910B2 (ja) | 裏面入射型受光素子及び光モジュール | |
| CN108574018B (zh) | 光接收模块及光模块 | |
| EP0164604B1 (en) | Integrated light emitting/receiving amplifier element | |
| JPH0487377A (ja) | 半導体受光素子 | |
| JPH04167565A (ja) | フリップチップ型受光素子 | |
| JPH03296279A (ja) | 半導体受光素子 | |
| JPH0462980A (ja) | 半導体受光装置 | |
| JP2798333B2 (ja) | プリアンプ付フォトダイオード構造 | |
| WO2002049120A1 (en) | Optoelectronic detector and related circuit | |
| JPS639987A (ja) | 半導体受光素子 | |
| JPH11135822A (ja) | 受光回路 | |
| JP2004207345A (ja) | 裏面入射型受光素子 | |
| JP2004363166A (ja) | 裏面入射型受光素子用マウント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4034153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |