JP4031904B2 - データ読み出し回路とデータ読み出し方法及びデータ記憶装置 - Google Patents
データ読み出し回路とデータ読み出し方法及びデータ記憶装置 Download PDFInfo
- Publication number
- JP4031904B2 JP4031904B2 JP2000333160A JP2000333160A JP4031904B2 JP 4031904 B2 JP4031904 B2 JP 4031904B2 JP 2000333160 A JP2000333160 A JP 2000333160A JP 2000333160 A JP2000333160 A JP 2000333160A JP 4031904 B2 JP4031904 B2 JP 4031904B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- voltage
- bit line
- potential
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013500 data storage Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims description 58
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 2
- 230000010287 polarization Effects 0.000 description 12
- 239000013256 coordination polymer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ読み出し回路とデータ読み出し方法及びデータ記憶装置に関するものである。
【０００２】
【従来の技術】
図１は、従来の強誘電体メモリの構成を示す回路図である。図１に示されるように、従来の強誘電体メモリはワード線ＷＬ及びビット線ＢＬと、強誘電体コンデンサＣＦと、ＮチャネルＭＯＳトランジスタ１２，１４，１７Ａ，１７Ｂ，１８Ａ，１８Ｂ，Ｔ１と、ＰチャネルＭＯＳトランジスタＴ８〜Ｔ１０と、キャパシタ１９，２２と、ノードＮＡ，ＮＢとを備える。なお、ビット線ＢＬはビット線容量ＣＢＬを有する。
【０００３】
ここで、ＮチャネルＭＯＳトランジスタ１４はゲートがワード線ＷＬに接続され、ソース／ドレインの一端がビット線ＢＬに接続され、他端が強誘電体コンデンサＣＦに接続される。そして、強誘電体コンデンサＣＦの一端にはプレート線ＣＰが接続される。
【０００４】
また、ＮチャネルＭＯＳトランジスタ１７Ａ，１７Ｂのゲートには電圧ＶＣＯＮが供給され、ＮチャネルＭＯＳトランジスタ１７Ａのソース／ドレインには参照電圧Ｖｒｅｆが供給される。また、ＮチャネルＭＯＳトランジスタ１２のゲートには電圧ＶＮが供給され、ＮチャネルＭＯＳトランジスタＴ１のゲートには電圧ＲＥＳが供給される。一方、ＰチャネルＭＯＳトランジスタＴ８のゲートには電圧ＶＰが供給される。
【０００５】
ここで、上記強誘電体メモリにおいては、図１に示されるように、一つの強誘電体メモリセルは一個のＮチャネルＭＯＳトランジスタ１４と一個の強誘電体コンデンサＣＦとにより構成される。そして、この強誘電体コンデンサＣＦは、逆向きの分極状態をとることによって、１または０のデジタル情報を不揮発的に保持する。
【０００６】
次に、上記強誘電体メモリセルへデータを書きこむ場合の動作を説明する。まず、強誘電体メモリセルへ「１」の情報を書き込む場合はビット線ＢＬを接地電位とし、「０」の情報を書き込む場合はビット線ＢＬを電源電位Ｖｃｃとする。そしてこのとき、ワード線ＷＬを活性化してＮチャネルＭＯＳトランジスタ１４を導通状態とすると共に、プレート線ＣＰを接地電位とした後に一旦電源電位Ｖｃｃとして再び接地電位に戻す。強誘電体コンデンサＣＦは、このように電圧が印加されることによって所定の分極状態に遷移し、「１」または「０」の情報を保持することになる。なお、データの書き込みが終了した場合には、ビット線ＢＬの電位は、接地電位に戻される。
【０００７】
次に、上記強誘電体メモリセルからデータを読み出す場合の動作を説明する。この場合には、まずビット線ＢＬの電位を接地電位とする。そしてワード線ＷＬを活性化することによりＮチャネルＭＯＳトランジスタ１４を導通状態とすると共に、プレート線ＣＰを接地電位から電源電位Ｖｃｃまで移行させることにより、強誘電体コンデンサＣＦに分極している電荷をビット線ＢＬに移動する。ここで、ビット線ＢＬの電位は、強誘電体コンデンサＣＦの分極状態に応じて大きく又は小さく上昇する。
【０００８】
そして、例えばラッチ型センスアンプ回路は、上記ビット線ＢＬの電位とリファレンス電位とを比較する。ここで、センスアンプ回路は初期状態において電源がオフとされ、二つの入力端子に電圧が入力された時点において電源が投入される。これにより、他方より高い電位を有する入力端子は電源電位Ｖｃｃまで上昇し、他方より低い電位を有する入力端子は接地電位まで下降する。従って、上記のようなセンスアンプ回路により、強誘電体コンデンサＣＦに保持されたデータを読み出すことが可能となる。
【０００９】
図２は、図１に示された従来の強誘電体メモリのデータ読み出し動作を示すタイミングチャートである。まず図２（ａ）及び図２（ｂ）に示されるように、電圧ＶＣＯＮ及び電圧ＲＥＳは共に時刻Ｔ１において、０Ｖ（ロウレベル）から３Ｖ（ハイレベル）へ活性化される。これにより、図２（ｇ）に示されるように、ビット線ＢＬの電位は０Ｖに初期化される。なお、図２（ａ）に示されるように、電圧ＶＣＯＮは時刻Ｔ４までハイレベルとされる。
【００１０】
次に、図２（ｃ）に示されるように、時刻Ｔ２においてワード線ＷＬが活性化され、ＮチャネルＭＯＳトランジスタ１４がオンする。そして、図２（ｄ）に示されるように、時刻Ｔ３においてプレート線ＣＰの電位が０Ｖから電源電位（３Ｖ）まで引き上げられる。このとき、図２（ｇ）に示されるように、強誘電体コンデンサＣＦの分極電荷量に応じてビット線ＢＬの電位が上昇する。
【００１１】
ここで、例えば強誘電体コンデンサＣＦの換算容量値が0.2ｐＦの場合は実線、0.05ｐＦの場合は破線によりそれぞれ示される。従って、分極電荷量が大きいほどビット線ＢＬの電位は上昇し、強誘電体コンデンサＣＦの換算容量値が0.2ｐＦの場合は0.5Ｖまで上昇することが分かるが、このことについては後述する。
【００１２】
次に、図２（ｅ）に示されるように、時刻Ｔ５においてセンスアンプを構成するＮチャネルＭＯＳトランジスタ１２のゲートに供給される電圧ＶＮがハイレベルとされる。このとき、図２（ｈ）及び図２（ｉ）に示されるように、ノードＮＡの電位（ビット線ＢＬの電位）がノードＮＢの電位（参照電圧Ｖｒｅｆ）よりも低い場合には、破線で示されるようにノードＮＡの電位は０Ｖとなり、ノードＮＢの電位は参照電圧Ｖｒｅｆとなる。一方、ノードＮＡの電位がノードＮＢの電位よりも高い場合には、実線で示されるようにノードＮＡの電位は変化せず、ノードＮＢの電位は０Ｖとなる。
【００１３】
次に、図２（ｆ）に示されるように、時刻Ｔ６においてセンスアンプを構成するＰチャネルＭＯＳトランジスタＴ８のゲートに供給される電圧ＶＰがロウレベルとされる。このとき、図２（ｈ）及び図２（ｉ）に示されるように、ノードＮＡの電位がノードＮＢの電位よりも低い場合には、破線で示されるようにノードＮＡの電位は０Ｖとなり、ノードＮＢの電位は３Ｖとなる。一方、ノードＮＡの電位がノードＮＢの電位よりも高い場合には、実線で示されるようにノードＮＡの電位は３Ｖとなり、ノードＮＢの電位は０Ｖとなる。
【００１４】
上記のように、ノードＮＡ及びノードＮＢの一方の電位が０Ｖとされ他方の電位が３Ｖとされた後に、ノードＮＡの電位がビット線ＢＬを介して伝達されることによって、強誘電体メモリセルに保持されていた情報が読み出されることになる。
【００１５】
以上のように、図１に示された従来の強誘電体メモリにおける情報読み出し過程では、強誘電体の分極状態に応じてビット線の電位が上昇する。このとき、強誘電体の分極電荷量と該電極間に印加される電圧から算出される容量値を約0.2ｐＦ、ビット線の寄生容量を１ｐＦ、電源電圧を３Ｖとそれぞれ仮定すると、プレート線を０Ｖから３Ｖまで上昇させたときのビット線の電圧は図２（ｇ）に示されるように、約３Ｖ×0.2ｐＦ／（0.2ｐＦ＋１ｐＦ）により算出される0.5Ｖだけ上昇することになる。従って、該強誘電体に印加される電圧は（３Ｖ−0.5Ｖ）により算出され2.5Ｖとなる。
【００１６】
ところで、該強誘電体に印加される読み出し電圧を低電圧化する技術が材料の改良も含め盛んに研究されているが、読み出し電圧が小さいと十分に分極電荷を読み出すことが出来ないため、正確な情報読み出しに支障をきたして読み出しマージンの減少をもたらすという問題がある。
【００１７】
一方、携帯電話やモバイル機器の低電力化のため電源電圧も低下させることが強く求められている。ここで、仮にビット線容量を大きくすればビット線の電圧上昇は減少するが、このことは読み出し信号が小さくなることを意味するため、強誘電体メモリにおけるラッチ型センスアンプ回路においては、入力オフセット電圧の誤差により誤動作する可能性が高くなる。
【００１８】
従って、該ラッチ型センスアンプ回路は、実際的にはビット線の電圧上昇が0.5Ｖ程度となるよう容量比が設計される必要があるが、電源電圧が２Ｖ又は１Ｖの場合には該電圧上昇を担保するのが難しいという問題がある。
【００１９】
【発明が解決しようとする課題】
本発明は、上述の問題を解消するためになされたもので、信頼性が高く消費電力が低減されたデータ記憶装置と、該装置において採用されるデータ読み出し回路及びデータ読み出し方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明は、プレート電圧が供給されるプレート線と接地電位に設定されたビット線との間に接続されたメモリセルに記憶されたデータを読み出すデータ読み出し回路であって、供給された電荷を蓄積する電荷蓄積手段と、データに応じてメモリセルに蓄積された電荷を電荷蓄積手段へ転送する電荷転送手段と、電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、メモリセルに記憶されていたデータを読み出す増幅手段とを備え、電荷転送手段はプレート電圧が変動した場合においてもビット線の電位が接地電位から変動しないように電荷を転送することを特徴とする。
【００２１】
また、本発明は、プレート線とビット線との間にメモリセルに記憶されたデータを読み出すデータ読み出し方法であって、データに応じて前記メモリセルに蓄積された電荷を電荷蓄積手段へ転送する転送ステップと、電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、メモリセルに記憶されていたデータを読み出す増幅ステップとを有し、転送ステップはプレート電圧が変動した場合においてもビット線の電位が接地電位から変動しないように電荷を転送することを特徴とする。
【００２４】
また、本発明のメモリセルは、ビット線とプレート線との間に接続された強誘電体コンデンサとを含むことを特徴とする。さらに、電荷転送手段は、電荷蓄積手段へ負の電圧を充電することにより電荷を転送する。また、電荷蓄積手段に転送された前記電荷により生ずる電圧をレベルシフトして前記増幅手段へ供給する電圧シフト手段をさらに備えたことを特徴とする。
【００２５】
また、本発明は、ビット線の電位の変動を検知するビット線電位検知手段を有することを特徴とする。電荷転送手段は非導通状態と導通状態の中間状態に設定されており、ビット線電位検知手段はビット線電位の変動の検知がなされた際、電荷転送手段を導通状態となるように調整することを特徴とする。電荷転送手段は、ＰチャネルＭＯＳトランジスタを含むことを特徴とする。
【００２６】
【発明の実施の形態】
以下において、本発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一符号は同一又は相当部分を示す。
【００２７】
本発明の実施の形態に係る強誘電体メモリでは、ビット線の電圧が接地電位から上昇しないようにして、強誘電体メモリを構成する強誘電体コンデンサに印加する最大電圧を電源電圧と同じ３Ｖとする。ここで、ビット線の電位を接地電位のままとして、該強誘電体からビット線へ流出した電荷量を測定する。
【００２８】
以下において、本実施の形態に係る強誘電体メモリを詳しく説明する。図３は、本発明の実施の形態に係る強誘電体メモリの構成を示す回路図である。図３に示されるように、本実施の形態に係る強誘電体メモリはセンスアンプ回路５と、電圧シフト回路７と、マイナス電圧発生回路９と、Ｖｔｈ発生回路１１と、フィードバック回路１３と、メモリセル領域１５と、ＮチャネルＭＯＳトランジスタＴ１と、ＰチャネルＭＯＳトランジスタＴ２と、キャパシタＣ５と、スイッチ２３Ａ，２３Ｂとを備える。
【００２９】
そして、センスアンプ回路５は、ＮチャネルＭＯＳトランジスタ１２，１７，１８Ａ，１８ＢとＰチャネルＭＯＳトランジスタＴ８〜Ｔ１０と、キャパシタ１９と、ノードＮＡ，ＮＢとを含む。また、電圧シフト回路７はゲート回路２０と、反転回路２１及びキャパシタＣ６を含む。また、フィードバック回路１３は、キャパシタＣ１，Ｃ２と反転回路２４及び抵抗素子２５を含み、メモリセル領域１５はビット線ＢＬとビット線容量ＣＢＬ、及び強誘電体コンデンサＣＦとプレート線ＣＰとを含む。
【００３０】
また、メモリセル領域１５には、ビット線ＢＬと強誘電体コンデンサＣＦ、プレート線ＣＰ、及びビット線容量ＣＢＬが含まれる。なお、ビット線容量ＣＢＬは、回路図上において等価回路として表したビット線ＢＬの寄生容量を意味するものである。
【００３１】
ここで、電圧シフト回路７に含まれたキャパシタＣ６はキャパシタＣ５と並列接続され、電圧シフト回路７の出力ノードはセンスアンプ回路５のノードＮＡに接続される。また、マイナス電圧発生回路９はマイナスの電圧ＶＭＮを生成し、スイッチ２３Ｂを介してビット線ＢＬへ供給する。
【００３２】
さらに、Ｖｔｈ発生回路１１はしきい値電圧ＶＴＨを生成し、スイッチ２３Ａを介してＰチャネルＭＯＳトランジスタＴ２のゲートへ供給する。また、フィードバック回路１３は、ビット線ＢＬとＰチャネルＭＯＳトランジスタＴ２のゲートとの間に接続される。
【００３３】
なお、スイッチ２３Ａは供給される電圧ＶＳＷに応じて制御され、スイッチ２３Ｂは供給される電圧ＶＳＷＭに応じて制御される。また、センスアンプ回路５に含まれたＮチャネルＭＯＳトランジスタ１７のゲートには電圧ＶＣＯＮが供給され、ソース／ドレインには参照電圧Ｖｒｅｆ２が供給される。
【００３４】
図４は、図３に示された本実施の形態に係る強誘電体メモリをより具体的に示す具体例である。ここで、図４に示されるように、マイナス電圧発生回路９はダイオード接続されたＰチャネルＭＯＳトランジスタＴ６により構成され、Ｖｔｈ発生回路１１はキャパシタＣ４と、それぞれダイオード接続されたＰチャネルＭＯＳトランジスタＴ４，Ｔ５とにより構成される。ここで、キャパシタＣ４を構成する一方の電極には電圧ＶＧＶが供給される。
【００３５】
また、スイッチ２３ＡはキャパシタＣ３とＰチャネルＭＯＳトランジスタＴ３、及びダイオード接続されたＰチャネルＭＯＳトランジスタＴ７とにより構成され、キャパシタＣ３を構成する一方の電極には電圧ＶＳＷが供給される。
【００３６】
なお、図４に示されるように、キャパシタＣ５を構成する一方の電極とゲート回路２０へは接地電圧の代わりに電圧ＶＧＭを供給してもよい。
【００３７】
上記のように、本実施の形態に係る強誘電体メモリにおいては、使用する負電圧はＰチャネルＭＯＳトランジスタとキャパシタにより生成する構成をとっており、負電源を必要としない。また、ＰチャネルＭＯＳトランジスタのＮウェルバックゲート電位は一般的には電源電圧レベルとされるが、低耐圧のトランジスタでも使用できるよう負電圧が使用されるＰチャネルＭＯＳトランジスタにおいては、Ｎウェルバックゲート電位が０Ｖとされる。
【００３８】
以下において、図３に示された本実施の形態に係る強誘電体メモリの動作を、図５に示されたタイミングチャートを参照しつつ説明する。
【００３９】
まず、図５（ａ）に示されるように、ＮチャネルＭＯＳトランジスタＴ１のゲートに供給される信号ＲＥＳが時刻Ｔ１においてハイレベルに活性化されると、図５（ｆ）に示されたビット線ＢＬの電位は接地電位に初期化される。一方このとき、図５（ｄ）に示されるように、時刻Ｔ１から時刻Ｔ２までの間において電圧ＶＳＷがロウレベルとされることによりスイッチ２３Ａがオンされ、ＰチャネルＭＯＳトランジスタＴ２のゲートにしきい値電圧ＶＴＨが印加される。
【００４０】
ここで、図４に示されたＶｔｈ発生回路１１において、ＰチャネルＭＯＳトランジスタＴ５はダイオード接続されているので、＋0.7Ｖのクランプ回路として働くと共に、キャパシタＣ４へ充電させる意義を持つ。従って、電圧ＶＧＶを３ＶとするとキャパシタＣ４には約2.3Ｖだけ充電される。一方、ＰチャネルＭＯＳトランジスタＴ４もダイオード接続され約0.7Ｖの電圧降下を生じさせるため、−0.7Ｖのクランプ回路として働くと共に、電圧ＶＴＨを−0.7Ｖより下げないようにする意義を持つ。従って、電圧ＶＧＶを０Ｖとすると電圧ＶＴＨは約−0.7Ｖとなる。
【００４１】
このとき、電圧ＶＴＨはＰチャネルＭＯＳトランジスタＴ２のしきい値電圧とほぼ等しいため、ＰチャネルＭＯＳトランジスタＴ２は非導通状態（オフ状態）と導通状態（オン状態）の中間状態となる。これより、少しでもゲート電圧が下降すればオン状態となり、ゲート電圧が上昇すればオフ状態となる。そして、ＰチャネルＭＯＳトランジスタＴ２のゲート電圧を設定した後の時刻Ｔ２において、ＰチャネルＭＯＳトランジスタＴ３がオフされる。
【００４２】
また、ＰチャネルＭＯＳトランジスタＴ３のゲートには電圧ＶＳＷに応じた電圧が供給される。ここで、ＰチャネルＭＯＳトランジスタＴ７はダイオード接続になっているため、約0.7Ｖの電圧降下を生じ＋0.7Ｖのクランプ回路として働く。従って、電圧ＶＳＷを３Ｖとすると、ＰチャネルＭＯＳトランジスタＴ３のゲートには＋0.7Ｖが供給されるためオフ状態になると共に、キャパシタＣ３には2.3Ｖが充電される。次に電圧ＶＳＷを０Ｖにすると、ＰチャネルＭＯＳトランジスタＴ３のゲートには−2.3Ｖが供給されるためオン状態になる。
【００４３】
そして、図５（ａ）に示されるように、時刻Ｔ３において信号ＲＥＳがロウレベルに不活性化され、ＮチャネルＭＯＳトランジスタＴ１がオフされる。次に、図５（ｂ）に示されるように、時刻Ｔ４において電圧ＶＳＷＭがロウレベルとされ、スイッチ２３Ｂがオンされる。これにより、マイナス電圧発生回路９において発生された負の電圧はスイッチ２３Ｂを導通し、図５（ｊ）に示されるように、電圧ＶＭＮは例えば約−2.3Ｖとなる。なお、上記電圧ＶＭＮの値は−３Ｖや−1.5Ｖ等となるように設計してもよい。
【００４４】
ここで、図４に示される具体例においては、ＰチャネルＭＯＳトランジスタＴ６とキャパシタＣ５，Ｃ６及び電圧ＶＧＭを制御することにより電圧ＶＭＮが負の電圧とされる。すなわち、まず最初に信号ＳＥＬがハイレベルとされることによりキャパシタＣ５，Ｃ６が並列接続される。次に、ＰチャネルＭＯＳトランジスタＴ６はダイオード接続されているため、約0.7Ｖの電圧降下を生じ＋0.7Ｖのクランプ回路として働く。従って、電圧ＶＧＭが３ＶとされることによりキャパシタＣ５，Ｃ６には約2.3Ｖ充電され、次に電圧ＶＧＭを０Ｖとすることにより電圧ＶＭＮが−2.3Ｖとされる。
【００４５】
また、図３に示された電圧シフト回路７は、電圧ＶＭＮを約2.3Ｖだけ正方向へシフトした電圧を出力する回路とされる。すなわち、電圧ＶＭＮは負電圧とされるが、負電圧を使用する回路は一般に設計面や消費電力の面において問題を生じるため、該電圧ＶＭＮを正電圧の領域までシフトさせることにより、次段に接続されるラッチ型のセンスアンプ回路５を正電圧の範囲で使用するようにするものである。
【００４６】
ここで、図５（ｃ）に示されるように、時刻Ｔ１から時刻Ｔ５までの間において信号ＳＥＬがハイレベルとされ、キャパシタＣ６の一方の電極は接地される。そして、時刻Ｔ５以降において信号ＳＥＬのレベルがロウレベルとされると、上記電極がセンスアンプ回路５のノードＮＡに接続される。これにより、ノードＮＡの電位は電圧ＶＭＮに対し約2.3Ｖだけ高い電圧となる。
【００４７】
次に、図５（ｃ）に示されるように、時刻Ｔ６においてプレート線ＣＰの電位が接地電位から電源電圧電位Ｖｃｃへ遷移されると、強誘電体コンデンサＣＦからビット線ＢＬへ電荷が放出され、ビット線ＢＬの電位が上昇する。このとき、ビット線ＢＬの電位が接地電位より上昇すると、フィードバック回路１３によりＰチャネルＭＯＳトランジスタＴ２のゲート電圧が下げられる。これより、ＰチャネルＭＯＳトランジスタＴ２がオンし、ソース・ドレイン間に電流が流れるため、ビット線ＢＬの該電荷は負の電圧ＶＭＮを有する部分へ流れ込む。
【００４８】
従って、図５（ｊ）に示されるように電圧ＶＭＮは時刻Ｔ６において上昇すると共に、図５（ｆ）に示されるようにビット線ＢＬの電位はロウレベルに保たれる。ここで、ビット線ＢＬの電圧が変化しないということは、換言すれば、ビット線ＢＬが低インピーダンス状態であることを意味する。
【００４９】
なお、上記のようにビット線ＢＬに読み出された電荷を、ＰチャネルＭＯＳトランジスタＴ２を介して負の電圧ＶＭＮを有する部分へ転送する回路は、電荷転送回路と呼ぶことができる。
【００５０】
また、上記における電圧ＶＭＮはキャパシタＣ５の両電極間に印加される電圧でもあり、結果的には強誘電体コンデンサＣＦに蓄積された電荷は、全てキャパシタＣ５に転送されビット線ＢＬの電位上昇が回避される。これより、キャパシタＣ５の電圧は強誘電体コンデンサＣＦの分極電荷量に応じて変化することになる。
【００５１】
ここで、キャパシタＣ５の上記電圧は、キャパシタＣ６を介してセンスアンプ回路５のノードＮＡに接続されているため、図５（ｊ）及び図５（ｋ）に示されるように時刻Ｔ６においては、ノードＮＡの電位は電圧ＶＭＮと同じ大きさだけ上昇することとなる。また、センスアンプ回路５に供給する参照電圧Ｖｒｅｆ２を適当に選ぶことにより、強誘電体コンデンサＣＦの分極状態を検出することが可能である。
【００５２】
すなわち、図５（ｇ）に示されるように、ＮチャネルＭＯＳトランジスタ１７のゲートに供給する電圧ＶＣＯＮを、時刻Ｔ６近傍の所定期間ハイレベルに活性化することによりＮチャネルＭＯＳトランジスタ１７をオンし、ノードＮＢへ参照電圧Ｖｒｅｆ２を供給する。
【００５３】
そして、図５（ｈ）及び図５（ｉ）に示されるように、時刻Ｔ７においてＮチャネルＭＯＳトランジスタ１２のゲートに供給する電圧ＶＮをハイレベルに活性化させ、時刻Ｔ８においてＰチャネルＭＯＳトランジスタＴ８のゲートに供給する電圧ＶＰをロウレベルに活性化させる。これにより、ノードＮＡの電位がノードＮＢの電位（参照電圧Ｖｒｅｆ２）より高い場合には、図５（ｋ）の実線に示されるように、ノードＮＡの電位は電源電圧レベル（３Ｖ）まで上昇し、ノードＮＡの電位がノードＮＢの電位（参照電圧Ｖｒｅｆ２）より低い場合には、図５（ｋ）の破線に示されるように、ノードＮＡの電位は接地電圧レベル（０Ｖ）まで下降する。
【００５４】
以上より、本実施の形態に係る強誘電体メモリにおいては、時刻Ｔ８以降におけるノードＮＡの電位を調べることにより、ビット線ＢＬの電位を接地電位より上昇させることなく、強誘電体コンデンサＣＦの分極状態（強誘電体メモリセルに記憶されたデータ）を読み取ることができる。
【００５５】
また、上記本発明の実施の形態に係る強誘電体メモリは、負の電圧をキャパシタＣ５の一方の電極へ供給し、データの読み出しに際してビット線ＢＬに生じた電荷をキャパシタＣ５へ流れるようにすることによって、ビット線ＢＬの電圧上昇を防ぐと共に、キャパシタＣ５の電圧値を調べることにより強誘電体コンデンサＣＦの分極状態を検出するものであるといえる。
【００５６】
従って、本発明の実施の形態に係る強誘電体メモリによれば、強誘電体コンデンサＣＦが保持する電荷を確実に読み出すことにより、データの読み出し精度を向上させて強誘電体メモリの信頼性を高めると共に、ビット線ＢＬの電圧上昇を回避して強誘電体コンデンサＣＦに対する印加電圧を従来より効率的に高められることとし、強誘電体メモリの消費電力を低減することができる。
【００５７】
なお、本発明の実施の形態に係る強誘電体メモリによれば、データの読み出しにおいてビット線ＢＬの電位が一定とされるため、ビット線ＢＬ同士におけるノイズの影響も低減することができる。
【００５８】
また、従来はメモリセルから電荷が読み出されるとビット線の電位が上昇する。そして、ビット線の電位が上昇することによって、プレート線とビット線の間にあるメモリセルに印加される電圧は小さくなるため、読み出せる電荷量は少なくなってしまう。そのため、ビット線容量を増加させてビット線の電圧上昇を防ぐこともできるが、この場合には読み出せる信号の電圧が小さくなり問題である。
【００５９】
従って、セルに印加される電圧を大きくしつつ読み出し信号も大きくするために、ビット線容量とセル容量の比率を最適化する必要があり、設計の障害となる。 本発明においては、ビット線電位を変化させない読み出し方法を実現することにより、ビット線容量やセル容量を自由に設定することができるため、プロセスにあわせて自由に設定できる。
（付記１）プレート線とビット線との間に接続されたメモリセルを有するデータ記憶装置であって、前記プレート線へ電圧を印加しても前記ビット線の電位が変動しないよう、前記ビット線の電位を所定の電位に保持する電位保持手段を備えたことを特徴とするデータ記憶装置。
（付記２）メモリセルに記憶されたデータを読み出すデータ読み出し回路であって、供給された電荷を蓄積する電荷蓄積手段と、前記データに応じて前記メモリセルに蓄積された電荷を前記電荷蓄積手段へ転送する電荷転送手段と、前記電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、前記メモリセルに記憶されていたデータを読み出す増幅手段とを備えたことを特徴とするデータ読み出し回路。
（付記３）ビット線と、前記ビット線に接続されたメモリセルとを含むデータ記憶装置であって、供給された電荷を蓄積する電荷蓄積手段と、記憶されるデータに応じて前記メモリセルに蓄積され、前記データの読み出し時に前記ビット線へ出力された電荷を前記電荷蓄積手段へ転送する電荷転送手段と、前記電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、前記メモリセルに記憶されていたデータを読み出す増幅手段とを備えたことを特徴とするデータ記憶装置。
（付記４）前記メモリセルは、プレート電圧が供給されるプレート線と、前記ビット線と前記プレート線との間に接続された強誘電体コンデンサとを含む付記３に記載のデータ記憶装置。
（付記５）前記電荷転送手段は、前記プレート電圧が変動した場合においても前記ビット線の電位が変動しないよう前記電荷を転送する付記４に記載のデータ記憶装置。
（付記６）前記電荷転送手段は、前記電荷蓄積手段へ負の電圧を充電することにより前記電荷を転送する付記３に記載のデータ記憶装置。
（付記７）前記電荷蓄積手段に転送された前記電荷により生ずる電圧をレベルシフトして前記増幅手段へ供給する電圧シフト手段をさらに備えた付記３に記載のデータ記憶装置。
（付記８）前記電荷転送手段では、負の電圧を導通するスイッチング素子としてＰ型トランジスタが使用される付記３に記載のデータ記憶装置。
（付記９）メモリセルに記憶されたデータを読み出すデータ読み出し方法であって、前記データに応じて前記メモリセルに蓄積された電荷を電荷蓄積手段へ転送する転送ステップと、前記電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、前記メモリセルに記憶されていたデータを読み出す増幅ステップとを有することを特徴とするデータ読み出し方法。
（付記１０）前記メモリセルは、プレート電圧が供給されるプレート線と、前記ビット線と前記プレート線との間に接続された強誘電体コンデンサとを含む付記９に記載のデータ読み出し方法。
（付記１１）前記転送ステップでは、前記プレート電圧が変動した場合においても前記ビット線の電位が変動しないよう前記電荷を転送する付記１０に記載のデータ読み出し方法。
【発明の効果】
上述の如く、本発明に係るデータ読み出し回路とデータ読み出し方法、及びデータ記憶装置によれば、メモリセルに蓄積された電荷を確実に読み出すことができるため、信頼性の高い読み出し動作を実現することができる。
【００６０】
ここで、上記メモリセルに供給されるプレート電圧が変動する場合においてもビット線の電位が変動しないよう電荷を転送すれば、強誘電体コンデンサに効率的に電圧を印加することができるため、消費電力を低減することができる。
【図面の簡単な説明】
【図１】従来の強誘電体メモリの構成を示す回路図である。
【図２】図１に示された強誘電体メモリのデータ読み出し動作を示すタイミングチャートである。
【図３】本発明の実施の形態に係る強誘電体メモリの構成を示す回路図である。
【図４】図３に示された強誘電体メモリの具体例を示す回路図である。
【図５】図４に示された強誘電体メモリの動作を示すタイミングチャートである。
【符号の説明】
１，５ センスアンプ回路
３，１５ メモリセル領域
７ 電圧シフト回路
９ マイナス電圧発生回路
１１ Ｖｔｈ発生回路
１３ フィードバック回路
１２，１４，１７，１７Ａ，１７Ｂ，１８Ａ，１８Ｂ，Ｔ１ ＮチャネルＭＯＳトランジスタ
１９，２２，Ｃ１〜Ｃ６ キャパシタ
２０ ゲート回路
２１，２４ 反転回路
２３Ａ，２３Ｂ スイッチ
２５ 抵抗素子
ＢＬ ビット線
ＣＰ プレート線
ＣＢＬ ビット線容量
ＣＦ 強誘電体コンデンサ
Ｔ２〜Ｔ１０ ＰチャネルＭＯＳトランジスタ
ＮＡ，ＮＢ ノード
【発明の属する技術分野】
本発明は、データ読み出し回路とデータ読み出し方法及びデータ記憶装置に関するものである。
【０００２】
【従来の技術】
図１は、従来の強誘電体メモリの構成を示す回路図である。図１に示されるように、従来の強誘電体メモリはワード線ＷＬ及びビット線ＢＬと、強誘電体コンデンサＣＦと、ＮチャネルＭＯＳトランジスタ１２，１４，１７Ａ，１７Ｂ，１８Ａ，１８Ｂ，Ｔ１と、ＰチャネルＭＯＳトランジスタＴ８〜Ｔ１０と、キャパシタ１９，２２と、ノードＮＡ，ＮＢとを備える。なお、ビット線ＢＬはビット線容量ＣＢＬを有する。
【０００３】
ここで、ＮチャネルＭＯＳトランジスタ１４はゲートがワード線ＷＬに接続され、ソース／ドレインの一端がビット線ＢＬに接続され、他端が強誘電体コンデンサＣＦに接続される。そして、強誘電体コンデンサＣＦの一端にはプレート線ＣＰが接続される。
【０００４】
また、ＮチャネルＭＯＳトランジスタ１７Ａ，１７Ｂのゲートには電圧ＶＣＯＮが供給され、ＮチャネルＭＯＳトランジスタ１７Ａのソース／ドレインには参照電圧Ｖｒｅｆが供給される。また、ＮチャネルＭＯＳトランジスタ１２のゲートには電圧ＶＮが供給され、ＮチャネルＭＯＳトランジスタＴ１のゲートには電圧ＲＥＳが供給される。一方、ＰチャネルＭＯＳトランジスタＴ８のゲートには電圧ＶＰが供給される。
【０００５】
ここで、上記強誘電体メモリにおいては、図１に示されるように、一つの強誘電体メモリセルは一個のＮチャネルＭＯＳトランジスタ１４と一個の強誘電体コンデンサＣＦとにより構成される。そして、この強誘電体コンデンサＣＦは、逆向きの分極状態をとることによって、１または０のデジタル情報を不揮発的に保持する。
【０００６】
次に、上記強誘電体メモリセルへデータを書きこむ場合の動作を説明する。まず、強誘電体メモリセルへ「１」の情報を書き込む場合はビット線ＢＬを接地電位とし、「０」の情報を書き込む場合はビット線ＢＬを電源電位Ｖｃｃとする。そしてこのとき、ワード線ＷＬを活性化してＮチャネルＭＯＳトランジスタ１４を導通状態とすると共に、プレート線ＣＰを接地電位とした後に一旦電源電位Ｖｃｃとして再び接地電位に戻す。強誘電体コンデンサＣＦは、このように電圧が印加されることによって所定の分極状態に遷移し、「１」または「０」の情報を保持することになる。なお、データの書き込みが終了した場合には、ビット線ＢＬの電位は、接地電位に戻される。
【０００７】
次に、上記強誘電体メモリセルからデータを読み出す場合の動作を説明する。この場合には、まずビット線ＢＬの電位を接地電位とする。そしてワード線ＷＬを活性化することによりＮチャネルＭＯＳトランジスタ１４を導通状態とすると共に、プレート線ＣＰを接地電位から電源電位Ｖｃｃまで移行させることにより、強誘電体コンデンサＣＦに分極している電荷をビット線ＢＬに移動する。ここで、ビット線ＢＬの電位は、強誘電体コンデンサＣＦの分極状態に応じて大きく又は小さく上昇する。
【０００８】
そして、例えばラッチ型センスアンプ回路は、上記ビット線ＢＬの電位とリファレンス電位とを比較する。ここで、センスアンプ回路は初期状態において電源がオフとされ、二つの入力端子に電圧が入力された時点において電源が投入される。これにより、他方より高い電位を有する入力端子は電源電位Ｖｃｃまで上昇し、他方より低い電位を有する入力端子は接地電位まで下降する。従って、上記のようなセンスアンプ回路により、強誘電体コンデンサＣＦに保持されたデータを読み出すことが可能となる。
【０００９】
図２は、図１に示された従来の強誘電体メモリのデータ読み出し動作を示すタイミングチャートである。まず図２（ａ）及び図２（ｂ）に示されるように、電圧ＶＣＯＮ及び電圧ＲＥＳは共に時刻Ｔ１において、０Ｖ（ロウレベル）から３Ｖ（ハイレベル）へ活性化される。これにより、図２（ｇ）に示されるように、ビット線ＢＬの電位は０Ｖに初期化される。なお、図２（ａ）に示されるように、電圧ＶＣＯＮは時刻Ｔ４までハイレベルとされる。
【００１０】
次に、図２（ｃ）に示されるように、時刻Ｔ２においてワード線ＷＬが活性化され、ＮチャネルＭＯＳトランジスタ１４がオンする。そして、図２（ｄ）に示されるように、時刻Ｔ３においてプレート線ＣＰの電位が０Ｖから電源電位（３Ｖ）まで引き上げられる。このとき、図２（ｇ）に示されるように、強誘電体コンデンサＣＦの分極電荷量に応じてビット線ＢＬの電位が上昇する。
【００１１】
ここで、例えば強誘電体コンデンサＣＦの換算容量値が0.2ｐＦの場合は実線、0.05ｐＦの場合は破線によりそれぞれ示される。従って、分極電荷量が大きいほどビット線ＢＬの電位は上昇し、強誘電体コンデンサＣＦの換算容量値が0.2ｐＦの場合は0.5Ｖまで上昇することが分かるが、このことについては後述する。
【００１２】
次に、図２（ｅ）に示されるように、時刻Ｔ５においてセンスアンプを構成するＮチャネルＭＯＳトランジスタ１２のゲートに供給される電圧ＶＮがハイレベルとされる。このとき、図２（ｈ）及び図２（ｉ）に示されるように、ノードＮＡの電位（ビット線ＢＬの電位）がノードＮＢの電位（参照電圧Ｖｒｅｆ）よりも低い場合には、破線で示されるようにノードＮＡの電位は０Ｖとなり、ノードＮＢの電位は参照電圧Ｖｒｅｆとなる。一方、ノードＮＡの電位がノードＮＢの電位よりも高い場合には、実線で示されるようにノードＮＡの電位は変化せず、ノードＮＢの電位は０Ｖとなる。
【００１３】
次に、図２（ｆ）に示されるように、時刻Ｔ６においてセンスアンプを構成するＰチャネルＭＯＳトランジスタＴ８のゲートに供給される電圧ＶＰがロウレベルとされる。このとき、図２（ｈ）及び図２（ｉ）に示されるように、ノードＮＡの電位がノードＮＢの電位よりも低い場合には、破線で示されるようにノードＮＡの電位は０Ｖとなり、ノードＮＢの電位は３Ｖとなる。一方、ノードＮＡの電位がノードＮＢの電位よりも高い場合には、実線で示されるようにノードＮＡの電位は３Ｖとなり、ノードＮＢの電位は０Ｖとなる。
【００１４】
上記のように、ノードＮＡ及びノードＮＢの一方の電位が０Ｖとされ他方の電位が３Ｖとされた後に、ノードＮＡの電位がビット線ＢＬを介して伝達されることによって、強誘電体メモリセルに保持されていた情報が読み出されることになる。
【００１５】
以上のように、図１に示された従来の強誘電体メモリにおける情報読み出し過程では、強誘電体の分極状態に応じてビット線の電位が上昇する。このとき、強誘電体の分極電荷量と該電極間に印加される電圧から算出される容量値を約0.2ｐＦ、ビット線の寄生容量を１ｐＦ、電源電圧を３Ｖとそれぞれ仮定すると、プレート線を０Ｖから３Ｖまで上昇させたときのビット線の電圧は図２（ｇ）に示されるように、約３Ｖ×0.2ｐＦ／（0.2ｐＦ＋１ｐＦ）により算出される0.5Ｖだけ上昇することになる。従って、該強誘電体に印加される電圧は（３Ｖ−0.5Ｖ）により算出され2.5Ｖとなる。
【００１６】
ところで、該強誘電体に印加される読み出し電圧を低電圧化する技術が材料の改良も含め盛んに研究されているが、読み出し電圧が小さいと十分に分極電荷を読み出すことが出来ないため、正確な情報読み出しに支障をきたして読み出しマージンの減少をもたらすという問題がある。
【００１７】
一方、携帯電話やモバイル機器の低電力化のため電源電圧も低下させることが強く求められている。ここで、仮にビット線容量を大きくすればビット線の電圧上昇は減少するが、このことは読み出し信号が小さくなることを意味するため、強誘電体メモリにおけるラッチ型センスアンプ回路においては、入力オフセット電圧の誤差により誤動作する可能性が高くなる。
【００１８】
従って、該ラッチ型センスアンプ回路は、実際的にはビット線の電圧上昇が0.5Ｖ程度となるよう容量比が設計される必要があるが、電源電圧が２Ｖ又は１Ｖの場合には該電圧上昇を担保するのが難しいという問題がある。
【００１９】
【発明が解決しようとする課題】
本発明は、上述の問題を解消するためになされたもので、信頼性が高く消費電力が低減されたデータ記憶装置と、該装置において採用されるデータ読み出し回路及びデータ読み出し方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明は、プレート電圧が供給されるプレート線と接地電位に設定されたビット線との間に接続されたメモリセルに記憶されたデータを読み出すデータ読み出し回路であって、供給された電荷を蓄積する電荷蓄積手段と、データに応じてメモリセルに蓄積された電荷を電荷蓄積手段へ転送する電荷転送手段と、電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、メモリセルに記憶されていたデータを読み出す増幅手段とを備え、電荷転送手段はプレート電圧が変動した場合においてもビット線の電位が接地電位から変動しないように電荷を転送することを特徴とする。
【００２１】
また、本発明は、プレート線とビット線との間にメモリセルに記憶されたデータを読み出すデータ読み出し方法であって、データに応じて前記メモリセルに蓄積された電荷を電荷蓄積手段へ転送する転送ステップと、電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、メモリセルに記憶されていたデータを読み出す増幅ステップとを有し、転送ステップはプレート電圧が変動した場合においてもビット線の電位が接地電位から変動しないように電荷を転送することを特徴とする。
【００２４】
また、本発明のメモリセルは、ビット線とプレート線との間に接続された強誘電体コンデンサとを含むことを特徴とする。さらに、電荷転送手段は、電荷蓄積手段へ負の電圧を充電することにより電荷を転送する。また、電荷蓄積手段に転送された前記電荷により生ずる電圧をレベルシフトして前記増幅手段へ供給する電圧シフト手段をさらに備えたことを特徴とする。
【００２５】
また、本発明は、ビット線の電位の変動を検知するビット線電位検知手段を有することを特徴とする。電荷転送手段は非導通状態と導通状態の中間状態に設定されており、ビット線電位検知手段はビット線電位の変動の検知がなされた際、電荷転送手段を導通状態となるように調整することを特徴とする。電荷転送手段は、ＰチャネルＭＯＳトランジスタを含むことを特徴とする。
【００２６】
【発明の実施の形態】
以下において、本発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一符号は同一又は相当部分を示す。
【００２７】
本発明の実施の形態に係る強誘電体メモリでは、ビット線の電圧が接地電位から上昇しないようにして、強誘電体メモリを構成する強誘電体コンデンサに印加する最大電圧を電源電圧と同じ３Ｖとする。ここで、ビット線の電位を接地電位のままとして、該強誘電体からビット線へ流出した電荷量を測定する。
【００２８】
以下において、本実施の形態に係る強誘電体メモリを詳しく説明する。図３は、本発明の実施の形態に係る強誘電体メモリの構成を示す回路図である。図３に示されるように、本実施の形態に係る強誘電体メモリはセンスアンプ回路５と、電圧シフト回路７と、マイナス電圧発生回路９と、Ｖｔｈ発生回路１１と、フィードバック回路１３と、メモリセル領域１５と、ＮチャネルＭＯＳトランジスタＴ１と、ＰチャネルＭＯＳトランジスタＴ２と、キャパシタＣ５と、スイッチ２３Ａ，２３Ｂとを備える。
【００２９】
そして、センスアンプ回路５は、ＮチャネルＭＯＳトランジスタ１２，１７，１８Ａ，１８ＢとＰチャネルＭＯＳトランジスタＴ８〜Ｔ１０と、キャパシタ１９と、ノードＮＡ，ＮＢとを含む。また、電圧シフト回路７はゲート回路２０と、反転回路２１及びキャパシタＣ６を含む。また、フィードバック回路１３は、キャパシタＣ１，Ｃ２と反転回路２４及び抵抗素子２５を含み、メモリセル領域１５はビット線ＢＬとビット線容量ＣＢＬ、及び強誘電体コンデンサＣＦとプレート線ＣＰとを含む。
【００３０】
また、メモリセル領域１５には、ビット線ＢＬと強誘電体コンデンサＣＦ、プレート線ＣＰ、及びビット線容量ＣＢＬが含まれる。なお、ビット線容量ＣＢＬは、回路図上において等価回路として表したビット線ＢＬの寄生容量を意味するものである。
【００３１】
ここで、電圧シフト回路７に含まれたキャパシタＣ６はキャパシタＣ５と並列接続され、電圧シフト回路７の出力ノードはセンスアンプ回路５のノードＮＡに接続される。また、マイナス電圧発生回路９はマイナスの電圧ＶＭＮを生成し、スイッチ２３Ｂを介してビット線ＢＬへ供給する。
【００３２】
さらに、Ｖｔｈ発生回路１１はしきい値電圧ＶＴＨを生成し、スイッチ２３Ａを介してＰチャネルＭＯＳトランジスタＴ２のゲートへ供給する。また、フィードバック回路１３は、ビット線ＢＬとＰチャネルＭＯＳトランジスタＴ２のゲートとの間に接続される。
【００３３】
なお、スイッチ２３Ａは供給される電圧ＶＳＷに応じて制御され、スイッチ２３Ｂは供給される電圧ＶＳＷＭに応じて制御される。また、センスアンプ回路５に含まれたＮチャネルＭＯＳトランジスタ１７のゲートには電圧ＶＣＯＮが供給され、ソース／ドレインには参照電圧Ｖｒｅｆ２が供給される。
【００３４】
図４は、図３に示された本実施の形態に係る強誘電体メモリをより具体的に示す具体例である。ここで、図４に示されるように、マイナス電圧発生回路９はダイオード接続されたＰチャネルＭＯＳトランジスタＴ６により構成され、Ｖｔｈ発生回路１１はキャパシタＣ４と、それぞれダイオード接続されたＰチャネルＭＯＳトランジスタＴ４，Ｔ５とにより構成される。ここで、キャパシタＣ４を構成する一方の電極には電圧ＶＧＶが供給される。
【００３５】
また、スイッチ２３ＡはキャパシタＣ３とＰチャネルＭＯＳトランジスタＴ３、及びダイオード接続されたＰチャネルＭＯＳトランジスタＴ７とにより構成され、キャパシタＣ３を構成する一方の電極には電圧ＶＳＷが供給される。
【００３６】
なお、図４に示されるように、キャパシタＣ５を構成する一方の電極とゲート回路２０へは接地電圧の代わりに電圧ＶＧＭを供給してもよい。
【００３７】
上記のように、本実施の形態に係る強誘電体メモリにおいては、使用する負電圧はＰチャネルＭＯＳトランジスタとキャパシタにより生成する構成をとっており、負電源を必要としない。また、ＰチャネルＭＯＳトランジスタのＮウェルバックゲート電位は一般的には電源電圧レベルとされるが、低耐圧のトランジスタでも使用できるよう負電圧が使用されるＰチャネルＭＯＳトランジスタにおいては、Ｎウェルバックゲート電位が０Ｖとされる。
【００３８】
以下において、図３に示された本実施の形態に係る強誘電体メモリの動作を、図５に示されたタイミングチャートを参照しつつ説明する。
【００３９】
まず、図５（ａ）に示されるように、ＮチャネルＭＯＳトランジスタＴ１のゲートに供給される信号ＲＥＳが時刻Ｔ１においてハイレベルに活性化されると、図５（ｆ）に示されたビット線ＢＬの電位は接地電位に初期化される。一方このとき、図５（ｄ）に示されるように、時刻Ｔ１から時刻Ｔ２までの間において電圧ＶＳＷがロウレベルとされることによりスイッチ２３Ａがオンされ、ＰチャネルＭＯＳトランジスタＴ２のゲートにしきい値電圧ＶＴＨが印加される。
【００４０】
ここで、図４に示されたＶｔｈ発生回路１１において、ＰチャネルＭＯＳトランジスタＴ５はダイオード接続されているので、＋0.7Ｖのクランプ回路として働くと共に、キャパシタＣ４へ充電させる意義を持つ。従って、電圧ＶＧＶを３ＶとするとキャパシタＣ４には約2.3Ｖだけ充電される。一方、ＰチャネルＭＯＳトランジスタＴ４もダイオード接続され約0.7Ｖの電圧降下を生じさせるため、−0.7Ｖのクランプ回路として働くと共に、電圧ＶＴＨを−0.7Ｖより下げないようにする意義を持つ。従って、電圧ＶＧＶを０Ｖとすると電圧ＶＴＨは約−0.7Ｖとなる。
【００４１】
このとき、電圧ＶＴＨはＰチャネルＭＯＳトランジスタＴ２のしきい値電圧とほぼ等しいため、ＰチャネルＭＯＳトランジスタＴ２は非導通状態（オフ状態）と導通状態（オン状態）の中間状態となる。これより、少しでもゲート電圧が下降すればオン状態となり、ゲート電圧が上昇すればオフ状態となる。そして、ＰチャネルＭＯＳトランジスタＴ２のゲート電圧を設定した後の時刻Ｔ２において、ＰチャネルＭＯＳトランジスタＴ３がオフされる。
【００４２】
また、ＰチャネルＭＯＳトランジスタＴ３のゲートには電圧ＶＳＷに応じた電圧が供給される。ここで、ＰチャネルＭＯＳトランジスタＴ７はダイオード接続になっているため、約0.7Ｖの電圧降下を生じ＋0.7Ｖのクランプ回路として働く。従って、電圧ＶＳＷを３Ｖとすると、ＰチャネルＭＯＳトランジスタＴ３のゲートには＋0.7Ｖが供給されるためオフ状態になると共に、キャパシタＣ３には2.3Ｖが充電される。次に電圧ＶＳＷを０Ｖにすると、ＰチャネルＭＯＳトランジスタＴ３のゲートには−2.3Ｖが供給されるためオン状態になる。
【００４３】
そして、図５（ａ）に示されるように、時刻Ｔ３において信号ＲＥＳがロウレベルに不活性化され、ＮチャネルＭＯＳトランジスタＴ１がオフされる。次に、図５（ｂ）に示されるように、時刻Ｔ４において電圧ＶＳＷＭがロウレベルとされ、スイッチ２３Ｂがオンされる。これにより、マイナス電圧発生回路９において発生された負の電圧はスイッチ２３Ｂを導通し、図５（ｊ）に示されるように、電圧ＶＭＮは例えば約−2.3Ｖとなる。なお、上記電圧ＶＭＮの値は−３Ｖや−1.5Ｖ等となるように設計してもよい。
【００４４】
ここで、図４に示される具体例においては、ＰチャネルＭＯＳトランジスタＴ６とキャパシタＣ５，Ｃ６及び電圧ＶＧＭを制御することにより電圧ＶＭＮが負の電圧とされる。すなわち、まず最初に信号ＳＥＬがハイレベルとされることによりキャパシタＣ５，Ｃ６が並列接続される。次に、ＰチャネルＭＯＳトランジスタＴ６はダイオード接続されているため、約0.7Ｖの電圧降下を生じ＋0.7Ｖのクランプ回路として働く。従って、電圧ＶＧＭが３ＶとされることによりキャパシタＣ５，Ｃ６には約2.3Ｖ充電され、次に電圧ＶＧＭを０Ｖとすることにより電圧ＶＭＮが−2.3Ｖとされる。
【００４５】
また、図３に示された電圧シフト回路７は、電圧ＶＭＮを約2.3Ｖだけ正方向へシフトした電圧を出力する回路とされる。すなわち、電圧ＶＭＮは負電圧とされるが、負電圧を使用する回路は一般に設計面や消費電力の面において問題を生じるため、該電圧ＶＭＮを正電圧の領域までシフトさせることにより、次段に接続されるラッチ型のセンスアンプ回路５を正電圧の範囲で使用するようにするものである。
【００４６】
ここで、図５（ｃ）に示されるように、時刻Ｔ１から時刻Ｔ５までの間において信号ＳＥＬがハイレベルとされ、キャパシタＣ６の一方の電極は接地される。そして、時刻Ｔ５以降において信号ＳＥＬのレベルがロウレベルとされると、上記電極がセンスアンプ回路５のノードＮＡに接続される。これにより、ノードＮＡの電位は電圧ＶＭＮに対し約2.3Ｖだけ高い電圧となる。
【００４７】
次に、図５（ｃ）に示されるように、時刻Ｔ６においてプレート線ＣＰの電位が接地電位から電源電圧電位Ｖｃｃへ遷移されると、強誘電体コンデンサＣＦからビット線ＢＬへ電荷が放出され、ビット線ＢＬの電位が上昇する。このとき、ビット線ＢＬの電位が接地電位より上昇すると、フィードバック回路１３によりＰチャネルＭＯＳトランジスタＴ２のゲート電圧が下げられる。これより、ＰチャネルＭＯＳトランジスタＴ２がオンし、ソース・ドレイン間に電流が流れるため、ビット線ＢＬの該電荷は負の電圧ＶＭＮを有する部分へ流れ込む。
【００４８】
従って、図５（ｊ）に示されるように電圧ＶＭＮは時刻Ｔ６において上昇すると共に、図５（ｆ）に示されるようにビット線ＢＬの電位はロウレベルに保たれる。ここで、ビット線ＢＬの電圧が変化しないということは、換言すれば、ビット線ＢＬが低インピーダンス状態であることを意味する。
【００４９】
なお、上記のようにビット線ＢＬに読み出された電荷を、ＰチャネルＭＯＳトランジスタＴ２を介して負の電圧ＶＭＮを有する部分へ転送する回路は、電荷転送回路と呼ぶことができる。
【００５０】
また、上記における電圧ＶＭＮはキャパシタＣ５の両電極間に印加される電圧でもあり、結果的には強誘電体コンデンサＣＦに蓄積された電荷は、全てキャパシタＣ５に転送されビット線ＢＬの電位上昇が回避される。これより、キャパシタＣ５の電圧は強誘電体コンデンサＣＦの分極電荷量に応じて変化することになる。
【００５１】
ここで、キャパシタＣ５の上記電圧は、キャパシタＣ６を介してセンスアンプ回路５のノードＮＡに接続されているため、図５（ｊ）及び図５（ｋ）に示されるように時刻Ｔ６においては、ノードＮＡの電位は電圧ＶＭＮと同じ大きさだけ上昇することとなる。また、センスアンプ回路５に供給する参照電圧Ｖｒｅｆ２を適当に選ぶことにより、強誘電体コンデンサＣＦの分極状態を検出することが可能である。
【００５２】
すなわち、図５（ｇ）に示されるように、ＮチャネルＭＯＳトランジスタ１７のゲートに供給する電圧ＶＣＯＮを、時刻Ｔ６近傍の所定期間ハイレベルに活性化することによりＮチャネルＭＯＳトランジスタ１７をオンし、ノードＮＢへ参照電圧Ｖｒｅｆ２を供給する。
【００５３】
そして、図５（ｈ）及び図５（ｉ）に示されるように、時刻Ｔ７においてＮチャネルＭＯＳトランジスタ１２のゲートに供給する電圧ＶＮをハイレベルに活性化させ、時刻Ｔ８においてＰチャネルＭＯＳトランジスタＴ８のゲートに供給する電圧ＶＰをロウレベルに活性化させる。これにより、ノードＮＡの電位がノードＮＢの電位（参照電圧Ｖｒｅｆ２）より高い場合には、図５（ｋ）の実線に示されるように、ノードＮＡの電位は電源電圧レベル（３Ｖ）まで上昇し、ノードＮＡの電位がノードＮＢの電位（参照電圧Ｖｒｅｆ２）より低い場合には、図５（ｋ）の破線に示されるように、ノードＮＡの電位は接地電圧レベル（０Ｖ）まで下降する。
【００５４】
以上より、本実施の形態に係る強誘電体メモリにおいては、時刻Ｔ８以降におけるノードＮＡの電位を調べることにより、ビット線ＢＬの電位を接地電位より上昇させることなく、強誘電体コンデンサＣＦの分極状態（強誘電体メモリセルに記憶されたデータ）を読み取ることができる。
【００５５】
また、上記本発明の実施の形態に係る強誘電体メモリは、負の電圧をキャパシタＣ５の一方の電極へ供給し、データの読み出しに際してビット線ＢＬに生じた電荷をキャパシタＣ５へ流れるようにすることによって、ビット線ＢＬの電圧上昇を防ぐと共に、キャパシタＣ５の電圧値を調べることにより強誘電体コンデンサＣＦの分極状態を検出するものであるといえる。
【００５６】
従って、本発明の実施の形態に係る強誘電体メモリによれば、強誘電体コンデンサＣＦが保持する電荷を確実に読み出すことにより、データの読み出し精度を向上させて強誘電体メモリの信頼性を高めると共に、ビット線ＢＬの電圧上昇を回避して強誘電体コンデンサＣＦに対する印加電圧を従来より効率的に高められることとし、強誘電体メモリの消費電力を低減することができる。
【００５７】
なお、本発明の実施の形態に係る強誘電体メモリによれば、データの読み出しにおいてビット線ＢＬの電位が一定とされるため、ビット線ＢＬ同士におけるノイズの影響も低減することができる。
【００５８】
また、従来はメモリセルから電荷が読み出されるとビット線の電位が上昇する。そして、ビット線の電位が上昇することによって、プレート線とビット線の間にあるメモリセルに印加される電圧は小さくなるため、読み出せる電荷量は少なくなってしまう。そのため、ビット線容量を増加させてビット線の電圧上昇を防ぐこともできるが、この場合には読み出せる信号の電圧が小さくなり問題である。
【００５９】
従って、セルに印加される電圧を大きくしつつ読み出し信号も大きくするために、ビット線容量とセル容量の比率を最適化する必要があり、設計の障害となる。 本発明においては、ビット線電位を変化させない読み出し方法を実現することにより、ビット線容量やセル容量を自由に設定することができるため、プロセスにあわせて自由に設定できる。
（付記１）プレート線とビット線との間に接続されたメモリセルを有するデータ記憶装置であって、前記プレート線へ電圧を印加しても前記ビット線の電位が変動しないよう、前記ビット線の電位を所定の電位に保持する電位保持手段を備えたことを特徴とするデータ記憶装置。
（付記２）メモリセルに記憶されたデータを読み出すデータ読み出し回路であって、供給された電荷を蓄積する電荷蓄積手段と、前記データに応じて前記メモリセルに蓄積された電荷を前記電荷蓄積手段へ転送する電荷転送手段と、前記電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、前記メモリセルに記憶されていたデータを読み出す増幅手段とを備えたことを特徴とするデータ読み出し回路。
（付記３）ビット線と、前記ビット線に接続されたメモリセルとを含むデータ記憶装置であって、供給された電荷を蓄積する電荷蓄積手段と、記憶されるデータに応じて前記メモリセルに蓄積され、前記データの読み出し時に前記ビット線へ出力された電荷を前記電荷蓄積手段へ転送する電荷転送手段と、前記電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、前記メモリセルに記憶されていたデータを読み出す増幅手段とを備えたことを特徴とするデータ記憶装置。
（付記４）前記メモリセルは、プレート電圧が供給されるプレート線と、前記ビット線と前記プレート線との間に接続された強誘電体コンデンサとを含む付記３に記載のデータ記憶装置。
（付記５）前記電荷転送手段は、前記プレート電圧が変動した場合においても前記ビット線の電位が変動しないよう前記電荷を転送する付記４に記載のデータ記憶装置。
（付記６）前記電荷転送手段は、前記電荷蓄積手段へ負の電圧を充電することにより前記電荷を転送する付記３に記載のデータ記憶装置。
（付記７）前記電荷蓄積手段に転送された前記電荷により生ずる電圧をレベルシフトして前記増幅手段へ供給する電圧シフト手段をさらに備えた付記３に記載のデータ記憶装置。
（付記８）前記電荷転送手段では、負の電圧を導通するスイッチング素子としてＰ型トランジスタが使用される付記３に記載のデータ記憶装置。
（付記９）メモリセルに記憶されたデータを読み出すデータ読み出し方法であって、前記データに応じて前記メモリセルに蓄積された電荷を電荷蓄積手段へ転送する転送ステップと、前記電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、前記メモリセルに記憶されていたデータを読み出す増幅ステップとを有することを特徴とするデータ読み出し方法。
（付記１０）前記メモリセルは、プレート電圧が供給されるプレート線と、前記ビット線と前記プレート線との間に接続された強誘電体コンデンサとを含む付記９に記載のデータ読み出し方法。
（付記１１）前記転送ステップでは、前記プレート電圧が変動した場合においても前記ビット線の電位が変動しないよう前記電荷を転送する付記１０に記載のデータ読み出し方法。
【発明の効果】
上述の如く、本発明に係るデータ読み出し回路とデータ読み出し方法、及びデータ記憶装置によれば、メモリセルに蓄積された電荷を確実に読み出すことができるため、信頼性の高い読み出し動作を実現することができる。
【００６０】
ここで、上記メモリセルに供給されるプレート電圧が変動する場合においてもビット線の電位が変動しないよう電荷を転送すれば、強誘電体コンデンサに効率的に電圧を印加することができるため、消費電力を低減することができる。
【図面の簡単な説明】
【図１】従来の強誘電体メモリの構成を示す回路図である。
【図２】図１に示された強誘電体メモリのデータ読み出し動作を示すタイミングチャートである。
【図３】本発明の実施の形態に係る強誘電体メモリの構成を示す回路図である。
【図４】図３に示された強誘電体メモリの具体例を示す回路図である。
【図５】図４に示された強誘電体メモリの動作を示すタイミングチャートである。
【符号の説明】
１，５ センスアンプ回路
３，１５ メモリセル領域
７ 電圧シフト回路
９ マイナス電圧発生回路
１１ Ｖｔｈ発生回路
１３ フィードバック回路
１２，１４，１７，１７Ａ，１７Ｂ，１８Ａ，１８Ｂ，Ｔ１ ＮチャネルＭＯＳトランジスタ
１９，２２，Ｃ１〜Ｃ６ キャパシタ
２０ ゲート回路
２１，２４ 反転回路
２３Ａ，２３Ｂ スイッチ
２５ 抵抗素子
ＢＬ ビット線
ＣＰ プレート線
ＣＢＬ ビット線容量
ＣＦ 強誘電体コンデンサ
Ｔ２〜Ｔ１０ ＰチャネルＭＯＳトランジスタ
ＮＡ，ＮＢ ノード
Claims (9)
- プレート電圧が供給されるプレート線と接地電位に設定されたビット線との間に接続されたメモリセルに記憶されたデータを読み出すデータ読み出し回路であって、
供給された電荷を蓄積する電荷蓄積手段と、
前記データに応じて前記メモリセルに蓄積された電荷を前記電荷蓄積手段へ転送する電荷転送手段と、
前記電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、前記メモリセルに記憶されていたデータを読み出す増幅手段とを備え、
前記電荷転送手段は、前記プレート電圧が変動した場合においても前記ビット線の電位が接地電位から変動しないように前記電荷を転送することを特徴とするデータ読み出し回路。 - プレート線とビット線との間にメモリセルに記憶されたデータを読み出すデータ読み出し方法であって、
前記データに応じて前記メモリセルに蓄積された電荷を電荷蓄積手段へ転送する転送ステップと、
前記電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、前記メモリセルに記憶されていたデータを読み出す増幅ステップとを有し、
前記転送ステップは、前記プレート電圧が変動した場合においても前記ビット線の電位が接地電位から変動しないように前記電荷を転送することを特徴とするデータ読み出し方法。 - プレート線とビット線との間に接続されたメモリセルとを含むデータ記憶装置であって、
供給された電荷を蓄積する電荷蓄積手段と、
記憶されるデータに応じて前記メモリセルに蓄積され、前記データの読み出し時に前記ビット線へ出力された電荷を前記電荷蓄積手段へ転送する電荷転送手段と、
前記電荷蓄積手段に蓄積された電荷により生ずる電圧を増幅して、前記メモリセルに記憶されていたデータを読み出す増幅手段とを備え、
前記電荷転送手段は、前記プレート電圧が変動した場合においても前記ビット線の電位が接地電位から変動しないように前記電荷を転送することを特徴とするデータ記憶装置。 - 前記メモリセルは、
前記ビット線と前記プレート線との間に接続された強誘電体コンデンサとを含む請求項３に記載のデータ記憶装置。 - 前記電荷転送手段は、前記電荷蓄積手段へ負の電圧を充電することにより前記電荷を転送する請求項３に記載のデータ記憶装置。
- 前記電荷蓄積手段に転送された前記電荷により生ずる電圧をレベルシフトして前記増幅手段へ供給する電圧シフト手段をさらに備えた請求項３に記載のデータ記憶装置。
- 前記ビット線の電位の変動を検知するビット線電位検知手段を有することを特徴とする請求項３に記載のデータ記憶装置。
- 前記電荷転送手段は、非導通状態と導通状態の中間状態に設定されており、
前記ビット線電位検知手段は、ビット線電位の変動の検知がなされた際、前記電荷転送手段を導通状態となるように調整することを特徴とする請求項７記載のデータ記憶装置。 - 前記電荷転送手段は、ＰチャネルＭＯＳトランジスタを含むことを特徴とする請求項８記載のデータ記憶装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000333160A JP4031904B2 (ja) | 2000-10-31 | 2000-10-31 | データ読み出し回路とデータ読み出し方法及びデータ記憶装置 |
| US09/812,699 US6487103B2 (en) | 2000-10-31 | 2001-03-21 | Data read-out circuit, data read-out method, and data storage device |
| KR1020010019484A KR100723894B1 (ko) | 2000-10-31 | 2001-04-12 | 데이터 판독 회로, 데이터 판독 방법 및 데이터 기억 장치 |
| US10/272,997 US6661697B2 (en) | 2000-10-31 | 2002-10-18 | Data read-out circuit, data read-out method, and data storage device |
| KR1020070041025A KR100903045B1 (ko) | 2000-10-31 | 2007-04-26 | 데이터 판독 회로, 데이터 판독 방법 및 데이터 기억 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000333160A JP4031904B2 (ja) | 2000-10-31 | 2000-10-31 | データ読み出し回路とデータ読み出し方法及びデータ記憶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007225336A Division JP4550094B2 (ja) | 2007-08-31 | 2007-08-31 | データ記憶装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002133857A JP2002133857A (ja) | 2002-05-10 |
| JP2002133857A5 JP2002133857A5 (ja) | 2004-12-02 |
| JP4031904B2 true JP4031904B2 (ja) | 2008-01-09 |
Family
ID=18809278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000333160A Expired - Fee Related JP4031904B2 (ja) | 2000-10-31 | 2000-10-31 | データ読み出し回路とデータ読み出し方法及びデータ記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6487103B2 (ja) |
| JP (1) | JP4031904B2 (ja) |
| KR (2) | KR100723894B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8665628B2 (en) | 2010-11-22 | 2014-03-04 | Fujitsu Semiconductor Limited | Ferroelectric memory device |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3794326B2 (ja) | 2002-01-10 | 2006-07-05 | 富士通株式会社 | 負電圧生成回路及びこれを備えた強誘電体メモリ回路並びに集積回路装置 |
| AU2003281556A1 (en) * | 2002-07-23 | 2004-02-09 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric gate device |
| CN100446118C (zh) * | 2003-03-19 | 2008-12-24 | 富士通微电子株式会社 | 半导体存储装置 |
| AU2003227479A1 (en) | 2003-04-10 | 2004-11-04 | Fujitsu Limited | Ferroelectric memory and method for reading its data |
| US7193880B2 (en) * | 2004-06-14 | 2007-03-20 | Texas Instruments Incorporated | Plateline voltage pulsing to reduce storage node disturbance in ferroelectric memory |
| JP2005129151A (ja) | 2003-10-23 | 2005-05-19 | Fujitsu Ltd | 半導体記憶装置 |
| US7009864B2 (en) * | 2003-12-29 | 2006-03-07 | Texas Instruments Incorporated | Zero cancellation scheme to reduce plateline voltage in ferroelectric memory |
| JP4336212B2 (ja) | 2004-01-26 | 2009-09-30 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
| US7227769B2 (en) | 2004-03-08 | 2007-06-05 | Fujitsu Limited | Semiconductor memory |
| JP4157528B2 (ja) * | 2004-03-08 | 2008-10-01 | 富士通株式会社 | 半導体メモリ |
| US7133304B2 (en) * | 2004-03-22 | 2006-11-07 | Texas Instruments Incorporated | Method and apparatus to reduce storage node disturbance in ferroelectric memory |
| US6970371B1 (en) * | 2004-05-17 | 2005-11-29 | Texas Instruments Incorporated | Reference generator system and methods for reading ferroelectric memory cells using reduced bitline voltages |
| JP4064951B2 (ja) | 2004-07-28 | 2008-03-19 | 株式会社東芝 | 強誘電体半導体記憶装置 |
| JP2006179048A (ja) * | 2004-12-21 | 2006-07-06 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4647313B2 (ja) * | 2005-01-06 | 2011-03-09 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| JP4452631B2 (ja) | 2005-01-21 | 2010-04-21 | パトレネラ キャピタル リミテッド， エルエルシー | メモリ |
| JP2006260742A (ja) | 2005-02-15 | 2006-09-28 | Sanyo Electric Co Ltd | メモリ |
| JP4186119B2 (ja) | 2005-07-27 | 2008-11-26 | セイコーエプソン株式会社 | 強誘電体メモリ装置 |
| US20070103961A1 (en) * | 2005-11-07 | 2007-05-10 | Honeywell International Inc. | RAM cell with soft error protection using ferroelectric material |
| JP4305960B2 (ja) * | 2005-12-28 | 2009-07-29 | セイコーエプソン株式会社 | 強誘電体メモリ装置 |
| JP4983062B2 (ja) * | 2006-03-20 | 2012-07-25 | 富士通セミコンダクター株式会社 | メモリ装置 |
| JP4996177B2 (ja) * | 2006-08-30 | 2012-08-08 | 富士通セミコンダクター株式会社 | 半導体記憶装置、およびデータ読み出し方法 |
| JP4807192B2 (ja) * | 2006-09-01 | 2011-11-02 | セイコーエプソン株式会社 | 正電位変換回路、強誘電体記憶装置および電子機器 |
| JP4807191B2 (ja) * | 2006-09-01 | 2011-11-02 | セイコーエプソン株式会社 | 強誘電体記憶装置および電子機器 |
| JP4186169B2 (ja) | 2006-09-01 | 2008-11-26 | セイコーエプソン株式会社 | 強誘電体記憶装置および電子機器 |
| JP4207077B2 (ja) | 2006-10-02 | 2009-01-14 | セイコーエプソン株式会社 | 強誘電体メモリ装置及びその駆動方法並びに電子機器 |
| KR20080051076A (ko) | 2006-12-04 | 2008-06-10 | 세이코 엡슨 가부시키가이샤 | 강유전체 기억 장치 및 전자 기기 |
| US7561458B2 (en) * | 2006-12-26 | 2009-07-14 | Texas Instruments Incorporated | Ferroelectric memory array for implementing a zero cancellation scheme to reduce plateline voltage in ferroelectric memory |
| US7916556B2 (en) | 2007-01-09 | 2011-03-29 | Sony Corporation | Semiconductor memory device, sense amplifier circuit and memory cell reading method using a threshold correction circuitry |
| CN101675480B (zh) | 2007-05-18 | 2013-01-23 | 富士通半导体股份有限公司 | 半导体存储器 |
| JP2008305469A (ja) | 2007-06-06 | 2008-12-18 | Toshiba Corp | 半導体記憶装置 |
| KR101139163B1 (ko) | 2007-09-14 | 2012-04-26 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 메모리 |
| US7920404B2 (en) * | 2007-12-31 | 2011-04-05 | Texas Instruments Incorporated | Ferroelectric memory devices with partitioned platelines |
| JP2009301658A (ja) * | 2008-06-13 | 2009-12-24 | Seiko Epson Corp | 強誘電体記憶装置、強誘電体記憶装置の駆動方法および電子機器 |
| EP2343524B1 (en) * | 2009-12-24 | 2013-02-13 | Seiko Epson Corporation | Infrared detection circuit, sensor device, and electronic instrument |
| JP6145972B2 (ja) * | 2012-03-05 | 2017-06-14 | 富士通セミコンダクター株式会社 | 不揮発性ラッチ回路及びメモリ装置 |
| JP6370649B2 (ja) * | 2014-09-09 | 2018-08-08 | エイブリック株式会社 | データ読出し回路 |
| US9638672B2 (en) * | 2015-03-06 | 2017-05-02 | Bongiovi Acoustics Llc | System and method for acquiring acoustic information from a resonating body |
| US9552864B1 (en) * | 2016-03-11 | 2017-01-24 | Micron Technology, Inc. | Offset compensation for ferroelectric memory cell sensing |
| US10192606B2 (en) * | 2016-04-05 | 2019-01-29 | Micron Technology, Inc. | Charge extraction from ferroelectric memory cell using sense capacitors |
| US9858979B1 (en) * | 2016-10-05 | 2018-01-02 | Micron Technology, Inc. | Reprogrammable non-volatile ferroelectric latch for use with a memory controller |
| US10388353B1 (en) * | 2018-03-16 | 2019-08-20 | Micron Technology, Inc. | Canceling memory cell variations by isolating digit lines |
| US10803910B2 (en) | 2018-07-25 | 2020-10-13 | Fujitsu Semiconductor Limited | Semiconductor storage device and read method thereof |
| US11043252B2 (en) | 2018-07-25 | 2021-06-22 | Fujitsu Semiconductor Memory Solution Limited | Semiconductor storage device, read method thereof, and test method thereof |
| US10692557B1 (en) * | 2019-04-11 | 2020-06-23 | Micron Technology, Inc. | Reference voltage management |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3319637B2 (ja) * | 1993-11-10 | 2002-09-03 | 松下電器産業株式会社 | 半導体記憶装置及びその制御方法 |
| JPH09185890A (ja) * | 1996-01-08 | 1997-07-15 | Hitachi Ltd | 強誘電体記憶装置 |
| WO1997036300A1 (fr) * | 1996-03-25 | 1997-10-02 | Matsushita Electronics Corporation | Unite de memoire ferroelectrique |
| JP3897388B2 (ja) * | 1996-12-27 | 2007-03-22 | シャープ株式会社 | シリアルアクセス方式の半導体記憶装置 |
| KR100256226B1 (ko) * | 1997-06-26 | 2000-05-15 | 김영환 | 레퍼런스 전압 발생 장치 |
| KR100275107B1 (ko) * | 1997-12-30 | 2000-12-15 | 김영환 | 강유전체메모리장치및그구동방법 |
-
2000
- 2000-10-31 JP JP2000333160A patent/JP4031904B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-21 US US09/812,699 patent/US6487103B2/en not_active Expired - Lifetime
- 2001-04-12 KR KR1020010019484A patent/KR100723894B1/ko not_active IP Right Cessation
-
2002
- 2002-10-18 US US10/272,997 patent/US6661697B2/en not_active Expired - Lifetime
-
2007
- 2007-04-26 KR KR1020070041025A patent/KR100903045B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8665628B2 (en) | 2010-11-22 | 2014-03-04 | Fujitsu Semiconductor Limited | Ferroelectric memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020034835A (ko) | 2002-05-09 |
| US6661697B2 (en) | 2003-12-09 |
| JP2002133857A (ja) | 2002-05-10 |
| US6487103B2 (en) | 2002-11-26 |
| KR100903045B1 (ko) | 2009-06-18 |
| US20030031042A1 (en) | 2003-02-13 |
| KR100723894B1 (ko) | 2007-06-04 |
| KR20070056015A (ko) | 2007-05-31 |
| US20020051376A1 (en) | 2002-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4031904B2 (ja) | データ読み出し回路とデータ読み出し方法及びデータ記憶装置 | |
| US6493251B2 (en) | Ferroelectric memory device | |
| KR20000029138A (ko) | 연상 메모리(ｃａｍ) | |
| US7177203B2 (en) | Data readout circuit and semiconductor device having the same | |
| US9792960B2 (en) | Signal driver circuit having adjustable output voltage for a high logic level output signal | |
| US7869252B2 (en) | Ferroelectric memory device, method for driving ferroelectric memory device, and electronic equipment | |
| US7616471B2 (en) | Ferroelectric memory device | |
| US6836426B1 (en) | Semiconductor memory device with proper sensing timing | |
| KR19990057797A (ko) | 강유전체 메모리 장치 및 그의 읽기 방법 | |
| KR100848418B1 (ko) | 강유전체 메모리 장치, 전자 기기 및 강유전체 메모리장치의 구동 방법 | |
| JP2002260395A (ja) | メモリセル、特にマルチレベル不揮発性メモリセルの動的読取り方法および回路 | |
| US6707703B2 (en) | Negative voltage generating circuit | |
| US10726900B2 (en) | Semiconductor memory device and method for reading semiconductor memory device | |
| US7746161B2 (en) | Semiconductor integrated circuit device having internal voltage generating circuit | |
| JP4186169B2 (ja) | 強誘電体記憶装置および電子機器 | |
| JP4550094B2 (ja) | データ記憶装置 | |
| JP4374539B2 (ja) | 強誘電体メモリ装置 | |
| US7151687B2 (en) | Ferroelectric memory device, electronic apparatus and driving method | |
| JP4807191B2 (ja) | 強誘電体記憶装置および電子機器 | |
| JP4807192B2 (ja) | 正電位変換回路、強誘電体記憶装置および電子機器 | |
| JP5212375B2 (ja) | 半導体記憶装置及びデータ判別方法 | |
| JP2007157255A (ja) | 強誘電体メモリ装置および電子機器 | |
| JP2006164382A (ja) | 強誘電体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070305 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |