JP4031371B2 - 高耐圧半導体素子 - Google Patents
高耐圧半導体素子 Download PDFInfo
- Publication number
- JP4031371B2 JP4031371B2 JP2003002319A JP2003002319A JP4031371B2 JP 4031371 B2 JP4031371 B2 JP 4031371B2 JP 2003002319 A JP2003002319 A JP 2003002319A JP 2003002319 A JP2003002319 A JP 2003002319A JP 4031371 B2 JP4031371 B2 JP 4031371B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- reference example
- diode
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高耐圧ダイオードなどの高耐圧半導体素子に関する。
【０００２】
【従来の技術】
図９は、従来の高耐圧素子の１つである高耐圧ダイオード（第１の従来の高耐圧ダイオード）の要部断面構造、ならびに同素子内の不純物濃度分布およびオン状態のキャリア濃度分布を示している。
【０００３】
Ｎ- 型シリコンからなる高抵抗のＮ- 型ベース層１の一方の面にはＰ+ 型アノード層２を介してアノード電極４が形成され、他方の面にはＮ+ 型カソード層３を介してカソード電極５が形成されている。
【０００４】
阻止電圧４５００Ｖ級の高耐圧ダイオードの場合、各部の不純物濃度および寸法は、Ｎ− 型ベース層１は不純物濃度１．０×１０13〜１．８×１０13／ｃｍ3、厚み４５０〜９００μｍ、Ｐ+ 型アノード層２およびＮ+ 型カソード層３は表面濃度１×１０19／ｃｍ3 、厚み１４〜７０μｍに設定される。
【０００５】
このような高耐圧ダイオードにおいては、１００Ａ／ｃｍ2 程度の電流でオン電圧約２．６Ｖが得られる。高耐圧特性は接合終端部をベベル構造とすることで達成されている。
【０００６】
この種の構造の高耐圧ダイオードでは、高注入状態においてＮ− 型ベース層１内には多量のキャリアが蓄積している。そのキャリア分布は図９に示す通りである。特に電子注入および正孔注入があるＮ+ 型カソード層３およびＰ+ 型アノード層２の近傍で高いキャリア濃度を示す。
【０００７】
このように多量のキャリアが蓄積している結果、逆バイアスを印加したオフ時には大きい逆回復電流が流れる。例えば、上述した素子パラメータの場合、逆方向印加電圧１０００Ｖ、電流変化率ｄｉ／ｄｔ＝−２００Ａ／μｓ・ｃｍ2 でオフした時に、１００Ａ／ｃｍ2 程度の大きな逆回復電流が流れる。したがって、この逆回復電流により大きい電力を消費し、発熱を生じる。これは、高速スイッチングを妨げる原因となる。
【０００８】
高耐圧ダイオードの逆回復特性を改善する方法として、Ｐ+ 型アノード層２の表面不純物濃度を下げ、その厚みを薄くすることが有効である（例えば、非特許文献１参照。）。
【０００９】
これは、Ｐ+ 型アノード層２側の正孔注入効率を下げることによって、逆回復時の初期に空乏層が広がる接合付近のキャリアをオン状態で少なくしておくことができるためといわれる。
【００１０】
しかしながら、Ｐ+ 型アノード層２の表面濃度を下げることは、アノード電極４とのオーミックコンタクトを十分に低くすることを困難にし、オン特性を悪化させることになる。電力用として必要な良好なオーミックコンタクトをとるためには、Ｐ+ 型アノード層２の表面濃度を１×１０19／ｃｍ3 程度にすることが必要である。
【００１１】
また、Ｐ+ 型アノード層２の濃度を低くしてしかも厚みを薄くすると、逆バイアス印加時にＰ+ 型アノード層２内に伸びる空乏層がアノード電極４にまで達する状態になり、十分な高耐圧特性が得られなくなる。
【００１２】
このような第１の従来の高耐圧ダイオードの持つ問題を解決するために、他の高耐圧ダイオード（第２の従来の高耐圧ダイオード）が提案された。図１０（ａ）（ｂ）は、第２の従来の高耐圧ダイオードのアノード側平面図とそのＡ−Ａ´断面図である。
【００１３】
高抵抗のＮ− 型ベース層１の一方の面には選択的に高濃度のＰ型のアノード層（エミッタ層）が拡散形成されている。アノード層は、Ｎ− 型ベース層１に拡散形成されたＰ+ 型アノード層（Ｐ+ エミッタ層）本体であるＰ+ 型層２1 と、その表面部に拡散形成されたより高濃度のＰ++型層２2 により構成されている。
【００１４】
また、Ｐ++型層２2 の中には、図１０（ａ）に示すように。ストライプパターンを持った複数本の高濃度のＮ++型層６が拡散形成されている。そして、Ｐ++型層２2およびＮ++型層６に同時にコンタクトするようにアノード電極４が形成されている。
【００１５】
Ｐ++型層２2は、アノード電極４がアノード層に対して低抵抗のオーミックコンタクトを取るためのコンタクト層である。また、Ｎ++型層６は、アノード層２からＮ− 型ベース層１への正孔注入の面積を減少させ、電子を排出するための電流ブロッキング層である。したがって、Ｐ++型層２2とＮ++型層６は、低抵抗接触と正孔注入量の兼ね合いで所定の面積比をもって互いに分散した状態で形成される。
【００１６】
一方、Ｎ− 型ベース層１の他方の面には、高濃度のＮ+ 型カソード層３が全面に形成され、これにカソード電極５が形成されている。Ｎ- 型ベース層１のアノード側に露出する面は、酸化膜７で覆われている。
【００１７】
より具体的な各部の不純物濃度および形状の例を説明する。
図１１は、この第２の従来例のダイオードのアノード側のＰ++型層２2 とこれに隣接するＮ++型層６からなる基本構成部分の断面と、そのＡ−Ａ´断面、Ｂ−Ｂ´断面の不純物濃度分布を示している。
【００１８】
Ｎ− 型ベース層１は厚さ４５０μｍ、不純物濃度１×１０13／ｃｍ3 であり、Ｐ+ 型層２1 は拡散深さ１．５μｍ、表面濃度１×１０17／ｃｍ3 であり、Ｐ++型層２2 は拡散深さ０．３μｍ、表面濃度１×１０19／ｃｍ3 であり、Ｎ++型層６は拡散深さ０．４μｍ、表面濃度１×１０20／ｃｍ3 であり、Ｎ+ 型カソード層３は拡散深さ１５μｍ、表面濃度１×１０19／ｃｍ3 である。
【００１９】
Ｐ+ 型層２1 のＮ++型層６下の部分のシート抵抗ρは、
５００Ω／□＜ρ＜２００００Ω／□
の範囲に設定することが望ましい。
【００２０】
交互にストライプ状に配列されるＮ++型層６の幅ｄ1 と、Ｐ++型層２2 の幅ｄ2 とは、ｄ1 ≦ｄ2 に設定されるが、この従来例ではｄ1 ＝ｄ2 である。また、逆回復時の電流集中を考慮して、ｄ1 ＜１５μｍに設定することが望ましい。これにより、破壊耐量の向上が図られる。
【００２１】
図１１には、以上のような不純物濃度分布および形状寸法に設定した高耐圧ダイオードのオン状態（高注入状態）でのＮ− 型ベース層１内でのキャリア濃度分布が、第１の従来の高耐圧ダイオードのそれ（破線）と共に示されている。
【００２２】
この第２の従来の高耐圧ダイオードによれば、アノード層が、従来に比べると低濃度のＰ+ 型層２1 を主体とし、かつアノード層からの正孔注入を抑制するブロッキング層としてＮ++型層６を設けたことによって、図１１に示すように高注入状態においては、Ｎ− 型ベース層１内でのキャリア濃度分布が、カソード側で１×１０17／ｃｍ3 であるのに対して、アノード側ではこれより一桁以上少ない１×１０15／ｃｍ3 程度になる。このようにＮ− 型ベース層１内でのアノード側でのキャリア濃度が少なくなる結果、逆回復特性が改善される。
【００２３】
図１２は、この第２の従来の高耐圧ダイオードの逆回復特性を第１の従来の高耐圧ダイオードと比較して示している。これは電流密度１００Ａ／ｃｍ2 （オン電圧２．６Ｖ）で、印加電圧１０００Ｖ、ｄｉ／ｄｔ＝−２００Ａ／μｓ・ｃｍ2 での波形である。図１２から、第２の従来の高耐圧ダイオードによれば、逆回復電流を小さく保つことができ、逆回復特性を改善できることが分かる。
【００２４】
ところで、アノード層内に注入ブロッキング層としてＮ++型層６を形成したことにより、逆回復時に寄生トランジスタ効果が生じる可能性がある。これは、図１３に示すように、逆回復電流がアノード層のＰ+ 型層２1 内を横方向に流れて、Ｐ+ 型層２1 とＮ++型層６とから成る接合がビルトイン電圧（０．５Ｖ）以上の順方向バイアスとなることにより発生する。したがって、これを抑制することが必要である。
【００２５】
Ｎ++型層６直下のＰ+ 型層２1 中の横方向電圧降下ＶR の値は、Ｎ++型層６直下のＰ+ 型層２1 のシート抵抗ρp+と、そこを流れる電流密度ｉと、Ｎ++型層６の幅ｄ1 を用いて、
ＶR ＝ρp+（ｉ／２）（ｄ1 2 ／４）
と表すことができる。この電圧ＶR がビルトイン電圧（０．５Ｖ）よりも小さければ、Ｎ++Ｐ+ Ｎ− Ｎ+ の寄生トランジスタが動作することはなく、スイッチング損失が低減される。
【００２６】
寄生トランジスタの動作を防止するための条件を、Ｎ++型層６およびＰ++型層２2 の分散配置のあらゆる場合を想定してより一般化して説明すれば、次のようになる。
【００２７】
素子に流れる電流の密度をｉ〔Ａ／ｃｍ2 〕、Ｎ++型層６直下のＰ+ 型層２1 のシート抵抗ρp+（Ω／□）、Ｎ++型層６の領域の点の集合をＡ（ａ）、Ｎ++型層６の領域とＰ++型層２2 の領域との境界上の点の集合をＢ（ｂ）とする。
【００２８】
このとき、任意の点ａからｂまでの距離をｄabとして、
Ｄ＝ｍａｘ．（ｍｉｎ ｄab）
を満たす距離Ｄ［ｃｍ］、およびＮ++型層６とＰ+ 型層２1 と間の接合電圧Ｖｊ［Ｖ］としたとき、
Ｖｊ＞ρp+（ｉ／２）Ｄ2
を満たせばよい。
【００２９】
図１４は、以上の寄生トランジスタが動作する条件をシート抵抗ρp+とＮ++型層６の幅ｄ1 との関係で示したものである。アノード層のＰ+ 型層２1 のシート抵抗が２００００Ω／□の場合で、電流密度（電流集中がある場合にはその最大電流値と同じ）が１００Ａ／ｃｍ2 であるとき、ｄ1 ＝１５μｍで、Ｖｊ＝０．５Ｖとなる。
【００３０】
このことから、ｄ1 ＜１５μｍとすることが寄生トランジスタ効果を抑制するために必要である。電流密度が２００Ａ／ｃｍ2 のときは、ｄ1 ＜７．５μｍ、さらに電流密度が５００Ａ／ｃｍ2 のときは、ｄ1 ＜３μｍとする。
【００３１】
また、素子面積が小さく、電流集中が少ないときは、ｄ1 を比較的大きく選ぶことができる。一方、素子面積が大きく、電流集中がある場合には、ｄ1 は小さく、例えば、３μｍ以下に選ぶことが望ましい。
【００３２】
このように改善された第２の従来の高耐圧ダイオードにおいては、寄生トランジスタ効果を抑制するために、ｄ1 を３μｍ以下と非常に小さな値に設定せざるを得なかった。
【００３３】
そのため、キャリアの蓄積量はＰ++型層２2 の直下においても、Ｎ++型層６の直下よりわずかに多い程度にとどまり、電流密度が高くなると大きなオン電圧が発生するという問題があった。
【００３４】
したがって、第２の従来の高耐圧ダイオードでは、オン特性の改善（例えば、オン電圧の低減）と逆回復特性の改善（例えば、逆回復電流の低減）の両立が困難であった。
【００３５】
また、図１２に示したように、第１の従来の高耐圧ダイオードと同じオン電圧に設定しようとすると、キャリアライフタイムを大きくせざるを得ないので、逆回復の際に逆回復電流は小さいもの、テイル電流が長い間流れて大きな電力損失を発生する問題があった。
【００３６】
図１５は、第１の従来の高耐圧ダイオードを改良した第３の従来の高耐圧ダイオードの基本構成部分の断面と、そのＡ−Ａ´断面、Ｂ−Ｂ´断面の不純物濃度分布を示している。
【００３７】
この第３の従来の高耐圧ダイオードでは、第２の従来の高耐圧ダイオードでＮ++型層６を形成した部分に、表面不純物濃度を下げ、その厚みを薄くしたＰ− 型アノード層２3 が拡散形成されている。
【００３８】
具体的には、Ｐ+ 型アノード層２1 は拡散深さ５μｍ、表面濃度４×１０18／ｃｍ3 であり、Ｐ− 型アノード層２3 は拡散深さ１μｍ、表面濃度５×１０15／ｃｍ3 である。また、Ｐ− 型アノード層２3 のシート抵抗ρは、
５００Ω／□＜ρ＜２００００Ω／□
の範囲に設定することが望ましい。
【００３９】
交互にストライプ状に配列されるＰ− 型アノード層２3 の幅ｄ1 と、Ｐ+ 型アノード層２1 の幅ｄ2 とはｄ1 ≦ｄ2 に設定されるが、具体的にこの第３の従来の高耐圧ダイオードではｄ1 ＝ｄ2 である。
【００４０】
図１５には、以上のような不純物濃度分布および形状寸法に設定した高耐圧ダイオードのオン状態（高注入状態）でのＡ−Ａ´断面、Ｂ−Ｂ´断面に沿ったＮ- 型ベース層１内でのキャリア濃度分布も示されている。この第３の従来の高耐圧ダイオードにおいても、アノード側でのキャリア濃度が少なくなっているので、逆回復特性が改善される。
【００４１】
ところで、Ｐ− 型アノード層２3 の幅ｄ1 を大きくすると、第１の従来の高耐圧ダイオードで、Ｐ− 型アノード層２の表面濃度を下げた場合と同様に、Ｐ− 型アノード層２3 内部に空乏層が大きく広がり、逆バイアス印加時にリーク電流が大きくなる。
【００４２】
図１６は、逆方向印加電圧とリーク電流電流との関係をｄ1 をパラメータとして示したものである。ｄ1 が小さな場合には、Ｐ+ 型アノード層２1 から広がる空乏層によりＰ− 型アノード層２3 がシールドされるので、リーク電流は小さくなる。しかし、ｄ1 ＝３μｍになるとシールド効果が薄れリーク電流が増大してしまう。
【００４３】
このように第３の従来の高耐圧ダイオードにおいても、逆バイアス印加時のリーク電流を減らすために、ｄ1 を３μｍ以下と非常に小さな値に設定せざるを得なかった。
【００４４】
しかしながら、ｄ1 を小さくすると、第１の従来例と同様なキャリアプロファイルとなり、逆回復特性が改善されないという問題が生じる。したがって、第３の従来の高耐圧ダイオードでも、オン特性の改善と逆回復特性の改善の両立が困難であった。
【００４５】
図１７は、第１の従来の高耐圧ダイオードを改良した第４の従来の高耐圧ダイオードの基本構成部分の断面と、そのＡ−Ａ´，Ｂ−Ｂ´断面の不純物濃度分布とオン状態でのキャリア濃度分布を示している。
【００４６】
この第４の従来の高耐圧ダイオードでは、第２の従来の高耐圧ダイオードでＮ++型層６を形成した部分に、拡散層を形成せずにショットキーコンタクト８を形成して電子電流だけが流れるようにしている。
【００４７】
この第４の従来の高耐圧ダイオードにおいても、アノード側でのキャリア濃度が少なくなっているので逆回復特性が改善されるが、第３の従来の高耐圧ダイオードと同様に、ｄ1 を大きくすると、逆バイアス印加時にリーク電流が増大するという問題がある。
【００４８】
しかしながら、ｄ1 を小さくすると、この場合も、第２の従来の高耐圧ダイオードの場合と同様に、Ａ−Ａ´断面のキャリア蓄積量はＢ−Ｂ´断面よりわずから多い程度にとどまるため、電流密度が高くなると、大きなオン電圧が発生するという問題が生じる。したがって、第４の従来の高耐圧ダイオードでも、オン特性の改善と逆回復特性の改善の両立が困難であった。
【００４９】
また、これら第３、第４の従来の高耐圧ダイオードにおいても、第１の従来の高耐圧ダイオードと同じオン電圧に設定しようとすると、第２の従来の高耐圧ダイオードの場合と同様に、キャリアライフタイムを大きくせざるを得ないので、逆回復の際に逆回復電流は小さいもの、テイル電流が長い間流れて大きな電力損失を発生する問題が生じる。
【００５０】
図６８は、従来の他の高耐圧ダイオードの素子構造を示す断面図である。
【００５１】
図中、４１は高抵抗のＮ− 型基板を示しており、Ｎ− 型基板４１の表面にはＰ型エミッタ層４２が形成され、このＰ型エミッタ層４２の表面にはアノード電極４９が設けられたＰ+ 型コンタクト層４５が形成されている。一方、Ｎ− 型基板４１の裏面にはカソード電極５０が設けられたＮ+ 型エミッタ層４３が形成されている。
【００５２】
さらに、高耐圧特性を持たせるために、Ｎ− 型基板４１の表面にはＰ−−型リサーフ層４６がＰ型エミッタ層４２に接して形成されている。また、Ｐ−−型リサーフ層４６の外側にはＮ+ 型ストッパー層４７が設けられ、このＮ+ 型ストッパー層４７にはストッパ電極５１が設けられている。なお、図中、４８は絶縁膜を示している。
【００５３】
しかしながら、このような従来の高耐圧ダイオードには以下のような問題がある。すなわち、順方向通電状態において、急激に逆電圧を印加して阻止状態に回復させようとすると、空乏層が広がる際に最も高電界となるＰ型エミッタ層４２の端部のＤ点付近に素子周辺部に存在していた残留キャリアが集中する。これにより、局所的にアバランシェ電流が流れて素子が破壊されるなどの問題がある。
【００５４】
【非特許文献１】
M. Naito et al.,“High Current Characteristics of Asymmetrical P-i-N Diodes Having Low Forward Voltage Drops”, IEEE TRANSACTIONS OF ELECTRON DEVICES. VOL. 23, NO. 8 pp. 945-949, 1976.
【００５５】
【発明が解決しようとする課題】
上述の如く従来の高耐圧ダイオードでは、高抵抗のＮ− 型ベース層でのキャリア蓄積に起因してオフ時に大きな逆回復電流が流れ、逆回復特性が劣化するという問題があった。そこで、このような問題を解決するべく、種々の高耐圧ダイオードが提案され、それなりの効果も期待できたが、いずれの高耐圧ダイオードも逆回復特性およびオン特性の改善の両立は困難であるという問題があった。
【００５６】
また、従来の高耐圧ダイオードは、逆回復時に素子周辺部に存在していた残留キャリアが、Ｐ型エミッタ層の端部付近に集中し、局所的にアバランシェ電流が流れて素子が破壊されるという問題があった。
【００５７】
本発明は上記事情を考慮してなされたもので、オフ時の素子周辺部の残留キャリアによる破壊を回避できる高耐圧半導体素子を提供することを目的とする。
【００５８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る高耐圧素子の第１は、
第１と第２の主面を有する第１導電型の第１の半導体層と、
前記第１の半導体層の前記第１の主面に選択的に形成された第２導電型の第２の半導体層と、
前記第１の半導体層の前記第１の主面に、前記第２の半導体層を取り囲むように、前記第２の半導体層と分離して形成された第２導電型の第３の半導体層と、
前記第１の半導体層の前記第２の主面に形成された第１導電型の第４の半導体層と、
前記第２導電型の第２の半導体層上に選択的に設けられた第１の電極と、
前記第２導電型の第３の半導体層上に選択的に設けられた第２の電極と、
前記第１導電型の第４の半導体層上に設けられた第３の電極とを具備し、
前記第２の半導体層は不純物濃度が比較的低い第１の領域と、この第１の領域の内部表面に設けられ不純物濃度が比較的高い第２の領域とを含み、前記第１の電極は前記第２の領域上に設けられこれに接続されており、
前記第３の半導体層は不純物濃度が比較的低い第３の領域と、この第３の領域の内部表面に設けられ不純物濃度が比較的高い第４の領域とを含み、前記第２の電極は前記第４の領域上に設けられこれに接続されていることを特徴とする。
【００５９】
また、本発明に係る高耐圧素子の第２は、
第１と第２の主面を有する第１導電型の第１の半導体層と、
前記第１の半導体層の前記第１の主面に選択的に形成された第２導電型の第２の半導体層と、
前記第１の半導体層の前記第１の主面に、前記第２の半導体層を取り囲むように、前記第２の半導体層と分離して形成された第２導電型の第３の半導体層と、
前記第１の半導体層の前記第２の主面に形成された第１導電型の第４の半導体層と、
前記第２導電型の第２の半導体層上に設けられた第１の電極と、
前記第２導電型の第３の半導体層上に設けられた第２の電極と、
前記第１導電型の第４の半導体層上に設けられた第３の電極と、
前記第１の電極と前記第２の電極を電気的に接続する部材と、
を具備することを特徴とする。
【００６０】
また、本発明に係る高耐圧素子の第３は、
第１と第２の主面を有する第１導電型の第１の半導体層と、
前記第１の半導体層の前記第１の主面に選択的に形成された第２導電型の第２の半導体層と、
前記第１の半導体層の前記第１の主面に、前記第２の半導体層を取り囲むように、前記第２の半導体層と分離して形成された第２導電型の第３の半導体層と、
前記第１の半導体層の前記第２の主面に形成された第１導電型の第４の半導体層と、
前記第１の半導体層の前記第１の主面に、前記第２の半導体層と前記第３の半導体層の間を埋め込みこれらを接続するように形成され、前記第２の半導体層と前記第３の半導体層の不純物濃度よりも低い不純物濃度を有する第５の半導体層と、
前記第２導電型の第２の半導体層上に設けられた第１の電極と、
前記第２導電型の第３の半導体層上に設けられた第２の電極と、
前記第１導電型の第４の半導体層上に設けられた第３の電極とを具備することを特徴とする高耐圧半導体素子。
【００６２】
【発明の実施の形態】
以下、図面を参照しながら実施形態を説明する。
【００６３】
（第１の参考例）
図１は、第１の参考例に係る高耐圧ダイオードの素子構造を示す平面図および断面図である。図１（ａ）はアノード側の平面図、図１（ｂ）はそのＡ−Ａ´断面図である。また、図２は、同高耐圧ダイオードの要部断面構造とオン状態のキャリア濃度分布を示す図である。
【００６４】
本参考例の高耐圧ダイオードは、基本素子構造として、第２の従来の高耐圧ダイオードのそれを用いたものであり、図１０、図１１と対応する部分は同じ符号を付してあり、詳細な説明は省略する。
【００６５】
本参考例では、図１に示すように、図２（ａ）の基本構造を持つ高エミッタ注入効率の第１の注入領域９（第１のエミッタ注入領域）と、図２（ｂ）の基本構造が繰り返された低エミッタ注入効率の第２の注入領域１０（第２のエミッタ注入領域）とが交互に配置されている。
【００６６】
第２の領域１０の中では寄生トランジスタが動作しないように、Ｎ++層（電流ブロッキング層）６の幅ｄ1 を例えば３μｍ以下に設定している。第２の領域１０の幅Ｗ2 は、例えば、高注入状態でのＮ− 型ベース層１内のキャリア拡散長Ｌａが１３０μｍならば、その３倍の３９０μｍより小さく選ぶとオン電圧の増加を効果的に抑制することができる。
【００６７】
本参考例によれば、第１の領域９および第２の領域１０の幅を相当な大きさに設定することができるため、第１の領域９と第２の領域１０で蓄積されるキャリア濃度分布に図２（ｃ）で示すような大きな差が生じる。
【００６８】
すなわち、第１の領域９では、第１の従来の高耐圧ダイオード（図９）と同様に、Ｎ- 型ベース層１内に多量のキャリアが蓄積され、第２の領域１０では、第２の従来の高耐圧ダイオード（図１１）と同様に、Ｎ− 型ベース層１内でのアノード側のキャリア濃度が少なくなる。その結果、電流密度が高くなっても、第１の領域９に蓄積されたキャリアにより十分に低いオン電圧が実現できる。
【００６９】
図３は、本参考例の高耐圧ダイオードでの逆回復特性を第１の従来の高耐圧ダイオード（第１の従来例）および第２の従来の高耐圧ダイオード（第２の従来例）と比較して示している。
【００７０】
図３から、本参考例によれば、第２の従来例よりも逆回復電流（アノード電流）がゼロになるまでの時間が短くなり、また、第１の従来例よりも逆回復電流のピーク値が小さくなることが分かる。これは、参考例のダイオードでは、逆回復時に第１の領域９と第２の領域１０との間で電流の２次元的な再分布が起こるからである。
【００７１】
また、キャリアライフタイムを小さくしてもオン電圧を低くできるので、逆回復の際にテイル電流が流れる時間を短くすることができ、電力損失を小さくすることができる。
【００７２】
図４は、本参考例の高耐圧ダイオードの第２の領域１０の幅Ｗ2 とＮ− 型ベース層内のキャリア拡散長Ｌａとオン電圧との関係を示す図である。図４に示すように、第２の領域の幅Ｗ2 が、高注入状態でのＮ− 型ベース層１内のキャリア拡散長Ｌａの３倍以内であれば、オン電圧の増加は見られない。したがって、オン電圧の増加を抑制するためには、Ｗ2 ／Ｌａ≦３に設定するのが望ましい。
【００７３】
図５は、本参考例のダイオードの第２の領域１０の中のアノード側パターンの例を示す図である。これらのパターンのいずれを選ぶ場合にも、第２の従来例の説明で述べたような条件を考慮して寄生トランジスタの発生を抑制することが重要である。
【００７４】
図１では、ストライプ状の第１の領域９と第２の領域１０とを交互に配置したが、領域の形状および配置パターンは種々変形することができる。図６では、第２の領域１０の中に矩形状の第１の領域９を配置している。この他、これら領域の形は図５と同様にストライプ状でも矩形状でも水玉状でもかまわない。
【００７５】
また、図１や図６では接合終端付近の電流密度を低減するために、ダイオード領域の端部には、エミッタ注入効率の低い第２の領域１０を配置したが、この配置の仕方も種々変更することができる。領域の寸法、領域を配置する場合の間隔なども、素子特性の要請によって変更することができる。
【００７６】
また、これらの例では、第１の領域９には、図２（ａ）で示すような均一なＰ+ 型アノード層２を形成したが、第１の領域９でも、図２（ｂ）で示すような基本構造を用いて、第２の領域１０よりも注入効率が高くなるように、ｄ1 、ｄ2 の寸法を設定すれば、同様の効果が得られる。
【００７７】
その際に、接合終端部付近の電流密度を低減するために、ダイオード領域の端部に配置する第２の領域１０の注入効率をダイオード領域の中央部に配置する第２の領域１０のそれよりも低く設定すれば、ダイオードの逆回復時の破壊耐量を高くすることができる。
【００７８】
その他にも、第２の領域１０の基本構造を持ち、ｄ1 、ｄ2 の寸法を種々変えて３種類以上の注入効率を持つ領域を設定し、これらの領域をそれらの寸法、形状、配置パターンを種々変えて配置しても同様の効果が得られ、さらに微妙な最適化を図ることができる。
【００７９】
（第２の参考例）
図７は、第２の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第１の参考例のそれと異なる点は、アノード側のみならず、カソード側にも第１の領域、第２の領域を設けたことにある。
【００８０】
すなわち、カソード層は、電子の注入効率が高い第１の領域としてのＮ+ 型層３1 およびこれより高濃度の領域Ｎ++型層３2 と、Ｎ++型層３2 と交互に形成され、電子の注入効率が低い第２の注入領域としてのＰ++型層（電流ブロッキング層）１１とから構成されている。
【００８１】
本参考例によれば、高注入状態でのＮ− 型ベース層１内のキャリア濃度がアノード側、カソード側共に従来より低くなるので、逆回復特性はより改善される。また、本参考例では、図７に示すように、接合終端領域のカソード側（図下側）表面には高エミッタ注入効率の第１の領域はなく、低エミッタ注入効率の第２の領域だけが配置されており、接合終端領域の電流密度を低下させ、ダイオードの逆回復時の破壊耐量を高めている。
【００８２】
なお、本参考例では、アノード側の低エミッタ注入効率の第２の領域（正孔の注入効率が低い第２の領域）は、カソード側の高エミッタ注入効率の第２の領域（電子の注入効率が低い第２の領域）と対向するように形成されているが、この位置関係は種々変更することができる。また、一方の面では第２の領域のみを形成してもよいし、ダイオード領域端部に配置する第２の領域１０の注入効率をダイオード流域の中央部に配置する第２の領域１０のそれよりも低く設定して、ダイオードの逆回復時の破壊耐量を高くすることも可能である。
【００８３】
（第３の参考例）
図８は、第３の参考例に係る逆導通型ＩＧＢＴの素子構造を断面図である。本参考例の逆導通型ＩＧＢＴは、大きく分けて、ＩＧＢＴ領域と、逆導通ダイオード領域とに分かれている。
【００８４】
まず、ＩＧＢＴ領域について説明する。Ｎ− 型ベース層１の表面に選択的にＰ型層（Ｐベース層）１２が形成され、その表面部にＮ++型層（ソース層）１３が形成されている。
【００８５】
このＮ++型層（ソース層）１３とＮ− 型ベース層１に挟まれた領域のＰ型層（Ｐベース層）１２上にゲート絶縁膜１４を介してゲート電極１５が形成されている。Ｎ++型層（ソース層）１３にかかるようにＰ型層（Ｐベース層）１２の高濃度部分が拡散形成され、ＩＧＢＴのラッチアップ動作を防止している。Ｐ型層（Ｐベース層）１２表面にはＰ++型層２2 が形成され、Ｎ++型層（ソース層）１３とともにソース電極１７にオーミック接続されている。
【００８６】
一方、Ｎ− 型ベース層１の裏面には、Ｎ型バッファ層２２が形成され、その中に選択的にＰ+ 型層（ドレイン層）１６が形成されている。Ｎ型バッファ層２２はドレイン電極１８にオーミック接続している。
【００８７】
本参考例では、Ｐ+ 型層（ドレイン層）１６の内部に第１の参考例の高耐圧ダイオードのアノード側表面に形成したのと同様の構造を採用している。すなわち、Ｐ+ 型層（ドレイン層）１６内部には、その表面部にＮ ++型層（電流ブロッキング層）６により注入効率を下げた第２の領域１０と注入効率の高い第１の領域９が形成されている。
【００８８】
本参考例では、オン状態で主な電流経路となるゲート電極１５の下に注入効率の高い第１の領域９を配置し、それ以外の部分には注入効率の低い第２の領域１０を配置することによって、余分なキャリア蓄積を避けている。
【００８９】
次に逆導通ダイオード領域について以下に説明する。
Ｎ− 型ベース層１の表面に選択的にＰ型層２1 が形成され、その表面部には注入効率を制御するための第１の領域および第２の領域が配置され、そして、これら第１、第２の領域に逆導通ダイオードのアノード電極４がオーミック接続されている。
【００９０】
また、Ｎ− 型ベース層１の裏面に形成されたＮ型バッファ層２２の表面にはＰ++型層（電流ブロッキング層）１１によりエミッタ注入効率を下げた第２の領域とエミッタ注入効率の高い第１の領域とが形成されている。これら第１、第２の領域にはＩＧＢＴのドレイン電極１８がオーミック接続している。このＩＧＢＴのドレイン電極１８は逆導通ダイオードのカソード電極として働く。
【００９１】
また、ＩＧＢＴ領域と逆導通ダイオード領域との間には、逆導通ダイオード領域の残留キャリアがＩＧＢＴ領域に拡散しないように、キャリア拡散長に比べて十分に長い隔離領域が設けられている。
【００９２】
これにより、逆導通ダイオード電流が流れた直後に、ソース電極１７とドレイン電極１８との間に印加される電圧の極性が反転しても、ＩＧＢＴのソース電極１７から排出されるリーク電流を十分に低くできる。
【００９３】
隔離領域での耐圧低下を防止するために、Ｐ− 型層（リサーフ層）２０を形成して電界を緩和している。また、接合終端領域にも同じ理由でＰ- 型層（リサーフ）２０を形成して高耐圧を実現している。なお、Ｎ++型層２１は空乏層の伸びを止めるためのチャネルストッパ層である。
【００９４】
本参考例によれば、ＩＧＢＴ領域ではドレイン層からの正孔の注入が抑えられることにより、ドレイン電極１８近傍のキャリア蓄積が低減されてターンオフ特性が改善される。
【００９５】
また、逆導通ダイオード領域ではアノード側、カソード側の注入効率を第１の領域および第２の領域により自由に決められるので、ダイオード特性をＩＧＢＴ特性とは独立して設定することができる。
【００９６】
一般に、半導体素子のキャリアライフタイムを制御する電子線照射などの方法では、ＩＧＢＴ領域と逆導通ダイオード領域のキャリアライフタイムを別々に制御することは困難なので、注入効率をパターンで決められる本発明の方法は複合化素子のそれぞれの素子の特性を独立に最適化できるという意味で非常に有効な方法である。
【００９７】
第１〜第３の参考例では、第２の領域を構成する基本構造として、図２（ｂ）の構造を用いてきたが、これに代えて図１５、図１７の構造やそれらを変形した構造を用いても同様の効果が得られる。
【００９８】
また、これらの参考例の構造に重金属拡散、電子線照射、プロトンやヘリウム照射などを組み合わせて素子内部のキャリアライフタイムを変化させて、さらに特性を向上させることも可能である。
【００９９】
また、逆導通ＩＧＢＴに適用した参考例で示したように、参考例のエミッタ構造（ダイオードのアノード構造）を種々の半導体素子のエミッタに適用すれば、ターンオフ損失（逆回復特性）とオン電圧のトレードオフを改善することができる。
【０１００】
（第４の参考例）
図１８は、本発明の第４の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。なお、図６８の高耐圧ダイオードと対応する部分には図６８と同一符号を付してあり、詳細な説明は省略する。
【０１０１】
本参考例の特徴は、Ｐ型エミッタ層４２の端部（破線）よりも内側にＮ+ 型エミッタ層４３の端部が形成されていることにある。また、Ｎ+ 型エミッタ層４３の端部の外側に形成されているＮ型バッファ層４４は、逆電圧印加時に空乏層がカソード電極５０に達する（パンチスルー）のを防いでいる。
【０１０２】
このような素子構造であれば、電流密度が高い順方向通電時にはカソード側からの電子注入は主にＮ+ 型エミッタ層４３からしかおこらないため、Ｐ型エミッタ層４２の端部のＤ点付近のキャリア密度は低くなる。
【０１０３】
したがって、逆回復時にＤ点付近が最高電界点となっても、キャリア集中による局所的なアバランシェ電流で素子が破壊されるという問題は生じない。なお、Ｎ+ 型エミッタ層４３の端部とＰ型エミッタ層４２の端部とが一致していても良い。
【０１０４】
（第５の参考例）
図１９は、第５の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第４の参考例のそれと異なる点は、Ｐ−−型リサーフ層４６の代わりに、Ｐ型ガードリング層５２を用いて、高耐圧特性を持たせていることにある。本参考例でも、Ｐ型エミッタ層４２の端部のＤ点付近のキャリア密度が低くなるので、先の参考例と同様の効果が得られる。
【０１０５】
（第６の参考例）
図２０は、第６の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第４の参考例のそれと異なる点は、Ｎ型バッファ層４４がないことにある。パンチスルーの心配のない厚いＮ− 型層（基板）４１を用いれば、このような構造の高耐圧ダイオードを問題なく実現できる。
【０１０６】
（第７の参考例）
図２１は、第７の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第６の参考例のそれと異なる点は、Ｐ−−型リサーフ層４６の代わりに、Ｐ型ガードリング層５２を用いて、高耐圧特性を持たせていることにある。この参考例でも、Ｐ型エミッタ層４２の端部Ｄ点付近のキャリア密度が低くなるので、先の参考例と同様な効果が得られる。
【０１０７】
（第８の参考例）
図２２は、第８の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第４の実施形態のそれと異なる点は、Ｎ型バッファ層４４の代わりに、絶縁膜４８を用いてパンチスルーを防いでいることである。本参考例でも、Ｐ型エミッタ層４２の端部のＤ点付近のキャリア密度が低くなるので、先の参考例と同様な効果が得られる。
【０１０８】
（第９の参考例）
図２３は、第９の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第５の参考例のそれと異なる点は、Ｐ−−型リサーフ層４６の代わりに、Ｐ型ガードリング層５２を用いて高耐圧特性を持たせている。本参考例でも、Ｐ型エミッタ層４２の端部のＤ点付近のキャリア密度が低くなるので、先の参考例と同様な効果が得られる。
【０１０９】
（第１０の参考例）
図２４は、第１０の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の特徴は、第１のＰ型エミッタ層４２とＰ−−型リサーフ層４６の間、つまり、第１のＰ− 型エミッタ層４２の周りに低濃度の第２のＰ− 型エミッタ層５３を設けたことにある。
【０１１０】
ここで、第２のＰ− 型エミッタ層５３は逆電圧印加時に完全空乏化しない範囲で濃度を低く抑えて注入効率を下げている。ここがＰ−−型リサーフ層４６層とは根本的に違う。
【０１１１】
このような素子構造であれば、Ｐ− 型エミッタ層５３のキャリア注入が小さくなるため、順方向通電時にＤ点付近のキャリア密度が低くなっている。したがって、逆回復時にＤ点付近が最高電界点となっても、キャリア集中による局所的なアバランシェ電流で素子が破壊されるという問題は生じない。
【０１１２】
（第１１の参考例）
図２５は、第１１の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第１０の参考例のそれと異なる点は、Ｐ−−型リサーフ層４６の代わりに、Ｐ型ガードリング層５２を用いて、高耐圧特性を持たせていることにある。本参考例でも、Ｐ型エミッタ層４２の端部のＤ点付近のキャリア密度が低くなるので、先の参考例と同様の効果が得られる。
【０１１３】
（第１２の参考例）
図２６は、第１２の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の特徴は、Ｐ型エミッタ層４２内の端部付近に電子排出用のＮ+ 層５４が形成されていることにある。
【０１１４】
このよう素子構造であれば、順方向通電時にＤ点付近の電子がＮ+ 層５４から素子外に排出されるため、この端部付近のキャリア密度が低くなる。したがって、逆回復時にＤ点付近が最高電界点となっても、キャリア集中による局所的なアバランシェ電流で素子が破壊されるという問題は生じない。
【０１１５】
（第１３の参考例）
図２７は、第１３の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第１２の参考例のそれと異なる点は、Ｐ−−型リサーフ層４６の代わりに、Ｐ型ガードリング層５２を用いて、高耐圧特性を持たせていることにある。本参考例でも、Ｐ型エミッタ層４２の端部付近のＤ点付近のキャリア密度が低くなるので、先の参考例と同様の効果が得られる。
【０１１６】
（第１４の参考例）
図２８は、第１４の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例は第１の参考例と第１０の参考例とを組み合わせ例である。すなわち、本参考例の高耐圧ダイオードは、図１の高耐圧ダイオードにおいて、Ｐ型エミッタ層２1 の周りにそれに接するように低濃度の別のＰ型エミッタ層５３を形成した構成になっている。
【０１１７】
ここで、第１０の参考例と同様に、Ｐ− 型エミッタ層５３は逆電圧印加時に完全空乏化しない範囲で濃度を低く抑えて注入効率を下げている。本参考例によれば、第１の参考例の効果の他に、Ｐ− 型エミッタ層５３を設けたことにより破壊耐量が高くなるという効果が得られる。
【０１１８】
（第１５の参考例）
図２９は、第１５の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例は第１の参考例と第４の参考例とを組み合わせた例である。すなわち、本参考例の高耐圧ダイオードは、図１の高耐圧ダイオードにおいて、Ｐ型エミッタ層２1 の端部よりも内側にＮ型エミッタ層３の端部が位置するようにしたものである。なお、上記２つの端部の位置が一致していても良い。
【０１１９】
本参考例によれば、第１の参考例の効果に他に以下の効果が得られる。すなわち、Ｐ型エミッタ層２1 の端部付近が最高電界点となっても、キャリア集中が起こらないので、破壊耐量が向上するという効果が得られる。
【０１２０】
（第１６の参考例）
図３０は、第１６の参考例に係わる高耐圧ダイオードの断面図である。この例では高耐圧特性を持たせるために、逆電圧印加時に完全空乏化するように設計された電界緩和用のＰ−−型リサーフ層４６を設けている。この構造の特徴は、Ｐ型エミッタ層４２とＰ−−型リサーフ層４６の間に、低注入効率のＰ− 型エミッタ層５３を設け、かつアノード電極４９をＰ型エミッタ層４２のみにコンタクトさせて、Ｐ− 型エミッタ層５３にはコンタクトさせていないことである。
【０１２１】
この構造においては、Ｐ− 型エミッタ層５３の低濃度化によるキャリア注入の低下とともに、このＰ− 型エミッタ層５３の横方向抵抗５７のためＤ点付近でのキャリア注入が制限されるという２重の効果によって、順方向通電時にＤ点付近のキャリア密度が低くなっている。このため逆回復時にＤ点が最高電界点となってもキャリアの集中が起こらず破壊に対して強い構造となる。
【０１２２】
以上のようにしてこの参考例によれば、良好な順方向特性を維持しながら、破壊耐量の向上が可能となる。
【０１２３】
図３１は、本参考例の第１の変形例の高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記参考例と同じである。
【０１２４】
図３２は、本参考例の第２の変形例に係わる高耐圧ダイオードの素子構造を示す断面図である。この変形例ではＰ− 型エミッタ層５３がＰ型エミッタ層４２を取り囲むように形成してある。この場合でも図３０と同じ効果が得られる。
【０１２５】
図３３は、本参考例の第３の変形例の高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記第２の変形例と同じである。
【０１２６】
（第１７の参考例）
図３４は、第１７の参考例に係わる高耐圧ダイオードの断面図である。この例では高耐圧特性を持たせるために、電界緩和用のＰ−−型リサーフ層４６を設けている。この構造の特徴は、Ｐ型エミッタ層４２内の周辺部表面に注入効率調整用のＮ型層５６を設け、かつアノード電極４９をＰ型エミッタ層４２のみにコンタクトさせていることである。
【０１２７】
この構造においては、注入効率調整用Ｎ型層５６の拡散深さを調整することにより、Ｎ型層５６直下のＰ型エミッタ層４２の不純物量を調整できるため、キャリア注入効率の低下が可能となる。
【０１２８】
またこの場合も、上記効果に加えＰ型エミッタ層４２の横方向抵抗５７によりＤ点付近でのキャリア注入が制限されるという２重の効果により、順方向通電時にＤ点付近のキャリア密度が低くなっている。このため逆回復時にＤ点が最高電界点となってもキャリアの集中がおこらず破壊に対して強い構造となる。なお、このＮ型層５６は複数個並べて配置されていても構わない。
【０１２９】
図３５は、本参考例の変形例の高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記参考例と同じである。
【０１３０】
（第１８の参考例）
図３６は、第１８の参考例に係わる高耐圧ダイオードの断面図である。この例では高耐圧特性を持たせるために、電界緩和用のＰ−−型リサーフ層４６を設けている。この構造の特徴は、Ｐ型エミッタ層４２内の周辺部表面をＲＩＥなどのプロセスにより一定量除去し、かつアノード電極４９をＰ型エミッタ層４２のみにコンタクトさせていることである。
【０１３１】
この構造においては、表面除去部の深さを調整することにより、除去部直下のＰ型エミッタ層４２の不純物量を調整できるため、キャリア注入効率の低下が可能となる。またこの場合も、上記効果に加えＰ型エミッタ層４２の横方向抵抗５７によりＤ点付近でのキャリア注入が制限されるという２重の効果により、順方向通電時にＤ点付近のキャリア密度が低くなっている。このため逆回復時にＤ点が最高電界点となってもキャリアの集中がおこらず破壊に対して強い構造となる。
【０１３２】
図３７は、本参考例の変形例の高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記参考例と同じである。
【０１３３】
（第１の実施形態）
図３８は、本発明の第１の実施形態に係わる高耐圧ダイオードの断面図である。この例では高耐圧特性を持たせるために、電界緩和用のＰ−−型リサーフ層４６を設けている。この構造の特徴は、素子周辺部のＰ型エミッタ層４２1 を分離し、かつアノード電極４９も分離してフィールドプレート電極５８を設けたことである。この構造においては、分離したことにより素子周辺部のＰ型エミッタ層４２1 からはキャリア注入が起こらないため、順方向時にＤ点付近のキャリア密度が抑えられる。このため逆回復時にＤ点が最高電界点になってもキャリアの集中が起こらず破壊に対して強い構造となる。なお分離したことによってＥ点の電界は強くなるが、この分離距離が短ければ影響のない範囲に抑えることができる。
【０１３４】
図３９は、本実施形態の変形例の高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記実施形態と同じである。
【０１３５】
（第２の実施形態）
図４０は、本発明の第２の実施形態に係わる高耐圧ダイオードの断面図である。この例では高耐圧特性を持たせるために、電界緩和用のＰ−−型リサーフ層４６を設けている。
この構造の特徴は、図３８で分離したアノード電極４９とフィールドプレート電極５８を高抵抗膜（ポリシリコン膜等）５９で接続したことである。この構造においては、高抵抗膜５９によってフィールドプレート電極５８の電位がアノード電極４９と同電位に固定されるためＥ点での電界強度が低下する。また、高抵抗膜５９があることによって素子周辺部のＰ型エミッタ層４２1 からはキャリア注入が起こらないため、順方向時にＤ点付近のキャリア密度が抑えられる。このため逆回復時にＤ点が最高電界点になってもキャリアの集中が起こらず破壊に対して強い構造となる。
【０１３６】
この構造の特徴は、図３８で分離したアノード電極４９とフィールドプレート電極５８を高抵抗膜（ポリシリコン膜等）５９で接続したことである。この構造においては、高抵抗膜５９によってフィールドプレート電極５８の電位がアノード電極４９と同電位に固定されるためＥ点での電界強度が低下する。また、高抵抗膜５９があることによって素子周辺部のＰ型エミッタ層４２1 からはキャリア注入が起こらないため、順方向時にＤ点付近のキャリア密度が抑えられる。このため逆回復時にＤ点が最高電界点になってもキャリアの集中が起こらず破壊に対して強い構造となる。
【０１３７】
図４１は、本実施形態の変形例の高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記実施形態と同じである。
【０１３８】
（第１９の参考例）
図４２は、第１９の参考例に係わる高耐圧ダイオードの断面図である。この例では高耐圧特性を持たせるために、電界緩和用のＰ−−型リサーフ層４６を設けている。
【０１３９】
この構造の特徴は、Ｐ型エミッタ層４２の端部（波線で示す）よりも内側にＮ+ 型エミッタ層４３の端部が形成されていることである。その外側に形成されているＮ型バッファ層４４は逆電圧印加時に空乏層がカソード電極５０に達する（パンチスルー）のを防いでいる。またＮ+ 型エミッタ層４３はＮ型バッファ層４３よりも深く形成されている。
【０１４０】
この構造においては、Ｎ+ 型エミッタ層４３の端部がＰ型エミッタ層４２の端部よりも内側に設定され、かつ深く形成されている。これにより、主電流がＮ−型基板４１を横切って流れる距離および電流広がりを小さくでき、点Ｄの直下付近のＮ− 型基板４１の厚みが大きく採れる。従って点Ｄ付近では、逆回復時に空乏層が大きく広がるので電界強度が低くなり、Ｎ型バッファ層４４によるキャリア注入量の低減との二重の効果により、高い破壊耐量が実現される。
【０１４１】
図４３は、本参考例の第１の変形例に係わる高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記参考例と同じである。
【０１４２】
図４４は、本参考例の第２の変形例に係わる高耐圧ダイオードの構成を示す断面図である。図４２と基本的には変わらないが、この例ではＮ型バッファ層４４が省略されている。パンチスルーの心配がない厚い基板であれば、この構造が可能である。
【０１４３】
図４５は、本参考例の第３の変形例に係わる高耐圧ダイオードの右半分の断面図である。この変形例では、第２の変形例のＰ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、第２の変形例と同じである。
【０１４４】
上記実施形態１，２、参考例１乃至１９は、高耐圧ダイオードの素子構造を改良して逆回復時における破壊を防止するものであった。これから説明する実施形態或いは参考例は、素子内部の周辺で残留キャリアによる破壊が生じる前に、その破壊の前兆を検出できる端子を備えた高耐圧ダイオードに関するものである。本発明の骨子は、高耐圧ダイオードのＰ型エミッタ層周辺部の電位が電流集中により上昇するのを検出し、これをＩＧＢＴなどの主素子のゲート回路にフィードバックすることにより、逆回復の速さを制御し、破壊を防止することにある。このために、素子周辺部のＰ型エミッタ層上にアノード電極と分離した検出端子が具備される。
【０１４５】
（第２０の参考例）
図４６は、第２０の参考例の高耐圧ダイオードの断面図である。この参考例では、高耐圧特性を持たせるために、逆電圧印加時に完全空乏化するように設計された電界緩和用Ｐ−−型リサーフ層４６が設けられている。
【０１４６】
この構造における特徴は、Ｐ型エミッタ層４２の端部にアノード電極４９とは独立した検出電極６０を設けていることである。この構造においては、逆回復時に電流集中が点Ｄ付近で起きると、集中した電流でＰ型エミッタ層４２の横方向抵抗５７とで発生する電圧降下を検出端子６０で検出することができ、電流集中が起こったことがわかる。この信号を後述する使用法のように利用すれば、電流集中を回避しダイオードの破壊が防止できる。
【０１４７】
なお通常、静耐圧を向上するためにＰ−−型リサーフ層４６上にある電極（フィールドプレート電極）にはアノード電位を与えるが、この参考例では検出電極６０とアノード電極４９の電位差が大きくは違わない場合を考えており、検出電極６０の電位で代用している。
【０１４８】
図４７は、本参考例のダイオードの使用例を示す回路図である。一般的には、本発明のダイオードはインバータに利用されるが、説明の簡略化のために図示したチョッパ回路で説明する。ダイオード７１と負荷インダクタンス６９に循環電流７４が流れている状態で、主素子７０をオンすることによってダイオード７１の逆回復が始まる。
【０１４９】
このときダイオード７１のＰ型エミッタ層４２端部で電流集中が起こると、前述のメカニズムで検出端子の電位が上昇する。この電位を検出し、絶縁増幅器７２を介して主素子７０のゲート回路７３にフィードバックして主素子のターンオンを止めてやれば電流集中によるダイオード７１の破壊を防止することができる。
【０１５０】
さらに、電流集中が起きたときには、その程度（検出電極電位）に応じて主素子７０のゲート電圧を連続的に変化させるようにシーケンスを組めば、逆回復の速さを制御し、装置の動作は止めずにすませることもできる。
【０１５１】
図４８は、本参考例の変形例の高耐圧ダイオードの断面図である。この例では、電界緩和のためにＰ型ガードリング層５２が設けられている以外は図４６と同じである。
【０１５２】
（第２１の参考例）
図４９は、第２１の参考例の高耐圧ダイオードの断面図である。この構造における特徴はＰ型エミッタ層４２とＰ−−型リサーフ層４６の間に、逆電圧印加時に完全空乏化しないように設計されたＰ− 型エミッタ層５３が設けられていることであり、それ以外は図４６と同じである。この構造においては、Ｐ− 型エミッタ層５３の横方向抵抗５７が大きいため電流集中の検出が容易に行える。
【０１５３】
（第２２の参考例）
図５０は、第２２の参考例の高耐圧ダイオードの断面図である。この構造における特徴はＰ型エミッタ層４２内の周辺部表面に横方向抵抗５７調整用のＮ型層５６が設けられていることであり、それ以外は図４６と同じである。この構造においては、Ｎ型層５６の拡散深さを調整することにより、除去部直下のＰ型エミッタ層４２の横方向抵抗５７を調整できるため、電流集中の検出感度が調整できる。
【０１５４】
（第２３の参考例）
図５１は、第２３の参考例の高耐圧ダイオードの断面図である。この構造における特徴は、Ｐ型エミッタ層４２内の周辺部表面がＲＩＥなどによりに一定量除去されていることであり、それ以外は図４６と同じである。この構造においては、除去部の深さを調整することにより、除去部直下のＰ型エミッタ層４２の横方向抵抗５７を調整できるため、電流集中の検出感度が調整できる。
【０１５５】
（第３の実施形態）
図５２は、本発明の第３の実施形態の高耐圧ダイオードの断面図である。この構造における特徴は、Ｐ型エミッタ層４２とＰ型層６５の間に、Ｐ− 型エミッタ層５３が設けられていることであり、それ以外は図４６と同じである。この構造においては、このＰ− 型エミッタ層５３の横方向抵抗５７が大きいため、電流集中の検出が容易に行える。
【０１５６】
（第４の実施形態）
図５３は、本発明の第４の実施形態の高耐圧ダイオードの断面図である。この構造における特徴は、Ｐ型エミッタ層４２とＰ型層６５を完全分離し、抵抗性膜６７を介して電気的に接続することであり、それ以外は図４６と同じである。この構造においては、この抵抗性膜６７の抵抗により、電流集中の検出が容易に行える。
【０１５７】
実施形態３，４、参考例２０から２３までは、検出電極６０をフィールドプレート電極として用いる場合について述べたが、これ以降は、アノード電極４９をフィールドプレート電極として用いる場合について述べる。
【０１５８】
（第２４の参考例）
図５４は、本発明の第２４の参考例の高耐圧ダイオードの平面図であり、図中のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図を図５５および図５６にそれぞれ示す。この構造における特徴は、第２の絶縁膜６３で検出電極６０を覆うことによりアノード電極４９をフィールドプレート電極として利用し、検出電極６０の電位を観測するために第２のアノード電極６１を１部開口していることであり、それ以外は図４６と同じである。なお、参照番号６４は検出電極６０の電位を測定するための取り出し電極である。
【０１５９】
（第２５の参考例）
図５７、５８は、第２５の参考例の高耐圧ダイオードの断面図であり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図にそれぞれ相当する。この構造における特徴は、第２の絶縁膜６３で検出電極６０を覆うことによりアノード電極４９をフィールドプレート電極として利用し、検出電極６０の電位を観測するために第２のアノード電極６１を１部開口していることであり、それ以外は図４９と同じである。
【０１６０】
（第２６の参考例）
図５９、６０は、第２６の参考例の高耐圧ダイオードの断面図であり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図にそれぞれ相当する。この構造における特徴は、第２の絶縁膜６３で検出電極６０を覆うことによりアノード電極４９をフィールドプレート電極として利用し、検出電極６０の電位を観測するために第２のアノード電極６１を１部開口していることであり、それ以外は図５０と同じである。
【０１６１】
（第２７の参考例）
図６１、６２は、第２７の参考例の高耐圧ダイオードの断面図であり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図にそれぞれ相当する。この構造における特徴は、第２の絶縁膜６３で検出電極６０を覆うことによりアノード電極４９をフィールドプレート電極として利用し、検出電極６０の電位を観測するために第２のアノード電極６１を１部開口していることであり、それ以外は図５１と同じである。
【０１６２】
（第５の実施形態）
図６３、６４は、本発明の第５の実施形態の高耐圧ダイオードの断面図であり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図にそれぞれ相当する。この構造における特徴は、第２の絶縁膜６３で検出電極６０を覆うことによりアノード電極４９をフィールドプレート電極として利用し、検出電極６０の電位を観測するために第２のアノード電極６１を１部開口していることであり、それ以外は図５２と同じである。
【０１６３】
（第６の実施形態）
図６５、６６は、第６の実施形態の高耐圧ダイオードの断面図であり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図にそれぞれ相当する。この構造における特徴は、第２の絶縁膜６３で検出電極６０を覆うことによりアノード電極４９をフィールドプレート電極として利用し、検出電極６０の電位を観測するために第２のアノード電極６１を１部開口していることであり、それ以外は図５３と同じである。
【０１６４】
（第２８の参考例）
図６７は、第２８の参考例の高耐圧ダイオードの平面図である。この構造における特徴は検出電極６０を分割し、それぞれの電位を測定できるようにしていることである。この構造においては、局所的な電流集中が起きた場合にも感度よく検出できるという利点がある。多くの場合電流集中はコーナー部分で生じるため、実際に検出に使用する箇所はコーナー部の４カ所だけとすることもできる。
【０１６５】
なお、本発明は上述した実施形態に限定されるものではない。例えば、上記実施形態では、主として高耐圧ダイオードの場合について説明したが、本発明は、該素子と同様のダイオード構造を有するサイリスタやバイポーラパワートランジスタやＩＧＢＴ等の他の高耐圧半導体素子にも適用できる。
【０１６６】
また、上記実施形態では、第１導電型をＮ型、第２導電型をＰ型とした場合の実施形態であるが、第１導電型をＰ型、第２導電型をＮ型としても良い。
【０１６７】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１６８】
【発明の効果】
以上詳述したように、本発明によれば、第２導電型エミッタ層を分離したので素子周辺部の第２導電型エミッタ層からはキャリア注入が起こらない。このため、順方向時にエミッタ層外周過度部付近のキャリア密度が抑えられ、逆回復時に前記角部が最高電界点になってもキャリアの集中が起こらず破壊に対して強い構造となる。
【図面の簡単な説明】
【図１】 第１の参考例に係る高耐圧ダイオードの平面図およびそのＡ−Ａ´断面図
【図２】 図１の高耐圧ダイオードの要部断面構造とオン状態のキャリア濃度分布を示す図
【図３】 図１の高耐圧ダイオードの逆回復特性を第１の従来の高耐圧ダイオードおよび第２の従来の高耐圧ダイオードと比較して示す図
【図４】 図１の高耐圧ダイオードの第２の領域の幅とＮ− 型ベース層内のキャリア拡散長とオン電圧との関係を示す特性図
【図５】 図１の高耐圧ダイオードの第２の領域のアノード側パターンの例を示す平面図
【図６】 図１の高耐圧ダイオードの第１の領域および第２の領域の他の配置パターンを示す平面図
【図７】 第２の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図８】 第３の参考例に係る逆導通型ＩＧＢＴの素子構造を断面図
【図９】 第１の従来の高耐圧ダイオードの要部構造ならびに同素子内の不純物濃度分布およびオン状態のキャリア濃度分布を示す図
【図１０】 第２の従来の高耐圧ダイオードの平面図およびそのＡ−Ａ´断面図
【図１１】 図１０の高耐圧ダイオードの基本構成部分ならびに同素子内の不純物濃度分布およびオン状態でのキャリア濃度分布を示す図
【図１２】 第２の従来の高耐圧ダイオードの逆回復特性を第１の従来の高耐圧ダイオードと比較して示す図
【図１３】 図１０の高耐圧ダイオードの寄生トランジスタ効果を説明するための図
【図１４】 図１０の高耐圧ダイオードの寄生トランジスタ効果を抑制するために望ましいシート抵抗およびＮ++型層の幅の範囲を説明するための図
【図１５】 第３の従来の高耐圧ダイオードの要部断面図と同素子内のオン状態のキャリア濃度分布を示す図
【図１６】 図１５の高耐圧ダイオードの逆方向印加電圧とリーク電流電流との関係をｄ1 をパラメータとして示す図
【図１７】 第４の従来の高耐圧ダイオードの要部断面図と同素子内のオン状態のキャリア濃度分布を示す図
【図１８】 第４の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図１９】 第５の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２０】 第６の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２１】 第７の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２２】 第８の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２３】 第９の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２４】 第１０の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２５】 第１１の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２６】 第１２の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２７】 第１３の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２８】 第１４の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２９】 第１５の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図３０】 第１６の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図３１】 第１６の参考例の第１の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図３２】 第１６の参考例の第２の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図３３】 第１６の参考例の第３の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図３４】 第１７の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図３５】 第１７の参考例の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図３６】 第１８の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図３７】 第１８の参考例の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図３８】 本発明の第１の実施形態に係る高耐圧ダイオードの素子構造を示す断面図
【図３９】 本発明の第１の実施形態の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図４０】 本発明の第２の実施形態に係る高耐圧ダイオードの素子構造を示す断面図
【図４１】 本発明の第２の実施形態の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図４２】 第１９の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図４３】 第１９の参考例の第１の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図４４】 第１９の参考例の第２の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図４５】 第１９の参考例の第３の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図４６】 第２０の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図４７】 高耐圧ダイオードの使用例を示す回路図
【図４８】 第２０の参考例の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図４９】 第２１の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図５０】 第２２の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図５１】 第２３の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図５２】 本発明の第３の実施形態に係る高耐圧ダイオードの素子構造を示す断面図
【図５３】 本発明の第４の実施形態に係る高耐圧ダイオードの素子構造を示す断面図
【図５４】 第２４の参考例に係る高耐圧ダイオードの平面図
【図５５】 図５４のＡ−Ａ’線に沿った断面図
【図５６】 図５４のＢ−Ｂ’線に沿った断面図
【図５７】 第２５の参考例に係る高耐圧ダイオードの素子構造を示す図で、図５４のＡ−Ａ’線の沿った断面に相当する断面図
【図５８】 第２５の参考例に係る高耐圧ダイオードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿った断面に相当する断面図
【図５９】 第２６の参考例に係る高耐圧ダイオードの素子構造を示す図で、図５４のＡ−Ａ’線の沿った断面に相当する断面図
【図６０】 第２６の参考例に係る高耐圧ダイオードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿った断面に相当する断面図
【図６１】 第２７の参考例に係る高耐圧ダイオードの素子構造を示す図で、図５４のＡ−Ａ’線の沿った断面に相当する断面図
【図６２】 第２７の参考例に係る高耐圧ダイオードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿った断面に相当する断面図
【図６３】 本発明の第５の実施形態に係る高耐圧ダイオードの素子構造を示す図で、図５４のＡ−Ａ’線の沿った断面に相当する断面図
【図６４】 本発明の第５の実施形態に係る高耐圧ダイオードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿った断面に相当する断面図
【図６５】 第６の実施形態に係る高耐圧ダイオードの素子構造を示す図で、図５４のＡ−Ａ’線の沿った断面に相当する断面図
【図６６】 第６の実施形態に係る高耐圧ダイオードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿った断面に相当する断面図
【図６７】 第２８の参考例に係る高耐圧ダイオードの平面図
【図６８】 従来の他の高耐圧ダイオードの素子構造を示す断面図
【符号の説明】
１…Ｎ− 型ベース層
２…Ｐ+ 型エミッタ層（Ｐ+ 型アノード層）
２1 …Ｐ+ 型層（Ｐ+ 型エミッタ層）
２2 …Ｐ++層（コンタクト層）
２3 …Ｐ− 型エミッタ層（Ｐ− 型アノード層）
３…Ｎ+ 型カソード層
３1 …Ｎ+ 型層
３2 …Ｎ++型層（コンタクト層）
４…アノード電極
５…カソード電極
６…Ｎ++型層（電流ブロッキング層）
７…酸化膜
８…ショットキーコンタクト
９…第１の領域（第１のエミッタ注入領域）
１０…第２の領域（第２のエミッタ注入領域）
１１…Ｐ++型層（電流ブロッキング層）
１２…Ｐ型層
１３…Ｎ++型層（ソース層）
１４…ゲート絶縁膜
１５…ゲート電極
１６…Ｐ+ 型層（ドレイン層）
１７…ソース電極
１８…ドレイン電極
１９…電極
２０…Ｐ− 型層（リサーフ層）
２１…Ｎ++型層（チャネルストッパ層）
２２…Ｎ型バッファ層
２３…Ｎ++型層（コンタクト層）
４１…Ｎ− 型基板
４２…Ｐ型エミッタ層
４３…Ｎ+ 型エミッタ層
４４…Ｎ型バッファ層
４５…Ｐ+ 型コンタクト層
４６…Ｐ−−型リサーフ層
４７…Ｎ+ 型ストッパー層
４８…絶縁膜
４９…アノード電極
５０…カソード電極
５１…ストッパー電極
５２…Ｐ型ガードリング層
５３…第２のＰ− 型エミッタ層
５４…電子排出用Ｎ+ 型層
５５…キャリア（電子）の流れ
【発明の属する技術分野】
本発明は、高耐圧ダイオードなどの高耐圧半導体素子に関する。
【０００２】
【従来の技術】
図９は、従来の高耐圧素子の１つである高耐圧ダイオード（第１の従来の高耐圧ダイオード）の要部断面構造、ならびに同素子内の不純物濃度分布およびオン状態のキャリア濃度分布を示している。
【０００３】
Ｎ- 型シリコンからなる高抵抗のＮ- 型ベース層１の一方の面にはＰ+ 型アノード層２を介してアノード電極４が形成され、他方の面にはＮ+ 型カソード層３を介してカソード電極５が形成されている。
【０００４】
阻止電圧４５００Ｖ級の高耐圧ダイオードの場合、各部の不純物濃度および寸法は、Ｎ− 型ベース層１は不純物濃度１．０×１０13〜１．８×１０13／ｃｍ3、厚み４５０〜９００μｍ、Ｐ+ 型アノード層２およびＮ+ 型カソード層３は表面濃度１×１０19／ｃｍ3 、厚み１４〜７０μｍに設定される。
【０００５】
このような高耐圧ダイオードにおいては、１００Ａ／ｃｍ2 程度の電流でオン電圧約２．６Ｖが得られる。高耐圧特性は接合終端部をベベル構造とすることで達成されている。
【０００６】
この種の構造の高耐圧ダイオードでは、高注入状態においてＮ− 型ベース層１内には多量のキャリアが蓄積している。そのキャリア分布は図９に示す通りである。特に電子注入および正孔注入があるＮ+ 型カソード層３およびＰ+ 型アノード層２の近傍で高いキャリア濃度を示す。
【０００７】
このように多量のキャリアが蓄積している結果、逆バイアスを印加したオフ時には大きい逆回復電流が流れる。例えば、上述した素子パラメータの場合、逆方向印加電圧１０００Ｖ、電流変化率ｄｉ／ｄｔ＝−２００Ａ／μｓ・ｃｍ2 でオフした時に、１００Ａ／ｃｍ2 程度の大きな逆回復電流が流れる。したがって、この逆回復電流により大きい電力を消費し、発熱を生じる。これは、高速スイッチングを妨げる原因となる。
【０００８】
高耐圧ダイオードの逆回復特性を改善する方法として、Ｐ+ 型アノード層２の表面不純物濃度を下げ、その厚みを薄くすることが有効である（例えば、非特許文献１参照。）。
【０００９】
これは、Ｐ+ 型アノード層２側の正孔注入効率を下げることによって、逆回復時の初期に空乏層が広がる接合付近のキャリアをオン状態で少なくしておくことができるためといわれる。
【００１０】
しかしながら、Ｐ+ 型アノード層２の表面濃度を下げることは、アノード電極４とのオーミックコンタクトを十分に低くすることを困難にし、オン特性を悪化させることになる。電力用として必要な良好なオーミックコンタクトをとるためには、Ｐ+ 型アノード層２の表面濃度を１×１０19／ｃｍ3 程度にすることが必要である。
【００１１】
また、Ｐ+ 型アノード層２の濃度を低くしてしかも厚みを薄くすると、逆バイアス印加時にＰ+ 型アノード層２内に伸びる空乏層がアノード電極４にまで達する状態になり、十分な高耐圧特性が得られなくなる。
【００１２】
このような第１の従来の高耐圧ダイオードの持つ問題を解決するために、他の高耐圧ダイオード（第２の従来の高耐圧ダイオード）が提案された。図１０（ａ）（ｂ）は、第２の従来の高耐圧ダイオードのアノード側平面図とそのＡ−Ａ´断面図である。
【００１３】
高抵抗のＮ− 型ベース層１の一方の面には選択的に高濃度のＰ型のアノード層（エミッタ層）が拡散形成されている。アノード層は、Ｎ− 型ベース層１に拡散形成されたＰ+ 型アノード層（Ｐ+ エミッタ層）本体であるＰ+ 型層２1 と、その表面部に拡散形成されたより高濃度のＰ++型層２2 により構成されている。
【００１４】
また、Ｐ++型層２2 の中には、図１０（ａ）に示すように。ストライプパターンを持った複数本の高濃度のＮ++型層６が拡散形成されている。そして、Ｐ++型層２2およびＮ++型層６に同時にコンタクトするようにアノード電極４が形成されている。
【００１５】
Ｐ++型層２2は、アノード電極４がアノード層に対して低抵抗のオーミックコンタクトを取るためのコンタクト層である。また、Ｎ++型層６は、アノード層２からＮ− 型ベース層１への正孔注入の面積を減少させ、電子を排出するための電流ブロッキング層である。したがって、Ｐ++型層２2とＮ++型層６は、低抵抗接触と正孔注入量の兼ね合いで所定の面積比をもって互いに分散した状態で形成される。
【００１６】
一方、Ｎ− 型ベース層１の他方の面には、高濃度のＮ+ 型カソード層３が全面に形成され、これにカソード電極５が形成されている。Ｎ- 型ベース層１のアノード側に露出する面は、酸化膜７で覆われている。
【００１７】
より具体的な各部の不純物濃度および形状の例を説明する。
図１１は、この第２の従来例のダイオードのアノード側のＰ++型層２2 とこれに隣接するＮ++型層６からなる基本構成部分の断面と、そのＡ−Ａ´断面、Ｂ−Ｂ´断面の不純物濃度分布を示している。
【００１８】
Ｎ− 型ベース層１は厚さ４５０μｍ、不純物濃度１×１０13／ｃｍ3 であり、Ｐ+ 型層２1 は拡散深さ１．５μｍ、表面濃度１×１０17／ｃｍ3 であり、Ｐ++型層２2 は拡散深さ０．３μｍ、表面濃度１×１０19／ｃｍ3 であり、Ｎ++型層６は拡散深さ０．４μｍ、表面濃度１×１０20／ｃｍ3 であり、Ｎ+ 型カソード層３は拡散深さ１５μｍ、表面濃度１×１０19／ｃｍ3 である。
【００１９】
Ｐ+ 型層２1 のＮ++型層６下の部分のシート抵抗ρは、
５００Ω／□＜ρ＜２００００Ω／□
の範囲に設定することが望ましい。
【００２０】
交互にストライプ状に配列されるＮ++型層６の幅ｄ1 と、Ｐ++型層２2 の幅ｄ2 とは、ｄ1 ≦ｄ2 に設定されるが、この従来例ではｄ1 ＝ｄ2 である。また、逆回復時の電流集中を考慮して、ｄ1 ＜１５μｍに設定することが望ましい。これにより、破壊耐量の向上が図られる。
【００２１】
図１１には、以上のような不純物濃度分布および形状寸法に設定した高耐圧ダイオードのオン状態（高注入状態）でのＮ− 型ベース層１内でのキャリア濃度分布が、第１の従来の高耐圧ダイオードのそれ（破線）と共に示されている。
【００２２】
この第２の従来の高耐圧ダイオードによれば、アノード層が、従来に比べると低濃度のＰ+ 型層２1 を主体とし、かつアノード層からの正孔注入を抑制するブロッキング層としてＮ++型層６を設けたことによって、図１１に示すように高注入状態においては、Ｎ− 型ベース層１内でのキャリア濃度分布が、カソード側で１×１０17／ｃｍ3 であるのに対して、アノード側ではこれより一桁以上少ない１×１０15／ｃｍ3 程度になる。このようにＮ− 型ベース層１内でのアノード側でのキャリア濃度が少なくなる結果、逆回復特性が改善される。
【００２３】
図１２は、この第２の従来の高耐圧ダイオードの逆回復特性を第１の従来の高耐圧ダイオードと比較して示している。これは電流密度１００Ａ／ｃｍ2 （オン電圧２．６Ｖ）で、印加電圧１０００Ｖ、ｄｉ／ｄｔ＝−２００Ａ／μｓ・ｃｍ2 での波形である。図１２から、第２の従来の高耐圧ダイオードによれば、逆回復電流を小さく保つことができ、逆回復特性を改善できることが分かる。
【００２４】
ところで、アノード層内に注入ブロッキング層としてＮ++型層６を形成したことにより、逆回復時に寄生トランジスタ効果が生じる可能性がある。これは、図１３に示すように、逆回復電流がアノード層のＰ+ 型層２1 内を横方向に流れて、Ｐ+ 型層２1 とＮ++型層６とから成る接合がビルトイン電圧（０．５Ｖ）以上の順方向バイアスとなることにより発生する。したがって、これを抑制することが必要である。
【００２５】
Ｎ++型層６直下のＰ+ 型層２1 中の横方向電圧降下ＶR の値は、Ｎ++型層６直下のＰ+ 型層２1 のシート抵抗ρp+と、そこを流れる電流密度ｉと、Ｎ++型層６の幅ｄ1 を用いて、
ＶR ＝ρp+（ｉ／２）（ｄ1 2 ／４）
と表すことができる。この電圧ＶR がビルトイン電圧（０．５Ｖ）よりも小さければ、Ｎ++Ｐ+ Ｎ− Ｎ+ の寄生トランジスタが動作することはなく、スイッチング損失が低減される。
【００２６】
寄生トランジスタの動作を防止するための条件を、Ｎ++型層６およびＰ++型層２2 の分散配置のあらゆる場合を想定してより一般化して説明すれば、次のようになる。
【００２７】
素子に流れる電流の密度をｉ〔Ａ／ｃｍ2 〕、Ｎ++型層６直下のＰ+ 型層２1 のシート抵抗ρp+（Ω／□）、Ｎ++型層６の領域の点の集合をＡ（ａ）、Ｎ++型層６の領域とＰ++型層２2 の領域との境界上の点の集合をＢ（ｂ）とする。
【００２８】
このとき、任意の点ａからｂまでの距離をｄabとして、
Ｄ＝ｍａｘ．（ｍｉｎ ｄab）
を満たす距離Ｄ［ｃｍ］、およびＮ++型層６とＰ+ 型層２1 と間の接合電圧Ｖｊ［Ｖ］としたとき、
Ｖｊ＞ρp+（ｉ／２）Ｄ2
を満たせばよい。
【００２９】
図１４は、以上の寄生トランジスタが動作する条件をシート抵抗ρp+とＮ++型層６の幅ｄ1 との関係で示したものである。アノード層のＰ+ 型層２1 のシート抵抗が２００００Ω／□の場合で、電流密度（電流集中がある場合にはその最大電流値と同じ）が１００Ａ／ｃｍ2 であるとき、ｄ1 ＝１５μｍで、Ｖｊ＝０．５Ｖとなる。
【００３０】
このことから、ｄ1 ＜１５μｍとすることが寄生トランジスタ効果を抑制するために必要である。電流密度が２００Ａ／ｃｍ2 のときは、ｄ1 ＜７．５μｍ、さらに電流密度が５００Ａ／ｃｍ2 のときは、ｄ1 ＜３μｍとする。
【００３１】
また、素子面積が小さく、電流集中が少ないときは、ｄ1 を比較的大きく選ぶことができる。一方、素子面積が大きく、電流集中がある場合には、ｄ1 は小さく、例えば、３μｍ以下に選ぶことが望ましい。
【００３２】
このように改善された第２の従来の高耐圧ダイオードにおいては、寄生トランジスタ効果を抑制するために、ｄ1 を３μｍ以下と非常に小さな値に設定せざるを得なかった。
【００３３】
そのため、キャリアの蓄積量はＰ++型層２2 の直下においても、Ｎ++型層６の直下よりわずかに多い程度にとどまり、電流密度が高くなると大きなオン電圧が発生するという問題があった。
【００３４】
したがって、第２の従来の高耐圧ダイオードでは、オン特性の改善（例えば、オン電圧の低減）と逆回復特性の改善（例えば、逆回復電流の低減）の両立が困難であった。
【００３５】
また、図１２に示したように、第１の従来の高耐圧ダイオードと同じオン電圧に設定しようとすると、キャリアライフタイムを大きくせざるを得ないので、逆回復の際に逆回復電流は小さいもの、テイル電流が長い間流れて大きな電力損失を発生する問題があった。
【００３６】
図１５は、第１の従来の高耐圧ダイオードを改良した第３の従来の高耐圧ダイオードの基本構成部分の断面と、そのＡ−Ａ´断面、Ｂ−Ｂ´断面の不純物濃度分布を示している。
【００３７】
この第３の従来の高耐圧ダイオードでは、第２の従来の高耐圧ダイオードでＮ++型層６を形成した部分に、表面不純物濃度を下げ、その厚みを薄くしたＰ− 型アノード層２3 が拡散形成されている。
【００３８】
具体的には、Ｐ+ 型アノード層２1 は拡散深さ５μｍ、表面濃度４×１０18／ｃｍ3 であり、Ｐ− 型アノード層２3 は拡散深さ１μｍ、表面濃度５×１０15／ｃｍ3 である。また、Ｐ− 型アノード層２3 のシート抵抗ρは、
５００Ω／□＜ρ＜２００００Ω／□
の範囲に設定することが望ましい。
【００３９】
交互にストライプ状に配列されるＰ− 型アノード層２3 の幅ｄ1 と、Ｐ+ 型アノード層２1 の幅ｄ2 とはｄ1 ≦ｄ2 に設定されるが、具体的にこの第３の従来の高耐圧ダイオードではｄ1 ＝ｄ2 である。
【００４０】
図１５には、以上のような不純物濃度分布および形状寸法に設定した高耐圧ダイオードのオン状態（高注入状態）でのＡ−Ａ´断面、Ｂ−Ｂ´断面に沿ったＮ- 型ベース層１内でのキャリア濃度分布も示されている。この第３の従来の高耐圧ダイオードにおいても、アノード側でのキャリア濃度が少なくなっているので、逆回復特性が改善される。
【００４１】
ところで、Ｐ− 型アノード層２3 の幅ｄ1 を大きくすると、第１の従来の高耐圧ダイオードで、Ｐ− 型アノード層２の表面濃度を下げた場合と同様に、Ｐ− 型アノード層２3 内部に空乏層が大きく広がり、逆バイアス印加時にリーク電流が大きくなる。
【００４２】
図１６は、逆方向印加電圧とリーク電流電流との関係をｄ1 をパラメータとして示したものである。ｄ1 が小さな場合には、Ｐ+ 型アノード層２1 から広がる空乏層によりＰ− 型アノード層２3 がシールドされるので、リーク電流は小さくなる。しかし、ｄ1 ＝３μｍになるとシールド効果が薄れリーク電流が増大してしまう。
【００４３】
このように第３の従来の高耐圧ダイオードにおいても、逆バイアス印加時のリーク電流を減らすために、ｄ1 を３μｍ以下と非常に小さな値に設定せざるを得なかった。
【００４４】
しかしながら、ｄ1 を小さくすると、第１の従来例と同様なキャリアプロファイルとなり、逆回復特性が改善されないという問題が生じる。したがって、第３の従来の高耐圧ダイオードでも、オン特性の改善と逆回復特性の改善の両立が困難であった。
【００４５】
図１７は、第１の従来の高耐圧ダイオードを改良した第４の従来の高耐圧ダイオードの基本構成部分の断面と、そのＡ−Ａ´，Ｂ−Ｂ´断面の不純物濃度分布とオン状態でのキャリア濃度分布を示している。
【００４６】
この第４の従来の高耐圧ダイオードでは、第２の従来の高耐圧ダイオードでＮ++型層６を形成した部分に、拡散層を形成せずにショットキーコンタクト８を形成して電子電流だけが流れるようにしている。
【００４７】
この第４の従来の高耐圧ダイオードにおいても、アノード側でのキャリア濃度が少なくなっているので逆回復特性が改善されるが、第３の従来の高耐圧ダイオードと同様に、ｄ1 を大きくすると、逆バイアス印加時にリーク電流が増大するという問題がある。
【００４８】
しかしながら、ｄ1 を小さくすると、この場合も、第２の従来の高耐圧ダイオードの場合と同様に、Ａ−Ａ´断面のキャリア蓄積量はＢ−Ｂ´断面よりわずから多い程度にとどまるため、電流密度が高くなると、大きなオン電圧が発生するという問題が生じる。したがって、第４の従来の高耐圧ダイオードでも、オン特性の改善と逆回復特性の改善の両立が困難であった。
【００４９】
また、これら第３、第４の従来の高耐圧ダイオードにおいても、第１の従来の高耐圧ダイオードと同じオン電圧に設定しようとすると、第２の従来の高耐圧ダイオードの場合と同様に、キャリアライフタイムを大きくせざるを得ないので、逆回復の際に逆回復電流は小さいもの、テイル電流が長い間流れて大きな電力損失を発生する問題が生じる。
【００５０】
図６８は、従来の他の高耐圧ダイオードの素子構造を示す断面図である。
【００５１】
図中、４１は高抵抗のＮ− 型基板を示しており、Ｎ− 型基板４１の表面にはＰ型エミッタ層４２が形成され、このＰ型エミッタ層４２の表面にはアノード電極４９が設けられたＰ+ 型コンタクト層４５が形成されている。一方、Ｎ− 型基板４１の裏面にはカソード電極５０が設けられたＮ+ 型エミッタ層４３が形成されている。
【００５２】
さらに、高耐圧特性を持たせるために、Ｎ− 型基板４１の表面にはＰ−−型リサーフ層４６がＰ型エミッタ層４２に接して形成されている。また、Ｐ−−型リサーフ層４６の外側にはＮ+ 型ストッパー層４７が設けられ、このＮ+ 型ストッパー層４７にはストッパ電極５１が設けられている。なお、図中、４８は絶縁膜を示している。
【００５３】
しかしながら、このような従来の高耐圧ダイオードには以下のような問題がある。すなわち、順方向通電状態において、急激に逆電圧を印加して阻止状態に回復させようとすると、空乏層が広がる際に最も高電界となるＰ型エミッタ層４２の端部のＤ点付近に素子周辺部に存在していた残留キャリアが集中する。これにより、局所的にアバランシェ電流が流れて素子が破壊されるなどの問題がある。
【００５４】
【非特許文献１】
M. Naito et al.,“High Current Characteristics of Asymmetrical P-i-N Diodes Having Low Forward Voltage Drops”, IEEE TRANSACTIONS OF ELECTRON DEVICES. VOL. 23, NO. 8 pp. 945-949, 1976.
【００５５】
【発明が解決しようとする課題】
上述の如く従来の高耐圧ダイオードでは、高抵抗のＮ− 型ベース層でのキャリア蓄積に起因してオフ時に大きな逆回復電流が流れ、逆回復特性が劣化するという問題があった。そこで、このような問題を解決するべく、種々の高耐圧ダイオードが提案され、それなりの効果も期待できたが、いずれの高耐圧ダイオードも逆回復特性およびオン特性の改善の両立は困難であるという問題があった。
【００５６】
また、従来の高耐圧ダイオードは、逆回復時に素子周辺部に存在していた残留キャリアが、Ｐ型エミッタ層の端部付近に集中し、局所的にアバランシェ電流が流れて素子が破壊されるという問題があった。
【００５７】
本発明は上記事情を考慮してなされたもので、オフ時の素子周辺部の残留キャリアによる破壊を回避できる高耐圧半導体素子を提供することを目的とする。
【００５８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る高耐圧素子の第１は、
第１と第２の主面を有する第１導電型の第１の半導体層と、
前記第１の半導体層の前記第１の主面に選択的に形成された第２導電型の第２の半導体層と、
前記第１の半導体層の前記第１の主面に、前記第２の半導体層を取り囲むように、前記第２の半導体層と分離して形成された第２導電型の第３の半導体層と、
前記第１の半導体層の前記第２の主面に形成された第１導電型の第４の半導体層と、
前記第２導電型の第２の半導体層上に選択的に設けられた第１の電極と、
前記第２導電型の第３の半導体層上に選択的に設けられた第２の電極と、
前記第１導電型の第４の半導体層上に設けられた第３の電極とを具備し、
前記第２の半導体層は不純物濃度が比較的低い第１の領域と、この第１の領域の内部表面に設けられ不純物濃度が比較的高い第２の領域とを含み、前記第１の電極は前記第２の領域上に設けられこれに接続されており、
前記第３の半導体層は不純物濃度が比較的低い第３の領域と、この第３の領域の内部表面に設けられ不純物濃度が比較的高い第４の領域とを含み、前記第２の電極は前記第４の領域上に設けられこれに接続されていることを特徴とする。
【００５９】
また、本発明に係る高耐圧素子の第２は、
第１と第２の主面を有する第１導電型の第１の半導体層と、
前記第１の半導体層の前記第１の主面に選択的に形成された第２導電型の第２の半導体層と、
前記第１の半導体層の前記第１の主面に、前記第２の半導体層を取り囲むように、前記第２の半導体層と分離して形成された第２導電型の第３の半導体層と、
前記第１の半導体層の前記第２の主面に形成された第１導電型の第４の半導体層と、
前記第２導電型の第２の半導体層上に設けられた第１の電極と、
前記第２導電型の第３の半導体層上に設けられた第２の電極と、
前記第１導電型の第４の半導体層上に設けられた第３の電極と、
前記第１の電極と前記第２の電極を電気的に接続する部材と、
を具備することを特徴とする。
【００６０】
また、本発明に係る高耐圧素子の第３は、
第１と第２の主面を有する第１導電型の第１の半導体層と、
前記第１の半導体層の前記第１の主面に選択的に形成された第２導電型の第２の半導体層と、
前記第１の半導体層の前記第１の主面に、前記第２の半導体層を取り囲むように、前記第２の半導体層と分離して形成された第２導電型の第３の半導体層と、
前記第１の半導体層の前記第２の主面に形成された第１導電型の第４の半導体層と、
前記第１の半導体層の前記第１の主面に、前記第２の半導体層と前記第３の半導体層の間を埋め込みこれらを接続するように形成され、前記第２の半導体層と前記第３の半導体層の不純物濃度よりも低い不純物濃度を有する第５の半導体層と、
前記第２導電型の第２の半導体層上に設けられた第１の電極と、
前記第２導電型の第３の半導体層上に設けられた第２の電極と、
前記第１導電型の第４の半導体層上に設けられた第３の電極とを具備することを特徴とする高耐圧半導体素子。
【００６２】
【発明の実施の形態】
以下、図面を参照しながら実施形態を説明する。
【００６３】
（第１の参考例）
図１は、第１の参考例に係る高耐圧ダイオードの素子構造を示す平面図および断面図である。図１（ａ）はアノード側の平面図、図１（ｂ）はそのＡ−Ａ´断面図である。また、図２は、同高耐圧ダイオードの要部断面構造とオン状態のキャリア濃度分布を示す図である。
【００６４】
本参考例の高耐圧ダイオードは、基本素子構造として、第２の従来の高耐圧ダイオードのそれを用いたものであり、図１０、図１１と対応する部分は同じ符号を付してあり、詳細な説明は省略する。
【００６５】
本参考例では、図１に示すように、図２（ａ）の基本構造を持つ高エミッタ注入効率の第１の注入領域９（第１のエミッタ注入領域）と、図２（ｂ）の基本構造が繰り返された低エミッタ注入効率の第２の注入領域１０（第２のエミッタ注入領域）とが交互に配置されている。
【００６６】
第２の領域１０の中では寄生トランジスタが動作しないように、Ｎ++層（電流ブロッキング層）６の幅ｄ1 を例えば３μｍ以下に設定している。第２の領域１０の幅Ｗ2 は、例えば、高注入状態でのＮ− 型ベース層１内のキャリア拡散長Ｌａが１３０μｍならば、その３倍の３９０μｍより小さく選ぶとオン電圧の増加を効果的に抑制することができる。
【００６７】
本参考例によれば、第１の領域９および第２の領域１０の幅を相当な大きさに設定することができるため、第１の領域９と第２の領域１０で蓄積されるキャリア濃度分布に図２（ｃ）で示すような大きな差が生じる。
【００６８】
すなわち、第１の領域９では、第１の従来の高耐圧ダイオード（図９）と同様に、Ｎ- 型ベース層１内に多量のキャリアが蓄積され、第２の領域１０では、第２の従来の高耐圧ダイオード（図１１）と同様に、Ｎ− 型ベース層１内でのアノード側のキャリア濃度が少なくなる。その結果、電流密度が高くなっても、第１の領域９に蓄積されたキャリアにより十分に低いオン電圧が実現できる。
【００６９】
図３は、本参考例の高耐圧ダイオードでの逆回復特性を第１の従来の高耐圧ダイオード（第１の従来例）および第２の従来の高耐圧ダイオード（第２の従来例）と比較して示している。
【００７０】
図３から、本参考例によれば、第２の従来例よりも逆回復電流（アノード電流）がゼロになるまでの時間が短くなり、また、第１の従来例よりも逆回復電流のピーク値が小さくなることが分かる。これは、参考例のダイオードでは、逆回復時に第１の領域９と第２の領域１０との間で電流の２次元的な再分布が起こるからである。
【００７１】
また、キャリアライフタイムを小さくしてもオン電圧を低くできるので、逆回復の際にテイル電流が流れる時間を短くすることができ、電力損失を小さくすることができる。
【００７２】
図４は、本参考例の高耐圧ダイオードの第２の領域１０の幅Ｗ2 とＮ− 型ベース層内のキャリア拡散長Ｌａとオン電圧との関係を示す図である。図４に示すように、第２の領域の幅Ｗ2 が、高注入状態でのＮ− 型ベース層１内のキャリア拡散長Ｌａの３倍以内であれば、オン電圧の増加は見られない。したがって、オン電圧の増加を抑制するためには、Ｗ2 ／Ｌａ≦３に設定するのが望ましい。
【００７３】
図５は、本参考例のダイオードの第２の領域１０の中のアノード側パターンの例を示す図である。これらのパターンのいずれを選ぶ場合にも、第２の従来例の説明で述べたような条件を考慮して寄生トランジスタの発生を抑制することが重要である。
【００７４】
図１では、ストライプ状の第１の領域９と第２の領域１０とを交互に配置したが、領域の形状および配置パターンは種々変形することができる。図６では、第２の領域１０の中に矩形状の第１の領域９を配置している。この他、これら領域の形は図５と同様にストライプ状でも矩形状でも水玉状でもかまわない。
【００７５】
また、図１や図６では接合終端付近の電流密度を低減するために、ダイオード領域の端部には、エミッタ注入効率の低い第２の領域１０を配置したが、この配置の仕方も種々変更することができる。領域の寸法、領域を配置する場合の間隔なども、素子特性の要請によって変更することができる。
【００７６】
また、これらの例では、第１の領域９には、図２（ａ）で示すような均一なＰ+ 型アノード層２を形成したが、第１の領域９でも、図２（ｂ）で示すような基本構造を用いて、第２の領域１０よりも注入効率が高くなるように、ｄ1 、ｄ2 の寸法を設定すれば、同様の効果が得られる。
【００７７】
その際に、接合終端部付近の電流密度を低減するために、ダイオード領域の端部に配置する第２の領域１０の注入効率をダイオード領域の中央部に配置する第２の領域１０のそれよりも低く設定すれば、ダイオードの逆回復時の破壊耐量を高くすることができる。
【００７８】
その他にも、第２の領域１０の基本構造を持ち、ｄ1 、ｄ2 の寸法を種々変えて３種類以上の注入効率を持つ領域を設定し、これらの領域をそれらの寸法、形状、配置パターンを種々変えて配置しても同様の効果が得られ、さらに微妙な最適化を図ることができる。
【００７９】
（第２の参考例）
図７は、第２の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第１の参考例のそれと異なる点は、アノード側のみならず、カソード側にも第１の領域、第２の領域を設けたことにある。
【００８０】
すなわち、カソード層は、電子の注入効率が高い第１の領域としてのＮ+ 型層３1 およびこれより高濃度の領域Ｎ++型層３2 と、Ｎ++型層３2 と交互に形成され、電子の注入効率が低い第２の注入領域としてのＰ++型層（電流ブロッキング層）１１とから構成されている。
【００８１】
本参考例によれば、高注入状態でのＮ− 型ベース層１内のキャリア濃度がアノード側、カソード側共に従来より低くなるので、逆回復特性はより改善される。また、本参考例では、図７に示すように、接合終端領域のカソード側（図下側）表面には高エミッタ注入効率の第１の領域はなく、低エミッタ注入効率の第２の領域だけが配置されており、接合終端領域の電流密度を低下させ、ダイオードの逆回復時の破壊耐量を高めている。
【００８２】
なお、本参考例では、アノード側の低エミッタ注入効率の第２の領域（正孔の注入効率が低い第２の領域）は、カソード側の高エミッタ注入効率の第２の領域（電子の注入効率が低い第２の領域）と対向するように形成されているが、この位置関係は種々変更することができる。また、一方の面では第２の領域のみを形成してもよいし、ダイオード領域端部に配置する第２の領域１０の注入効率をダイオード流域の中央部に配置する第２の領域１０のそれよりも低く設定して、ダイオードの逆回復時の破壊耐量を高くすることも可能である。
【００８３】
（第３の参考例）
図８は、第３の参考例に係る逆導通型ＩＧＢＴの素子構造を断面図である。本参考例の逆導通型ＩＧＢＴは、大きく分けて、ＩＧＢＴ領域と、逆導通ダイオード領域とに分かれている。
【００８４】
まず、ＩＧＢＴ領域について説明する。Ｎ− 型ベース層１の表面に選択的にＰ型層（Ｐベース層）１２が形成され、その表面部にＮ++型層（ソース層）１３が形成されている。
【００８５】
このＮ++型層（ソース層）１３とＮ− 型ベース層１に挟まれた領域のＰ型層（Ｐベース層）１２上にゲート絶縁膜１４を介してゲート電極１５が形成されている。Ｎ++型層（ソース層）１３にかかるようにＰ型層（Ｐベース層）１２の高濃度部分が拡散形成され、ＩＧＢＴのラッチアップ動作を防止している。Ｐ型層（Ｐベース層）１２表面にはＰ++型層２2 が形成され、Ｎ++型層（ソース層）１３とともにソース電極１７にオーミック接続されている。
【００８６】
一方、Ｎ− 型ベース層１の裏面には、Ｎ型バッファ層２２が形成され、その中に選択的にＰ+ 型層（ドレイン層）１６が形成されている。Ｎ型バッファ層２２はドレイン電極１８にオーミック接続している。
【００８７】
本参考例では、Ｐ+ 型層（ドレイン層）１６の内部に第１の参考例の高耐圧ダイオードのアノード側表面に形成したのと同様の構造を採用している。すなわち、Ｐ+ 型層（ドレイン層）１６内部には、その表面部にＮ ++型層（電流ブロッキング層）６により注入効率を下げた第２の領域１０と注入効率の高い第１の領域９が形成されている。
【００８８】
本参考例では、オン状態で主な電流経路となるゲート電極１５の下に注入効率の高い第１の領域９を配置し、それ以外の部分には注入効率の低い第２の領域１０を配置することによって、余分なキャリア蓄積を避けている。
【００８９】
次に逆導通ダイオード領域について以下に説明する。
Ｎ− 型ベース層１の表面に選択的にＰ型層２1 が形成され、その表面部には注入効率を制御するための第１の領域および第２の領域が配置され、そして、これら第１、第２の領域に逆導通ダイオードのアノード電極４がオーミック接続されている。
【００９０】
また、Ｎ− 型ベース層１の裏面に形成されたＮ型バッファ層２２の表面にはＰ++型層（電流ブロッキング層）１１によりエミッタ注入効率を下げた第２の領域とエミッタ注入効率の高い第１の領域とが形成されている。これら第１、第２の領域にはＩＧＢＴのドレイン電極１８がオーミック接続している。このＩＧＢＴのドレイン電極１８は逆導通ダイオードのカソード電極として働く。
【００９１】
また、ＩＧＢＴ領域と逆導通ダイオード領域との間には、逆導通ダイオード領域の残留キャリアがＩＧＢＴ領域に拡散しないように、キャリア拡散長に比べて十分に長い隔離領域が設けられている。
【００９２】
これにより、逆導通ダイオード電流が流れた直後に、ソース電極１７とドレイン電極１８との間に印加される電圧の極性が反転しても、ＩＧＢＴのソース電極１７から排出されるリーク電流を十分に低くできる。
【００９３】
隔離領域での耐圧低下を防止するために、Ｐ− 型層（リサーフ層）２０を形成して電界を緩和している。また、接合終端領域にも同じ理由でＰ- 型層（リサーフ）２０を形成して高耐圧を実現している。なお、Ｎ++型層２１は空乏層の伸びを止めるためのチャネルストッパ層である。
【００９４】
本参考例によれば、ＩＧＢＴ領域ではドレイン層からの正孔の注入が抑えられることにより、ドレイン電極１８近傍のキャリア蓄積が低減されてターンオフ特性が改善される。
【００９５】
また、逆導通ダイオード領域ではアノード側、カソード側の注入効率を第１の領域および第２の領域により自由に決められるので、ダイオード特性をＩＧＢＴ特性とは独立して設定することができる。
【００９６】
一般に、半導体素子のキャリアライフタイムを制御する電子線照射などの方法では、ＩＧＢＴ領域と逆導通ダイオード領域のキャリアライフタイムを別々に制御することは困難なので、注入効率をパターンで決められる本発明の方法は複合化素子のそれぞれの素子の特性を独立に最適化できるという意味で非常に有効な方法である。
【００９７】
第１〜第３の参考例では、第２の領域を構成する基本構造として、図２（ｂ）の構造を用いてきたが、これに代えて図１５、図１７の構造やそれらを変形した構造を用いても同様の効果が得られる。
【００９８】
また、これらの参考例の構造に重金属拡散、電子線照射、プロトンやヘリウム照射などを組み合わせて素子内部のキャリアライフタイムを変化させて、さらに特性を向上させることも可能である。
【００９９】
また、逆導通ＩＧＢＴに適用した参考例で示したように、参考例のエミッタ構造（ダイオードのアノード構造）を種々の半導体素子のエミッタに適用すれば、ターンオフ損失（逆回復特性）とオン電圧のトレードオフを改善することができる。
【０１００】
（第４の参考例）
図１８は、本発明の第４の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。なお、図６８の高耐圧ダイオードと対応する部分には図６８と同一符号を付してあり、詳細な説明は省略する。
【０１０１】
本参考例の特徴は、Ｐ型エミッタ層４２の端部（破線）よりも内側にＮ+ 型エミッタ層４３の端部が形成されていることにある。また、Ｎ+ 型エミッタ層４３の端部の外側に形成されているＮ型バッファ層４４は、逆電圧印加時に空乏層がカソード電極５０に達する（パンチスルー）のを防いでいる。
【０１０２】
このような素子構造であれば、電流密度が高い順方向通電時にはカソード側からの電子注入は主にＮ+ 型エミッタ層４３からしかおこらないため、Ｐ型エミッタ層４２の端部のＤ点付近のキャリア密度は低くなる。
【０１０３】
したがって、逆回復時にＤ点付近が最高電界点となっても、キャリア集中による局所的なアバランシェ電流で素子が破壊されるという問題は生じない。なお、Ｎ+ 型エミッタ層４３の端部とＰ型エミッタ層４２の端部とが一致していても良い。
【０１０４】
（第５の参考例）
図１９は、第５の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第４の参考例のそれと異なる点は、Ｐ−−型リサーフ層４６の代わりに、Ｐ型ガードリング層５２を用いて、高耐圧特性を持たせていることにある。本参考例でも、Ｐ型エミッタ層４２の端部のＤ点付近のキャリア密度が低くなるので、先の参考例と同様の効果が得られる。
【０１０５】
（第６の参考例）
図２０は、第６の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第４の参考例のそれと異なる点は、Ｎ型バッファ層４４がないことにある。パンチスルーの心配のない厚いＮ− 型層（基板）４１を用いれば、このような構造の高耐圧ダイオードを問題なく実現できる。
【０１０６】
（第７の参考例）
図２１は、第７の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第６の参考例のそれと異なる点は、Ｐ−−型リサーフ層４６の代わりに、Ｐ型ガードリング層５２を用いて、高耐圧特性を持たせていることにある。この参考例でも、Ｐ型エミッタ層４２の端部Ｄ点付近のキャリア密度が低くなるので、先の参考例と同様な効果が得られる。
【０１０７】
（第８の参考例）
図２２は、第８の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第４の実施形態のそれと異なる点は、Ｎ型バッファ層４４の代わりに、絶縁膜４８を用いてパンチスルーを防いでいることである。本参考例でも、Ｐ型エミッタ層４２の端部のＤ点付近のキャリア密度が低くなるので、先の参考例と同様な効果が得られる。
【０１０８】
（第９の参考例）
図２３は、第９の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第５の参考例のそれと異なる点は、Ｐ−−型リサーフ層４６の代わりに、Ｐ型ガードリング層５２を用いて高耐圧特性を持たせている。本参考例でも、Ｐ型エミッタ層４２の端部のＤ点付近のキャリア密度が低くなるので、先の参考例と同様な効果が得られる。
【０１０９】
（第１０の参考例）
図２４は、第１０の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の特徴は、第１のＰ型エミッタ層４２とＰ−−型リサーフ層４６の間、つまり、第１のＰ− 型エミッタ層４２の周りに低濃度の第２のＰ− 型エミッタ層５３を設けたことにある。
【０１１０】
ここで、第２のＰ− 型エミッタ層５３は逆電圧印加時に完全空乏化しない範囲で濃度を低く抑えて注入効率を下げている。ここがＰ−−型リサーフ層４６層とは根本的に違う。
【０１１１】
このような素子構造であれば、Ｐ− 型エミッタ層５３のキャリア注入が小さくなるため、順方向通電時にＤ点付近のキャリア密度が低くなっている。したがって、逆回復時にＤ点付近が最高電界点となっても、キャリア集中による局所的なアバランシェ電流で素子が破壊されるという問題は生じない。
【０１１２】
（第１１の参考例）
図２５は、第１１の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第１０の参考例のそれと異なる点は、Ｐ−−型リサーフ層４６の代わりに、Ｐ型ガードリング層５２を用いて、高耐圧特性を持たせていることにある。本参考例でも、Ｐ型エミッタ層４２の端部のＤ点付近のキャリア密度が低くなるので、先の参考例と同様の効果が得られる。
【０１１３】
（第１２の参考例）
図２６は、第１２の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の特徴は、Ｐ型エミッタ層４２内の端部付近に電子排出用のＮ+ 層５４が形成されていることにある。
【０１１４】
このよう素子構造であれば、順方向通電時にＤ点付近の電子がＮ+ 層５４から素子外に排出されるため、この端部付近のキャリア密度が低くなる。したがって、逆回復時にＤ点付近が最高電界点となっても、キャリア集中による局所的なアバランシェ電流で素子が破壊されるという問題は生じない。
【０１１５】
（第１３の参考例）
図２７は、第１３の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例の高耐圧ダイオードが第１２の参考例のそれと異なる点は、Ｐ−−型リサーフ層４６の代わりに、Ｐ型ガードリング層５２を用いて、高耐圧特性を持たせていることにある。本参考例でも、Ｐ型エミッタ層４２の端部付近のＤ点付近のキャリア密度が低くなるので、先の参考例と同様の効果が得られる。
【０１１６】
（第１４の参考例）
図２８は、第１４の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例は第１の参考例と第１０の参考例とを組み合わせ例である。すなわち、本参考例の高耐圧ダイオードは、図１の高耐圧ダイオードにおいて、Ｐ型エミッタ層２1 の周りにそれに接するように低濃度の別のＰ型エミッタ層５３を形成した構成になっている。
【０１１７】
ここで、第１０の参考例と同様に、Ｐ− 型エミッタ層５３は逆電圧印加時に完全空乏化しない範囲で濃度を低く抑えて注入効率を下げている。本参考例によれば、第１の参考例の効果の他に、Ｐ− 型エミッタ層５３を設けたことにより破壊耐量が高くなるという効果が得られる。
【０１１８】
（第１５の参考例）
図２９は、第１５の参考例に係る高耐圧ダイオードの素子構造を示す断面図である。本参考例は第１の参考例と第４の参考例とを組み合わせた例である。すなわち、本参考例の高耐圧ダイオードは、図１の高耐圧ダイオードにおいて、Ｐ型エミッタ層２1 の端部よりも内側にＮ型エミッタ層３の端部が位置するようにしたものである。なお、上記２つの端部の位置が一致していても良い。
【０１１９】
本参考例によれば、第１の参考例の効果に他に以下の効果が得られる。すなわち、Ｐ型エミッタ層２1 の端部付近が最高電界点となっても、キャリア集中が起こらないので、破壊耐量が向上するという効果が得られる。
【０１２０】
（第１６の参考例）
図３０は、第１６の参考例に係わる高耐圧ダイオードの断面図である。この例では高耐圧特性を持たせるために、逆電圧印加時に完全空乏化するように設計された電界緩和用のＰ−−型リサーフ層４６を設けている。この構造の特徴は、Ｐ型エミッタ層４２とＰ−−型リサーフ層４６の間に、低注入効率のＰ− 型エミッタ層５３を設け、かつアノード電極４９をＰ型エミッタ層４２のみにコンタクトさせて、Ｐ− 型エミッタ層５３にはコンタクトさせていないことである。
【０１２１】
この構造においては、Ｐ− 型エミッタ層５３の低濃度化によるキャリア注入の低下とともに、このＰ− 型エミッタ層５３の横方向抵抗５７のためＤ点付近でのキャリア注入が制限されるという２重の効果によって、順方向通電時にＤ点付近のキャリア密度が低くなっている。このため逆回復時にＤ点が最高電界点となってもキャリアの集中が起こらず破壊に対して強い構造となる。
【０１２２】
以上のようにしてこの参考例によれば、良好な順方向特性を維持しながら、破壊耐量の向上が可能となる。
【０１２３】
図３１は、本参考例の第１の変形例の高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記参考例と同じである。
【０１２４】
図３２は、本参考例の第２の変形例に係わる高耐圧ダイオードの素子構造を示す断面図である。この変形例ではＰ− 型エミッタ層５３がＰ型エミッタ層４２を取り囲むように形成してある。この場合でも図３０と同じ効果が得られる。
【０１２５】
図３３は、本参考例の第３の変形例の高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記第２の変形例と同じである。
【０１２６】
（第１７の参考例）
図３４は、第１７の参考例に係わる高耐圧ダイオードの断面図である。この例では高耐圧特性を持たせるために、電界緩和用のＰ−−型リサーフ層４６を設けている。この構造の特徴は、Ｐ型エミッタ層４２内の周辺部表面に注入効率調整用のＮ型層５６を設け、かつアノード電極４９をＰ型エミッタ層４２のみにコンタクトさせていることである。
【０１２７】
この構造においては、注入効率調整用Ｎ型層５６の拡散深さを調整することにより、Ｎ型層５６直下のＰ型エミッタ層４２の不純物量を調整できるため、キャリア注入効率の低下が可能となる。
【０１２８】
またこの場合も、上記効果に加えＰ型エミッタ層４２の横方向抵抗５７によりＤ点付近でのキャリア注入が制限されるという２重の効果により、順方向通電時にＤ点付近のキャリア密度が低くなっている。このため逆回復時にＤ点が最高電界点となってもキャリアの集中がおこらず破壊に対して強い構造となる。なお、このＮ型層５６は複数個並べて配置されていても構わない。
【０１２９】
図３５は、本参考例の変形例の高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記参考例と同じである。
【０１３０】
（第１８の参考例）
図３６は、第１８の参考例に係わる高耐圧ダイオードの断面図である。この例では高耐圧特性を持たせるために、電界緩和用のＰ−−型リサーフ層４６を設けている。この構造の特徴は、Ｐ型エミッタ層４２内の周辺部表面をＲＩＥなどのプロセスにより一定量除去し、かつアノード電極４９をＰ型エミッタ層４２のみにコンタクトさせていることである。
【０１３１】
この構造においては、表面除去部の深さを調整することにより、除去部直下のＰ型エミッタ層４２の不純物量を調整できるため、キャリア注入効率の低下が可能となる。またこの場合も、上記効果に加えＰ型エミッタ層４２の横方向抵抗５７によりＤ点付近でのキャリア注入が制限されるという２重の効果により、順方向通電時にＤ点付近のキャリア密度が低くなっている。このため逆回復時にＤ点が最高電界点となってもキャリアの集中がおこらず破壊に対して強い構造となる。
【０１３２】
図３７は、本参考例の変形例の高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記参考例と同じである。
【０１３３】
（第１の実施形態）
図３８は、本発明の第１の実施形態に係わる高耐圧ダイオードの断面図である。この例では高耐圧特性を持たせるために、電界緩和用のＰ−−型リサーフ層４６を設けている。この構造の特徴は、素子周辺部のＰ型エミッタ層４２1 を分離し、かつアノード電極４９も分離してフィールドプレート電極５８を設けたことである。この構造においては、分離したことにより素子周辺部のＰ型エミッタ層４２1 からはキャリア注入が起こらないため、順方向時にＤ点付近のキャリア密度が抑えられる。このため逆回復時にＤ点が最高電界点になってもキャリアの集中が起こらず破壊に対して強い構造となる。なお分離したことによってＥ点の電界は強くなるが、この分離距離が短ければ影響のない範囲に抑えることができる。
【０１３４】
図３９は、本実施形態の変形例の高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記実施形態と同じである。
【０１３５】
（第２の実施形態）
図４０は、本発明の第２の実施形態に係わる高耐圧ダイオードの断面図である。この例では高耐圧特性を持たせるために、電界緩和用のＰ−−型リサーフ層４６を設けている。
この構造の特徴は、図３８で分離したアノード電極４９とフィールドプレート電極５８を高抵抗膜（ポリシリコン膜等）５９で接続したことである。この構造においては、高抵抗膜５９によってフィールドプレート電極５８の電位がアノード電極４９と同電位に固定されるためＥ点での電界強度が低下する。また、高抵抗膜５９があることによって素子周辺部のＰ型エミッタ層４２1 からはキャリア注入が起こらないため、順方向時にＤ点付近のキャリア密度が抑えられる。このため逆回復時にＤ点が最高電界点になってもキャリアの集中が起こらず破壊に対して強い構造となる。
【０１３６】
この構造の特徴は、図３８で分離したアノード電極４９とフィールドプレート電極５８を高抵抗膜（ポリシリコン膜等）５９で接続したことである。この構造においては、高抵抗膜５９によってフィールドプレート電極５８の電位がアノード電極４９と同電位に固定されるためＥ点での電界強度が低下する。また、高抵抗膜５９があることによって素子周辺部のＰ型エミッタ層４２1 からはキャリア注入が起こらないため、順方向時にＤ点付近のキャリア密度が抑えられる。このため逆回復時にＤ点が最高電界点になってもキャリアの集中が起こらず破壊に対して強い構造となる。
【０１３７】
図４１は、本実施形態の変形例の高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記実施形態と同じである。
【０１３８】
（第１９の参考例）
図４２は、第１９の参考例に係わる高耐圧ダイオードの断面図である。この例では高耐圧特性を持たせるために、電界緩和用のＰ−−型リサーフ層４６を設けている。
【０１３９】
この構造の特徴は、Ｐ型エミッタ層４２の端部（波線で示す）よりも内側にＮ+ 型エミッタ層４３の端部が形成されていることである。その外側に形成されているＮ型バッファ層４４は逆電圧印加時に空乏層がカソード電極５０に達する（パンチスルー）のを防いでいる。またＮ+ 型エミッタ層４３はＮ型バッファ層４３よりも深く形成されている。
【０１４０】
この構造においては、Ｎ+ 型エミッタ層４３の端部がＰ型エミッタ層４２の端部よりも内側に設定され、かつ深く形成されている。これにより、主電流がＮ−型基板４１を横切って流れる距離および電流広がりを小さくでき、点Ｄの直下付近のＮ− 型基板４１の厚みが大きく採れる。従って点Ｄ付近では、逆回復時に空乏層が大きく広がるので電界強度が低くなり、Ｎ型バッファ層４４によるキャリア注入量の低減との二重の効果により、高い破壊耐量が実現される。
【０１４１】
図４３は、本参考例の第１の変形例に係わる高耐圧ダイオードの断面図である。この変形例では、Ｐ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、上記参考例と同じである。
【０１４２】
図４４は、本参考例の第２の変形例に係わる高耐圧ダイオードの構成を示す断面図である。図４２と基本的には変わらないが、この例ではＮ型バッファ層４４が省略されている。パンチスルーの心配がない厚い基板であれば、この構造が可能である。
【０１４３】
図４５は、本参考例の第３の変形例に係わる高耐圧ダイオードの右半分の断面図である。この変形例では、第２の変形例のＰ−−型リサーフ層４６の代わりに電界緩和のためのＰ型ガードリング層５２が設けられている以外は、第２の変形例と同じである。
【０１４４】
上記実施形態１，２、参考例１乃至１９は、高耐圧ダイオードの素子構造を改良して逆回復時における破壊を防止するものであった。これから説明する実施形態或いは参考例は、素子内部の周辺で残留キャリアによる破壊が生じる前に、その破壊の前兆を検出できる端子を備えた高耐圧ダイオードに関するものである。本発明の骨子は、高耐圧ダイオードのＰ型エミッタ層周辺部の電位が電流集中により上昇するのを検出し、これをＩＧＢＴなどの主素子のゲート回路にフィードバックすることにより、逆回復の速さを制御し、破壊を防止することにある。このために、素子周辺部のＰ型エミッタ層上にアノード電極と分離した検出端子が具備される。
【０１４５】
（第２０の参考例）
図４６は、第２０の参考例の高耐圧ダイオードの断面図である。この参考例では、高耐圧特性を持たせるために、逆電圧印加時に完全空乏化するように設計された電界緩和用Ｐ−−型リサーフ層４６が設けられている。
【０１４６】
この構造における特徴は、Ｐ型エミッタ層４２の端部にアノード電極４９とは独立した検出電極６０を設けていることである。この構造においては、逆回復時に電流集中が点Ｄ付近で起きると、集中した電流でＰ型エミッタ層４２の横方向抵抗５７とで発生する電圧降下を検出端子６０で検出することができ、電流集中が起こったことがわかる。この信号を後述する使用法のように利用すれば、電流集中を回避しダイオードの破壊が防止できる。
【０１４７】
なお通常、静耐圧を向上するためにＰ−−型リサーフ層４６上にある電極（フィールドプレート電極）にはアノード電位を与えるが、この参考例では検出電極６０とアノード電極４９の電位差が大きくは違わない場合を考えており、検出電極６０の電位で代用している。
【０１４８】
図４７は、本参考例のダイオードの使用例を示す回路図である。一般的には、本発明のダイオードはインバータに利用されるが、説明の簡略化のために図示したチョッパ回路で説明する。ダイオード７１と負荷インダクタンス６９に循環電流７４が流れている状態で、主素子７０をオンすることによってダイオード７１の逆回復が始まる。
【０１４９】
このときダイオード７１のＰ型エミッタ層４２端部で電流集中が起こると、前述のメカニズムで検出端子の電位が上昇する。この電位を検出し、絶縁増幅器７２を介して主素子７０のゲート回路７３にフィードバックして主素子のターンオンを止めてやれば電流集中によるダイオード７１の破壊を防止することができる。
【０１５０】
さらに、電流集中が起きたときには、その程度（検出電極電位）に応じて主素子７０のゲート電圧を連続的に変化させるようにシーケンスを組めば、逆回復の速さを制御し、装置の動作は止めずにすませることもできる。
【０１５１】
図４８は、本参考例の変形例の高耐圧ダイオードの断面図である。この例では、電界緩和のためにＰ型ガードリング層５２が設けられている以外は図４６と同じである。
【０１５２】
（第２１の参考例）
図４９は、第２１の参考例の高耐圧ダイオードの断面図である。この構造における特徴はＰ型エミッタ層４２とＰ−−型リサーフ層４６の間に、逆電圧印加時に完全空乏化しないように設計されたＰ− 型エミッタ層５３が設けられていることであり、それ以外は図４６と同じである。この構造においては、Ｐ− 型エミッタ層５３の横方向抵抗５７が大きいため電流集中の検出が容易に行える。
【０１５３】
（第２２の参考例）
図５０は、第２２の参考例の高耐圧ダイオードの断面図である。この構造における特徴はＰ型エミッタ層４２内の周辺部表面に横方向抵抗５７調整用のＮ型層５６が設けられていることであり、それ以外は図４６と同じである。この構造においては、Ｎ型層５６の拡散深さを調整することにより、除去部直下のＰ型エミッタ層４２の横方向抵抗５７を調整できるため、電流集中の検出感度が調整できる。
【０１５４】
（第２３の参考例）
図５１は、第２３の参考例の高耐圧ダイオードの断面図である。この構造における特徴は、Ｐ型エミッタ層４２内の周辺部表面がＲＩＥなどによりに一定量除去されていることであり、それ以外は図４６と同じである。この構造においては、除去部の深さを調整することにより、除去部直下のＰ型エミッタ層４２の横方向抵抗５７を調整できるため、電流集中の検出感度が調整できる。
【０１５５】
（第３の実施形態）
図５２は、本発明の第３の実施形態の高耐圧ダイオードの断面図である。この構造における特徴は、Ｐ型エミッタ層４２とＰ型層６５の間に、Ｐ− 型エミッタ層５３が設けられていることであり、それ以外は図４６と同じである。この構造においては、このＰ− 型エミッタ層５３の横方向抵抗５７が大きいため、電流集中の検出が容易に行える。
【０１５６】
（第４の実施形態）
図５３は、本発明の第４の実施形態の高耐圧ダイオードの断面図である。この構造における特徴は、Ｐ型エミッタ層４２とＰ型層６５を完全分離し、抵抗性膜６７を介して電気的に接続することであり、それ以外は図４６と同じである。この構造においては、この抵抗性膜６７の抵抗により、電流集中の検出が容易に行える。
【０１５７】
実施形態３，４、参考例２０から２３までは、検出電極６０をフィールドプレート電極として用いる場合について述べたが、これ以降は、アノード電極４９をフィールドプレート電極として用いる場合について述べる。
【０１５８】
（第２４の参考例）
図５４は、本発明の第２４の参考例の高耐圧ダイオードの平面図であり、図中のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図を図５５および図５６にそれぞれ示す。この構造における特徴は、第２の絶縁膜６３で検出電極６０を覆うことによりアノード電極４９をフィールドプレート電極として利用し、検出電極６０の電位を観測するために第２のアノード電極６１を１部開口していることであり、それ以外は図４６と同じである。なお、参照番号６４は検出電極６０の電位を測定するための取り出し電極である。
【０１５９】
（第２５の参考例）
図５７、５８は、第２５の参考例の高耐圧ダイオードの断面図であり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図にそれぞれ相当する。この構造における特徴は、第２の絶縁膜６３で検出電極６０を覆うことによりアノード電極４９をフィールドプレート電極として利用し、検出電極６０の電位を観測するために第２のアノード電極６１を１部開口していることであり、それ以外は図４９と同じである。
【０１６０】
（第２６の参考例）
図５９、６０は、第２６の参考例の高耐圧ダイオードの断面図であり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図にそれぞれ相当する。この構造における特徴は、第２の絶縁膜６３で検出電極６０を覆うことによりアノード電極４９をフィールドプレート電極として利用し、検出電極６０の電位を観測するために第２のアノード電極６１を１部開口していることであり、それ以外は図５０と同じである。
【０１６１】
（第２７の参考例）
図６１、６２は、第２７の参考例の高耐圧ダイオードの断面図であり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図にそれぞれ相当する。この構造における特徴は、第２の絶縁膜６３で検出電極６０を覆うことによりアノード電極４９をフィールドプレート電極として利用し、検出電極６０の電位を観測するために第２のアノード電極６１を１部開口していることであり、それ以外は図５１と同じである。
【０１６２】
（第５の実施形態）
図６３、６４は、本発明の第５の実施形態の高耐圧ダイオードの断面図であり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図にそれぞれ相当する。この構造における特徴は、第２の絶縁膜６３で検出電極６０を覆うことによりアノード電極４９をフィールドプレート電極として利用し、検出電極６０の電位を観測するために第２のアノード電極６１を１部開口していることであり、それ以外は図５２と同じである。
【０１６３】
（第６の実施形態）
図６５、６６は、第６の実施形態の高耐圧ダイオードの断面図であり、図５４のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図にそれぞれ相当する。この構造における特徴は、第２の絶縁膜６３で検出電極６０を覆うことによりアノード電極４９をフィールドプレート電極として利用し、検出電極６０の電位を観測するために第２のアノード電極６１を１部開口していることであり、それ以外は図５３と同じである。
【０１６４】
（第２８の参考例）
図６７は、第２８の参考例の高耐圧ダイオードの平面図である。この構造における特徴は検出電極６０を分割し、それぞれの電位を測定できるようにしていることである。この構造においては、局所的な電流集中が起きた場合にも感度よく検出できるという利点がある。多くの場合電流集中はコーナー部分で生じるため、実際に検出に使用する箇所はコーナー部の４カ所だけとすることもできる。
【０１６５】
なお、本発明は上述した実施形態に限定されるものではない。例えば、上記実施形態では、主として高耐圧ダイオードの場合について説明したが、本発明は、該素子と同様のダイオード構造を有するサイリスタやバイポーラパワートランジスタやＩＧＢＴ等の他の高耐圧半導体素子にも適用できる。
【０１６６】
また、上記実施形態では、第１導電型をＮ型、第２導電型をＰ型とした場合の実施形態であるが、第１導電型をＰ型、第２導電型をＮ型としても良い。
【０１６７】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１６８】
【発明の効果】
以上詳述したように、本発明によれば、第２導電型エミッタ層を分離したので素子周辺部の第２導電型エミッタ層からはキャリア注入が起こらない。このため、順方向時にエミッタ層外周過度部付近のキャリア密度が抑えられ、逆回復時に前記角部が最高電界点になってもキャリアの集中が起こらず破壊に対して強い構造となる。
【図面の簡単な説明】
【図１】 第１の参考例に係る高耐圧ダイオードの平面図およびそのＡ−Ａ´断面図
【図２】 図１の高耐圧ダイオードの要部断面構造とオン状態のキャリア濃度分布を示す図
【図３】 図１の高耐圧ダイオードの逆回復特性を第１の従来の高耐圧ダイオードおよび第２の従来の高耐圧ダイオードと比較して示す図
【図４】 図１の高耐圧ダイオードの第２の領域の幅とＮ− 型ベース層内のキャリア拡散長とオン電圧との関係を示す特性図
【図５】 図１の高耐圧ダイオードの第２の領域のアノード側パターンの例を示す平面図
【図６】 図１の高耐圧ダイオードの第１の領域および第２の領域の他の配置パターンを示す平面図
【図７】 第２の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図８】 第３の参考例に係る逆導通型ＩＧＢＴの素子構造を断面図
【図９】 第１の従来の高耐圧ダイオードの要部構造ならびに同素子内の不純物濃度分布およびオン状態のキャリア濃度分布を示す図
【図１０】 第２の従来の高耐圧ダイオードの平面図およびそのＡ−Ａ´断面図
【図１１】 図１０の高耐圧ダイオードの基本構成部分ならびに同素子内の不純物濃度分布およびオン状態でのキャリア濃度分布を示す図
【図１２】 第２の従来の高耐圧ダイオードの逆回復特性を第１の従来の高耐圧ダイオードと比較して示す図
【図１３】 図１０の高耐圧ダイオードの寄生トランジスタ効果を説明するための図
【図１４】 図１０の高耐圧ダイオードの寄生トランジスタ効果を抑制するために望ましいシート抵抗およびＮ++型層の幅の範囲を説明するための図
【図１５】 第３の従来の高耐圧ダイオードの要部断面図と同素子内のオン状態のキャリア濃度分布を示す図
【図１６】 図１５の高耐圧ダイオードの逆方向印加電圧とリーク電流電流との関係をｄ1 をパラメータとして示す図
【図１７】 第４の従来の高耐圧ダイオードの要部断面図と同素子内のオン状態のキャリア濃度分布を示す図
【図１８】 第４の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図１９】 第５の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２０】 第６の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２１】 第７の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２２】 第８の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２３】 第９の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２４】 第１０の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２５】 第１１の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２６】 第１２の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２７】 第１３の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２８】 第１４の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図２９】 第１５の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図３０】 第１６の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図３１】 第１６の参考例の第１の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図３２】 第１６の参考例の第２の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図３３】 第１６の参考例の第３の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図３４】 第１７の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図３５】 第１７の参考例の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図３６】 第１８の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図３７】 第１８の参考例の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図３８】 本発明の第１の実施形態に係る高耐圧ダイオードの素子構造を示す断面図
【図３９】 本発明の第１の実施形態の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図４０】 本発明の第２の実施形態に係る高耐圧ダイオードの素子構造を示す断面図
【図４１】 本発明の第２の実施形態の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図４２】 第１９の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図４３】 第１９の参考例の第１の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図４４】 第１９の参考例の第２の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図４５】 第１９の参考例の第３の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図４６】 第２０の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図４７】 高耐圧ダイオードの使用例を示す回路図
【図４８】 第２０の参考例の変形例に係る高耐圧ダイオードの素子構造を示す断面図
【図４９】 第２１の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図５０】 第２２の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図５１】 第２３の参考例に係る高耐圧ダイオードの素子構造を示す断面図
【図５２】 本発明の第３の実施形態に係る高耐圧ダイオードの素子構造を示す断面図
【図５３】 本発明の第４の実施形態に係る高耐圧ダイオードの素子構造を示す断面図
【図５４】 第２４の参考例に係る高耐圧ダイオードの平面図
【図５５】 図５４のＡ−Ａ’線に沿った断面図
【図５６】 図５４のＢ−Ｂ’線に沿った断面図
【図５７】 第２５の参考例に係る高耐圧ダイオードの素子構造を示す図で、図５４のＡ−Ａ’線の沿った断面に相当する断面図
【図５８】 第２５の参考例に係る高耐圧ダイオードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿った断面に相当する断面図
【図５９】 第２６の参考例に係る高耐圧ダイオードの素子構造を示す図で、図５４のＡ−Ａ’線の沿った断面に相当する断面図
【図６０】 第２６の参考例に係る高耐圧ダイオードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿った断面に相当する断面図
【図６１】 第２７の参考例に係る高耐圧ダイオードの素子構造を示す図で、図５４のＡ−Ａ’線の沿った断面に相当する断面図
【図６２】 第２７の参考例に係る高耐圧ダイオードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿った断面に相当する断面図
【図６３】 本発明の第５の実施形態に係る高耐圧ダイオードの素子構造を示す図で、図５４のＡ−Ａ’線の沿った断面に相当する断面図
【図６４】 本発明の第５の実施形態に係る高耐圧ダイオードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿った断面に相当する断面図
【図６５】 第６の実施形態に係る高耐圧ダイオードの素子構造を示す図で、図５４のＡ−Ａ’線の沿った断面に相当する断面図
【図６６】 第６の実施形態に係る高耐圧ダイオードの素子構造を示す図で、図５４のＢ−Ｂ’線の沿った断面に相当する断面図
【図６７】 第２８の参考例に係る高耐圧ダイオードの平面図
【図６８】 従来の他の高耐圧ダイオードの素子構造を示す断面図
【符号の説明】
１…Ｎ− 型ベース層
２…Ｐ+ 型エミッタ層（Ｐ+ 型アノード層）
２1 …Ｐ+ 型層（Ｐ+ 型エミッタ層）
２2 …Ｐ++層（コンタクト層）
２3 …Ｐ− 型エミッタ層（Ｐ− 型アノード層）
３…Ｎ+ 型カソード層
３1 …Ｎ+ 型層
３2 …Ｎ++型層（コンタクト層）
４…アノード電極
５…カソード電極
６…Ｎ++型層（電流ブロッキング層）
７…酸化膜
８…ショットキーコンタクト
９…第１の領域（第１のエミッタ注入領域）
１０…第２の領域（第２のエミッタ注入領域）
１１…Ｐ++型層（電流ブロッキング層）
１２…Ｐ型層
１３…Ｎ++型層（ソース層）
１４…ゲート絶縁膜
１５…ゲート電極
１６…Ｐ+ 型層（ドレイン層）
１７…ソース電極
１８…ドレイン電極
１９…電極
２０…Ｐ− 型層（リサーフ層）
２１…Ｎ++型層（チャネルストッパ層）
２２…Ｎ型バッファ層
２３…Ｎ++型層（コンタクト層）
４１…Ｎ− 型基板
４２…Ｐ型エミッタ層
４３…Ｎ+ 型エミッタ層
４４…Ｎ型バッファ層
４５…Ｐ+ 型コンタクト層
４６…Ｐ−−型リサーフ層
４７…Ｎ+ 型ストッパー層
４８…絶縁膜
４９…アノード電極
５０…カソード電極
５１…ストッパー電極
５２…Ｐ型ガードリング層
５３…第２のＰ− 型エミッタ層
５４…電子排出用Ｎ+ 型層
５５…キャリア（電子）の流れ
Claims (7)
- 第１と第２の主面を有する第１導電型の第１の半導体層と、
前記第１の半導体層の前記第１の主面に選択的に形成された第２導電型の第２の半導体層と、
前記第１の半導体層の前記第１の主面に、前記第２の半導体層を取り囲むように、前記第２の半導体層と分離して形成された第２導電型の第３の半導体層と、
前記第１の半導体層の前記第２の主面に形成された第１導電型の第４の半導体層と、
前記第２導電型の第２の半導体層上に選択的に設けられた第１の電極と、
前記第２導電型の第３の半導体層上に選択的に設けられた第２の電極と、
前記第１導電型の第４の半導体層上に設けられた第３の電極とを具備し、
前記第２の半導体層は不純物濃度が比較的低い第１の領域と、この第１の領域の内部表面に設けられ不純物濃度が比較的高い第２の領域とを含み、前記第１の電極は前記第２の領域上に設けられこれに接続されており、
前記第３の半導体層は不純物濃度が比較的低い第３の領域と、この第３の領域の内部表面に設けられ不純物濃度が比較的高い第４の領域とを含み、前記第２の電極は前記第４の領域上に設けられこれに接続されていることを特徴とする高耐圧半導体素子。 - 第１と第２の主面を有する第１導電型の第１の半導体層と、
前記第１の半導体層の前記第１の主面に選択的に形成された第２導電型の第２の半導体層と、
前記第１の半導体層の前記第１の主面に、前記第２の半導体層を取り囲むように、前記第２の半導体層と分離して形成された第２導電型の第３の半導体層と、
前記第１の半導体層の前記第２の主面に形成された第１導電型の第４の半導体層と、
前記第２導電型の第２の半導体層上に設けられた第１の電極と、
前記第２導電型の第３の半導体層上に設けられた第２の電極と、
前記第１導電型の第４の半導体層上に設けられた第３の電極と、
前記第１の電極と前記第２の電極を電気的に接続する部材と、
を具備することを特徴とする高耐圧半導体素子。 - 第１と第２の主面を有する第１導電型の第１の半導体層と、
前記第１の半導体層の前記第１の主面に選択的に形成された第２導電型の第２の半導体層と、
前記第１の半導体層の前記第１の主面に、前記第２の半導体層を取り囲むように、前記第２の半導体層と分離して形成された第２導電型の第３の半導体層と、
前記第１の半導体層の前記第２の主面に形成された第１導電型の第４の半導体層と、
前記第１の半導体層の前記第１の主面に、前記第２の半導体層と前記第３の半導体層の間を埋め込み、これらを接続するように形成され、前記第２の半導体層と前記第３の半導体層の不純物濃度よりも低い不純物濃度を有する第５の半導体層と、
前記第２導電型の第２の半導体層上に設けられた第１の電極と、
前記第２導電型の第３の半導体層上に設けられた第２の電極と、
前記第１導電型の第４の半導体層上に設けられた第３の電極とを具備することを特徴とする高耐圧半導体素子。 - 前記第２導電型の第３の半導体層を取り囲むように、これと離間して形成された第６の半導体層を更に具備することを特徴とする請求項１または２に記載の高耐圧半導体素子。
- 前記第６の半導体層はガードリング層であることを特徴とする請求項４に記載の高耐圧半導体素子。
- 前記第２導電型の第３の半導体層を取り囲むように、これと接続して形成され、前記第３の半導体層の不純物濃度よりも低い不純物濃度を有しリサーフとして機能する第７の半導体層を更に具備することを特徴とする請求項１乃至３のいずれかに記載の高耐圧半導体素子。
- 前記第２の電極は、フィールドプレート電極であることを特徴とする請求項１乃至６のいずれかに記載の高耐圧半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003002319A JP4031371B2 (ja) | 1995-03-15 | 2003-01-08 | 高耐圧半導体素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-83434 | 1995-03-15 | ||
| JP8343495 | 1995-03-15 | ||
| JP2003002319A JP4031371B2 (ja) | 1995-03-15 | 2003-01-08 | 高耐圧半導体素子 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5503096A Division JP3447884B2 (ja) | 1995-03-15 | 1996-03-12 | 高耐圧半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003224282A JP2003224282A (ja) | 2003-08-08 |
| JP4031371B2 true JP4031371B2 (ja) | 2008-01-09 |
Family
ID=27758918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003002319A Expired - Lifetime JP4031371B2 (ja) | 1995-03-15 | 2003-01-08 | 高耐圧半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4031371B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4264316B2 (ja) * | 2003-09-01 | 2009-05-13 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
| JP4889072B2 (ja) * | 2003-12-19 | 2012-02-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| JP2012069579A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 逆通電型の絶縁ゲート型バイポーラトランジスタ |
| DE112012006215B4 (de) | 2012-04-13 | 2020-09-10 | Mitsubishi Electric Corp. | Diode |
| JP2024154236A (ja) * | 2023-04-18 | 2024-10-30 | 株式会社デンソー | 半導体装置とその製造方法 |
-
2003
- 2003-01-08 JP JP2003002319A patent/JP4031371B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003224282A (ja) | 2003-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3447884B2 (ja) | 高耐圧半導体素子 | |
| JP3321185B2 (ja) | 高耐圧半導体装置 | |
| US7696600B2 (en) | IGBT device and related device having robustness under extreme conditions | |
| US5418376A (en) | Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure | |
| JP4357753B2 (ja) | 高耐圧半導体装置 | |
| US8716826B2 (en) | Semiconductor device | |
| EP0581246B1 (en) | MIS-type semiconductor device | |
| JP2811526B2 (ja) | 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子 | |
| EP0567341B1 (en) | Power device with isolated gate pad region | |
| JPH11345969A (ja) | 電力用半導体装置 | |
| JPH1074959A (ja) | 電力用半導体素子 | |
| US10056501B2 (en) | Power diode with improved reverse-recovery immunity | |
| JPH02151070A (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JPH098301A (ja) | 電力用半導体装置 | |
| JP2632322B2 (ja) | 電力用半導体素子 | |
| JP4031371B2 (ja) | 高耐圧半導体素子 | |
| CN113054012B (zh) | 绝缘栅双极晶体管及其制造方法 | |
| JP3415441B2 (ja) | 半導体装置 | |
| KR102646517B1 (ko) | 다중 전계 완화 구조를 갖는 전력 반도체 소자 | |
| JP2000022176A (ja) | 電力用半導体装置 | |
| JPH0312970A (ja) | 半導体装置 | |
| JP2777990B2 (ja) | 自己消弧形サイリスタ | |
| JP2925970B2 (ja) | 逆導通静電誘導サイリスタ | |
| JP4467717B2 (ja) | 主電極短絡型半導体装置 | |
| JP3551153B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071018 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |