JP4021787B2 - Conductive paste and ceramic multilayer circuit board using the conductive paste - Google Patents
Conductive paste and ceramic multilayer circuit board using the conductive paste Download PDFInfo
- Publication number
- JP4021787B2 JP4021787B2 JP2003078150A JP2003078150A JP4021787B2 JP 4021787 B2 JP4021787 B2 JP 4021787B2 JP 2003078150 A JP2003078150 A JP 2003078150A JP 2003078150 A JP2003078150 A JP 2003078150A JP 4021787 B2 JP4021787 B2 JP 4021787B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- ceramic
- circuit board
- multilayer circuit
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Conductive Materials (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、高密度配線回路基板の製造に用いられるセラミック多層回路基板の導体材料として使用される導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板に関し、特に、低温焼成に適したセラミック多層回路基板用の導体材料の改良技術に関するものである。
【0002】
【従来の技術】
高密度配線回路基板としてセラミック多層回路基板が幅広く用いられている。そのセラミック多層回路基板は一般にセラミックグリーンシートを積層する方法によって次のような手順で製造される。
【0003】
まず、図1に示す所定寸法の複数枚のセラミックグリーンシート1に、図2に示すように、層間接続用にビアホール2をパンチングまたはレーザー加工などで形成した後、図3に示すように、各セラミックグリーンシート1のビアホール2に導電性ペースト3を充填してビア導体を形成し、次いで、図4に示すように、導電性ペーストによる配線パターン4をスクリーン印刷等により形成する。その後、図5に示すように、導電部分を有する複数枚のセラミックグリーンシート1を積層・圧着し、所定の温度で焼成することによりセラミック多層回路基板が製造される。
【0004】
現在用いられるセラミック多層回路基板は、アルミナ等の1300℃以上で焼成される高温焼成セラミック多層回路基板と、約1000℃以下で焼成される低温焼成セラミック多層回路基板に大別される。
【0005】
高温焼成セラミック多層回路基板の導体材料としては、Mo、W等が用いられるが、これらの酸化物は電気抵抗が高いために、酸化を避けるために還元雰囲気で焼成しなければならないという煩わしさがある上に、焼成後の導体の抵抗値が比較的高いという欠点がある。
【0006】
これに対して、低温焼成セラミック多層回路基板は、電気抵抗値の低いAg、Ag−Pt、Ag−Pdなどが利用できるので、電気特性に優れており、空気中で焼成できるという利点がある。
【0007】
しかし、Ag系の導体と低温焼成用セラミックでは、両者の熱収縮挙動が大きく異なる。Agが400℃付近から熱収縮するのに対し、低温焼成用セラミックはガラスを主成分としており、ガラスが溶解する700℃付近から熱収縮が始まるという挙動を示す。
【0008】
そのため、低温焼成用セラミックとAg系導体を同時に焼成すると、400〜700℃の範囲の温度領域では収縮率の差が大きくなりやすい。両者の収縮率の差が大きくなると、図5のセラミックグリーンシート1、1の接合部に大きな応力が発生して焼成基板が反ったり、接合強度が低下したり、場合によっては、表層の導体が剥がれるという不具合が発生する。
【0009】
ビアホール2に充填した導体についても同様に、セラミックとの収縮率の差が大きいと、ビアホール2に充填した導体と配線パターン4との断線が発生するという不具合が起こることがある。
【0010】
この問題を解決するため、従来から用いられているAg系導体では、ガラスフリット、Al2O3、MgO、CaO、SiO2 など無機酸化物を導体に添加することで、導体の熱収縮挙動を低温焼成用セラミック材料の熱収縮挙動に極力あわせて、導体の剥がれや断線などの不具合を解消することが提案されている。
【0011】
また、セラミック成形体と同時に焼成する時において、セラミック成形体の収縮終了温度より高い収縮開始温度を有する導電性ペーストとして、AgをAl2 O3、ZrO2、TiO2、BaOまたはCaOで被覆した導電成分を有機ビヒクルに分散したものが提案されている。(例えば、特許文献1参照)。
【0012】
【特許文献1】
特開平11−353939号公報
【0013】
【発明が解決しようとする課題】
しかしながら、導体中にガラスフリットや無機酸化物を添加した場合、電気抵抗値の上昇につながり、基板の電気特性を低下させることになる。
【0014】
また、特許文献1に記載された導電性ペーストは、Agを高融点の金属酸化物で被覆したものであり、本発明の対象とする低温焼成セラミック回路基板の導体材料としては不向きである。
【0015】
また、電子材料分野において高まっている基板の高密度配線化を達成するためにファインライン(微細な配線パターン)を印刷できる手段が必要であり、そのために導体であるAg粒子径が小さいことは有利である。しかし、Ag粒子径が小さくなれば、Agの熱収縮開始温度は低くなり、更に両者(Agとセラミック基板)の収縮率の差が拡大することになる。その収縮率の差を少なくするため、上述のAg系導体中へのガラスフリットや無機酸化物の添加はより多い量が必要となる。その結果、電気抵抗値の上昇も大きくなるという問題を有していた。
【0016】
本発明は従来の技術の有するこのような問題点に鑑みてなされたものであって、その目的は、ファインライン形成が可能で、セラミックグリーンシートと同時に焼成しても基板の反りや断線が発生せず、電気抵抗値の低い導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板を提供することにある。
【0017】
【課題を解決するための手段】
本発明にかかる導電性ペーストは、平均粒径が0.3〜5.0μmのAg粒子に無機酸化物を被覆した粉末を有機ビヒクル中に分散したものであり、Ag粒子径が小さすぎることもなく、大きすぎることもなく適正な大きさであるから、焼成時の熱収縮開始温度の低下を抑え、適正量の無機酸化物でAg粒子を被覆することによりセラミックとの収縮率の差を小さくするとともに電気抵抗値の上昇量を抑え、基板上にファインライン(微細な配線パターン)を形成することができる。
【0018】
【発明の実施の形態】
すなわち、本発明の導電性ペーストは、平均粒径が0.3〜5.0μmのAg粒子に無機酸化物を被覆した粉末を有機ビヒクル中に分散したことを特徴としている。
【0019】
Ag粒子の平均粒径が0.3μm未満では、焼成時の熱収縮開始温度が低くなりすぎ、Ag粒子に無機酸化物を被覆してもセラミックとの収縮率の差が拡大する。そこで、Ag粒子の平均粒径は、0.3μm以上とするのが好ましい。一方、Ag粒子の平均粒径が5.0μmを超えると、ファインライン(ライン幅80μm程度以下の微細な配線パターン)を形成することができなくなる。そこで、Ag粒子の平均粒径は5.0μm以下とするのが好ましい。Ag粒子に無機酸化物であるSiO2 またはSnO2 を被覆する方法としては、例えば、適切な有機溶媒中で適切な触媒を用いて、Ag粉とSiまたはSn含有有機化合物と水を反応(加水分解と縮合によるゾル・ゲル反応)させて、SiO2系ゲルコーティング膜またはSnO2系ゲルコーティング膜をAg粒子の表面に形成させ、乾燥させるという方法(以下、本明細書において、「ゾル・ゲル法」という)を採用することができる。乾燥後ケーキ状に凝集していれば、これを粉砕機で粉砕することにより、SiO2 またはSnO2 を被覆したAg粒子粉末を得ることができるが、この方法以外の他の被覆法を採用することも、もちろんできる。
【0020】
本明細書において、平均粒径とは、マイクロトラック社製レーザー回折式粒度分布測定装置で測定した場合の累積50%粒径をいい、例えば、平均粒径1.0μmのAg粒子とは、「上記粒度分布測定装置でAg粒子の粒度を測定した場合において、累積50%粒径が1.0μmであるような粒度分布を有するAg粒子」という意味である。
【0021】
導電体として適正粒径のAg粒子を用いることにより微細な配線パターンの形成が可能であるが、焼成時のセラミックとの収縮率の差を小さくするためには、Ag粒子に被覆する無機酸化物の種類が重要である。かかる無機酸化物としては、SnO2 またはSiO2 のうち少なくとも一種類を含むものが好ましい。というのは、SnO2 はAgとの親和力が強くてAgと強固に接合するのでAgはSnO2 で確実に被覆され、一方、SiO2 はセラミックの主成分でもあるから、いずれの無機酸化物でAg粒子を被覆した場合においてもセラミックとAg粒子との熱収縮挙動が類似したものになることが期待できるからである。
【0022】
Ag粒子に対する無機酸化物の被覆量が少なすぎると、セラミックとの収縮率の差を低減する効果が小さく、一方、Ag粒子に対する無機酸化物の被覆量が多すぎると、電気抵抗値の上昇を招くことになる。そこで、無機酸化物の被覆量は、Ag粒子の重量に対して、0.1〜0.7重量%の範囲であるのが好ましい(Ag粒子と被覆した無機酸化物の合計で100重量%)。
【0023】
有機ビヒクルとしては、特に限定されるものではないが、エチルセルロースをターピネオール等で溶解したものを好適に用いることができる。
【0024】
また、導電性ペースト中における導体と有機ビヒクルの配合割合は、導体70〜90重量部に対して、有機ビヒクル10〜30重量部であって、合計で100重量部であるのが好ましい。導体が70重量部未満(有機ビヒクルが30重量部超)では、ペースト膜の乾燥性が悪くなるともに、導体不足により導通不足が起こるという欠点がある。一方、導体が90重量部超(有機ビヒクルが10重量部未満)では、ペースト状態にするのが困難であるという欠点がある。
【0025】
複数のセラミック焼結層と前記セラミック焼結層の内部および/または表面に形成される導電部分を有するセラミック多層回路基板において、以上のように構成される導電性ペーストを焼結したものが導電部分であれば、基板の反りや断線が発生せず、ファインライン形成が可能で、電気抵抗値の低いセラミック多層回路基板を提供することができる。
【0026】
本発明の低温焼成セラミック多層回路基板は以下のような方法で製造することができる。
(1)セラミックグリーンシートの成形
まず、低温焼成用セラミックのグリーンシートを、ドクターブレード法等でテープ成形する。
【0027】
低温焼成用セラミックとしては、例えば、CaO−SiO2−Al2O3−B2O3 系ガラス50〜70重量%とアルミナ30〜50重量%との混合物(合計100重量%)を用いることができる。この他、PbO−SiO2−B2O3 系ガラスとアルミナの混合物、MgO−Al2O3−SiO2−B2O3 系ガラス、コーディエライト系結晶化ガラス等の低温焼成セラミック材料を用いることもできる。
(2)グリーンシートの切断とビアホールの形成
この後、テープ成形したセラミックグリーンシート1を、図1に示すように所定の寸法に切断し、図2に示すように、セラミックグリーンシート1の所定の位置にビアホール2をパンチング加工する。
(3)ビアホールへの導電性ペーストの充填と導電性ペーストによる配線パターンの形成
本発明の範囲内の特定の平均粒径を有するAg粒子に所定量の無機酸化物(SnO2またはSiO2のうち少なくとも1種類を含むもの)を被覆した導体粉末(例えば、85重量部)に対してエチルセルロースをターピネオールで溶解した有機ビヒクル(例えば、15重量部)を添加し、3本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得ることができる。
【0028】
この導電性ペースト3を図3に示すようにビアホールへ充填し、且つこの導電性ペーストを用いて図4に示すような配線パターン4を、例えば、スクリーン印刷により形成する。
【0029】
なお、配線パターン用導電性ペーストとビアホール接続部に充填する導電性ペーストは同じ組成でも、異なる組成でもよいが、配線パターン形成用導電性ペースト中のAg粒子は微細な配線パターンを形成するために、ビアホール充填用導電性ペースト中のAg粒子より小径であるのが好ましい。
(4)グリーンシートの積層圧着
上記のような導電性ペーストの印刷終了後、図5に示すように、複数のグリーンシート1を積層圧着し一体化する。
(5)焼成
この後、焼成ピーク温度を800〜950℃(好ましくは900℃前後)とし、ピーク温度で10〜30分間保持の条件で焼成し、低温焼成セラミック多層回路基板を得ることができる。
【0030】
図6は、以上のセラミック多層回路基板の製造工程のフローを概略的に示す図である。
【0031】
なお、焼成工程において低温焼成用グリーンシート積層体の両面にアルミナグリーンシートを圧着し、加圧しながら、800〜950℃で焼成し、焼成後に低温焼成用グリーンシート積層体の両面のアルミナグリーンシートを除去する方法を採用することもできる。この方法によれば、焼結温度が高いアルミナグリーンシートは800〜950℃程度の温度では熱収縮しないので、低温焼成用グリーンシート積層体を上下両面で拘束するアルミナグリーンシートが熱収縮抑制シートとして作用し、低温焼成用グリーンシート積層体を構成する各グリーンシートの水平面内の熱収縮を抑えることができるという効果がある。
【0032】
【実施例】
以下に本発明の好ましい実施例を説明するが、本発明は下記実施例に限定されるものではなく、本発明の技術的範囲を逸脱しない範囲において適宜変更と修正が可能である。
【0033】
下記表1及び表2に示すAg粒子の重量に対してゾル・ゲル法でSiO2 もしくはSnO2 を同表に示す重量%だけ被覆するか、またはそのAg粒子にガラス(ガラス転移点660℃、軟化点850℃のCaO−BaO−SiO2 系ガラスフリット)を添加した導電性粉末85重量部に対して、有機ビヒクル(エチルセルロースをターピネオールで溶解したもの)を15重量部添加して、3本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得た。
【0034】
セラミックグリーンシートとして、CaO−SiO2−Al2O3−B2O3 系ガラス70重量%とアルミナ30重量%を混合してなる、厚さ300μmのものを使用した。
【0035】
そのグリーンシート上に、上記導電性ペーストを幅10μm〜100μm、長さ20mmおよび厚さ10μmとなるように、スクリーン印刷で幅が異なる10本の配線パターン、すなわち、最小幅の10μmのものから、幅20μm、幅30μmというように10μmづつ幅を増加させて、最大幅が100μmのものまで10本の配線パターンを形成した。
【0036】
そして、その配線パターンを形成したグリーンシートをベルト式焼成炉にて、ピーク温度890℃、ピーク温度での保持時間20分の条件で焼成した。得られたセラミック基板の各特性を評価した結果を表1及び表2に示す。表1は、Ag粒子に被覆する無機酸化物がSiO2 の場合、表2はAg粒子に被覆する無機酸化物がSnO2 の場合を示す。また、表1と表2における「シート抵抗」と、「導体の焼き縮れ」と、「基板の反り」は、次のような方法で評価した。
【0037】
「シート抵抗」は、10本の配線パターンについて、導電性ペーストの焼成によって形成された導電性焼結部の電気抵抗を表1および表2に記載したような単位面積当たりの数値に換算したものの平均値を示す。一般に、シート抵抗値は、3.0mΩ/mm2/10μm 未満のものが実用的に好ましいとされている。
【0038】
「導体の焼き縮れ」は、焼成後のセラミック基板上の配線パターンに、はがれた部分(焼結が進みすぎたことによる、いわゆる、焼き縮れ)がないかどうかを目視観察することにより、はがれた部分が無いと認められれば、「焼き縮れ無し」と評価した。
【0039】
「基板の反り」は、焼成後のセラミック基板を定盤上に載置し、セラミック基板が定盤に密着して浮き上がった部分がないかどうかを目視観察することにより、セラミック基板が定盤に密着していると認められれば、「反り無し」と評価した。
【0040】
なお、ファインライン性(微細な配線パターンを形成する機能)については、実施例1〜16および比較例1〜4のいずれの導体ペーストの配線パターンについても、100μm〜50μm幅の配線パターンまで明瞭に形成されていることを目視で確認することができ、充分に実用に供しうる高密度配線が可能であることが分かった。
【0041】
【表1】
【0042】
【表2】
【0043】
表1および表2に明らかなように、本発明の実施例1〜16に係るものは、ファインライン形成が可能で、セラミックグリーンシートと同時に焼成しても基板の反りや導体の変形がなく、かつシート抵抗値が低い。
【0044】
一方、比較例1と3のものは、Ag粒子の粒径が小さいため、無機酸化物の被覆量を多くしても、基板の反りが見られ、Agの焼き縮れを抑えることができなかった。
【0045】
また、比較例2のものは、Ag粒子に無機酸化物が被覆されておらず、ガラスも添加されていないので、基板の反りが見られた。
【0046】
さらに、比較例4のものは、多量のガラスが添加されているので、シート抵抗値が高くて、実用上問題である。
【0047】
【発明の効果】
本発明は上記のとおり構成されているので、次の効果を奏する。
【0048】
ファインライン形成が可能で、セラミックグリーンシートと同時に焼成しても基板に反りや断線が発生せず、電気抵抗値の低い導電性ペーストを提供することができる。このような導電性ペーストを使用して製造されたセラミック多層回路基板は、高密度配線が可能であって、基板の反りや導体の変形がなく、電気抵抗値も低くて電気特性が優れている。
【図面の簡単な説明】
【図1】セラミック多層回路基板の製造工程の一部(切断された成形グリーンシート)を示す図である。
【図2】セラミック多層回路基板の製造工程の一部(ビアホールの形成)を示す図である。
【図3】セラミック多層回路基板の製造工程の一部(ビアホールへの導電性ペーストの充填)を示す図である。
【図4】セラミック多層回路基板の製造工程の一部(配線パターンの形成)を示す図である。
【図5】セラミック多層回路基板の製造工程の一部(グリーンシートの積層圧着)を示す図である。
【図6】本発明のセラミック多層回路基板の製造工程のフローを概略的に示す図である。
【符号の説明】
1…セラミックグリーンシート
2…ビアホール
3…導電性ペースト
4…配線パターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a conductive paste used as a conductor material of a ceramic multilayer circuit board used for manufacturing a high-density wiring circuit board and a ceramic multilayer circuit board using the conductive paste, and more particularly, a ceramic suitable for low-temperature firing. The present invention relates to a technique for improving a conductor material for a multilayer circuit board.
[0002]
[Prior art]
Ceramic multilayer circuit boards are widely used as high-density wiring circuit boards. The ceramic multilayer circuit board is generally manufactured by the following procedure by a method of laminating ceramic green sheets.
[0003]
First, as shown in FIG. 2, via
[0004]
Currently used ceramic multilayer circuit boards are roughly classified into a high-temperature fired ceramic multilayer circuit board such as alumina fired at 1300 ° C. or higher and a low-temperature fired ceramic multilayer circuit board fired at approximately 1000 ° C. or lower.
[0005]
Mo, W, etc. are used as the conductor material of the high-temperature fired ceramic multilayer circuit board, but these oxides have a high electric resistance, so that the trouble of having to fire in a reducing atmosphere in order to avoid oxidation. In addition, there is a drawback that the resistance value of the conductor after firing is relatively high.
[0006]
On the other hand, the low-temperature fired ceramic multilayer circuit board can use Ag, Ag-Pt, Ag-Pd, or the like having a low electric resistance value, and thus has excellent electrical characteristics and has an advantage that it can be fired in air.
[0007]
However, the Ag-based conductor and the low-temperature firing ceramic are greatly different in heat shrinkage behavior. Whereas Ag thermally shrinks from around 400 ° C., the low-temperature firing ceramic has glass as a main component, and exhibits behavior that thermal shrinkage starts from around 700 ° C. when the glass melts.
[0008]
Therefore, if the low-temperature firing ceramic and the Ag-based conductor are fired at the same time, the difference in shrinkage tends to increase in the temperature range of 400 to 700 ° C. When the difference in shrinkage between the two becomes large, a large stress is generated in the joint portion of the ceramic
[0009]
Similarly, for the conductor filled in the
[0010]
In order to solve this problem, in the case of Ag-based conductors that have been used in the past, by adding an inorganic oxide such as glass frit, Al 2 O 3 , MgO, CaO, or SiO 2 to the conductor, the thermal contraction behavior of the conductor can be improved. It has been proposed to eliminate problems such as conductor peeling and wire breakage in accordance with the heat shrinkage behavior of ceramic materials for low-temperature firing as much as possible.
[0011]
Further, when fired simultaneously with the ceramic molded body, Ag was coated with Al 2 O 3 , ZrO 2 , TiO 2 , BaO or CaO as a conductive paste having a shrinkage start temperature higher than the shrinkage end temperature of the ceramic molded body. A material in which a conductive component is dispersed in an organic vehicle has been proposed. (For example, refer to Patent Document 1).
[0012]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-353939
[Problems to be solved by the invention]
However, when glass frit or an inorganic oxide is added to the conductor, the electrical resistance value is increased and the electrical characteristics of the substrate are lowered.
[0014]
In addition, the conductive paste described in
[0015]
Further, in order to achieve high-density wiring of a substrate, which is increasing in the field of electronic materials, a means capable of printing a fine line (fine wiring pattern) is necessary, and for this reason, it is advantageous that the Ag particle diameter as a conductor is small. It is. However, if the Ag particle diameter is reduced, the thermal shrinkage start temperature of Ag is lowered, and the difference in shrinkage rate between the two (Ag and the ceramic substrate) is further increased. In order to reduce the difference in shrinkage rate, a larger amount of glass frit or inorganic oxide needs to be added to the above Ag-based conductor. As a result, there has been a problem that an increase in electric resistance value also becomes large.
[0016]
The present invention has been made in view of such problems of the prior art, and its purpose is to enable fine line formation, and even if the ceramic green sheet is fired simultaneously, warping or disconnection of the substrate occurs. It is another object of the present invention to provide a conductive paste having a low electric resistance value and a ceramic multilayer circuit board using the conductive paste.
[0017]
[Means for Solving the Problems]
The conductive paste according to the present invention is a powder in which an Ag particle having an average particle size of 0.3 to 5.0 μm is coated with an inorganic oxide dispersed in an organic vehicle, and the Ag particle size may be too small. Since it is an appropriate size without being too large, the decrease in the heat shrinkage start temperature during firing is suppressed, and the difference in shrinkage from the ceramic is reduced by coating Ag particles with an appropriate amount of inorganic oxide. In addition, the amount of increase in the electrical resistance value can be suppressed, and a fine line (fine wiring pattern) can be formed on the substrate.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
That is, the conductive paste of the present invention is characterized in that a powder in which an Ag particle having an average particle diameter of 0.3 to 5.0 μm is coated with an inorganic oxide is dispersed in an organic vehicle.
[0019]
When the average particle diameter of Ag particles is less than 0.3 μm, the thermal shrinkage start temperature during firing becomes too low, and even if the Ag particles are coated with an inorganic oxide, the difference in shrinkage from the ceramic increases. Therefore, the average particle size of Ag particles is preferably 0.3 μm or more. On the other hand, when the average particle diameter of Ag particles exceeds 5.0 μm, it becomes impossible to form a fine line (a fine wiring pattern having a line width of about 80 μm or less). Therefore, the average particle diameter of Ag particles is preferably 5.0 μm or less. As a method for coating Ag particles with SiO 2 or SnO 2 that is an inorganic oxide, for example, a suitable catalyst is used in a suitable organic solvent to react (hydrolyze) Ag powder, a Si or Sn-containing organic compound, and water. A method of forming a SiO 2 -based gel coating film or a SnO 2 -based gel coating film on the surface of the Ag particles by drying and then drying (hereinafter referred to as “sol-gel reaction”). Law ”). If it is agglomerated in cake form after drying, it can be obtained by pulverizing with a pulverizer to obtain Ag particle powder coated with SiO 2 or SnO 2 , but other coating methods other than this method are adopted. Of course you can.
[0020]
In the present specification, the average particle diameter means a cumulative 50% particle diameter when measured with a laser diffraction particle size distribution measuring device manufactured by Microtrack, for example, an Ag particle having an average particle diameter of 1.0 μm is “ This means “Ag particles having a particle size distribution such that a cumulative 50% particle size is 1.0 μm when the particle size of Ag particles is measured by the particle size distribution measuring apparatus”.
[0021]
Fine wiring patterns can be formed by using Ag particles having an appropriate particle size as the conductor, but in order to reduce the difference in shrinkage from the ceramic during firing, the inorganic oxide coated on the Ag particles The type of is important. As such an inorganic oxide, an oxide containing at least one of SnO 2 and SiO 2 is preferable. This is because SnO 2 has a strong affinity with Ag and is firmly bonded to Ag, so that Ag is surely covered with SnO 2 , while SiO 2 is also the main component of ceramic, so any inorganic oxide can be used. This is because it can be expected that the thermal contraction behavior of the ceramic and the Ag particles is similar even when the Ag particles are coated.
[0022]
If the coating amount of the inorganic oxide on the Ag particles is too small, the effect of reducing the difference in shrinkage from the ceramic is small. On the other hand, if the coating amount of the inorganic oxide on the Ag particles is too large, the electrical resistance value is increased. Will be invited. Therefore, the coating amount of the inorganic oxide is preferably in the range of 0.1 to 0.7% by weight with respect to the weight of the Ag particles (100% by weight in total of the Ag particles and the coated inorganic oxide). .
[0023]
Although it does not specifically limit as an organic vehicle, What melt | dissolved ethyl cellulose with terpineol etc. can be used conveniently.
[0024]
The blending ratio of the conductor and the organic vehicle in the conductive paste is 10 to 30 parts by weight of the organic vehicle with respect to 70 to 90 parts by weight of the conductor, and is preferably 100 parts by weight in total. If the conductor is less than 70 parts by weight (the organic vehicle is more than 30 parts by weight), the drying property of the paste film is deteriorated and there is a disadvantage that insufficient conduction occurs due to insufficient conductor. On the other hand, if the conductor exceeds 90 parts by weight (the organic vehicle is less than 10 parts by weight), there is a drawback that it is difficult to obtain a paste state.
[0025]
In a ceramic multilayer circuit board having a plurality of ceramic sintered layers and a conductive portion formed in and / or on the surface of the ceramic sintered layer, the conductive portion is obtained by sintering the conductive paste configured as described above. If so, it is possible to provide a ceramic multilayer circuit board having a low electrical resistance value, in which fine lines can be formed without warping or disconnection of the board.
[0026]
The low-temperature fired ceramic multilayer circuit board of the present invention can be manufactured by the following method.
(1) Molding of ceramic green sheet First, a ceramic green sheet for low-temperature firing is tape-molded by a doctor blade method or the like.
[0027]
As the ceramic for low-temperature firing, for example, a mixture (total 100% by weight) of CaO—SiO 2 —Al 2 O 3 —B 2 O 3 glass 50 to 70% by weight and alumina 30 to 50% by weight is used. it can. In addition, low-temperature fired ceramic materials such as a mixture of PbO—SiO 2 —B 2 O 3 glass and alumina, MgO—Al 2 O 3 —SiO 2 —B 2 O 3 glass, cordierite crystallized glass, etc. It can also be used.
(2) Cutting of green sheet and formation of via hole Thereafter, the tape-formed ceramic
(3) Filling a via hole with a conductive paste and forming a wiring pattern with the conductive paste Ag particles having a specific average particle size within the scope of the present invention include a predetermined amount of inorganic oxide (of SnO 2 or SiO 2 An organic vehicle (for example, 15 parts by weight) in which ethylcellulose is dissolved in terpineol is added to a conductor powder (for example, 85 parts by weight) coated with at least one kind) A conductive paste can be obtained by kneading and dispersing.
[0028]
As shown in FIG. 3, this
[0029]
The conductive paste for wiring pattern and the conductive paste to be filled in the via hole connection portion may have the same composition or different compositions, but Ag particles in the conductive paste for wiring pattern formation form a fine wiring pattern. The diameter is preferably smaller than the Ag particles in the conductive paste for filling via holes.
(4) Stacking and pressure bonding of green sheets After printing of the conductive paste as described above, a plurality of
(5) Firing After this, the firing peak temperature is set to 800 to 950 ° C. (preferably around 900 ° C.), and firing is performed at a peak temperature for 10 to 30 minutes to obtain a low temperature fired ceramic multilayer circuit board.
[0030]
FIG. 6 is a diagram schematically showing the flow of the manufacturing process of the ceramic multilayer circuit board described above.
[0031]
In addition, the alumina green sheets are pressure-bonded to both surfaces of the low-temperature firing green sheet laminate in the firing step, fired at 800 to 950 ° C. while applying pressure, and the alumina green sheets on both sides of the low-temperature firing green sheet laminate are fired after firing. A removal method can also be employed. According to this method, since the alumina green sheet having a high sintering temperature does not thermally shrink at a temperature of about 800 to 950 ° C., the alumina green sheet that restrains the low-temperature firing green sheet laminate on both the upper and lower sides is used as the heat shrinkage suppressing sheet. There is an effect that the thermal contraction in the horizontal plane of each green sheet constituting the green sheet laminate for low-temperature firing can be suppressed.
[0032]
【Example】
Preferred embodiments of the present invention will be described below, but the present invention is not limited to the following embodiments, and can be appropriately changed and modified without departing from the technical scope of the present invention.
[0033]
The SiO 2 or SnO 2 is coated by the sol-gel method in a weight percentage shown in the table with respect to the weight of the Ag particles shown in Table 1 and Table 2 below, or the Ag particles are made of glass (glass transition point 660 ° C. Three rolls by adding 15 parts by weight of an organic vehicle (ethyl cellulose dissolved in terpineol) to 85 parts by weight of conductive powder to which CaO—BaO—SiO 2 glass frit having a softening point of 850 ° C. is added. A conductive paste was obtained by sufficiently kneading and dispersing using an apparatus.
[0034]
A ceramic green sheet having a thickness of 300 μm formed by mixing 70% by weight of CaO—SiO 2 —Al 2 O 3 —B 2 O 3 glass and 30% by weight of alumina was used.
[0035]
On the green sheet, the above-mentioned conductive paste has a width of 10 μm to 100 μm, a length of 20 mm, and a thickness of 10 μm. The width was increased by 10 μm, such as 20 μm width and 30 μm width, and 10 wiring patterns were formed up to a maximum width of 100 μm.
[0036]
Then, the green sheet on which the wiring pattern was formed was fired in a belt-type firing furnace under the conditions of a peak temperature of 890 ° C. and a holding time of 20 minutes at the peak temperature. Tables 1 and 2 show the results of evaluating the characteristics of the obtained ceramic substrate. Table 1 shows the case where the inorganic oxide coated on the Ag particles is SiO 2 , and Table 2 shows the case where the inorganic oxide coated on the Ag particles is SnO 2 . Also, “sheet resistance”, “conductor shrinkage”, and “substrate warpage” in Tables 1 and 2 were evaluated by the following methods.
[0037]
“Sheet resistance” is obtained by converting the electrical resistance of the conductive sintered portion formed by firing the conductive paste into a numerical value per unit area as shown in Tables 1 and 2 for 10 wiring patterns. Average values are shown. Generally, the sheet resistance value of less than 3.0mΩ / mm 2 / 10μm there is a practical preferred.
[0038]
“Conductor shrinkage” was peeled off by visually observing whether the wiring pattern on the ceramic substrate after firing had any peeled parts (so-called shrinkage due to excessive sintering). If it was recognized that there was no part, it was evaluated as “no shrinkage”.
[0039]
“Warpage of the substrate” means that the ceramic substrate is placed on the surface plate by placing the fired ceramic substrate on the surface plate and visually observing whether the ceramic substrate is in close contact with the surface plate and lifted up. If it was found that they were in close contact, it was evaluated as “no warp”.
[0040]
In addition, about fine line property (function which forms a fine wiring pattern), about any wiring pattern of the conductor paste of Examples 1-16 and Comparative Examples 1-4, it is clear to a wiring pattern of 100 micrometers-50 micrometers width. It was confirmed by visual observation that it was formed, and it was found that high-density wiring that can be sufficiently put into practical use is possible.
[0041]
[Table 1]
[0042]
[Table 2]
[0043]
As apparent from Table 1 and Table 2, those according to Examples 1 to 16 of the present invention can form fine lines, and even when fired at the same time as the ceramic green sheet, there is no warping of the substrate or deformation of the conductor. And sheet resistance is low.
[0044]
On the other hand, in Comparative Examples 1 and 3, since the particle size of the Ag particles was small, even when the coating amount of the inorganic oxide was increased, the warpage of the substrate was observed and the Ag shrinkage could not be suppressed. .
[0045]
Moreover, since the thing of the comparative example 2 was not coat | covered with the inorganic oxide to Ag particle and glass was not added, the curvature of the board | substrate was seen.
[0046]
Furthermore, since the thing of the comparative example 4 has added a lot of glass, a sheet resistance value is high and is a problem practically.
[0047]
【The invention's effect】
Since this invention is comprised as mentioned above, there exists the following effect.
[0048]
Fine lines can be formed, and even when fired at the same time as the ceramic green sheet, the substrate does not warp or break, and a conductive paste having a low electrical resistance value can be provided. A ceramic multilayer circuit board manufactured using such a conductive paste is capable of high-density wiring, has no board warpage or conductor deformation, has a low electrical resistance value, and has excellent electrical characteristics. .
[Brief description of the drawings]
FIG. 1 is a diagram showing a part of a manufacturing process of a ceramic multilayer circuit board (cut green sheet).
FIG. 2 is a diagram showing a part of the manufacturing process of a ceramic multilayer circuit board (formation of via holes).
FIG. 3 is a diagram showing a part of a manufacturing process of a ceramic multilayer circuit board (filling of a conductive paste into a via hole).
FIG. 4 is a diagram showing a part of a manufacturing process of a ceramic multilayer circuit board (formation of a wiring pattern).
FIG. 5 is a diagram showing a part of a manufacturing process of a ceramic multilayer circuit board (lamination bonding of green sheets).
FIG. 6 is a diagram schematically showing a flow of a manufacturing process of a ceramic multilayer circuit board according to the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003078150A JP4021787B2 (en) | 2003-03-20 | 2003-03-20 | Conductive paste and ceramic multilayer circuit board using the conductive paste |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003078150A JP4021787B2 (en) | 2003-03-20 | 2003-03-20 | Conductive paste and ceramic multilayer circuit board using the conductive paste |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004288449A JP2004288449A (en) | 2004-10-14 |
JP4021787B2 true JP4021787B2 (en) | 2007-12-12 |
Family
ID=33292711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003078150A Expired - Fee Related JP4021787B2 (en) | 2003-03-20 | 2003-03-20 | Conductive paste and ceramic multilayer circuit board using the conductive paste |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4021787B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4732227B2 (en) * | 2006-04-26 | 2011-07-27 | 京都エレックス株式会社 | Conductive paste, ceramic multilayer circuit board using the conductive paste, and method for manufacturing the ceramic multilayer circuit board |
CN102237151B (en) * | 2010-04-21 | 2013-03-13 | 比亚迪股份有限公司 | Silicon oxide compound silver powder and preparation method thereof as well as conductive silver paste |
-
2003
- 2003-03-20 JP JP2003078150A patent/JP4021787B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004288449A (en) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3571957B2 (en) | Conductive paste and method of manufacturing ceramic multilayer substrate | |
JP4819516B2 (en) | Conductive paste and ceramic multilayer circuit board using the conductive paste | |
JP4732227B2 (en) | Conductive paste, ceramic multilayer circuit board using the conductive paste, and method for manufacturing the ceramic multilayer circuit board | |
JP2004047856A (en) | Conductive paste and printing method as well as manufacturing method of ceramic multilayer circuit board | |
JP4021787B2 (en) | Conductive paste and ceramic multilayer circuit board using the conductive paste | |
JP3929989B2 (en) | An electrically conductive paste and a ceramic multilayer circuit board using the electrically conductive paste. | |
JP4024787B2 (en) | Conductive paste for forming conductive portion of ferrite multilayer circuit board and ferrite multilayer circuit board using the conductive paste | |
JP4099097B2 (en) | Conductive paste for filling via holes and ceramic multilayer circuit board using the conductive paste | |
JP3686687B2 (en) | Low temperature fired ceramic circuit board | |
JP3898489B2 (en) | Manufacturing method of multilayer wiring board | |
JP2004288915A (en) | Conductive paste for filling in via-hole, and ceramic multilayered circuit board using the same | |
JP2007129048A (en) | Multilayer ceramics board and its manufacturing method | |
JP4797534B2 (en) | Multilayer ceramic substrate | |
JP4293444B2 (en) | Conductive paste | |
JP2004273426A (en) | Conductive paste and ceramic multilayer substrate using the same | |
JP2013118119A (en) | Conductive paste, and low-temperature-baked ceramic multilayer substrate with the same | |
JP4781189B2 (en) | Wiring board | |
JP5313526B2 (en) | Conductive paste for low-temperature fired multilayer substrates | |
JP4298558B2 (en) | Conductive paste for low-temperature fired ceramic multilayer circuit board and low-temperature fired ceramic multilayer circuit board using the conductive paste | |
JP3850243B2 (en) | Manufacturing method of glass ceramic substrate | |
JPH0697659A (en) | Low temperature baked ceramics multi-layer substrate and its manufacture | |
JP3872325B2 (en) | Manufacturing method of glass ceramic substrate | |
JP2005116337A (en) | Conductive paste, via-hole conductor and multilayer ceramic substrate | |
JP3748400B2 (en) | Manufacturing method of glass ceramic substrate | |
JPH06136298A (en) | Low temperature-baking paste for outer conductor of multi layer circuit board having copper inner conductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4021787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141005 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |