JP4008583B2

JP4008583B2 - 電子機器

Info

Publication number: JP4008583B2
Application number: JP20606698A
Authority: JP
Inventors: 竜一古原
Original assignee: 株式会社沖データ
Priority date: 1998-07-22
Filing date: 1998-07-22
Publication date: 2007-11-14
Anticipated expiration: 2018-07-22
Also published as: US6600575B1; JP2000039932A

Description

【０００１】
【発明の属する技術分野】
本発明は、ゲートアレー、セルベースＩＣ等のカスタムＩＣにより実現されるクロック供給回路に関する。
【０００２】
【従来の技術】
ファクシミリやプリンタ等の電子機器の電気回路には、要求される仕様を低コストで満足するため、ゲートアレーやセルベースＩＣ等のカスタムＩＣ（集積回路）が使用されている。カスタムＩＣにより提供される機能は様々であるが、その論理構造は、一般に、組み合わせ回路と順序回路により構成される。組み合わせ回路は、出力信号値が全ての入力信号値により決定されタイミングの制御は伴わない。一方、順序回路は、外部より入力されるクロック信号によりタイミングが作成されて、そのタイミングに基づいて出力信号が変化する。
【０００３】
【発明が解決しようとする課題】
ところで、上記のような従来の技術には、次のような解決すべき課題があった。
カスタムＩＣでは複数の機能を一つのＩＣの中に統合した設計が一般的である。従って、各機能ごとに設けられた順序回路が、それぞれ異なった周波数のクロックを使用する場合もある。この場合、外部から取り入れたシステムクロックをクロック供給回路が受け入れて分周し、それぞれのブロックに対して動作に必要な周波数のクロックを提供する。
【０００４】
しかしながら、カスタムＩＣが大規模化し、動作クロック周波数が高いブロックが多く含まれるようになると、カスタムＩＣ全体の消費電力が増大する。また、カスタムＩＣが高周波で動作すると、放射されるノイズ成分が大きくなるため、カスタムＩＣが搭載されているプリント基板や装置に厳重なノイズ対策が必要になるという問題があった。
【０００５】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成１〉
システムクロックを第１のクロック信号及び該第１のクロック信号よりも周波数の高い第２のクロック信号とに分周して出力するクロック分周部と、クロック信号の入力でそれぞれ制御動作を行う複数の制御ブロックに対し上記第１及び第２のクロック信号のいずれかを選択して出力するセレクタとを備える電子機器であって、上記複数の制御ブロックのそれぞれに対し動作を開始するか否かを判定する動作判断部を有し、上記セレクタは、上記動作判断部が上記複数の制御ブロックのいずれか一つの動作開始を判定すると該動作を開始する制御ブロックに対し上記第１のクロック信号を選択して出力し、動作判断部が複数の制御ブロックの動作開始を判定すると該複数の制御ブロックに対し上記第２のクロック信号を選択して出力することを特徴とする電子機器。
【０００６】
〈構成２〉
構成１に記載の電子機器において、上記動作していた制御ブロックから動作終了信号を受けて所定時間が経過すると上記動作判断部に終了信号を供給するカウンタを有し、上記クロック分周部は上記第１のクロック信号よりも周波数の低い待機用クロック信号を分周して出力し、上記セレクタは、上記動作判断部が上記終了信号を受けて待機を判定すると上記動作の終了した制御ブロックに対し上記待機用クロック信号を選択して出力することを特徴とする。
【０００７】
〈構成３〉
構成１に記載の電子機器において、上記動作判断部は上記動作していた制御ブロックから動作終了信号を受けると制御信号を出力し、上記制御信号を受けると上記セレクタが動作の終了した制御ブロックに選択して出力しているクロック信号の供給を停止させるゲート回路を更に備えることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を具体例を用いて説明する。
《具体例１》
〈構成〉
この例では、動作の不要なブロックに対して供給するクロックの周波数を、動作中のブロックに対して供給するクロックの周波数と比べて低くなるように制御する
図１は、具体例１のクロック供給回路のブロック図である。
この回路は、ファクシミリ装置に使用されるカスタムＩＣにクロックを供給するための回路で、クロック分周部１０、比較・判断部１１、及び、セレクタ１２、１３により構成される。なお、この回路の説明の前に、この回路が使用されるファクシミリ装置用カスタムＩＣの構成を説明する。
【００１０】
図２は、ファクシミリ用カスタムＩＣのブロック図である。
このカスタムＩＣ５は、上記のクロック供給回路１、読み取り制御ブロック２、印刷制御ブロック３、ＩＯ制御ブロック４から構成される。読み取り制御ブロック２は、ファクシミリ原稿の読み取りセンサ制御、原稿駆動用モータ制御、センサより読み取ったデータの処理を行う。印刷制御ブロック３は、印刷部の印字ヘッド制御、印刷用モータ制御、印刷用データ処理を行う。ＩＯ制御ブロック４は、周辺ＩＯデバイス、メモリ制御を行う。クロック供給回路１からは、読み取り制御ブロック２、印刷制御ブロック３、ＩＯ制御ブロック４に、それぞれクロックＣ２、Ｃ３、Ｃ４が供給されるように構成されている。
【００１１】
図１に戻って、クロック分周部１０は、入力されたシステムクロックを分周して、カスタムＩＣ内部で必要な周波数（fio,fis,fss,fcs,fip,fpp,fcp）のクロックを生成する分周器である。比較・判断部１１は、読み取り制御ブロック２からの１ライン読み取り開始信号Ｒ１、１ライン読み取り終了信号Ｒ２と印刷制御ブロック３からの１ライン印刷開始信号Ｐ１、１ライン印刷終了信号Ｐ２を監視して、その結果に基づき周波数選択信号７，８を作成する論理回路により構成される。セレクタ１２は、周波数選択信号７に基づき読み取り制御ブロック２に供給するクロックＣ２を選択する回路である。セレクタ１３は、周波数選択信号８に基づき印刷制御ブロック３に供給するクロックＣ３を選択する回路である。
【００１２】
図３に、比較・判断部１１に入力する信号のタイミングチャートを示す。
図において、横軸は時間軸であって、各ラインの読み取りと印刷は、時間Ｔ毎に一定の周期で行われる。なお、以後に示すタイミングチャートはいずれもこの図と同様の形式で示す。クロック供給回路１の比較・判断部１１には、読み取り制御ブロック２の１ライン読み取り開始信号Ｒ１、１ライン読み取り終了信号Ｒ２、印刷制御ブロックの１ライン印刷開始信号Ｐ１、１ライン印刷終了信号Ｐ２が入力される。（ａ）に示すように、読み取り制御ブロック２から出力される１ライン読み取り開始信号Ｒ１は、図示しないＣＰＵが読み取り制御ブロック２中の図示しない１ライン読み取り開始レジスタに書き込みを行い、（ｂ）に示す読み取り動作に先立ち出力される信号である。（ｃ）に示す１ライン読み取り終了信号Ｒ２は１ラインの読み取りが終了した時点で出力される信号である。
【００１３】
同様にして（ｄ）に示すように、印刷制御ブロック３から出力される１ライン印刷開始信号Ｐ１は、図示しないＣＰＵが印刷制御ブロック３中の図示しない１ライン印刷開始レジスタに書き込みを行い、（ｅ）に示すように印刷動作に先立ち出力される信号である。また、（ｆ）に示すように、１ライン印刷終了信号Ｐ２は１ラインの印刷が終了した時点で出力される信号である。以下、上記の回路の動作を説明する。
【００１４】
〈動作〉
図４は、ファクシミリの各動作状態における動作概念図である。この図も、図３と同様の形式で記載したものである。
ファクシミリの動作状態は、大きく分けると待機時、送信時、受信時、コピー時とに区別することができる。待機時では、図２に示すカスタムＩＣの内部はＩＯ制御ブロック４の一部を除いて動作しない。この状態は図示していない。（ａ）のコピー時においては、コピー時では、ＩＯ制御ブロック４、読み取り制御ブロック２、印刷制御ブロック３が動作している。（ｂ）に示す送信時ではＩＯ制御ブロック４と読み取り制御ブロック２が動作し、印刷制御ブロック３は動作しない。（ｃ）に示す受信時ではＩＯ制御ブロック４と印刷制御ブロック３が動作し、読み取り制御ブロック２は動作しない。
【００１５】
上記のように、コピー時では、単位時間に読み取りと印刷の両方の動作を行う必要があるため、回路を駆動するクロックを高速化して動作を速くしなければならない。一方、送信時には、読み取り動作のみを行えばよいので、コピー時に比較して読み取り動作時間を長くすることができる。よって、回路を駆動するクロックもコピー時に比べて低速化できる。同様の理由により、受信時もコピー時に比べて印刷動作時間を長くすることができるためクロックを低速化できる。待機時は、読み取り、印刷共に動作が不要なため、更にクロック周波数を低速化できる。
【００１６】
本発明では、このような観点から、ファクシミリの動作状態によって、カスタムＩＣ内部の各ブロックに供給するクロック周波数を変化させるようにする。これにより、不必要な電力消費を抑え、ノイズ発生も低減する。これを実現するためには、ファクシミリがどの動作状態であるかを判定する必要があるが、これは次のような方法による。
【００１７】
図５は、具体例１の回路のコピー時の動作タイミングチャートである。
図６は、具体例１の回路の送信時の動作タイミングチャートである。
図７は、具体例１の回路の受信時の動作タイミングチャートである。
これらの図において、読み取り制御ブロック２に供給するクロックＣ２の周波数をfs、印刷制御ブロック３に供給するクロックＣ３の周波数をfpとし、待機時に読み取り制御ブロック２に設定するクロックＣ２の周波数をfis、読み取り時に読み取り制御ブロック２に設定するクロックＣ２の周波数をfss、コピー時に読み取り制御ブロック２に設定するクロックＣ２の周波数をfcs、待機時に印刷制御ブロック３に設定するクロックＣ３の周波数をfip、印刷時に印刷制御ブロック３に設定するクロックＣ３の周波数をfpp、コピー時に印刷制御ブロック３に設定するクロックＣ３の周波数をfcpとする。上述の通り各クロック周波数の間にはfis＜fss＜fcs，fip＜fpp＜fcpの関係が成り立つ。
【００１８】
なお、ＩＯ制御ブロック４は動作状態に関わらず固定のクロック周波数fioで回路を駆動する。図５において、コピー時は、図示しないＣＰＵが読み取り開始、印刷開始を指示すると、読み取り制御ブロック２からは１ライン読み取り開始信号Ｒ１、印刷制御ブロック３からは１ライン印刷開始信号Ｐ１がクロック供給回路に対して出力される。１ライン読み取り開始信号Ｒ１、１ライン印刷開始信号Ｐ１の両方を検出したら、fs＝fcs、fp＝fcpとなるようにセレクタ１２、１３がクロック周波数を選択する。１ページのコピーが終了して、最終ラインの１ライン読み取り終了信号Ｒ２、１ライン印刷終了信号Ｐ２を検出したら、fs＝fis、fp＝fipとなるようにセレクタ１２、１３がクロック周波数を選択する。
【００１９】
図６に示す送信時は、ＣＰＵが読み取り開始を指示すると読み取り制御ブロック２からは１ライン読み取り開始信号Ｒ１が出力される。１ライン読み取り開始信号Ｒ１のみを検出したら、fs＝fss、fp＝fipとなるようにセレクタ１２、１３がクロック周波数を選択する。１ページの読み取りが終了して、最終ラインの１ライン読み取り終了信号Ｒ２を検出したら、fs＝fis、fp＝fipとなるようにセレクタ１２、１３がクロック周波数を選択する。
【００２０】
図７において、受信時は、ＣＰＵが印刷開始を指示すると、印刷制御ブロック３からは１ライン印刷開始信号Ｐ１が出力される。１ライン印刷開始信号のみを検出したら、fs＝fis、fp＝fppとなるようにセレクタ１２、１３がクロック周波数を選択する。１ページの読み取りが終了して、最終ラインの１ライン印刷終了信号Ｐ２を検出したら、fs＝fis、fp＝fipとなるようにセレクタ１２、１３がクロック周波数を選択する。
【００２１】
〈効果〉
以上説明した具体例１によれば、ファクシミリの動作状態に適した周波数の動作クロックを、カスタムＩＣ内部の読み取り制御ブロック、印刷制御ブロック等に対して供給し、動作が不要なブロックへのクロック周波数を下げるので、常に一定の周波数のクロックを各ブロックに供給する場合に比べて、カスタムＩＣ全体の消費電力を減少させることができ、また、高い周波数のクロック発生によりカスタムＩＣから放射されるノイズ成分を少なくすることができる。
【００２２】
《具体例２》
〈構成〉
具体例１では、図１に示す読み取り制御ブロック２、印刷制御ブロック３から出力される１ラインの処理が終了した旨の通知をＣＰＵ等から受け入れて、最終ラインを検出し、読み取り制御ブロック２、印刷制御ブロック３に供給するクロック周波数を選択した。具体例２では、この終了通知を不要にする。従って、この例ではクロック供給回路が自動的に該当するブロックの動作終了を検出する。これにより、ＣＰＵに負荷をかけることなく、制御が可能になる。
【００２３】
図８は、具体例２のクロック供給回路のブロック図である。
図において、クロック分周部１０とセレクタ１２、１３は部分は、図１に示したものと同一である。この回路には、図１に示した回路にカウンタ９を追加した。比較・判断部１１は、各ブロックからの処理の開始を示す、１ライン読み取り開始信号Ｒ１と、１ライン印刷開始信号Ｐ１とを受け入れる。また、この比較・判断部１１は、カウンタ９からそのカウント値に相当するＴＣ信号を受け入れる。そして、受け入れた信号の内容に基づき周波数選択信号７、８を作成する。
【００２４】
カウンタ９は、各ブロックからの１ラインの処理が終了したことを示す１ライン読み取り終了信号Ｒ２と、１ライン印刷終了信号Ｐ２を検出したらカウントを開始し、ターミナルカウントとなったらＴＣ信号を出力する回路である。カウンタ９は、カウント途中に各ブロックからの処理の開始を示す１ライン読み取り開始信号Ｒ１や１ライン印刷開始信号Ｐ１が入力したらカウント値をクリアしてからカウントを停止するように動作する回路である。
【００２５】
〈動作〉
具体例２では、動作終了時の処理が具体例１とは異なる。以下、送信時を例にとって説明をする。
図９は具体例２の回路の動作タイミングチャートである。
図に示すように、１ライン読み取り開始信号Ｒ１や１ライン印刷開始信号Ｐ１の内容は、図６と同一である。１ラインの読み取り時間とカウント値（ターミナルカウント）の和を１ラインの周期より長く設定する。ＣＰＵが読み取り開始を指示すると読み取り制御ブロック２からは１ライン読み取り開始信号が出力される。図の時刻ｔ１に１ライン読み取り開始信号のみを検出したら、fs＝fss、fp＝fipとなるようにセレクタ１２、１３がクロック周波数を選択する。カウンタ９は図の時刻ｔ２に、１ライン読み取り終了信号Ｒ２を検出したらカウントを開始する。
【００２６】
読み取りラインが最終ラインでない場合は、カウンタ９がターミナルカウントとなる前の時刻ｔ３に、再度１ライン読み取り開始信号Ｒ１を検出するため、カウンタ９はクリアされてカウントを停止する。その後の、時刻ｔ４では、読み取りラインが最終ラインのため、カウンタ９はターミナルカウントまでカウントし、時刻ｔ５にＴＣ信号を出力する。ＴＣ信号を検出したら、fs＝fis、fp＝fipとなるようにセレクタ１２、１３がクロック周波数を選択する。
【００２７】
上記の例は、送信時のみについて説明したが、受信時もコピー時も同様の要領で、動作の終了を検出できる。上記カウンタはタイマの役割を果たすものであって、その構成や、起動のきっかけとなる信号は任意である。対象となるブロックの動作が一定時間以上停止したことを検出できればそれでよい。また、対象となるブロックの動作停止がもっと簡単に検出できるなら、そのブロックについては、タイマ監視を行わないで良い。
【００２８】
〈効果〉
具体例２によれば、１ライン毎に制御が必要な読み取り動作において、最終ラインの通知をＣＰＵ等から受信する必要がないので、ＣＰＵに負荷をかけないで動作できる。また、外部からその旨を通知する信号線の数を減少できる。なお、この具体例の構成は、あとで説明する具体例３にも応用することが可能である。
【００２９】
《具体例３》
〈構成〉
具体例１では、比較・判断部１１からの周波数選択信号７、８に基づき、セレクタ１２、１３にて各ブロックに供給するクロックを選択していた。一方、この具体例３では、ゲート回路を追加して各ブロックに供給するクロックを停止する。これにより、不要なクロックの供給による電力消費を抑制する。
【００３０】
図１０は、具体例３のクロック供給回路のブロック図である。
図の回路は、図１に示した回路に２つのゲート回路１５、１６を追加したものである。ゲート回路１５は、セレクタ１２の出力する読み取り制御ブロック用クロックＣ２を通過させたり遮断する機能を持つ。ゲート回路１６は、セレクタ１３の出力する印刷制御ブロック用クロックＣ３を通過させたり遮断する機能を持つ。
【００３１】
比較・判断部１１からは、ゲート回路１５にクロック制御信号１７を供給し、ゲート回路１６にクロック制御信号１８を供給して、各ゲートの開閉制御を行うように構成されている。
【００３２】
〈動作〉
図１１は、具体例３の回路の送信時の動作タイミングチャートである。
図に示すように、１ライン読み取り開始信号Ｒ１や１ライン読み取り終了信号Ｒ２の内容は、図６と同一である。
この具体例では、読み取り制御ブロック２が動作していないときにはゲート回路１５のゲートを閉じて、読み取り制御ブロック２へのクロック供給を止める。印刷制御ブロック３が動作していないときには、ゲート回路１６のゲートを閉じて、印刷制御ブロック３へのクロック供給を止める。
読み取り開始前（待機状態）では、比較・判断部１１がクロック制御信号１７、１８をＯＦＦにして、読み取り制御ブロック２、印刷制御ブロック３へのクロック供給を止める。ＣＰＵが読み取り開始を指示すると、読み取り制御ブロック２からは１ライン読み取り開始信号Ｒ１が出力される。
【００３３】
比較・判断部１１は、１ライン読み取り開始信号Ｒ１を検出したら、周波数選択信号７を出力し、fs＝fssとなるようにセレクタ１２がクロック周波数を選択する。これと同時に、読み取り制御用のゲート回路１５に入力されるクロック制御信号１７をＯＮにして、クロックが読み取り制御ブロック２に供給されるようにする。１ページの読み取りが終了して、最終ラインの１ライン読み取り終了信号Ｒ２を検出したら、クロック制御信号１７をＯＦＦにして、読み取り制御ブロック２へのクロック供給を止める。他の動作は図６を用いて説明したのと同様である。
【００３４】
受信時は、すでに説明したように、ゲート回路１６に供給するクロック制御信号１８によって、印刷制御ブロック３が動作しているときのみクロックＣ３が出力されるように制御する。その要領は送信時と同様なため、図示は省略する。
なお、上記いずれの具体例も、ファクシミリのカスタムＩＣを例にとって説明したが、本発明は、これに限らず、各種の装置のクロック供給回路に利用できる。
【００３５】
〈効果〉
動作不要なブロックに対するクロック供給を止めることにより、ブロックの動作を完全に停止することが可能なため、具体例１に比べて、更にカスタムＩＣ全体の消費電力を減少させることができ、また、その結果として、カスタムＩＣから放射されるノイズ成分を少なくすることができる。
【図面の簡単な説明】
【図１】具体例１のクロック供給回路のブロック図である。
【図２】ファクシミリ用カスタムＩＣのブロック図である。
【図３】比較・判断部１１に入力する信号のタイミングチャートである。
【図４】ファクシミリの各動作状態における動作概念図である。
【図５】具体例１の回路のコピー時の動作タイミングチャートである。
【図６】具体例１の回路の送信時の動作タイミングチャートである。
【図７】具体例１の回路の受信時の動作タイミングチャートである。
【図８】具体例２のクロック供給回路のブロック図である。
【図９】具体例２の回路の動作タイミングチャートである。
【図１０】具体例３のクロック供給回路のブロック図である。
【図１１】具体例３の回路の送信時の動作タイミングチャートである。
【符号の説明】
７、８周波数選択信号
１０クロック分周部
１１比較・判断部
１２、１３セレクタ
Ｃ２読み取り制御ブロック用クロック
Ｃ３印刷制御ブロック用クロック
Ｃ４ＩＯ制御ブロック用クロック

Claims

システムクロックを第１のクロック信号及び該第１のクロック信号よりも周波数の高い第２のクロック信号とに分周して出力するクロック分周部と、
クロック信号の入力でそれぞれ制御動作を行う複数の制御ブロックに対し前記第１及び第２のクロック信号のいずれかを選択して出力するセレクタとを備える電子機器であって、
前記複数の制御ブロックのそれぞれに対し動作を開始するか否かを判定する動作判断部を有し、
前記セレクタは、前記動作判断部が前記複数の制御ブロックのいずれか一つの動作開始を判定すると該動作を開始する制御ブロックに対し前記第１のクロック信号を選択して出力し、動作判断部が複数の制御ブロックの動作開始を判定すると該複数の制御ブロックに対し前記第２のクロック信号を選択して出力する、
ことを特徴とする電子機器。
前記動作していた制御ブロックから動作終了信号を受けて所定時間が経過すると前記動作判断部に終了信号を供給するカウンタを有し、
前記クロック分周部は前記第１のクロック信号よりも周波数の低い待機用クロック信号を分周して出力し、
前記セレクタは、前記動作判断部が前記終了信号を受けて待機を判定すると前記動作の終了した制御ブロックに対し前記待機用クロック信号を選択して出力する、
ことを特徴とする請求項１記載の電子機器。
前記動作判断部は前記動作していた制御ブロックから動作終了信号を受けると制御信号を出力し、
前記制御信号を受けると前記セレクタが動作の終了した制御ブロックに選択して出力しているクロック信号の供給を停止させるゲート回路を更に備えることを特徴とする請求項１記載の電子機器。