JP4080298B2 - 増幅器 - Google Patents
増幅器 Download PDFInfo
- Publication number
- JP4080298B2 JP4080298B2 JP2002313916A JP2002313916A JP4080298B2 JP 4080298 B2 JP4080298 B2 JP 4080298B2 JP 2002313916 A JP2002313916 A JP 2002313916A JP 2002313916 A JP2002313916 A JP 2002313916A JP 4080298 B2 JP4080298 B2 JP 4080298B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential
- voltage
- input terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 38
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45094—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/429—Two or more amplifiers or one amplifier with filters for different frequency bands are coupled in parallel at the input or output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45566—Indexing scheme relating to differential amplifiers the IC comprising one or more dif stages in cascade with the dif amp
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、主として各種無線機器、通信機器、測定器などに用いられるデュアルバンド増幅器やマルチバンド増幅器などの増幅器に関するものである。
【０００２】
【従来の技術】
デファクトスタンダードであるＧＳＭ方式携帯電話市場においては、使用エリア拡大のためマルチバンド対応の携帯電話機等が必須となりつつある。一方で回路設計者はコスト低減のため、如何に回路を共通化してチップ面積を削減していくかを考えていく必要がある。
【０００３】
以下、従来のデュアルバンド増幅器について説明する。
【０００４】
図５は従来のデュアルバンド増幅器の構成を示すブロック結線図である。図５において、１０００は、DCS帯入力端子、１００１はPCS帯入力端子、１００２はDCS帯域外妨害波を除去するDCS帯BPF、１００３はPCS帯域外妨害波を除去するPCS帯BPF、１００４はDCS帯信号を増幅するDCS帯低雑音増幅器、１００５はPCS帯信号を増幅するPCS帯低雑音増幅器、１００６はDCS帯低雑音増幅器１００４，PCS帯低雑音増幅器１００５の出力を選択する高周波切替スイッチ、１００７は高周波変調信号を直交復調する直交復調部である。
【０００５】
以上のように構成されたデュアルバンド増幅器について、以下その動作について説明する。
【０００６】
まず、高周波切替スイッチ１００６によって、DCS帯とPCS帯が選択される。例えばDCS帯が選択されたとき、DCS信号はDCS入力端子１０００より入力され、DCS帯BPF１００２によって、DCS帯域（1805MHz〜1880MHz）外の妨害波を除去され、DCS帯低雑音増幅器１００４によって、所望レベルまで増幅されるとともに、高周波切替スイッチ１００６を通過し、直交復調部１００７により、直交復調され、DCS帯とPCS帯で直交復調部の共有化を図ることができる。このような高周波切替スイッチを用いた直交復調部共有方法（例えば特許文献１参照）や、別途低雑音増幅器の出力を直結または容量結合する方法（例えば特許文献２参照）が、開示されている。
【０００７】
【特許文献１】
特開２０００−１２４８２９号公報
【特許文献２】
特開２００１−１１９２５１号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記構成（例えば、特許文献１）では、低雑音増幅器が独立に２つ必要となるとともに高周波切替スイッチにより損失が発生する。また、上記特許文献２の例では、直結、容量結合に関わらず低雑音増幅器を出力インピーダンスの非常に大きい点で並列に接続することになり、相互接続による利得劣化、RF電圧引き回しによる損失を免れない。
【０００９】
本発明は上記従来技術の課題を解決するもので、カスコード増幅器の仮想接地点を利用し、低損失なデュアルバンド増幅器を実現することを目的とする。
【００１０】
【課題を解決するための手段】
この課題を解決するために本発明は、第１の周波数の信号を電流に変換して出力する第１のRF電流差動出力端子を接続した第１の差動電圧−電流変換回路と、第２の周波数の信号を電流に変換して出力する第２のRF電流差動出力端子を接続した第２の差動電圧−電流変換回路と、第３のRＦ電流差動入力端子を接続し、この第３のRＦ電流差動入力端子から電流を入力するベース接地増幅回路と、前記第1及び第２のRF電流差動出力端子を同相で並列に接続するととともに、前記第３のRＦ電流差動入力端子と同相で直列に接続するRF電流交差部を具備したことを特徴とする増幅器であり、低雑音増幅器としてカスコード増幅器を用いて電圧−電流変換後の仮想接地点以降の回路を共通化することで相互接続の影響を低減する。
【００１１】
【発明の実施の形態】
本発明の請求項１に記載の発明は、第１の周波数の信号を電流に変換して出力する第１のRF電流差動出力端子を接続した第１の差動電圧−電流変換回路と、第２の周波数の信号を電流に変換して出力する第２のRF電流差動出力端子を接続した第２の差動電圧−電流変換回路と、第３のRＦ電流差動入力端子を接続し、この第３のRＦ電流差動入力端子から電流を入力するベース接地増幅回路と、前記第1及び第２のRF電流差動出力端子を同相で並列に接続するととともに、前記第３のRＦ電流差動入力端子と同相で直列に接続するRF電流交差部を具備したことを特徴とする増幅器であり、RF電流交差部をカスコード増幅器の仮想接地点に設定することで、第1及び第２の差動電圧−電流変換回路の接続損失を最小に抑えるという作用を有する。
【００１２】
本発明の請求項３に記載の発明は、前記第１のまたは第２の差動電圧−電流変換回路は、差動増幅回路を有するRF動作部と、カレントミラー回路を利用した直流バイアス回路と、前記RF動作部と直流バイアス回路を分離するように直列に挿入したRF阻止抵抗とを具備したことを特徴とした請求項１または請求項２記載の増幅器であり、RF阻止抵抗により、RF動作部の雑音指数劣化を防止できるという作用を有する。
【００１３】
本発明の請求項４に記載の発明は、前記第１のまたは第２の差動電圧−電流変換回路は、差動増幅回路を有するRF動作部と、カレントミラー回路を利用した直流バイアス回路とから構成され、前記RF動作部と直流バイアス回路間を直列抵抗を介さず直結したことを特徴とする請求項1または請求項２記載の増幅器であり、周波数が高く損失が大きい周波数f1側結線を寄生容量の低い上層で行い、f2を下層で行うことで、f1側の損失を最小に抑えることができるという作用を有する。
【００１４】
本発明の請求項５に記載の発明は、前記差動電圧−電流変換回路は差動増幅回路を有するRF動作部と、カレントミラー回路を利用した直流バイアス回路から構成され、前記RF動作部と直流バイアス回路間を直列抵抗を使用せず、直結したことを特徴とする請求項1記載のデュアルバンド増幅器であり、各トランジスタのｈｆｅ相対バラツキが大きいときに直列抵抗による電流バラツキを防止し、差動間バランス劣化を防ぐことができるという作用を有する。
【００１５】
本発明の請求項６に記載の発明は、３つ以上の差動電圧−電流変換回路を有することを特徴とした増幅器であり、３つ以上の近接周波数帯の回路共有化が図れるという作用を有する。
【００１６】
本発明の請求項７に記載の発明は、請求項１乃至請求項６のいずれかに記載の増幅器を用いた無線機器であり、小型で安価な無線機器を実現できるという作用を有する。
【００１７】
以下、本発明の実施の形態について、図１から図４を用いて説明する。
【００１８】
（実施の形態１）
図１はデュアルバンド増幅器のブロック結線図を示す。図１において１１０はRF電圧差動入力端子１１１、RF電流差動出力端子１１２とを備え、周波数f1の高周波電圧を高周波電流に変換する差動電圧−電流変換回路、１２０はRF電圧差動入力端子１２１、RF電流差動出力端子１２２を備え、周波数f2の高周波電圧を高周波電流に変換する差動電圧−電流変換回路、１４０はRF電流差動入力端子１４１とRF電圧差動出力端子１４２、ベース接地トランジスタ１５０，１６０、ベース接地容量１５１、１６１、ベースバイアス電源１４４、バイアス抵抗１４５、負荷抵抗１５２，１５３を備え、高周波電流を電圧に変換するベース接地増幅回路、１４１は、RF電流差動出力端子１１２，１２２を同相で並列に接続するとともに、RF電流差動入力端子１４１と同相で直列に接続するRF電流交差部、１００は差動電圧−電流変換回路１１０，１２０、RF電流交差部１３０、ベース接地回路１４０、ＲＦ電圧差動入力端子１１１，１２１、ＲＦ電圧差動出力端子１４２からなるデュアルバンド増幅器である。
【００１９】
以上のように構成されたデュアルバンド増幅器について、以下その動作について説明する。
【００２０】
例えば周波数ｆ１が選択された場合、差動電圧−電流変換回路１１０がＯＮとなり、差動電圧−電流変換回路１２０はＯＦＦとなる。ＲＦ電圧差動入力端子１１１から入力された高周波信号ｆ１は、差動電圧−電流変換回路１１０により高周波電流に変換され、ＲＦ電流差動出力端子１１２に出力される。ＲＦ電流差動出力端子１１２は、ＲＦ電流交差部を介してＲＦ電流差動出力端子１２２と並列かつ同相で接続されているため、ＲＦ電流差動入力端子１４１には周波数帯によらず同相で高周波電流を入力できる。ベースバイアス電源１４４、バイアス抵抗１４５で共通ベースを適切にバイアスされ、ベース接地容量１５１，１６１でベースを高周波接地されたベース接地トランジスタ１５０，１６０、負荷抵抗１５２，１５３から構成されるベース接地増幅回路１４０は、ＲＦ電流差動入力端子１４１に入力された高周波電流をＲＦ電圧差動出力端子に電圧変換して出力する。このときベース接地容量１５１、１６１の働きにより、ＲＦ電流差動出力端子１１２、１２２、ＲＦ電流交差部１３０、ＲＦ電流差動入力端子１４１は、全て高周波仮想接地点とみなすことができる。このため、Ｈｉｇｈインピーダンスで出力を引き回す従来回路と比較して、伝送線路の影響、ＯＦＦ側回路の影響を最小に抑えることが可能となる。
【００２１】
以上のように本実施例によれば、RF電流交差部をカスコード増幅器の仮想接地点に設定することで、第１及び第２の差動電圧−電流変換回路の接続損失を最小に抑えたデュアルバンド増幅器を構成することができる。
【００２２】
（実施の形態２）
図２は差動電圧−電流変換回路の回路図を示す。図２において２５０は電源２５１、トランジスタ２５２、２５３、抵抗２５４，２５５、基準電流源２５６、電流基準トランジスタ２５７、ベース電流補償トランジスタ２５８、バイアス抵抗２６１から構成される直流バイアス回路、２４０はＲＦ差動電圧差動入力端子２０１、ＲＦ電流差動出力端子２０２、電圧電流変換を行うトランジスタ２１０、２２０、雑音指数を劣化させずに線形性を改善する帰還インダクタ２１１、２２１、同相雑音除去比向上に効果のある帰還インダクタ２４１から構成されるＲＦ動作部、２００は直流バイアス回路２５０、ＲＦ動作部２４０及び両者を接続するＲＦ阻止抵抗２６２，２６３、ＲＦ電圧差動入力端子２０１、ＲＦ電流差動出力端子から構成される差動電圧−電流変換回路である。図１において差動電圧−電流変換回路１１０、１２０を差動電圧−電流変換回路２５０でそれぞれ置き換えたものが本実施の形態で使用されるデュアルバンド増幅器となる。
【００２３】
以上のように構成されたデュアルバンド増幅器について、以下その動作について説明する。
【００２４】
当該差動電圧−電流変換回路が選択された場合、基準電流源２５６に基準電流が流れる。基準電流はトランジスタ２５２、２５３、抵抗２５４、２５５からなるカレントミラー回路により、電流基準トランジスタ２５７に流れる電流を決定する。ＲＦ動作部２４０のトランジスタ２１０、２２０は電流基準トランジスタ２５７とカレントミラー回路を構成しており、ベース電流補償トランジスタ２５８がベース電流補償を行うとともに、基準電流トランジスタ２５７とトランジスタ２１０、２２０の電流比の逆数となるようにバイアス抵抗２６１とＲＦ阻止抵抗２６２，２６３の抵抗比が決定される。このような比を選択することでベース電流による電圧降下が等しくなり、トランジスタのｈｆｅ絶対バラツキ補正に効果がある。また、ＲＦ阻止抵抗２６２，２６３は直流バイアス回路２５０からの雑音源のＲＦ動作部２４０への漏洩を阻止するため、雑音指数を劣化させることなく、ＲＦ動作部の直流バイアスを設定することができる。
【００２５】
その他の部分の動作は実施の形態１と同一であるため説明は省略する。
【００２６】
以上のように本実施例によれば、RF阻止抵抗により、RF動作部の雑音指数劣化を抑えたデュアルバンド増幅器を構成することができる。
【００２７】
（実施の形態３）
図３はＲＦ電流交差部の結線図を示す。図３において１１２、１２２、１３０の番号を付した構成要素は図１で説明したものと同一であるため説明は省略する。３４０は、例えば集積回路における３層配線の２層目を用いた下層信号線３００，３０１、３層目を用いた上層信号線３０２、３０３、３０４、３０５からなるＲＦ電流交差部である。図１においてＲＦ電流交差部１３０をＲＦ電流交差部３４０で置き換えたものが本実施の形態で使用されるデュアルバンド増幅器となる。以上のように構成されたデュアルバンド増幅器について、以下その動作について説明する。まず、周波数ｆ１がｆ２より高い場合、周波数ｆ１が通過するＲＦ電流差動出力端子１１２からＲＦ電流差動入力端子１４１までの配線を優先して寄生容量の少ない上層で配線し、周波数ｆ２が通過するＲＦ電流差動出力端子１２２からＲＦ電流差動入力端子１４１までの配線は交差部分で下層信号線３００を使用することで、周波数ｆ１側の損失を最小に抑える。更に下層信号線３００と同一距離となるように下層信号線３０１を設けることで周波数ｆ２側もバランスを崩すことなく接続できる。
その他の部分の動作は実施の形態２と同一であるため説明は省略する。
【００２８】
以上のように本実施例によれば、周波数が高く損失が大きい周波数f1側結線を寄生容量の低い上層で行い、f2を下層で行うことで、f1側の損失を最小に抑えたデュアルバンド増幅器を構成することができるという作用を有する。
【００２９】
（実施の形態４）
図４は差動電圧−電流変換回路の回路図を示す。図４において２０１、２０２、２１０、２１１、２２０，２２１，２４０、２４１，２５１、２５４、２５２、２５６の番号を付した構成要素は図２で説明したものと同一であるため説明は省略する。４１０は電源２５１、トランジスタ２５２，４１２、４２２、抵抗２５４，４１１、４２１、ベース電流補償トランジスタ４１３、４２３、電流基準トランジスタ４１５，４２５、ＲＦ阻止抵抗４１４，４２４、帰還抵抗４１６，４２６からなる直流バイアス回路、４００は直流バイアス回路４１０、ＲＦ動作部２４０、ＲＦ電圧差動入力端子２０１、ＲＦ電流差動出力端子２０２から構成される差動電圧−電流変換回路である。図１において差動電圧−電流変換回路１１０、１２０を差動電圧−電流変換回路４００でそれぞれ置き換えたものが本実施の形態で使用されるデュアルバンド増幅器となる。
【００３０】
以上のように構成されたデュアルバンド増幅器について、以下その動作について説明する。当該差動電圧−電流変換回路が選択された場合、基準電流源２５６に基準電流が流れる。基準電流はトランジスタ２５２、４１２、４２２、抵抗２５４、４１１、４２１からなるカレントミラー回路により、電流基準トランジスタ４１５、４２５に流れる電流を決定する。ＲＦ動作部２４０のトランジスタ２１０、２２０は電流基準トランジスタ４１５，４２５とそれぞれカレントミラー回路を構成しており、ベース電流補償トランジスタ４１３、４２３がベース電流補償を行うとともに、ＲＦ阻止抵抗４１４、４２４が高周波信号のベース電流補償トランジスタ４１３，４２３への流入を阻止している。電流基準トランジスタ４１６、４２６には高周波電流が流入するが、帰還抵抗４１６を十分大きくすることで線形性を高めることができる。電流基準トランジスタ４１５、４２５とトランジスタ２１０、２２０の間に直列抵抗が不要であるため、トランジスタのｈｆｅ相対バラツキが大きい場合でも直列抵抗による電圧降下差を生じることなくトランジスタ２１０，２２０の電流バランスを確保することができる。
【００３１】
その他の部分の動作は実施の形態１と同一であるため説明は省略する
以上のように本実施例によれば、各トランジスタのｈｆｅ相対バラツキが大きいときに直列抵抗による電流バラツキを防止し、差動間バランス劣化を防ぐことができる。
【００３２】
なお、当該差動電圧−電流変換回路を３つ以上有することにより、マルチバンド増幅器として3つ以上の近接周波数帯の回路共有化を図ることもできる。
【００３３】
【発明の効果】
以上のように本発明によれば、カスコード増幅器の仮想接地点にて動作周波数帯の近い増幅器を並列接続することで、相互接続による損失を最小に抑えた低損失な増幅器が実現できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるデュアルバンド増幅器のブロック結線図
【図２】本発明の実施の形態２における差動電圧−電流変換回路の回路図
【図３】本発明の実施の形態３におけるＲＦ電流交差部の結線図
【図４】本発明の実施の形態４における差動電圧−電流変換回路の回路図
【図５】従来のデュアルバンド増幅器のブロック結線図
【符号の説明】
１００ デュアルバンド増幅器
１１０，１２０ 差動電圧−電流変換回路
１１１、１２１ ＲＦ電圧差動入力端子
１１２，１２２ ＲＦ電流差動出力端子
１３０ ＲＦ電流交差部
１４０ ベース接地増幅回路
１４１ ＲＦ電流差動入力端子
１４２ ＲＦ電圧差動出力端子
１４３ 電源
１４４ ベースバイアス電源
１４５ バイアス抵抗
１５０，１６０ ベース接地トランジスタ
１５１、１６１ ベース接地容量
１５２，１５３ 負荷抵抗
２００ 差動電圧−電流変換回路
２０１ ＲＦ電圧差動入力端子
２０２ ＲＦ電圧差動出力端子
２１０，２２０ トランジスタ
２１１，２２１ 帰還インダクタ
２４０ ＲＦ動作部
２４１ 帰還インダクタ
２５０ 直流バイアス回路
２５１ 電源
２５２，２５３ トランジスタ
２５４，２５５ 抵抗
２５６ 基準電流源
２５７ 電流基準トランジスタ
２５８ ベース電流補償トランジスタ
２６１ バイアス抵抗
２６２，２６３ ＲＦ阻止抵抗
３００，３０１ 下層信号線
３０２〜３０５ 上層信号線
３４０ ＲＦ電流交差部
４００ 差動電圧−電流変換回路
４１０ 直流バイアス回路
４１１ 抵抗
４１２ トランジスタ
４１３ ベース電流補償トランジスタ
４１４ ＲＦ阻止抵抗
４１５ 電流基準トランジスタ
４１６ 帰還抵抗
４２１ 抵抗
４２２ トランジスタ
４２３ ベース電流補償トランジスタ
４２４ ＲＦ阻止抵抗
４２５ 電流基準トランジスタ
４２６ 帰還抵抗
１０００ DCS入力端子
１００１ PCS入力端子
１００２ DCS帯BPF
１００３ PCS帯BPF
１００４ DCS帯低雑音増幅器
１００５ PCS帯低雑音増幅器
１００６ 高周波切替スイッチ
１００７ 直交復調部
【発明の属する技術分野】
本発明は、主として各種無線機器、通信機器、測定器などに用いられるデュアルバンド増幅器やマルチバンド増幅器などの増幅器に関するものである。
【０００２】
【従来の技術】
デファクトスタンダードであるＧＳＭ方式携帯電話市場においては、使用エリア拡大のためマルチバンド対応の携帯電話機等が必須となりつつある。一方で回路設計者はコスト低減のため、如何に回路を共通化してチップ面積を削減していくかを考えていく必要がある。
【０００３】
以下、従来のデュアルバンド増幅器について説明する。
【０００４】
図５は従来のデュアルバンド増幅器の構成を示すブロック結線図である。図５において、１０００は、DCS帯入力端子、１００１はPCS帯入力端子、１００２はDCS帯域外妨害波を除去するDCS帯BPF、１００３はPCS帯域外妨害波を除去するPCS帯BPF、１００４はDCS帯信号を増幅するDCS帯低雑音増幅器、１００５はPCS帯信号を増幅するPCS帯低雑音増幅器、１００６はDCS帯低雑音増幅器１００４，PCS帯低雑音増幅器１００５の出力を選択する高周波切替スイッチ、１００７は高周波変調信号を直交復調する直交復調部である。
【０００５】
以上のように構成されたデュアルバンド増幅器について、以下その動作について説明する。
【０００６】
まず、高周波切替スイッチ１００６によって、DCS帯とPCS帯が選択される。例えばDCS帯が選択されたとき、DCS信号はDCS入力端子１０００より入力され、DCS帯BPF１００２によって、DCS帯域（1805MHz〜1880MHz）外の妨害波を除去され、DCS帯低雑音増幅器１００４によって、所望レベルまで増幅されるとともに、高周波切替スイッチ１００６を通過し、直交復調部１００７により、直交復調され、DCS帯とPCS帯で直交復調部の共有化を図ることができる。このような高周波切替スイッチを用いた直交復調部共有方法（例えば特許文献１参照）や、別途低雑音増幅器の出力を直結または容量結合する方法（例えば特許文献２参照）が、開示されている。
【０００７】
【特許文献１】
特開２０００−１２４８２９号公報
【特許文献２】
特開２００１−１１９２５１号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記構成（例えば、特許文献１）では、低雑音増幅器が独立に２つ必要となるとともに高周波切替スイッチにより損失が発生する。また、上記特許文献２の例では、直結、容量結合に関わらず低雑音増幅器を出力インピーダンスの非常に大きい点で並列に接続することになり、相互接続による利得劣化、RF電圧引き回しによる損失を免れない。
【０００９】
本発明は上記従来技術の課題を解決するもので、カスコード増幅器の仮想接地点を利用し、低損失なデュアルバンド増幅器を実現することを目的とする。
【００１０】
【課題を解決するための手段】
この課題を解決するために本発明は、第１の周波数の信号を電流に変換して出力する第１のRF電流差動出力端子を接続した第１の差動電圧−電流変換回路と、第２の周波数の信号を電流に変換して出力する第２のRF電流差動出力端子を接続した第２の差動電圧−電流変換回路と、第３のRＦ電流差動入力端子を接続し、この第３のRＦ電流差動入力端子から電流を入力するベース接地増幅回路と、前記第1及び第２のRF電流差動出力端子を同相で並列に接続するととともに、前記第３のRＦ電流差動入力端子と同相で直列に接続するRF電流交差部を具備したことを特徴とする増幅器であり、低雑音増幅器としてカスコード増幅器を用いて電圧−電流変換後の仮想接地点以降の回路を共通化することで相互接続の影響を低減する。
【００１１】
【発明の実施の形態】
本発明の請求項１に記載の発明は、第１の周波数の信号を電流に変換して出力する第１のRF電流差動出力端子を接続した第１の差動電圧−電流変換回路と、第２の周波数の信号を電流に変換して出力する第２のRF電流差動出力端子を接続した第２の差動電圧−電流変換回路と、第３のRＦ電流差動入力端子を接続し、この第３のRＦ電流差動入力端子から電流を入力するベース接地増幅回路と、前記第1及び第２のRF電流差動出力端子を同相で並列に接続するととともに、前記第３のRＦ電流差動入力端子と同相で直列に接続するRF電流交差部を具備したことを特徴とする増幅器であり、RF電流交差部をカスコード増幅器の仮想接地点に設定することで、第1及び第２の差動電圧−電流変換回路の接続損失を最小に抑えるという作用を有する。
【００１２】
本発明の請求項３に記載の発明は、前記第１のまたは第２の差動電圧−電流変換回路は、差動増幅回路を有するRF動作部と、カレントミラー回路を利用した直流バイアス回路と、前記RF動作部と直流バイアス回路を分離するように直列に挿入したRF阻止抵抗とを具備したことを特徴とした請求項１または請求項２記載の増幅器であり、RF阻止抵抗により、RF動作部の雑音指数劣化を防止できるという作用を有する。
【００１３】
本発明の請求項４に記載の発明は、前記第１のまたは第２の差動電圧−電流変換回路は、差動増幅回路を有するRF動作部と、カレントミラー回路を利用した直流バイアス回路とから構成され、前記RF動作部と直流バイアス回路間を直列抵抗を介さず直結したことを特徴とする請求項1または請求項２記載の増幅器であり、周波数が高く損失が大きい周波数f1側結線を寄生容量の低い上層で行い、f2を下層で行うことで、f1側の損失を最小に抑えることができるという作用を有する。
【００１４】
本発明の請求項５に記載の発明は、前記差動電圧−電流変換回路は差動増幅回路を有するRF動作部と、カレントミラー回路を利用した直流バイアス回路から構成され、前記RF動作部と直流バイアス回路間を直列抵抗を使用せず、直結したことを特徴とする請求項1記載のデュアルバンド増幅器であり、各トランジスタのｈｆｅ相対バラツキが大きいときに直列抵抗による電流バラツキを防止し、差動間バランス劣化を防ぐことができるという作用を有する。
【００１５】
本発明の請求項６に記載の発明は、３つ以上の差動電圧−電流変換回路を有することを特徴とした増幅器であり、３つ以上の近接周波数帯の回路共有化が図れるという作用を有する。
【００１６】
本発明の請求項７に記載の発明は、請求項１乃至請求項６のいずれかに記載の増幅器を用いた無線機器であり、小型で安価な無線機器を実現できるという作用を有する。
【００１７】
以下、本発明の実施の形態について、図１から図４を用いて説明する。
【００１８】
（実施の形態１）
図１はデュアルバンド増幅器のブロック結線図を示す。図１において１１０はRF電圧差動入力端子１１１、RF電流差動出力端子１１２とを備え、周波数f1の高周波電圧を高周波電流に変換する差動電圧−電流変換回路、１２０はRF電圧差動入力端子１２１、RF電流差動出力端子１２２を備え、周波数f2の高周波電圧を高周波電流に変換する差動電圧−電流変換回路、１４０はRF電流差動入力端子１４１とRF電圧差動出力端子１４２、ベース接地トランジスタ１５０，１６０、ベース接地容量１５１、１６１、ベースバイアス電源１４４、バイアス抵抗１４５、負荷抵抗１５２，１５３を備え、高周波電流を電圧に変換するベース接地増幅回路、１４１は、RF電流差動出力端子１１２，１２２を同相で並列に接続するとともに、RF電流差動入力端子１４１と同相で直列に接続するRF電流交差部、１００は差動電圧−電流変換回路１１０，１２０、RF電流交差部１３０、ベース接地回路１４０、ＲＦ電圧差動入力端子１１１，１２１、ＲＦ電圧差動出力端子１４２からなるデュアルバンド増幅器である。
【００１９】
以上のように構成されたデュアルバンド増幅器について、以下その動作について説明する。
【００２０】
例えば周波数ｆ１が選択された場合、差動電圧−電流変換回路１１０がＯＮとなり、差動電圧−電流変換回路１２０はＯＦＦとなる。ＲＦ電圧差動入力端子１１１から入力された高周波信号ｆ１は、差動電圧−電流変換回路１１０により高周波電流に変換され、ＲＦ電流差動出力端子１１２に出力される。ＲＦ電流差動出力端子１１２は、ＲＦ電流交差部を介してＲＦ電流差動出力端子１２２と並列かつ同相で接続されているため、ＲＦ電流差動入力端子１４１には周波数帯によらず同相で高周波電流を入力できる。ベースバイアス電源１４４、バイアス抵抗１４５で共通ベースを適切にバイアスされ、ベース接地容量１５１，１６１でベースを高周波接地されたベース接地トランジスタ１５０，１６０、負荷抵抗１５２，１５３から構成されるベース接地増幅回路１４０は、ＲＦ電流差動入力端子１４１に入力された高周波電流をＲＦ電圧差動出力端子に電圧変換して出力する。このときベース接地容量１５１、１６１の働きにより、ＲＦ電流差動出力端子１１２、１２２、ＲＦ電流交差部１３０、ＲＦ電流差動入力端子１４１は、全て高周波仮想接地点とみなすことができる。このため、Ｈｉｇｈインピーダンスで出力を引き回す従来回路と比較して、伝送線路の影響、ＯＦＦ側回路の影響を最小に抑えることが可能となる。
【００２１】
以上のように本実施例によれば、RF電流交差部をカスコード増幅器の仮想接地点に設定することで、第１及び第２の差動電圧−電流変換回路の接続損失を最小に抑えたデュアルバンド増幅器を構成することができる。
【００２２】
（実施の形態２）
図２は差動電圧−電流変換回路の回路図を示す。図２において２５０は電源２５１、トランジスタ２５２、２５３、抵抗２５４，２５５、基準電流源２５６、電流基準トランジスタ２５７、ベース電流補償トランジスタ２５８、バイアス抵抗２６１から構成される直流バイアス回路、２４０はＲＦ差動電圧差動入力端子２０１、ＲＦ電流差動出力端子２０２、電圧電流変換を行うトランジスタ２１０、２２０、雑音指数を劣化させずに線形性を改善する帰還インダクタ２１１、２２１、同相雑音除去比向上に効果のある帰還インダクタ２４１から構成されるＲＦ動作部、２００は直流バイアス回路２５０、ＲＦ動作部２４０及び両者を接続するＲＦ阻止抵抗２６２，２６３、ＲＦ電圧差動入力端子２０１、ＲＦ電流差動出力端子から構成される差動電圧−電流変換回路である。図１において差動電圧−電流変換回路１１０、１２０を差動電圧−電流変換回路２５０でそれぞれ置き換えたものが本実施の形態で使用されるデュアルバンド増幅器となる。
【００２３】
以上のように構成されたデュアルバンド増幅器について、以下その動作について説明する。
【００２４】
当該差動電圧−電流変換回路が選択された場合、基準電流源２５６に基準電流が流れる。基準電流はトランジスタ２５２、２５３、抵抗２５４、２５５からなるカレントミラー回路により、電流基準トランジスタ２５７に流れる電流を決定する。ＲＦ動作部２４０のトランジスタ２１０、２２０は電流基準トランジスタ２５７とカレントミラー回路を構成しており、ベース電流補償トランジスタ２５８がベース電流補償を行うとともに、基準電流トランジスタ２５７とトランジスタ２１０、２２０の電流比の逆数となるようにバイアス抵抗２６１とＲＦ阻止抵抗２６２，２６３の抵抗比が決定される。このような比を選択することでベース電流による電圧降下が等しくなり、トランジスタのｈｆｅ絶対バラツキ補正に効果がある。また、ＲＦ阻止抵抗２６２，２６３は直流バイアス回路２５０からの雑音源のＲＦ動作部２４０への漏洩を阻止するため、雑音指数を劣化させることなく、ＲＦ動作部の直流バイアスを設定することができる。
【００２５】
その他の部分の動作は実施の形態１と同一であるため説明は省略する。
【００２６】
以上のように本実施例によれば、RF阻止抵抗により、RF動作部の雑音指数劣化を抑えたデュアルバンド増幅器を構成することができる。
【００２７】
（実施の形態３）
図３はＲＦ電流交差部の結線図を示す。図３において１１２、１２２、１３０の番号を付した構成要素は図１で説明したものと同一であるため説明は省略する。３４０は、例えば集積回路における３層配線の２層目を用いた下層信号線３００，３０１、３層目を用いた上層信号線３０２、３０３、３０４、３０５からなるＲＦ電流交差部である。図１においてＲＦ電流交差部１３０をＲＦ電流交差部３４０で置き換えたものが本実施の形態で使用されるデュアルバンド増幅器となる。以上のように構成されたデュアルバンド増幅器について、以下その動作について説明する。まず、周波数ｆ１がｆ２より高い場合、周波数ｆ１が通過するＲＦ電流差動出力端子１１２からＲＦ電流差動入力端子１４１までの配線を優先して寄生容量の少ない上層で配線し、周波数ｆ２が通過するＲＦ電流差動出力端子１２２からＲＦ電流差動入力端子１４１までの配線は交差部分で下層信号線３００を使用することで、周波数ｆ１側の損失を最小に抑える。更に下層信号線３００と同一距離となるように下層信号線３０１を設けることで周波数ｆ２側もバランスを崩すことなく接続できる。
その他の部分の動作は実施の形態２と同一であるため説明は省略する。
【００２８】
以上のように本実施例によれば、周波数が高く損失が大きい周波数f1側結線を寄生容量の低い上層で行い、f2を下層で行うことで、f1側の損失を最小に抑えたデュアルバンド増幅器を構成することができるという作用を有する。
【００２９】
（実施の形態４）
図４は差動電圧−電流変換回路の回路図を示す。図４において２０１、２０２、２１０、２１１、２２０，２２１，２４０、２４１，２５１、２５４、２５２、２５６の番号を付した構成要素は図２で説明したものと同一であるため説明は省略する。４１０は電源２５１、トランジスタ２５２，４１２、４２２、抵抗２５４，４１１、４２１、ベース電流補償トランジスタ４１３、４２３、電流基準トランジスタ４１５，４２５、ＲＦ阻止抵抗４１４，４２４、帰還抵抗４１６，４２６からなる直流バイアス回路、４００は直流バイアス回路４１０、ＲＦ動作部２４０、ＲＦ電圧差動入力端子２０１、ＲＦ電流差動出力端子２０２から構成される差動電圧−電流変換回路である。図１において差動電圧−電流変換回路１１０、１２０を差動電圧−電流変換回路４００でそれぞれ置き換えたものが本実施の形態で使用されるデュアルバンド増幅器となる。
【００３０】
以上のように構成されたデュアルバンド増幅器について、以下その動作について説明する。当該差動電圧−電流変換回路が選択された場合、基準電流源２５６に基準電流が流れる。基準電流はトランジスタ２５２、４１２、４２２、抵抗２５４、４１１、４２１からなるカレントミラー回路により、電流基準トランジスタ４１５、４２５に流れる電流を決定する。ＲＦ動作部２４０のトランジスタ２１０、２２０は電流基準トランジスタ４１５，４２５とそれぞれカレントミラー回路を構成しており、ベース電流補償トランジスタ４１３、４２３がベース電流補償を行うとともに、ＲＦ阻止抵抗４１４、４２４が高周波信号のベース電流補償トランジスタ４１３，４２３への流入を阻止している。電流基準トランジスタ４１６、４２６には高周波電流が流入するが、帰還抵抗４１６を十分大きくすることで線形性を高めることができる。電流基準トランジスタ４１５、４２５とトランジスタ２１０、２２０の間に直列抵抗が不要であるため、トランジスタのｈｆｅ相対バラツキが大きい場合でも直列抵抗による電圧降下差を生じることなくトランジスタ２１０，２２０の電流バランスを確保することができる。
【００３１】
その他の部分の動作は実施の形態１と同一であるため説明は省略する
以上のように本実施例によれば、各トランジスタのｈｆｅ相対バラツキが大きいときに直列抵抗による電流バラツキを防止し、差動間バランス劣化を防ぐことができる。
【００３２】
なお、当該差動電圧−電流変換回路を３つ以上有することにより、マルチバンド増幅器として3つ以上の近接周波数帯の回路共有化を図ることもできる。
【００３３】
【発明の効果】
以上のように本発明によれば、カスコード増幅器の仮想接地点にて動作周波数帯の近い増幅器を並列接続することで、相互接続による損失を最小に抑えた低損失な増幅器が実現できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるデュアルバンド増幅器のブロック結線図
【図２】本発明の実施の形態２における差動電圧−電流変換回路の回路図
【図３】本発明の実施の形態３におけるＲＦ電流交差部の結線図
【図４】本発明の実施の形態４における差動電圧−電流変換回路の回路図
【図５】従来のデュアルバンド増幅器のブロック結線図
【符号の説明】
１００ デュアルバンド増幅器
１１０，１２０ 差動電圧−電流変換回路
１１１、１２１ ＲＦ電圧差動入力端子
１１２，１２２ ＲＦ電流差動出力端子
１３０ ＲＦ電流交差部
１４０ ベース接地増幅回路
１４１ ＲＦ電流差動入力端子
１４２ ＲＦ電圧差動出力端子
１４３ 電源
１４４ ベースバイアス電源
１４５ バイアス抵抗
１５０，１６０ ベース接地トランジスタ
１５１、１６１ ベース接地容量
１５２，１５３ 負荷抵抗
２００ 差動電圧−電流変換回路
２０１ ＲＦ電圧差動入力端子
２０２ ＲＦ電圧差動出力端子
２１０，２２０ トランジスタ
２１１，２２１ 帰還インダクタ
２４０ ＲＦ動作部
２４１ 帰還インダクタ
２５０ 直流バイアス回路
２５１ 電源
２５２，２５３ トランジスタ
２５４，２５５ 抵抗
２５６ 基準電流源
２５７ 電流基準トランジスタ
２５８ ベース電流補償トランジスタ
２６１ バイアス抵抗
２６２，２６３ ＲＦ阻止抵抗
３００，３０１ 下層信号線
３０２〜３０５ 上層信号線
３４０ ＲＦ電流交差部
４００ 差動電圧−電流変換回路
４１０ 直流バイアス回路
４１１ 抵抗
４１２ トランジスタ
４１３ ベース電流補償トランジスタ
４１４ ＲＦ阻止抵抗
４１５ 電流基準トランジスタ
４１６ 帰還抵抗
４２１ 抵抗
４２２ トランジスタ
４２３ ベース電流補償トランジスタ
４２４ ＲＦ阻止抵抗
４２５ 電流基準トランジスタ
４２６ 帰還抵抗
１０００ DCS入力端子
１００１ PCS入力端子
１００２ DCS帯BPF
１００３ PCS帯BPF
１００４ DCS帯低雑音増幅器
１００５ PCS帯低雑音増幅器
１００６ 高周波切替スイッチ
１００７ 直交復調部
Claims (3)
- 第１の RF 電圧差動入力端子から入力される第１の周波数の信号を電流に変換して出力する第１のRF電流差動出力端子を接続した第１の差動電圧−電流変換回路と、
第２の RF 電圧差動入力端子から入力される第２の周波数の信号を電流に変換して出力する第２のRF電流差動出力端子を接続した第２の差動電圧−電流変換回路と、
第３のRＦ電流差動入力端子を接続し、この第３のRＦ電流差動入力端子から電流を入力するベース接地増幅回路と、
前記第1及び第２のRF電流差動出力端子を同相で並列に接続するととともに、前記第３のRＦ電流差動入力端子と同相で直列に接続するRF電流交差部と、を具備し、
前記第１の差動電圧−電流変換回路及び前記第２の差動電圧−電流変換回路は、それぞれ、
前記第１の RF 電圧差動入力端子または前記第２の RF 電圧差動入力端子と接続された差動増幅回路を有するRF動作部と、
カレントミラー回路及び当該カレントミラー回路のミラー電流が流れる電流基準トランジスタを有する直流バイアス回路と、
前記電流基準トランジスタと前記RF動作部の前記差動増幅回路内のトランジスタとによって構成されるカレントミラー回路のベース電流補償を行うベース電流補償トランジスタと、
前記RF動作部と前記ベース電流補償トランジスタのエミッタ端子との間に設けられたＲＦ阻止抵抗と、を具備し、
前記RF動作部と前記直流バイアス回路の間は直列抵抗を介さず直結され、
前記電流基準トランジスタのベース端子及び前記 RF 動作部の前記差動増幅回路内のトランジスタのベース端子間に、前記第１の RF 電圧差動入力端子または前記第２の RF 電圧差動入力端子から高周波信号が直接入力され、
前記 RF 動作部の前記差動増幅回路内のトランジスタは、そのエミッタ端子が帰還インダクタに接続されており、そのコレクタ端子が前記第１の RF 電流差動出力端子または前記第２の RF 電流差動出力端子に接続されることを特徴とする増幅器。 - 前記第1の周波数が第２の周波数より高い場合、前記RF電流交差部の交差線を第１のRF電流差動出力端子と第３のRF電流差動入力端子との間を上層で配線し、第２のRF電流差動出力端子と第３のRF電流差動入力端子との間を下層で配線したことを特徴とする請求項１記載の増幅器。
- ３つ以上の差動電圧−電流変換回路を有することを特徴とした請求項１又は２に記載の増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002313916A JP4080298B2 (ja) | 2002-10-29 | 2002-10-29 | 増幅器 |
| US10/695,042 US6909325B2 (en) | 2002-10-29 | 2003-10-28 | Multi-band amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002313916A JP4080298B2 (ja) | 2002-10-29 | 2002-10-29 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004153378A JP2004153378A (ja) | 2004-05-27 |
| JP4080298B2 true JP4080298B2 (ja) | 2008-04-23 |
Family
ID=32458382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002313916A Expired - Fee Related JP4080298B2 (ja) | 2002-10-29 | 2002-10-29 | 増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6909325B2 (ja) |
| JP (1) | JP4080298B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI225332B (en) * | 2003-05-20 | 2004-12-11 | Mediatek Inc | Multi-band low noise amplifier |
| JP2006014241A (ja) * | 2004-06-29 | 2006-01-12 | Mitsubishi Electric Corp | 増幅装置 |
| US7734193B2 (en) * | 2004-08-12 | 2010-06-08 | Tri Quint Semiconductor, Inc. | Level detector for optical receivers |
| US20060276149A1 (en) * | 2005-06-03 | 2006-12-07 | Microtune (Texas), L.P. | Multi-band broadcast tuner |
| US20070024377A1 (en) * | 2005-07-28 | 2007-02-01 | Xuezhen Wang | Impedance matching techiques for multi-band or wideband RF amplifiers and associated amplifier designs |
| US7319849B2 (en) * | 2005-08-25 | 2008-01-15 | Microtune (Texas), L.P. | Radio-frequency tuner with differential converter |
| JP4887131B2 (ja) * | 2006-12-18 | 2012-02-29 | パナソニック株式会社 | 電力増幅器 |
| JP4821618B2 (ja) | 2007-01-15 | 2011-11-24 | パナソニック株式会社 | 高周波電力増幅器のための出力電力検波器 |
| US8237509B2 (en) | 2007-02-23 | 2012-08-07 | Qualcomm, Incorporated | Amplifier with integrated filter |
| US9166533B2 (en) | 2009-07-30 | 2015-10-20 | Qualcomm Incorporated | Bias current monitor and control mechanism for amplifiers |
| GB2526677B (en) * | 2014-04-11 | 2021-06-09 | Skyworks Solutions Inc | Circuits and methods related to switchless carrier aggregation in radio-frequency receivers |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4220974A (en) * | 1978-10-30 | 1980-09-02 | Rca Corporation | AFT circuit |
| JP2894004B2 (ja) * | 1991-06-13 | 1999-05-24 | 松下電器産業株式会社 | 周波数変換回路 |
| JPH08265047A (ja) * | 1995-01-24 | 1996-10-11 | Matsushita Electric Ind Co Ltd | 周波数変換回路 |
| JP2000124829A (ja) | 1998-10-12 | 2000-04-28 | Toshiba Corp | 無線通信装置及びこれに用いる集積回路 |
| US6496545B1 (en) * | 1999-02-02 | 2002-12-17 | Lucent Technologies Inc. | Single side-band mixer |
| EP1573931B1 (en) * | 2002-12-11 | 2008-07-30 | R.F. Magic Inc. | Integrated crosspoint switch with band translation |
-
2002
- 2002-10-29 JP JP2002313916A patent/JP4080298B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-28 US US10/695,042 patent/US6909325B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040130392A1 (en) | 2004-07-08 |
| US6909325B2 (en) | 2005-06-21 |
| JP2004153378A (ja) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ryynanen et al. | A dual-band RF front-end for WCDMA and GSM applications | |
| US7209727B2 (en) | Integrated circuit radio front-end architecture and applications thereof | |
| US7098737B2 (en) | Variable inductor, oscillator including the variable inductor and radio terminal comprising this oscillator, and amplifier including the variable inductor and radio terminal comprising this amplifier | |
| Ismail et al. | A wide-band RF front-end for multiband multistandard high-linearity low-IF wireless receivers | |
| US7057457B2 (en) | Low-noise amplifying circuit | |
| KR101125500B1 (ko) | 사후-왜곡 모드 및 고이득 모드를 갖는 ｌｎａ | |
| US20060261845A1 (en) | Circuit for compensating for the declination of balanced impedance elements and a frequency mixer | |
| JP2004534470A5 (ja) | ||
| US20100240336A1 (en) | Front end and high frequency receiver having quadrature low noise amplifier | |
| US7446590B2 (en) | Low noise mixer with reduced distortion | |
| JP4319339B2 (ja) | 半導体装置 | |
| JP4080298B2 (ja) | 増幅器 | |
| JPWO2007105277A1 (ja) | 低雑音増幅器 | |
| US6985698B2 (en) | Impedeance matching circuit for a multi-band radio frequency device | |
| JP3892160B2 (ja) | 低電圧増幅器 | |
| JP2009165100A (ja) | 高周波増幅器及び高周波モジュール並びにそれらを用いた移動体無線機 | |
| JP2009165100A5 (ja) | ||
| US6665527B2 (en) | Double balanced mixer circuit | |
| JP2004166204A (ja) | 周波数変換器および無線送受信機 | |
| JP2004120478A (ja) | ミキサ回路及び差動増幅回路 | |
| EP1037380B1 (en) | Frequency converter | |
| JP4215304B2 (ja) | ミキサー回路 | |
| KR20080075522A (ko) | 인핸스드 믹서 디바이스 | |
| JP2005184409A (ja) | 通信用半導体集積回路およびそれを搭載した電子部品 | |
| JP2007116750A (ja) | 可変インダクタを含む増幅器及びこの増幅器を備えた無線端末 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050602 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071107 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071107 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4080298 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |