JP4067027B2 - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4067027B2 JP4067027B2 JP2006255620A JP2006255620A JP4067027B2 JP 4067027 B2 JP4067027 B2 JP 4067027B2 JP 2006255620 A JP2006255620 A JP 2006255620A JP 2006255620 A JP2006255620 A JP 2006255620A JP 4067027 B2 JP4067027 B2 JP 4067027B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- hole
- plating film
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、絶縁基板を貫通するスルーホールを設けたプリント配線板及びその製造方法であって、特にスルーホール内を充填材により充填したものに関する。 The present invention relates to a printed wiring board provided with a through hole penetrating an insulating substrate, and a method for manufacturing the same, and more particularly to a method of filling a through hole with a filler.
例えば、ボールグリッドタイプのプリント配線板には、表側面及び裏側面に設けた各パターン回路の電気的導通を図るため、又は熱放散のために、スルーホールが設けられている。
図16に示すごとく、このスルーホール90は、プリント配線板を構成する絶縁基板9を貫通して設けられている。スルーホール90の内壁には、金属めっき膜93が施されている。
For example, a ball grid type printed wiring board is provided with through-holes for electrical conduction of each pattern circuit provided on the front side surface and the back side surface or for heat dissipation.
As shown in FIG. 16, the
そして、上記スルーホール90の中には、エポキシ樹脂を用いた充填材91が充填してある。充填材91は、プリント配線板をマザーボードに半田付けする際、スルーホール90を通じてフラックス、半田洗浄液等が滲み出すことを防止し、絶縁基板9の表側面に設けたパターン回路961、又は半導体チップ5或いはこれを搭載するダイパッド963の汚染を防止する役目を果たしている。
The through
しかしながら、上記プリント配線板においては、これをマザーボード上に半田付けを行う場合の温度により、スルーホール90の中の金属めっき膜93と充填材91との間に剥離部分991を生ずることがある(図16)。プリント配線板の使用の際、この剥離部分991から湿気が浸入し、絶縁基板9と接着剤990との間に水分995として溜まる場合がある。この水分995は、絶縁基板9の表側面に設けたパターン回路961、半導体チップ5、又はダイパッド963を腐食させるおそれがある。
However, in the printed wiring board, a
また、プリント配線板をマザーボードに上記のように半田付けする際、その熱によって、上記水分995が急激に加熱されて、図17に示すごとく、絶縁基板9と半導体チップ5との間に剥離部分992を生じる場合がある。また、パターン回路961、半導体チップ5、及びダイパッド963が損傷を受けるおそれがある。
Further, when the printed wiring board is soldered to the mother board as described above, the heat causes the
本発明はかかる従来の問題点に鑑み、スルーホール内の金属めっき膜とスルーホールの内部に充填された充填材との間に剥離が生じることがなく、湿気の浸入を防止することができる、プリント配線板及びその製造方法を提供しようとするものである。 In view of such conventional problems, the present invention does not cause separation between the metal plating film in the through hole and the filler filled in the through hole, and can prevent moisture from entering. A printed wiring board and a manufacturing method thereof are to be provided.
第1の発明は、絶縁基板に、該絶縁基板を貫通するスルーホールを穿設し、
次いで、上記絶縁基板の表面及び上記スルーホールの内壁に金属めっき膜を施し、さらに、該金属めっき膜の表面に粗化表面層を形成し、
次いで、上記スルーホールの内部及びその開口周辺部に充填材を供給してこれを硬化させ、
次いで、上記絶縁基板の表面に突出した上記充填材及び上記粗化表面層を研磨除去して平滑面とし、
その後、上記絶縁基板の表面にパターン回路を形成することにより得られ、
上記スルーホール上には、ダイアタッチ系樹脂、エポキシ樹脂、もしくはフィラーを含有したエポキシ樹脂からなる樹脂層を介して半導体チップが搭載されることを特徴とするプリント配線板にある(請求項1)。
In the first invention, a through-hole penetrating the insulating substrate is formed in the insulating substrate,
Next, a metal plating film is applied to the surface of the insulating substrate and the inner wall of the through hole, and a roughened surface layer is formed on the surface of the metal plating film,
Next, the filler is supplied to the inside of the through hole and the periphery of the opening to be cured,
Next, the filler and the roughened surface layer protruding from the surface of the insulating substrate are polished and made smooth ,
Then, obtained by forming a pattern circuit on the surface of the insulating substrate,
In the printed wiring board, a semiconductor chip is mounted on the through hole through a resin layer made of an epoxy resin containing a die attach resin, an epoxy resin, or a filler. .
上記金属めっき膜の表面には、化学的表面処理を施して粗化表面層を形成することができる。化学的表面処理としては、例えば、黒化処理だけを行う方法、黒化処理及び黒化還元処理を順次行う方法、黒化処理、黒化還元処理及び酸処理を順次行う方法等がある。 The surface of the metal plating film can be subjected to chemical surface treatment to form a roughened surface layer. Examples of the chemical surface treatment include a method of performing only blackening treatment, a method of sequentially performing blackening treatment and blackening reduction treatment, a method of sequentially performing blackening treatment, blackening reduction treatment, and acid treatment.
上記黒化処理だけを行う方法としては、例えば、亜塩素酸ナトリウム、リン酸3ナトリウム、水酸化ナトリウム等を水に溶解した黒化処理液に、上記絶縁基板を浸漬することにより行う。これにより、金属めっき膜の表面に、その針状結晶が生成する。この結晶が、スルーホール内及び絶縁基板の表面に粗化表面層を構成する。 As a method for performing only the blackening treatment, for example, the insulating substrate is immersed in a blackening treatment solution in which sodium chlorite, trisodium phosphate, sodium hydroxide, or the like is dissolved in water. Thereby, the acicular crystal | crystallization produces | generates on the surface of a metal plating film. This crystal constitutes a roughened surface layer in the through hole and on the surface of the insulating substrate.
上記黒化処理及び黒化還元処理を順次行う方法としては、例えば、上記黒化処理液に上記絶縁基板を浸漬し、次いで、水素化ホウ素ナトリウム、水酸化ナトリウム等を水に溶解した第一還元処理液に、上記絶縁基板を浸漬する。更に、これを水酸化ナトリウム、ホルムアルデヒド、メタノール等を水に溶解した第二還元処理液に浸漬する。これにより、金属めっき膜の表面にその針状結晶が生成し、この結晶が還元される。 As a method of sequentially performing the blackening treatment and the blackening reduction treatment, for example, the first reduction in which the insulating substrate is immersed in the blackening treatment solution and then sodium borohydride, sodium hydroxide, etc. are dissolved in water. The insulating substrate is immersed in a processing solution. Furthermore, this is immersed in the 2nd reduction process liquid which melt | dissolved sodium hydroxide, formaldehyde, methanol, etc. in water. Thereby, the acicular crystal | crystallization produces | generates on the surface of a metal plating film, and this crystal | crystallization is reduce | restored.
上記黒化処理、黒化還元処理及び酸処理を順次行う方法としては、例えば、上記黒化処理液及び上記還元処理液に、順に上記絶縁基板を浸漬し、次いでこれを酸処理用の硫酸等の酸処理液に浸漬する。これにより、金属めっき膜の表面にその針状結晶が生成し、この結晶が一端還元された後、酸化される。 As a method for sequentially performing the blackening treatment, the blackening reduction treatment, and the acid treatment, for example, the insulating substrate is immersed in the blackening treatment solution and the reduction treatment solution in order, and then the sulfuric acid for acid treatment is used. Immerse in an acid treatment solution. Thereby, the acicular crystal | crystallization produces | generates on the surface of a metal plating film | membrane, and after this crystal | crystallization is reduced once, it is oxidized.
次に、粗化表面層を形成している上記スルーホールの内部及びその開口周辺部には、充填材を充填し、硬化させる。次に、絶縁基板の表面から突出した充填材を、絶縁基板表面の金属めっき膜の粗化表面層と共に、バフ、ブラシ等を用いて、研磨除去する。これにより、上記金属めっき膜及び充填材の表面が平滑になり、絶縁基板の表面全体が平滑面となる。次に、平滑な絶縁基板の表面には、パターン回路を形成する。 Next, the inside of the through hole forming the roughened surface layer and the periphery of the opening are filled with a filler and cured. Next, the filler protruding from the surface of the insulating substrate is polished and removed together with the roughened surface layer of the metal plating film on the surface of the insulating substrate using a buff, a brush or the like. Thereby, the surface of the said metal plating film and a filler becomes smooth, and the whole surface of an insulated substrate becomes a smooth surface. Next, a pattern circuit is formed on the surface of the smooth insulating substrate.
上記充填材は、電気絶縁材料又は導電材料である。上記電気絶縁材料は、例えば、エポキシ樹脂、ポリイミド樹脂から選ばれる1種又は2種以上の合成樹脂である。上記金属めっき膜は、銅、ニッケル、金から選ばれる1種又は2種以上よりなる。一方、導電材料としては、カーボンペースト等がある。上記絶縁基板としては、例えば、ガラス・エポキシ基板、ガラス・ポリイミド基板、ガラスマレイミドトリアジン基板等を用いる。 The filler is an electrically insulating material or a conductive material. The electrical insulating material is, for example, one or more synthetic resins selected from epoxy resins and polyimide resins. The said metal plating film consists of 1 type, or 2 or more types chosen from copper, nickel, and gold | metal | money. On the other hand, examples of the conductive material include carbon paste. As the insulating substrate, for example, a glass / epoxy substrate, a glass / polyimide substrate, a glass maleimide triazine substrate or the like is used.
上記スルーホールは、絶縁基板の表側面と裏側面にそれぞれ設けたパターン回路間を電気的に接続するために用いる。また、スルーホールは、半導体チップ又はパターン回路からの熱を放散させるための放熱用の穴としても用いることができる。
上記プリント配線板には、例えば、半導体チップを搭載することができる。また、プリント配線板は、別部材のマザーボード上に実装する。
上記プリント配線板は、例えば、ボールグリッドアレイ又はピングリッドアレイがある。
The through holes are used to electrically connect the pattern circuits provided on the front and back sides of the insulating substrate. The through hole can also be used as a heat radiating hole for dissipating heat from the semiconductor chip or the pattern circuit.
For example, a semiconductor chip can be mounted on the printed wiring board. The printed wiring board is mounted on a separate mother board.
Examples of the printed wiring board include a ball grid array and a pin grid array.
(作用及び効果)
本発明にかかるプリント配線板においては、スルーホールの内壁に金属めっき膜を形成し、この金属めっき膜の表面に粗化表面層を形成している。このスルーホールの内部には、充填材が充填される。充填材は、粗化表面層の凹凸により、スルーホールの内壁に対し密着する。そのため、例え、熱衝撃を受けても、充填材がスルーホールの内壁から剥がれることもない。従って、スルーホールから湿気が浸入するのを防止することができる。
(Function and effect)
In the printed wiring board according to the present invention, a metal plating film is formed on the inner wall of the through hole, and a roughened surface layer is formed on the surface of the metal plating film. The through hole is filled with a filler. The filler adheres to the inner wall of the through hole due to the unevenness of the roughened surface layer. Therefore, even if it receives a thermal shock, the filler is not peeled off from the inner wall of the through hole. Therefore, it is possible to prevent moisture from entering from the through hole.
また、本発明においては、スルーホールの内部だけでなく、その開口周辺部にも充填材を供給している。そのため、例え、充填材を硬化する際に充填材が収縮しても、スルーホールの内部全体を充填材により充填することができる。 In the present invention, the filler is supplied not only to the inside of the through hole but also to the periphery of the opening. Therefore, even if the filler shrinks when the filler is cured, the entire inside of the through hole can be filled with the filler.
なお、絶縁基板表面の金属めっきは、その表面が粗化表面層となるが、その後これを研磨除去して均一な平滑面としている。そのため、金属めっき表面を、更にめっき膜で被覆する場合にも、均一な厚みのめっき膜を形成することができる。このため、絶縁基板の表面に平滑で層厚みが均一なパターン回路を形成できる。 In addition, although the surface of the metal plating on the surface of the insulating substrate becomes a roughened surface layer, this is polished and removed to make a uniform smooth surface. Therefore, even when the metal plating surface is further covered with a plating film, a plating film having a uniform thickness can be formed. Therefore, a smooth pattern circuit having a uniform layer thickness can be formed on the surface of the insulating substrate.
故に、このパターン回路をダイパッドとして用い、このダイパッドの上に接着剤を用いて半導体チップ等の電子部品を搭載した場合にも、パターン回路と接着剤との間を密着させることができる。従って、熱衝撃を受けても、接着剤が回路パターンから剥離することもなく、水分の浸入もない。その結果、電子部品、パターン回路の損傷を抑制することができる。 Therefore, even when this pattern circuit is used as a die pad and an electronic component such as a semiconductor chip is mounted on the die pad using an adhesive, the pattern circuit and the adhesive can be brought into close contact with each other. Therefore, even when subjected to a thermal shock, the adhesive does not peel off from the circuit pattern, and moisture does not enter. As a result, damage to electronic components and pattern circuits can be suppressed.
本発明によれば、スルーホール内の金属めっき膜とスルーホールの内部に充填された充填材との間に剥離が生じることがなく、湿気の浸入を防止することができる、プリント配線板を提供することができる。 According to the present invention, there is provided a printed wiring board capable of preventing moisture from entering without causing separation between the metal plating film in the through hole and the filler filled in the through hole. can do.
第2の発明は、絶縁基板に、該絶縁基板を貫通するスルーホールを穿設する工程と、
次いで、上記絶縁基板の表面及び上記スルーホールの内壁に金属めっき膜を施す工程と、
さらに、該金属めっき膜の表面に粗化表面層を形成する工程と、
次いで、上記スルーホールの内部及びその開口周辺部に電気絶縁材料からなる充填材を充填する工程と、
次いで、上記絶縁基板の表面に突出した上記充填材及び上記粗化表面層を研磨除去して平滑面とする工程と、
その後、上記絶縁基板の表面にパターン回路を形成する工程とを含み、
上記スルーホールは、その上に、ダイアタッチ系樹脂、エポキシ樹脂、もしくはフィラーを含有したエポキシ樹脂の層を介して半導体チップを搭載されるものであることを特徴とするプリント配線板の製造方法にある(請求項3)。
The second invention comprises a step of drilling a through-hole penetrating the insulating substrate in the insulating substrate;
Next, a step of applying a metal plating film to the surface of the insulating substrate and the inner wall of the through hole;
A step of forming a roughened surface layer on the surface of the metal plating film;
Next, filling the inside of the through hole and the periphery of the opening with a filler made of an electrically insulating material;
Next, a step of polishing and removing the filler and the roughened surface layer protruding from the surface of the insulating substrate to make a smooth surface ;
Then, forming a pattern circuit on the surface of the insulating substrate,
In the printed wiring board manufacturing method, the semiconductor chip is mounted thereon via a die attach resin, an epoxy resin, or an epoxy resin layer containing a filler. (Claim 3).
上記第1の発明(請求項1)において、上記粗化表面層は,針状表面を有することが好ましい(請求項2)。 In the first invention (invention 1), the roughened surface layer preferably has a needle-like surface (invention 2).
(実施例1)
本発明の実施例にかかるプリント配線板について、図1〜図14を用いて説明する。
本例のプリント配線板10は、図1、図2に示すごとく、絶縁基板9を貫通して設けたスルーホール90を設けている。スルーホール90の内壁は、粗化表面層30を有する金属めっき膜3により被覆されている。このスルーホール90の内部は、充填材としての電気絶縁材料1により充填されている。
Example 1
The printed wiring board concerning the Example of this invention is demonstrated using FIGS.
As shown in FIGS. 1 and 2, the printed
絶縁基板9の表側面には、パターン回路61及び半導体チップ搭載用のダイパッド63が設けられている。絶縁基板9の裏側面には、パターン回路62及び放熱パッド64が設けられている。
ダイパッド63と放熱パッド64の間は、絶縁基板9の略中央部に設けた上記スルーホール90により接続している。表側面及び裏側面のパターン回路61、62の間は、図2に示すごとく、絶縁基板9の周辺部に設けた上記スルーホール90により接続されている。
A
The
ダイパッド63の上には、接着剤59により半導体チップ5が搭載される。半導体チップ5は、パターン回路61の先端部のボンディングパッド610と、ワイヤー50により接続される。半導体チップ5およびワイヤー50は、樹脂55により封止される。接着剤59は、ダイアタッチ系樹脂、エポキシ系樹脂、あるいはフィラーを含有したエポキシ系樹脂等である。
本例のプリント配線板10は、半導体チップ5とパターン回路61との間を、ワイヤー50により接続する方式である。
The
The printed
また、絶縁基板9の裏側面には、パターン回路62、及び放熱パッド64が設けられている。パターン回路62の上には、マザーボード8のパッド82と半田81により接合するための複数のパッド620が設けられている。
Further, a
次に、上記プリント配線板の製造方法について、図3〜図14を用いて説明する。
まず、図3に示すごとく、表側面及び裏側面に銅箔2を被覆した絶縁基板9を準備する。次いで、図4に示すごとく、絶縁基板9に、これを貫通するスルーホール90を穿設する。次に、図5に示すごとく、絶縁基板9の表面及びスルーホール90の内壁に金属めっき膜3を施す。金属めっき膜3は、銅である。
Next, the manufacturing method of the said printed wiring board is demonstrated using FIGS.
First, as shown in FIG. 3, an insulating
次に、図6に示すごとく、化学的表面処理により、金属めっき膜3の表面に粗化表面層30を形成する。上記化学的表面処理は、黒化処理により行う。
上記黒化処理は、以下の黒化処理液に、0.3〜15分間、絶縁基板9を浸漬することにより行う。この黒化処理により、金属めっき膜3の表面には、銅の針状結晶が生成する。
Next, as shown in FIG. 6, a roughened
The blackening treatment is performed by immersing the insulating
(1)黒化処理液
・成分(水中濃度)
亜塩素酸ナトリウム.......20〜70g/リットル、
リン酸3ナトリウム12水....10〜30g/リットル、
水酸化ナトリウム........10〜30g/リットル、
・温度........70〜98℃、
(1) Blackening solution / component (concentration in water)
Sodium chlorite. . . . . . . 20-70 g / liter,
Trisodium phosphate 12 water. . . . 10-30 g / liter,
Sodium hydroxide. . . . . . . . 10-30 g / liter,
·temperature. . . . . . . . 70-98 ° C,
次に、図7に示すごとく、スルーホール90の中及びその開口周辺部に、スクリーン印刷等の手段により、エポキシ樹脂からなる電気絶縁材料1を供給する。このとき、電気絶縁材料1は、絶縁基板9の表面から突出させる。次いで、この電気絶縁材料1を150℃に加熱し、硬化させる。
次に、図8に示すごとく、絶縁基板9の表面に突出した電気絶縁材料1及び粗化表面層30をバフにより研磨除去して、平滑表面とする。
Next, as shown in FIG. 7, the electrical insulating
Next, as shown in FIG. 8, the electrically insulating
次に、図9〜図13に示すごとく、絶縁基板9の表面に、エッチングレジスト法により、パターン回路、ダイパッド、放熱パッドを形成する。
即ち、まず、図9に示すごとく、絶縁基板9の表側面及び裏側面に、所望のパターンのレジスト膜71を被覆する。次いで、この絶縁基板9を、エッチングにより、銅箔2および金属めっき膜3の不要部分を除去する。次いで、レジスト膜71を剥離する。
Next, as shown in FIGS. 9 to 13, a pattern circuit, a die pad, and a heat dissipation pad are formed on the surface of the insulating
That is, first, as shown in FIG. 9, a resist
これにより、図10に示すごとく、絶縁基板9の表側面には、パターン回路61、ボンディングパッド610、ダイパッド63が形成される。また、絶縁基板9の裏側面には、パターン回路62、放熱パッド64が形成される。
Thereby, as shown in FIG. 10, the
次に、図11に示すごとく、絶縁基板9の表側面及び裏側面に、上記パターン形成部分の金属めっき膜3を部分的に露出させて、ソルダーレジスト膜72を被覆する。次に、図12に示すごとく、めっき処理により、金属めっき膜3の表面に部分的にNi/Auめっき膜4を被覆する。
Next, as shown in FIG. 11, the
これにより、図13に示すごとく、ダイパッド63、ボンディングパッド610がNi/Auめっき膜4により被覆される。また、絶縁基板9の裏側面には、マザーボードと接合するためのパッド620が形成される。これにより、上記プリント配線板10が得られる。
Thereby, as shown in FIG. 13, the
上記プリント配線板10のダイパッド63の上には、図14に示すごとく、接着剤59を用いて、半導体チップ5が搭載される。半導体チップ5は、ワイヤー50により、ボンディングパッド610と電気的に接続される。半導体チップ5及びワイヤー50は、樹脂55により封止される。
The
このプリント配線板10の裏側面におけるパッド620は、図1に示すごとく、マザーボード8のパッド82の上に、ボール状の半田81を介して配置される。これを加熱して、プリント配線板のパッド620とマザーボード8のパッド82とを半田付けする。
As shown in FIG. 1, the
次に、本例の作用効果について説明する。
本例にかかるプリント配線板においては、図6、図7に示すごとく、スルーホール90の内壁に形成した金属めっき膜3の表面に、化学的表面処理を施して、粗化表面層30を形成している。そのため、電気絶縁材料1は、粗化表面層30の凹凸により、スルーホール90の内壁に対し密着する。
そのため、例え、熱衝撃を受けても、電気絶縁材料1がスルーホール90の内壁から剥がれることもない。従って、スルーホール90から湿気が浸入するのを防止することができる。
Next, the function and effect of this example will be described.
In the printed wiring board according to this example, as shown in FIGS. 6 and 7, the surface of the
Therefore, even if it receives a thermal shock, the electrically insulating
それ故、プリント配線板を半田付けによりマザーボードに実装する場合においても、半田の溶融温度により、スルーホール内の金属めっき膜と電気絶縁材料との間に剥離を生じない。 Therefore, even when the printed wiring board is mounted on the mother board by soldering, peeling does not occur between the metal plating film in the through hole and the electrically insulating material due to the melting temperature of the solder.
また、スルーホール90の内部だけでなく、その開口周辺部にも電気絶縁材料1を供給している。そのため、例え、電気絶縁材料1を硬化する際に電気絶縁材料1が収縮しても、スルーホール90の内部全体を電気絶縁材料1により充填することができる。
In addition, the electrical insulating
また、絶縁基板9の表面の金属めっき3には粗化表面層が形成されるが、その後これを研磨して均一な平滑面としている。そのため、金属めっき3の表面を、更にめっき膜で被覆する場合にも、均一な厚みのめっき膜を形成することができる。
このため、絶縁基板9の表面に、平滑で層厚みが均一なパターン回路61及びダイパッド63を形成することができる。
In addition, a roughened surface layer is formed on the metal plating 3 on the surface of the insulating
Therefore, the
故に、ダイパッド63の上に接着剤59を用いて半導体チップ5を搭載したとき、ダイパッド63と接着剤59との間を密着させることができる。従って、熱衝撃を受けたときにも、接着剤59がダイパッド63から剥離することがなく、水分の浸入もない。その結果、半導体チップ5、ダイパッド63、パターン回路61の損傷を抑制することができる。
Therefore, when the
尚、上記においては、半導体チップ5と絶縁基板9上の配線パターン61との接続は、ボンディングパッド610を介してワイヤー50により行った例を示した。しかし、半導体チップ5と配線パターン61との接続は、図15に示すごとく、配線パターン61のボンディングパッド610の上に半田バンプ500を設けて、半導体チップ5と接続する方式により行うこともできる。
In the above description, the example in which the connection between the
(実施例2)
本例においては、化学的表面処理として黒化処理及び黒化還元処理を順次行い、金属めっき膜の表面に粗化表面層を形成させた。
即ち、まず、実施例1に示した黒化処理を行った。次いで、以下の第1還元処理液及び第2還元処理液に、上記絶縁基板を順に浸漬して、黒化還元処理を行った。第1還元処理液への浸漬時間、及び第2還元処理液への浸漬時間は0.1〜15分間である。
(Example 2)
In this example, blackening treatment and blackening reduction treatment were sequentially performed as the chemical surface treatment to form a roughened surface layer on the surface of the metal plating film.
That is, first, the blackening process shown in Example 1 was performed. Next, the insulating substrate was immersed in the following first reduction treatment liquid and second reduction treatment liquid in order to perform blackening reduction treatment. The immersion time in the first reduction treatment liquid and the immersion time in the second reduction treatment liquid are 0.1 to 15 minutes.
(1)第1還元処理液
・成分
水素ホウ素ナトリウム.....0.1〜5.0g/リットル、
水酸化ナトリウム.......0.1〜5.0g/リットル、
・温度.............30〜60℃、
(1) First reduction treatment liquid / component Sodium borohydride. . . . . 0.1 to 5.0 g / liter,
Sodium hydroxide. . . . . . . 0.1 to 5.0 g / liter,
·temperature. . . . . . . . . . . . . 30-60 ° C,
(2)第2還元処理液
・成分
水酸化ナトリウム.......1.0〜10g/リットル、
ホルムアルデヒド.......1.0〜20g/リットル、
メタノール..........1.0〜30g/リットル、
・温度.............30〜60℃、
(2) Second reducing solution / component Sodium hydroxide. . . . . . . 1.0-10 g / liter,
Formaldehyde. . . . . . . 1.0-20 g / liter,
methanol. . . . . . . . . . 1.0-30 g / liter,
·temperature. . . . . . . . . . . . . 30-60 ° C,
上記黒化還元処理により、金属めっき膜の表面には、還元された銅の針状結晶が生成する。
その他は、実施例1と同様である。本例においては、上記処理を行っているので、実施例1の場合よりも更に耐酸性向上の点で優れている。その他、本例においても、実施例1と同様の効果を得ることができる。
By the blackening reduction treatment, reduced copper needle crystals are generated on the surface of the metal plating film.
Others are the same as in the first embodiment. In this example, since the said process is performed, it is more excellent in the point of an acid-resistant improvement than the case of Example 1. FIG. In addition, also in this example, the same effect as Example 1 can be acquired.
(実施例3)
本例においては、化学的表面処理として黒化処理、黒化還元及び酸処理を順次行い、金属めっき膜の表面に粗化表面層を形成させた。
即ち、本例の処理を行うに当たり、まず、実施例1に示した黒化処理を行ない、次いで実施例2に示した黒化還元処理を行った。次いで、以下の成分からなる酸処理液に、上記絶縁基板を浸漬した。酸処理液への浸漬時間は、0.1〜10分間である。
(Example 3)
In this example, blackening treatment, blackening reduction, and acid treatment were sequentially performed as chemical surface treatments to form a roughened surface layer on the surface of the metal plating film.
That is, in performing the process of this example, first, the blackening process shown in Example 1 was performed, and then the blackening reduction process shown in Example 2 was performed. Subsequently, the said insulating substrate was immersed in the acid treatment liquid which consists of the following components. The immersion time in the acid treatment solution is 0.1 to 10 minutes.
(1)酸処理液
・成分
硫酸.....30〜300g/リットル、
・温度......5〜40℃、
(1) Acid treatment solution / component Sulfuric acid. . . . . 30-300 g / liter,
·temperature. . . . . . 5-40 ° C,
上記化学的表面処理により、金属めっき膜の表面には、酸化された銅の針状結晶が生成した。
その他は、実施例2と同様である。本例においても、実施例2と同様の効果を得ることができる。
By the chemical surface treatment, oxidized copper needle crystals were formed on the surface of the metal plating film.
Others are the same as in the second embodiment. Also in this example, the same effect as that of the second embodiment can be obtained.
1 電気絶縁材料
10 プリント配線板
2 銅箔
3 金属めっき膜
30 粗化表面層
4 Ni/Auめっき膜
5 半導体チップ
61、62 パターン回路
63 ダイパッド
64 放熱パッド
8 マザーボード
9 絶縁基板
90 スルーホール
DESCRIPTION OF
Claims (3)
次いで、上記絶縁基板の表面及び上記スルーホールの内壁に金属めっき膜を施し、さらに、該金属めっき膜の表面に粗化表面層を形成し、
次いで、上記スルーホールの内部及びその開口周辺部に充填材を供給してこれを硬化させ、
次いで、上記絶縁基板の表面に突出した上記充填材及び上記粗化表面層を研磨除去して平滑面とし、
その後、上記絶縁基板の表面にパターン回路を形成することにより得られ、
上記スルーホール上には、ダイアタッチ系樹脂、エポキシ樹脂、もしくはフィラーを含有したエポキシ樹脂からなる樹脂層を介して半導体チップが搭載されることを特徴とするプリント配線板。 Drilling a through-hole through the insulating substrate in the insulating substrate,
Next, a metal plating film is applied to the surface of the insulating substrate and the inner wall of the through hole, and a roughened surface layer is formed on the surface of the metal plating film,
Next, the filler is supplied to the inside of the through hole and the periphery of the opening to be cured,
Next, the filler and the roughened surface layer protruding from the surface of the insulating substrate are polished and made smooth ,
Then, obtained by forming a pattern circuit on the surface of the insulating substrate,
A printed wiring board, wherein a semiconductor chip is mounted on the through hole via a resin layer made of an epoxy resin containing a die attach resin, an epoxy resin, or a filler.
次いで、上記絶縁基板の表面及び上記スルーホールの内壁に金属めっき膜を施す工程と、
さらに、該金属めっき膜の表面に粗化表面層を形成する工程と、
次いで、上記スルーホールの内部及びその開口周辺部に電気絶縁材料からなる充填材を充填する工程と、
次いで、上記絶縁基板の表面に突出した上記充填材及び上記粗化表面層を研磨除去して平滑面とする工程と、
その後、上記絶縁基板の表面にパターン回路を形成する工程とを含み、
上記スルーホールは、その上に、ダイアタッチ系樹脂、エポキシ樹脂、もしくはフィラーを含有したエポキシ樹脂の層を介して半導体チップを搭載されるものであることを特徴とするプリント配線板の製造方法。 Drilling a through hole through the insulating substrate in the insulating substrate;
Next, a step of applying a metal plating film to the surface of the insulating substrate and the inner wall of the through hole;
A step of forming a roughened surface layer on the surface of the metal plating film;
Next, filling the inside of the through hole and the periphery of the opening with a filler made of an electrically insulating material;
Next, a step of polishing and removing the filler and the roughened surface layer protruding from the surface of the insulating substrate to make a smooth surface ;
Then, forming a pattern circuit on the surface of the insulating substrate,
A method of manufacturing a printed wiring board, wherein a semiconductor chip is mounted on the through hole via a layer of an epoxy resin containing a die attach resin, an epoxy resin, or a filler.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006255620A JP4067027B2 (en) | 2006-09-21 | 2006-09-21 | Printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006255620A JP4067027B2 (en) | 2006-09-21 | 2006-09-21 | Printed wiring board and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003325545A Division JP2004048050A (en) | 2003-09-18 | 2003-09-18 | Printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007043186A JP2007043186A (en) | 2007-02-15 |
JP4067027B2 true JP4067027B2 (en) | 2008-03-26 |
Family
ID=37800801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006255620A Expired - Lifetime JP4067027B2 (en) | 2006-09-21 | 2006-09-21 | Printed wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4067027B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4498378B2 (en) * | 2007-03-30 | 2010-07-07 | 三洋電機株式会社 | Substrate and manufacturing method thereof, circuit device and manufacturing method thereof |
-
2006
- 2006-09-21 JP JP2006255620A patent/JP4067027B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2007043186A (en) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4993148A (en) | Method of manufacturing a circuit board | |
KR100614548B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
JP2004193549A (en) | Package substrate plated without plated lead-in wire and its manufacturing method | |
JP2008004924A (en) | Manufacturing method of package substrate | |
JP2012114173A (en) | Manufacturing method of semiconductor device and the semiconductor device | |
JP2004095972A (en) | Manufacturing method for plastic package | |
JP2006093575A (en) | Semiconductor device and its manufacturing method | |
JP2014179430A (en) | Multilayer printed wiring board for mounting semiconductor element | |
TW201104767A (en) | Semiconductor package with NSMD type solder mask and method for manufacturing the same | |
JP4067027B2 (en) | Printed wiring board and manufacturing method thereof | |
JP2001007248A (en) | Package substrate | |
JP3918803B2 (en) | Semiconductor device substrate and manufacturing method thereof | |
JP3582111B2 (en) | Manufacturing method of printed wiring board | |
JP4396770B2 (en) | Printed wiring board | |
JP3735873B2 (en) | Printed wiring board | |
JP4386763B2 (en) | Semiconductor device | |
JP2002198461A (en) | Plastic package and its manufacturing method | |
JP2004048050A (en) | Printed wiring board | |
JP2004266290A (en) | Printed wiring board | |
JP3279225B2 (en) | Electronic component having bump and its mounting structure | |
JP7412735B2 (en) | Manufacturing method for semiconductor packages | |
JP2002176267A (en) | Electronic parts, circuit device, manufacturing method therefor and semiconductor device | |
JPH10294549A (en) | Manufacture of printed wiring board and printed wiring board | |
JP2001007250A (en) | Package substrate | |
JP3868557B2 (en) | Manufacturing method of multilayer printed wiring board for IC mounting |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071231 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |