JP4066893B2

JP4066893B2 - PWM class D amplifier

Info

Publication number: JP4066893B2
Application number: JP2003181047A
Authority: JP
Inventors: 隆生川崎; 龍也大原; 一也豊巻
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2003-06-25
Filing date: 2003-06-25
Publication date: 2008-03-26
Anticipated expiration: 2023-06-25
Also published as: JP2005020264A

Description

【０００１】
【発明の属する技術分野】
本発明はＰＷＭ型Ｄ級増幅器に係り、特にパルス符号変調（ＰＣＭ：Pulse Code Modulation）音声信号などのディジタル入力信号を、ノイズシェーピングを用いて再量子化した後に２通りのパルス幅変調（ＰＷＭ：Pulse Width Modulation）信号出力に変換し、各ＰＷＭ信号出力の差に相当する増幅電力を負荷に供給するＰＷＭ型Ｄ級増幅器に関する。
【０００２】
【従来の技術】
図５は従来のＰＷＭ型Ｄ級増幅器の一例のブロック図を示す。この従来のＰＷＭ型Ｄ級増幅器では、入力端子１に入力されたディジタル信号（例えばＰＣＭ音声信号）が、演算回路２で演算された後、再量子化器３により後続のＰＷＭ変換器５及び６で実現可能な分解能に再量子化される。再量子化された信号４は、ＰＷＭ変換器５及び６にそれぞれ供給される一方、再量子化ノイズを低減させるため演算回路２の帰還入力端子にフィードバックされ、公知の所謂ノイズシェーピング動作を行い、不要帯域における量子化ノイズの増加と引き替えに必要帯域の再量子化ノイズを低減させる（例えば、特許文献１参照）。
【０００３】
すなわち、特許文献１に記載されているように、入力端子１から入力されるディジタル信号をＸ（z）、再量子化器３から入力される再量子化信号４をＹ（ｚ）とＺ領域の信号として表記し、ｚ^−１が再標本化周期に相当する単位遅延を表すものとすると、演算回路２は次式を満足する信号Ａ（ｚ）を生成する。
【０００４】
【数１】

ただし、上式中、ｂ、ｃ、ｄ及びｅは、ｂ≧１／２、ｅ≧０、ｄ＋ｅ＞０、ｂ（ｄ＋ｅ）（ｃ＋ｄ＋ｅ）−ｂ^２ｅ−１.２（ｄ＋ｅ）^２＞０、８ｂ＋４ｃ＋２ｄ＋ｅ＜１５、８ｂ＋４ｃ＋２ｄ＜１４＋ｅを同時に満足する任意の定数である。
【０００５】
再量子化器３は演算回路２から出力された信号Ａ（ｚ）の分解能を低減した再量子化信号４をＰＷＭ変換回路５及び６にそれぞれ出力する。ＰＷＭ変換回路５及び６は、特許文献２に記載された公知の構成であり、再量子化信号４をそれぞれＰＷＭ波形７及び８に変換する。このときＰＷＭ波形７とＰＷＭ波形８は、一方のデューティ比が増加するとき、他方のデューティ比が減少するというように互いに相補的な動作をする。このＰＷＭ波形７とＰＷＭ波形８の差がＰＷＭ出力信号となる。
【０００６】
ＰＷＭ変換回路５及び６の各々は図６に示す出力回路を有している。同図において、ＰＷＭ変換回路５又は６において、生成されたＰＷＭ波形は駆動回路１１に供給されてレベルとタイミングが調整されて電界効果トランジスタＱ１及びＱ２のゲートに印加され、これらのトランジスタＱ１及びＱ２を交互にオン状態とし、出力端子１２に出力信号を発生する。出力端子１２に出力される信号が図５のＰＷＭ波形７又は８に相当する。
【０００７】
ここで、図５に示したＰＷＭ変換回路５及び６から出力されるＰＷＭ波形７及び８の差がＰＷＭ出力信号には、入力信号１が音声信号の場合は音声などの必要成分と、周波数帯域外の不要成分を含む。不要成分はノイズシェーピングに由来する成分と、ＰＷＭの繰り返し周期に由来する成分を含む。
【０００８】
そこで、図５に示すローパスフィルタ９は、入力されたＰＷＭ出力信号（ディジタル入力信号をＤ級増幅したアナログ信号）から不要成分を除去し、必要成分だけをスピーカ１０などの負荷に伝達させる働きをする。一般に、不要成分は周波数が高く、人間に検知され難いので、簡易な構成では省略することも可能である。
【０００９】
【特許文献１】
特公平７−１０９９９１号公報（第１図）
【特許文献２】
特公平７−０８７３７５号公報（第２図）
【００１０】
【発明が解決しようとする課題】
ところで、図６に示したＰＷＭ変換回路５及び６内の出力回路のトランジスタＱ１及びＱ２は、交互にオン状態とされるが、オンからオフ又はオフからオンに切り替わる際に、短時間だけ両方のトランジスタＱ１及びＱ２が同時にオンになる。その結果、図７のIａ、Iｂに示すように貫通電流が流れる。その結果、図６の電源電圧Ｖｄｄ、Ｖｓｓは電源インピーダンスが”０”でないために、図７に示すように短時間だけ変動する。
【００１１】
ＰＷＭ変換回路５とＰＷＭ変換回路６の電源が共通の場合、両方の回路の上記の貫通電流によって電源電圧が変動するため、出力電圧は図８のII、IIIに示すようになる。最終的なＰＷＭ出力信号は図５のＰＷＭ波形７と８の差、すなわち、図８のII、IIIの差で表されるため、図９のIVに示すようになる。
【００１２】
この出力ＰＷＭ信号波形IVは、図９に点線で示す理想波形Vと比較すると、前縁誤差VIの方が後縁誤差VIIより大きくなる。従って、パルス幅が減少した場合と同様の誤差が発生する。従って、入力再量子化値によって表現（出力）されるＰＷＭ出力値は、図１０にIXで示すように、理想値VIIIに比べて絶対値が減少したようになる。
【００１３】
その結果、有用帯域における出力周波数スペクトラムは図１１にXで示すようになり、非直線性によって高調波歪みが発生すると共に、同図にXIで示す理想的な場合のノイズフロアに対して、ノイズフロアも上昇している（シミュレーション）。ノイズフロアの上昇は、ノイズシェーピングによって有用帯域外に追いやられた量子化ノイズが、非直線性によって有用帯域内に混変調積を発生することに由来する（なお、図６〜図１１は、一般的な例よりも誤差成分を誇張して書いてある）。
【００１４】
本発明は以上の点に鑑みなされたもので、ＰＣＭ音声信号などのディジタル入力信号を、ノイズシェーピングを用いて再量子化した再量子化信号が入力されるＰＷＭ変換回路の出力段の貫通電流による電源ノイズに起因する歪み及びノイズを、簡単な構成により低減し得るＰＷＭ型Ｄ級増幅器を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、増幅すべきディジタル入力信号と帰還入力信号とが供給されて所定の演算を行う演算回路と、演算回路から出力されたディジタル信号を再量子化する再量子化器と、再量子化器から出力された再量子化信号をそれぞれ入力信号として受け、パルス幅変調を行って、互いにデューティ比が逆方向に変化する第１及び第２のＰＷＭ波形を出力する第１及び第２のＰＷＭ変換回路と、第１及び第２のＰＷＭ変換回路から出力された第１及び第２のＰＷＭ波形を合成してＤ級増幅された信号を得て負荷へ供給する合成手段と、再量子化器から出力された再量子化信号の符号を判定して得た判定結果と、第１及び第２のＰＷＭ波形の理想波形に対する前縁誤差と後縁誤差との差に相当する誤差定数とを乗算して補正信号を生成する補正信号発生回路と、補正信号と再量子化信号とを加算して、得られた加算信号を演算回路に帰還入力信号として供給する加算器とを有し、再量子化器、補正信号発生回路及び加算器から構成される演算回路のフィードバックループがノイズシェーピングを行い、増幅すべきディジタル入力信号の有用帯域の再量子化ノイズを低減したディジタル信号を演算回路から出力する構成としたものである。
【００１６】
本発明における演算回路は、有用帯域において大きな利得を持つため、演算回路に帰還入力信号を供給するための、再量子化器、補正信号発生回路及び加算器から構成されるフィードバックループは有用帯域において大きなループゲインを持つため、再量子化信号には有用帯域においては補正信号発生回路及び加算器からなる回路の逆特性を持った出力が得られる。
【００１７】
ここで、上記の補正信号発生回路における判定結果は、再量子化信号が負のときは「−１」を、０のときは「０」を、正のときは「＋１」の値の判定結果が得られる。
【００１８】
【発明の実施の形態】
次に、本発明の一実施の形態について図面と共に説明する。図１は本発明になるＰＷＭ型Ｄ級増幅器の一実施の形態のブロック図を示す。同図中、図５と同一構成部分には同一符号を付し、その説明を省略する。図１において、符号判定器１５は、再量子化信号４を入力信号として受け、再量子化信号４が負のときは「−１」を、０のときは「０」を、正のときは「＋１」の値の信号を出力する。
【００１９】
誤差定数発生器１６は、図９にVIで示す前縁誤差と、同図にVIIで示す後縁誤差の差に相当する、負の定数の誤差を発生する。図１に示す乗算器１７は、上記の符号判定器１５の出力信号と、誤差定数発生器１６からの負の定数の誤差とを乗算し、得られた乗算結果を加算器１８に供給する。加算器１８は、乗算器１７からの乗算結果と、再量子化器３からの再量子化信号４とを加算し、得られた加算信号を演算回路２に帰還入力信号として供給する。
【００２０】
ここで、ノイズシェーパの常識として、演算回路２は、有用帯域において大きな利得を持つため、演算回路２、再量子化器３、符号判定器１５、誤差定数発生器１６、乗算器１７及び加算器１８から構成されるフィードバックループは、入力端子１に入力される増幅すべきディジタル入力信号の有用帯域において大きなループゲインを持つ。
【００２１】
そのため、再量子化器３の出力には上記の有用帯域においては符号判定器１５、誤差定数発生器１６、乗算器１７及び加算器１８からなる回路の逆特性を持った出力が得られる。符号判定器１５、誤差定数発生器１６、乗算器１７及び加算器１８からなる回路の特性は、ＰＷＭ変換回路５及び６の非直線性を代表しているため、その逆特性により再量子化器３の出力再量子化信号４中の非直線性が補正される。
【００２２】
次に、上記の本実施の形態の補正動作について、図２と共に更に詳細に説明する。図２は図１の本実施の形態の動作説明図であり、図１を簡略化した上で線形近似したものであり、図１と同一構成部分には同一符号を付してある。図２において、ＮＱ（ｚ）は再量子化器３から発生される再量子化ノイズを表しており、演算回路２の出力信号Ａ（ｚ）と加算器２１において加算される。この加算により表される再量子化信号Ｙ（ｚ）は、加算器２２において発明が解決しようとする課題の項に記載した、ＰＷＭ変換回路５及び６の出力段の貫通電流による電源ノイズに由来する歪み・ノイズＮ１（ｚ）と加算されて、Ｄ級増幅された最終出力信号Ｗ（ｚ）として出力される。
【００２３】
一方、Ｎ２（ｚ）は、前述した符号判定器１５、誤差定数発生器１６、乗算器１７からなる回路により発生された補正信号を表しており、端子２３を介して加算器１８において再量子化信号Ｙ（ｚ）と加算されることにより、信号Ｖ（ｚ）とされて演算回路２に帰還入力信号としてフィードバック入力される。
【００２４】
ここで、演算回路２の出力信号Ａ（ｚ）が（１）式で表されるものとする。
【００２５】
Ａ（ｚ）＝Ｘ（ｚ）＋Ｇ（ｚ）{Ｘ（ｚ）−Ｖ（ｚ）｝（１）
また、最終出力信号Ｗ（ｚ）は（２）式で表される。
【００２６】
【数２】

ここで、Ｇ（ｚ）は有用帯域において大きな利得を持つよう設定される。例えば、特許文献１には上記のＧ（ｚ）は下記の（３）式に示されるように設定されるが、ここで有用帯域ではｚが１に近い値を持つため、Ｇ（ｚ）が大きな利得を持つ。
【００２７】
【数３】

その結果、ノイズシェーピング後の量子化ノイズを表す、（２）式右辺第２項の｛１／（１＋Ｇ(ｚ)）｝ＮＱ（ｚ）は非常に小さな値になることはノイズシェーピングの原理としてよく知られている通りである。
【００２８】
一方、補正信号Ｎ２（ｚ）は歪み・ノイズＮ１（ｚ）と同一の信号として、Ｎ１（ｚ）と相殺除去することを意図しているため、Ｎ２（ｚ）＝Ｎ１（ｚ）とすると、前記歪み・ノイズＮ１（ｚ）を意味する（２）式の右辺第４項と、本発明による補正効果を意味する（２）式の右辺第３項の和は、
【００２９】
【数４】

となるので、量子化ノイズの場合と同様に、非常に小さな値に抑圧されることが分かる。以上より、（２）式で表される最終出力信号Ｗ（ｚ）は、ディジタル入力信号Ｘ（ｚ）に重畳される歪み・ノイズ成分は極めて小さく低減されることになる。
【００３０】
これにより、図１の入力信号１から再量子化信号４までの伝達特性は、図３に示すように、図１０に示した特性を反転したものによく近似した特性になる。なお、図３において、点線XIIは補正前の入出力特性を示し、実線XIIIは補正後の入出力特性を示す。
【００３１】
図４は本発明の一実施の形態により得られた、シミュレーションによる出力周波数スペクトラムを示す。同図にXIVで示すように、有用帯域における出力周波数スペクトラムは、図１１にXIで示す理想的な場合のノイズフロアとほぼ同等の特性が得られており、ＰＷＭ変換回路５及び６の出力段の貫通電流による電源ノイズに由来する歪み・ノイズが低減されていることがわかる。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、再量子化器、補正信号発生回路及び加算器から構成される演算回路のフィードバックループが、増幅すべきディジタル入力信号の有用帯域において大きなループゲインを持ち、補正信号発生回路及び加算器からなる回路の特性とは逆特性を持った再量子化信号を得るようにしたため、上記の補正信号発生回路及び加算器からなる回路の特性を、上記の有用帯域において再量子化信号が入力される２つのＰＷＭ変換回路の非直線性を代表するように設定することにより、２つのＰＷＭ変換回路の出力段の貫通電流による電源ノイズに由来する歪み・ノイズを、電力効率への影響なく低減することができる。
【００３３】
また、上記の補正信号発生回路は、再量子化信号の符号判定を行う符号判定器と、所定の誤差を発生する誤差発生器と、誤差及び符号判定器の出力を乗算する乗算器からなる簡単な回路で実現できる。
【図面の簡単な説明】
【図１】本発明のＰＷＭ型Ｄ級増幅器の一実施の形態のブロック図である。
【図２】図１の実施の形態の動作説明図である。
【図３】図１の実施の形態の要部の入出力特性図である。
【図４】本発明の一実施の形態により得られた、シミュレーションによる出力周波数スペクトラム図である。
【図５】従来のＰＷＭ型Ｄ級増幅器の一例のブロック図である。
【図６】図５中のＰＷＭ変換回路内の出力回路の一例の回路図である。
【図７】図６の貫通電流の波形図である。
【図８】図６の課題説明図である。
【図９】図６の課題説明図である。
【図１０】従来の再量子化と出力特性図である。
【図１１】従来の有用帯域における出力周波数スペクトラム図である。
【符号の説明】
１入力端子
２演算回路
３再量子化器
４再量子化信号
５、６ＰＷＭ変換回路
９ローパスフィルタ
１０スピーカ等の負荷
１５符号判定器
１６誤差定数発生器
１７乗算器
１８、２１、２２加算器
２３補正信号入力端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a PWM class D amplifier, and in particular, a digital input signal such as a pulse code modulation (PCM) audio signal is requantized using noise shaping, and then two kinds of pulse width modulation (PWM: The present invention relates to a PWM class D amplifier that converts to a pulse width modulation) signal output and supplies amplified power corresponding to the difference between the PWM signal outputs to a load.
[0002]
[Prior art]
FIG. 5 is a block diagram showing an example of a conventional PWM class D amplifier. In this conventional PWM class D amplifier, a digital signal (for example, a PCM audio signal) input to the input terminal 1 is calculated by the calculation circuit 2 and then the subsequent PWM converters 5 and 6 by the requantizer 3. Is re-quantized to a resolution that can be achieved with. The re-quantized signal 4 is supplied to the PWM converters 5 and 6, respectively, while being fed back to the feedback input terminal of the arithmetic circuit 2 to reduce the re-quantization noise, and performs a known so-called noise shaping operation, Requantization noise in the necessary band is reduced in exchange for an increase in quantization noise in the unnecessary band (see, for example, Patent Document 1).
[0003]
That is, as described in Patent Document 1, the digital signal input from the input terminal 1 is X (z), and the requantized signal 4 input from the requantizer 3 is Y (z) and Z region. And z ⁻¹ represents a unit delay corresponding to the resampling period, the arithmetic circuit 2 generates a signal A (z) that satisfies the following equation.
[0004]
[Expression 1]

However, in the above formula, b, c, d and e are b ≧ 1/2, e ≧ 0, d + e> 0, b (d + e) (c + d + e) −b ² e−1.2 (d + e) ² > 0. , 8b + 4c + 2d + e <15 and 8b + 4c + 2d <14 + e.
[0005]
The requantizer 3 outputs the requantized signal 4 in which the resolution of the signal A (z) output from the arithmetic circuit 2 is reduced to the PWM conversion circuits 5 and 6, respectively. The PWM conversion circuits 5 and 6 have a known configuration described in Patent Document 2, and convert the requantized signal 4 into PWM waveforms 7 and 8, respectively. At this time, the PWM waveform 7 and the PWM waveform 8 perform complementary operations such that when one duty ratio increases, the other duty ratio decreases. A difference between the PWM waveform 7 and the PWM waveform 8 becomes a PWM output signal.
[0006]
Each of the PWM conversion circuits 5 and 6 has an output circuit shown in FIG. In the figure, in the PWM conversion circuit 5 or 6, the generated PWM waveform is supplied to the drive circuit 11, the level and timing are adjusted, and applied to the gates of the field effect transistors Q1 and Q2, and these transistors Q1 and Q2 Are alternately turned on to generate an output signal at the output terminal 12. The signal output to the output terminal 12 corresponds to the PWM waveform 7 or 8 in FIG.
[0007]
Here, the difference between the PWM waveforms 7 and 8 output from the PWM conversion circuits 5 and 6 shown in FIG. 5 is the PWM output signal. When the input signal 1 is an audio signal, necessary components such as audio and the frequency band Contains unnecessary external components. The unnecessary component includes a component derived from noise shaping and a component derived from a PWM repetition period.
[0008]
Therefore, the low-pass filter 9 shown in FIG. 5 functions to remove unnecessary components from the input PWM output signal (analog signal obtained by amplifying a digital input signal in class D) and to transmit only the necessary components to a load such as the speaker 10. To do. In general, unnecessary components have a high frequency and are difficult to be detected by humans, and thus can be omitted with a simple configuration.
[0009]
[Patent Document 1]
Japanese Patent Publication No. 7-109991 (FIG. 1)
[Patent Document 2]
Japanese Examined Patent Publication No. 7-087375 (Fig. 2)
[0010]
[Problems to be solved by the invention]
By the way, the transistors Q1 and Q2 of the output circuits in the PWM conversion circuits 5 and 6 shown in FIG. 6 are alternately turned on. However, when switching from on to off or from off to on, both of the transistors Q1 and Q2 are turned on for a short time. Transistors Q1 and Q2 are turned on simultaneously. As a result, a through current flows as indicated by Ia and Ib in FIG. As a result, the power supply voltages Vdd and Vss in FIG. 6 fluctuate only for a short time as shown in FIG. 7 because the power supply impedance is not “0”.
[0011]
When the power supply of the PWM conversion circuit 5 and the PWM conversion circuit 6 is common, the power supply voltage fluctuates due to the above through current of both circuits, so that the output voltages are as shown in II and III of FIG. The final PWM output signal is represented by the difference between PWM waveforms 7 and 8 in FIG. 5, that is, the difference between II and III in FIG.
[0012]
In the output PWM signal waveform IV, the leading edge error VI is larger than the trailing edge error VII as compared with the ideal waveform V indicated by the dotted line in FIG. Therefore, an error similar to that when the pulse width is reduced occurs. Therefore, the absolute value of the PWM output value expressed (output) by the input requantized value is reduced as compared with the ideal value VIII, as indicated by IX in FIG.
[0013]
As a result, the output frequency spectrum in the useful band becomes as indicated by X in FIG. 11, and harmonic distortion is generated due to non-linearity, and the noise floor in the ideal case indicated by XI in FIG. The floor is also rising (simulation). The rise in the noise floor originates from the fact that quantization noise driven out of the useful band by noise shaping generates a cross-modulation product in the useful band due to non-linearity (refer to FIGS. 6 to 11 in general). The error component is exaggerated than the typical example).
[0014]
The present invention has been made in view of the above points, and is based on a through current in an output stage of a PWM conversion circuit to which a requantized signal obtained by requantizing a digital input signal such as a PCM audio signal using noise shaping is input. An object of the present invention is to provide a PWM class D amplifier that can reduce distortion and noise caused by power supply noise with a simple configuration.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides an arithmetic circuit that performs a predetermined operation by receiving a digital input signal to be amplified and a feedback input signal, and a requantizer that requantizes the digital signal output from the arithmetic circuit. The quantizer and the requantized signal output from the requantizer are received as input signals, respectively, and pulse width modulation is performed to output first and second PWM waveforms whose duty ratios change in opposite directions. The first and second PWM conversion circuits and the first and second PWM waveforms output from the first and second PWM conversion circuits are combined to obtain a class D amplified signal and supply it to the load. The difference between the determination result obtained by determining the sign of the requantized signal output from the combining means and the requantizer, and the leading edge error and trailing edge error of the ideal waveforms of the first and second PWM waveforms Is multiplied by the error constant corresponding to A correction signal generation circuit that generates a signal, and an adder that adds the correction signal and the requantized signal and supplies the obtained addition signal as a feedback input signal to the arithmetic circuit, and a requantizer, The feedback loop of the arithmetic circuit composed of the correction signal generation circuit and the adder performs noise shaping, and a digital signal with reduced requantization noise in the useful band of the digital input signal to be amplified is output from the arithmetic circuit. Is.
[0016]
Since the arithmetic circuit in the present invention has a large gain in the useful band, the feedback loop including the requantizer, the correction signal generation circuit, and the adder for supplying the feedback input signal to the arithmetic circuit is in the useful band. Since it has a large loop gain, an output having the reverse characteristics of the circuit composed of the correction signal generation circuit and the adder can be obtained in the requantized signal in the useful band.
[0017]
Here, the determination result in the correction signal generation circuit is “−1” when the re-quantized signal is negative, “0” when it is 0, and “+1” when it is positive. Is obtained.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a PWM class D amplifier according to the present invention. In the figure, the same components as those in FIG. In FIG. 1, a sign determination unit 15 receives a requantized signal 4 as an input signal. When the requantized signal 4 is negative, it is “−1”, when it is 0, it is “0”, and when it is positive. A signal having a value of “+1” is output.
[0019]
The error constant generator 16 generates a negative constant error corresponding to the difference between the leading edge error indicated by VI in FIG. 9 and the trailing edge error indicated by VII in FIG. The multiplier 17 shown in FIG. 1 multiplies the output signal of the sign determination unit 15 by the negative constant error from the error constant generator 16 and supplies the obtained multiplication result to the adder 18. The adder 18 adds the multiplication result from the multiplier 17 and the requantized signal 4 from the requantizer 3, and supplies the obtained addition signal to the arithmetic circuit 2 as a feedback input signal.
[0020]
Here, as a common sense of noise shapers, since the arithmetic circuit 2 has a large gain in the useful band, the arithmetic circuit 2, the requantizer 3, the sign determiner 15, the error constant generator 16, the multiplier 17, and the adder The feedback loop composed of 18 has a large loop gain in the useful band of the digital input signal to be amplified inputted to the input terminal 1.
[0021]
Therefore, the output of the requantizer 3 is an output having the inverse characteristics of the circuit composed of the sign determination unit 15, the error constant generator 16, the multiplier 17, and the adder 18 in the useful band. The characteristic of the circuit comprising the sign decision unit 15, the error constant generator 16, the multiplier 17 and the adder 18 represents the non-linearity of the PWM conversion circuits 5 and 6, and therefore the requantizer is based on the inverse characteristic thereof. 3 is corrected for non-linearity in the output requantized signal 4.
[0022]
Next, the correction operation of the present embodiment will be described in more detail with reference to FIG. FIG. 2 is a diagram for explaining the operation of the present embodiment of FIG. 1, which is obtained by simplifying FIG. 1 and linearly approximating the same components as those in FIG. In FIG. 2, NQ (z) represents the requantization noise generated from the requantizer 3, and is added by the adder 21 with the output signal A (z) of the arithmetic circuit 2. The requantized signal Y (z) represented by this addition is derived from the power supply noise caused by the through current of the output stage of the PWM conversion circuits 5 and 6 described in the section of the problem to be solved by the invention in the adder 22. Is added to the distortion / noise N1 (z) to be output as the final output signal W (z) amplified in class D.
[0023]
On the other hand, N2 (z) represents a correction signal generated by the circuit including the sign determination unit 15, the error constant generator 16, and the multiplier 17, and is requantized in the adder 18 via the terminal 23. By adding the signal Y (z), the signal V (z) is obtained and fed back to the arithmetic circuit 2 as a feedback input signal.
[0024]
Here, it is assumed that the output signal A (z) of the arithmetic circuit 2 is expressed by equation (1).
[0025]
A (z) = X (z) + G (z) {X (z) -V (z)} (1)
The final output signal W (z) is expressed by the equation (2).
[0026]
[Expression 2]

Here, G (z) is set to have a large gain in the useful band. For example, in Patent Document 1, the above G (z) is set as shown in the following equation (3). Here, since z is close to 1 in the useful band, G (z) is With great gain.
[0027]
[Equation 3]

As a result, {1 / (1 + G (z))} NQ (z) in the second term on the right side of equation (2), which represents quantization noise after noise shaping, is a very small value as a principle of noise shaping. As is well known.
[0028]
On the other hand, the correction signal N2 (z) is the same signal as the distortion / noise N1 (z), and is intended to be canceled out with N1 (z). Therefore, when N2 (z) = N1 (z), The sum of the fourth term on the right side of Equation (2), which means the distortion / noise N1 (z), and the third term on the right side of Equation (2), which means the correction effect according to the present invention, is
[0029]
[Expression 4]

Therefore, it can be seen that the value is suppressed to a very small value as in the case of quantization noise. From the above, the final output signal W (z) represented by the expression (2) has a very small distortion / noise component superimposed on the digital input signal X (z).
[0030]
As a result, the transfer characteristic from the input signal 1 to the requantized signal 4 in FIG. 1 is a characteristic that closely approximates that obtained by inverting the characteristic shown in FIG. 10 as shown in FIG. In FIG. 3, the dotted line XII indicates the input / output characteristics before correction, and the solid line XIII indicates the input / output characteristics after correction.
[0031]
FIG. 4 shows an output frequency spectrum obtained by simulation according to one embodiment of the present invention. As shown by XIV in the figure, the output frequency spectrum in the useful band has almost the same characteristics as the ideal noise floor shown by XI in FIG. 11, and the output stages of the PWM conversion circuits 5 and 6 It can be seen that distortion and noise derived from the power supply noise due to the through current are reduced.
[0032]
【The invention's effect】
As described above, according to the present invention, the feedback loop of the arithmetic circuit including the requantizer, the correction signal generation circuit, and the adder has a large loop gain in the useful band of the digital input signal to be amplified. Since a re-quantized signal having characteristics opposite to the characteristics of the circuit composed of the correction signal generation circuit and the adder is obtained, the characteristics of the circuit composed of the correction signal generation circuit and the adder are By setting so as to represent the non-linearity of the two PWM conversion circuits to which the requantized signal is input, distortion and noise derived from the power supply noise due to the through current of the output stage of the two PWM conversion circuits, It can be reduced without affecting the power efficiency.
[0033]
The correction signal generation circuit is a simple circuit comprising a code determination unit for determining the sign of the requantized signal, an error generator for generating a predetermined error, and a multiplier for multiplying the error and the output of the code determination unit. Can be realized with a simple circuit.
[Brief description of the drawings]
FIG. 1 is a block diagram of an embodiment of a PWM class D amplifier of the present invention.
FIG. 2 is an operation explanatory diagram of the embodiment of FIG. 1;
FIG. 3 is an input / output characteristic diagram of a main part of the embodiment of FIG. 1;
FIG. 4 is a simulation output frequency spectrum diagram obtained by one embodiment of the present invention.
FIG. 5 is a block diagram of an example of a conventional PWM class D amplifier.
6 is a circuit diagram of an example of an output circuit in the PWM conversion circuit in FIG. 5. FIG.
7 is a waveform diagram of the through current of FIG. 6. FIG.
FIG. 8 is an explanatory diagram of the problem of FIG. 6;
FIG. 9 is an explanatory diagram of the problem in FIG. 6;
FIG. 10 is a diagram of conventional requantization and output characteristics.
FIG. 11 is an output frequency spectrum diagram in a conventional useful band.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Input terminal 2 Arithmetic circuit 3 Requantizer 4 Requantized signal 5 and 6 PWM conversion circuit 9 Low pass filter 10 Loads such as speakers 15 Sign determination unit 16 Error constant generator 17

Multipliers

18, 21, 22 Adder 23 Correction signal input terminal

Claims

An arithmetic circuit for supplying a digital input signal to be amplified and a feedback input signal to perform a predetermined operation;
A requantizer for requantizing the digital signal output from the arithmetic circuit;
First and second PWM waveforms, each of which receives a re-quantized signal output from the re-quantizer as an input signal, performs pulse width modulation, and outputs first and second PWM waveforms whose duty ratios change in opposite directions to each other. A second PWM conversion circuit;
Combining means for combining the first and second PWM waveforms output from the first and second PWM conversion circuits to obtain a class D amplified signal and supplying the signal to a load;
Corresponds to the difference between the determination result obtained by determining the sign of the requantized signal output from the requantizer and the leading and trailing edge errors of the ideal waveforms of the first and second PWM waveforms. A correction signal generating circuit for generating a correction signal by multiplying the error constant to be
An adder that adds the correction signal and the requantized signal and supplies the obtained addition signal to the arithmetic circuit as the feedback input signal; the requantizer; and the correction signal generation circuit And a feedback loop of the arithmetic circuit composed of the adder performs noise shaping and outputs a digital signal from the arithmetic circuit in which requantization noise in a useful band of the digital input signal to be amplified is reduced. PWM class D amplifier.