JP4062432B2 - Circuit board and manufacturing method thereof - Google Patents
Circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4062432B2 JP4062432B2 JP2002296628A JP2002296628A JP4062432B2 JP 4062432 B2 JP4062432 B2 JP 4062432B2 JP 2002296628 A JP2002296628 A JP 2002296628A JP 2002296628 A JP2002296628 A JP 2002296628A JP 4062432 B2 JP4062432 B2 JP 4062432B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- substrate
- metal layer
- manufacturing
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は回路基板とその製造方法に係り、とくに複数枚の基板を接着層を介して積層して成る多層の回路基板とその製造方法に関する。
【0002】
【従来の技術】
回路装置の小型化および高密度化の要求に対応して、多層の回路基板が用いられる傾向にある。このような多層の回路基板の中で、片面のみ回路形成された2枚の基板を、回路形成面同士を接着層を介して貼合わせる工法が開発されている。このような回路基板は複数枚の基板を接着層を介して互いに積層したものであって、単層の基板よりもより高密度に回路を実装できるようになる。
【0003】
このような多層の回路基板の製造の際には、回路形成面同士の位置精度が重要となるため、一挙に本接着によって基板の全面を接着して積層するのに先立って、例えば精密な位置合わせのために、精密位置決めを行なった後に基板のコーナの部分を仮接着し、この後に本接着を行なうようにしている。すなわち従来より複数枚の基板を積層する際に、仮接着と本接着の2工程の接着を順次行なうようにしている。
【0004】
図7はこのような多層の回路基板を積層する際における仮接着の状態を示している。ここでは一対の基板11、12を接着シート13を介して接着する。そして一方の基板11はその接着シート13と接する面に銅箔22をエッチングして配線パターン26を予め形成している。これに対して他方の基板12の銅箔30をエッチングし、これによって積層シート13と接合される部分に配線パターン31を形成している。
【0005】
このように接合面にそれぞれ配線パターン26、31が形成された一対の基板11、12を接着シート13を介して重合わせる。そして基板の仮接着領域、例えばコーナの部分に加熱ヘッド18を当てがって押圧し、これによって上記加熱ヘッド18と対応する領域において接着シート13を溶融させ、これによって上下の基板11、12を互いに仮接着して接合している。
【0006】
【発明が解決しようとする課題】
図7に示すように接着シート13を介して一対の基板11、12を加熱ヘッド18によって仮接着する際に、加熱ヘッド18から接着シート13の仮接着領域に熱を良好に伝達する方法がなかったために、接着シート13を接着可能な温度にまで上昇させるために通常5分以上の時間を要し、これによって工程の所要時間が増大する問題があった。そしてこのような加熱に要する時間がかかることから、生産性が低下していた。
【0007】
また図7に示すように加熱ヘッド18によって加熱しながら接着シート13の対応する仮接着領域を仮接着する際に、時間がかかるために、図7Aにおいて矢印40で示すように加熱ヘッド18からの熱が基板11の表面に沿ってとくに銅箔22上を伝達するとともに、仮接着領域以外の領域において接着シート13が軟化し、これによって図7Bに示すように上下の基板11、12が互いに位置ずれを発生し易くなっていた。上下の基板11、12が面方向に互いにずれるとアライメント精度が低下し、回路基板の品質に悪影響を及し、あるいはまた不良の基板が製造されて歩留りが低下する問題があった。
【0008】
本発明はこのような問題点に鑑みてなされたものであって、とくに複数枚の基板を積層して多層の回路基板を製造する際における仮接着時の加熱に要する時間を短縮し、さらには仮接着時に互いに接合される基板の相互の位置ずれを防止してアライメント精度の低下を回避するようにした回路基板とその製造方法を提供することを目的とする。
【課題を解決するための手段】
本願の主要な発明は、
複数枚の基板を接着層を介して積層して成る多層の回路基板において、
前記接着層によって仮接着される前記基板の仮接着領域に熱を伝達する複数の小孔が互いに集合近接した状態で貫通して形成されるとともに、これらの小孔の内周面の金属層が前記基板の表面で該表面に形成されている金属層を介して互いに連続し、しかも前記基板の表面の仮接着領域の金属層が前記基板の他の領域の金属層から独立していることを特徴とする回路基板に関するものである。
【0009】
ここで前記小孔の内周面の金属層が前記小孔の内周面に形成されるメッキから成り、前記基板の表面であって前記仮接着される領域に形成される金属層と接着層を介して接触することが好ましい。また前記熱を伝える小孔が配線パターンが形成されない領域に形成されるようにしてよい。また前記熱を伝える小孔が分割された後に廃棄される領域に形成されることが好ましい。
【0010】
製造方法に関する主要な発明は、
複数枚の基板を接着層を介して積層して多層の回路基板を製造する製造方法において、
前記接着剤層を介して複数枚の回路基板を仮接着する仮接着領域に予め熱を伝達する互いに集合近接する複数の小孔を前記基板を貫通して形成し、
前記小孔の内周面に金属層を形成するとともに、該金属層が前記基板の表面で該表面に形成されている金属層を介して互いに連続し、しかも前記基板の表面の仮接着領域の金属層が前記基板の他の領域の金属層から独立し、
加熱ヘッドによって前記小孔を通して前記接着層を加熱して複数枚の基板を互いに仮接着することを特徴とする回路基板の製造方法に関するものである。
【0011】
ここで接着層が接着シートであることが好適である。また接着シートが半硬化状態のBステージのエポキシ樹脂シートであることが好ましい。また前記熱を伝達する小孔が直径が0.1〜1.0mmの孔であることが好適である。また回路基板の表面の4つのコーナの近傍にそれぞれ複数の熱を伝達する小孔を備える仮接着領域が形成されることが好適である。また仮接着の後に本接着を行ない、回路基板の全面を接着することが好適である。
【0012】
本願に含まれる発明の好ましい態様は、片面に回路構成をしたリジッドな回路基板を接着シートを介して接着し、多層の回路基板を製造する製造方法において、基板間の仮接着時に熱伝達性を向上させるためのサーマルビアから成る熱を伝達する小孔を配置するようにしたものである。ここで小孔から成るサーマルビアはその内周面の金属層が基板の該仮接着領域に設けられかつ他の領域の金属層から独立した導体の金属層を備えている。またサーマルビアは回路基板に形成される貫通孔から成るインナーバイアホールと同時に形成される。
【0013】
このような態様によれば、サーマルビアをスポット接着に使用することによって、加熱ヘッドから接着手段への熱伝導の効率が大幅に向上する。またサーマルビアの部分に他の領域から独立の金属層から成るランドを形成することによって、熱の仮接着領域の以外の領域への拡散が抑制でき、同様の効果が得られる。これによって仮接着工程の期間が大幅に短縮され、生産性が大幅に向上する。
【0014】
また上記サーマルビアを設けることによって仮接着工程の工程時間が短縮され、仮固定された基板間で仮接着工程時に面方向にずれが発生し難くなる。これによってアライメント精度が向上し、接着工程の品質が大幅に向上する。またサーマルビアを他の領域の貫通穴から成るインナーバイアホールと同時に形成することによって、特別な追加工程を必要としなくなり、これによって製造コストの増大にはつながらない。
【0015】
【発明の実施の形態】
以下本発明を図示の実施の形態によって説明する。本実施の形態は例えばガラスエポキシ樹脂やセラミック等の各種の絶縁材料から成る2枚のリジッドな基板11、12を接着シート13を介して接着するようにした多層の回路基板とその製造方法に関する。
【0016】
ここで2枚の基板11、12は例えばこれらの基板11、12のコーナの領域にそれぞれ形成された円形の仮接着領域16の部分において、加熱ヘッド18によって加熱されて仮接着されるようになっている。そして上記仮接着領域16には複数の加熱用小孔17が近接して形成されるようになっている。なお図2に示すように、基板11の4つのコーナの部分にそれぞれ形成される仮接着領域16は例えば分割用スリット19によって分割されて廃棄される周囲の不必要な部分に形成されることが好ましい。
【0017】
2枚の基板11、12間に介在してこれらの基板11、12の接合面を互いに接合する接着シート13は半硬化状態のBステージのエポキシ樹脂シートであることが好ましい。このようなエポキシ樹脂シートは加熱および加圧することによって両側の基板を接着する低フロータイプの接着シートである。
【0018】
上記接着シート13の仮接着領域を加熱するための仮接着領域16はその直径が3〜12mmの範囲内のほぼ円形の領域であってよい。この仮接着領域16の大きさは基板12の全体の大きさや重量等に応じて任意に変更可能であるが、一般には基板11、12の寸法が大きくなるに従って仮接着領域16の大きさを大きくすることが好ましく、逆に基板11、12の大きさが小さい場合には仮接着領域16の大きさも小さくなる。また仮接着に使用される加熱ヘッド18が、仮接着領域16外に接触することで発生する加熱ヘッド18の熱の拡散を防ぐために、仮接着領域16の大きさは、加熱ヘッド18の大きさとほぼ同じかそれより少し大きいことが望ましい。またこのような仮接着領域16に形成される加熱用小孔17はその直径が0.1〜1.0mmの範囲内であってよく、より好ましくはその直径が0.2〜0.5mmの範囲内である。また仮接着領域の大きさや小孔17の数に応じて任意に調整可能である。なお小孔17の数は少なくとも5つ以上、好ましくは7〜15個である。一般には仮接着領域16内において複数の、例えば10個の加熱用小孔17が図1および図2に示すように近接した状態で集合して形成される。
【0019】
また加熱用小孔17による仮接着領域16が形成される基板11はその両面にそれぞれ銅箔22が接合されている。そしてとくに仮接着領域16には、同じく銅箔23が接合されている。これらの銅箔22、23はともに基板11の表面に形成された銅箔をエッチングして形成したものであって、仮接着領域16の銅箔23の外周側には隙間24が形成されている。この隙間24が遮断部を構成しており、外周側への熱の伝達を阻止するためのものである。また加熱用小孔17の内周面にはとくに図3Cに示すようにメッキ層25が形成され、このメッキ層25が仮接着領域16の銅箔23と接触または連続することになる。
【0020】
次に図1に示す上下一対の基板11、12の内の上側の基板11の製作の工程を図3によって説明する。両面に銅箔22が接合されている絶縁材料から成る板状の基材、すなわち基板11を図3Aに示すように用意する。そしてこのような基板11に図3Bに示すように、NCドリルによって加熱用小孔17と貫通孔27とを形成する。すなわちこの加工の特徴はスルーホールを構成する貫通穴27と加熱用小孔17とを同時に形成することにある。これによって加熱用小孔17を形成するための別の工程が不要になる。
【0021】
この後に図3Cに示すように上記加熱用小孔17の内周面と貫通孔27の内周面にそれぞれメッキを施す。すなわち貫通孔27から成るインナーバイアホールのスルーメッキの際に、加熱用小孔17の内周面が同時にメッキされ、内壁にメッキの金属が形成される。従って加熱用小孔17の内周面に金属層を形成するための別の工程が必要でない。
【0022】
この後に図3Dに示すように、接着シート13と接合される面であって接合後に外部に露出する面とは反対側の面に配線パターン26を形成する。この配線パターン26は上記基板11の表面に形成された銅箔22のエッチングによって行なわれる。そしてこのとき同時にエッチングによって図2に示す隙間から成る遮断部24が形成され、この遮断部24の内側に銅箔23が残存することになる。この銅箔23が上記加熱用小孔17の内側のメッキ層25と連続することになる。
【0023】
次に相手側の基板12の作り方について図4により説明する。基板12も図4Aに示すように両面に銅箔30が形成された板状の基材から成る基板を用いる。そしてこの基板12の一方の面であって上記接着シート13と接合され、接合された後に外部に露出される面とは反対側の面の銅箔をエッチングし、これによって配線パターン31を図4Bに示すように形成する。
【0024】
この後に図4Cに示すように基板11の配線パターン31が形成された面に接着シート13を接合する。そしてこの後に図4Dに示すようにNCドリル等によって穴加工を行ない、貫通孔32を形成する。貫通孔32は基板12のみならず接着シート13をも貫通する。なおこの段階ではまだ貫通孔32の内周面のメッキ加工は行なわない。
【0025】
次に図3に示すようにして製作された基板11と図4に示すようにして製作された基板12とを接着シート13を用いて接着して積層する工程を図5によって説明する。配線パターン31が形成されるとともに接着シート13が接合された基板12上に基板11を対向させて位置決めする。このときに基板11の下面であって配線パターン26が形成された面が上記接着シート13と対向するようにする。この状態で図5Bに示すように上下の基板11、12を面方向に正しく位置決めした状態で接着シート13を介して互いに接合する。すなわち加熱用小孔17を形成した基板11と接着シート13を接着した基板12とを位置合わせして固定する。
【0026】
この後に図5Cに示すように位置合わせ後の上下一対の基板11、12に対して上側の基板11の仮接着領域16の部分に加熱ヘッド18を押当てて押圧する。このときの加熱ヘッド18による加熱温度は150℃以上とするとともに、例えば直径が7mmの加熱ヘッドの場合には、1〜3Kg/cm2 の加圧力を付与する。
【0027】
これによって仮接着領域16の加熱用小孔17を利用してこの仮接着領域16の下側の接着シート13を溶融し熱硬化させる。とくに加熱ヘッド18からの熱が仮接着領域16に形成されている複数の加熱用小孔17の内周面のメッキ層25を通して接着シート13に効果的に伝達される。従ってこのプロセスによって、上下の基板11、12はとくに仮接着領域16で確実に固定されるようになり、位置ずれの可能性がほとんどなくなる。
【0028】
このようにして仮接着領域16のみにおいて上下の基板11、12を互いに仮接着したならば、この状態で静かに加熱ヘッド18を退避させる。すると仮接着によって上下の基板11、12が図5Dに示すように結合される。この状態では上下の基板11、12はその面方向の位置が定まっており、両者は位置ずれを起すことがない。
【0029】
この後に図6に示すように仮接着された上下の基板11、12をベース35上に載置し、押圧ヘッド36によって加熱しながら上側から基板11、12を互いに接合して本接着を行なう。このときの加熱条件は150℃以上、例えば175℃であってしかも押圧ヘッド36によって真空条件下で20〜50Kg/cm2 の加圧力を付加した状態で行なう。そしてこのような本接着を終了したならば、押圧ヘッド36をを上昇させてベース35上から積層された基板を取出せばよい。
【0030】
なおこの後互いに接合された基板11、12の外表面であって基板11側の銅箔22の部分をエッチングして配線パターンを形成し、さらに基板12の外表面側の銅箔30をエッチングして配線パターンを形成する。また基板12側の貫通孔32の内表面にメッキを施し、これによって配線パターン26、31と基板12の外表面に新たに形成される配線パターンとの導通をとる。そしてこの後に基板11、12の外表面上に部品をマウントすることによって、電子回路装置が得られる。
【0031】
以上本願に含まれる発明を図示の実施の形態によって説明したが、本願に含まれる発明は上記実施の形態によって限定されることなく、本願発明の技術的思想の範囲内で各種の変更が可能である。例えば上記実施の形態は2枚の基板11、12の接合構造に関するものであるが、本願発明は3枚以上の基板の接合にも適用することが可能である。また上記実施の形態においては仮接着領域16を加熱ヘッド18によって仮接着しているが、熱ではなく加熱されたガスを発生するヘッドによって加熱してもよい。また上記実施の形態においては、一方の基板11に加熱用小孔17を形成しているが、双方の基板11、12にともに加熱用小孔17を形成することも可能である。
【0032】
【発明の効果】
本願の主要な発明は、複数枚の基板を接着層を介して積層して成る多層の回路基板において、接着層によって仮接着される基板の仮接着領域に熱を伝達する複数の小孔が互いに集合近接した状態で貫通して形成されるとともに、これらの小孔の内周面の金属層が基板の表面で該表面に形成されている金属層を介して互いに連続し、しかも基板の表面の仮接着領域の金属層が基板の他の領域の金属層から独立しているようにしたものである。
【0033】
従ってこのような回路基板によれば、上記小孔を通して加えられる熱によって仮接着がより確実に行なわれ、仮接着に要する時間を短縮するとともに、仮接着時における面方向のずれを防止してアライメント精度を改善することが可能になる。
【0034】
製造方法に関する主要な発明は、複数枚の基板を接着層を介して積層して多層の回路基板を製造する製造方法において、接着剤層を介して複数枚の基板を仮接着する仮接着領域に予め熱を伝達する互いに集合近接する小孔を基板を貫通して形成し、小孔の内周面に金属層を形成するとともに、該金属層が基板の表面で該表面に形成されている金属層を介して互いに連続し、しかも基板の表面の仮接着領域の金属層が基板の他の領域の金属層から独立し、加熱ヘッドによって小孔を通して接着層を加熱して複数枚の回路基板を互いに仮接着したものである。
【0035】
従ってこのような製造方法によれば、加熱ヘッドによって小孔を通して接着層を効果的に加熱して仮接着を行なうことが可能になり、仮接着時における熱伝導の改善と時間の短縮とを図ることが可能になる。従って仮接着の時間が短縮されて生産性が改善され、しかも仮接着時の位置ずれが発生し難くなって品質の向上が図られる。
【図面の簡単な説明】
【図1】回路基板の接合を示す要部分解斜視図である。
【図2】同要部平面図である。
【図3】加熱用小孔を備える基板の作製を示す縦断面図である。
【図4】相手側の基板の作製を示す要部縦断面図である。
【図5】仮接着の状態を示す要部縦断面図である。
【図6】本接着の状態を示す要部縦断面図である。
【図7】従来の仮接着の動作を示す要部縦断面図である。
【符号の説明】
11、12‥‥基板、13‥‥接着シート、16‥‥仮接着領域、17‥‥加熱用小孔、18‥‥加熱ヘッド、19‥‥分割用スリット、22、23‥‥銅箔、24‥‥隙間(遮断部)、25‥‥メッキ層、26‥‥配線パターン、27‥‥貫通孔、30‥‥銅箔、31‥‥配線パターン。32‥‥貫通孔、35‥‥ベース、36‥‥押圧ヘッド、40‥‥矢印[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit board and a manufacturing method thereof, and more particularly to a multilayer circuit board formed by laminating a plurality of substrates via an adhesive layer and a manufacturing method thereof.
[0002]
[Prior art]
In response to demands for miniaturization and higher density of circuit devices, multilayer circuit boards tend to be used. Among such multilayer circuit boards, a method has been developed in which two circuit boards formed on only one side are bonded to each other via an adhesive layer. Such a circuit board is obtained by laminating a plurality of boards with an adhesive layer interposed therebetween, so that the circuit can be mounted at a higher density than a single-layer board.
[0003]
When manufacturing such a multilayer circuit board, the positional accuracy between the circuit forming surfaces is important. For example, before the entire surface of the board is bonded and laminated at once, precise positioning is performed. For alignment, the corner portions of the substrate are temporarily bonded after precise positioning, and then the main bonding is performed. That is, conventionally, when a plurality of substrates are stacked, bonding in two steps of temporary bonding and main bonding is sequentially performed.
[0004]
FIG. 7 shows a temporarily bonded state when such multilayer circuit boards are laminated. Here, the pair of
[0005]
In this manner, the pair of
[0006]
[Problems to be solved by the invention]
As shown in FIG. 7, when the pair of
[0007]
Further, as shown in FIG. 7, since it takes time to temporarily bond the corresponding temporary bonding region of the
[0008]
The present invention has been made in view of such problems, and particularly reduces the time required for heating at the time of temporary bonding when a multilayer circuit board is manufactured by laminating a plurality of boards, It is an object of the present invention to provide a circuit board and a method of manufacturing the circuit board which prevent mutual positional deviation of the substrates to be joined to each other during temporary bonding to avoid a decrease in alignment accuracy .
[Means for Solving the Problems]
The main invention of this application is:
In a multilayer circuit board formed by laminating a plurality of substrates via an adhesive layer,
A plurality of small holes for transferring heat to the temporary bonding region of the substrate temporarily bonded by the bonding layer are formed so as to be close to each other, and a metal layer on the inner peripheral surface of these small holes is formed. The substrate surface is continuous with each other through a metal layer formed on the surface, and the metal layer in the temporary adhesion region on the surface of the substrate is independent of the metal layer in other regions of the substrate. The present invention relates to a characteristic circuit board.
[0009]
Here, the metal layer on the inner peripheral surface of the small hole is formed of plating formed on the inner peripheral surface of the small hole, and the metal layer and the adhesive layer are formed on the surface of the substrate and are temporarily bonded. It is preferable to contact via. Further, the small holes for transferring heat may be formed in a region where a wiring pattern is not formed. The small holes for transmitting heat are preferably formed in a region to be discarded after being divided.
[0010]
The main invention related to the manufacturing method is
In a manufacturing method for manufacturing a multilayer circuit board by laminating a plurality of substrates through an adhesive layer,
Forming a plurality of small holes penetrating each other in advance to transfer heat to a temporary bonding region for temporarily bonding a plurality of circuit boards through the adhesive layer,
A metal layer is formed on the inner peripheral surface of the small hole , and the metal layer is continuous with the surface of the substrate via the metal layer formed on the surface, and the temporary adhesion region on the surface of the substrate is The metal layer is independent of metal layers in other areas of the substrate ;
The present invention relates to a circuit board manufacturing method, wherein a plurality of substrates are temporarily bonded to each other by heating the adhesive layer through the small holes by a heating head.
[0011]
Here, the adhesive layer is preferably an adhesive sheet. The adhesive sheet is preferably a B-stage epoxy resin sheet in a semi-cured state. Further, it is preferable that the small hole for transmitting heat is a hole having a diameter of 0.1 to 1.0 mm. In addition, it is preferable that a temporary adhesion region including a plurality of small holes for transmitting heat is formed in the vicinity of the four corners on the surface of the circuit board. Further, it is preferable to perform main bonding after temporary bonding to bond the entire surface of the circuit board.
[0012]
In a preferred embodiment of the invention included in the present application, a rigid circuit board having a circuit configuration on one side is bonded via an adhesive sheet to manufacture a multilayer circuit board. A small hole for transferring heat composed of a thermal via for improvement is arranged. Here, the thermal via formed of a small hole has a metal layer of a conductor in which a metal layer on the inner peripheral surface is provided in the temporary adhesion region of the substrate and is independent from the metal layers in other regions. The thermal via is formed at the same time as the inner via hole including a through hole formed in the circuit board.
[0013]
According to such an aspect, the efficiency of heat conduction from the heating head to the bonding means is greatly improved by using the thermal via for spot bonding. Further, by forming a land made of a metal layer independent of other regions in the thermal via portion, diffusion of heat to regions other than the temporary adhesion region can be suppressed, and the same effect can be obtained. As a result, the period of the temporary bonding step is greatly shortened, and the productivity is greatly improved.
[0014]
In addition, the provision of the thermal vias shortens the process time of the temporary bonding process and makes it difficult to cause a shift in the surface direction between the temporarily fixed substrates during the temporary bonding process. This improves alignment accuracy and greatly improves the quality of the bonding process. Further, by forming the thermal via at the same time as the inner via hole formed of the through hole in another region, a special additional process is not required, and this does not increase the manufacturing cost.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described below with reference to the illustrated embodiments. The present embodiment relates to a multilayer circuit board in which two
[0016]
Here, the two
[0017]
The
[0018]
The
[0019]
Moreover, the
[0020]
Next, the process of manufacturing the
[0021]
Thereafter, as shown in FIG. 3C, the inner peripheral surface of the heating
[0022]
Thereafter, as shown in FIG. 3D, a
[0023]
Next, how to make the
[0024]
Thereafter, as shown in FIG. 4C, the
[0025]
Next, a process of bonding and laminating the
[0026]
After this, as shown in FIG. 5C, the
[0027]
Thus, the
[0028]
Thus, if the upper and
[0029]
Thereafter, as shown in FIG. 6, the upper and
[0030]
Thereafter, a wiring pattern is formed by etching a portion of the
[0031]
Although the invention included in the present application has been described above with reference to the illustrated embodiments, the invention included in the present application is not limited to the above-described embodiments, and various modifications are possible within the scope of the technical idea of the present invention. is there. For example, the above embodiment relates to a bonding structure of two
[0032]
【The invention's effect】
The main invention of the present application is that, in a multilayer circuit board formed by laminating a plurality of substrates via an adhesive layer, a plurality of small holes for transferring heat to the temporary adhesion region of the substrate temporarily adhered by the adhesive layer are mutually connected. together they formed through in a state in which the assembled proximity, via the metal layer a metal layer of the inner peripheral surface of the small holes are formed on the surface at the surface of the substrate contiguous to each other, yet the surface of the substrate The metal layer in the temporary adhesion region is independent of the metal layer in other regions of the substrate .
[0033]
Therefore, according to such a circuit board, the temporary bonding is more reliably performed by the heat applied through the small holes, the time required for the temporary bonding is shortened, and the displacement in the surface direction at the time of the temporary bonding is prevented. It becomes possible to improve the accuracy.
[0034]
In a manufacturing method for manufacturing a multilayer circuit board by laminating a plurality of substrates via an adhesive layer, the main invention relating to the manufacturing method is a temporary bonding region where the plurality of substrates are temporarily bonded via an adhesive layer. A small hole for transferring heat is formed in advance through the substrate , a metal layer is formed on the inner peripheral surface of the small hole , and the metal layer is formed on the surface of the substrate on the surface. The metal layers in the temporary bonding region on the surface of the substrate are independent from the metal layers in other regions of the substrate, and the heating layer is used to heat the bonding layer through the small holes to form a plurality of circuit boards. They are temporarily bonded to each other.
[0035]
Therefore, according to such a manufacturing method, it becomes possible to heat the adhesive layer effectively through the small holes by the heating head to perform temporary bonding, thereby improving heat conduction and shortening time during temporary bonding. It becomes possible. Accordingly, the time for temporary bonding is shortened to improve the productivity, and the positional deviation at the time of temporary bonding is less likely to occur, thereby improving the quality.
[Brief description of the drawings]
FIG. 1 is an exploded perspective view of a main part showing joining of circuit boards.
FIG. 2 is a plan view of the main part.
FIG. 3 is a longitudinal sectional view showing the production of a substrate having a small hole for heating.
FIG. 4 is a longitudinal sectional view of an essential part showing the production of a mating substrate.
FIG. 5 is a longitudinal sectional view of a main part showing a state of temporary bonding.
FIG. 6 is a longitudinal sectional view of a main part showing a state of main bonding.
FIG. 7 is a longitudinal sectional view of a main part showing the operation of conventional temporary bonding.
[Explanation of symbols]
DESCRIPTION OF
Claims (10)
前記接着層によって仮接着される前記基板の仮接着領域に熱を伝達する複数の小孔が互いに集合近接した状態で貫通して形成されるとともに、これらの小孔の内周面の金属層が前記基板の表面で該表面に形成されている金属層を介して互いに連続し、しかも前記基板の表面の仮接着領域の金属層が前記基板の他の領域の金属層から独立していることを特徴とする回路基板。In a multilayer circuit board formed by laminating a plurality of substrates via an adhesive layer,
A plurality of small holes for transferring heat to the temporary bonding region of the substrate temporarily bonded by the bonding layer are formed so as to be close to each other, and a metal layer on the inner peripheral surface of these small holes is formed. The substrate surface is continuous with each other through a metal layer formed on the surface, and the metal layer in the temporary adhesion region on the surface of the substrate is independent of the metal layer in other regions of the substrate. Feature circuit board.
前記接着剤層を介して複数枚の基板を仮接着する仮接着領域に予め熱を伝達する互いに集合近接する複数の小孔を前記基板を貫通して形成し、
前記小孔の内周面に金属層を形成するとともに、該金属層が前記基板の表面で該表面に形成されている金属層を介して互いに連続し、しかも前記基板の表面の仮接着領域の金属層が前記基板の他の領域の金属層から独立し、
加熱ヘッドによって前記小孔を通して前記接着層を加熱して複数枚の基板を互いに仮接着することを特徴とする回路基板の製造方法。In a manufacturing method for manufacturing a multilayer circuit board by laminating a plurality of substrates through an adhesive layer,
Forming a plurality of small holes passing through the substrate in close proximity to each other for transferring heat in advance to a temporary bonding region for temporarily bonding a plurality of substrates through the adhesive layer,
A metal layer is formed on the inner peripheral surface of the small hole , and the metal layer is continuous with the surface of the substrate via the metal layer formed on the surface, and the temporary adhesion region on the surface of the substrate is The metal layer is independent of metal layers in other areas of the substrate ;
A method of manufacturing a circuit board, comprising: heating a plurality of substrates to each other by heating the adhesive layer through the small holes by a heating head.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002296628A JP4062432B2 (en) | 2002-10-09 | 2002-10-09 | Circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002296628A JP4062432B2 (en) | 2002-10-09 | 2002-10-09 | Circuit board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004134532A JP2004134532A (en) | 2004-04-30 |
JP4062432B2 true JP4062432B2 (en) | 2008-03-19 |
Family
ID=32286556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002296628A Expired - Fee Related JP4062432B2 (en) | 2002-10-09 | 2002-10-09 | Circuit board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4062432B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235640A (en) * | 2007-03-22 | 2008-10-02 | Matsushita Electric Ind Co Ltd | Circuit board and circuit board manufacturing method |
KR101101565B1 (en) * | 2010-01-05 | 2012-01-02 | 안복만 | Manufacturing method of metal PCB improved in heat conduction and adhesion |
-
2002
- 2002-10-09 JP JP2002296628A patent/JP4062432B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004134532A (en) | 2004-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1215948B1 (en) | Manufacturing method of multilayer substrate | |
JP2707903B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP5000809B2 (en) | MULTILAYER PRINTED CIRCUIT BOARD, MANUFACTURING METHOD THEREOF, AND BGA SEMICONDUCTOR PACKAGE USING MULTILAYER PRINTED CIRCUIT BOARD | |
JP4208631B2 (en) | Manufacturing method of semiconductor device | |
JPWO2007034629A1 (en) | Manufacturing method of component built-in module and component built-in module | |
KR101860965B1 (en) | Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies | |
JP2004153084A (en) | Multilayer circuit board and manufacture thereof | |
JPH05198946A (en) | Manufacture of multilayer printed circuit board | |
JP2014107552A (en) | Multilayer printed circuit board and method of manufacturing the same | |
WO2005071744A1 (en) | Multilayer electronic part and structure for mounting multilayer electronic part | |
JP2004200201A (en) | Multilayer substrate with built-in electronic part | |
JP2004140018A (en) | Process for producing multilayer board, multilayer board, and mobile apparatus using it | |
JP2008311520A (en) | Method for manufacturing electronic component built-in substrate | |
JP4460341B2 (en) | Wiring board and manufacturing method thereof | |
KR101061801B1 (en) | Chip embedded multilayer printed circuit board and its manufacturing method | |
JP4694007B2 (en) | Manufacturing method of three-dimensional mounting package | |
JP6787692B2 (en) | Wiring board | |
JP4107932B2 (en) | Manufacturing method of electronic component mounting apparatus | |
JP4062432B2 (en) | Circuit board and manufacturing method thereof | |
JP2000261147A (en) | Multilayer wiring board and manufacture thereof | |
JP2005123332A (en) | Circuit board and method of manufacturing thereof | |
JP4190632B2 (en) | Printed wiring board | |
JPS6364079B2 (en) | ||
JP7573040B2 (en) | Wiring substrate and electronic device | |
JP2001053194A (en) | Double layer wiring tab tape and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050804 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070823 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070829 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20071205 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071218 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20130111 |
|
LAPS | Cancellation because of no payment of annual fees |