[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4059835B2 - 多チャンネル光路変換素子 - Google Patents

多チャンネル光路変換素子 Download PDF

Info

Publication number
JP4059835B2
JP4059835B2 JP2003355423A JP2003355423A JP4059835B2 JP 4059835 B2 JP4059835 B2 JP 4059835B2 JP 2003355423 A JP2003355423 A JP 2003355423A JP 2003355423 A JP2003355423 A JP 2003355423A JP 4059835 B2 JP4059835 B2 JP 4059835B2
Authority
JP
Japan
Prior art keywords
core
resin
optical path
path conversion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003355423A
Other languages
English (en)
Other versions
JP2005121818A (ja
Inventor
徹 田中
秀寿 七井
雄二 山本
元康 西村
茂樹 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Glass Co Ltd
Original Assignee
Central Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Glass Co Ltd filed Critical Central Glass Co Ltd
Priority to JP2003355423A priority Critical patent/JP4059835B2/ja
Priority to PCT/JP2004/015062 priority patent/WO2005038502A1/ja
Priority to KR1020067007116A priority patent/KR100802520B1/ko
Priority to EP04792303A priority patent/EP1674902A4/en
Priority to US10/575,564 priority patent/US7333704B2/en
Publication of JP2005121818A publication Critical patent/JP2005121818A/ja
Application granted granted Critical
Publication of JP4059835B2 publication Critical patent/JP4059835B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)

Description

光導波路デバイスの普及には素子間を効率的に接続するためには光回路の進行方向を変換する多チャンネル光路変換素子が必要とされる。本発明は損失が少なく特性の揃った多チャネルの光路変換素子、及びその有効な作製方法に関するものである。
情報通信システムの基盤技術として光通信技術が浸透していくにつれて光導波路は、光ネットワークキーデバイスとして益々その重要性が高まると同時に、光電子回路配線基板等の分野への応用に向けて開発が進められている。光導波路デバイスの普及には低価格化と量産化が要望されており、取り扱いの容易な樹脂製光導波路がその有力な候補として開発されている。導波路用の樹脂材料としては、フッ素化ポリイミド樹脂、重水素化ポリシロキサン樹脂、エポキシ系樹脂、全フッ素化脂環式樹脂、アクリル系樹脂、シリコーン樹脂等が用いられる。
光導波路デバイスの普及には素子間を効率的に接続するために光回路を急激に曲げる光路変換の技術、特に、2〜16チャンネルなどの、複数の光信号をパラレルに送受信することが出来る様々な多チャネルの光路変換素子が必要とされ、さらには、損失が少なく、チャンネル間で特性の揃った、低コストの光路変換素子が求められている。
光路変換部品として、片端に傾斜端面を有し、かつ前記傾斜端面の傾斜角及び傾斜端面における光導波路コアのサイズ、配置等が概ね等しい一対の光導波路の、前記傾斜端面同士を対向させ、この傾斜端面における光導波路のコアが概ね一致するように前記傾斜端面同士を接続し、前記一対の光導波路が概ねV字型に固定され、前記V字型の光導波路の頂部を除去してコアを所定の位置まで露出させて反射面が設けられたものを所定の間隔で並列に積層し、コアより屈折率の低い物質で覆って作製する多チャネル光路変換部品が提案されている。(特許文献1参照)
しかし、傾斜面の合った導波路を作製する工程、これらを張り合わせる工程など精密な作業を必要とし工程が複雑であり、水平導波路と垂直導波路を別々に作製することで垂直導波路と水平導波路の位置ずれが起こりやすく、損失が増大する恐れがある。
また、基板上に水平に導波路を作製し、その後反射ミラーを作製し、クラッド層を成膜後、水平導波路に垂直の開口部を設け、中空部に光を通す方法が提案されている。(特許文献2参照)
この場合、コアと中空部分の境界では光の反射や散乱が発生し、損失が増大する。また、中空部をコア材で充填した場合も、水平導波路と垂直導波路を別々に作製するため垂直導波路と水平導波路の位置ずれが起こりやすく、また、別個に作った水平部分と垂直部分のコアの境界で界面が発生し、損失が増大する要因となる。
特開2001−194540 特開2000−193838
複数の光路をミラーを用いて変換する多チャンネル光路変換素子において、低損失でチャンネル間の特性の揃った光路変換素子と、作製の容易性、低コスト性を兼ね備えた製造方法を提供することを課題とする。
また、本発明は、樹脂製の多チャンネル光路変換光素子の製造方法であって、
1)仮基板の上に犠牲層を成膜し、
2)その上にクラッド層を成膜し、該クラッド層を選択的にエッチングすることにより、クラッド樹脂による直方体形状のブロックを形成し、
3)コア樹脂で該ブロックを蔽うコア層を成膜し、
4)該コア層と該ブロックを選択的にエッチングすることにより、上記基板に垂直なコアと平行なコアが一体的に形成した多チャンネルのコアを同時に形成し、クラッド樹脂で埋め込み、
5)コアのコーナー部にミラー面を形成するためのV溝を作製し、反射膜を成膜してミラー面とし、
6)クラッド樹脂でV溝の埋め込みを行い、その上に基盤を貼り付け、前記1)項の仮基板を除去後、多チャンネル光路変換素子に切断分離することからなる、少なくとも6つの工程を実施する上記素子の製造方法である。
ウェハープロセスにおいて導波路コアの垂直部と水平部を一体で形成し、かつ、複数のチャンネルのコアを、互いの位置関係を維持した状態で同時に形成することにより、特性が安定し、高精度と低損失、低コストを兼ね備えた多チャンネル光路変換素子を提供できる。
以下、本発明について詳述する。
図1は本発明の多チャンネル光路変換素子の作製工程の一例を説明する図である。多チャンネル光路変換素子は以下のような工程で作製される。図1(a)では、仮基板1の上にマグネトロンスパッタ等の技術を用いて酸に溶ける金属膜である犠牲層2を成膜する。犠牲層2は水溶性の樹脂でもよい。
図1(b)ではクラッド層3を成膜する。図1(c)ではフォトリソグラフィと反応性イオンエッチング(RIE:Reactive Ion Etching)の技法により、クラッドブロック4を作製する。このブロック4は直方体形状であるが、その大きさは、作成する光路変換素子が必要とする大きさを適宜選択する。また、このブロックは各素子個別に製作しても良いが、並列した複数の素子に対して連続したものを、一括してライン状に作製することも好適である。クラッドブロック4の斜視図を図2(A)に示す。この工程は直接露光法やモールド法、ダイシングソーを用いた手法でも作製可能である。
図1(d)ではクラッドブロック4を蔽うコア層5を成膜する。図1(e)ではフォトリソグラフィと反応性イオンエッチングの技法により、水平部と垂直部が一体で形成されたコア6を作製する。多チャンネルのコア6の斜視図を図2(B)に示す。この工程は直接露光法やモールド法、ダイシングソーを用いた手法でも作製可能である。図1(f)ではクラッド層7を全面に充填する。
図1(g)ではダイシングソーによりV溝8を作製し、マグネトロンスパッタ等の技術を用いて反射膜9を成膜しミラーを形成する。反射膜には金属膜や誘電体多層膜等を用いる。ミラー面の形成には、反射膜を成膜したプリズムをV溝に配置し、接着剤等で固定する方法も好適である。また、ダイシングソーで45度の切込みを入れ、反射膜を成膜したフィルムを差し込み、接着剤で固定することもできる。図1(h)ではクラッド樹脂10でV溝の埋め込みを行い、素子表面の平坦化を行う。図1(i)では、基板11を導波路に貼り付ける。基板は硝子基板やシリコン基板、樹脂基板等が使用できる。図1(j)では酸等を用いて犠牲層2を除去し仮基板1を除き、ダイソーで多チャンネル光路変換素子に切断分離する。本方法により、ミラーを挟み光路の方向が変化したコアを一体的に形成し、かつ、複数のチャンネルのコアを、互いの位置関係を維持した状態で同時に形成することにより、特性の安定した多数の多チャンネル光路変換素子を精度良く一括して作製することが出来る。
以下、実施例により本発明を具体的に説明する。
4チャンネル光路変換素子を作製した。コア断面(図3E−E視)の大きさは40μm×40μmの正方形でありチャンネル間のコアピッチは0.25mmとする。
まず、4インチの仮硝子基板上にマグネトロンスパッタを用いて犠牲層を成膜した。犠牲層はAl(厚さ1μm程度)を用いた。次にクラッド層を成膜した。クラッドにはエポキシ系樹脂を用い、成膜はスピンコート法を用いた。成膜後、研削、研磨により平坦化処理を行いクラッド層の厚さを70μmとした。次に、クラッド層の上にマスク材を成膜し、フォトリソグラフィでパターニングを行った。マスク材にはAlを使用し、Oガスを流入させてマスク層に保護されていないクラッド層の不要部分をエッチングにより除去(O―RIE)し、クラッドの直方体ブロックを作製した。クラッドブロックの高さは、70μm(図3のA)、幅は1mm(図3のB)であり、図3の紙面に垂直方向へは、直列に並ぶ複数の素子のクラッドブロックを一体化してライン状に作成した。
その上にコア層の成膜をスピンコート法で行った。コア層にはエポキシ系樹脂を用いた。成膜後、コア層上面を研削、研磨し、表面の平坦化処理を実施し、コア層厚さはクラッドブロック上部から40μmとした。次に、コア層の上にAlのマスク材を成膜しフォトリソグラフィでパターニングを行い、その後、O―RIEによりコア層とクラッドブロックの不要部分を除去し、クラッドブロックに沿って直角に曲がったコアを作製した(図3)。コアの大きさは40μm×40μm(図3E−E視)であり、水平部も垂直部も同じ大きさである。コア垂直部の長さは、コア水平部の上端から110μm(図3のC)、コア水平部の長さは、コア垂直部の外端から1,040μm(図3のD)である。次に、クラッド樹脂を全面に充填し、成膜後、クラッド樹脂の上面を研削、研磨し平坦化処理を行った。クラッド樹脂の充填にはスピンコート法を使用した。
その後、コアの直角曲がり部にダイシングソーでV溝を形成しミラー膜を形成した。ミラーはマグネトロンスパッタでV溝部分にのみAu膜が形成されるように実施した。ミラー面を成膜後、V溝にクラッド樹脂を充填すると共に、クラッド層を成膜し、表面を研削、研磨して平坦化処理を行った。次に、硝子基板をクラッド層上面にエポキシ系の接着剤を用いて貼り付け、次に犠牲層を溶解して仮基板を除去した。犠牲層の除去には硫酸銅、塩化第二鉄、水の混合液を用いた。次に各素子を2mm×2mmの正方形に切断分離し、803個の4チャンネル光路変換素子が得られた。波長1.3ミクロンの光を通し、挿入損失を測定したところ、素子内の導波路の挿入損失3dB以下で、さらに素子内での挿入損失のばらつきが0.1dB以下のものが、667個(83%)にのぼり、一度に均質な4チャンネル光路変換素子を歩留まり良く製造することができた。
図1は本発明による多チャンネル光路変換素子の作製工程の一例を示す図である。 図2は、多チャンネル光路変換素子の作製工程において、(a)はクラッドブロックを示し、(b)は、水平部と垂直部が一体的に形成された、コアを示すものである。 図3は、実施例における、コアブロックと、コアの関係を示す図である。
符号の説明
1、仮基板
2、犠牲層
3、犠牲層の上に成膜したクラッド層
4、クラッドブロック
5、コア層
6、水平部と垂直部が一体的に作製されたコア
7、多チャンネルのコアを蔽ったクラッド層
8、V溝
9、反射膜
10、クラッド樹脂
11、基板

Claims (1)

  1. 樹脂製の多チャンネル光路変換光素子の製造方法であって、
    1)仮基板の上に犠牲層を成膜し、
    2)その上にクラッド層を成膜し、該クラッド層を選択的にエッチングすることにより、クラッド樹脂による直方体形状のブロックを形成し、
    3)コア樹脂で該ブロックを蔽うコア層を成膜し、
    4)該コア層と該ブロックを選択的にエッチングすることにより、上記基板に垂直なコアと平行なコアが一体的に形成された多チャンネルのコアを同時に形成し、クラッド樹脂で埋め込み、
    5)コアのコーナー部にミラー面を形成するためのV溝を作製し、反射膜を成膜してミラー面とし、
    6)クラッド樹脂でV溝の埋め込みを行い、その上に基盤を貼り付け、前記1)項の仮基板を除去後、多チャンネル光路変換素子に切断分離することからなる、6つの工程を含むことを特徴とする樹脂製の多チャンネル光路変換素子の作製方法。
JP2003355423A 2003-10-15 2003-10-15 多チャンネル光路変換素子 Expired - Fee Related JP4059835B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003355423A JP4059835B2 (ja) 2003-10-15 2003-10-15 多チャンネル光路変換素子
PCT/JP2004/015062 WO2005038502A1 (ja) 2003-10-15 2004-10-13 多チャンネル光路変換素子及びその製造方法
KR1020067007116A KR100802520B1 (ko) 2003-10-15 2004-10-13 다채널광로변환소자의 제조방법
EP04792303A EP1674902A4 (en) 2003-10-15 2004-10-13 MULTI-CHANNEL OPTICAL SWITCH CHANGING AND MANUFACTURING METHOD THEREFOR
US10/575,564 US7333704B2 (en) 2003-10-15 2004-10-13 Multichannel optical path changing device and its production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003355423A JP4059835B2 (ja) 2003-10-15 2003-10-15 多チャンネル光路変換素子

Publications (2)

Publication Number Publication Date
JP2005121818A JP2005121818A (ja) 2005-05-12
JP4059835B2 true JP4059835B2 (ja) 2008-03-12

Family

ID=34613024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003355423A Expired - Fee Related JP4059835B2 (ja) 2003-10-15 2003-10-15 多チャンネル光路変換素子

Country Status (1)

Country Link
JP (1) JP4059835B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126653A1 (ja) * 2007-03-22 2008-10-23 Ngk Insulators, Ltd. 光表面実装用導波路基板の製造方法
CN102246071B (zh) * 2008-12-22 2013-10-16 松下电器产业株式会社 用于在光学配线板中形成镜面反射膜的方法和光学配线板
JP5728655B2 (ja) * 2010-11-05 2015-06-03 パナソニックIpマネジメント株式会社 光導波路の製造方法

Also Published As

Publication number Publication date
JP2005121818A (ja) 2005-05-12

Similar Documents

Publication Publication Date Title
US7184630B2 (en) Optical coupling module with self-aligned etched grooves and method for fabricating the same
US7068871B2 (en) Optical wiring substrate, method of manufacturing optical wiring substrate and multilayer optical wiring
US20090080847A1 (en) Optical waveguide and method for manufacturing the same
JP2008298934A (ja) 光軸変換素子およびその作製方法
JP4059835B2 (ja) 多チャンネル光路変換素子
US7333704B2 (en) Multichannel optical path changing device and its production method
JP2008164943A (ja) 多チャンネル光路変換素子およびその作製方法
JP2005189747A (ja) 多チャンネル光路変換素子の製造方法
JP2005292379A (ja) 光結合装置及びその製造方法
US12072529B2 (en) Optical waveguides and methods for producing
TWI252339B (en) Self-aligned optical waveguide to optical fiber connection system
JP2009098485A (ja) ミラー貼り付け光路変換素子とその作製方法
JP2006251046A (ja) 光導波路基板、光表面実装導波路素子およびそれらの製造方法
JP2016018147A (ja) ミラー付き光回路及びミラー付き光回路の製造方法
JP2009098432A (ja) 貼り合わせ多チャンネル光路変換素子とその作製方法
JP2008197380A (ja) 多チャンネル光路変換素子とその作製方法
JP2002311276A (ja) 樹脂光導波路の作製方法
JP2005208254A (ja) 多チャンネル光路変換素子とその製造方法
JP3194311B2 (ja) ハイブリッド光導波回路
KR100581143B1 (ko) 다채널 광 스위치 및 그의 제조 방법
JP2002311274A (ja) ポリイミド光導波路の作成方法
JPH09297229A (ja) フィルタ型導波路の製造方法
JP2007010982A (ja) 光合分波モジュール
JP2009157027A (ja) 多チャンネル光路変換導波路素子およびそれらの製造方法
JP2006146127A (ja) 光導波路の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071218

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees