[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4057044B2 - Manufacturing method of electronic equipment - Google Patents

Manufacturing method of electronic equipment Download PDF

Info

Publication number
JP4057044B2
JP4057044B2 JP2007127038A JP2007127038A JP4057044B2 JP 4057044 B2 JP4057044 B2 JP 4057044B2 JP 2007127038 A JP2007127038 A JP 2007127038A JP 2007127038 A JP2007127038 A JP 2007127038A JP 4057044 B2 JP4057044 B2 JP 4057044B2
Authority
JP
Japan
Prior art keywords
light absorber
pixel
insulating film
interlayer insulating
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007127038A
Other languages
Japanese (ja)
Other versions
JP2007226268A (en
Inventor
宏勇 張
真之 坂倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007127038A priority Critical patent/JP4057044B2/en
Publication of JP2007226268A publication Critical patent/JP2007226268A/en
Application granted granted Critical
Publication of JP4057044B2 publication Critical patent/JP4057044B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Elements Other Than Lenses (AREA)

Description

本発明は、複数の画素電極を有する画素部を有するアクティブマトリクスパネルや、画素部を備えた携帯電話、パソコン等の電子機器およびその作製方法に関するものである。   The present invention relates to an active matrix panel having a pixel portion having a plurality of pixel electrodes, an electronic device such as a mobile phone or a personal computer provided with the pixel portion, and a manufacturing method thereof.

情報システムにおいて、電気信号(画像信号)を光信号に変換し、表示を行う液晶パネル等のフラットディスプレイが注目されている。フルカラー表示や動画像表示を行うため、これらフラットディスプレイの表示方法としてマトリクス駆動方式が採用されている。   In information systems, flat displays such as liquid crystal panels that convert electric signals (image signals) into optical signals for display are drawing attention. In order to perform full color display or moving image display, a matrix driving method is adopted as a display method of these flat displays.

図9に従来の反射型のアクティブマトリクス型液晶表示の画素部の断面図を示す。図9はいわゆるTFT基板と呼ばれる基板の断面図に相当する。絶縁表面を有する基板1上には画素毎に薄膜トランジスタ(TFT)2が形成されている。TFT2は活性層3、ゲイト絶縁膜4、ゲイト電極5、活性層3のソース/ドレイン領域に接続されたソース電極6、ドレイン電極7を有する。   FIG. 9 shows a cross-sectional view of a pixel portion of a conventional reflective active matrix liquid crystal display. FIG. 9 corresponds to a cross-sectional view of a so-called TFT substrate. A thin film transistor (TFT) 2 is formed for each pixel on a substrate 1 having an insulating surface. The TFT 2 has an active layer 3, a gate insulating film 4, a gate electrode 5, a source electrode 6 connected to the source / drain region of the active layer 3, and a drain electrode 7.

ゲイト電極5とソース電極6、ドレイン電極7は第1の層間絶縁膜8により絶縁分離されている。ソース電極6、ドレイン電極7を覆って第2の層間絶縁膜11が設けられている。第2の層間絶縁膜11上にはブラックマトリクス12が形成され、ブラックマトリクス12を覆って第3の層間絶縁膜13が形成されている。画素電極(反射電極)14は第2、第3の層間絶縁膜11、13に形成されたコンタクトホールを介して、TFT2のドレイン電極7に接続されている。   The gate electrode 5, the source electrode 6, and the drain electrode 7 are insulated and separated by the first interlayer insulating film 8. A second interlayer insulating film 11 is provided so as to cover the source electrode 6 and the drain electrode 7. A black matrix 12 is formed on the second interlayer insulating film 11, and a third interlayer insulating film 13 is formed so as to cover the black matrix 12. The pixel electrode (reflection electrode) 14 is connected to the drain electrode 7 of the TFT 2 through a contact hole formed in the second and third interlayer insulating films 11 and 13.

配向膜形成、ラビング処理等の工程を経て、対向電極が形成された基板と、図9に示す素子基板とが貼り合わされる。基板間に液晶材料を封止され、反射型液晶表示装置のセル組が完了する。   Through steps such as alignment film formation and rubbing treatment, the substrate on which the counter electrode is formed and the element substrate shown in FIG. 9 are bonded together. A liquid crystal material is sealed between the substrates, and the cell set of the reflective liquid crystal display device is completed.

なお、図9ではブラックマトリクス12は分断されるように図示されているが、隣接する画素電極14の隙間20を塞ぐように、層間絶縁膜11上に格子状に一体的に形成されている。ブラックマトリクス12によって画素電極の隙間20から入射した光が遮断される。   In FIG. 9, the black matrix 12 is illustrated as being divided, but is integrally formed on the interlayer insulating film 11 in a lattice shape so as to close the gap 20 between the adjacent pixel electrodes 14. The black matrix 12 blocks light incident from the gap 20 between the pixel electrodes.

近年、HDTV(高品位テレビ)、SXGA表示、写真ネガの読み取り装置等の表示装置の市場では、多画素化と高密度化が要求され、そのため画素ピッチが微細化が進められている。しかしながら画素ピッチが微細化されるに伴って、隣接する画素電極の隙間の占める割合が相対的に広くなるため、画素電極の隙間による問題が無視できなくなっている。   In recent years, in the market of display devices such as HDTV (high-definition television), SXGA display, and photographic negative reading device, there has been a demand for a larger number of pixels and a higher density. However, as the pixel pitch is miniaturized, the ratio of the gap between the adjacent pixel electrodes becomes relatively wide, so the problem due to the gap between the pixel electrodes cannot be ignored.

画素電極の隙間による第1の問題とは、図9の従来例の反射型パネルでは、通常ブラックマトリクス12は金属材料で形成される。そのため入射光30が画素電極の隙間20から入射すると、この光がブラックマトリクス12やさらに画素電極14によって乱反射されるおそれがある。このような乱反射光31(矢印で図示する)がTFT2に照射されるとTFT2を劣化させたり、クロストークが発生してしまう。また、乱反射光32(矢印で図示する)のように画素電極14での反射光に混入してしまうと、コントラストを低下させ、特に黒レベルを低下させてしまうという問題が生ずる。   The first problem due to the gap between the pixel electrodes is that, in the reflective panel of the conventional example of FIG. 9, the black matrix 12 is usually formed of a metal material. Therefore, when the incident light 30 enters from the gap 20 between the pixel electrodes, this light may be irregularly reflected by the black matrix 12 and further by the pixel electrode 14. When such irregularly reflected light 31 (illustrated by arrows) is applied to the TFT 2, the TFT 2 is deteriorated or crosstalk occurs. Further, if the light is mixed into the light reflected by the pixel electrode 14 as in the case of irregularly reflected light 32 (illustrated by an arrow), there arises a problem that the contrast is lowered, particularly the black level is lowered.

第2に、液晶表示装置の場合では、画素電極の隙間20の段差部で液晶分子の配向が乱れてしまう。透過型パネルではセルギャップが7〜10μmと、比較的厚いので、セルギャップに占める段差(画素電極の厚さ)の割合が小さく、配向の乱れは表示に大きな影響を与えずに済む。   Second, in the case of a liquid crystal display device, the alignment of liquid crystal molecules is disturbed at the stepped portion of the gap 20 of the pixel electrode. In the transmissive panel, since the cell gap is relatively thick as 7 to 10 μm, the ratio of the step (the thickness of the pixel electrode) in the cell gap is small, and the disturbance of the orientation does not have a great influence on the display.

しかしながら、反射型液晶パネルのセルギャップは2〜4μm程度であり、強誘電性・反強誘電性液晶パネルのセルギャップは液晶分子のらせんを解くため2μm以下であり、透過型に比べ非常に狭い。よってこれら液晶パネルでは、セルギャップに占める段差の割合は大きくなるので、液晶分子の乱れの影響が大きくなり、コントラストを低下させる原因となっている。   However, the cell gap of the reflective liquid crystal panel is about 2 to 4 μm, and the cell gap of the ferroelectric / antiferroelectric liquid crystal panel is 2 μm or less to solve the spiral of liquid crystal molecules, which is very narrow compared to the transmissive type. . Therefore, in these liquid crystal panels, since the ratio of the step difference in the cell gap is increased, the influence of the disturbance of the liquid crystal molecules is increased, which causes a decrease in contrast.

本発明の目的は、上述した課題を解消して、高寿命・高信頼性であり、また高画質表示が可能な画素部を備えた電子機器、およびその作製方法を提供することにある。   An object of the present invention is to solve the above-described problems, and provide an electronic device including a pixel portion that has a long life and high reliability and can display a high image quality, and a manufacturing method thereof.

上述した課題を解決するための本発明の電子機器の作製方法は、複数のトランジスタを覆う第1の層間絶縁膜を形成し、前記第1の層間絶縁膜上に配線を形成し、前記第1の層間絶縁膜上に、前記配線を覆う第2の層間絶縁膜を形成し、前記第2の層間絶縁膜上に導電膜を形成し、前記導電膜上にレジストを形成し、前記レジストをマスクとして前記導電膜をエッチングすることによって、隣接する画素電極の隙間と前記配線とが重なる位置になるように複数の画素電極を形成し、前記レジストをマスクとして前記第2の層間絶縁膜をエッチングすることによって、前記隙間及び前記配線と重なる位置に溝部を形成し、前記溝部の内部と、前記レジストマスク表面上と、に絶縁性の光吸収物を形成し、前記光吸収物及び前記レジストをエッチングすることによって、前記溝部の内部の前記光吸収物及び前記レジストの一部を残存させ、前記レジストのみを除去することによって、前記光吸収物を前記画素電極の表面よりも突出した形状に加工することを特徴とする。 According to a method for manufacturing an electronic device of the present invention for solving the above-described problem, a first interlayer insulating film that covers a plurality of transistors is formed, a wiring is formed over the first interlayer insulating film, and the first A second interlayer insulating film is formed on the interlayer insulating film to cover the wiring, a conductive film is formed on the second interlayer insulating film, a resist is formed on the conductive film, and the resist is masked. By etching the conductive film, a plurality of pixel electrodes are formed so that a gap between adjacent pixel electrodes and the wiring overlap, and the second interlayer insulating film is etched using the resist as a mask. Thus, a groove is formed at a position overlapping the gap and the wiring, an insulating light absorber is formed in the groove and on the resist mask surface, and the light absorber and the resist are etched. By removing the resist, only the resist remains, and the light absorber is processed into a shape protruding from the surface of the pixel electrode. It is characterized by doing.

また、本発明において、前記光吸収物は、顔料またはカーボン系材料が分散された酸化系塗布膜からなることを特徴とする。In the present invention, the light absorber is characterized by comprising an oxidation coating film in which a pigment or a carbon-based material is dispersed.

また、本発明において、前記光吸収物は、顔料またはカーボン系材料が分散された有機樹脂からなることを特徴とする。In the present invention, the light absorber is made of an organic resin in which a pigment or a carbon-based material is dispersed.

また、本発明において、前記光吸収物は、顔料またはカーボン系材料が分散されたアクリル、ポリイミド、ポリアミド、ポリアミドイミド、又はエポキシからなることを特徴とする。In the present invention, the light absorber is made of acrylic, polyimide, polyamide, polyamideimide, or epoxy in which a pigment or a carbon-based material is dispersed.

本発明においては、画素電極の隙間に形成される溝部に光吸収物を埋め込んだことにより、画素電極の隙間から光が入射することを完全に防止することができる。特に、画素電極を金属膜で構成することによって、画素電極と光吸収物にて光を完全に遮光できるため、アクティブ素子の光劣化を防止したり、クロストークを防止することができる。   In the present invention, the light absorbing material is buried in the groove formed in the gap between the pixel electrodes, so that it is possible to completely prevent light from entering through the gap between the pixel electrodes. In particular, when the pixel electrode is formed of a metal film, light can be completely blocked by the pixel electrode and the light absorber, so that the active element can be prevented from being deteriorated in light and crosstalk can be prevented.

また、本発明の光吸収物が埋め込まれる溝部は自己整合的に形成され、更に光吸収物のパターニング工程が不要なため、製造方法が簡略化され、また画素領域の開口率を損なうことなく形成することができる。   In addition, the groove portion in which the light absorber of the present invention is embedded is formed in a self-aligned manner, and further, the manufacturing method is simplified because the patterning process of the light absorber is unnecessary, and the aperture ratio of the pixel region is not impaired. can do.

図1を用いて本実施形態を説明する。図1(A)は本実施形態の画素部の正面図であり、図1(B)は図1(A)の線A−A’で切った断面図である。   This embodiment will be described with reference to FIG. FIG. 1A is a front view of a pixel portion of this embodiment, and FIG. 1B is a cross-sectional view taken along line A-A ′ in FIG.

図1(B)に示すように、基板100上には、画素毎にアクティブ素子としてTFTが形成されている。TFTはソース領域107、ドレイン領域108、チャネル形成領域109を有する活性層と、活性層を覆うゲイト絶縁膜102と、ゲイト電極105と、ソース電極111と、ドレイン電極113とを有する。   As shown in FIG. 1B, a TFT is formed on the substrate 100 as an active element for each pixel. The TFT includes an active layer having a source region 107, a drain region 108, and a channel formation region 109, a gate insulating film 102 covering the active layer, a gate electrode 105, a source electrode 111, and a drain electrode 113.

これらTFTを覆って層間絶縁膜114が形成されている。層間絶縁膜114を介してTFTのドレイン電極113と画素電極115とが接続されている。層間絶縁膜114には隣接する画素電極115の隙間と重なる部分に溝部が形成されている。光吸収物122はこの溝部と画素電極115の隙間に埋め込まれ、図1(A)に示すように光吸収物122は一体的に格子状に設けられている。   An interlayer insulating film 114 is formed so as to cover these TFTs. The drain electrode 113 of the TFT and the pixel electrode 115 are connected via the interlayer insulating film 114. A groove portion is formed in the interlayer insulating film 114 at a portion overlapping the gap between adjacent pixel electrodes 115. The light absorber 122 is embedded in the gap between the groove and the pixel electrode 115, and the light absorber 122 is integrally provided in a lattice shape as shown in FIG.

光吸収物122を形成するには、図5(A)に示すように、隣接する画素電極115の隙間と空隙が重なるように層間絶縁膜114をエッチング除去して、溝部120を形成する。画素電極115をエッチングマスクとして機能させることで、溝部120は自己整合的に形成され、画素電極115の端面(分断面)と層間絶縁膜114の溝部120の側面が概略同一平面をなすように形成される。   In order to form the light absorber 122, as shown in FIG. 5A, the interlayer insulating film 114 is removed by etching so that the gaps between the adjacent pixel electrodes 115 and the gaps overlap each other, thereby forming the groove 120. By causing the pixel electrode 115 to function as an etching mask, the groove 120 is formed in a self-aligned manner, and the end surface (divided cross section) of the pixel electrode 115 and the side surface of the groove 120 of the interlayer insulating film 114 are formed in substantially the same plane. Is done.

次に図5(B)に示すように、層間絶縁膜114の溝部120および画素電極の隙間に埋め込まれ、かつ複数の画素電極115の表面を覆うように絶縁性の光吸収物121を形成する。次に、ドライエッチングやCMPの手段によって、画素電極115の表面を覆っている光吸収物121を除去して、図1に示すように複数の画素電極115の表面を露出させる。層間絶縁膜114の溝部および画素電極115の隙間に残存した部分が、図1の光吸収物122として機能する。   Next, as shown in FIG. 5B, an insulating light absorber 121 is formed so as to be embedded in the gap between the groove 120 of the interlayer insulating film 114 and the pixel electrode and to cover the surface of the plurality of pixel electrodes 115. . Next, the light absorbing material 121 covering the surface of the pixel electrode 115 is removed by dry etching or CMP, and the surfaces of the plurality of pixel electrodes 115 are exposed as shown in FIG. The portion remaining in the groove portion of the interlayer insulating film 114 and the gap between the pixel electrodes 115 functions as the light absorber 122 in FIG.

本実施形態では、光吸収物122が形成される溝部は自己整合的に形成され、また光吸収物122のパターニング工程が不要なため、作製工程は簡単である。また光吸収物122は画素電極115の面積(開口率)を縮小することなく形成できる。   In the present embodiment, the groove in which the light absorber 122 is formed is formed in a self-aligned manner, and the patterning process of the light absorber 122 is unnecessary, so that the manufacturing process is simple. The light absorber 122 can be formed without reducing the area (aperture ratio) of the pixel electrode 115.

本実施形態において、光吸収物122は少なくとも層間絶縁膜114に形成された溝部に存在させる。層間絶縁膜114の溝部の光吸収物122によって、画素部115の隙間から入射する光は吸収されて、反射したり透過したりしない。従って画素電極115を金属材料にて形成することにより、画素電極115と光吸収物122によって完全に光が遮蔽できるので、TFTの光劣化が防止でき、さらにクロストークも防止できる。   In the present embodiment, the light absorber 122 is present at least in the groove formed in the interlayer insulating film 114. The light absorbing material 122 in the groove portion of the interlayer insulating film 114 absorbs the light incident from the gap of the pixel portion 115 and does not reflect or transmit it. Accordingly, when the pixel electrode 115 is formed of a metal material, light can be completely shielded by the pixel electrode 115 and the light absorber 122, so that light degradation of the TFT can be prevented and crosstalk can also be prevented.

層間絶縁膜114の溝部、および画素電極115の隙間に光吸収物122を埋め込むことにより、画素電極115の段差部が低くなる。例えば本発明の画素部を液晶パネルに応用した場合には、画素電極115の段差部での液晶分子の配向の乱れを抑制できる。より好ましくは画素電極115の表面と光吸収物122の表面を概略同一平面とする。これにより、基板間で液晶分子の配向状態が均一化され、ディスクリネーションが防止できる。   By embedding the light absorber 122 in the groove portion of the interlayer insulating film 114 and the gap between the pixel electrodes 115, the step portion of the pixel electrode 115 is lowered. For example, when the pixel portion of the present invention is applied to a liquid crystal panel, disorder of the alignment of liquid crystal molecules at the step portion of the pixel electrode 115 can be suppressed. More preferably, the surface of the pixel electrode 115 and the surface of the light absorber 122 are substantially coplanar. Thereby, the alignment state of the liquid crystal molecules is made uniform between the substrates, and disclination can be prevented.

また、光吸収物122を画素電極よりも突出させることもできる。これにより光吸収物112上に配置される液晶分子は画素電極115と対向電極が作る電界に応答しにくくなるので、表示に寄与する画素電極115上の液晶分子の応答を乱すことがなくなり、高画質表示が可能になる。   Further, the light absorber 122 can be protruded from the pixel electrode. This makes it difficult for the liquid crystal molecules arranged on the light absorber 112 to respond to the electric field generated by the pixel electrode 115 and the counter electrode, so that the response of the liquid crystal molecules on the pixel electrode 115 contributing to display is not disturbed. Image quality display is possible.

光吸収物122は光を吸収する着色された絶縁材料で形成される。画素電極115の隙間の微細な溝部に充填されるため、光吸収物はスピンコート法で形成できる塗布膜が好適である。このような塗布膜として、アクリル、ポリイミド、ポリアミド、ポリイミドアミド、エポキシから選ばれた有機樹脂や、PSG、SiO2 等の酸化珪素系塗布膜を用いることができる。またこれら絶縁材料を着色するには、絶縁材料中に顔料やカーボン系材料を分散させる。 The light absorber 122 is formed of a colored insulating material that absorbs light. A coating film that can be formed by a spin coat method is suitable for the light absorber because it fills the fine groove portion of the gap between the pixel electrodes 115. As such a coating film, an organic resin selected from acrylic, polyimide, polyamide, polyimide amide, and epoxy, or a silicon oxide-based coating film such as PSG or SiO 2 can be used. In order to color these insulating materials, a pigment or a carbon-based material is dispersed in the insulating material.

以下、図1〜図8を用いて、本発明の実施例を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS.

本実施例では、本発明を反射型液晶表示装置に応用した例を説明する。図1は本実施例の画素部の構成図であり、図1(A)は画素部の正面図であり、図1(B)は図1(A)の線A−A’で切った断面図である。   In this embodiment, an example in which the present invention is applied to a reflective liquid crystal display device will be described. FIG. 1 is a configuration diagram of a pixel portion of this embodiment, FIG. 1A is a front view of the pixel portion, and FIG. 1B is a cross section taken along line AA ′ in FIG. FIG.

図1に示す画素部において、絶縁表面を有する基板100上には画素毎にアクティブ素子としてTFTが形成されている。TFTを覆って層間絶縁膜114が形成されている。層間絶縁膜114を介してTFTのドレイン電極113と金属材料でなる画素電極115とが接続されている。層間絶縁膜114には、隣接する画素電極115の隙間に空隙が重なるように溝部が形成されている。この溝部と画素電極115の隙間に光吸収物122が埋め込まれている。   In the pixel portion shown in FIG. 1, a TFT is formed as an active element for each pixel on a substrate 100 having an insulating surface. An interlayer insulating film 114 is formed so as to cover the TFT. The drain electrode 113 of the TFT and the pixel electrode 115 made of a metal material are connected via the interlayer insulating film 114. A groove portion is formed in the interlayer insulating film 114 so that a gap overlaps a gap between adjacent pixel electrodes 115. A light absorber 122 is embedded in the gap between the groove and the pixel electrode 115.

図1(A)に示すように、画素電極115の隙間に光吸収物122は一体的に格子状に設けられ、画素電極115の隙間から光が侵入するのを防止している。以下、図2〜図6を用いて、図1に示す画素部の作製工程を説明する。   As shown in FIG. 1A, light absorbers 122 are integrally provided in the gaps between the pixel electrodes 115 in a lattice shape to prevent light from entering through the gaps between the pixel electrodes 115. Hereinafter, a manufacturing process of the pixel portion illustrated in FIG. 1 will be described with reference to FIGS.

絶縁表面を有する基板100を用意する。基板100には、ガラス基板や石英基板が用いられる。ガラス基板を用いる場合は、その表面にNaイオン等の不純物の拡散を防止するための酸化珪素でなる下地絶縁膜を形成すると良い。   A substrate 100 having an insulating surface is prepared. As the substrate 100, a glass substrate or a quartz substrate is used. In the case of using a glass substrate, a base insulating film made of silicon oxide for preventing diffusion of impurities such as Na ions is preferably formed on the surface.

基板100上に画素毎にTFTの活性層101を形成する。活性層101を形成するには厚さ40〜100nm、ここでは厚さ50nmの非晶質シリコンを成膜し、多結晶化し、この多結晶化されたシリコンを島状に分離し活性層101を形成する。そして、しきい値制御のために活性層101にボロンをドーピングする。次に基板全体にゲイト絶縁膜102として機能する酸化珪素膜を成膜する。酸化珪素膜の厚さは120nmとする。   A TFT active layer 101 is formed on the substrate 100 for each pixel. In order to form the active layer 101, amorphous silicon having a thickness of 40 to 100 nm, here 50 nm, is formed into a polycrystal, and the polycrystallized silicon is separated into islands to form the active layer 101. Form. Then, boron is doped into the active layer 101 for threshold control. Next, a silicon oxide film functioning as the gate insulating film 102 is formed over the entire substrate. The thickness of the silicon oxide film is 120 nm.

ゲイト絶縁膜102上に、ゲイト電極・配線を構成する導電膜を形成する。本実施例では、Scを微量に添加したアルミニウム膜を400nmの厚さに形成する。アルミニウム膜をパターニングして、ゲイト電極104、ゲイト配線105を形成する。ゲイト電極104はゲイト配線105と一体的に形成され、配線105から延在した構成とされる。   A conductive film constituting a gate electrode / wiring is formed on the gate insulating film 102. In this embodiment, an aluminum film to which a small amount of Sc is added is formed to a thickness of 400 nm. The gate electrode 104 and the gate wiring 105 are formed by patterning the aluminum film. The gate electrode 104 is formed integrally with the gate wiring 105 and extends from the wiring 105.

ゲイト電極・配線104、105を陽極とした陽極酸化処理を施し、その表面に陽極酸化膜106を形成する。この陽極酸化膜106はゲイト電極・配線104、105を電気的に物理的に保護する機能を有する。なお、図2(A)では陽極酸化膜106は省略されている。   Anodizing is performed using the gate electrodes / wirings 104 and 105 as anodes, and an anodized film 106 is formed on the surface. The anodic oxide film 106 has a function of electrically and physically protecting the gate electrodes / wirings 104 and 105. Note that the anodic oxide film 106 is omitted in FIG.

次に、イオンドーピング法にて、リンイオンを活性層101にドープする。ゲイト電極104がマスクになるため、ソース領域107、ドレイン領域108、チャネル形成領域109が自己整合的に形成される。ドーピング終了後、レーザ照射または熱処理によって、ドーピングされたリンを活性化すると同時に、ドーピングによって損傷した活性層をアニールする。   Next, phosphorus ions are doped into the active layer 101 by ion doping. Since the gate electrode 104 serves as a mask, the source region 107, the drain region 108, and the channel formation region 109 are formed in a self-aligned manner. After the doping, the doped phosphorus is activated by laser irradiation or heat treatment, and at the same time, the active layer damaged by the doping is annealed.

なお、図2(A)は画素部の上面図であり、図2(B)は図2(A)の線A−A’で切った断面図である。以降の工程を図3を用いて説明する。図3(A)は画素部の上面図であり、図3(B)は図3(A)の線A−A’で切った断面図である。   2A is a top view of the pixel portion, and FIG. 2B is a cross-sectional view taken along line A-A ′ in FIG. The subsequent steps will be described with reference to FIG. FIG. 3A is a top view of the pixel portion, and FIG. 3B is a cross-sectional view taken along line A-A ′ in FIG.

図3(B)に示すように、第1の層間絶縁膜110を成膜する。ここでは、プラズマCVD法により厚さ20nmの窒化珪素膜を成膜し、連続して、厚さ800nmの窒化酸化珪素膜を成膜する。そして、層間絶縁膜110にソース/ドレイン領域107、108に達するコンタクトホールを開口する。   As shown in FIG. 3B, a first interlayer insulating film 110 is formed. Here, a silicon nitride film having a thickness of 20 nm is formed by a plasma CVD method, and a silicon nitride oxide film having a thickness of 800 nm is continuously formed. Then, contact holes reaching the source / drain regions 107 and 108 are opened in the interlayer insulating film 110.

次に、チタン膜/アルミニウム膜/チタン膜でなる積層膜を成膜する。各チタン膜の厚さは100nmとし、アルミニウム膜の厚さは300nmとする。この積層膜をパターニングしてソース電極111、ソース配線112、ドレイン電極113をそれぞれ形成する。ソース電極111はソース配線112と一体的に形成され、配線112から延在した構成とされる。以上の工程により、画素部のTFTが完成する。   Next, a laminated film of titanium film / aluminum film / titanium film is formed. The thickness of each titanium film is 100 nm, and the thickness of the aluminum film is 300 nm. The stacked film is patterned to form a source electrode 111, a source wiring 112, and a drain electrode 113, respectively. The source electrode 111 is formed integrally with the source wiring 112 and extends from the wiring 112. Through the above steps, the TFT of the pixel portion is completed.

以降の工程を図4を用いて説明する。図4(A)は画素部の上面図であり、図4(B)は図4(A)の線A−A’で切った断面図である。   The subsequent steps will be described with reference to FIG. 4A is a top view of the pixel portion, and FIG. 4B is a cross-sectional view taken along line A-A ′ in FIG.

図4(B)に示すように、TFTを覆う厚さ1〜2μmの第2の層間絶縁膜114を形成する。ここでは、層間絶縁膜114として厚さ1.5μmのアクリル膜を形成する。   As shown in FIG. 4B, a second interlayer insulating film 114 having a thickness of 1 to 2 μm is formed to cover the TFT. Here, an acrylic film having a thickness of 1.5 μm is formed as the interlayer insulating film 114.

層間絶縁膜114の材料には有機樹脂膜が好ましい。有機樹脂膜はスピンコート法にて溶液を塗布することで成膜できるため、下部の凹凸を相殺して、表面が平坦な膜に成膜することができる。有機樹脂膜として、具体的には、アクリル、ポリイミド、ポリアミド、ポリイミドアミド、エポキシ等が用いられる。また、有機樹脂の他に塗布膜として、PSG、SiO2 等の酸化珪素系塗布膜を用いることができる。 The material of the interlayer insulating film 114 is preferably an organic resin film. Since the organic resin film can be formed by applying a solution by a spin coating method, it is possible to form a film with a flat surface by offsetting the unevenness of the lower part. Specifically, acrylic, polyimide, polyamide, polyimide amide, epoxy, or the like is used as the organic resin film. In addition to the organic resin, a silicon oxide-based coating film such as PSG or SiO 2 can be used as the coating film.

層間絶縁膜114にドレイン電極113に達するコンタクトホールを開口する。次に、画素電極115を構成する金属膜を成膜する。アルミニウム膜を厚さ200〜400nm、ここでは厚さ300nmにスパッタ法にて成膜する。次にアルミニウム膜上にパターニング用のレジストマスク116を形成する。このマスク116を用いてアルミニウム膜をパターニングし、画素電極115を形成する。なお、図4(A)においては、レジストマスク116は省略されている。   A contact hole reaching the drain electrode 113 is opened in the interlayer insulating film 114. Next, a metal film that forms the pixel electrode 115 is formed. An aluminum film is formed to a thickness of 200 to 400 nm, here a thickness of 300 nm by a sputtering method. Next, a resist mask 116 for patterning is formed on the aluminum film. The aluminum film is patterned using the mask 116 to form the pixel electrode 115. Note that the resist mask 116 is omitted in FIG.

各画素電極115は画素毎にTFTのドレイン電極113に接続され、またX方向、Y方向それぞれ間隔Px、Pyを隔てて、マトリクス状に配置されている。間隔Px、Pyは開口率が最大になるようなデザインルールのみに従って設定すれば良く、間隔Px、Pyは1〜3μm程度とすることができる。ここでは間隔Px、Pyを2μmとする。   Each pixel electrode 115 is connected to the drain electrode 113 of the TFT for each pixel, and is arranged in a matrix with intervals Px and Py in the X direction and Y direction, respectively. The intervals Px and Py may be set only according to a design rule that maximizes the aperture ratio, and the intervals Px and Py can be set to about 1 to 3 μm. Here, the intervals Px and Py are 2 μm.

次に、図5に示すように、画素電極115をエッチングマスクに用いて、第2の層間絶縁膜114に溝部120を自己整合的に形成する。溝部120を形成するには、プラズマエッチングやRIE(反応性イオンエッチング)等のドライエッチング法を用いる。本実施例では、プラズマエッチング法を用い、エッチングガスは、O2 とCF4 の混合ガスを用いる。CF4 の濃度は全ガスに対して1〜10%とする。CF4 の濃度、圧力等の条件によりエッチングレートが制御できる。またエッチングガスによって、画素電極115の表面が変質されないようにするため、画素電極115の保護するためレジストマスク116は残存させてエッチングを行う。 Next, as shown in FIG. 5, the groove 120 is formed in the second interlayer insulating film 114 in a self-aligning manner using the pixel electrode 115 as an etching mask. In order to form the groove 120, a dry etching method such as plasma etching or RIE (reactive ion etching) is used. In this embodiment, a plasma etching method is used, and a mixed gas of O 2 and CF 4 is used as an etching gas. The concentration of CF 4 is 1 to 10% with respect to the total gas. The etching rate can be controlled by conditions such as CF 4 concentration and pressure. In order to prevent the surface of the pixel electrode 115 from being altered by the etching gas, etching is performed with the resist mask 116 remaining to protect the pixel electrode 115.

ここではCF4 の濃度が5%のエッチングガスを用い、プラズマエッチングによって、画素電極115の隙間の第2の層間絶縁膜114を深さ約1μm除去し、溝部120を形成する。図5(A)の断面図では溝部120は個々に分離されているように図示されているが、実際には、溝部120は画素電極115の隙間に重なるように、格子状に一体的に形成される。 Here, an etching gas having a CF 4 concentration of 5% is used, and the second interlayer insulating film 114 in the gap between the pixel electrodes 115 is removed by a depth of about 1 μm by plasma etching to form the groove 120. In the cross-sectional view of FIG. 5A, the groove portions 120 are illustrated as being separated from each other. However, in actuality, the groove portions 120 are integrally formed in a lattice shape so as to overlap the gap between the pixel electrodes 115. Is done.

次に図5(B)に示すように、レジストマスク116を剥離した後、溝部120、隣接する画素電極115の隙間に充填され、かつ画素電極115表面を覆う絶縁物層121を形成する。本実施例では、スピンコート法にて黒色顔料を分散させたアクリル樹脂を塗布し硬化して、黒色のアクリルでなる絶縁物層121を形成する。   Next, as shown in FIG. 5B, after the resist mask 116 is removed, an insulating layer 121 that fills the gap 120 and the gap between the adjacent pixel electrodes 115 and covers the surface of the pixel electrodes 115 is formed. In this embodiment, an acrylic resin in which a black pigment is dispersed is applied by a spin coating method and cured to form an insulating layer 121 made of black acrylic.

溝部120の深さは1μmであり、またその幅は2μmである。このような微細な格子状のパターンを画素部全体で絶縁物層121によって充填するため、絶縁物層121は溶液から形成できる塗布膜を用いる。このような塗布膜としてアクリル、ポリイミド、ポリアミド、ポリイミドアミド、エポキシ等の有機樹脂が用いられる。本実施例で用いたアクリルは液晶材料よりも比誘電率が低く、列記した樹脂材料のなかで最も安価であるという特長がある。また溶液から形成できる膜として、PSG、SiO2 等の酸化珪素系塗布膜を用いることができる。 The depth of the groove 120 is 1 μm and the width is 2 μm. In order to fill such a fine lattice pattern with the insulator layer 121 in the entire pixel portion, the insulator layer 121 uses a coating film that can be formed from a solution. As such a coating film, an organic resin such as acrylic, polyimide, polyamide, polyimide amide, or epoxy is used. The acrylic used in this example has a feature that it has a relative dielectric constant lower than that of the liquid crystal material and is the cheapest among the listed resin materials. Further, as a film that can be formed from a solution, a silicon oxide-based coating film such as PSG or SiO 2 can be used.

また、絶縁物層121に、従来のブラックマトリクスと同様の遮光機能を持たせるため、黒色顔料を分散させたが、カーボン系材料を分散させることもできる。また顔料は黒色に限定されるものではなく、絶縁物層121が光を吸収できるような色であれば良い。   Further, the black pigment is dispersed in order to give the insulator layer 121 the same light shielding function as that of the conventional black matrix, but a carbon-based material can also be dispersed. The pigment is not limited to black, and may be any color as long as the insulating layer 121 can absorb light.

次に、O2 アッシング等のドライエッチング処理により、画素電極115表面を覆う絶縁物層121を除去して、図1(B)に示すように隣接する画素電極115の隙間、および溝部120のみ絶縁物層121を残す。残存された絶縁物層121が光吸収物122となる。図1(B)では光吸収物は個々に分離されて図示されているが、実際には図1(A)に示すように光吸収物122は画素電極115の隙間を埋めて、格子状に一体的に形成される。 Next, the insulating layer 121 covering the surface of the pixel electrode 115 is removed by a dry etching process such as O 2 ashing, so that only the gaps between adjacent pixel electrodes 115 and the groove 120 are insulated as shown in FIG. The physical layer 121 is left. The remaining insulator layer 121 becomes the light absorber 122. In FIG. 1B, the light absorbers are illustrated as being separated from each other, but actually, as shown in FIG. 1A, the light absorber 122 fills the gap between the pixel electrodes 115 and forms a lattice shape. It is formed integrally.

本実施例では光吸収物122を形成する手段にO2 アッシングを用いる。アッシングのエッチングレートは代表的には0.3〜1μm/分程度であることを考慮すると、図5(B)において、画素電極115を覆う絶縁物層121の厚さt1が0.3〜1.5μm程度となるようにする。t1 の厚さは、絶縁物層121を形成する際のスピナ−の回転速度や、絶縁物層121の原料溶液の粘度等により制御できる。 In this embodiment, O 2 ashing is used as a means for forming the light absorber 122. Considering that the ashing etching rate is typically about 0.3 to 1 μm / min, in FIG. 5B, the thickness t1 of the insulating layer 121 covering the pixel electrode 115 is 0.3 to 1 in FIG. It should be about 5 μm. The thickness of t 1 can be controlled by the rotation speed of the spinner when forming the insulator layer 121, the viscosity of the raw material solution of the insulator layer 121, and the like.

更に、画素電極121の反射率を損なわないようにするため、O2 アッシングでは画素電極115表面を覆う絶縁物層121を完全に除去する必要がある。画素電極115表面を覆う絶縁物層121を完全に除去される以前に、少なくとも溝部120に埋め込まれた絶縁物層121(後の光吸収物122となる部分)が除去されないようにするため、画素電極115の厚さと溝部120深さを加算した厚さt0 、即ち光吸収物122の厚さt0 は、アッシングされる絶縁物層121の厚さt1 よりも厚くする。これによってエッチングのマージンが確保でき、画素電極115の隙間および溝部120に埋め込まれた絶縁物層121を除去しないようすることができる。 Further, in order not to impair the reflectance of the pixel electrode 121, it is necessary to completely remove the insulating layer 121 covering the surface of the pixel electrode 115 in the O 2 ashing. Before the insulating layer 121 covering the surface of the pixel electrode 115 is completely removed, at least the insulating layer 121 embedded in the groove 120 (the portion that becomes the light absorber 122 later) is not removed. the thickness t 0 of the thickness t 0 is obtained by adding the thickness of the groove 120 depth of the electrode 115, i.e., the light absorbing material 122 is thicker than the thickness t 1 of the ashed the insulating layer 121. As a result, an etching margin can be ensured, and the gap between the pixel electrodes 115 and the insulating layer 121 embedded in the groove 120 can be prevented from being removed.

図5(B)において、t0 は溝部120の深さ1μmと、画素電極の厚さ300nmを加算した値の1.3μmであり、ここでは除去される絶縁物層121の厚さt1 は0.5μmとした。 In FIG. 5B, t 0 is 1.3 μm, which is the sum of the depth of the groove 120 of 1 μm and the pixel electrode thickness of 300 nm. Here, the thickness t 1 of the insulator layer 121 to be removed is The thickness was 0.5 μm.

なおここでは、溝部120は絶縁物層114に凹状に形成したが、深さt0 を稼ぐため絶縁物層114を貫通するように形成してもよい。この場合は、溝部120はゲイト配線105、ソース配線112が成す格子(図4参照)に沿って形成されるので、絶縁物層114を貫通するとソース配線112表面がエッチングガスに曝される。この場合には、ソース配線112表面はエッチングガスによって変質されない材料であることが必要である。 Note here, the groove 120 may be formed to have been formed in a concave shape on the insulating layer 114, through the insulator layer 114 to earn a depth t 0. In this case, since the groove 120 is formed along a lattice (see FIG. 4) formed by the gate wiring 105 and the source wiring 112, the surface of the source wiring 112 is exposed to the etching gas when it penetrates the insulator layer 114. In this case, the surface of the source wiring 112 needs to be made of a material that is not altered by the etching gas.

また画素電極の間隔Px、Pyは1〜3μm程度であるので、アッシング工程において、画素電極115の隙間にはプラズマが殆ど入り込まず、この箇所の絶縁物層121は除去され難い。そのためアッシングによって、画素電極115の表面に形成された絶縁物層121は除去して、画素電極115の隙間および溝部120に埋め込まれた絶縁物層121を残存させることが可能である。この残存した絶縁物層121が図1の光吸収物122に相当する。   Further, since the pixel electrode intervals Px and Py are about 1 to 3 μm, plasma hardly enters the gaps between the pixel electrodes 115 in the ashing process, and the insulating layer 121 at this portion is hardly removed. Therefore, the insulating layer 121 formed on the surface of the pixel electrode 115 can be removed by ashing, and the insulating layer 121 embedded in the gap and the groove 120 of the pixel electrode 115 can be left. This remaining insulator layer 121 corresponds to the light absorber 122 of FIG.

なお、図1では、光吸収物122の表面と画素電極115が一致するよう図示されているが、上記したようにO2アッシングでは画素電極115表面を覆う絶縁物層121を完全に除去する必要がある。このため、図6(A)において、150で示すように、画素電極115の隙間の絶縁物層121が一部除去される場合もある。しかし図5(A)のように、光吸収物122の表面が画素電極115の表面よりも低くくなっていても、画素電極115の隙間を通過する光は光吸収物122によって遮光できる。   In FIG. 1, the surface of the light absorber 122 and the pixel electrode 115 are shown to coincide with each other. However, as described above, it is necessary to completely remove the insulating layer 121 covering the surface of the pixel electrode 115 in O 2 ashing. is there. Therefore, in FIG. 6A, as indicated by 150, the insulating layer 121 in the gap between the pixel electrodes 115 may be partially removed. However, even when the surface of the light absorber 122 is lower than the surface of the pixel electrode 115 as shown in FIG. 5A, light passing through the gap between the pixel electrodes 115 can be blocked by the light absorber 122.

即ち、画素電極115の隙間を通過する光を遮光するためには、少なくとも溝部120の側面および底面を光吸収物122によって被覆すればよい。従って、画素電極115表面を覆う絶縁物層121を完全に除去するために、図6(B)において160で示すように、画素電極115の隙間の絶縁物層121を殆ど除去してもよい。   That is, in order to block light passing through the gap between the pixel electrodes 115, at least the side surface and the bottom surface of the groove 120 may be covered with the light absorber 122. Therefore, in order to completely remove the insulating layer 121 covering the surface of the pixel electrode 115, the insulating layer 121 in the gap between the pixel electrodes 115 may be almost removed as indicated by 160 in FIG. 6B.

光吸収物122を形成し図1に示す画素部が完成した後、公知のセル組工程により反射型液晶表示装置を完成する。なお液晶材料は常誘電性液晶、もしくは強誘電性液晶、反強誘電性液晶等表示モードに合わせて適宜に選択する。   After the light absorber 122 is formed and the pixel portion shown in FIG. 1 is completed, a reflective liquid crystal display device is completed by a known cell assembly process. The liquid crystal material is appropriately selected in accordance with the display mode such as paraelectric liquid crystal, ferroelectric liquid crystal, or anti-ferroelectric liquid crystal.

本実施例では光吸収物122は黒色顔料が分散されたアクリルで構成されているため、その表面で光が乱反射することがない。よって表示に寄与する光は画素電極115で反射された光だけとなるので、コントラストの高い表示が行える。   In this embodiment, since the light absorber 122 is made of acrylic in which a black pigment is dispersed, light is not irregularly reflected on the surface. Accordingly, only light reflected by the pixel electrode 115 contributes to display, and display with high contrast can be performed.

また、光吸収物122を光が透過することがなく、画素電極115の材料は金属であるため、画素電極115と光吸収物112によって、TFTに光が照射されることが完全に防止できるので、光劣化が防止できる。   Further, since light does not pass through the light absorber 122 and the material of the pixel electrode 115 is metal, the pixel electrode 115 and the light absorber 112 can completely prevent the TFT from being irradiated with light. , Light deterioration can be prevented.

また、光吸収物122を画素電極115の隙間にも埋め込むことにより、画素電極115の段差を緩和できる。この結果、画素電極115の段差部での液晶分子の配向の乱れを抑制できる。この効果は反射型表示装置だけでなく、透過型表示装置でも得ることができる。なお、透過型表示装置の場合は、光吸収物122の他に、TFTの活性層を遮光するブラックマトリクスを形成する必要がある。   Further, the step of the pixel electrode 115 can be reduced by embedding the light absorber 122 in the gap between the pixel electrodes 115. As a result, the disorder of the alignment of the liquid crystal molecules at the step portion of the pixel electrode 115 can be suppressed. This effect can be obtained not only by the reflective display device but also by the transmissive display device. In the case of a transmissive display device, it is necessary to form a black matrix that shields the active layer of the TFT in addition to the light absorber 122.

また本実施例では、光吸収物122が埋め込まれる溝部は自己整合的に形成され、また光吸収物122はパターニング工程が不要なため、工程が簡略化できる。更に開口率を損なうことなく形成できる。   In this embodiment, the groove in which the light absorber 122 is embedded is formed in a self-aligned manner, and the light absorber 122 does not require a patterning process, so that the process can be simplified. Further, it can be formed without impairing the aperture ratio.

実施例1では、光吸収物122を形成する際に、画素電極115表面を覆う余分な絶縁物層121を除去する手段として、ドライエッチング法を用いた。本実施例では、余分な絶縁物層121を除去する手段にCMP(化学的機械的研磨)を用いる。   In the first embodiment, when the light absorber 122 is formed, a dry etching method is used as a means for removing the extra insulator layer 121 that covers the surface of the pixel electrode 115. In this embodiment, CMP (Chemical Mechanical Polishing) is used as means for removing the extra insulator layer 121.

先ず、実施例1と同様の工程に従って、図5(B)に示す構造を作製する。そしてCMPによって、画素電極115表面を覆う余分な絶縁物層121を研磨し除去する。CPMの条件は絶縁物層121は研磨するが画素電極155をできるだけ研磨しないように、スラリの種類や研磨布の回転数を設定することで、画素電極155表面が露出した時にCMPを終了させることが可能である。   First, the structure shown in FIG. 5B is manufactured according to the same steps as in the first embodiment. Then, the excess insulating layer 121 covering the surface of the pixel electrode 115 is polished and removed by CMP. The CPM condition is that CMP is terminated when the surface of the pixel electrode 155 is exposed by setting the type of slurry and the number of rotations of the polishing cloth so that the insulating layer 121 is polished but the pixel electrode 155 is not polished as much as possible. Is possible.

このため、画素電極155表面の硬度と絶縁物層121の硬度差ができるだけ大きくなるようにする。例えば、実施例1のようにアルミニウム材料で画素電極155を形成した場合、その表面を陽極酸化処理等によって酸化してアルミナを形成すればよい。   For this reason, the hardness difference between the surface of the pixel electrode 155 and the hardness of the insulating layer 121 is made as large as possible. For example, when the pixel electrode 155 is formed of an aluminum material as in the first embodiment, the surface may be oxidized by anodizing or the like to form alumina.

図7は本実施例の光吸収物の作製工程の説明図である。本実施例では、光吸収物の他の作製方法を説明する。図8ではTFTを一部のみを図示した。また、図7において図1〜図5と同じ符号は同じ部材を示す。   FIG. 7 is an explanatory diagram of a manufacturing process of the light absorber of this example. In this example, another method for manufacturing a light absorber is described. FIG. 8 shows only a part of the TFT. In FIG. 7, the same reference numerals as those in FIGS. 1 to 5 denote the same members.

先ず、実施例1と同様の工程に従って、図5(A)に示す構造を作製する。そして、図7(A)に示すように画素電極115のパターニング用のレジストマスク116を残存させた状態で、絶縁物層201を形成する。この絶縁物層201は後に光吸収物を構成するものであり、着色された絶縁物材料でなる。   First, the structure shown in FIG. 5A is manufactured according to the same steps as in the first embodiment. Then, as illustrated in FIG. 7A, the insulating layer 201 is formed in a state where the resist mask 116 for patterning the pixel electrode 115 is left. This insulator layer 201 will later constitute a light absorber and is made of a colored insulator material.

本実施例でも実施例1と同様に、絶縁物層201をスピンコート法にて黒色顔料を分散させたアクリル樹脂を塗布し、硬化して、黒色のアクリルで形成する。これは、溝部120および画素電極115の隙間を絶縁物層201によって充填するためである。アクリル樹脂の他、スピンコート法で作成可能なポリイミド、ポリアミド、ポリイミドアミド、エポキシ等の有機樹脂や、PSG、SiO2 等の酸化珪素系塗布膜を用いることが可能である。なお絶縁物層201には黒色顔料を分散させたが、カーボン系材料を分散させることもできる。 Also in this embodiment, as in the first embodiment, the insulating layer 201 is coated with an acrylic resin in which a black pigment is dispersed by a spin coating method, cured, and formed with black acrylic. This is because the gap between the groove 120 and the pixel electrode 115 is filled with the insulating layer 201. In addition to the acrylic resin, organic resins such as polyimide, polyamide, polyimide amide, and epoxy that can be prepared by a spin coating method, and silicon oxide-based coating films such as PSG and SiO 2 can be used. Note that although the black pigment is dispersed in the insulator layer 201, a carbon-based material may be dispersed.

次に、O2 アッシング等のドライエッチング処理により、画素電極115表面を覆う絶縁物層201を除去する。エッチングを継続し、レジストマスク116と共にこの隙間に充填されていた絶縁物層201も除去する。そしてレジストマスク116が厚さh程残存した状態でエッチングを終了する。厚さhはエッチング時間により制御できる。 Next, the insulator layer 201 covering the surface of the pixel electrode 115 is removed by dry etching such as O 2 ashing. Etching is continued, and the insulating layer 201 filled in the gap together with the resist mask 116 is also removed. Then, the etching is finished with the resist mask 116 remaining as thick as h. The thickness h can be controlled by the etching time.

図7(B)の状態で、溝部120、画素電極115の隙間、レジストマスク116の隙間に充填された絶縁物層201が残存する。これが光吸収物202となる。そして、図7(C)に示すように、専用の剥離液によってレジストマスク116のみを剥離する。この結果、画素電極115表面から突出して、光吸収物202が形成される。   In the state of FIG. 7B, the insulating layer 201 filled in the gaps between the groove 120, the pixel electrode 115, and the gap between the resist masks 116 remains. This becomes the light absorber 202. Then, as shown in FIG. 7C, only the resist mask 116 is stripped with a dedicated stripping solution. As a result, the light absorber 202 is formed protruding from the surface of the pixel electrode 115.

光吸収物202を画素電極115表面突出させることにより、光吸収物202上に(画素電極115の隙間上に)存在する液晶分子は近傍の画素電極115が作る電界の作用がおよび難く、応答させないようにできる。画素電極115の間に存在する液晶分子は表示に寄与しないため、このような液晶分子を応答させないことにより、画素電極115上に存在する液晶分子の応答不良が防止でき、高画質表示が可能になる。   By causing the light absorber 202 to protrude from the surface of the pixel electrode 115, the liquid crystal molecules existing on the light absorber 202 (on the gap between the pixel electrodes 115) are difficult to respond to the action of the electric field created by the neighboring pixel electrodes 115. You can Since the liquid crystal molecules existing between the pixel electrodes 115 do not contribute to display, the response failure of the liquid crystal molecules existing on the pixel electrodes 115 can be prevented by preventing such liquid crystal molecules from responding, and high-quality display is possible. Become.

また図7に示す工程では、絶縁物層201とレジストマスレジストマスク116のエッチングレートがほぼ同じ、もしくは絶縁物層201のエッチングレートが高い場合に特に有効であり、レジストマスク116を厚さhだけ残すことで、光吸収物202を画素電極115から突出させることができる。   7 is particularly effective when the etching rate of the insulator layer 201 and the resist mass resist mask 116 is substantially the same or when the etching rate of the insulator layer 201 is high, and the resist mask 116 is formed by the thickness h. By leaving, the light absorber 202 can protrude from the pixel electrode 115.

一方絶縁物層201よりもレジストマスク116のエッチングレートが高くなるように双方の材料を選択することも可能である。この場合にはレジストマスク116を完全に除去するまでエッチングを行う。エッチングが終了した時点では、エッチングレートの差により絶縁物層201が画素電極115の表面よりも突出して残存させることができる。また、レジストマスク116が完全に除去されたか否かはエッチング装置にてモニタリング可能であるが、レジストマスク116を残存させる厚さhは時間で制御しており、モニタリング不可能なので、完全に除去するほうがレジストマスク116を残存させてエッチングを終了させるよりも制御性・再現性に優れる。   On the other hand, both materials can be selected so that the etching rate of the resist mask 116 is higher than that of the insulating layer 201. In this case, etching is performed until the resist mask 116 is completely removed. When the etching is completed, the insulating layer 201 can protrude beyond the surface of the pixel electrode 115 due to the difference in etching rate. Further, whether or not the resist mask 116 is completely removed can be monitored by an etching apparatus, but the thickness h for leaving the resist mask 116 is controlled by time and cannot be monitored, so it is completely removed. This is more excellent in controllability and reproducibility than leaving the resist mask 116 to finish etching.

また、本実施例では光吸収物202を画素電極115表面よりも突出させるようにしたが、エッチング時間を延長してレジストマスク116を完全に除去し、光吸収物202の表面が画素電極115表面とほぼ同じになるようにすることもできる。また図6において150、160で示すように、画素電極115表面よりも陥没した状態までエッチングしても良く、光吸収物202を少なくとも層間絶縁膜114の溝部120に残存させればよい。   In this embodiment, the light absorber 202 protrudes from the surface of the pixel electrode 115. However, the resist mask 116 is completely removed by extending the etching time, so that the surface of the light absorber 202 is the surface of the pixel electrode 115. Can be made almost the same. Further, as indicated by 150 and 160 in FIG. 6, etching may be performed to a state where the surface is depressed from the surface of the pixel electrode 115, and the light absorber 202 may be left at least in the groove 120 of the interlayer insulating film 114.

あるいは図7(A)の構造まで作製した後、実施例2で説明したCMP工程によって、光吸収物202を形成することもできる。この場合、絶縁物層201と共にレジストマスク116も研磨除去して、画素電極115表面を露出させればよい。   Alternatively, after the structure shown in FIG. 7A is manufactured, the light absorber 202 can be formed by the CMP process described in Embodiment 2. In this case, the resist mask 116 may be polished and removed together with the insulating layer 201 to expose the surface of the pixel electrode 115.

なお、実施例1〜3において画素部のアクティブ素子はトップゲイト型のTFTにしたが、この構造に限定されるものではなく、ボトムゲイト型TFT等の他の構造のTFTでもよい。またTFTに限らず、ダイオード、MIM素子等を形成することができる。   In the first to third embodiments, the active element in the pixel portion is a top gate type TFT, but is not limited to this structure, and may be a TFT having another structure such as a bottom gate type TFT. In addition to a TFT, a diode, an MIM element, or the like can be formed.

また、実施例1〜3では基板100に絶縁性のガラスや石英を用いたが、反射型の画素部を形成する場合は単結晶シリコン基板を用いることができる。この場合には、アクティブマトリクス素子として、単結晶シリコン基板にMOS型トランジスタを形成すればよい。単結晶シリコン基板を用いることにより、画素電極115と光吸収物122によって基板表面からの光が遮蔽されると共に、基板裏面からの光も遮蔽できる。   In Examples 1 to 3, although insulating glass or quartz is used for the substrate 100, a single crystal silicon substrate can be used when a reflective pixel portion is formed. In this case, a MOS transistor may be formed on a single crystal silicon substrate as an active matrix element. By using a single crystal silicon substrate, light from the substrate surface can be blocked by the pixel electrode 115 and the light absorber 122, and light from the back surface of the substrate can also be blocked.

図8は本実施例の電子機器の概略外観図である。本実施例では、本発明の電子機器の応用製品を説明する。本発明を応用した電子機器として、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲイション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話)等が挙げられる。   FIG. 8 is a schematic external view of the electronic apparatus of this embodiment. In this embodiment, an application product of the electronic device of the present invention will be described. Examples of the electronic apparatus to which the present invention is applied include a video camera, a still camera, a projector, a head mounted display, a car navigation system, a personal computer, a personal digital assistant (mobile computer, mobile phone), and the like.

図8(A)はモバイルコンピュータ(モービルコンピュータ)であり、本体2001、カメラ部2002、受像部2003、操作スイッチ2004、反射型液晶表示装置2005で構成される。   FIG. 8A illustrates a mobile computer, which includes a main body 2001, a camera unit 2002, an image receiving unit 2003, operation switches 2004, and a reflective liquid crystal display device 2005.

図8(B)はヘッドマウントディスプレイであり、本体2101、一対の反射型液晶表示装置2102、本体を頭部に固定するためのバンド部2103で構成される。一対の液晶表示装置は左眼用の画像、右眼用の画像をそれぞれ表示される。使用者はこの画像を光学系を介して視覚する。すると目前に大画面が表示されているように視覚することができる。   FIG. 8B illustrates a head-mounted display which includes a main body 2101, a pair of reflective liquid crystal display devices 2102, and a band portion 2103 for fixing the main body to the head. The pair of liquid crystal display devices display a left-eye image and a right-eye image, respectively. The user views this image through the optical system. Then, it can be seen as if a large screen is displayed in front of you.

図8(C)は携帯電話であり、本体2201、音声出力部2202、音声入力部2203、反射型液晶表示装置2204、操作スイッチ2205、アンテナ2206で構成される。   FIG. 8C illustrates a mobile phone, which includes a main body 2201, an audio output unit 2202, an audio input unit 2203, a reflective liquid crystal display device 2204, operation switches 2205, and an antenna 2206.

図8(D)はビデオカメラであり、本体2301、反射型液晶表示表示装置2302、音声入力部2303、操作スイッチ2304、バッテリー2305、受像部2306で構成される。   FIG. 8D illustrates a video camera, which includes a main body 2301, a reflective liquid crystal display device 2302, an audio input unit 2303, operation switches 2304, a battery 2305, and an image receiving unit 2306.

図8(E)はリア型プロジェクタであり、本体2401内部に配置された光源2402から出射した光は、反射型液晶表示装置2403の画素部で反射・変調される。この反射光は偏光ビームスプリッタ2504、リフレクタ2505、2506を経て、スクリーン2507に投影され、画像として表示される。   FIG. 8E shows a rear projector, and light emitted from a light source 2402 disposed inside a main body 2401 is reflected and modulated by a pixel portion of a reflective liquid crystal display device 2403. The reflected light passes through the polarizing beam splitter 2504 and the reflectors 2505 and 2506 and is projected on the screen 2507 and displayed as an image.

図8(A)〜(E)に示す電子機器において、反射型液晶表示装置2005、2102、2202、2302、2403には、本発明の画素部が設けられ、またこの画素部を制御するための周辺駆動回路も画素部と同一基板上に形成されている。また、液晶材料は強誘電性液晶、反強誘電性液晶等、表示モードに合わせて適宜に選択する。   In the electronic devices shown in FIGS. 8A to 8E, the reflective liquid crystal display devices 2005, 2102, 2202, 2302, and 2403 are provided with the pixel portion of the present invention, and for controlling the pixel portion. The peripheral drive circuit is also formed on the same substrate as the pixel portion. The liquid crystal material is appropriately selected according to the display mode, such as a ferroelectric liquid crystal or an anti-ferroelectric liquid crystal.

本発明の画素部の構造によって、アクティブ素子の光劣化が防止されるため、長寿命化、信頼性の向上が図れる。特に、図8(E)のリア型プロジェクタのように強い光を照射する電子機器に非常に有効である。   With the structure of the pixel portion of the present invention, light degradation of the active element is prevented, so that the lifetime can be extended and the reliability can be improved. In particular, the present invention is very effective for an electronic apparatus that emits strong light such as the rear projector in FIG.

また、画素電極以外の反射光が無くなるため、高コントラストの高い、高画質表示が実現できる。この効果は、図8(E)のリア型プロジェクタのように、画像を数十〜数百倍にも拡大投影するような電子機器に非常に有効である。   In addition, since there is no reflected light other than the pixel electrodes, high-contrast and high-quality display can be realized. This effect is very effective for an electronic apparatus that projects an enlarged image several tens to several hundreds of times like the rear projector of FIG.

また、光吸収物によって画素電極の段差を平坦化もしくは緩和されているため、段差部での液晶分子の配向の乱れが無くなり、この配向の乱れによって生じていたコントラストの低下、特に黒表示の低下をなくすことができる。   In addition, since the step of the pixel electrode is flattened or relaxed by the light absorber, there is no disturbance in the alignment of the liquid crystal molecules at the step, and the contrast caused by this disturbance in alignment, particularly the black display, is reduced. Can be eliminated.

液晶分子の配向の乱れを防止する効果は、セルギャップが2〜4μm程度の反射型液晶表示装置や、セルギャップが2μm以下の強誘電性液晶・反強誘電性液晶表示装置に特に有効である。更に、図8(E)に示すプロジェクタは画素数が多く、その面積が微細なので、配向の乱れを防止することは画質の向上に非常に効果的である。プロジェクタの他の構成を図8(F)に示す。   The effect of preventing disorder of the alignment of liquid crystal molecules is particularly effective for a reflective liquid crystal display device having a cell gap of about 2 to 4 μm, and a ferroelectric liquid crystal / antiferroelectric liquid crystal display device having a cell gap of 2 μm or less. . Further, since the projector shown in FIG. 8E has a large number of pixels and a small area, preventing the disturbance of orientation is very effective for improving the image quality. Another structure of the projector is shown in FIG.

図8(F)はフロント型プロジェクタであり、本体2501において、光源2502からの光は透過型液晶表示装置2503で変調されて透過する。この透過光は光学系2504によってスクリーン2505に投影され、画像が表示される。本発明の画素部が透過型表示装置2503に用いられており、高精細な表示が実現できる。   FIG. 8F illustrates a front projector. In a main body 2501, light from a light source 2502 is modulated by a transmissive liquid crystal display device 2503 and transmitted. This transmitted light is projected onto the screen 2505 by the optical system 2504, and an image is displayed. The pixel portion of the present invention is used for the transmissive display device 2503, and high-definition display can be realized.

なお実施例1〜4では、液晶表示装置について説明したが、本発明の画素部はEL表示装置等の他のアクティブマトリクス型表示装置に応用でき、光吸収物により画素部のアクティブ素子の光劣化を防止できる。   In the first to fourth embodiments, the liquid crystal display device has been described. However, the pixel portion of the present invention can be applied to other active matrix display devices such as an EL display device, and light deterioration of the active elements in the pixel portion is caused by a light absorber. Can be prevented.

実施例1の画素部の正面図と断面図。2 is a front view and a cross-sectional view of a pixel portion according to Embodiment 1. 実施例1の画素部の作製工程を説明するための正面図と断面図。FIGS. 4A and 4B are a front view and a cross-sectional view for explaining a manufacturing process of a pixel portion of Embodiment 1. FIGS. 実施例1の画素部の作製工程を説明するための正面図と断面図。FIGS. 4A and 4B are a front view and a cross-sectional view for explaining a manufacturing process of a pixel portion of Embodiment 1. FIGS. 実施例1の画素部の作製工程を説明するための正面図と断面図。FIGS. 4A and 4B are a front view and a cross-sectional view for explaining a manufacturing process of a pixel portion of Embodiment 1. FIGS. 実施例1の画素部の作製工程を説明するための断面図。9 is a cross-sectional view illustrating a manufacturing process of a pixel portion in Example 1. FIG. 実施例1の光吸収物の作製工程を説明するための溝部の拡大図。The enlarged view of the groove part for demonstrating the preparation process of the light absorber of Example 1. FIG. 実施例3の画素部の作製工程を説明するための断面図。Sectional drawing for demonstrating the manufacturing process of the pixel part of Example 3. FIG. 実施例4の電子機器の応用製品の説明図。Explanatory drawing of the application product of the electronic device of Example 4. FIG. 従来例の画素部の正面図と断面図。The front view and sectional drawing of the pixel part of a prior art example.

符号の説明Explanation of symbols

100 基板
101 活性層
102 ゲイト絶縁膜
104 ゲイト電極
105 ゲイト配線
107 ソース領域
108 ドレイン領域
109 チャネル形成領域
110 第1の層間絶縁膜
111 ソース電極
112 ソース配線
113 ドレイン電極
114 第2の層間絶縁膜
115 画素電極
116 レジストマスク
120 溝部
121 絶縁物層
122 光吸収物
201 絶縁物層
202 光吸収物
100 Substrate 101 Active layer 102 Gate insulating film 104 Gate electrode 105 Gate wiring 107 Source region 108 Drain region 109 Channel formation region 110 First interlayer insulating film 111 Source electrode 112 Source wiring 113 Drain electrode 114 Second interlayer insulating film 115 Pixel Electrode 116 Resist mask 120 Groove 121 Insulator layer 122 Light absorber 201 Insulator layer 202 Light absorber

Claims (8)

複数のトランジスタを覆う第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に配線を形成し、
前記第1の層間絶縁膜上に、前記配線を覆う第2の層間絶縁膜を形成し、前記第2の層間絶縁膜上に導電膜を形成し、
前記導電膜上にレジストを形成し、
前記レジストをマスクとして前記導電膜をエッチングすることによって、隣接する画素電極の隙間と前記配線とが重なる位置になるように複数の画素電極を形成し、
前記レジストをマスクとして前記第2の層間絶縁膜をエッチングすることによって、前記隙間及び前記配線と重なる位置に溝部を形成し、
前記溝部の内部と、前記レジストマスク表面上と、に絶縁性の光吸収物を形成し、
前記光吸収物及び前記レジストをエッチングすることによって、前記溝部の内部の前記光吸収物及び前記レジストの一部を残存させ、
前記レジストのみを除去することによって、前記光吸収物を前記画素電極の表面よりも突出した形状に加工することを特徴とする電子機器の作製方法。
Forming a first interlayer insulating film covering the plurality of transistors;
Forming a wiring on the first interlayer insulating film;
Forming a second interlayer insulating film covering the wiring on the first interlayer insulating film, forming a conductive film on the second interlayer insulating film;
Forming a resist on the conductive film;
By etching the conductive film using the resist as a mask, a plurality of pixel electrodes are formed so that the gaps between adjacent pixel electrodes and the wirings overlap each other.
Etching the second interlayer insulating film using the resist as a mask to form a groove at a position overlapping the gap and the wiring,
An insulating light absorber is formed in the groove and on the resist mask surface,
Etching the light absorber and the resist to leave a part of the light absorber and the resist inside the groove,
A method of manufacturing an electronic device, wherein the light absorber is processed into a shape protruding from the surface of the pixel electrode by removing only the resist.
請求項において、
前記光吸収物は、顔料またはカーボン系材料が分散された酸化系塗布膜からなることを特徴とする電子機器の作製方法。
In claim 1 ,
The method for manufacturing an electronic device, wherein the light absorbing material includes an oxidation coating film in which a pigment or a carbon-based material is dispersed.
請求項において、
前記光吸収物は、顔料またはカーボン系材料が分散された有機樹脂からなることを特徴とする電子機器の作製方法。
In claim 1 ,
The method for manufacturing an electronic device, wherein the light absorber is made of an organic resin in which a pigment or a carbon-based material is dispersed.
請求項において、
前記光吸収物は、顔料またはカーボン系材料が分散されたアクリルからなることを特徴とする電子機器の作製方法。
In claim 3 ,
The method for manufacturing an electronic device, wherein the light absorber is made of acrylic in which a pigment or a carbon-based material is dispersed.
請求項において、
前記光吸収物は、顔料またはカーボン系材料が分散されたポリイミドからなることを特徴とする電子機器の作製方法。
In claim 3 ,
The method for manufacturing an electronic device, wherein the light absorber is made of polyimide in which a pigment or a carbon-based material is dispersed.
請求項において、
前記光吸収物は、顔料またはカーボン系材料が分散されたポリアミドからなることを特徴とする電子機器の作製方法。
In claim 3 ,
The method for manufacturing an electronic device, wherein the light absorber is made of a polyamide in which a pigment or a carbon-based material is dispersed.
請求項において、
前記光吸収物は、顔料またはカーボン系材料が分散されたポリイミドアミドからなることを特徴とする電子機器の作製方法。
In claim 3 ,
The method for manufacturing an electronic device, wherein the light absorber is made of polyimide amide in which a pigment or a carbon-based material is dispersed.
請求項において、
前記光吸収物は、顔料またはカーボン系材料が分散されたエポキシからなることを特徴とする電子機器の作製方法。
In claim 3 ,
The method for manufacturing an electronic device, wherein the light absorber is made of epoxy in which a pigment or a carbon-based material is dispersed.
JP2007127038A 2007-05-11 2007-05-11 Manufacturing method of electronic equipment Expired - Fee Related JP4057044B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007127038A JP4057044B2 (en) 2007-05-11 2007-05-11 Manufacturing method of electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007127038A JP4057044B2 (en) 2007-05-11 2007-05-11 Manufacturing method of electronic equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP24050597A Division JP4105261B2 (en) 1997-08-20 1997-08-20 Manufacturing method of electronic equipment

Publications (2)

Publication Number Publication Date
JP2007226268A JP2007226268A (en) 2007-09-06
JP4057044B2 true JP4057044B2 (en) 2008-03-05

Family

ID=38548069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007127038A Expired - Fee Related JP4057044B2 (en) 2007-05-11 2007-05-11 Manufacturing method of electronic equipment

Country Status (1)

Country Link
JP (1) JP4057044B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108648634A (en) * 2018-05-07 2018-10-12 江苏集萃有机光电技术研究所有限公司 Display panel and display device

Also Published As

Publication number Publication date
JP2007226268A (en) 2007-09-06

Similar Documents

Publication Publication Date Title
JP4105261B2 (en) Manufacturing method of electronic equipment
US7242440B2 (en) Electro-optical device and electronic apparatus having coating member coating an inner side wall of a contact hole
KR100510566B1 (en) In-plane switching mode liquid crystal display device
KR100660578B1 (en) Liquid crystal display apparatus
TWI252363B (en) Electro-optical device
JPH09318972A (en) Liquid crystal display device and its manufacture
KR20130071452A (en) Liquid crystal display device
KR100564509B1 (en) Electro-optical device and electronic apparatus
JP2005004207A (en) Array substrate, method for manufacturing array substrate, and liquid crystal display
US7277150B2 (en) Electrooptical device, method of manufacturing same, and electronic apparatus
KR100697998B1 (en) Semiconductor device and method of manufacturing the same, electro-optical device and method of manufacturing the same, and electronic apparatus
JP2000275680A (en) Reflection type liquid crystal display device and display panel using the same
US7079198B2 (en) Wiring structure, method of manufacturing the same, electro-optical device, and electronic device
JP4329445B2 (en) Electro-optical device and electronic apparatus
US8842249B2 (en) Display substrate, a method of manufacturing the same and a display apparatus having the same
JP4057044B2 (en) Manufacturing method of electronic equipment
KR20030076421A (en) Electrooptics apparatus, method of manufacturing the same, and electronic equipment
JP2004240053A (en) Electrooptical device and electronic apparatus
JP2007225860A (en) Active matrix substrate and liquid crystal display equipped with the same
JP2011221158A (en) Method for manufacturing liquid crystal device
JP2006227459A (en) Liquid crystal display device
JPH10301145A (en) Liquid crystal display device and electronic device
US20240264503A1 (en) Electrooptic apparatus and electronic equipment
JP3938922B2 (en) Transmission type liquid crystal display device
JP2004170914A (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees