[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4055717B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4055717B2
JP4055717B2 JP2004018535A JP2004018535A JP4055717B2 JP 4055717 B2 JP4055717 B2 JP 4055717B2 JP 2004018535 A JP2004018535 A JP 2004018535A JP 2004018535 A JP2004018535 A JP 2004018535A JP 4055717 B2 JP4055717 B2 JP 4055717B2
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor
wiring
semiconductor device
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004018535A
Other languages
English (en)
Other versions
JP2005216935A (ja
Inventor
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004018535A priority Critical patent/JP4055717B2/ja
Priority to US11/041,040 priority patent/US7064440B2/en
Priority to KR1020050006930A priority patent/KR100595891B1/ko
Priority to TW094102226A priority patent/TWI253743B/zh
Priority to CNB2005100058713A priority patent/CN100341127C/zh
Publication of JP2005216935A publication Critical patent/JP2005216935A/ja
Application granted granted Critical
Publication of JP4055717B2 publication Critical patent/JP4055717B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D31/00—Other cooling or freezing apparatus
    • F25D31/002—Liquid coolers, e.g. beverage cooler
    • F25D31/003—Liquid coolers, e.g. beverage cooler with immersed cooling element
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D3/00—Devices using other cold materials; Devices using cold-storage bodies
    • F25D3/005—Devices using other cold materials; Devices using cold-storage bodies combined with heat exchangers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F3/00—Plate-like or laminated elements; Assemblies of plate-like or laminated elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D2400/00—General features of, or devices for refrigerators, cold rooms, ice-boxes, or for cooling or freezing apparatus not covered by any other subclass
    • F25D2400/22—Cleaning means for refrigerating devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、シリコン基板のサイズ外にも外部接続用接続端子としての半田ボールを備えるため、上面に複数の接続パッドを有するシリコン基板をベース板の上面に設け、シリコン基板の周囲におけるベース板の上面に絶縁層を設け、シリコン基板および絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線をシリコン基板の接続パッドに接続させて設け、上層配線の接続パッド部を除く部分を最上層絶縁膜で覆い、上層配線の接続パッド部上に半田ボールを設けたものがある（例えば、特許文献１参照）。
特開２００３−２９８００５号公報
ところで、上記従来の半導体装置では、シリコン基板の周囲におけるベース板の上面に設けられた絶縁層は文字通り絶縁層であるため、絶縁層の平面サイズを大きくして全体の平面サイズを大きくする場合、絶縁層が大きなデッドスペースとなってしまうという問題があった。
そこで、この発明は、シリコン基板等の半導体基板の周囲に生じるデッドスペースを少なくすることができる半導体装置およびその製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に保護膜を介して設けられた複数の配線、前記各配線上に設けられた柱状電極および該柱状電極間に設けられた封止膜を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の柱状電極に接続されて設けられ、接続パッド部を有する上層配線とを備えてなる半導体ブロックの周囲に中間配線板を設け、該半導体ブロックと中間配線板の下面および上面に、それぞれ、下側配線板と上側配線板を設けたことを特徴とするものである。
この発明によれば、ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に保護膜を介して設けられた複数の配線、前記各配線上に設けられた柱状電極および該柱状電極間に設けられた封止膜を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の柱状電極に接続されて設けられ、接続パッド部を有する上層配線とを備えてなる半導体ブロックの周囲に中間配線板を設け、該半導体ブロックと中間配線板の下面および上面に、それぞれ、下側配線板と上側配線板を設けているので、半導体基板の周囲に生じるデッドスペースを少なくすることができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は半導体ブロック１を備えている。半導体ブロック１は、簡単に説明すると、ベース板２、半導体構成体３、絶縁層１５、上層絶縁膜１６、上層配線１９を有している。すなわち、半導体ブロック１は平面方形状のベース板２を備えている。ベース板２は、樹脂、シリコン、セラミックス等の絶縁板であってもよく、また、銅箔等の金属板であってもよく、さらに、後述するプリプレグ材やビルドアップ材であってもよい。
ベース板２の上面には、ベース板２のサイズよりもある程度小さいサイズの平面方形状の半導体構成体３の下面がダイボンド材からなる接着層４を介して接着されている。この場合、半導体構成体３は、後述する配線１２、柱状電極１３、封止膜１４を有しており、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線１２、柱状電極１３、封止膜１４を形成した後、ダイシングにより個々の半導体構成体３を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体３の構成について説明する。
半導体構成体３は平面方形状のシリコン基板（半導体基板）５を備えている。シリコン基板５の下面はベース板２に接着層４を介して接着されている。シリコン基板５の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド６が集積回路に接続されて設けられている。接続パッド６の中央部を除くシリコン基板５の上面には酸化シリコン等からなる絶縁膜７が設けられ、接続パッド６の中央部は絶縁膜７に設けられた開口部８を介して露出されている。
絶縁膜７の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜９が設けられている。この場合、絶縁膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。保護膜９の上面には銅等からなる下地金属層１１が設けられている。下地金属層１１の上面全体には銅からなる配線１２が設けられている。下地金属層１１を含む配線１２の一端部は、両開口部８、１０を介して接続パッド６に接続されている。
配線１２の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１３が設けられている。配線１２を含む保護膜９の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１４がその上面が柱状電極１３の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体３は、シリコン基板５、接続パッド６、絶縁膜７を含み、さらに、保護膜９、配線１２、柱状電極１３、封止膜１４を含んで構成されている。
半導体構成体３の周囲におけるベース板２の上面には方形枠状の絶縁層１５がその上面が半導体構成体３の上面とほぼ面一となるように設けられている。絶縁層１５は、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材が混入されたものからなっている。
半導体構成体３および絶縁層１５の上面には上層絶縁膜１６がその上面を平坦とされて設けられている。上層絶縁膜１６は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材が混入されたものからなっている。柱状電極１３の上面中央部に対応する部分における上層絶縁膜１６には開口部１７が設けられている。
上層絶縁膜１６の上面には銅等からなる上層下地金属層１８が設けられている。上層下地金属層１８の上面全体には銅からなる上層配線１９が設けられている。上層下地金属層１８を含む上層配線１９の一端部は、上層絶縁膜１６の開口部１７を介して柱状電極１３の上面に接続されている。このように、半導体ブロック１は、ベース板２、半導体構成体３、絶縁層１５、上層絶縁膜１６、上層配線１９を含んで構成されている。
そして、半導体ブロック１のベース板２は、平面方形状の下側配線板２１の上面の所定の箇所に固着されている。下側配線板２１は、絶縁基板２２の上面に設けられた上面配線２３と、絶縁基板２２の下面に設けられた下面配線２４とが、絶縁基板２２内に設けられたビア２３を介して接続された構造となっている。この場合、絶縁基板２２は、通常、プリプレグ材と言われるもので、例えば、ガラス布やアラミド繊維等からなる基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させたものからなっているが、ビルドアップ材を用いてもよい。上面配線２３および下面配線２４は銅箔からなっている。ビア２５は金属ペーストや導電性樹脂ペースト等からなっている。
半導体ブロック１の周囲における下側配線板２１の上面には方形枠状の中間配線板２６がその上面が半導体構成体３の上面とほぼ面一となるように設けられている。中間配線板２６は、多層配線板からなり、例えば、第１の絶縁基板２７の上下面に第２、第３の絶縁基板２８、２９が積層され、第２の絶縁基板２８内に設けられたビア３０と、第３の絶縁基板２９内に設けられたビア３１とが、第１の絶縁基板２７内に設けられたビア３２および第１の絶縁基板２７の上下面に設けられた上面配線３３、下面配線３４を介して接続された構造となっている。
この場合、第１〜第３の絶縁基板２７〜２９は下側配線板２１の絶縁基板２２と同一の材料であるプリプレグ材またはビルドアップ材からなっている。上面配線３３および下面配線３４は銅箔からなっている。ビア２５は金属ペーストや導電性樹脂ペースト等からなっている。そして、第３の絶縁基板２９のビア３１は下側配線板２１の上面配線２３に接続されている。
半導体ブロック１および中間配線板２６の上面には上側配線板３５が設けられている。上側配線板３５は、絶縁基板３６の上面に設けられた上面配線３７と、絶縁基板３６の下面に設けられた下面配線３８とが、絶縁基板３６内に設けられたビア３９を介して接続された構造となっている。この場合、絶縁基板３６は下側配線板２１の絶縁基板２２と同一の材料であるプリプレグ材またはビルドアップ材からなっている。上面配線３７および下面配線３８は銅箔からなっている。ビア３９は金属ペーストや導電性樹脂ペースト等からなっている。
そして、上側配線板３５の下面配線３８は中間配線板２６の第２の絶縁基板２８のビア３０に接続されている。また、上側配線板３５の上面配線３７下に設けられたビア３９の一部は、下面配線３８に接続されておらず、半導体ブロック１の上層配線１９の接続パッド部に接続されている。
上側配線板３５の上面にはソルダーレジスト等からなる上層オーバーコート膜４０が設けられている。上側配線板３５の上面配線３７の接続パッド部に対応する部分における上層オーバーコート膜４０には開口部４１が設けられている。開口部４１内およびその上方には半田ボール４２が上側配線板３５の上面配線３７の接続パッド部に接続されて設けられている。複数の半田ボール４２は、上層オーバーコート膜４０の上面にマトリクス状に配置されている。
下側配線板２１の下面にはソルダーレジスト等からなる下層オーバーコート膜４３が設けられている。下側配線板２１の下面配線２４の接続パッド部に対応する部分における下層オーバーコート膜４３には開口部４４が設けられている。開口部４１内には金属ペーストや導電性樹脂ペースト等からなる導電接続部４５が設けられている。下層オーバーコート膜４３の下面にはコンデンサや抵抗等からなるチップ部品４６がその両側の電極を導電接続部４５に接続されて設けられている。
ところで、半導体ブロック１において、ベース板２のサイズを半導体構成体３のサイズよりもある程度大きくしているのは、シリコン基板５上の接続パッド６の数の増加に応じて、上層配線１９の接続パッド部の配置領域を半導体構成体３のサイズよりもある程度大きくし、これにより、上層配線１９の接続パッド部のサイズおよびピッチを柱状電極１３のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された上層配線１９の接続パッド部は、半導体構成体３に対応する領域のみでなく、半導体構成体３の側面の外側に設けられた絶縁層１５に対応する領域上にも配置されている。つまり、マトリクス状に配置された上層配線１９の接続パッド部のうち、少なくとも最外周の接続パッド部は半導体構成体３よりも外側に位置する周囲に配置されている。
また、この半導体装置では、シリコン基板５を有する半導体ブロック１の周囲における下側配線板２１の上面に方形枠状の中間配線板２６を設けているので、全体としての平面サイズをある程度大きくしても、シリコン基板５の周囲に生じるデッドスペースを少なくすることができる。
さらに、この半導体装置では、半導体ブロック１の周囲における下側配線板２１の上面に方形枠状の中間配線板２６を設けているので、中間配線板２６の代わりに単なる絶縁層を設けた場合と比較して、高密度配線構造とすることができる。すなわち、中間配線板２６の代わりに単なる絶縁層を設けた場合には、当該絶縁層にスルーホールを形成して、上側配線板３５と下側配線板２１とをただ単に接続するだけとなり、高密度配線構造とすることはできない。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体３の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）５上にアルミニウム系金属等からなる接続パッド６、酸化シリコン等からなる絶縁膜７およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜９が設けられ、接続パッド６の中央部が絶縁膜７および保護膜９に形成された開口部８、１０を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板５には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド６は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図３に示すように、両開口部８、１０を介して露出された接続パッド６の上面を含む保護膜９の上面全体に下地金属層１１を形成する。この場合、下地金属層１１は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する上層下地金属層１８も同様である。
次に、下地金属層１１の上面にメッキレジスト膜５１をパターン形成する。この場合、配線１２形成領域に対応する部分におけるメッキレジスト膜５１には開口部５２が形成されている。次に、下地金属層１１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５１の開口部５２内の下地金属層１１の上面に配線１２を形成する。次に、メッキレジスト膜５１を剥離する。
次に、図４に示すように、配線１２を含む下地金属層１１の上面にメッキレジスト膜５３をパターン形成する。この場合、柱状電極１３形成領域に対応する部分におけるメッキレジスト膜５３には開口部５４が形成されている。次に、下地金属層１１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５３の開口部５４内の配線１２の接続パッド部上面に柱状電極１３を形成する。次に、メッキレジスト膜５３を剥離し、次いで、配線１２をマスクとして下地金属層１１の不要な部分をエッチングして除去すると、図５に示すように、配線１２下にのみ下地金属層１１が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１３および配線１２を含む保護膜９の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１４をその厚さが柱状電極１３の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１３の上面は封止膜１４によって覆われている。
次に、封止膜１４および柱状電極１３の上面側を適宜に研磨し、図７に示すように、柱状電極１３の上面を露出させ、且つ、この露出された柱状電極１３の上面を含む封止膜１４の上面を平坦化する。ここで、柱状電極１３の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１３の高さにばらつきがあるため、このばらつきを解消して、柱状電極１３の高さを均一にするためである。
次に、図８に示すように、シリコン基板５の下面全体に接着層４を接着する。接着層４は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板５に固着する。次に、シリコン基板５に固着された接着層４をダイシングテープ（図示せず）に貼り付け、図９に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示すように、シリコン基板５の下面に接着層４を有する半導体構成体３が複数個得られる。
このようにして得られた半導体構成体３では、シリコン基板５の下面に接着層４を有するため、ダイシング工程後に各半導体構成体３のシリコン基板５の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体３のシリコン基板５の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
次に、このようにして得られた半導体構成体３を用いて、図１に示す半導体ブロック１を製造する場合の一例について説明する。まず、図１０に示すように、図１に示すベース板２を複数枚採取することができる大きさで、限定する意味ではないが、平面方形状のベース板２を用意する。次に、ベース板２の上面の所定の複数箇所にそれぞれ半導体構成体３のシリコン基板５の下面に接着された接着層４を接着する。ここでの接着は、加熱加圧により、接着層４を本硬化させる。
次に、図１１に示すように、半導体構成体３の周囲におけるベース板２の上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層１５ａを形成する。絶縁層形成用層１５ａは、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材が混入されたものである。
次に、半導体構成体３および絶縁層形成用層１５ａの上面に上層絶縁膜形成用シート１６ａを配置する。上層絶縁膜形成用シート１６ａは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。なお、上層絶縁膜形成用シート１６ａとして、ガラス布にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない、熱硬化性樹脂のみからなるシート状のものを用いるようにしてもよい。
次に、図１２に示すように、一対の加熱加圧板５５、５６を用いて上下から絶縁層形成用層１５ａおよび上層絶縁膜形成用シート１６ａを加熱加圧する。すると、半導体構成体３の周囲におけるベース板２の上面に絶縁層１５が形成され、半導体構成体３および絶縁層１５の上面に上層絶縁膜１６が形成される。この場合、上層絶縁膜１６上面は、上側の加熱加圧板５５の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜１６上面を平坦化するための研磨工程は不要である。
次に、図１３に示すように、レーザビームを照射するレーザ加工により、柱状電極１３の上面中央部に対応する部分における上層絶縁膜１６に開口部１７を形成する。次に、必要に応じて、開口部１７内等に発生したエポキシスミア等をデスミア処理により除去する。次に、図１４に示すように、開口部１７を介して露出された柱状電極１３の上面を含む上層絶縁膜１６の上面全体に、銅の無電解メッキにより、上層下地金属層１８を形成する。次に、上層下地金属層１８の上面にメッキレジスト膜５７をパターン形成する。この場合、上層配線１９形成領域に対応する部分におけるメッキレジスト膜５７には開口部５８が形成されている。
次に、上層下地金属層１８をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５７の開口部５８内の上層下地金属層１８の上面に上層配線１９を形成する。次に、メッキレジスト膜５７を剥離し、次いで、上層配線１９をマスクとして上層下地金属層１８の不要な部分をエッチングして除去すると、図１５に示すように、上層配線１９下にのみ上層下地金属層１８が残存される。次に、図１６に示すように、互いに隣接する半導体構成体３間において、上層絶縁膜１６、絶縁層１５およびベース板２を切断すると、図１に示す半導体ブロック１が複数個得られる。
次に、このようにして得られた半導体ブロック１を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１７に示すように、図１に示す下側配線板２１を複数枚採取することができる大きさで、限定する意味ではないが、平面方形状の下側集合配線板２１ａを用意する。また、下側集合配線板２１ａと同じ大きさの上側集合配線板３５ａを用意する。さらに、下側集合配線板２１ａと同じ大きさの中間集合配線板２６ａを形成するための第１〜第３の絶縁基板２７〜２９を用意する。
ここで、各集合配線板２１ａ、２６ａ、３５ａの基本的な構造は同じであるので、代表として、下側集合配線板２１ａの形成方法の一例について説明する。まず、絶縁基板２２として、プリプレグ材またはビルドアップ材を用意する。この場合、絶縁基板２２中のエポキシ系樹脂等の熱硬化性樹脂は半硬化状態となっている。次に、絶縁基板２２に、フォトリソグラフィ技術またはレーザビームを照射するレーザ加工によりビアホールを形成し、ビアホール内に金属ペースト等を充填してビア２５を形成し、絶縁基板２２の上下面に積層された銅箔をパターニングして上面配線２３および下面配線２４を形成する。この場合、ビア２５は、導電材料からなるピンをビアホール内に圧入して形成するようにしてもよい。
他の形成方法として、ビアホールを形成した後に、無電解メッキと電解メッキにより、あるいは、スパッタ法と電解メッキにより、上面配線２３、下面配線２４およびビア２５を形成するようにしてもよい。なお、第１〜第３の絶縁基板２７〜２９の場合には、その後に、パンチングにより、複数の方形状の開口部６１を形成し、平面形状が格子状とされたものとする。
次に、下側集合配線板２１ａの絶縁基板２２の上面の所定の複数箇所にそれぞれ半導体ブロック１のベース板２の下面を仮圧着する。すなわち、加熱機構付きのボンディングツール（図示せず）を用い、半導体ブロック１を、加熱した状態で一定の圧力をかけながら、半硬化状態の熱硬化性樹脂を含む絶縁基板２２の上面の所定の箇所に仮圧着する。仮圧着条件は、一例として、温度９０〜１３０℃、圧力０．１〜１Ｍｐａである。
次に、半導体ブロック１の周囲における下側集合配線板２１ａの上面に第１〜第３の絶縁基板２７〜２９をピン等で位置決めしながら配置する。この状態では、第１〜第３の絶縁基板２７〜２９の開口部６１のサイズは半導体ブロック１のサイズよりもやや大きくなっているので、第１〜第３の絶縁基板２７〜２９の開口部６１と半導体ブロック１との間には隙間６２が形成されている。また、この状態では、第２の絶縁基板２８の上面は半導体ブロック１の上面よりもある程度高い位置に配置されている。
次に、第２の絶縁基板２８の上面に上側集合配線板３５ａをピン等で位置決めしながら配置する。上記の工程において、下側集合配線板２１ａ上に半導体ブロック１および第１〜第３の絶縁基板２７〜２９を配置する順序は、逆でもよく、先に第１〜第３の絶縁基板２７〜２９を配置した後、この第１〜第３の絶縁基板２７〜２９の各開口部内６１内に半導体ブロック１を配置するようにしてもよい。
次に、図１８に示すように、一対の加熱加圧板６３、６４を用いて上下から下側集合配線板２１ａ、第１〜第３の絶縁基板２７〜２９および上側集合配線板３５ａを加熱加圧する。すると、下側集合配線板２１ａの絶縁基板２２中の熱硬化性樹脂が硬化し、絶縁基板２２の上面に半導体ブロック１のベース板２の下面が固着される。
また、第１〜第３の絶縁基板２７〜２９中の溶融された熱硬化性樹脂が押し出されて、図１７に示す隙間６２に充填され、且つ、同熱硬化性樹脂が硬化し、第１〜第３の絶縁基板２７〜２９が一体化されて、中間集合配線板２６ａが半導体ブロック１の側面および下側集合配線板２１ａの上面に固着されて形成される。さらに、上側集合配線板３５ａの絶縁基板３６中の熱硬化性樹脂が硬化し、上側集合配線板３５ａが半導体ブロック１および中間集合配線板２６ａの上面に固着される。
この状態では、中間集合配線板２６ａにおいて、第２の絶縁基板２８のビア３０と第３の絶縁基板２９のビア３１とは、第１の絶縁基板２７の上面配線３３、ビア３２および下面配線３４を介して接続されている。また、中間集合配線板２６ａの第３の絶縁基板２９のビア３１は下側集合配線板２１ａの上面配線２３に接続されている。また、上側集合配線板３５ａの下面配線３８は中間集合配線板２６ａの第２の絶縁基板２８のビア３０に接続されている。さらに、上側集合配線板３５ａのビア３９の一部は半導体ブロック１の上層配線１９の接続パッド部に接続されている。
このように、一対の加熱加圧板６３、６４を用いた１回の加熱加圧により、下側集合配線板２１ａ、中間集合配線板２６ａおよび上側集合配線板３５ａを一体化し、また、半導体ブロック１を下側集合配線板２１ａの上面に固着させ、さらに、半導体ブロック１の側面および上面を中間集合配線板２６ａおよび上側集合配線板３５ａで覆っているので、製造工程数を少なくすることができる。
次に、図１９に示すように、スクリーン印刷法やスピンコーティング法等により、上側集合配線板３５ａの上面にソルダーレジスト等からなる上層オーバーコート膜４０を形成し、また、下側集合配線板２１ａの下面にソルダーレジスト等からなる下層オーバーコート膜４３を形成する。この場合、上側集合配線板３５ａの上面配線３７の接続パッド部に対応する部分における上層オーバーコート膜４０には開口部４１が形成されている。また、下側集合配線板２１ａの下面配線２４の接続パッド部に対応する部分における下層オーバーコート膜４３には開口部４４が形成されている。
次に、下層オーバーコート膜４３の開口部４４内に金属ペースト等からなる導電接続部４５を下面配線２４の他端部に接続させて形成する。次に、下層オーバーコート膜４３の下面にコンデンサや抵抗等からなるチップ部品４６をその両側の電極を導電接続部４５に接続させて設ける。次に、上層オーバーコート膜４０の開口部４１内およびその上方に半田ボール４２を上面配線３７の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体３間において、上層オーバーコート膜４０、上側集合配線板３５ａ、集合中間配線板２６ａ、下側集合配線板２１ａおよび下層オーバーコート膜４３を切断すると、図１に示す半導体装置が複数個得られる。
（第２実施形態）
図２０はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と大きく異なる点は、半導体ブロック１は、上層配線１９を含む上層絶縁膜１６の上面にソルダーレジスト等からなる上層オーバーコート膜７１が設けられ、上層配線１９の接続パッド部に対応する部分における上層オーバーコート膜７１に開口部７２が設けられ、開口部７２内に金属ペースト等からなる導電接続部７３が上層配線１９の接続パッド部に接続されて設けられた構造となっている点である。そして、上側配線板３５の下面配線３８は半導体ブロック１の導電接続部７３に接続されている。
この半導体装置を製造する場合には、図１７に示すような工程において、図２１に示すように、図２０に示す場合と上下を逆にして、半導体ブロック１の導電接続部７３を上側配線板３５の下面配線３８に接続することにより、半導体ブロック１を上側配線板３５の上面に配置し、半導体ブロック１の周囲における上側集合配線板３５ａの上面に第１〜第３の絶縁基板２７〜２９を配置し、第３の絶縁基板２９の上面に下側集合配線板２１ａを配置する。
（その他の実施形態）
上記実施形態では、中間配線板２６として、多層配線板を用い、例えば、プリプレグ材からなる第１〜第３の絶縁基板２７〜２９を積層してなるものを用いた場合について説明したが、これに限らず、例えば、スルーホールメッキ導通部を有する両面配線構造のものを用いてもよい。
また、上記実施形態では、半導体構成体３として、外部接続用電極としての柱状電極１３を有するものとしたが、これに限らず、柱状電極を有せず、外部接続用電極としての接続パッド部を有する配線１２を有するものであってもよく、また、柱状電極および配線を有せず、外部接続用電極としての接続パッド６を有するものであってもよい。また、上記実施形態では、半導体ブロック１の上層配線を１層とした場合について説明したが、これに限らず、２層以上としてもよい。
また、上記実施形態では、互いに隣接する半導体構成体３間において切断したが、これに限らず、２個またはそれ以上の半導体構成体３を１組として切断するようにしてもよい。この場合、複数で１組の半導体構成体３は同種、異種のいずれであってもよい。
また、上記実施形態では、電子部品として、チップ部品４６を搭載しているが、これに限らず、ベアチップやＣＳＰ等からなる半導体構成体を搭載するようにしてもよい。また、チップ部品を搭載する場合でも、半導体構成体を搭載する場合でも、導電接続部４５の代わりに、半田ボールを用いるようにしてもよい。また、図２０に示す導電接続部７３の代わりに、半田ボールを用いるようにしてもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体構成体の製造に際し、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 図２０に示す半導体構成体の製造に際し、所定の工程の断面図。
符号の説明
１ 半導体ブロック
２ ベース板
３ 半導体構成体
５ シリコン基板
６ 接続パッド
１２ 配線
１３ 柱状電極
１４ 封止膜
１５ 絶縁層
１６ 上層絶縁膜
１９ 上層配線
２１ 下側配線板
２６ 中間配線板
３５ 上側配線板
４０ 上層オーバーコート膜
４２ 半田ボール
４３ 下層オーバーコート膜
４６ チップ部品

Claims (14)

  1. ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に保護膜を介して設けられた複数の配線、前記各配線上に設けられた柱状電極および該柱状電極間に設けられた封止膜を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の柱状電極に接続されて設けられ、接続パッド部を有する上層配線とを備えてなる半導体ブロックと；
    前記半導体ブロックの周囲に設けられた中間配線板と；
    前記半導体ブロックと前記中間配線板の下面に配置された下側配線板と；
    前記半導体ブロックと前記中間配線板の上面に配置された上側配線板と；
    を備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記上層配線の接続パッド部は、前記絶縁層に対応する領域上に配置されていることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記中間配線板は多層配線板からなることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記上側配線板は、前記中間配線板の配線に接続された下面配線と、前記半導体ブロックの上層配線に接続された上面配線を有し、前記下側配線板は、前記中間配線板の配線に接続された下面配線と、該下面配線に接続された上面配線を有することを特徴とする半導体装置。
  5. 請求項４に記載の発明において、前記上側配線板に設けられた前記上面配線の接続パッド部を除く部分を覆うオーバーコート膜を有することを特徴とする半導体装置。
  6. 請求項５に記載の発明において、前記上側配線板に設けられた前記上面配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
  7. 請求項４に記載の発明において、前記下側配線板に設けられた前記下面配線の接続パッド部を除く部分を覆うオーバーコート膜を有することを特徴とする半導体装置。
  8. 請求項７に記載の発明において、前記オーバーコート膜の表面に電子部品が前記下側配線板に設けられた前記下面配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
  9. ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に保護膜を介して設けられた複数の配線、前記各配線上に設けられた柱状電極および該柱状電極間に設けられた封止膜を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の柱状電極に接続されて設けられ、接続パッド部を有する上層配線とを備えてなる複数の半導体ブロックを一面側集合配線板上に相互に離間させて配置し、前記半導体ブロックの周囲における前記一面側集合配線板上に中間集合配線板を前記一面側集合配線板に電気的に接続させて設け、前記半導体ブロックおよび前記中間集合配線板上に他面側集合配線板を前記中間集合配線板に電気的に接続させて設ける工程と、
    前記半導体ブロック間における前記各集合配線板を切断して前記半導体ブロックを有する半導体装置を複数個得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の発明において、前記半導体ブロックおよび前記中間集合配線板上に前記他面側集合配線板を設けるとき、前記他面側集合配線板を前記半導体ブロックの上層配線の接続パッド部に電気的に接続させることを特徴とする半導体装置の製造方法。
  11. 請求項９に記載の発明において、前記複数の半導体ブロックを前記一面側集合配線板上に相互に離間させて配置するとき、前記半導体ブロックの上層配線の接続パッド部を前記一面側集合配線板に電気的に接続させることを特徴とする半導体装置の製造方法。
  12. 請求項９に記載の発明において、前記各集合配線板の絶縁基板は当初半硬化状態の熱硬化性樹脂を含むものからなり、これらの絶縁基板を積層して加熱加圧板を用いた１回の加熱加圧により、前記各絶縁基板中の熱硬化性樹脂を本硬化させることを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の発明において、前記中間集合配線板の絶縁基板によって前記半導体ブロックの側面を覆うことを特徴とする半導体装置の製造方法。
  14. 請求項１２に記載の発明において、前記中間集合配線板は多層配線板からなることを特徴とする半導体装置の製造方法。
JP2004018535A 2004-01-27 2004-01-27 半導体装置およびその製造方法 Expired - Fee Related JP4055717B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004018535A JP4055717B2 (ja) 2004-01-27 2004-01-27 半導体装置およびその製造方法
US11/041,040 US7064440B2 (en) 2004-01-27 2005-01-21 Semiconductor device
KR1020050006930A KR100595891B1 (ko) 2004-01-27 2005-01-26 반도체장치
TW094102226A TWI253743B (en) 2004-01-27 2005-01-26 Semiconductor device
CNB2005100058713A CN100341127C (zh) 2004-01-27 2005-01-27 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004018535A JP4055717B2 (ja) 2004-01-27 2004-01-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005216935A JP2005216935A (ja) 2005-08-11
JP4055717B2 true JP4055717B2 (ja) 2008-03-05

Family

ID=34792545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004018535A Expired - Fee Related JP4055717B2 (ja) 2004-01-27 2004-01-27 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US7064440B2 (ja)
JP (1) JP4055717B2 (ja)
KR (1) KR100595891B1 (ja)
CN (1) CN100341127C (ja)
TW (1) TWI253743B (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4093186B2 (ja) 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4528018B2 (ja) * 2004-04-26 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4580752B2 (ja) * 2004-12-22 2010-11-17 新光電気工業株式会社 半導体装置の製造方法
JP4458010B2 (ja) * 2005-09-26 2010-04-28 カシオ計算機株式会社 半導体装置
JP4395775B2 (ja) 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
JP4851794B2 (ja) 2006-01-10 2012-01-11 カシオ計算機株式会社 半導体装置
JP4193897B2 (ja) * 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
JP5009576B2 (ja) * 2006-09-19 2012-08-22 新光電気工業株式会社 半導体装置の製造方法
JP5092340B2 (ja) * 2006-10-12 2012-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
TWI320588B (en) * 2006-12-27 2010-02-11 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
TWI343084B (en) * 2006-12-28 2011-06-01 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
CN101689539A (zh) 2007-08-08 2010-03-31 卡西欧计算机株式会社 半导体装置及其制造方法
JP4752825B2 (ja) 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
KR101194092B1 (ko) * 2008-02-14 2012-10-24 미츠비시 쥬고교 가부시키가이샤 반도체 소자 모듈 및 그 제조 방법
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
US8436255B2 (en) * 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
US8502394B2 (en) * 2009-12-31 2013-08-06 Stmicroelectronics Pte Ltd. Multi-stacked semiconductor dice scale package structure and method of manufacturing same
US8884422B2 (en) 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
JPWO2011108308A1 (ja) * 2010-03-04 2013-06-24 日本電気株式会社 半導体素子内蔵配線基板
TWI455216B (zh) * 2010-05-20 2014-10-01 Adl Engineering Inc 四邊扁平無接腳封裝方法及其製成之結構
US8343810B2 (en) 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
KR101305570B1 (ko) * 2011-05-04 2013-09-09 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
CN105101609B (zh) * 2014-05-08 2018-01-30 先丰通讯股份有限公司 内空间架设式的电路板
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
US9320139B2 (en) * 2014-06-09 2016-04-19 Boardtek Electronics Corporation Circuit board having interior space
DE102015214228A1 (de) 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
CN106653730A (zh) * 2015-10-28 2017-05-10 蔡亲佳 基于半导体芯片封装体的嵌入式封装结构及其封装方法
KR102045236B1 (ko) * 2016-06-08 2019-12-02 삼성전자주식회사 팬-아웃 반도체 패키지
US10109617B2 (en) * 2016-07-21 2018-10-23 Samsung Electronics Co., Ltd. Solid state drive package
US10026681B2 (en) * 2016-09-21 2018-07-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102012443B1 (ko) * 2016-09-21 2019-08-20 삼성전자주식회사 팬-아웃 반도체 패키지
KR101963278B1 (ko) 2016-10-28 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 및 그 제조방법
KR102008342B1 (ko) * 2017-07-18 2019-08-07 삼성전자주식회사 팬-아웃 반도체 패키지 및 패키지 기판
WO2019026835A1 (ja) * 2017-08-04 2019-02-07 株式会社フジクラ 多層プリント配線板の製造方法及び多層プリント配線板
US10665522B2 (en) * 2017-12-22 2020-05-26 Intel IP Corporation Package including an integrated routing layer and a molded routing layer
TWI658547B (zh) * 2018-02-01 2019-05-01 財團法人工業技術研究院 晶片封裝模組及包含其之電路板結構
US11690173B2 (en) * 2021-06-22 2023-06-27 Unimicron Technology Corp. Circuit board structure
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses
DE102020206769B3 (de) 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211256A (ja) * 1991-08-28 1993-08-20 Sony Corp 半導体装置
JP2565300B2 (ja) * 1994-05-31 1996-12-18 日本電気株式会社 半導体装置
KR20000076811A (ko) * 1999-03-12 2000-12-26 이데이 노부유끼 반도체 장치 및 그 제조 방법
JP3462834B2 (ja) 1999-12-09 2003-11-05 アサヒ飲料株式会社 ポリフェノールパレット
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP2001267448A (ja) 2000-03-15 2001-09-28 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
JP4601158B2 (ja) * 2000-12-12 2010-12-22 イビデン株式会社 多層プリント配線板およびその製造方法
JP2003298005A (ja) 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2003318311A (ja) 2002-04-22 2003-11-07 Nec Compound Semiconductor Devices Ltd 半導体装置及びその製造方法
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
TW200529407A (en) 2005-09-01
CN100341127C (zh) 2007-10-03
US20050161823A1 (en) 2005-07-28
KR20050077272A (ko) 2005-08-01
KR100595891B1 (ko) 2006-06-30
TWI253743B (en) 2006-04-21
CN1649119A (zh) 2005-08-03
JP2005216935A (ja) 2005-08-11
US7064440B2 (en) 2006-06-20

Similar Documents

Publication Publication Date Title
JP4055717B2 (ja) 半導体装置およびその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
JP4093186B2 (ja) 半導体装置の製造方法
JP4012496B2 (ja) 半導体装置
US7705446B2 (en) Package structure having semiconductor chip embedded therein and method for fabricating the same
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP2006173232A (ja) 半導体装置およびその製造方法
JP4285707B2 (ja) 半導体装置
JP4438389B2 (ja) 半導体装置の製造方法
JP4316624B2 (ja) 半導体装置
JP4324732B2 (ja) 半導体装置の製造方法
JP4321758B2 (ja) 半導体装置
JP4990492B2 (ja) 半導体装置
JP4316623B2 (ja) 半導体装置の製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP5097006B2 (ja) プリント配線基板及びその製造方法
JP2006173234A (ja) 半導体装置およびその製造方法
JP4209341B2 (ja) 半導体装置およびその製造方法
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2005191157A (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP3979404B2 (ja) 半導体装置
JP4341484B2 (ja) 半導体装置およびその製造方法
JP4913372B2 (ja) 半導体装置
JP4042741B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees