JP4045959B2 - 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 - Google Patents
利得可変電圧・電流変換回路とこれを用いたフィルタ回路 Download PDFInfo
- Publication number
- JP4045959B2 JP4045959B2 JP2003010533A JP2003010533A JP4045959B2 JP 4045959 B2 JP4045959 B2 JP 4045959B2 JP 2003010533 A JP2003010533 A JP 2003010533A JP 2003010533 A JP2003010533 A JP 2003010533A JP 4045959 B2 JP4045959 B2 JP 4045959B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistance
- variable
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45468—Indexing scheme relating to differential amplifiers the CSC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、変換利得が可変の、利得可変電圧・電流変換回路、すなわち変換利得が可変のgmアンプに関し、特に広い利得可変範囲を有する利得可変電圧・電流変換回路とその利得可変電圧・電流変換回路と容量素子との組み合わせ回路を含むフィルタ回路とに関するものである。
【０００２】
【従来の技術】
近年、複数の無線通信方式に対応した受信機（＝マルチモード対応受信機）の出現が求められている。このシステムを構成するためには、個々の通信方式に対応したチャネル選択フィルタ回路（＝マルチモード対応フィルタ）が必要であり、このフィルタには、通過帯域幅を広範囲に渡って可変にできる機能が求められている。一般的に受信機をワンチップで構成するとき、チャネル選択フィルタには、電圧・電流変換回路（＝gmアンプ）と容量素子とで構成する、gm−C方式が使われる。先にあげた通過帯域幅に可変特性の機能を持たせるためには、gmアンプに、広範囲に渡って変換利得を変化させ得る特性を持たせる必要がある。
gmアンプは、具体的には、バイポーラトランジスタ、MOSトランジスタ等のアクティブ素子で構成されるが、実際の設計においては、プロセスバラツキに対応するために、 gm値を設計値に対して、-30%〜+30%の間で電気的に制御可能になっているものが多い。その範囲を超えて調整するためには、スイッチ回路を用いて切り替える方式が一般的である。
【０００３】
一例として、ソースデジェネレーションの手法により線型性を高めた広利得可変範囲を持つMOS型gmアンプを図２４に示す（例えば、非特許文献１参照）。図２４は、図２３に示すソースデジェネレーション型gmアンプを差動型に構成した回路である。図２３の回路において、電圧・電流変換を行うｎ型MOSトランジスタＱ２１のゲートに入力電圧信号Ｖｉｎを入力すると出力電流Ｉｏｕｔが得られる。図２４の回路は、図２３の正抵抗Ｒ２１を、正抵抗Ｒ２１、Ｒ２３、Ｒ２５（Ｒ２２、Ｒ２４、Ｒ２６）に分割し、対応する各分割点の差動対を、スイッチ回路ＳＷ１およびＳＷ２を介して接続した ものである。図２４において、Ｑ２１、Ｑ２２は、電圧・電流変換を行うｎ型MOSトランジスタである。
図２３に示す回路のGm値（=Iout/Vin）は、Ｑ２１の相互コンダクタンスをｇｍ0、抵抗Ｒ２１の抵抗値をＲとして下記の式（１）で与えられる。
【０００４】
【数１】
上式は、Ｒ２１の抵抗値を可変にすることでGmを制御できることを示している。
【０００５】
図２４において、スイッチ回路がすべてオフ状態の時、MOSトランジスタＱ２１（Ｑ２２）のソースとグランド間の抵抗値は、Ｒ２１、Ｒ２３、Ｒ２５（Ｒ２２、Ｒ２４、Ｒ２６）までの抵抗値の総和で表される。一方、スイッチ回路ＳＷ１がオン状態の時、この回路が差動回路であることを考慮すると、ＳＷ１を含むノードが交流的に接地されたことに等しくなる。このため、MOSトランジスタＱ２１（Ｑ２２）のソースとグランド間には、交流的には抵抗Ｒ２１（Ｒ２２）のみが接続されていることに等しくなる。すなわち、式 (1)のRは、スイッチ回路ＳＷ１、ＳＷ２がオフ状態の時、RＲ２１+RＲ２３+RＲ２５（RＲ２２+RＲ２４+RＲ２６）となり、スイッチ回路ＳＷ１がオン状態の時にはRＲ２１（RＲ２２）となる。RＲ２１〜RＲ２６が全て等しく、gm0=1/RＲ２１のとき、式 (1)のGmは2倍可変である。この図２４の回路の特徴は、スイッチで切り替えてもバイアス電圧は、各ノードで変化しないため、式 (1)のgm0は一定値として扱うことができ、抵抗値の制御のみでGmを可変にできることである。
【０００６】
図２５は、第二の従来例を示した回路図である（例えば、非特許文献２参照）。図２５（ａ）は全体の構成を示す回路図、図２５（ｂ）は、（ａ）図中のプログラマブルカレントミラー回路の構成を示す回路図である。図２５において、Ｑ２３〜Ｑ２６はp型ＭＯＳトランジスタ、Ｑ２７〜Ｑ３６はｎ型ＭＯＳトランジスタ、ＣＳ１〜ＣＳ３は電流源、ＶＳは電圧源、ＳＷ３〜ＳＷ５はスイッチ回路である。この回路では、ｇｍアンプの出力電流の流れるMOSトランジスタＱ３１〜Ｑ３３を並列配置し、スイッチ回路ＳＷ３〜ＳＷ５を用いて稼動するMOSトランジスタを選択できる構成になっている。
MOSトランジスタＱ２３、Ｑ２４およびＱ２５、Ｑ２６のゲートに、差動の入力電圧信号Ｖｉｎ＋、Ｖｉｎ−が入力されると、この４つのMOSトランジスタを通して、２つのカレントミラー回路Ｇ１およびＧ２に、差動入力電圧に対応した差動成分を持った電流が流れ込む。Ｇ１およびＧ２では、差動成分をＳＷ３〜ＳＷ５を切り替えることにより、差動成分を所望の倍率に増幅して電流出力を取り出すことができる。
【０００７】
図示された状態では、カレントミラー回路Ｇ１およびＧ２は、スイッチ回路ＳＷ３、ＳＷ４が電源側にパスをもつことにより、トランジスタＱ３１、Ｑ３２が稼動状態となっている。この状態からGm値を下げるには、スイッチ回路ＳＷ４のパスを接地側に切り替えると、Ｑ３２が非稼動状態となってGm値が下がる。図示された状態からGm値を上げるには、スイッチ回路ＳＷ５のパスを電源側に切り替えると、Ｑ３３が稼動状態となってGm値が上がる。
この回路の特徴は、スイッチ回路の一端は、MOSトランジスタのゲートに接続されるため、スイッチ回路の寄生成分（抵抗・容量成分等）の影響が少なくなることである。また、並列させるMOSトランジスタの数を増やすほどGm値の可変幅を大きくすることができる。
【０００８】
【非特許文献１】
IEEE JSSC vol.35, no.4, pp.476-489, Apr. 2000
【非特許文献２】
IEEE JSSC vol.37, No.2, pp.125-136, Feb. 2002
【０００９】
【発明が解決しようとする課題】
上述した従来例では、gmアンプに広利得可変範囲を持たせるためには、スイッチ回路を用いる必要があったため、制御にデジタル回路を必要とし、回路構成が複雑となり、チップ面積の増大を招いていた。また、第一の従来例（図２４）の回路においては、電流がスイッチ回路を流れるために、スイッチ回路の寄生的なインピーダンスの影響が大きくなっていた。図２５の第二の従来例回路においても、広利得可変範囲を持たせるためには、多くの電流源として用いるMOSトランジスタを並列させなければならず、最小数のMOSトランジスタのみを稼動させる時には、その他の非稼動のMOSトランジスタの容量成分の影響が大きくなるという問題があった。そのため、このｇｍアンプを用いて通過帯域可変フィルタを形成する場合には、フィルタの構成が複雑となり、チップの大型化を招いていた。
【００１０】
本発明の課題は、上述した従来回路の問題点を解決することであって、その目的は、第１に、スイッチ回路を必要とせず、唯一つの制御端子に調整電圧を与えることにより利得を広範囲にわたって変化させることのできる利得可変電圧・電流変換回路を実現することであり、第２に、回路構造の簡易化を図り、チップ面積の低減を実現することであり、第３に、通過帯域可変幅の大きいフィルタを簡素な回路構成により実現できるようにして低チップ面積のマルチモード受信機を実現できるようにすることである。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、本発明によれば、入力電圧に対応した電流を出力する回路であって、電圧・電流変換を行う、入力端子と出力側端子と接地側端子とを有する能動素子と、前記能動素子の接地側にて該能動素子に直列に接続された、該能動素子の変換利得を制御する抵抗値可変の抵抗回路とを有し、前記抵抗回路は、１ないし複数の抵抗素子といずれかの抵抗素子と並列接続された負性抵抗素子とによって構成され、かつ、前記電圧・電流変換を行う能動素子と前記抵抗回路との接続節点には、該接続節点の電位を調整する電位調整手段が接続されていることを特徴とする利得可変電圧・電流変換回路、が提供される。
また、上記の目的を達成するため、本発明によれば、入力電圧に対応した電流を出力する回路であって、電圧・電流変換を行う、入力端子と出力側端子と接地側端子とを有する能動素子と、前記能動素子の接地側にて該能動素子に直列に接続された、該能動素子の変換利得を制御する抵抗値可変の抵抗回路とを有し、前記抵抗回路は、第１の抵抗素子と、該第１の抵抗素子と並列接続された、負性抵抗素子と第２の抵抗素子との直列回路とによって構成され、かつ、前記電圧・電流変換を行う能動素子と前記抵抗回路との接続節点には、該接続節点の電位を調整する電位調整手段が接続されていることを特徴とする利得可変電圧・電流変換回路、が提供される。
【００１２】
また、上記の目的を達成するため、本発明によれば、上記のように構成された利得可変電圧・電流変換回路と容量素子との組み合わせ回路を含むフィルタ回路であって、前記可変利得電圧・電流変換回路の利得を変化させることにより通過帯域を調整することが可能なフィルタ回路、が提供される。
【００１３】
(作用)
本発明によれば、電圧・電流変換を行う能動素子と直列に負性抵抗素子を含む抵抗値可変の抵抗回路が接続される。そして、抵抗回路においては、負性抵抗素子または正抵抗素子の抵抗値を変化させることができるように構成することにより、その抵抗値を大幅に変化させることが可能になる。よって、能動素子の電圧・電流変換利得の可変範囲を大きく確保することが可能になる。負性抵抗素子や正抵抗素子は、ＭＯＳトランジスタやバイポーラトランジスタによって構成することが可能であり、単一の制御信号によって抵抗値制御が可能であるため、スイッチ回路を使用する必要がなく、利得可変電圧・電流変換回路を少ない回路素子数でコンパクトに形成することが可能になる。したがって、このように構成された利得可変電圧・電流変換回路と容量素子とを組み合わせることにより、通過帯域可変幅の大きいフィルタを簡素な回路構成により実現することが可能になる。
【００１４】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
図１（ａ）は、本発明の第１の実施の形態を示す回路図であり、図１（ｂ）はその動作説明図である。本実施の形態では、電圧・電流変換を行う能動素子としてｎ型ＭＯＳトランジスタＱ０が用いられ、この能動素子に直列に接続される抵抗回路が、負性抵抗ＮＲと正抵抗Ｒ０とを並列に配置した回路になっている。
図１（ａ）におけるｇｍアンプの動作原理を以下に示す。Ｇｍ値（＝Iout/Vout）は、式（１）のRに、1/(1/R0-1/RＮＲ)を代入したものになり、下の式（２）で表される。
【００１５】
【数２】
式（２）において、R0は正抵抗Ｒ０の抵抗値を、RＮＲは負性抵抗ＮＲの抵抗値の絶対値を、gm０はMOSトランジスタＱ０のgm値をそれぞれ示す。
図１（ｂ）は、式（２）においてRＮＲを変化させたときのGm値の変化を示すグラフである。図１（ｂ）において太線で示すように、RＮＲを、R0〜無限大まで変化させることにより、Gm値を0から式(1)で示した値まで変化させることができる。すなわち、Gmは無限大の割合で変化させることができる。また、図１（ｂ）から分かるように、RＮＲを、R0/ (1+ gm０R0)〜R0と変化させることにより、Gm値をマイナス無限大から0まで変化させることができ、更にはRＮＲを、０〜R0/(1+gm０R0)と変化させることにより、Gm値をgm０/２ から無限大まで変化させることができ（R0=1/gm0として）、それぞれGmを無限大の割合で変化させることができる。但し、RＮＲをR0/ (1+ gm０R0)〜R0と変化させる場合は、Gmが負値となり他の場合と出力電流Ioutの向きが逆になる。このように、本願発明は、Gm値が負となる場合も包含している。而して、本願発明においては、RＮＲは、必ずしも高範囲に変化させる必要はなく必要なGm値の可変範囲に応じてその可変範囲を選定すればよい。例えばRＮＲをR0〜無限大の範囲内の有限の範囲内に選定することができる。
【００１６】
図２（ａ）は、本発明の第１参考形態を示す回路図あり、図２（ｂ）はその動作説明図である。本参考形態でも、電圧・電流変換を行う能動素子としてｎ型ＭＯＳトランジスタＱ０が用いられ、この能動素子に直列に接続される抵抗回路が、負性抵抗ＮＲと正抵抗Ｒ０とを直列に接続した回路になっている。
図２（ａ）に示す第１参考形態おいては、Gmは、式（１）のRにR0- RＮＲを代入することによって得られ、式（３）に示すようになる。
【００１７】
【数３】
図２（ｂ）は、式（３）においてRＮＲを変化させたときのGm値の変化を示すグラフである。本参考形態においては、図２（ｂ）において太線で示すように、RＮＲが無限大のときGm＝0、RＮＲがR0+1/gm0のときGm=マイナス無限大となり、Gmに無限大の可変特性を持たせることができる。
【００１８】
図３（ａ）は、本発明の第２の実施の形態を示す回路図あり、図３（ｂ）はその動作説明図である。本実施の形態でも、電圧・電流変換を行う能動素子としてｎ型ＭＯＳトランジスタＱ０が用いられ、この能動素子に直列に接続される抵抗回路は、正抵抗Ｒ０と、負性抵抗ＮＲと正抵抗Ｒ００との直列接続回路とを並列に配置した回路により構成されている。
第２の実施の形態おいては、Gmは、式（１）のRに1/R0-1/(RＮＲ-R00)を代入することによって得られ、式（4）に示すようになる。但し、R00は、正抵抗Ｒ００の抵抗値である。
【００１９】
【数４】
図３（ｂ）は、式（４）においてRＮＲを変化させたときのGm値の変化を示すグラフである。図３（ｂ）において太線で示すように、RＮＲ=R0+R00でGm=0、RＮＲが無限大でGm=gm0/2となり（R0=1/gm0として）、Gmに無限大の可変特性を持たせることができる。
【００２０】
図４（ａ）は、本発明の第３の実施の形態を示す回路図あり、図４（ｂ）はその動作説明図である。本実施の形態でも、電圧・電流変換を行う能動素子としてｎ型ＭＯＳトランジスタＱ０が用いられ、この能動素子に直列に接続される抵抗回路は、正抵抗Ｒ００と、負性抵抗ＮＲと正抵抗Ｒ０との並列回路とを直列に接続した回路になっている。
本実施の形態におけるＧｍ値は、式（１）のRに、R00+1/(1/R0-1/RＮＲ)を代入したものになり、下の式（5）で表される。
【００２１】
【数５】
図４（ｂ）は、式（５）においてRＮＲを変化させたときのGm値の変化を示すグラフである。図４（ｂ）において太線で示すように、RＮＲ=R0でGm=0、RＮＲが無限大でGm=gm0/3となり（R0=R00=1/gm0として）、Gmに無限大の可変特性を持たせることができる。
【００２２】
図５（ａ）は、本発明の第２参考形態を示す回路図あり、図５（ｂ）はその動作説明図である。本参考形態でも、電圧・電流変換を行う能動素子としてｎ型ＭＯＳトランジスタＱ０が用いられ、この能動素子に直列に接続される抵抗回路は、負性抵抗ＮＲのみにより構成されている。
本参考形態では、Gmは、式（１）のRに− RＮＲを代入することでえられ、式（６）のようになる。
【００２３】
【数６】
図５（ｂ）は、式（６）においてRＮＲを変化させたときのGm値の変化を示すグラフである。この回路では、図５（ｂ）において太線で示すように、RＮＲ=1/gm0のときGmはマイナス無限大、RＮＲが無線大のときGm=0となり、無限大の可変特性を持たせることができる。
なお、第２ないし第３の実施の形態、第１、第２参考形態においても、各図（ｂ）の細線範囲においてRＮＲを変化させることもできる。
【００２４】
以上の実施の形態では、電圧・電流変換を行う能動素子としてｎ型ＭＯＳトランジスタを用いていたがこれに代えバイポーラトランジスタ、ＭＥＳ型ＦＥＴなど任意の能動素子を用いることができる。また、この種の能動素子２個を差動動作できるように交差接続して、相補の入力電圧を入力し相補の出力電流を得るようにすることができる。また、上記の実施の形態では、負性抵抗ＮＲが可変抵抗であるものとして説明したが、逆に負性抵抗を固定抵抗とし正抵抗Ｒ０、Ｒ００を可変抵抗とすることもできる。例えば、図１に示す回路において、Ｒ０を可変抵抗とした場合には、式（２）から、R0を、RＮＲ〜無限大まで変化させることにより、Gm値を0から無限大まで変化させることができ(RＮＲ=1/gm0として)、Gmは無限大の割合で変化させることができる。これらの負または正の可変抵抗器は、ＭＯＳトランジスタなどの能動素子を用いて実現することができる。
【００２５】
【実施例】
次に、本発明の具体的な実施例について図面を参照して詳細に説明する。
（第１の実施例）
図６は、本発明の第１の実施例を示す回路図である。同図において、Ｑ１、Ｑ２は、電圧・電流変換を行う能動素子として、入力電圧信号Vin+、Vin −を受け、出力電流Iout+−Iout −を出力する同サイズのn型MOSトランジスタであり、Ｒ１、Ｒ２は同じ抵抗値を持つ正抵抗、Ｑ３、Ｑ４は負性抵抗の動作をする同サイズのn型MOSトランジスタ、ＶＶは可変電圧源である。
ソース接地型MOSトランジスタ回路においては、ソースを接地端子、ドレインを出力端子、ゲートを制御端子に対応づけることができ、Ｒ１、Ｒ２、Ｑ３、Ｑ４はすべて、Ｑ１、Ｑ２のソース側すなわち、接地端子側に接続された構成になっている。
このgmアンプ回路の動作原理を以下に示す。先に図１で説明した負性抵抗NRがQ3で置き換えられた構成であるので、RＮＲ=1/gmQ3に相当し、図６の回路のGm値 (=(Iout+−Iout −)/(Vin+−Vin −))は、式 (1)のRに、1/(1/RＲ１−gmＱ３)を代入したものになり、下の式（７）で表される。
【００２６】
【数７】
式（７）において、RＲ１は、Ｒ１およびＲ２の正抵抗の値を示し、gmＱ３は、MOSトランジスタＱ３およびＱ４のgm値を示し、gm0は、MOSトランジスタＱ１およびＱ２のgm値を示す。
上記の式（７）から、gmＱ３を、1/RＲ１〜0と変化させることにより、Gm値を0から式(1)で示した値まで変化させることができる。すなわち、Gmは無限大の割合で変化させることができる。
【００２７】
gmＱ３の制御は、gm値はゲート・ソース間電圧Vgsに比例して変化することを用いる。すなわち、Ｑ３およびＱ４のゲート・ソース間の電圧Vgsを、Ｑ３およびＱ４のソース端に接続された可変電圧源ＶＶの電圧値で制御する。可変電圧源ＶＶの電圧が最小の値の時に、gmＱ３の最大値が1/RＲ１となるようにMOSトランジスタＱ３、Ｑ４を設計しておけば、ＶＶの電圧をＱ３およびＱ４のドレイン電位まであげた時、gmＱ３は０となるので、Gm値は0からgm0/(1+RＲ１・gm0)まで可変で、無限大の割合で変化させることができる。
図７は、可変電圧源ＶＶの具体的回路例を示す回路図である。図中、図６の回路において負性抵抗素子として機能するMOSトランジスタＱ３およびＱ４も示されている。Ｑ５は、電圧源として機能するn型MOSトランジスタであり、ＯＡはオペアンプである。Ｑ５のドレイン電位をＯＡの＋入力端子に接続し、ＯＡの出力端をＱ５のゲートに接続することにより、ＯＡの−入力端子に入力される電位をＱ５のドレイン電位、すなわち、Ｑ３およびＱ４のソース電位に与えることができる。また、Ｑ３およびＱ４は差動で動作するため、Ｑ５のドレインに流れる電流の交流成分は0である。このため、オペアンプは、高周波領域での動作は、特に要求されることはなく、従って、図７に示した回路は安定な電圧源として機能することができる。
【００２８】
（第２の実施例）
図８は、本発明の第２の実施例を示す回路図である。同図において、図６と同一の部分には、同一の参照符号が付されている。図８において、Ｑ６、Ｑ７は、ｐ型ＭＯＳトランジスタ、１は、トランジスタＱ６、Ｑ７のゲートにバイアス電位を与えるバイアス回路である。
図６の回路においては、可変電圧源ＶＶの電圧値を変化させると、トランジスタＱ３、Ｑ４のドレインに流れ込む直流電流が変化し、トランジスタＱ１、Ｑ２のソース電位も変化する。gm値はVgsに比例して変化するため、式（7）に用いたgm0は一定ではなく、電圧源ＶＶの電圧値に従って変化してしまう。このことは、gmアンプ回路そのものの設計を複雑にする。また、電圧値によっては、各MOSトランジスタが不飽和領域で動作する可能性がある。本実施例においては、p型MOSトランジスタＱ６およびＱ７をＱ１およびＱ２のソース端に接続し、そのゲートに、バイアス回路１で生成した可変電圧源ＶＶの電圧値に対応したバイアス電圧を付加して、変動した直流電流を補うことでトランジスタＱ１およびＱ２のソースの直流電位は、電圧源ＶＶの電圧値に依存しない一定値となり、gm０も一定値とすることができる。
【００２９】
図９にバイアス回路１を含んだ回路例を示す。図９のＱ１′、Ｑ３′、Ｒ１′、ＶＶ′は、図８のＱ１、Ｑ３、Ｒ１、ＶＶに対応した素子であり、Ｑ３′のドレイン-ソース間に流れる電流値は、Ｑ３のそれと同一である。Ｑ１′のゲートには電圧値が（Vin+−Vin −）/2の定電圧源ＶＳが接続される。ゲート-ドレイン間を短絡したｐ型MOSトランジスタＱ８のソースをＱ３′のドレイン端に接続し、そのゲート電位を、ｎ型MOSトランジスタＱ６およびＱ７のゲートに与えるバイアス電圧とする。
図９に示す回路において、ＶＶの電圧値が変化するとＱ３、Ｑ４に流れる電流が変化する。このとき、ＶＶ′の電圧値も変化するためＱ３、Ｑ４の電流変化分はＱ３′の電流変化分に、したがってＱ８の電流変化分に反映される。Ｑ８とＱ６、Ｑ７とはカレントミラーを構成していることにより、Ｑ３、Ｑ４の電流変化分はＱ６、Ｑ７を介してＱ３、Ｑ４に与えられることになる。したがって、ＶＶを変化させてもＱ１、Ｑ２に流れる電流を変化させないようにすることができ、Ｑ１、Ｑ２のソース電位を一定に保持することが可能になり、gm０値を一定化とすることができる。
【００３０】
（第３の実施例）
図１０は、本発明の第３の実施例を示す回路図である。同図において、図６と同一の部分には、同一の参照符号が付されている。図１０において、Ｒ３、Ｒ４は、正抵抗である。
図６に示した第１の実施例においては、負性抵抗素子であるＱ３およびＱ４のドレインは、それぞれＱ１のソースと抵抗Ｒ１との節点およびＱ２のソースと抵抗Ｒ２との節点に接続されるが、本実施例においては、負性抵抗素子であるＱ３およびＱ４のドレインは、抵抗間の節点Ｎ１およびＮ２に接続された構成になっている。Gm値は、式 (１のRに、RＲ３+1/(1/RＲ１−gmＱ３)を代入した値となる。すなわち、図６の回路に対して、抵抗の値として、RＲ３が加算されたものになる。本構成においては、第１の実施例と同等の効果が得られるが、Ｑ１のソースと負性抵抗の間に抵抗Ｒ３が入ることで、Ｑ３、Ｑ４の非線形性が緩和され、全体として、より線形動作に近くなるgmアンプが得られる。
【００３１】
（第４の実施例）
図１１は、本発明の第４の実施例を示す回路図である。同図において、図６と同一の部分には、同一の参照符号が付されている。第１の実施例と異なる点は、負性抵抗素子としてのn型MOSトランジスタＱ３およびＱ４に代えて、p型MOSトランジスタＱ９およびＱ１０が接続されていることである。
【００３２】
（第５の実施例）
図１２は、本発明の第５の実施例を示す回路図である。同図において、図６と同等の部分には、同一の参照符号が付されている。図６の回路が差動型回路であったのに対し、図１２に示す本実施例回路はシングルエンドタイプのgmアンプである。n型MOSトランジスタＱ１は、入力電圧信号Ｖｉｎを受け、出力電流Ｉoutを出力するn型MOSトランジスタであり、そのソース端に正抵抗Ｒ１が接続されている。負性抵抗素子であるn型MOSトランジスタＱ３のゲートには、そのドレイン端の電圧信号を位相反転回路ＩＮＶによって反転された位相反転信号が入力される。位相反転回路ＩＮＶの回路例を図１３に示す。p型MOSトランジスタＱ１１と、n型MOSトランジスタＱ１２でインバータを構成し、p型MOSトランジスタＱ１３と、n型MOSトランジスタＱ１４で入出力端を短絡したインバータ型の負荷を形成する。この２つのインバータは、論理閾値電圧がＲ１とＱ３のドレイン端との節点のDCバイアス値と等しくなるように設計する必要がある。Ｑ３の負性抵抗値は、可変電圧源ＶＶの電圧値を制御して、ｎ型ＭＯＳトランジスタＱ３のソース−ゲート間電圧を変化させてその負性抵抗値を制御する。
【００３３】
(第６の実施例)
図１４は、本発明の第６の実施例を示す回路図である。同図において、図６と同等の部分には、同一の参照符号が付されている。本実施例においては、第１の実施例において用いられていた可変電圧源ＶＶが除去され、正抵抗Ｒ１、Ｒ２に代えて正抵抗値の可変抵抗Ｒ５、Ｒ６が接続されている。第１の実施例では、負性抵抗を制御することでgmアンプの利得可変を行っていたが、本実施例では、正抵抗を制御して同様の効果を得る。可変正抵抗を実現する回路例を図１５に示す。同図において、Ｒ７は正抵抗、Ｑ１５はn型MOSトランジスタである。Ｑ１５は、抵抗体として用いるために、Vgs＞Vds+Vth(Vgsは、ゲート・ソース間電圧、Vdsはドレイン・ソース間電圧、VthはMOSトランジスタＱ１５の閾値)となる非飽和領域で用いる。抵抗値は、ゲートに与えるバイアス電圧で制御する。
【００３４】
図１６は、可変抵抗を実現する別の回路例である。ゲート・ドレイン間を短絡したn型MOSトランジスタＱ１６のソースに、可変電圧源ＶＶを接続した構成になっている。正抵抗の値は、可変電圧源ＶＶの電圧値を制御して、トランジスタＱ１６のゲート−ソース間電圧を変化させることで制御する。
図１４に示す本実施例の回路において、トランジスタＱ３、Ｑ４のソースと接地間に、固定電圧の電圧源を挿入してもよい。
【００３５】
（第１の参考例）
図１７は、本発明の第１の参考例を示す回路図である。同図において、図６と同一の部分には、同一の参照符号が付されている。図１７に示す本参考例においては、第１の実施例から正抵抗Ｒ１、Ｒ２が除去されている。本参考例のＧｍ値は、式（２）において、ＲＲ１を無限大とすることにより得られる。本参考例によれば、可変電圧源ＶＶの僅かな電圧変化により大きくＧｍ値を変化させることができる。
【００３６】
（第２の参考例）
図１８は、本発明の第２の参考例を示す回路図である。同図において、図１０と同一の部分には、同一の参照符号が付されている。図１８に示す本参考例においては、図１０に示される第３の実施例から正抵抗Ｒ１、Ｒ２が除去されている。本参考例のGm値は、式 (１)のRに、RＲ３−1/ gmＱ３を代入した値となる。
【００３７】
（第７の実施例）
図１９は、本発明の第７の実施例を示す回路図である。図６の回路図のn型MOSトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４をそれぞれｎｐｎ型バイポーラトランジスタＢ１、Ｂ２、Ｂ３、Ｂ４に置き換えた構成になっている。
バイポーラトランジスタの電圧・電流変換利得をgmと定義することで、図６に示した第１の実施例と同様に式（７）に従った動作が成立する〔但し、式（７）中のｇｍＱ３はバイポーラトランジスタｂ３のｇｍ値であるｇｍＢ３に置き換えられる。〕。
【００３８】
（第８の実施例）
図２０は、本発明の第８の実施例を示す回路図である。図１の負性抵抗NRとして、トンネルダイオードＴＤを用いた構成となっている。トンネルダイオードＴＤの接地側に可変源電圧VVを接続して、バイアスを制御することで、負性抵抗値を制御できる構成となっている。
【００３９】
（第９の実施例）
図２１（ａ）は、本発明の第９の実施例を示す回路図であり、図２１（ｂ）は（ａ）図の利得可変電圧・電流変換回路の回路図である。利得可変電圧・電流変換回路として図６に示した第１の実施例の回路を用いこれと容量素子Ｃ１、Ｃ２とで構成した、広帯域幅可変2次ローパスフィルタ回路である。
このフィルタ回路の伝達関数を式（８）に示す。
【００４０】
【数８】
制御端子VVを制御して、4つのgmアンプの利得をA倍すると、伝達関数は、
【００４１】
【数９】
となり、新たな伝達関数は、元の伝達関数に対して、周波数に関してA倍スケーリングされることが示される。これはすなわち、帯域幅がA倍されたことを示す。この様子を図２２に示す。
【００４２】
以上好ましい実施の形態、実施例について説明したが、本発明はこれら実施の形態、実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、実施例では正抵抗素子と負性抵抗素子とのいずれか一方を可変抵抗器としていたが両方を可変抵抗器としてもよい。
【００４３】
【発明の効果】
以上説明したように、本発明の利得可変電圧・電流変換回路は、電圧・電流変換能動素子と直列に負性抵抗素子を含む可変抵抗回路を接続したものであるので、スイッチ回路を用いることなく、唯一つの制御端子に調整電圧を加えることで利得を広く変化させることのできる利得可変電圧・電流変換回路を実現できる。また、本発明によれば、少ない素子数の簡素な回路で利得を変化させることができ、チップサイズの縮小が可能となり小型な利得可変電圧・電流変換回路を安価に提供することが可能になる。この回路により、複数の通信方式に対応したマルチモード対応チャネル選択フィルタを低チップ面積で実現でき、低チップ面積のマルチモード受信機の実現に大きく貢献することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態を示す回路図とその動作説明図である。
【図２】 本発明の第１参考形態を示す回路図とその動作説明図である。
【図３】 本発明の第２の実施の形態を示す回路図とその動作説明図である。
【図４】 本発明の第３の実施の形態を示す回路図とその動作説明図である。
【図５】 本発明の第２参考形態を示す回路図とその動作説明図である。
【図６】 本発明の第１の実施例を示す回路図である。
【図７】 図６における可変電圧源の具体例を示す回路図である。
【図８】 本発明の第２の実施例を示す回路図である。
【図９】 図８に示す回路をより具体的に示す回路図ある。
【図１０】 本発明の第３の実施例を示す回路図である。
【図１１】 本発明の第４の実施例を示す回路図である。
【図１２】 本発明の第５の実施例を示す回路図である。
【図１３】 図１２における位相反転回路の具体例を示す回路図である。
【図１４】 本発明の第６の実施例を示す回路図である。
【図１５】 図１４における可変正抵抗の第１の具体例を示す回路図である。
【図１６】 図１４における可変正抵抗の第２の具体例を示す回路図である。
【図１７】 本発明の第１の参考例を示す回路図である。
【図１８】 本発明の第２の参考例を示す回路図である。
【図１９】 本発明の第７の実施例を示す回路図である。
【図２０】 本発明の第８の実施例を示す回路図である。
【図２１】 本発明の第９の実施例を示す回路図である。
【図２２】 本発明の第９の実施例の動作説明図である。
【図２３】 ソースデジェネレーション型gmアンプの回路図である。
【図２４】 利得可変gmアンプの第１の従来例の回路図である。
【図２５】 利得可変gmアンプの第２の従来例の回路図である。
【符号の説明】
１…バイアス回路、 Ｂ１、Ｂ２、Ｂ３、Ｂ４…ｎｐｎ型バイポーラトランジスタ、 ＣＳ１、ＣＳ２、ＣＳ３…電流源、 ＩＮＶ…位相反転回路、 ＯＡ…オペアンプ、 Ｑ０、Ｑ１、Ｑ１′、Ｑ２、Ｑ３、Ｑ３′、Ｑ４、Ｑ５、Ｑ１２、Ｑ１４、Ｑ１５、Ｑ１６、Ｑ２１、Ｑ２２、Ｑ２７、Ｑ２８、Ｑ２９、Ｑ３０、Ｑ３１、Ｑ３２、Ｑ３３、Ｑ３４、Ｑ３５、Ｑ３６…n型MOSトランジスタ、 Ｑ６、Ｑ７、Ｑ８、Ｑ９、Ｑ１０、Ｑ１１、Ｑ１３、Ｑ２３、Ｑ２４、Ｑ２５、Ｑ２６…p型MOSトランジスタ、 Ｒ０、Ｒ００、Ｒ１、Ｒ１′、Ｒ２、Ｒ３、Ｒ４、Ｒ７、Ｒ２１、Ｒ２７…正抵抗、 Ｒ５、Ｒ６…可変抵抗、 ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５…スイッチ回路、 ＶＳ…電圧源、 ＶＶ、ＶＶ′…可変電圧源、 ＴＤ…トンネルダイオード、 Ｂ１、Ｂ２、Ｂ３、Ｂ４…ｎｐｎ型バイポーラトランジスタ
【発明の属する技術分野】
本発明は、変換利得が可変の、利得可変電圧・電流変換回路、すなわち変換利得が可変のgmアンプに関し、特に広い利得可変範囲を有する利得可変電圧・電流変換回路とその利得可変電圧・電流変換回路と容量素子との組み合わせ回路を含むフィルタ回路とに関するものである。
【０００２】
【従来の技術】
近年、複数の無線通信方式に対応した受信機（＝マルチモード対応受信機）の出現が求められている。このシステムを構成するためには、個々の通信方式に対応したチャネル選択フィルタ回路（＝マルチモード対応フィルタ）が必要であり、このフィルタには、通過帯域幅を広範囲に渡って可変にできる機能が求められている。一般的に受信機をワンチップで構成するとき、チャネル選択フィルタには、電圧・電流変換回路（＝gmアンプ）と容量素子とで構成する、gm−C方式が使われる。先にあげた通過帯域幅に可変特性の機能を持たせるためには、gmアンプに、広範囲に渡って変換利得を変化させ得る特性を持たせる必要がある。
gmアンプは、具体的には、バイポーラトランジスタ、MOSトランジスタ等のアクティブ素子で構成されるが、実際の設計においては、プロセスバラツキに対応するために、 gm値を設計値に対して、-30%〜+30%の間で電気的に制御可能になっているものが多い。その範囲を超えて調整するためには、スイッチ回路を用いて切り替える方式が一般的である。
【０００３】
一例として、ソースデジェネレーションの手法により線型性を高めた広利得可変範囲を持つMOS型gmアンプを図２４に示す（例えば、非特許文献１参照）。図２４は、図２３に示すソースデジェネレーション型gmアンプを差動型に構成した回路である。図２３の回路において、電圧・電流変換を行うｎ型MOSトランジスタＱ２１のゲートに入力電圧信号Ｖｉｎを入力すると出力電流Ｉｏｕｔが得られる。図２４の回路は、図２３の正抵抗Ｒ２１を、正抵抗Ｒ２１、Ｒ２３、Ｒ２５（Ｒ２２、Ｒ２４、Ｒ２６）に分割し、対応する各分割点の差動対を、スイッチ回路ＳＷ１およびＳＷ２を介して接続した ものである。図２４において、Ｑ２１、Ｑ２２は、電圧・電流変換を行うｎ型MOSトランジスタである。
図２３に示す回路のGm値（=Iout/Vin）は、Ｑ２１の相互コンダクタンスをｇｍ0、抵抗Ｒ２１の抵抗値をＲとして下記の式（１）で与えられる。
【０００４】
【数１】
【０００５】
図２４において、スイッチ回路がすべてオフ状態の時、MOSトランジスタＱ２１（Ｑ２２）のソースとグランド間の抵抗値は、Ｒ２１、Ｒ２３、Ｒ２５（Ｒ２２、Ｒ２４、Ｒ２６）までの抵抗値の総和で表される。一方、スイッチ回路ＳＷ１がオン状態の時、この回路が差動回路であることを考慮すると、ＳＷ１を含むノードが交流的に接地されたことに等しくなる。このため、MOSトランジスタＱ２１（Ｑ２２）のソースとグランド間には、交流的には抵抗Ｒ２１（Ｒ２２）のみが接続されていることに等しくなる。すなわち、式 (1)のRは、スイッチ回路ＳＷ１、ＳＷ２がオフ状態の時、RＲ２１+RＲ２３+RＲ２５（RＲ２２+RＲ２４+RＲ２６）となり、スイッチ回路ＳＷ１がオン状態の時にはRＲ２１（RＲ２２）となる。RＲ２１〜RＲ２６が全て等しく、gm0=1/RＲ２１のとき、式 (1)のGmは2倍可変である。この図２４の回路の特徴は、スイッチで切り替えてもバイアス電圧は、各ノードで変化しないため、式 (1)のgm0は一定値として扱うことができ、抵抗値の制御のみでGmを可変にできることである。
【０００６】
図２５は、第二の従来例を示した回路図である（例えば、非特許文献２参照）。図２５（ａ）は全体の構成を示す回路図、図２５（ｂ）は、（ａ）図中のプログラマブルカレントミラー回路の構成を示す回路図である。図２５において、Ｑ２３〜Ｑ２６はp型ＭＯＳトランジスタ、Ｑ２７〜Ｑ３６はｎ型ＭＯＳトランジスタ、ＣＳ１〜ＣＳ３は電流源、ＶＳは電圧源、ＳＷ３〜ＳＷ５はスイッチ回路である。この回路では、ｇｍアンプの出力電流の流れるMOSトランジスタＱ３１〜Ｑ３３を並列配置し、スイッチ回路ＳＷ３〜ＳＷ５を用いて稼動するMOSトランジスタを選択できる構成になっている。
MOSトランジスタＱ２３、Ｑ２４およびＱ２５、Ｑ２６のゲートに、差動の入力電圧信号Ｖｉｎ＋、Ｖｉｎ−が入力されると、この４つのMOSトランジスタを通して、２つのカレントミラー回路Ｇ１およびＧ２に、差動入力電圧に対応した差動成分を持った電流が流れ込む。Ｇ１およびＧ２では、差動成分をＳＷ３〜ＳＷ５を切り替えることにより、差動成分を所望の倍率に増幅して電流出力を取り出すことができる。
【０００７】
図示された状態では、カレントミラー回路Ｇ１およびＧ２は、スイッチ回路ＳＷ３、ＳＷ４が電源側にパスをもつことにより、トランジスタＱ３１、Ｑ３２が稼動状態となっている。この状態からGm値を下げるには、スイッチ回路ＳＷ４のパスを接地側に切り替えると、Ｑ３２が非稼動状態となってGm値が下がる。図示された状態からGm値を上げるには、スイッチ回路ＳＷ５のパスを電源側に切り替えると、Ｑ３３が稼動状態となってGm値が上がる。
この回路の特徴は、スイッチ回路の一端は、MOSトランジスタのゲートに接続されるため、スイッチ回路の寄生成分（抵抗・容量成分等）の影響が少なくなることである。また、並列させるMOSトランジスタの数を増やすほどGm値の可変幅を大きくすることができる。
【０００８】
【非特許文献１】
IEEE JSSC vol.35, no.4, pp.476-489, Apr. 2000
【非特許文献２】
IEEE JSSC vol.37, No.2, pp.125-136, Feb. 2002
【０００９】
【発明が解決しようとする課題】
上述した従来例では、gmアンプに広利得可変範囲を持たせるためには、スイッチ回路を用いる必要があったため、制御にデジタル回路を必要とし、回路構成が複雑となり、チップ面積の増大を招いていた。また、第一の従来例（図２４）の回路においては、電流がスイッチ回路を流れるために、スイッチ回路の寄生的なインピーダンスの影響が大きくなっていた。図２５の第二の従来例回路においても、広利得可変範囲を持たせるためには、多くの電流源として用いるMOSトランジスタを並列させなければならず、最小数のMOSトランジスタのみを稼動させる時には、その他の非稼動のMOSトランジスタの容量成分の影響が大きくなるという問題があった。そのため、このｇｍアンプを用いて通過帯域可変フィルタを形成する場合には、フィルタの構成が複雑となり、チップの大型化を招いていた。
【００１０】
本発明の課題は、上述した従来回路の問題点を解決することであって、その目的は、第１に、スイッチ回路を必要とせず、唯一つの制御端子に調整電圧を与えることにより利得を広範囲にわたって変化させることのできる利得可変電圧・電流変換回路を実現することであり、第２に、回路構造の簡易化を図り、チップ面積の低減を実現することであり、第３に、通過帯域可変幅の大きいフィルタを簡素な回路構成により実現できるようにして低チップ面積のマルチモード受信機を実現できるようにすることである。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、本発明によれば、入力電圧に対応した電流を出力する回路であって、電圧・電流変換を行う、入力端子と出力側端子と接地側端子とを有する能動素子と、前記能動素子の接地側にて該能動素子に直列に接続された、該能動素子の変換利得を制御する抵抗値可変の抵抗回路とを有し、前記抵抗回路は、１ないし複数の抵抗素子といずれかの抵抗素子と並列接続された負性抵抗素子とによって構成され、かつ、前記電圧・電流変換を行う能動素子と前記抵抗回路との接続節点には、該接続節点の電位を調整する電位調整手段が接続されていることを特徴とする利得可変電圧・電流変換回路、が提供される。
また、上記の目的を達成するため、本発明によれば、入力電圧に対応した電流を出力する回路であって、電圧・電流変換を行う、入力端子と出力側端子と接地側端子とを有する能動素子と、前記能動素子の接地側にて該能動素子に直列に接続された、該能動素子の変換利得を制御する抵抗値可変の抵抗回路とを有し、前記抵抗回路は、第１の抵抗素子と、該第１の抵抗素子と並列接続された、負性抵抗素子と第２の抵抗素子との直列回路とによって構成され、かつ、前記電圧・電流変換を行う能動素子と前記抵抗回路との接続節点には、該接続節点の電位を調整する電位調整手段が接続されていることを特徴とする利得可変電圧・電流変換回路、が提供される。
【００１２】
また、上記の目的を達成するため、本発明によれば、上記のように構成された利得可変電圧・電流変換回路と容量素子との組み合わせ回路を含むフィルタ回路であって、前記可変利得電圧・電流変換回路の利得を変化させることにより通過帯域を調整することが可能なフィルタ回路、が提供される。
【００１３】
(作用)
本発明によれば、電圧・電流変換を行う能動素子と直列に負性抵抗素子を含む抵抗値可変の抵抗回路が接続される。そして、抵抗回路においては、負性抵抗素子または正抵抗素子の抵抗値を変化させることができるように構成することにより、その抵抗値を大幅に変化させることが可能になる。よって、能動素子の電圧・電流変換利得の可変範囲を大きく確保することが可能になる。負性抵抗素子や正抵抗素子は、ＭＯＳトランジスタやバイポーラトランジスタによって構成することが可能であり、単一の制御信号によって抵抗値制御が可能であるため、スイッチ回路を使用する必要がなく、利得可変電圧・電流変換回路を少ない回路素子数でコンパクトに形成することが可能になる。したがって、このように構成された利得可変電圧・電流変換回路と容量素子とを組み合わせることにより、通過帯域可変幅の大きいフィルタを簡素な回路構成により実現することが可能になる。
【００１４】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
図１（ａ）は、本発明の第１の実施の形態を示す回路図であり、図１（ｂ）はその動作説明図である。本実施の形態では、電圧・電流変換を行う能動素子としてｎ型ＭＯＳトランジスタＱ０が用いられ、この能動素子に直列に接続される抵抗回路が、負性抵抗ＮＲと正抵抗Ｒ０とを並列に配置した回路になっている。
図１（ａ）におけるｇｍアンプの動作原理を以下に示す。Ｇｍ値（＝Iout/Vout）は、式（１）のRに、1/(1/R0-1/RＮＲ)を代入したものになり、下の式（２）で表される。
【００１５】
【数２】
図１（ｂ）は、式（２）においてRＮＲを変化させたときのGm値の変化を示すグラフである。図１（ｂ）において太線で示すように、RＮＲを、R0〜無限大まで変化させることにより、Gm値を0から式(1)で示した値まで変化させることができる。すなわち、Gmは無限大の割合で変化させることができる。また、図１（ｂ）から分かるように、RＮＲを、R0/ (1+ gm０R0)〜R0と変化させることにより、Gm値をマイナス無限大から0まで変化させることができ、更にはRＮＲを、０〜R0/(1+gm０R0)と変化させることにより、Gm値をgm０/２ から無限大まで変化させることができ（R0=1/gm0として）、それぞれGmを無限大の割合で変化させることができる。但し、RＮＲをR0/ (1+ gm０R0)〜R0と変化させる場合は、Gmが負値となり他の場合と出力電流Ioutの向きが逆になる。このように、本願発明は、Gm値が負となる場合も包含している。而して、本願発明においては、RＮＲは、必ずしも高範囲に変化させる必要はなく必要なGm値の可変範囲に応じてその可変範囲を選定すればよい。例えばRＮＲをR0〜無限大の範囲内の有限の範囲内に選定することができる。
【００１６】
図２（ａ）は、本発明の第１参考形態を示す回路図あり、図２（ｂ）はその動作説明図である。本参考形態でも、電圧・電流変換を行う能動素子としてｎ型ＭＯＳトランジスタＱ０が用いられ、この能動素子に直列に接続される抵抗回路が、負性抵抗ＮＲと正抵抗Ｒ０とを直列に接続した回路になっている。
図２（ａ）に示す第１参考形態おいては、Gmは、式（１）のRにR0- RＮＲを代入することによって得られ、式（３）に示すようになる。
【００１７】
【数３】
【００１８】
図３（ａ）は、本発明の第２の実施の形態を示す回路図あり、図３（ｂ）はその動作説明図である。本実施の形態でも、電圧・電流変換を行う能動素子としてｎ型ＭＯＳトランジスタＱ０が用いられ、この能動素子に直列に接続される抵抗回路は、正抵抗Ｒ０と、負性抵抗ＮＲと正抵抗Ｒ００との直列接続回路とを並列に配置した回路により構成されている。
第２の実施の形態おいては、Gmは、式（１）のRに1/R0-1/(RＮＲ-R00)を代入することによって得られ、式（4）に示すようになる。但し、R00は、正抵抗Ｒ００の抵抗値である。
【００１９】
【数４】
【００２０】
図４（ａ）は、本発明の第３の実施の形態を示す回路図あり、図４（ｂ）はその動作説明図である。本実施の形態でも、電圧・電流変換を行う能動素子としてｎ型ＭＯＳトランジスタＱ０が用いられ、この能動素子に直列に接続される抵抗回路は、正抵抗Ｒ００と、負性抵抗ＮＲと正抵抗Ｒ０との並列回路とを直列に接続した回路になっている。
本実施の形態におけるＧｍ値は、式（１）のRに、R00+1/(1/R0-1/RＮＲ)を代入したものになり、下の式（5）で表される。
【００２１】
【数５】
【００２２】
図５（ａ）は、本発明の第２参考形態を示す回路図あり、図５（ｂ）はその動作説明図である。本参考形態でも、電圧・電流変換を行う能動素子としてｎ型ＭＯＳトランジスタＱ０が用いられ、この能動素子に直列に接続される抵抗回路は、負性抵抗ＮＲのみにより構成されている。
本参考形態では、Gmは、式（１）のRに− RＮＲを代入することでえられ、式（６）のようになる。
【００２３】
【数６】
なお、第２ないし第３の実施の形態、第１、第２参考形態においても、各図（ｂ）の細線範囲においてRＮＲを変化させることもできる。
【００２４】
以上の実施の形態では、電圧・電流変換を行う能動素子としてｎ型ＭＯＳトランジスタを用いていたがこれに代えバイポーラトランジスタ、ＭＥＳ型ＦＥＴなど任意の能動素子を用いることができる。また、この種の能動素子２個を差動動作できるように交差接続して、相補の入力電圧を入力し相補の出力電流を得るようにすることができる。また、上記の実施の形態では、負性抵抗ＮＲが可変抵抗であるものとして説明したが、逆に負性抵抗を固定抵抗とし正抵抗Ｒ０、Ｒ００を可変抵抗とすることもできる。例えば、図１に示す回路において、Ｒ０を可変抵抗とした場合には、式（２）から、R0を、RＮＲ〜無限大まで変化させることにより、Gm値を0から無限大まで変化させることができ(RＮＲ=1/gm0として)、Gmは無限大の割合で変化させることができる。これらの負または正の可変抵抗器は、ＭＯＳトランジスタなどの能動素子を用いて実現することができる。
【００２５】
【実施例】
次に、本発明の具体的な実施例について図面を参照して詳細に説明する。
（第１の実施例）
図６は、本発明の第１の実施例を示す回路図である。同図において、Ｑ１、Ｑ２は、電圧・電流変換を行う能動素子として、入力電圧信号Vin+、Vin −を受け、出力電流Iout+−Iout −を出力する同サイズのn型MOSトランジスタであり、Ｒ１、Ｒ２は同じ抵抗値を持つ正抵抗、Ｑ３、Ｑ４は負性抵抗の動作をする同サイズのn型MOSトランジスタ、ＶＶは可変電圧源である。
ソース接地型MOSトランジスタ回路においては、ソースを接地端子、ドレインを出力端子、ゲートを制御端子に対応づけることができ、Ｒ１、Ｒ２、Ｑ３、Ｑ４はすべて、Ｑ１、Ｑ２のソース側すなわち、接地端子側に接続された構成になっている。
このgmアンプ回路の動作原理を以下に示す。先に図１で説明した負性抵抗NRがQ3で置き換えられた構成であるので、RＮＲ=1/gmQ3に相当し、図６の回路のGm値 (=(Iout+−Iout −)/(Vin+−Vin −))は、式 (1)のRに、1/(1/RＲ１−gmＱ３)を代入したものになり、下の式（７）で表される。
【００２６】
【数７】
上記の式（７）から、gmＱ３を、1/RＲ１〜0と変化させることにより、Gm値を0から式(1)で示した値まで変化させることができる。すなわち、Gmは無限大の割合で変化させることができる。
【００２７】
gmＱ３の制御は、gm値はゲート・ソース間電圧Vgsに比例して変化することを用いる。すなわち、Ｑ３およびＱ４のゲート・ソース間の電圧Vgsを、Ｑ３およびＱ４のソース端に接続された可変電圧源ＶＶの電圧値で制御する。可変電圧源ＶＶの電圧が最小の値の時に、gmＱ３の最大値が1/RＲ１となるようにMOSトランジスタＱ３、Ｑ４を設計しておけば、ＶＶの電圧をＱ３およびＱ４のドレイン電位まであげた時、gmＱ３は０となるので、Gm値は0からgm0/(1+RＲ１・gm0)まで可変で、無限大の割合で変化させることができる。
図７は、可変電圧源ＶＶの具体的回路例を示す回路図である。図中、図６の回路において負性抵抗素子として機能するMOSトランジスタＱ３およびＱ４も示されている。Ｑ５は、電圧源として機能するn型MOSトランジスタであり、ＯＡはオペアンプである。Ｑ５のドレイン電位をＯＡの＋入力端子に接続し、ＯＡの出力端をＱ５のゲートに接続することにより、ＯＡの−入力端子に入力される電位をＱ５のドレイン電位、すなわち、Ｑ３およびＱ４のソース電位に与えることができる。また、Ｑ３およびＱ４は差動で動作するため、Ｑ５のドレインに流れる電流の交流成分は0である。このため、オペアンプは、高周波領域での動作は、特に要求されることはなく、従って、図７に示した回路は安定な電圧源として機能することができる。
【００２８】
（第２の実施例）
図８は、本発明の第２の実施例を示す回路図である。同図において、図６と同一の部分には、同一の参照符号が付されている。図８において、Ｑ６、Ｑ７は、ｐ型ＭＯＳトランジスタ、１は、トランジスタＱ６、Ｑ７のゲートにバイアス電位を与えるバイアス回路である。
図６の回路においては、可変電圧源ＶＶの電圧値を変化させると、トランジスタＱ３、Ｑ４のドレインに流れ込む直流電流が変化し、トランジスタＱ１、Ｑ２のソース電位も変化する。gm値はVgsに比例して変化するため、式（7）に用いたgm0は一定ではなく、電圧源ＶＶの電圧値に従って変化してしまう。このことは、gmアンプ回路そのものの設計を複雑にする。また、電圧値によっては、各MOSトランジスタが不飽和領域で動作する可能性がある。本実施例においては、p型MOSトランジスタＱ６およびＱ７をＱ１およびＱ２のソース端に接続し、そのゲートに、バイアス回路１で生成した可変電圧源ＶＶの電圧値に対応したバイアス電圧を付加して、変動した直流電流を補うことでトランジスタＱ１およびＱ２のソースの直流電位は、電圧源ＶＶの電圧値に依存しない一定値となり、gm０も一定値とすることができる。
【００２９】
図９にバイアス回路１を含んだ回路例を示す。図９のＱ１′、Ｑ３′、Ｒ１′、ＶＶ′は、図８のＱ１、Ｑ３、Ｒ１、ＶＶに対応した素子であり、Ｑ３′のドレイン-ソース間に流れる電流値は、Ｑ３のそれと同一である。Ｑ１′のゲートには電圧値が（Vin+−Vin −）/2の定電圧源ＶＳが接続される。ゲート-ドレイン間を短絡したｐ型MOSトランジスタＱ８のソースをＱ３′のドレイン端に接続し、そのゲート電位を、ｎ型MOSトランジスタＱ６およびＱ７のゲートに与えるバイアス電圧とする。
図９に示す回路において、ＶＶの電圧値が変化するとＱ３、Ｑ４に流れる電流が変化する。このとき、ＶＶ′の電圧値も変化するためＱ３、Ｑ４の電流変化分はＱ３′の電流変化分に、したがってＱ８の電流変化分に反映される。Ｑ８とＱ６、Ｑ７とはカレントミラーを構成していることにより、Ｑ３、Ｑ４の電流変化分はＱ６、Ｑ７を介してＱ３、Ｑ４に与えられることになる。したがって、ＶＶを変化させてもＱ１、Ｑ２に流れる電流を変化させないようにすることができ、Ｑ１、Ｑ２のソース電位を一定に保持することが可能になり、gm０値を一定化とすることができる。
【００３０】
（第３の実施例）
図１０は、本発明の第３の実施例を示す回路図である。同図において、図６と同一の部分には、同一の参照符号が付されている。図１０において、Ｒ３、Ｒ４は、正抵抗である。
図６に示した第１の実施例においては、負性抵抗素子であるＱ３およびＱ４のドレインは、それぞれＱ１のソースと抵抗Ｒ１との節点およびＱ２のソースと抵抗Ｒ２との節点に接続されるが、本実施例においては、負性抵抗素子であるＱ３およびＱ４のドレインは、抵抗間の節点Ｎ１およびＮ２に接続された構成になっている。Gm値は、式 (１のRに、RＲ３+1/(1/RＲ１−gmＱ３)を代入した値となる。すなわち、図６の回路に対して、抵抗の値として、RＲ３が加算されたものになる。本構成においては、第１の実施例と同等の効果が得られるが、Ｑ１のソースと負性抵抗の間に抵抗Ｒ３が入ることで、Ｑ３、Ｑ４の非線形性が緩和され、全体として、より線形動作に近くなるgmアンプが得られる。
【００３１】
（第４の実施例）
図１１は、本発明の第４の実施例を示す回路図である。同図において、図６と同一の部分には、同一の参照符号が付されている。第１の実施例と異なる点は、負性抵抗素子としてのn型MOSトランジスタＱ３およびＱ４に代えて、p型MOSトランジスタＱ９およびＱ１０が接続されていることである。
【００３２】
（第５の実施例）
図１２は、本発明の第５の実施例を示す回路図である。同図において、図６と同等の部分には、同一の参照符号が付されている。図６の回路が差動型回路であったのに対し、図１２に示す本実施例回路はシングルエンドタイプのgmアンプである。n型MOSトランジスタＱ１は、入力電圧信号Ｖｉｎを受け、出力電流Ｉoutを出力するn型MOSトランジスタであり、そのソース端に正抵抗Ｒ１が接続されている。負性抵抗素子であるn型MOSトランジスタＱ３のゲートには、そのドレイン端の電圧信号を位相反転回路ＩＮＶによって反転された位相反転信号が入力される。位相反転回路ＩＮＶの回路例を図１３に示す。p型MOSトランジスタＱ１１と、n型MOSトランジスタＱ１２でインバータを構成し、p型MOSトランジスタＱ１３と、n型MOSトランジスタＱ１４で入出力端を短絡したインバータ型の負荷を形成する。この２つのインバータは、論理閾値電圧がＲ１とＱ３のドレイン端との節点のDCバイアス値と等しくなるように設計する必要がある。Ｑ３の負性抵抗値は、可変電圧源ＶＶの電圧値を制御して、ｎ型ＭＯＳトランジスタＱ３のソース−ゲート間電圧を変化させてその負性抵抗値を制御する。
【００３３】
(第６の実施例)
図１４は、本発明の第６の実施例を示す回路図である。同図において、図６と同等の部分には、同一の参照符号が付されている。本実施例においては、第１の実施例において用いられていた可変電圧源ＶＶが除去され、正抵抗Ｒ１、Ｒ２に代えて正抵抗値の可変抵抗Ｒ５、Ｒ６が接続されている。第１の実施例では、負性抵抗を制御することでgmアンプの利得可変を行っていたが、本実施例では、正抵抗を制御して同様の効果を得る。可変正抵抗を実現する回路例を図１５に示す。同図において、Ｒ７は正抵抗、Ｑ１５はn型MOSトランジスタである。Ｑ１５は、抵抗体として用いるために、Vgs＞Vds+Vth(Vgsは、ゲート・ソース間電圧、Vdsはドレイン・ソース間電圧、VthはMOSトランジスタＱ１５の閾値)となる非飽和領域で用いる。抵抗値は、ゲートに与えるバイアス電圧で制御する。
【００３４】
図１６は、可変抵抗を実現する別の回路例である。ゲート・ドレイン間を短絡したn型MOSトランジスタＱ１６のソースに、可変電圧源ＶＶを接続した構成になっている。正抵抗の値は、可変電圧源ＶＶの電圧値を制御して、トランジスタＱ１６のゲート−ソース間電圧を変化させることで制御する。
図１４に示す本実施例の回路において、トランジスタＱ３、Ｑ４のソースと接地間に、固定電圧の電圧源を挿入してもよい。
【００３５】
（第１の参考例）
図１７は、本発明の第１の参考例を示す回路図である。同図において、図６と同一の部分には、同一の参照符号が付されている。図１７に示す本参考例においては、第１の実施例から正抵抗Ｒ１、Ｒ２が除去されている。本参考例のＧｍ値は、式（２）において、ＲＲ１を無限大とすることにより得られる。本参考例によれば、可変電圧源ＶＶの僅かな電圧変化により大きくＧｍ値を変化させることができる。
【００３６】
（第２の参考例）
図１８は、本発明の第２の参考例を示す回路図である。同図において、図１０と同一の部分には、同一の参照符号が付されている。図１８に示す本参考例においては、図１０に示される第３の実施例から正抵抗Ｒ１、Ｒ２が除去されている。本参考例のGm値は、式 (１)のRに、RＲ３−1/ gmＱ３を代入した値となる。
【００３７】
（第７の実施例）
図１９は、本発明の第７の実施例を示す回路図である。図６の回路図のn型MOSトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４をそれぞれｎｐｎ型バイポーラトランジスタＢ１、Ｂ２、Ｂ３、Ｂ４に置き換えた構成になっている。
バイポーラトランジスタの電圧・電流変換利得をgmと定義することで、図６に示した第１の実施例と同様に式（７）に従った動作が成立する〔但し、式（７）中のｇｍＱ３はバイポーラトランジスタｂ３のｇｍ値であるｇｍＢ３に置き換えられる。〕。
【００３８】
（第８の実施例）
図２０は、本発明の第８の実施例を示す回路図である。図１の負性抵抗NRとして、トンネルダイオードＴＤを用いた構成となっている。トンネルダイオードＴＤの接地側に可変源電圧VVを接続して、バイアスを制御することで、負性抵抗値を制御できる構成となっている。
【００３９】
（第９の実施例）
図２１（ａ）は、本発明の第９の実施例を示す回路図であり、図２１（ｂ）は（ａ）図の利得可変電圧・電流変換回路の回路図である。利得可変電圧・電流変換回路として図６に示した第１の実施例の回路を用いこれと容量素子Ｃ１、Ｃ２とで構成した、広帯域幅可変2次ローパスフィルタ回路である。
このフィルタ回路の伝達関数を式（８）に示す。
【００４０】
【数８】
【００４１】
【数９】
【００４２】
以上好ましい実施の形態、実施例について説明したが、本発明はこれら実施の形態、実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、実施例では正抵抗素子と負性抵抗素子とのいずれか一方を可変抵抗器としていたが両方を可変抵抗器としてもよい。
【００４３】
【発明の効果】
以上説明したように、本発明の利得可変電圧・電流変換回路は、電圧・電流変換能動素子と直列に負性抵抗素子を含む可変抵抗回路を接続したものであるので、スイッチ回路を用いることなく、唯一つの制御端子に調整電圧を加えることで利得を広く変化させることのできる利得可変電圧・電流変換回路を実現できる。また、本発明によれば、少ない素子数の簡素な回路で利得を変化させることができ、チップサイズの縮小が可能となり小型な利得可変電圧・電流変換回路を安価に提供することが可能になる。この回路により、複数の通信方式に対応したマルチモード対応チャネル選択フィルタを低チップ面積で実現でき、低チップ面積のマルチモード受信機の実現に大きく貢献することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態を示す回路図とその動作説明図である。
【図２】 本発明の第１参考形態を示す回路図とその動作説明図である。
【図３】 本発明の第２の実施の形態を示す回路図とその動作説明図である。
【図４】 本発明の第３の実施の形態を示す回路図とその動作説明図である。
【図５】 本発明の第２参考形態を示す回路図とその動作説明図である。
【図６】 本発明の第１の実施例を示す回路図である。
【図７】 図６における可変電圧源の具体例を示す回路図である。
【図８】 本発明の第２の実施例を示す回路図である。
【図９】 図８に示す回路をより具体的に示す回路図ある。
【図１０】 本発明の第３の実施例を示す回路図である。
【図１１】 本発明の第４の実施例を示す回路図である。
【図１２】 本発明の第５の実施例を示す回路図である。
【図１３】 図１２における位相反転回路の具体例を示す回路図である。
【図１４】 本発明の第６の実施例を示す回路図である。
【図１５】 図１４における可変正抵抗の第１の具体例を示す回路図である。
【図１６】 図１４における可変正抵抗の第２の具体例を示す回路図である。
【図１７】 本発明の第１の参考例を示す回路図である。
【図１８】 本発明の第２の参考例を示す回路図である。
【図１９】 本発明の第７の実施例を示す回路図である。
【図２０】 本発明の第８の実施例を示す回路図である。
【図２１】 本発明の第９の実施例を示す回路図である。
【図２２】 本発明の第９の実施例の動作説明図である。
【図２３】 ソースデジェネレーション型gmアンプの回路図である。
【図２４】 利得可変gmアンプの第１の従来例の回路図である。
【図２５】 利得可変gmアンプの第２の従来例の回路図である。
【符号の説明】
１…バイアス回路、 Ｂ１、Ｂ２、Ｂ３、Ｂ４…ｎｐｎ型バイポーラトランジスタ、 ＣＳ１、ＣＳ２、ＣＳ３…電流源、 ＩＮＶ…位相反転回路、 ＯＡ…オペアンプ、 Ｑ０、Ｑ１、Ｑ１′、Ｑ２、Ｑ３、Ｑ３′、Ｑ４、Ｑ５、Ｑ１２、Ｑ１４、Ｑ１５、Ｑ１６、Ｑ２１、Ｑ２２、Ｑ２７、Ｑ２８、Ｑ２９、Ｑ３０、Ｑ３１、Ｑ３２、Ｑ３３、Ｑ３４、Ｑ３５、Ｑ３６…n型MOSトランジスタ、 Ｑ６、Ｑ７、Ｑ８、Ｑ９、Ｑ１０、Ｑ１１、Ｑ１３、Ｑ２３、Ｑ２４、Ｑ２５、Ｑ２６…p型MOSトランジスタ、 Ｒ０、Ｒ００、Ｒ１、Ｒ１′、Ｒ２、Ｒ３、Ｒ４、Ｒ７、Ｒ２１、Ｒ２７…正抵抗、 Ｒ５、Ｒ６…可変抵抗、 ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５…スイッチ回路、 ＶＳ…電圧源、 ＶＶ、ＶＶ′…可変電圧源、 ＴＤ…トンネルダイオード、 Ｂ１、Ｂ２、Ｂ３、Ｂ４…ｎｐｎ型バイポーラトランジスタ
Claims (17)
- 入力電圧に対応した電流を出力する回路であって、電圧・電流変換を行う、入力端子と出力側端子と接地側端子とを有する能動素子と、前記能動素子の接地側にて該能動素子に直列に接続された、該能動素子の変換利得を制御する抵抗値可変の抵抗回路とを有し、前記抵抗回路は、１ないし複数の抵抗素子といずれかの抵抗素子と並列接続された負性抵抗素子とによって構成され、かつ、前記電圧・電流変換を行う能動素子と前記抵抗回路との接続節点には、該接続節点の電位を調整する電位調整手段が接続されていることを特徴とする利得可変電圧・電流変換回路。
- 互いに相補の入力電圧に対応した相補の電流を出力する回路であって、電圧・電流変換を行う、それぞれが入力端子と出力側端子と接地側端子とを有する差動動作する一対の能動素子と、各能動素子の接地側にて該能動素子に直列に接続された、それぞれの能動素子の変換利得を制御する、抵抗値可変の一対の抵抗回路とを有し、前記抵抗回路は、１ないし複数の抵抗素子といずれかの抵抗素子と並列接続された負性抵抗素子とによって構成され、かつ、前記電圧・電流変換を行う能動素子と前記抵抗回路との接続節点には、該接続節点の電位を調整する電位調整手段が接続されていることを特徴とする利得可変電圧・電流変換回路。
- 入力電圧に対応した電流を出力する回路であって、電圧・電流変換を行う、入力端子と出力側端子と接地側端子とを有する能動素子と、前記能動素子の接地側にて該能動素子に直列に接続された、該能動素子の変換利得を制御する抵抗値可変の抵抗回路とを有し、前記抵抗回路は、第１の抵抗素子と、該第１の抵抗素子と並列接続された、負性抵抗素子と第２の抵抗素子との直列回路とによって構成され、かつ、前記電圧・電流変換を行う能動素子と前記抵抗回路との接続節点には、該接続節点の電位を調整する電位調整手段が接続されていることを特徴とする利得可変電圧・電流変換回路。
- 互いに相補の入力電圧に対応した相補の電流を出力する回路であって、電圧・電流変換を行う、それぞれが入力端子と出力側端子と接地側端子とを有する差動動作する一対の能動素子と、各能動素子の接地側にて該能動素子に直列に接続された、それぞれの能動素子の変換利得を制御する、抵抗値可変の一対の抵抗回路とを有し、前記抵抗回路は、第１の抵抗素子と、該第１の抵抗素子と並列接続された、負性抵抗素子と第２の抵抗素子との直列回路とによって構成され、かつ、前記電圧・電流変換を行う能動素子と前記抵抗回路との接続節点には、該接続節点の電位を調整する電位調整手段が接続されていることを特徴とする利得可変電圧・電流変換回路。
- 対をなす前記負性抵抗素子は、入力端子と出力端子と接地側端子とを有する一対の第２能動素子であって、一方の第２能動素子の入力端子は他方の第２能動素子の出力端子に接続され、それらの二つの接続点は、それぞれ前記能動素子と前記抵抗回路との節点若しくは前記抵抗回路内の任意の節点に接続され、接地側端子同士が互いに接続された一対の第２能動素子で実現されることを特徴とする請求項２記載の利得可変電圧・電流変換回路。
- 前記負性抵抗素子は、電界効果トランジスタまたはバイポーラトランジスタにより構成されることを特徴とする請求項１から５のいずれかに記載の利得可変電圧・電流変換回路。
- 負性抵抗素子として動作する電界効果トランジスタまたはバイポーラトランジスタのソース電位またはエミッタ電位を制御することにより負性抵抗素子の抵抗値を制御することを特徴とする請求項６に記載の利得可変電圧・電流変換回路。
- 負性抵抗素子として動作するトランジスタのソースまたはエミッタと基準電位点間には電圧発生回路が接続され、該電圧発生回路の発生する電圧を制御することにより負性抵抗素子の抵抗値を制御することを特徴とする請求項７に記載の利得可変電圧・電流変換回路。
- 前記電圧発生回路は、第１入力端子に電位制御信号が入力されるオペアンプと、該オペアンプの出力端子に入力端子が接続されその出力端子が前記オペアンプの第２入力端子に接続された能動素子とにより構成されていることを特徴とする請求項８に記載の利得可変電圧・電流変換回路。
- 負性抵抗素子が、差動動作する一対の電界効果トランジスタまたはバイポーラトランジスタにより実現されているとき、対をなすトランジスタのソース同士またはエミッタ同士は互いに接続されていることを特徴とする請求項７に記載の利得可変電圧・電流変換回路。
- 前記電位調整手段が、基準電位と前記接続節点間に接続された、入力端子にバイアス信号が入力される能動素子によって構成されていることを特徴とする請求項１から１０のいずれかに記載の利得可変電圧・電流変換回路。
- 前記電位調整手段による電位調整が、前記負性抵抗素子の抵抗値可変動作に伴って生じる前記接続節点の電位変動を補償するものであることを特徴とする請求項１から１１のいずれかに記載の利得可変電圧・電流変換回路。
- 前記抵抗回路には、正抵抗値の可変抵抗器が含まれていることを特徴とする請求項１から１２のいずれかに記載の利得可変電圧・電流変換回路。
- 前記可変抵抗器が能動素子によって形成されていることを特徴とする請求項１３に記載の利得可変電圧・電流変換回路。
- 前記電圧・電流変換を行う能動素子が電界効果トランジスタまたはバイポーラトランジスタによって構成されていることを特徴とする請求項１から１４のいずれかに記載の利得可変電圧・電流変換回路。
- 前記電圧・電流変換を行う能動素子と前記負性抵抗素子を構成する能動素子とが導電型の異なる同種のトランジスタによって構成されていることを特徴とする請求項１から１５のいずれかに記載の利得可変電圧・電流変換回路。
- 請求項１〜１６のいずれかに記載された利得可変電圧・電流変換回路と容量素子との組み合わせ回路を含むフィルタ回路であって、前記可変利得電圧・電流変換回路の利得を変化させることにより通過帯域を調整することが可能なフィルタ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003010533A JP4045959B2 (ja) | 2003-01-20 | 2003-01-20 | 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 |
| US10/542,576 US20060183449A1 (en) | 2003-01-20 | 2004-01-16 | Gain variable voltage/current conversion circuit and filter circuit using the same |
| PCT/JP2004/000337 WO2004077666A1 (ja) | 2003-01-20 | 2004-01-16 | 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 |
| CN2004800024960A CN1739236B (zh) | 2003-01-20 | 2004-01-16 | 增益可变电压·电流变换电路与使用其的滤波电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003010533A JP4045959B2 (ja) | 2003-01-20 | 2003-01-20 | 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004266316A JP2004266316A (ja) | 2004-09-24 |
| JP4045959B2 true JP4045959B2 (ja) | 2008-02-13 |
Family
ID=32923191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003010533A Expired - Fee Related JP4045959B2 (ja) | 2003-01-20 | 2003-01-20 | 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060183449A1 (ja) |
| JP (1) | JP4045959B2 (ja) |
| CN (1) | CN1739236B (ja) |
| WO (1) | WO2004077666A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1890876B (zh) * | 2003-12-04 | 2010-11-10 | 日本电气株式会社 | 具有电流补偿电路的可变增益电压/电流转换器电路 |
| JP4667781B2 (ja) * | 2004-07-21 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 電流源回路及び差動増幅器 |
| CN100399224C (zh) * | 2005-06-21 | 2008-07-02 | 电子科技大学 | 一种具有极高输出阻抗的电流源 |
| JP4952713B2 (ja) | 2006-03-20 | 2012-06-13 | 富士通株式会社 | アナログ回路 |
| JP2009033323A (ja) | 2007-07-25 | 2009-02-12 | Fujitsu Microelectronics Ltd | カットオフ周波数調整方法、ＧｍＣフィルタ回路及び半導体装置 |
| US8098101B2 (en) * | 2008-07-08 | 2012-01-17 | Qualcomm, Incorporated | Method of achieving high selectivity in receiver RF front-ends |
| EP2893637A4 (en) * | 2012-09-03 | 2016-05-18 | Tensorcom Inc | METHOD AND APPARATUS FOR ACTIVE NEGATIVE CAPACITOR CIRCUIT |
| US9124279B2 (en) | 2012-09-03 | 2015-09-01 | Tensorcom, Inc. | Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators |
| JP6240634B2 (ja) * | 2015-04-20 | 2017-11-29 | 日本カーネルシステム株式会社 | バイパスダイオードの故障検査装置 |
| JP6185032B2 (ja) * | 2015-09-30 | 2017-08-23 | シャープ株式会社 | 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置 |
| CN112088488B (zh) * | 2018-05-10 | 2024-07-26 | 索尼半导体解决方案公司 | 放大器电路 |
| JP7283063B2 (ja) | 2018-12-03 | 2023-05-30 | 住友電気工業株式会社 | 増幅回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50121643U (ja) * | 1974-03-20 | 1975-10-04 | ||
| JPH01233813A (ja) * | 1988-03-14 | 1989-09-19 | Toshiba Corp | 可変利得増幅器 |
| JPH06101671B2 (ja) * | 1989-09-27 | 1994-12-12 | 株式会社東芝 | 電圧比較回路 |
| JPH06342561A (ja) * | 1993-06-01 | 1994-12-13 | Hitachi Ltd | イコライザフィルタ及び磁気ディスクシステム |
| CN1179033A (zh) * | 1996-10-04 | 1998-04-15 | 哈里公司 | 增益控制电路和方法 |
| US5952883A (en) * | 1996-10-25 | 1999-09-14 | Nec Corporation | Circuit arrangement for amplifying an electrical signal converted from an optical signal |
| JPH10242770A (ja) * | 1997-02-28 | 1998-09-11 | Akita Denshi Kk | 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機 |
| JP2990147B2 (ja) * | 1998-02-20 | 1999-12-13 | 日本電気アイシーマイコンシステム株式会社 | 利得可変増幅回路 |
| JP4086371B2 (ja) * | 1998-08-18 | 2008-05-14 | 富士通株式会社 | 半導体増幅回路 |
| US6100758A (en) * | 1998-12-09 | 2000-08-08 | Ericsson Inc. | Low noise resistively matched amplifier |
| DE10044452A1 (de) * | 2000-09-08 | 2002-04-04 | Infineon Technologies Ag | Verstärkerschaltung |
-
2003
- 2003-01-20 JP JP2003010533A patent/JP4045959B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-16 US US10/542,576 patent/US20060183449A1/en not_active Abandoned
- 2004-01-16 WO PCT/JP2004/000337 patent/WO2004077666A1/ja active Application Filing
- 2004-01-16 CN CN2004800024960A patent/CN1739236B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004077666A1 (ja) | 2004-09-10 |
| CN1739236A (zh) | 2006-02-22 |
| CN1739236B (zh) | 2010-05-05 |
| US20060183449A1 (en) | 2006-08-17 |
| JP2004266316A (ja) | 2004-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3318725B2 (ja) | アナログフィルタ回路 | |
| JP2656714B2 (ja) | 全差動増幅器 | |
| JP4045959B2 (ja) | 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 | |
| JPH0779121A (ja) | 広い同調範囲の演算トランスコンダクタンス増幅器 | |
| EP1168603A1 (en) | Switched-capacitor, fully-differential operational amplifier with high switching frequency | |
| JP2000341089A (ja) | フィルタ回路 | |
| WO2018204172A1 (en) | Methods of adjusting gain error in instrumentation amplifiers | |
| US6583652B1 (en) | Highly linear programmable transconductor with large input-signal range | |
| JPH0834395B2 (ja) | スイッチ付き増幅回路 | |
| US7061309B2 (en) | Transconductance-adjusting circuit | |
| US5825250A (en) | Operational amplifier having an adjustable frequency compensation | |
| KR100891221B1 (ko) | 가변이득 증폭기 및 필터회로 | |
| KR19980070499A (ko) | 차동회로를 포함하는 전자회로 | |
| US6538513B2 (en) | Common mode output current control circuit and method | |
| JP2001292051A (ja) | トランスコンダクタおよびフィルタ回路 | |
| US7123082B2 (en) | Variable time constant circuit and filter circuit using the same | |
| JP4682419B2 (ja) | 可変利得増幅回路 | |
| JP4400746B2 (ja) | 電圧・電流変換を行う能動素子に流れる直流電流の変化分を補償する電流補償回路を有する利得可変電圧・電流変換回路 | |
| JP2015216691A (ja) | 電圧可変利得増幅回路及び差動入力電圧の増幅方法 | |
| JPH07142941A (ja) | 増幅器出力段 | |
| EP0696846B1 (en) | High-pass filter structure with programmable zeros | |
| JP3859572B2 (ja) | 可変ゲインアンプおよびフィルタ回路 | |
| JP4141433B2 (ja) | 差動増幅回路 | |
| JP4572481B2 (ja) | トランスコンダクタ回路 | |
| USRE30173E (en) | Current mirror amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4045959 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |