JP4045718B2 - Resin-sealed semiconductor device and manufacturing method thereof - Google Patents
Resin-sealed semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4045718B2 JP4045718B2 JP2000152409A JP2000152409A JP4045718B2 JP 4045718 B2 JP4045718 B2 JP 4045718B2 JP 2000152409 A JP2000152409 A JP 2000152409A JP 2000152409 A JP2000152409 A JP 2000152409A JP 4045718 B2 JP4045718 B2 JP 4045718B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- frame
- resin
- semiconductor device
- land structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、従来のビーム状のリードを備えたリードフレームに代えて、外部端子となるランド体を半切断状態で備えたフレームであるターミナルランドフレームを用いた樹脂封止型半導体装置およびその製造方法に関するもので、特に基板実装強度を向上させることができる樹脂封止型半導体装置と、それを効率よく製造できる樹脂封止型半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年、電子機器の小型化に対応するために、樹脂封止型半導体装置などの半導体部品の高密度実装が要求され、それにともなって、半導体部品の小型、薄型化が進んでいる。また小型で薄型でありながら、多ピン化が進み、高密度の小型、薄型の樹脂封止型半導体装置が要望されている。
【0003】
従来の樹脂封止型半導体装置としては、QFP(Quad Flat Package)等の半導体パッケージが代表されるが、将来のさらなる多ピン化、薄型化の要望に応えられる樹脂封止型半導体装置としては、特許第2986787号、特許第2986788号および特許第2997255号に記載の技術がある。
【0004】
以下、本発明の先行する技術として、特許第2986787号、特許第2986788号および特許第2997255号に示された技術を援用して説明する。
【0005】
図7は、先行技術のターミナルランドフレームの構成を示す図であり、図7(a)はターミナルランドフレームを示す断面図であり、図7(b)は図7(a)におけるA−A1箇所の一部の断面を示している。図8は図7におけるランド構成体部分を拡大して示す断面図である。
【0006】
図示するようにターミナルランドフレームは、銅材または、42−アロイ等の通常のリードフレームに用いられている金属板よりなるフレーム本体1と、そのフレーム本体1の領域内に格子状に配設されて、薄厚部2によりフレーム本体1と接続し、かつフレーム本体1よりも突出して形成された複数のランド構成体3とよりなるものである。すなわち、フレーム本体1、ランド構成体3および薄厚部2は同一の金属板より一体で形成されているものである。そしてランド構成体3はフレーム本体11から突出した方向への押圧力により、薄厚部2が破断されてランド構成体3がフレーム本体1より分離される構成を有するものである。ランド構成体3の格子状の配列は、千鳥格子状、碁盤の目格子状、またはランダムに面配置してもよいが、搭載する半導体素子との金属細線による接続に好適な配置を採用するものである。
【0007】
また図8に示すように、ランド構成体3の底面部分3aに対して、突出した方向への押圧力を印加することにより、薄厚部2の破線部分で破断されることになり、フレーム本体1からランド構成体3が分離するものである。ここで、薄厚部2はフレーム本体1自体に対して、打ち抜き加工の半切断手段により形成される「繋ぎ部分」であり、フレーム本体1のランド構成体を形成したい部分をパンチ部材を用いて打ち抜き加工し、完全に打ち抜かずに、途中、好ましくは半分程度の打ち抜きで止め、途中まで打ち抜かれた部分がフレーム本体1から突出し、その突出した部分がランド構成体3を構成するとともに、フレーム本体1と切断されずに接続している繋ぎ部分が薄厚部2を構成するものである。したがって、薄厚部2は極薄であり、ランド構成体3の底面部分3aに対して、突出した方向への押圧力を印加する程度で、薄厚部2が破断する厚みを有するものである。
【0008】
また、フレーム本体1よりも突出して形成されたランド構成体3は、その突出量はフレーム本体1自体の厚みの過半数以上の突出量を有しており、ランド構成体3がフレーム本体1から突出した方向への押圧力により、薄厚部2が破断されてランド構成体3がフレーム本体1より分離される構成を実現できるよう構成されている。例えば、ターミナルランドフレーム自体の厚み、すなわちフレーム本体1の厚みを200[μm]とし、ランド構成体3の突出量を140[μm]〜180[μm](フレーム本体10の厚みの70[%]〜90[%])としている。なお、フレーム本体1の厚みは、200[μm]に限定するものではなく、必要に応じて、400[μm]の厚型のフレームとしてもよい。また、ランド構成体3の突出量に関しても、過半数以上のフレーム本体厚みの70[%]〜90[%]の突出量としているが、半数以下の突出量としてもよく、薄厚部2部分が破断される範囲で、突出量を設定できるものである。
【0009】
またこの技術のターミナルランドフレームは、その表面がメッキ処理されたものであり、必要に応じて例えば、ニッケル(Ni),パラジウム(Pd)および金(Au)などの金属が積層されて適宜メッキされているものである。メッキ処理については、ランド構成体3を成形した後に行ってもよく、または金属板へのランド構成体の成形前に行ってもよい。またターミナルランドフレームの表面粗さについては、極めて平坦であって、0.1[μm]以下であり、封止樹脂との剥離性に影響するものであり、ランド構成体3以外の部分には無用な凹凸がないようにする必要がある。
【0010】
またこのターミナルランドフレームにおいては、ランド構成体3の突出した上面部分は、コイニングと称されるプレス成形により、その突出した上面形状が上面平坦なキノコ状を構成するものである。このコイニングによる形状により、ターミナルランドフレームに対して、半導体素子を搭載し、樹脂封止した際、封止樹脂のランド構成体への食いつきを良好にし、封止樹脂との密着性を向上させ、片面封止であっても樹脂封止の信頼性を得ることができるものである。また形状は上面平坦なキノコ状に限定されるものではなく、鍵状等の封止樹脂とのアンカー作用のある上面平坦な形状であればよい。
【0011】
この技術のターミナルランドフレームでは、あえて半導体素子が搭載される部材であるダイパッド部を設けていないが、フレーム本体1の領域内に設けたランド構成体3の群の内、一部のランド構成体をダイパッド部として使用し、半導体素子の支持用のランド構成体とすることができる。このことにより、品種の違いにより、ターミナルランドフレーム上に搭載する半導体素子の大きさに差があった場合でも、適宜、ランド構成体3の群の一部を支持用のランド構成体として使用し、その他のランド構成体3をその搭載した半導体素子との電気的な接続用のランド構成体として使用することにより、ターミナルランドフレームを共用することができ、一枚のフレーム中で複数の大きさの異なる半導体素子を搭載し、樹脂封止型半導体装置を得ることができる。
【0012】
なお、ランド構成体3の数は、搭載する半導体素子のピン数などにより、その数を適宜設定できるものである。そして図7に示すように、ランド構成体3はフレーム本体1の領域に形成するが、左右・上下に連続して形成できるものである。またランド構成体3の形状は円形としているが、角形や長方形でもよく、また大きさは、ターミナルランドフレーム内ですべて同一としてもよいし、樹脂封止型半導体装置を構成し、ランド電極とした場合、基板実装の際の応力緩和のために、周辺部に位置するランド構成体3を大きくするようにしてもよい。この技術では、ランド構成体3の上面の大きさは、半導体素子を搭載し、電気的接続手段として、金線等の金属細線により接続する際、ボンディング可能な大きさであればよく、100[μm]φ以上の大きさとしている。
【0013】
また、ここで示したターミナルランドフレームは、従来のようなインナーリード部、アウターリード部、ダイパッド部などを有さず、ランド電極としてランド構成体3を有し、そのランド構成体3を半導体素子が搭載される面内に格子状、千鳥状に配列することにより、このターミナルランドフレームを用いて樹脂封止型半導体装置を構成した場合、底面にランド電極を備えた樹脂封止型半導体装置を実現することができる。また従来のように電極となる構成が、ビーム状のリード構成ではなく、ランド構成体3であるため、それらを面状に配置することができ、ランド構成体3の配置の自由度が向上し、多ピン化に対応することができる。勿論、搭載する半導体素子のピン数により、ランド構成体3の配置は設定するものであり、従来のような一連の配置でもよい。
【0014】
次にこの技術のターミナルランドフレームの製造方法について説明する。
【0015】
図9および図10は、ターミナルランドフレームの製造方法を示す断面図であり、ランド構成体部分を示す断面図である。
【0016】
まず図9に示すように、ターミナルランドフレームのフレーム本体となる金属板4を打ち抜き金型のダイ部5に載置し、金属板4の上方から押え金型6により押さえる。ここで図9において、ダイ部5には、打ち抜き用の開口部7が設けられている。また、金属板4に対して上方には、パンチ部材8が設けられており、パンチ部材8により金属板4が押圧され打ち抜き加工された際、金属板4の押圧された箇所が開口部7に打ち抜かれる構造を有している。
【0017】
次に図10に示すように、ダイ部5上の所定の位置に固定した金属板4に対して、その上方からパンチ部材8により押圧による打ち抜き加工を行い、金属板4の一部をダイ部5側の開口部7側に突出するように押圧して、金属板4の所定箇所を半切断状態にし、ランド構成体3を形成する。ここで薄厚部2により金属板4と接続されて残存し、かつ金属板4の本体部よりも突出して形成されたランド構成体3を形成するものである。
【0018】
ここでは、パンチ部材8により金属板4の一部を打ち抜き加工する際、完全に打ち抜かず、途中でパンチ部材8の押圧を停止させることで、半切断状態を形成し、金属板4の押圧された部分を切り離すことなく、金属板4の本体に接続させて残存させるものである。また、金属板4のランド構成体3を形成する部分に接触するパンチ部材8の接触面積はダイ部5に設けた開口部7の開口面積よりも小さく、そのパンチ部材8により、金属板4の一部を押圧して金属板4から突出したランド構成体3を形成する工程においては、金属板4から突出したランド構成体3の上面部分3bの面積が、金属板4側に接続したランド構成体3の底面部分3aの面積よりも大きく、ランド構成体3の突出した側の上面のエッジ部は抜きダレによる曲面を有しているランド構成体3を形成するものである。この構造により、形成されたランド構成体3は、それが突出した方向に対しての押圧力、すなわちランド構成体3の底面部分3a側からの押圧力により、容易に分離されるものであり、またそれが突出した方向、すなわちランド構成体3の上面部分3bからの押圧力によっては分離しないものであり、一方向からの押圧力にのみ分離する構造となる。
【0019】
また、ランド構成体3の突出した上面部分に対して、コイニングと称されるプレス成形を行うことにより、その突出した上面形状が上面平坦なキノコ状を構成するようにしてもよい。このコイニングによる形状により、ターミナルランドフレームに対して、半導体素子を搭載し、樹脂封止した際、封止樹脂のランド構成体への食いつきを良好にし、アンカー効果を得て、封止樹脂との密着性をさらに向上させ、片面封止であっても樹脂封止の信頼性を得ることができるものである。
【0020】
また、金属板4に対してランド構成体3を形成する際、金属板4の一部を突出させるその突出量については、金属板4自体の厚みの過半数以上とし、ここでは、200[μm]の金属板4の厚みに対して、140[μm]〜180[μm](金属板自体の厚みの70[%]〜90[%])突出したランド構成体3を形成している。したがって、突出して形成されたランド構成体3は、金属板4の本体に対して、極めて薄い厚みの薄厚部2により接続されていることになる。ここでは、薄厚部2の厚みとしては、20[μm]〜60[μm](金属板自体の厚みの10[%]〜30[%])の微少な厚みであり、ランド構成体3自体が突出した方向に対しての押圧力により、容易に分離されるものである。なお、フレーム本体の厚みは、200[μm]に限定するものではなく、必要に応じて、400[μm]の厚型のフレームとしてもよい。また、ランド構成体3の突出量に関しても、過半数以上の突出量としたが、半数以下の突出量としてもよく、薄厚部2部分が破断される範囲で、突出量を設定できるものである。
【0021】
ここでこの技術のランド構成体3を形成する際の半切断について説明する。図11は金属板4に対して押圧し、半切断状態を構成した際のランド構成体3と金属板4、および薄厚部2の部分の構造図である。
【0022】
図11に示すように、金属板4に対してランド構成体3を形成した際、金属板4のランド構成体3部分は、図9,図10に示したパンチ部材8による打ち抜き加工によって発生した抜きダレ部9と、パンチ部材8によりせん断されたせん断部10と、ランド構成体3自体が突出した方向に対しての押圧力により、容易にランド構成体3が分離した際の破断面となる破断部11を有している。ランド構成体3の形成としては、パンチ部材8により打ち抜き加工した際、抜きダレ部9,せん断部10,破断部11の順に形成されていくものである。破断部11となる部分は薄厚部2であり、図面上はモデル的に示している関係上、相当の厚みを有しているように示されているが、実質的には極めて薄い状態である。また金属板4の打ち抜き加工においては、理想的な状態は、A:B=1:1であり、パンチ部材8が金属板4を打ち抜き、金属板4の厚みの1/2を打ち抜いた時点でパンチ部材8を停止させ、打ち抜きを完了させるものであるが、その条件は適宜、設定するものである。
【0023】
また打ち抜き加工において、クリアランスの値を変更することにより、せん断部10と破断部11との長さを操作することができ、クリアランスを小さくすると、せん断部10を破断部11よりも大きくすることができ、逆にクリアランスを大きくすると、せん断部10を破断部11よりも小さくすることができる。したがって、クリアランスをゼロとし、破断部11の長さを短く抑えることで、金属板4の抜き完了のタイミングを遅らせ、パンチ部材8が金属板4の1/2以上入っても、抜きが完了しないようにできるものである。ここでクリアランスは、パンチ部材8の大きさとダイ部5の開口部7の大きさとの差により形成された隙間の量を示している。
【0024】
次にこのターミナルランドフレームを用いた樹脂封止型半導体装置の製造方法について図面を参照しながら説明する。図12,図13はターミナルランドフレームを用いた樹脂封止型半導体装置の製造方法を示す工程ごとの断面図である。
【0025】
まず図12(a)に示すように、前述した通りのフレーム本体1と、そのフレーム本体1の領域内に配設されて、薄厚部2によりフレーム本体1と接続し、かつフレーム本体1よりも突出して形成された複数のランド構成体3とよりなり、ランド構成体3はフレーム本体1からそれが突出した方向への押圧力により、薄厚部2が破断されてランド構成体3がフレーム本体1より分離される構成を有するターミナルランドフレームを用意する。
【0026】
次に図12(b)に示すように、ターミナルランドフレームのランド構成体3が突出した面側であって、ランド構成体3の内、所定の第1のランド構成体3上に導電性接着剤、または絶縁性ペーストなどの接着剤12により半導体素子13を載置、接合する。この工程は半導体装置の組立工程におけるダイボンド工程に相当する工程であり、ターミナルランドフレームへの接着剤12の塗布、半導体素子13の載置、加熱処理により半導体素子13を接合するものである。ここで、ターミナルランドフレームは、ランド構成体3が突出した方向に対しての押圧力、すなわちランド構成体3の底面部分側からの押圧力により、容易に分離されるものであるが、それが突出した方向、すなわちランド構成体3の上面部分からの押圧力によっては分離しないものであり、一方向からの押圧力にのみ分離する構造であるため、半導体素子13を搭載する際、フレームに対して下方の押圧力が作用しても、ランド構成体3は分離せず、安定してダイボンドできるものである。
【0027】
次に図12(c)に示すように、ターミナルランドフレーム上に接合した半導体素子13とランド構成体3の内、外部ランド電極となる第2のランド構成体3とを金属細線14により電気的に接続する。したがって、ランド構成体3は上面の金属細線14が接続される面の直径は100[μm]φ以上である。また、この工程においても、ランド構成体3は一方向からの押圧力にのみ分離する構造であるため、金属細線14をランド構成体3の上面に接続する際、下方に押圧力が作用しても、ランド構成体3は分離せず、安定してワイヤーボンドできるものである。
【0028】
次に図13(a)に示すように、ターミナルランドフレーム上に接合した半導体素子13、および電気的接続手段である金属細線14の領域に対して、個々の半導体素子単位で封止樹脂15により封止する。通常は上下封止金型を用いたトランスファーモールドにより片面封止を行う。ここではターミナルランドフレームの半導体素子13が搭載された面のみが封止樹脂15により封止されるものであり、片面封止構造となっている。そして各ランド構成体3は突出して設けられているため、封止樹脂15がその段差構造に対して、食いつくため片面封止構造であっても、ターミナルランドフレームと封止樹脂15との密着性を得ることができる。
【0029】
次に図13(b)に示すように、ターミナルランドフレームを固定した状態、例えばターミナルランドフレームの端部を固定し、封止樹脂15で封止した領域をフリーにした状態で、ターミナルランドフレームの下方からランド構成体3の底面に対して、押圧力を印加する。この場合、ターミナルランドフレームの端部を固定し、その下方から突き上げピンにより突き上げて押圧力を印加することにより、ランド構成体3とターミナルランドフレームのフレーム本体1とが分離するものである。すなわちランド構成体3とフレーム本体1とを接続している極薄の薄厚部2が突き上げによる押圧力で破断されることにより分離されるものである。また、突き上げる場合は、一部の例えば中央部付近の半導体素子13の下方に位置するランド構成体3のみを突き上げてもよく、または周辺部のランド構成体3を突き上げてもよく、またはすべてのランド構成体3を突き上げてもよい。ただし、部分的な突き上げによりランド構成体3が封止樹脂15から剥離したり、破損しない範囲で突き上げを行う。
【0030】
そして図13(c)に示すように、ランド構成体とフレーム本体とを接続している極薄の薄厚部が突き上げによる押圧力で破断されることにより分離されて、樹脂封止型半導体装置16を得ることができる。
【0031】
なお、ここで封止樹脂とフレーム本体との剥離は、フレーム本体のランド構成体を形成した部分以外の領域と封止樹脂との密着性が弱く、ランド構成体が分離されることにより、樹脂封止型半導体装置16を取り出すことができるものである。ランド構成体部分はその凹凸形状が封止樹脂に食い込むため、剥離せずに封止樹脂内に形成されるものである。図示するように、樹脂封止型半導体装置16は、ランド構成体3がその底面に配列され、またランド構成体3が封止樹脂15の底面よりも突出して設けられ、基板実装時のスタンドオフが形成されているものである。ここで樹脂封止型半導体装置16のランド構成体3の突出量は、フレーム本体の厚み量からランド構成体3が突出した量を差し引いた量となり、ランド構成体3の外部ランド電極としてのスタンドオフが形成されるものである。ここでは、200[μm]の厚みのフレーム本体に対して、ランド構成体3を140[μm]〜180[μm](フレーム本体の厚みの70[%]〜90[%])突出させているため、スタンドオフ高さの量は、20[μm]〜60[μm](フレーム本体の厚みの10[%]〜30[%])となり、基板実装時のスタンドオフを有したランド電極を得ることができる。
【0032】
以上のように、本発明の先行技術としては、複数のランド構成体が破断容易な薄厚部でその板材に接続されたターミナルランドフレームを用いることにより、将来のさらなる多ピン化、薄型化の要望に応えられる樹脂封止型半導体装置を製造できるものであった。
【0033】
【発明が解決しようとする課題】
しかしながら前記したターミナルランドフレームを用いた樹脂封止型半導体装置およびその製造方法では、樹脂封止型半導体装置を個々にフレーム本体から押圧力により分離させて製造するには優れた工法であるものの、分離により得られた樹脂封止型半導体装置の外部電極を構成するランド構成体は、ターミナルランドフレームの特質上、微少な突出量でパッケージ外部に露出するものであり、その突出量を有した外部電極は、基板実装時の実装強度と信頼性とにおいて不安が残り、来る将来の過酷な使用状況下での実装強度への耐久性が得られない恐れがあるという問題がある。
【0034】
本発明は前述したターミナルランドフレームを用いた樹脂封止型半導体装置において、得られる樹脂封止型半導体装置の品質を劣化することなく、また将来の基板実装強度に対する耐久性を得て、信頼性、実装性に優れた樹脂封止型半導体装置およびその製造方法を提供するものであり、ターミナルランドフレームの構造上の特徴を活かし、精度よく強度を有した外部電極を形成できるターミナルランドフレームを用いた樹脂封止型半導体装置およびその製造方法を提供することを目的とする。
【0035】
【課題を解決するための手段】
前記課題を解決するために、本発明の樹脂封止型半導体装置は、金属板よりなるフレーム本体と、前記フレーム本体の領域内に配設されて、薄厚部により前記フレーム本体と接続し、かつ前記フレーム本体よりも突出して形成され、その底面の面積よりも上面の面積が大きい複数のランド構成体とよりなり、前記ランド構成体は前記フレーム本体から突出した方向への押圧力によってのみ、前記薄厚部が破断されて前記ランド構成体が前記フレーム本体より分離される構成であるターミナルランドフレームを用いて形成された樹脂封止型半導体装置であって、第1のランド構成体上に搭載された半導体素子と、前記半導体素子の周辺に配置され、前記半導体素子と金属細線により電気的に接続された第2のランド構成体と、前記第1のランド構成体,第2のランド構成体の各ランド構成体の底面を突出させて前記半導体素子の外囲を封止した封止樹脂とよりなり、前記各ランド構成体の封止樹脂からの突出量は、前記フレーム本体の厚み量から前記ランド構成体が前記フレーム本体から突出した量を差し引いた量であり、前記各ランド構成体の封止樹脂から突出した平面と側面のうち、前記平面にのみ電極部材が突出して付設されている樹脂封止型半導体装置である。
【0036】
具体的には、電極部材は半田ボールである樹脂封止型半導体装置である。
【0037】
前記構成の通り、本発明の樹脂封止型半導体装置は、樹脂封止型半導体装置の底面のランド構成体に対してボール状の電極部材を付設しているので、プリント基板等の基板実装時の実装強度が向上するとともに、基板実装信頼性の高い樹脂封止型半導体装置を実現できるものである。
【0038】
また本発明の樹脂封止型半導体装置の製造方法は、金属板よりなるフレーム本体と、前記フレーム本体の領域内に配設されて、薄厚部により前記フレーム本体と接続し、かつ前記フレーム本体よりも突出して形成され、その底面の面積よりも上面の面積が大きい複数のランド構成体群とよりなり、前記ランド構成体群は前記フレーム本体から突出した方向への押圧力によってのみ、前記薄厚部が破断されて前記ランド構成体群が前記フレーム本体より分離される構成であるターミナルランドフレームを用意する工程と、前記ターミナルランドフレームの前記ランド構成体群の一部のランド構成体の突出した側に半導体素子を複数個搭載する工程と、搭載した各半導体素子と各ランド構成体とを金属細線により電気的に接続する工程と、前記ターミナルランドフレームの上面側であって、搭載した各半導体素子の外囲を封止樹脂により封止し、樹脂封止型半導体装置構成体を形成する工程と、前記ターミナルランドフレームの下方から前記ランド構成体の底面に対して、押圧力を印加し、前記ターミナルランドフレームの前記フレーム本体と前記ランド構成体とを接続している薄厚部を破断させ、樹脂封止型半導体装置構成体を前記フレーム本体から分離する工程と、前記樹脂封止型半導体装置構成体の底面に露出したランド構成体に対して、導電性材料からなる電極部材を付設する工程とを有する樹脂封止型半導体装置の製造方法である。
【0039】
具体的には、金属板よりなるフレーム本体と、前記フレーム本体の領域内に配設されて、薄厚部により前記フレーム本体と接続し、かつ前記フレーム本体よりも突出して形成され、その底面の面積よりも上面の面積が大きい複数のランド構成体群とよりなり、前記ランド構成体群は前記フレーム本体から突出した方向への押圧力によってのみ、前記薄厚部が破断されて前記ランド構成体群が前記フレーム本体より分離される構成であるターミナルランドフレームを用意する工程では、表層に金属メッキ層が形成されたターミナルランドフレームを用意する樹脂封止型半導体装置の製造方法である。
【0040】
また、半導体装置構成体の底面に露出したランド構成体に対して、導電性材料からなる電極部材を付設する工程では、ランド構成体の露出した側面と平面のうち、平面にのみ電極部材を付設する樹脂封止型半導体装置の製造方法である。
【0041】
また、半導体装置構成体の底面に露出したランド構成体に対して、導電性材料からなる電極部材を付設する工程では、半田ボールを付設する樹脂封止型半導体装置の製造方法である。
【0042】
前記構成の通り、本発明の樹脂封止型半導体装置の製造方法は、ターミナルランドフレーム上に半導体素子を搭載、金属細線接続、樹脂封止後には、ターミナルランドフレームのフレーム本体から樹脂封止型半導体装置構成体を得て、その樹脂封止型半導体装置構成体の底面のランド構成体に対して精度よくボール状の電極部材を付設できるので、得られた樹脂封止型半導体装置の基板実装時の実装強度が向上するとともに、基板実装信頼性の高い樹脂封止型半導体装置を効率よく製造できるものである。
【0043】
また、樹脂封止型半導体装置の製造に使用したターミナルランドフレームは、表層に金属メッキ層が形成されたターミナルランドフレームであるため、ランド構成体の露出した平面と側面のうち、平面にのみ電極部材が付設されるものである。これはランド構成体の露出した平面は金属メッキ層が残存しており、破断された側面は金属メッキ層が存在しないため、精度よく平面上にのみ電極部材が形成されるものである。この構造により、半田ボール等の電極部材を形成する場合、ランド構成体の側面に電極部材が広がらず、隣接ランド構成体間での電極部材の接触を防止できる。
【0044】
【発明の実施の形態】
以下、本発明のターミナルランドフレームを用いた場合の樹脂封止型半導体装置およびその製造方法の一実施形態について図面を参照しながら説明する。
【0045】
まず図1は本実施形態で使用するターミナルランドフレームを示す図であり、図1(a)は平面図、図1(b)は図1(a)におけるB−B1箇所の一部の断面を示している。なお、本実施形態のターミナルランドフレームは、前述した先行技術で示したターミナルランドフレームと同様の構成を有しているものである。
【0046】
図示するように本実施形態のターミナルランドフレームは、銅材または、42−アロイ等の通常のリードフレームに用いられている金属板よりなるフレーム本体1と、そのフレーム本体1の領域内に格子状に配設されて、薄厚部2によりフレーム本体1と接続し、かつフレーム本体1よりも突出して形成された複数のランド構成体3とよりなるものである。すなわち、フレーム本体1、ランド構成体3および薄厚部2は同一の金属板より一体で形成されているものである。そしてランド構成体3はフレーム本体1から突出した方向への押圧力により、薄厚部2が破断されてランド構成体3がフレーム本体1より分離される構成を有するものである。ランド構成体3の格子状の配列は、千鳥格子状、碁盤の目格子状、またはランダムに面配置してもよいが、搭載する半導体素子との金属細線による接続に好適な配置を採用するものである。
【0047】
また、フレーム本体1よりも突出して形成されたランド構成体3は、その突出量はフレーム本体1自体の厚みの過半数以上の突出量を有しており、ランド構成体3がフレーム本体1から突出した方向への押圧力により、薄厚部2が破断されてランド構成体3がフレーム本体1より分離される構成を実現できるよう構成されている。本実施形態では例えば、ターミナルランドフレーム自体の厚み、すなわちフレーム本体1の厚みを200[μm]とし、ランド構成体3の突出量を180[μm](フレーム本体10の厚みの90[%])としている。なお、フレーム本体1の厚みは、200[μm]に限定するものではなく、必要に応じて、400[μm]の厚型のフレームとしてもよい。
【0048】
また本実施形態のターミナルランドフレームは、その表面がメッキ処理されたものであり、必要に応じて例えば、ニッケル(Ni),パラジウム(Pd)および金(Au)などの金属が積層されて適宜メッキされているものである。メッキ処理については、ランド構成体3を成形した後に行ってもよく、または金属板へのランド構成体の成形前に行ってもよい。またターミナルランドフレームの表面粗さについては、極めて平坦であって、0.1[μm]以下であり、封止樹脂との剥離性に影響するものであり、ランド構成体3以外の部分には無用な凹凸がないようにする必要がある。
【0049】
また本実施形態のターミナルランドフレームにおいては、ランド構成体3の突出した上面部分は、コイニングと称されるプレス成形により、その突出した上面形状が上面平坦なキノコ状を構成するものである。このコイニングによる形状により、ターミナルランドフレームに対して、半導体素子を搭載し、樹脂封止した際、封止樹脂のランド構成体への食いつきを良好にし、封止樹脂との密着性を向上させ、片面封止であっても樹脂封止の信頼性を得ることができるものである。また形状は上面平坦なキノコ状に限定されるものではなく、鍵状等の封止樹脂とのアンカー作用のある上面平坦な形状であればよい。
【0050】
本実施形態のターミナルランドフレームでは、あえて半導体素子が搭載される部材であるダイパッド部を設けていないが、フレーム本体1の領域内に設けたランド構成体3の群の内、一部のランド構成体をダイパッド部構成とし、半導体素子の支持用のランド構成体とすることができる。このことにより、品種の違いにより、ターミナルランドフレーム上に搭載する半導体素子の大きさに差があった場合でも、適宜、ランド構成体3の群の一部を支持用のランド構成体として使用し、その他のランド構成体3をその搭載した半導体素子との電気的な接続用のランド構成体として使用することにより、ターミナルランドフレームを共用することができ、一枚のフレーム中で複数の大きさの異なる半導体素子を搭載し、樹脂封止型半導体装置を得ることができる。
【0051】
なお、ランド構成体3の数は、搭載する半導体素子のピン数などにより、その数を適宜設定できるものである。そして図1に示すように、ランド構成体3はフレーム本体1の領域に形成するが、左右、上下に連続して形成できるものである。またランド構成体3の形状は円形としているが、角形や長方形でもよく、また大きさは、ターミナルランドフレーム内ですべて同一としてもよいし、樹脂封止型半導体装置を構成し、ランド電極とした場合、基板実装の際の応力緩和のために、周辺部に位置するランド構成体3を大きくするようにしてもよい。本実施形態では、ランド構成体3の上面の大きさは、半導体素子を搭載し、電気的接続手段として、金線等の金属細線により接続する際、ボンディング可能な大きさであればよく、100[μm]φ以上の大きさとしている。
【0052】
また、本実施形態のターミナルランドフレームは、従来のようなインナーリード部、アウターリード部、ダイパッド部などを有さず、ランド電極としてランド構成体3を有し、そのランド構成体3を半導体素子が搭載される面内に格子状、千鳥状に配列することにより、このターミナルランドフレームを用いて樹脂封止型半導体装置を構成した場合、底面にランド電極を備えた樹脂封止型半導体装置を実現することができる。また従来のように電極となる構成が、ビーム状のリード構成ではなく、ランド構成体3であるため、それらを面状に配置することができ、ランド構成体3の配置の自由度が向上し、多ピン化に対応することができる。勿論、搭載する半導体素子のピン数により、ランド構成体3の配置は設定するものであり、従来のような一連の配置でもよい。
【0053】
さらに本実施形態で示したような半導体素子を搭載するランド構成の代わりにランド構成体よりも面積的に大きいダイパッド部を半切断で形成してターミナルランドフレームを構成してもよい。
【0054】
本実施形態のターミナルランドフレームの製造方法については、前述の先行技術で示した方法と同様であるのでここでは省略する。
【0055】
次に本実施形態のターミナルランドフレームを用いた樹脂封止型半導体装置の製造方法について図面を参照しながら説明する。図2〜図4はターミナルランドフレームを用いた樹脂封止型半導体装置の製造方法を示す工程ごとの断面図である。
【0056】
まず図2(a)に示すように、前述した通りのフレーム本体1と、そのフレーム本体1の領域内に配設されて、薄厚部2によりフレーム本体1と接続し、かつフレーム本体1よりも突出して形成された複数のランド構成体3とよりなり、ランド構成体3はフレーム本体1からそれが突出した方向への押圧力により、薄厚部2が破断されてランド構成体3がフレーム本体1より分離される構成を有するターミナルランドフレームを用意する。ここで用意するターミナルランドフレームは、その表面が金属によりメッキ処理されたものであり、必要に応じて例えば、ニッケル(Ni),パラジウム(Pd)および金(Au)などの金属が積層されて適宜メッキされているものである。
【0057】
次に図2(b)に示すように、ターミナルランドフレームのランド構成体3が突出した面側であって、ランド構成体3の内、所定の第1のランド構成体3上に導電性接着剤、または絶縁性ペーストなどの接着剤12によりマイコンロジック素子、メモリー素子等の集積回路素子である半導体素子13を載置、接合する。この工程は半導体装置の組立工程におけるダイボンド工程に相当する工程であり、ターミナルランドフレームへの接着剤12の塗布、半導体素子13の載置、加熱処理により半導体素子13を接合するものである。ここで、ターミナルランドフレームは、ランド構成体3が突出した方向に対しての押圧力、すなわちランド構成体3の底面部分側からの押圧力により、容易に分離されるものであるが、それが突出した方向、すなわちランド構成体3の上面部分からの押圧力によっては分離しないものであり、一方向からの押圧力にのみ分離する構造であるため、半導体素子13を搭載する際、フレームに対して下方の押圧力が作用しても、ランド構成体3は分離せず、安定してダイボンドできるものである。なお、図中、半導体素子13は2個搭載した状態を示しているが、実際には2個以上の複数個搭載するものである。
【0058】
次に図2(c)に示すように、ターミナルランドフレーム上に接合した半導体素子13とランド構成体3の内、外部ランド電極となる第2のランド構成体3とを金(Au)線等の金属細線14により電気的に接続する。したがって、ランド構成体3は上面の金属細線14が接続される面の直径は100[μm]φ以上である。また、この工程においても、ランド構成体3は一方向からの押圧力にのみ分離する構造であるため、金属細線14をランド構成体3の上面に接続する際、下方に押圧力が作用しても、ランド構成体3は分離せず、安定してワイヤーボンドできるものである。
【0059】
次に図3(a)に示すように、ターミナルランドフレーム上に接合した半導体素子13、および電気的接続手段である金属細線14の領域に対して、ターミナルランドフレーム上の全面をエポキシ樹脂等の絶縁性の封止樹脂15により封止する。通常は上下封止金型を用いたトランスファーモールドにより片面封止を行う。ここではターミナルランドフレームの半導体素子13が搭載された面のみが封止樹脂15により封止されるものであり、片面封止構造となっている。そして各ランド構成体3は突出して設けられているため、封止樹脂15がその段差構造に対して、食いつくため片面封止構造であっても、ターミナルランドフレームと封止樹脂15との密着性を得ることができる。また本実施形態では、フレームに対して突出して設けられたランド構成体3はフレーム厚の90[%]が突出して設けられており、封止樹脂15内にその90[%]の厚み分が封止され、樹脂封止型半導体装置を構成した際の外部電極を構成できるものである。なお、ここではターミナルランドフレームの上面に対して全面封止を行い、封止樹脂内に複数の半導体素子が封止された状態を構成してもよい。
【0060】
次に図3(b)に示すように、ターミナルランドフレームを固定した状態、例えばターミナルランドフレームの端部を固定し、封止樹脂15で封止した領域をフリーにした状態で、ターミナルランドフレームの下方からランド構成体3の底面に対して、押圧力を印加する。この場合、ターミナルランドフレームの端部を固定し、その下方から突き上げピンにより突き上げて押圧力を印加することにより、ランド構成体3とターミナルランドフレームのフレーム本体1とが分離するものである。すなわちランド構成体3とフレーム本体1とを接続している極薄の薄厚部2が突き上げによる押圧力で破断されることにより分離されるものである。また、突き上げる場合は、一部の例えば中央部付近の半導体素子13の下方に位置するランド構成体3のみを突き上げてもよく、または周辺部のランド構成体3を突き上げてもよく、またはすべてのランド構成体3を突き上げてもよい。ただし、部分的な突き上げによりランド構成体3が封止樹脂15から剥離したり、破損しない範囲で突き上げを行う。
【0061】
そして図3(c)に示すように、ランド構成体とフレーム本体とを接続している極薄の薄厚部が突き上げによる押圧力で破断されることにより分離されて、樹脂封止型半導体装置構成体17を得ることができる。
【0062】
ここで封止樹脂とフレーム本体との剥離は、フレーム本体のランド構成体を形成した部分以外の領域と封止樹脂との密着性が弱く、ランド構成体が分離されることにより、樹脂封止型半導体装置構成体17を取り出すことができるものである。ランド構成体部分はその凹凸形状が封止樹脂に食い込むため、剥離せずに封止樹脂内に形成されるものである。図示するように、樹脂封止型半導体装置構成体17は、ランド構成体3がその底面に配列され、またランド構成体3が封止樹脂15の底面よりも微少量で突出して設けられ、基板実装時のスタンドオフが形成されているものである。ここで樹脂封止型半導体装置構成体17のランド構成体3の突出量は、フレーム本体の厚み量からランド構成体3が突出した量を差し引いた量となり、ランド構成体3の外部ランド電極としてのスタンドオフが形成されるものである。ここでは、200[μm]の厚みのフレーム本体に対して、ランド構成体3を140[μm]〜180[μm](フレーム本体の厚みの70[%]〜90[%])突出させているため、スタンドオフ高さの量は、20[μm]〜60[μm](フレーム本体の厚みの10[%]〜30[%])となり、基板実装時のスタンドオフを有したランド電極を得ることができる。
【0063】
なお、前工程の封止工程でターミナルランドフレームの上面に対して全面封止を行い、封止樹脂内に複数の半導体素子が封止された状態を構成した場合は、ランド構成体に対して押圧力を印加して分離してもよいが、破損が危惧される場合は、個々の半導体素子単位に回転ブレード等により封止樹脂部分を分割した状態で、ランド構成体に対して押圧力を印加して分離する。
【0064】
次に図4に示すように、分離して得られた樹脂封止型半導体装置構成体17の底面に露出したランド構成体3の露出面に対して、導電性材料からなるボール状の電極部材18を付設し、実装強度、基板実装信頼性の高いBGA(ボール・グリッド・アレイ)型の樹脂封止型半導体装置を得る。ここでは、ボール状の電極部材18として、半田ボールを付設するものであり、使用したターミナルランドフレームは、表層に金属メッキ層が形成されたターミナルランドフレームであるため、ランド構成体3の露出した側面と平面のうち、平面にのみ電極部材18が付設されるものである。すなわち、ランド構成体3の露出した平面は金属メッキ層が残存しており、破断された側面は金属メッキ層が存在しないため、精度よく電極部材18が形成されるものである。
【0065】
なお、封止樹脂内に複数の半導体素子が封止された樹脂封止型半導体装置構成体の場合は、電極部材18を一括で付設した後、個々の半導体素子単位に回転ブレード等により分割することで、樹脂封止型半導体装置を得る。
【0066】
次に図5は本実施形態の樹脂封止型半導体装置の製造方法で得られたBGA型の樹脂封止型半導体装置を示す図であり、図5(a)は平面図、図5(b)は底面図である。
【0067】
本実施形態の樹脂封止型半導体装置は、外囲が封止樹脂15で封止されたものであり、底面が露出され、側面および上面が封止樹脂15内に封止され、その上面に半導体素子が搭載されたランド構成体3とを有し、ランド構成体3は封止樹脂15の底面にグリッド状に配置され、その面上に電極部材18が付設されてボール・グリッド・アレイ(BGA)型を構成する樹脂封止型半導体装置である。
【0068】
すなわち、本実施形態の樹脂封止型半導体装置は、図6(a)の断面図に示すように、前述のターミナルランドフレームから形成された樹脂封止型半導体装置であり、金属板よりなるフレーム本体と、そのフレーム本体の領域内に配設されて、薄厚部によりフレーム本体と接続し、かつフレーム本体よりも突出して形成され、その底面の面積よりも上面の面積が大きい複数のランド構成体とよりなり、そのランド構成体はフレーム本体から突出した方向への押圧力によってのみ、接続している薄厚部が破断されてランド構成体がフレーム本体から分離される構成であるターミナルランドフレームを用いて形成された樹脂封止型半導体装置であって、素子支持用の第1のランド構成体3上に導電性接着剤12により接着搭載された半導体素子13と、半導体素子13の周辺に配置され、半導体素子と金属細線14により電気的に接続された外部電極用の第2のランド構成体3と、第1,第2の各ランド構成体3の底面を突出させて半導体素子13の外囲を封止した封止樹脂15とよりなり、各ランド構成体3の封止樹脂15からの突出量は、フレーム本体の厚み量からランド構成体がフレーム本体から突出した量を差し引いた量であり、各ランド構成体の封止樹脂から突出した平面と側面のうち、平面にのみ電極部材18が突出して付設されている樹脂封止型半導体装置である。そして本実施形態では、電極部材18は半田ボールを用いているが、金ボールでもよい。なお、半導体素子13が接着されるランド構成体3は半導体素子の面積、ピン数に応じてその配置位置を適宜設定するものであり、半導体素子13を支持する個数も適宜設定するものである。また半導体素子13を支持するランド構成体を他の外部電極として使用するランド構成体よりも面積的に大きい構成としてもよいし、形状も信頼性を考慮して任意に設定する。
【0069】
また本実施形態の樹脂封止型半導体装置は、図6(a)の断面図の円内部分の拡大図として、図6(b)の拡大した断面図に示すように、樹脂封止型半導体装置の製造に使用したターミナルランドフレームは、表層に金属メッキ層が形成されたターミナルランドフレームであるため、ランド構成体3の露出した平面3xと側面3yのうち、平面3xにのみ電極部材18が付設されたものである。これはランド構成体3の露出した平面3xは金属メッキ層が残存しており、破断された側面3yは金属メッキ層が存在しないため、精度よく平面3x上にのみ電極部材18が形成されるものである。この構造により、半田ボール等の電極部材18を形成する場合、ランド構成体3の側面3yに電極部材18が広がらず、隣接ランド構成体間での電極部材の接触を防止できる。また電極部材18を介して樹脂封止型半導体装置を基板実装する場合においても、電極部材18の材料、例えば半田が溶融して隣接する電極部材と接触することを防止し、ブリッジを回避でき、基板実装の信頼性を確保できるものである。
【0070】
以上、本実施形態で示したようなターミナルランドフレームを用いた樹脂封止型半導体装置およびその製造方法により、ターミナルランドフレーム上に半導体素子を搭載、金属細線接続、樹脂封止後には、ターミナルランドフレームのフレーム本体から樹脂封止型半導体装置構成体を得て、その樹脂封止型半導体装置構成体の底面のランド構成体に対して精度よくボール状の電極部材を付設できるので、樹脂封止型半導体装置の基板実装時の実装強度が向上するとともに、基板実装信頼性の高い樹脂封止型半導体装置を効率よく製造できるものである。
【0071】
特に将来の小型携帯機器の利用頻度の増加に伴い、携帯電話等の通信機器をはじめとする小型携帯機器に搭載される樹脂封止型半導体装置の実装強度は重要視され、外圧の印加等の過酷な使用条件下でも実装信頼性を維持できる樹脂封止型半導体装置が要望されるが、本発明の樹脂封止型半導体装置の製造方法により、将来の基板実装強度に対する耐久性を得て、信頼性、実装性に優れた樹脂封止型半導体装置を実現できるものである。
【0072】
もちろん、製造した樹脂封止型半導体装置の底面部分には、半導体素子と電気的に接続したランド構成体を外部電極として配列することができ、面実装タイプの半導体装置が得られ、従来のようなリード接合による実装に比べて、基板実装の信頼性を向上させることができる。また、本実施形態で製造された樹脂封止型半導体装置は、BGAタイプの半導体装置のように、ランド電極を設けた基板を用いるものでなく、ターミナルランドフレームという金属板からなるフレーム本体から半導体装置を構成するので、量産性、コスト性などの面においては、従来のBGAタイプの半導体装置よりも有利となる。さらに製品加工工程において、従来のようなフレームからの分離において必要であったリードカット工程、リードベンド工程をなくし、リードカットによる製品へのダメージやカット精度の制約をなくすことができ、製造工程の削減によってコスト力を強めた画期的な技術を提供できるものである。
【0073】
【発明の効果】
以上、本発明の樹脂封止型半導体装置は、底面のランド構成体に対してボール状の電極部材を付設しているので、プリント基板等の基板実装時の実装強度が向上するとともに、基板実装信頼性の高い樹脂封止型半導体装置を実現できるものである。
【0074】
また樹脂封止型半導体装置の製造方法では、ターミナルランドフレーム上に半導体素子を搭載、金属細線接続、樹脂封止後には、そのターミナルランドフレームのフレーム本体から樹脂封止型半導体装置構成体を得て、その樹脂封止型半導体装置構成体の底面のランド構成体に対して精度よくボール状の電極部材を付設できるので、基板実装時の実装強度が向上するとともに、基板実装信頼性の高い樹脂封止型半導体装置を効率よく製造できるものである。
【図面の簡単な説明】
【図1】本発明の一実施形態のターミナルランドフレームを示す図
【図2】本発明の一実施形態の樹脂封止型半導体装置の製造方法を示す断面図
【図3】本発明の一実施形態の樹脂封止型半導体装置の製造方法を示す断面図
【図4】本発明の一実施形態の樹脂封止型半導体装置の製造方法を示す断面図
【図5】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図6】本発明の一実施形態の樹脂封止型半導体装置を示す断面図
【図7】先行技術に示されるターミナルランドフレームを示す図
【図8】先行技術に示されるターミナルランドフレームを示す断面図
【図9】先行技術に示されるターミナルランドフレームの製造方法を示す断面図
【図10】先行技術に示されるターミナルランドフレームの製造方法を示す断面図
【図11】先行技術に示されるターミナルランドフレームを示す構成図
【図12】先行技術に示される樹脂封止型半導体装置の製造方法を示す断面図
【図13】先行技術に示される樹脂封止型半導体装置の製造方法を示す断面図
【符号の説明】
1 フレーム本体
2 薄厚部
3 ランド構成体
4 金属板
5 ダイ部
6 押え金型
7 開口部
8 パンチ部材
9 抜きダレ部
10 せん断部
11 破断部
12 接着剤
13 半導体素子
14 金属細線
15 封止樹脂
16 樹脂封止型半導体装置
17 樹脂封止型半導体装置構成体
18 電極部材[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a resin-encapsulated semiconductor device using a terminal land frame which is a frame provided with a land body serving as an external terminal in a half-cut state, instead of a conventional lead frame having a beam-shaped lead, and its manufacture More particularly, the present invention relates to a resin-encapsulated semiconductor device capable of improving the substrate mounting strength and a method for producing a resin-encapsulated semiconductor device capable of efficiently producing the same.
[0002]
[Prior art]
In recent years, in order to cope with the downsizing of electronic devices, high-density mounting of semiconductor components such as resin-encapsulated semiconductor devices is required, and along with this, semiconductor components are becoming smaller and thinner. In addition, while being small and thin, the number of pins has been increased, and a high-density small and thin resin-encapsulated semiconductor device has been demanded.
[0003]
As a conventional resin-encapsulated semiconductor device, a semiconductor package such as QFP (Quad Flat Package) is representative, but as a resin-encapsulated semiconductor device that can meet the demand for further multi-pin and thinner in the future, There are techniques described in Japanese Patent No. 2986787, Japanese Patent No. 2986788, and Japanese Patent No. 2997255.
[0004]
Hereinafter, as the prior art of the present invention, the techniques disclosed in Japanese Patent No. 2986787, Japanese Patent No. 2986788 and Japanese Patent No. 2997255 will be described.
[0005]
FIG. 7 is a view showing the configuration of a prior art terminal land frame, FIG. 7 (a) is a cross-sectional view showing the terminal land frame, and FIG. 7 (b) is an AA1 portion in FIG. 7 (a). The cross section of a part of is shown. FIG. 8 is an enlarged cross-sectional view of the land component portion in FIG.
[0006]
As shown in the figure, the terminal land frame is arranged in a grid pattern in the frame main body 1 made of a copper plate or a metal plate used for a normal lead frame such as 42-alloy, and in the region of the frame main body 1. The
[0007]
Further, as shown in FIG. 8, by applying a pressing force in the protruding direction to the bottom surface portion 3a of the
[0008]
Further, the
[0009]
In addition, the terminal land frame of this technology has a surface plated, and if necessary, for example, a metal such as nickel (Ni), palladium (Pd) and gold (Au) is laminated and appropriately plated. It is what. The plating process may be performed after the
[0010]
In the terminal land frame, the protruding upper surface portion of the
[0011]
In the terminal land frame of this technique, a die pad part which is a member on which a semiconductor element is mounted is not provided, but some of the
[0012]
The number of
[0013]
Further, the terminal land frame shown here does not have a conventional inner lead portion, outer lead portion, die pad portion, etc., but has a
[0014]
Next, the manufacturing method of the terminal land frame of this technique is demonstrated.
[0015]
9 and 10 are cross-sectional views showing a method for manufacturing a terminal land frame, and are cross-sectional views showing a land component part.
[0016]
First, as shown in FIG. 9, the
[0017]
Next, as shown in FIG. 10, the
[0018]
Here, when a part of the
[0019]
Moreover, you may make it comprise the mushroom shape in which the upper surface shape which the upper surface protruded performs press molding called coining with respect to the upper surface part which the
[0020]
Moreover, when forming the
[0021]
Here, the half cutting at the time of forming the
[0022]
As shown in FIG. 11, when the
[0023]
In the punching process, the length of the
[0024]
Next, a method for manufacturing a resin-encapsulated semiconductor device using this terminal land frame will be described with reference to the drawings. 12 and 13 are cross-sectional views for each process showing a method of manufacturing a resin-encapsulated semiconductor device using a terminal land frame.
[0025]
First, as shown in FIG. 12A, the frame main body 1 as described above and the frame main body 1 are disposed in the region of the frame main body 1 and connected to the frame main body 1 by the thin-
[0026]
Next, as shown in FIG. 12 (b), the
[0027]
Next, as shown in FIG. 12C, the
[0028]
Next, as shown in FIG. 13A, the
[0029]
Next, as shown in FIG. 13B, the terminal land frame is fixed in a state where the terminal land frame is fixed, for example, in a state where the end portion of the terminal land frame is fixed and the region sealed with the sealing
[0030]
And as shown in FIG.13 (c), the ultra-thin thin part which connects a land structure and a frame main body is isolate | separated by fracture | rupturing by the pressing force by pushing up, and the resin-sealed semiconductor device 16 Can be obtained.
[0031]
Here, the separation between the sealing resin and the frame main body is caused by the fact that the adhesion between the sealing resin and the region other than the portion where the land main body of the frame main body is formed is weak, and the land constituent body is separated. The sealed semiconductor device 16 can be taken out. The land structure portion is formed in the sealing resin without peeling because the uneven shape bites into the sealing resin. As shown in the figure, the resin-encapsulated semiconductor device 16 has
[0032]
As described above, as a prior art of the present invention, the use of a terminal land frame in which a plurality of land structures are connected to a plate member with a thin portion that can be easily broken, a request for further increase in pin count and thickness in the future. Thus, a resin-encapsulated semiconductor device that can meet the requirements can be manufactured.
[0033]
[Problems to be solved by the invention]
However, in the resin-encapsulated semiconductor device using the terminal land frame and the manufacturing method thereof, although the resin-encapsulated semiconductor device is manufactured by separately separating the resin-encapsulated semiconductor device from the frame body by pressing force, Due to the nature of the terminal land frame, the land structure constituting the external electrode of the resin-encapsulated semiconductor device obtained by the separation is exposed to the outside of the package with a slight protrusion amount, and the external structure having the protrusion amount There is a problem in that the electrodes remain uneasy in mounting strength and reliability when mounted on the board, and there is a risk that durability to mounting strength under severe future use conditions may not be obtained.
[0034]
In the resin-encapsulated semiconductor device using the terminal land frame described above, the reliability of the resin-encapsulated semiconductor device is obtained without deteriorating the quality of the obtained resin-encapsulated semiconductor device and with durability against future board mounting strength. Provides a resin-encapsulated semiconductor device with excellent mountability and a method for manufacturing the same, and uses a terminal land frame that can form an external electrode with high precision and strength by utilizing the structural features of the terminal land frame. An object of the present invention is to provide a resin-encapsulated semiconductor device and a method for manufacturing the same.
[0035]
[Means for Solving the Problems]
In order to solve the above problems, a resin-encapsulated semiconductor device according to the present invention includes a frame main body made of a metal plate, and is disposed in a region of the frame main body, connected to the frame main body by a thin portion, and The land structure is formed so as to protrude from the frame body, and has a plurality of land structures having an upper surface area larger than an area of the bottom surface, and the land structure body is formed only by a pressing force in a direction protruding from the frame body. A resin-encapsulated semiconductor device formed using a terminal land frame having a structure in which a thin portion is broken and the land structure is separated from the frame body, and is mounted on the first land structure. A semiconductor device, a second land structure disposed around the semiconductor device and electrically connected to the semiconductor device by a thin metal wire, and the first land The bottom surface of each land structure of the adult and second land structures is made of a sealing resin that seals the outer periphery of the semiconductor element, and the amount of protrusion of each land structure from the sealing resin is , An amount obtained by subtracting the amount of the land structure projecting from the frame body from the thickness of the frame body, and of the plane and side surfaces projecting from the sealing resin of each land structure, electrodes are provided only on the plane. This is a resin-encapsulated semiconductor device in which a member protrudes and is attached.
[0036]
Specifically, the electrode member is a resin-encapsulated semiconductor device that is a solder ball.
[0037]
As described above, since the resin-encapsulated semiconductor device of the present invention has the ball-shaped electrode member attached to the land structure on the bottom surface of the resin-encapsulated semiconductor device, when mounting on a substrate such as a printed circuit board As a result, the resin-encapsulated semiconductor device with high substrate mounting reliability can be realized.
[0038]
The method for manufacturing a resin-encapsulated semiconductor device according to the present invention includes a frame body made of a metal plate, a frame body disposed in the region of the frame body, connected to the frame body by a thin portion, and from the frame body. Is formed with a plurality of land structures having a top surface area larger than the bottom surface area, and the land structure group is formed only by the pressing force in the direction protruding from the frame body. A step of preparing a terminal land frame having a configuration in which the land constituent group is separated from the frame main body, and a protruding side of a part of the land constituent body of the land constituent group of the terminal land frame A step of mounting a plurality of semiconductor elements on the substrate, a step of electrically connecting each of the mounted semiconductor elements and each land component with a fine metal wire, and A step of sealing the outer periphery of each mounted semiconductor element with a sealing resin to form a resin-encapsulated semiconductor device structure on the upper surface side of the final land frame; A pressing force is applied to the bottom surface of the structure to break a thin portion connecting the frame body and the land structure of the terminal land frame, and the resin-encapsulated semiconductor device structure is made to the frame. Manufacturing a resin-encapsulated semiconductor device comprising: a step of separating from a main body; and a step of attaching an electrode member made of a conductive material to a land structure exposed on a bottom surface of the resin-encapsulated semiconductor device structure Is the method.
[0039]
Specifically, a frame main body made of a metal plate, and disposed in the area of the frame main body, connected to the frame main body by a thin portion and formed to protrude from the frame main body, and an area of the bottom surface thereof The land structure group is composed of a plurality of land structure groups having a larger upper surface area than the land structure group, and the land structure group is broken only by a pressing force in a direction protruding from the frame main body. The step of preparing a terminal land frame having a structure separated from the frame body is a method for manufacturing a resin-encapsulated semiconductor device in which a terminal land frame having a metal plating layer formed on a surface layer is prepared.
[0040]
Further, in the step of attaching the electrode member made of a conductive material to the land structure exposed on the bottom surface of the semiconductor device structure, the electrode member is attached only to the plane of the exposed side surface and plane of the land structure. This is a method for manufacturing a resin-encapsulated semiconductor device.
[0041]
Further, in the step of attaching an electrode member made of a conductive material to the land structure exposed on the bottom surface of the semiconductor device structure, a method for manufacturing a resin-encapsulated semiconductor device in which solder balls are attached.
[0042]
As described above, the method for manufacturing a resin-encapsulated semiconductor device according to the present invention includes mounting a semiconductor element on a terminal land frame, connecting a thin metal wire, and encapsulating the resin from the frame body of the terminal land frame. Since the semiconductor device structure is obtained and the ball-shaped electrode member can be accurately attached to the land structure on the bottom surface of the resin-sealed semiconductor device structure, the substrate mounting of the obtained resin-sealed semiconductor device is possible The mounting strength at the time is improved, and a resin-encapsulated semiconductor device with high substrate mounting reliability can be efficiently manufactured.
[0043]
Moreover, since the terminal land frame used for manufacturing the resin-encapsulated semiconductor device is a terminal land frame in which a metal plating layer is formed on the surface layer, the electrode is formed only on the plane out of the exposed plane and side surfaces of the land structure. A member is attached. This is because the metal plating layer remains on the exposed plane of the land structure and the metal plating layer does not exist on the broken side surface, so that the electrode member is accurately formed only on the plane. With this structure, when an electrode member such as a solder ball is formed, the electrode member does not spread on the side surface of the land structure, and the contact of the electrode member between adjacent land structures can be prevented.
[0044]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a resin-encapsulated semiconductor device and a manufacturing method thereof using the terminal land frame of the present invention will be described with reference to the drawings.
[0045]
First, FIG. 1 is a view showing a terminal land frame used in the present embodiment, FIG. 1 (a) is a plan view, and FIG. 1 (b) is a partial cross-section at B-B1 in FIG. 1 (a). Show. Note that the terminal land frame of the present embodiment has the same configuration as the terminal land frame shown in the prior art described above.
[0046]
As shown in the figure, the terminal land frame of the present embodiment has a frame main body 1 made of a copper plate or a metal plate used for a normal lead frame such as 42-alloy, and a lattice shape in the region of the frame main body 1. And a plurality of
[0047]
Further, the
[0048]
The terminal land frame of the present embodiment has a surface plated, and is appropriately plated by laminating metals such as nickel (Ni), palladium (Pd), and gold (Au) as necessary. It is what has been. The plating process may be performed after the
[0049]
In the terminal land frame of the present embodiment, the protruding upper surface portion of the
[0050]
In the terminal land frame according to the present embodiment, the die pad portion, which is a member on which the semiconductor element is mounted, is not provided. However, a part of the
[0051]
The number of
[0052]
Further, the terminal land frame of the present embodiment does not have an inner lead portion, an outer lead portion, a die pad portion or the like as in the prior art, but has a
[0053]
Furthermore, a terminal land frame may be configured by forming a die pad portion which is larger in area than the land structure in a half cut instead of the land structure mounting the semiconductor element as shown in the present embodiment.
[0054]
The manufacturing method of the terminal land frame of the present embodiment is the same as the method shown in the prior art described above, and is therefore omitted here.
[0055]
Next, a method for manufacturing a resin-encapsulated semiconductor device using the terminal land frame of this embodiment will be described with reference to the drawings. 2 to 4 are cross-sectional views for each process showing a method for manufacturing a resin-encapsulated semiconductor device using a terminal land frame.
[0056]
First, as shown in FIG. 2 (a), the frame main body 1 as described above and the frame main body 1 are disposed in the region of the frame main body 1 and connected to the frame main body 1 by the thin-
[0057]
Next, as shown in FIG. 2 (b), the
[0058]
Next, as shown in FIG. 2C, the
[0059]
Next, as shown in FIG. 3A, the entire surface of the terminal land frame is made of epoxy resin or the like with respect to the region of the
[0060]
Next, as shown in FIG. 3B, the terminal land frame is fixed in a state where the terminal land frame is fixed, for example, the end of the terminal land frame is fixed and the region sealed with the sealing
[0061]
And as shown in FIG.3 (c), the ultra-thin thin part which has connected the land structure and the frame main body is separated by being ruptured by the pressing force by pushing up, and the resin-encapsulated semiconductor device structure The
[0062]
Here, the sealing resin and the frame main body are peeled off because the adhesion between the sealing resin and the region other than the portion where the land main body of the frame main body is formed is weak, and the land constituent body is separated. The type
[0063]
In addition, when the entire surface is sealed with respect to the upper surface of the terminal land frame in the previous sealing step and a state in which a plurality of semiconductor elements are sealed in the sealing resin is formed, It may be separated by applying a pressing force, but if there is a risk of damage, apply the pressing force to the land structure with the sealing resin part divided by a rotating blade etc. for each semiconductor element unit. To separate.
[0064]
Next, as shown in FIG. 4, a ball-shaped electrode member made of a conductive material with respect to the exposed surface of the
[0065]
In the case of a resin-encapsulated semiconductor device structure in which a plurality of semiconductor elements are encapsulated in an encapsulating resin, the
[0066]
Next, FIG. 5 is a view showing a BGA type resin-encapsulated semiconductor device obtained by the method for producing a resin-encapsulated semiconductor device of the present embodiment. FIG. 5 (a) is a plan view, and FIG. ) Is a bottom view.
[0067]
The resin-encapsulated semiconductor device of this embodiment has an outer periphery sealed with a sealing
[0068]
That is, the resin-encapsulated semiconductor device of this embodiment is a resin-encapsulated semiconductor device formed from the above-described terminal land frame, as shown in the cross-sectional view of FIG. A main body and a plurality of land structures disposed in the region of the frame main body, connected to the frame main body by a thin portion and projecting from the frame main body, and having a top surface area larger than a bottom surface area The land structure uses a terminal land frame in which the thin structure connected to it is broken and the land structure is separated from the frame body only by the pressing force in the direction protruding from the frame body. The semiconductor device 1 is a resin-sealed semiconductor device formed by bonding with a conductive adhesive 12 on the
[0069]
Further, the resin-encapsulated semiconductor device of the present embodiment is a resin-encapsulated semiconductor as shown in the enlarged cross-sectional view of FIG. 6B as an enlarged view of the in-circle portion of the cross-sectional view of FIG. Since the terminal land frame used for manufacturing the device is a terminal land frame having a metal plating layer formed on the surface layer, the
[0070]
As described above, according to the resin-encapsulated semiconductor device using the terminal land frame as shown in the present embodiment and the manufacturing method thereof, the semiconductor element is mounted on the terminal land frame, after the metal fine wire connection and the resin sealing, Since a resin-encapsulated semiconductor device structure is obtained from the frame body of the frame and a ball-shaped electrode member can be accurately attached to the land structure on the bottom surface of the resin-encapsulated semiconductor device structure, As a result, the mounting strength of the type semiconductor device when mounted on the substrate can be improved, and a resin-encapsulated semiconductor device with high substrate mounting reliability can be efficiently manufactured.
[0071]
In particular, with the increase in the frequency of use of small portable devices in the future, the mounting strength of resin-encapsulated semiconductor devices mounted on small portable devices such as mobile phones and other communication devices is regarded as important. There is a demand for a resin-encapsulated semiconductor device that can maintain mounting reliability even under harsh usage conditions, but with the method for producing a resin-encapsulated semiconductor device of the present invention, durability for future substrate mounting strength is obtained, A resin-encapsulated semiconductor device with excellent reliability and mountability can be realized.
[0072]
Of course, land structures electrically connected to the semiconductor elements can be arranged as external electrodes on the bottom surface portion of the manufactured resin-encapsulated semiconductor device, and a surface-mount type semiconductor device can be obtained as in the conventional case. Compared to mounting by simple lead bonding, the reliability of board mounting can be improved. Also, the resin-encapsulated semiconductor device manufactured in this embodiment does not use a substrate provided with land electrodes, unlike a BGA type semiconductor device, but a semiconductor from a frame body made of a metal plate called a terminal land frame. Since the device is configured, it is more advantageous than the conventional BGA type semiconductor device in terms of mass productivity and cost. Furthermore, in the product processing process, the lead cut process and lead bend process, which were necessary for separation from the conventional frame, can be eliminated, the damage to the product due to the lead cut and the restrictions on the cutting accuracy can be eliminated. It is possible to provide groundbreaking technology with enhanced cost power through reduction.
[0073]
【The invention's effect】
As described above, since the resin-encapsulated semiconductor device of the present invention has the ball-shaped electrode member attached to the land structure on the bottom surface, the mounting strength at the time of mounting a printed circuit board or the like is improved, and the substrate mounting A highly reliable resin-encapsulated semiconductor device can be realized.
[0074]
In the resin-encapsulated semiconductor device manufacturing method, a semiconductor element is mounted on the terminal land frame, and after the metal thin wire connection and resin encapsulation, the resin-encapsulated semiconductor device structure is obtained from the frame body of the terminal land frame. In addition, since the ball-shaped electrode member can be accurately attached to the land structure on the bottom surface of the resin-encapsulated semiconductor device structure, the mounting strength at the time of mounting on the board is improved and the resin with high mounting reliability on the board It is possible to efficiently manufacture a sealed semiconductor device.
[Brief description of the drawings]
FIG. 1 is a diagram showing a terminal land frame according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a method for manufacturing a resin-encapsulated semiconductor device according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a method for manufacturing a resin-encapsulated semiconductor device according to an embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a method for manufacturing a resin-encapsulated semiconductor device according to an embodiment of the present invention.
FIG. 5 is a view showing a resin-encapsulated semiconductor device according to an embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a resin-encapsulated semiconductor device according to an embodiment of the present invention.
FIG. 7 is a diagram showing a terminal land frame shown in the prior art.
FIG. 8 is a sectional view showing a terminal land frame shown in the prior art.
FIG. 9 is a sectional view showing a method for manufacturing a terminal land frame shown in the prior art.
FIG. 10 is a sectional view showing a method for manufacturing a terminal land frame shown in the prior art.
FIG. 11 is a block diagram showing a terminal land frame shown in the prior art.
FIG. 12 is a cross-sectional view showing a method of manufacturing a resin-encapsulated semiconductor device shown in the prior art
FIG. 13 is a cross-sectional view showing a method for manufacturing a resin-encapsulated semiconductor device disclosed in the prior art.
[Explanation of symbols]
1 Frame body
2 Thin part
3 Land components
4 Metal plate
5 Die part
6 Presser mold
7 opening
8 Punch material
9 Sag section
10 Shearing part
11 Breaking part
12 Adhesive
13 Semiconductor elements
14 Thin metal wire
15 Sealing resin
16 Resin-encapsulated semiconductor device
17 Resin-encapsulated semiconductor device structure
18 Electrode member
Claims (4)
前記ランド構成体の上面に搭載された半導体素子と、
前記半導体素子と前記ランド構成体とを電気的に接続する接続部材と、
前記ランド構成体の少なくとも底面と側面の一部とを露出するように、前記ランド構成体と前記半導体素子と前記接続部材とを封止した封止樹脂とよりなり、
前記ランド構成体の前記封止樹脂から露出した前記底面と前記側面の一部のうち、前記底面のみ金属メッキ層が形成されており、
前記底面の前記金属メッキ層上にのみ電極部材が付設されていることを特徴とする樹脂封止型半導体装置。 A plurality of land structures arranged in a lattice pattern;
A semiconductor element mounted on an upper surface of the land structure,
A connecting member for electrically connecting the front Symbol semiconductor element and said land structure,
It comprises a sealing resin that seals the land structure , the semiconductor element, and the connection member so as to expose at least a bottom surface and a part of a side surface of the land structure.
Of the bottom surface and part of the side surface exposed from the sealing resin of the land structure, a metal plating layer is formed only on the bottom surface,
An electrode member is attached only on the metal plating layer on the bottom surface .
前記ランド構成体の上面に半導体素子を搭載する工程と、
前記半導体素子と前記ランド構成体とを電気的に接続する工程と、
前記ターミナルランドフレームの上面側であって、前記半導体素子と前記ランド構成体の上面とを封止樹脂により封止する工程と、
前記ターミナルランドフレームの前記薄厚部を破断させ、その破断面を前記封止樹脂から露出させて前記金属メッキ層を有さない前記ランド構成体の側面を形成する工程と、
前記ランド構成体の底面の前記金属メッキ層上にのみ電極部材を付設する工程とを有することを特徴とする樹脂封止型半導体装置の製造方法。A frame body made of a metal plate having a metal plating layer, wherein the frame body and than reset continued teeth before Symbol frame body by the thin portions are formed to protrude on the upper surface side, the land having the metal plating layer on the top and bottom surfaces a step of preparing a more composed terminal land frame and structure,
A step of mounting tower a semiconductor element on an upper surface of the land structure,
A step of connecting the land structure and the semiconductor device electrical manner,
Wherein a top side of the terminal land frame, a step that abolish sealing an upper surface of the land structure and the semiconductor element with a sealing resin,
Breaking the thin portion of the terminal land frame, exposing the fractured surface from the sealing resin to form a side surface of the land structure without the metal plating layer ;
And a step of attaching an electrode member only on the metal plating layer on the bottom surface of the land structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000152409A JP4045718B2 (en) | 2000-05-24 | 2000-05-24 | Resin-sealed semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000152409A JP4045718B2 (en) | 2000-05-24 | 2000-05-24 | Resin-sealed semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332648A JP2001332648A (en) | 2001-11-30 |
JP4045718B2 true JP4045718B2 (en) | 2008-02-13 |
Family
ID=18657838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000152409A Expired - Fee Related JP4045718B2 (en) | 2000-05-24 | 2000-05-24 | Resin-sealed semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4045718B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3304705B2 (en) * | 1995-09-19 | 2002-07-22 | セイコーエプソン株式会社 | Manufacturing method of chip carrier |
JPH10200010A (en) * | 1997-01-10 | 1998-07-31 | Dainippon Printing Co Ltd | Lead frame for surface-mount semiconductor device, and surface-mount semiconductor device using lead frame |
JP3947292B2 (en) * | 1998-02-10 | 2007-07-18 | 大日本印刷株式会社 | Manufacturing method of resin-encapsulated semiconductor device |
JP3521758B2 (en) * | 1997-10-28 | 2004-04-19 | セイコーエプソン株式会社 | Method for manufacturing semiconductor device |
JP2986788B1 (en) * | 1998-10-21 | 1999-12-06 | 松下電子工業株式会社 | Resin-sealed semiconductor device and method of manufacturing the same |
-
2000
- 2000-05-24 JP JP2000152409A patent/JP4045718B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001332648A (en) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3062192B1 (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
KR100564006B1 (en) | Terminal land frame and method for manufacturing the same, and resin sealed semiconductor device and method for manufacturing the same | |
JP2000150760A (en) | Terminal land frame and its manufacture | |
JP3460646B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JP3921880B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP3915337B2 (en) | Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same | |
JP2986788B1 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JP4045718B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP3843654B2 (en) | Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same | |
JP3921885B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP4266429B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP2997255B1 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JP3823651B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP4013452B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP3965813B2 (en) | Manufacturing method of terminal land frame | |
JP3928284B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP2001077275A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JP3422276B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JP3890822B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP3928286B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP2986787B1 (en) | Terminal land frame and manufacturing method thereof | |
JP2002026181A (en) | Resin-sealed semiconductor device and its manufacturing method | |
JP2001077136A (en) | Manufacture of plastic molded semiconductor device | |
JP2000150707A (en) | Resin-sealed semiconductor device and manufacture thereof | |
JP2001077273A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060510 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |