JP4045127B2

JP4045127B2 - Ceramic substrate

Info

Publication number: JP4045127B2
Application number: JP2002154414A
Authority: JP
Inventors: 洋二古久保
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-05-28
Filing date: 2002-05-28
Publication date: 2008-02-13
Anticipated expiration: 2022-05-28
Also published as: JP2003347732A

Description

【０００１】
【発明の属する技術分野】
本発明は、コンデンサを内蔵したセラミック基板とその製造方法に関するものである。
【０００２】
【従来技術】
従来、多層配線基板は、絶縁層が多層に積層された絶縁基板の表面または内部にメタライズ配線層が配設された構造からなり、代表的な例として、ＬＳＩ等の半導体素子収納用パッケージが挙げられる。このようなパッケージとしては、絶縁層がアルミナ等のセラミックスからなるものが多用され、さらに最近では、銅メタライズと同時焼成を可能にしたガラスセラミックスを絶縁基板とするものも実用化されている。
【０００３】
このようなセラミック多層配線基板においては、伝送速度が誘電率の平方根に反比例することから、低誘電率化が進んでおり、絶縁材料の誘電率としては４〜８が一般的である。
【０００４】
また、このようなセラミック多層配線基板においては通常、電源供給用のコンデンサがパッケージの上面に外付けされており、実装面積の増加による部品の大型化やコストの増加を招いている。このようなコンデンサを接続するためには、ヴィアホールあるいはメタライズ配線層により引き回しをせねばならず、これら配線によるインダクタンス機能により、伝送速度が低下するという問題（ループインダクタンス）も明らかになっている。
【０００５】
そこで、アルミナセラミックスを絶縁層とし、この絶縁層の組成に高融点金属を加えることによって誘電率を高めた高誘電率層を形成し、絶縁層と高誘電率層とを一体化して焼成することによって、アルミナ質絶縁基板の内部にコンデンサを形成した多層配線基板が特開平３−８７０９１号公報に提案されている。
【０００６】
そのようなセラミック基板２１は、図３に示すように、絶縁層２２、誘電体層２３が積層され、内部及び／又は表面にメタライズ配線層２５が形成されている。内部には電極パターン２５ａ、配線パターン２５ｂ、ヴィアパターン２５ｃが金属を主成分とする導体ペーストにより形成されている。セラミック基板２１の内部には、一対の電極パターン２５ａが誘電体層２３を挟持してコンデンサが形成され、また、セラミック基板２１の表面には、接続バンプ２７を介して半導体２８が搭載されている。
【０００７】
しかし、特開平３−８７０９１号公報に記載の基板が、アルミナ質であり、配線材料がタングステンまたはモリブデンであるため導体抵抗が大きくなるという問題点があった。
【０００８】
このような背景から、本出願人は、硼珪酸ガラスとＭｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち少なくとも一種とアルミナ、石英、コージェライト及びムライトのうち少なくとも一種を含有することを特徴とする高誘電率ガラスセラミックスを、特開平８−２１３２７１号公報で提案した。
【０００９】
【発明が解決しようとする課題】
しかしながら、特開平８−２１３２７１号公報のセラミック基板は、低誘電率層をベースとした多層セラミック基板の内部に高誘電率層を形成し、かかる部分にコンデンサ機能を形成し、実装面積やコスト、ループインダクタンスの低減を図ることができたものの、コンデンサ機能を形成した高誘電体層に、信号線を形成した場合、伝送速度が低下するという問題が生じた。
【００１０】
従って本発明は、内蔵コンデンサ以外の部位において信号遅延を防止したセラミック基板とその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、比誘電率の高い誘電体層のうち、コンデンサの形成箇所の周囲において、焼成時に誘電体層と絶縁層とを反応させて高誘電率の誘電体層を低誘電率化することにより、十分なコンデンサ機能を保持しつつ、コンデンサ周囲の比誘電率を低下させ、高速伝送が可能な信号伝達に関与する部位を創出したものであり、コンデンサを内蔵する高機能性を維持しつつ、コンデンサ周囲の信号伝送の高速化によって特性向上及び部品の小型化を実現したものである。
【００１２】
即ち、本発明のセラミック基板は、ＳｉＯ _２を含む絶縁層を主体とする積層体の表面及び／又は内部にメタライズ配線層が設けられるとともに、前記積層体の内部に、チタン酸塩を含む誘電体層と、該誘電体層を挟持する一対の電極とからなるコンデンサが設けられたセラミック基板において、前記誘電体層の周囲に、比誘電率が該誘電体層よりも低く前記絶縁層よりも高いチタニウムシリケートを含む中間層が設けられていることを特徴とする。
【００１３】
特に、前記誘電体層の比誘電率が、前記絶縁層の比誘電率よりも５以上大きいことが好ましい。これにより、コンデンサとしての機能をさらに高め、且つより高速の伝送に寄与することができる。
【００１４】
また、前記中間層が、前記誘電体層の少なくとも１成分と前記絶縁層の少なくとも１成分とを含有することが好ましい。これにより、誘電体層の成分と絶縁層の成分とにより、比誘電率が誘電体層よりも低く、且つ絶縁層よりも高い中間層を容易に形成でき、より高速の信号伝送を実現できるとともに、絶縁層、中間層及び誘電体層の界面の密着強度をより高めることができる。
【００１６】
特に、前記絶縁層に含まれるＳｉＯ_２量が４０〜８０質量％であるのが望ましい。
【００１８】
【発明の実施の形態】
本発明のセラミック基板１は、図１に示すように、絶縁層２、誘電体層３及び中間層４とが積層され、内部及び／又は表面にメタライズ配線層５が形成されている。内部には電極パターン５ａ、配線パターン５ｂ、ヴィアパターン５ｃが金属を主成分とする導体ペーストにより形成されている。セラミック基板１の表面に搭載される半導体８は、接続バンプ７を介してセラミック基板１に接続されている。
【００１９】
このように、積層体内部に設けられた一対の電極パターン５ａが誘電体層３を挟持し、誘電体層３と一対の電極パターン５ａでコンデンサと、誘電体層３の周囲に、比誘電率が誘電体層３よりも低く、且つ絶縁層２よりも高い中間層４とを具備していることが重要である。
【００２０】
中間層４は、後述するように絶縁層２と誘電体層３との反応によって形成されたものであり、且つ比誘電率が絶縁層２＜中間層４＜誘電体層３という関係を成立させたものである。これにより、十分なコンデンサ機能を保ったまま、コンデンサ以外の部位である中間層４において信号遅延を効果的に防止することができる。
【００２１】
本発明によれば、誘電体層３の比誘電率は、絶縁層２の比誘電率よりも５以上、特に６以上、更には７以上大きいことが好ましい。この比誘電率の差が大きくなると、コンデンサとしての機能性を高め、高速伝送に寄与することができる。
【００２３】
誘電体層３には、比誘電率を高くすることによってコンデンサとしての機能を向上するため、チタン酸塩を含むことが重要である。チタン酸塩としては、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム等を例示できる。
【００２４】
絶縁層２は、ＳｉＯ_２を含む低温焼成が可能なセラミックス、特にガラス成分とフィラー成分によって構成されることが重要である。即ち、絶縁層２がＳｉＯ_２成分を含むことが重要であり、誘電体層３中に含まれるチタン酸塩との反応によってチタニウムシリケートが形成されていることが望ましく、例えば誘電体層３中にチタン酸バリウムが含まれる場合、バリウムチタニウムシリケート（フレスノイト）を形成することによって、上記の関係を満足する中間層を容易に得ることができる。
【００２５】
絶縁層２に含まれるＳｉＯ₂量の下限値は、十分な反応により上記の中間層４を形成しやすくするため、４０質量％、特に４５質量％、更には５０質量％が好ましい。また、ＳｉＯ₂含有量の上限値は、ガラスの屈伏点の上昇を防止し、焼結性を高めるため、８０質量％、特に７５質量％、更には７０質量％が好ましい。
【００２６】
誘電体層３の比誘電率は、コンデンサとしての機能改善の観点から、１０以上、更には１５以上であることが望ましい。
【００２７】
一方、絶縁層２中には、フィラー成分として、Ａｌ₂Ｏ₃、ＳｉＯ₂、アルカリ酸化物、アルカリ土類酸化物のうち少なくとも１種を含有することが好ましく、所望の特性に応じてフィラーを使い分ける事が可能である。例えば、高強度の焼結体が所望であればＡｌ₂Ｏ₃、ディオプサイト、コージェライト、ムライトなどが好適となり、高熱膨張が所望であれば石英、クリストバライト、セルジアン、フォルステライト、その他アルカリ珪酸塩などが好適となる。
【００２８】
絶縁層２の比誘電率は、高速信号を伝送するという観点から、８以下、特に７以下、更には比誘電率６以下になるようにガラス成分とフィラー成分とを組合せることが望ましい。
【００２９】
以上のように構成した本発明のセラミック基板１は、コンデンサ機能を基板内部に内蔵できると共に、同一層内に高速信号を伝送させる配線を形成できるという特徴を有し、外付けのコンデンサ部品の点数削減によるコスト低下が達成できると共に基板自体の低背化に貢献できる為、各種のＢＧＡ（ボールグリッドアレイ）やＣＳＰ（チップスケールパッケージ）、ＬＣＣ（リードレスチップキャリア）等の用途として好適に利用することができる。
【００３０】
次に、本発明のセラミック基板を得るための製造方法について説明する。
【００３１】
まず、絶縁層の原料として、ＳｉＯ₂を含むガラス粉末、例えば硼珪酸ガラス、バリウム珪酸ガラス、アルカリ珪酸ガラス等の群から選ばれるガラス２０〜８０質量％と、フィラー２０〜８０質量％を好適に用いることができる。フィラー成分としては、Ａｌ₂Ｏ₃、ＳｉＯ₂、アルカリ酸化物、アルカリ土類酸化物のうち少なくとも１種を含有する原料、例えば、Ａｌ₂Ｏ₃粉末、ディオプサイト粉末、コージェライト粉末、ムライト粉末、石英粉末、クリストバライト粉末、セルジアン粉末、フォルステライト粉末、その他のアルカリ珪酸塩粉末の群から選ばれる少なくとも１種を用いることができる。
【００３２】
また、誘電体層の原料として、絶縁層で用いられたガラス２０〜８０質量％とチタン酸塩８０〜２０質量％が好適に用いられ、チタン酸塩としてはチタン酸バリウム粉末、チタン酸カルシウム粉末、チタン酸ストロンチウム粉末等の群から選ばれる少なくとも１種を用意する。
【００３３】
上記のガラスとフィラーを混合した後、適当な有機樹脂バインダーを添加した後、所望の成形手段、例えば、射出成形、押し出し成形、ドクターブレード法、カレンダーロール法等の周知の成形方法により任意のグリーンシートに成形する。
【００３４】
得られたグリーンシートはＮＣパンチャーや金型などによりスルーホール加工が施され、所望の金属材料からなる導体ペーストを充填しヴィアホールとし、更に所望のパターンを導体ペーストでスクリーン印刷法やグラビア印刷法などの公知の手法により形成する。
【００３５】
導体ペーストとしては導体抵抗の観点から抵抗率が低いものが好適であり、金、銀、銅、白金、パラジウムなどが上げられるが、コストや信頼性の観点から銅が最も好適に用いられる。これら金属粉末に対して、所望により焼結抑制剤（セラミックフィラー）や焼結助剤（ガラスあるいは金属）を混合し、所望のバインダーや用材を加えペースト化したものを用いる。
【００３６】
誘電体層も、絶縁層と同様にガラス成分とフィラー成分によって構成されるが、誘電率を上昇させる為、種々の高誘電率フィラーを添加することによりコンデンサとしての機能を高める事が出来る。高誘電率フィラーとしては各種のチタン酸塩が好適であり、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム等を例示できる。
【００３７】
これら高誘電率フィラーは絶縁層のガラス中に存在するＳｉＯ₂と反応し、チタニウムシリケートを形成し、比誘電率が低下する。特にチタン酸バリウムはＳｉＯ₂と反応しバリウムチタニウムシリケート（フレスノイト）となり絶縁層よりも比誘電率が高く、誘電体層よりも比誘電率が低い中間層を形成しやすく、好適である。
【００３８】
上記のガラスとフィラーを混合した後、適当な有機樹脂バインダーを添加した後、所望の成形手段、例えば、射出成形、押し出し成形、ドクターブレード法、カレンダーロール法等により任意のグリーンシートに成形する。得られたグリーンシートはＮＣパンチャーや金型などによりスルーホール加工が施され、所望の金属材料からなる導体ペーストを充填しヴィアホールとし、更に所望のパターンを導体ペーストでスクリーン印刷法やグラビア印刷法などにより形成する。特に、コンデンサ機能を付与するためには、誘電体層の上下の対向する位置に一対の電極部（ベタパターン）とヴィアホールを形成することが肝要である。その際に、一対の電極は、誘電体層の両面の全面に形成せず、所定の領域のみに形成し、電極を形成しない領域を形成することは言うまでもない。
【００３９】
得られた絶縁層、誘電体層、及びそれらに付与されたヴィアホールやパターンは、それぞれを所望の層構成により積層し、一体化することにより、コンデンサを内蔵するセラミック基板用グリーンシート積層体を得ることができる。
【００４０】
次に、グリーンシート積層体の焼成にあたっては、まず、成形のために配合したバインダー成分を除去する。バインダーの除去は、７００℃前後の大気雰囲気中で行われるが、配線導体として、例えばＣｕを用いる場合には、１００〜７００℃の水蒸気を含有する窒素雰囲気中で行うことができる。この時、成形体の収縮開始温度は７００〜８５０℃程度であることが望ましく、かかる収縮開始温度がこれより低いとバインダーの除去が困難となるため、成形体中の結晶化ガラスの特性、特に屈伏点を前述したように制御することが必要となる。
【００４１】
焼成は、８５０〜１０５０℃の酸性雰囲気または非酸化性雰囲気中で行われ、これにより相対密度９０％以上まで緻密化する。この焼成温度は、緻密化を十分行い、且つメタライズ層が溶融せず、同時配線が可能な温度範囲８５０〜１０５０℃、特に９００〜１０００℃が好ましい。但し、Ｃｕ等の配線導体と同時焼成する場合には非酸化性雰囲気中で焼成される。
【００４２】
本発明によれば、上記の焼成工程を経ることにより、コンデンサの周囲において、電極が形成されず絶縁層と接している誘電体層が絶縁層中に含まれるＳｉＯ₂と反応することにより絶縁層よりも比誘電率が高く、誘電体層よりも比誘電率が低い中間層を形成することができる。そのため、この中間層には誘電体層に含まれる成分のうち少なくとも１種の成分と、絶縁層に含まれる成分のうち少なくとも１種の成分とを含み、特にチタニウムシリケートを形成させることができる。
【００４３】
なお、誘電体層中のコンデンサ部分については前記の電極パターンにより絶縁層と隔絶されている為、前述のような比誘電率の低下は発生しない。
【００４４】
【実施例】
実施例１
ガラスの原料粉末として、ＳｉＯ₂粉末、Ａｌ₂Ｏ₃粉末、Ｂ₂Ｏ₃粉末、ＣａＯ粉末、ＢａＯ粉末、ＺｒＯ₂粉末、Ｎａ₂Ｏ粉末、Ｋ₂Ｏ粉末、Ｌｉ₂Ｏ粉末、ＺｎＯ粉末、ＴｉＯ₂粉末を準備して表１の組成に混合し、それぞれの混合粉末を坩堝内で溶融したものを水冷ロール板で急令したものをボールミルにより平均粒径３．５μｍに粉砕したものをガラス粉末とした。
【００４５】
【表１】

【００４６】
フィラーとしてはアルミナ、ディオプサイト、コージェライト、ムライト、石英、クリストバライト、セルジアン、フォルステライト、ガーナイトを、高誘電率フィラーとしてはチタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウムを用意した。
【００４７】
これら原料を表２に示す割合に混合し、更に溶剤を加えてボールミルを用いて粉砕混合した後、有機バインダー、可塑材を加えて混合してスラリーを作製した。次いで、得られたスラリーを用いてドクターブレード法によりグリーンシートをそれぞれ作製した。グリーンシートの厚みは、絶縁体グリーンシートが１８０μｍ、誘電体グリーンシートが７０μｍに調整した。
【００４８】
電極用ペーストとして、銅、銀、金、白金粉末をそれぞれ主成分とし、これにガラス、フィラーを混合したものに、アクリル樹脂、α―テルピネオール、フタル酸ジブチル等を適宜混合し、ペースト化したものを用いた。
【００４９】
得られた絶縁層と誘電体層をもちいて線幅５０μｍ、線長２０ｍｍ、絶縁層厚み５０μｍのストリップライン評価用パターンと直径３０ｍｍの内層パターン（ベタ）によるコンデンサ容量測定パターンを同一基板で作製し、積層した。
【００５０】
得られた積層体を、表２の焼成条件で焼成し、図２に示すセラミック基板を作製した。なお、焼成は、銅配線のサンプルについては水蒸気を含む窒素雰囲気中で、銀、金、白金配線のサンプルについては空気中で行った。また、焼成の保持時間はいずれも１時間であった。
【００５１】
中間層の分析については、前述のメタライズ配線層が無いサンプルの絶縁層部分を平面研削機により削り落とし、残った中間層部分を乳鉢で粉砕しＸ線回折法により同定した。
【００５２】
相対密度の測定方法としては、アルキメデス法にしたがって測定した。ただし、理論密度の値としては、絶縁層と誘電体層の理論密度から算術的に導き出したものを用い、アルキメデス法により得られた嵩密度を上記理論密度で除した値の小数点以下を四捨五入した値を用いた。
【００５３】
絶縁層の比誘電率は、絶縁層のみで５０×５０×１ｍｍの基板を作製しブリッジ回路法により求めた。また、誘電体層の比誘電率については、前述の評価基板中のコンデンサ容量評価パターンの静電容量を測定し、誘電体層の厚みと面積値から算出した。次いで、誘電体層の比誘電率と絶縁層の比誘電率の差Δεを算出した。
【００５４】
また、中間層の比誘電率については、前述のメタライズ配線層が無いサンプルの絶縁層部分を平面研削機により削り落とし、ブリッジ回路法にて求めた。
【００５５】
４０ＧＨｚでの伝送ロス（Ｓ２１）を、ストリップライン評価用パターンを用いてネットワークアナライザーにより測定した。判定としては−０．８ｄＢ／ｃｍ以上を良好とし、それ以下をＮＧと判断した。結果を表２に示した。
【００５６】
【表２】

【００５７】
比誘電率が絶縁層＜中間層＜誘電体層の関係で、且つ絶縁層と誘電体層の比誘電率差Δεが５以上の本発明の試料Ｎｏ．１〜１９は、優れたコンデンサ機能を発揮でき、更に、中間層部分に形成された配線には伝送ロス−０．８ｄｂ／ｃｍ以上という優れた伝送特性を示した。
【００５８】
一方、中間層が形成されていない本発明の範囲外の試料Ｎｏ．２０、２１は、Δεが５以上であるが、中間層が形成されておらず、比誘電率が絶縁層＜中間層＜誘電体層の関係を満たしていないため、伝送ロスが−０．８９ｄＢ／ｃｍ以下と劣化した。
【００５９】
【発明の効果】
本発明のセラミック基板は、誘電体層とメタライズ配線層で構成され、優れたコンデンサ機能を内蔵するとともに、誘電体層の周囲に比誘電率の低い中間層が形成されているため、信号遅延を低減し、高速化を実現することができる。
【００６０】
また、コンデンサを内蔵するため、外部回路基板に実装されていたコンデンサが不要となり、外部回路基板の小型化、および実装コストの削減に有効であり、急速に普及しつつある携帯用電子機器の小型化に、大いに貢献できる。
【図面の簡単な説明】
【図１】本発明のセラミック基板を示す概略断面図である。
【図２】本発明の他の構造のセラミック基板を示す概略断面図である。
【図３】従来のセラミック基板を示す概略断面図である。
【符号の説明】
１、１１・・・セラミック基板
２、１２・・・絶縁層
３、１３・・・誘電体層
４、１４・・・中間層
５、１５・・・メタライズ配線層
５ａ、１５ａ・・・電極パターン
５ｂ、１５ｂ・・・配線パターン
５ｃ、１５ｃ・・・ヴィアパターン
７、１７・・・接続バンプ
８、１８・・・半導体[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a ceramic substrate with a built-in capacitor and a method for manufacturing the same.
[0002]
[Prior art]
Conventionally, a multilayer wiring board has a structure in which a metallized wiring layer is provided on the surface or inside of an insulating substrate in which insulating layers are laminated in multiple layers. A typical example is a package for housing a semiconductor element such as an LSI. It is done. As such a package, an insulating layer made of ceramics such as alumina is often used, and more recently, an insulating substrate made of glass ceramics capable of co-firing with copper metallization has been put into practical use.
[0003]
In such a ceramic multilayer wiring board, since the transmission speed is inversely proportional to the square root of the dielectric constant, the reduction of the dielectric constant is progressing, and the dielectric constant of the insulating material is generally 4-8.
[0004]
In such a ceramic multilayer wiring board, a capacitor for supplying power is usually externally attached to the upper surface of the package, resulting in an increase in size and cost of components due to an increase in mounting area. In order to connect such a capacitor, it must be routed by a via hole or a metallized wiring layer, and a problem (loop inductance) that the transmission speed is lowered due to the inductance function of these wirings has also been clarified.
[0005]
Therefore, alumina ceramic is used as the insulating layer, a high dielectric constant layer is formed by adding a refractory metal to the composition of the insulating layer, and the insulating layer and the high dielectric constant layer are integrally fired. JP-A-3-87091 proposes a multilayer wiring board in which capacitors are formed inside an alumina insulating substrate.
[0006]
As shown in FIG. 3, such a ceramic substrate 21 has an insulating layer 22 and a dielectric layer 23 laminated, and a metallized wiring layer 25 is formed inside and / or on the surface. Inside, an electrode pattern 25a, a wiring pattern 25b, and a via pattern 25c are formed of a conductive paste mainly composed of metal. A capacitor is formed inside the ceramic substrate 21 with a pair of electrode patterns 25a sandwiching the dielectric layer 23, and a semiconductor 28 is mounted on the surface of the ceramic substrate 21 via connection bumps 27. .
[0007]
However, since the substrate described in JP-A-3-87091 is made of alumina and the wiring material is tungsten or molybdenum, there is a problem in that the conductor resistance is increased.
[0008]
From such a background, the applicant of the present invention is not limited to borosilicate glass, Mo, W, Re, Fe, Co, Ni, Cu, Rh, Pt, Pd, Au, Ag, and alumina, quartz, cordierite, and JP-A-8-213271 proposed a high dielectric constant glass-ceramic characterized by containing at least one of mullite.
[0009]
[Problems to be solved by the invention]
However, the ceramic substrate of JP-A-8-213271 is formed with a high dielectric constant layer inside a multilayer ceramic substrate based on a low dielectric constant layer, and a capacitor function is formed in such a portion. Although the loop inductance could be reduced, when the signal line was formed on the high dielectric layer having the capacitor function, there was a problem that the transmission speed was lowered.
[0010]
Accordingly, an object of the present invention is to provide a ceramic substrate in which signal delay is prevented in a portion other than the built-in capacitor and a method for manufacturing the same.
[0011]
[Means for Solving the Problems]
The present invention reduces the dielectric constant of a dielectric layer having a high dielectric constant by reacting the dielectric layer and the insulating layer during firing around the capacitor formation portion of the dielectric layer having a high relative dielectric constant. In this way, while maintaining a sufficient capacitor function, the dielectric constant around the capacitor is reduced, creating a part involved in signal transmission that enables high-speed transmission, while maintaining high functionality with a built-in capacitor. The characteristics are improved and the parts are downsized by increasing the signal transmission speed around the capacitor.
[0012]
That is, the ceramic substrate of the present invention, the surface of a laminated body consisting mainly of insulating layer comprising SiO ₂ and / or internal metallized wiring layer is provided Rutotomoni, the interior of the laminate, dielectric comprising titanate and body layer, in ceramic substrate capacitor is provided comprising a dielectric material layer from the electrodes of a pair that Soo interposed, the surrounding of the dielectric layer, the dielectric constant is low rather before Symbol than dielectric body layer intermediate layer is characterized that you have provided comprising a high titanium silicate than the insulating layer.
[0013]
In particular, the relative dielectric constant of the dielectric layer is preferably 5 or more larger than the relative dielectric constant of the insulating layer. Thereby, the function as a capacitor | condenser can be improved further and it can contribute to higher-speed transmission.
[0014]
The intermediate layer preferably contains at least one component of the dielectric layer and at least one component of the insulating layer. This makes it possible to easily form an intermediate layer having a relative dielectric constant lower than that of the dielectric layer and higher than that of the insulating layer by the component of the dielectric layer and the component of the insulating layer, thereby realizing higher-speed signal transmission. Further, the adhesion strength of the interface between the insulating layer, the intermediate layer and the dielectric layer can be further increased.
[0016]
Especially, SiO ₂ amount contained in the insulating layer is desirably 40 to 80 wt%.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
As shown in FIG. 1, the ceramic substrate 1 of the present invention has an insulating layer 2, a dielectric layer 3, and an intermediate layer 4 laminated, and a metallized wiring layer 5 is formed inside and / or on the surface. Inside, an electrode pattern 5a, a wiring pattern 5b, and a via pattern 5c are formed of a conductive paste mainly composed of metal. The semiconductor 8 mounted on the surface of the ceramic substrate 1 is connected to the ceramic substrate 1 via connection bumps 7.
[0019]
As described above, the pair of electrode patterns 5 a provided in the laminated body sandwich the dielectric layer 3, and the dielectric layer 3 and the pair of electrode patterns 5 a have a relative dielectric constant around the capacitor and the dielectric layer 3. It is important that the intermediate layer 4 is lower than the dielectric layer 3 and higher than the insulating layer 2.
[0020]
The intermediate layer 4 is formed by a reaction between the insulating layer 2 and the dielectric layer 3 as will be described later, and the relative dielectric constant establishes the relationship of insulating layer 2 <intermediate layer 4 <dielectric layer 3. It is a thing. Thereby, signal delay can be effectively prevented in the intermediate layer 4 which is a part other than the capacitor while maintaining a sufficient capacitor function.
[0021]
According to the present invention, the relative dielectric constant of the dielectric layer 3 is preferably 5 or more, particularly 6 or more, and more preferably 7 or more than the relative dielectric constant of the insulating layer 2. When the difference in relative permittivity becomes large, the functionality as a capacitor can be improved and it can contribute to high-speed transmission.
[0023]
It is important that the dielectric layer 3 contains titanate in order to improve the function as a capacitor by increasing the relative dielectric constant. Examples of titanates include barium titanate, calcium titanate, and strontium titanate.
[0024]
It is important that the insulating layer 2 is composed of ceramics including SiO ₂ that can be fired at a low temperature, particularly a glass component and a filler component. That is, it is important that the insulating layer 2 contains a SiO ₂ component , and it is desirable that titanium silicate is formed by a reaction with a titanate contained in the dielectric layer 3, for example, in the dielectric layer 3. When barium titanate is included, an intermediate layer satisfying the above relationship can be easily obtained by forming barium titanium silicate (Fresnoite).
[0025]
The lower limit of the amount of SiO ₂ contained in the insulating layer 2 is preferably 40% by mass, particularly 45% by mass, and more preferably 50% by mass in order to facilitate the formation of the intermediate layer 4 by a sufficient reaction. Further, the upper limit of the SiO ₂ content is preferably 80% by mass, particularly 75% by mass, and more preferably 70% by mass in order to prevent an increase in the yield point of the glass and enhance the sinterability.
[0026]
The relative dielectric constant of the dielectric layer 3 is preferably 10 or more, more preferably 15 or more, from the viewpoint of improving the function as a capacitor.
[0027]
On the other hand, the insulating layer 2 preferably contains at least one of Al ₂ O ₃ , SiO ₂ , alkali oxide, and alkaline earth oxide as a filler component. It can be used properly. For example, Al ₂ O ₃ , diopsite, cordierite, mullite and the like are suitable if a high-strength sintered body is desired, and quartz, cristobalite, serdian, forsterite, and other alkali silicates are desirable if high thermal expansion is desired. Salt and the like are preferred.
[0028]
From the viewpoint of transmitting a high-speed signal, it is desirable to combine the glass component and the filler component so that the dielectric constant of the insulating layer 2 is 8 or less, particularly 7 or less, and further 6 or less.
[0029]
The ceramic substrate 1 of the present invention configured as described above has a feature that a capacitor function can be built in the substrate, and a wiring for transmitting a high-speed signal can be formed in the same layer. Cost reduction due to reduction can be achieved, and it can contribute to lowering the height of the substrate itself, so it is suitable for various BGA (ball grid array), CSP (chip scale package), LCC (leadless chip carrier) applications, etc. be able to.
[0030]
Next, a manufacturing method for obtaining the ceramic substrate of the present invention will be described.
[0031]
First, as a raw material for the insulating layer, glass powder containing SiO ₂ , for example, 20 to 80% by mass of glass selected from the group of borosilicate glass, barium silicate glass, alkali silicate glass, and filler 20 to 80% by mass are preferably used. Can be used. As the filler component, a raw material containing at least one of Al ₂ O ₃ , SiO ₂ , alkali oxide, alkaline earth oxide, such as Al ₂ O ₃ powder, diopsite powder, cordierite powder, mullite At least one selected from the group of powder, quartz powder, cristobalite powder, serdian powder, forsterite powder, and other alkali silicate powders can be used.
[0032]
Further, as a raw material for the dielectric layer, 20 to 80% by mass of glass and 80 to 20% by mass of titanate used in the insulating layer are suitably used. As titanate, barium titanate powder, calcium titanate powder are used. And at least one selected from the group such as strontium titanate powder.
[0033]
After mixing the above glass and filler, after adding an appropriate organic resin binder, the desired molding means such as injection molding, extrusion molding, doctor blade method, calendar roll method, etc. Form into a sheet.
[0034]
The obtained green sheet is subjected to through-hole processing with an NC puncher or mold, filled with a conductive paste made of a desired metal material to form a via hole, and further, a screen printing method or a gravure printing method with a desired pattern using the conductive paste. It forms by well-known methods, such as.
[0035]
As the conductor paste, those having a low resistivity are preferable from the viewpoint of conductor resistance, and gold, silver, copper, platinum, palladium, and the like can be raised. Copper is most preferably used from the viewpoint of cost and reliability. If desired, a sintering inhibitor (ceramic filler) or a sintering aid (glass or metal) is mixed with these metal powders, and a desired binder or material is added to form a paste.
[0036]
The dielectric layer is also composed of a glass component and a filler component as in the case of the insulating layer. However, in order to increase the dielectric constant, the function as a capacitor can be enhanced by adding various high dielectric constant fillers. Various titanates are suitable as the high dielectric constant filler, and examples thereof include barium titanate, calcium titanate, and strontium titanate.
[0037]
These high dielectric constant fillers react with SiO ₂ present in the glass of the insulating layer to form titanium silicate, and the relative dielectric constant decreases. In particular, barium titanate reacts with SiO ₂ to form barium titanium silicate (Fresnoite), which is preferable because it can easily form an intermediate layer having a relative dielectric constant higher than that of the insulating layer and lower than that of the dielectric layer.
[0038]
After mixing the above glass and filler, an appropriate organic resin binder is added, and then a desired green sheet is formed by a desired forming means such as injection molding, extrusion molding, doctor blade method, calendar roll method and the like. The obtained green sheet is subjected to through-hole processing with an NC puncher or mold, filled with a conductive paste made of a desired metal material to form a via hole, and further, a screen printing method or a gravure printing method with a desired pattern using the conductive paste. And so on. In particular, in order to provide a capacitor function, it is important to form a pair of electrode portions (solid pattern) and a via hole at the upper and lower opposing positions of the dielectric layer. In that case, it goes without saying that the pair of electrodes are not formed on the entire surface of both surfaces of the dielectric layer, but only in a predetermined region, and a region where no electrode is formed is formed.
[0039]
The obtained insulating layer, dielectric layer, and via holes and patterns applied to them are laminated in a desired layer structure and integrated to form a green sheet laminate for a ceramic substrate incorporating a capacitor. Obtainable.
[0040]
Next, in firing the green sheet laminate, first, the binder component blended for molding is removed. The removal of the binder is performed in an air atmosphere at around 700 ° C. However, for example, when Cu is used as the wiring conductor, it can be performed in a nitrogen atmosphere containing water vapor at 100 to 700 ° C. At this time, the shrinkage start temperature of the molded body is preferably about 700 to 850 ° C., and if the shrinkage start temperature is lower than this, it becomes difficult to remove the binder. It is necessary to control the yield point as described above.
[0041]
Firing is performed in an acidic atmosphere or non-oxidizing atmosphere at 850 to 1050 ° C., thereby densifying to a relative density of 90% or more. The firing temperature is preferably 850 to 1050 ° C., particularly 900 to 1000 ° C., in which densification is sufficiently performed and the metallized layer does not melt and simultaneous wiring is possible. However, in the case of simultaneous firing with a wiring conductor such as Cu, the firing is performed in a non-oxidizing atmosphere.
[0042]
According to the present invention, the insulating layer is formed by reacting the dielectric layer in contact with the insulating layer without forming the electrode around the capacitor by the SiO ₂ contained in the insulating layer, through the firing process. An intermediate layer having a higher relative dielectric constant than that of the dielectric layer and lower than that of the dielectric layer can be formed. Therefore, this intermediate layer contains at least one component among the components contained in the dielectric layer and at least one component among the components contained in the insulating layer, and in particular can form titanium silicate.
[0043]
In addition, since the capacitor portion in the dielectric layer is isolated from the insulating layer by the electrode pattern, the relative dielectric constant does not decrease as described above.
[0044]
【Example】
Example 1
As raw material powder of glass, SiO ₂ powder, Al ₂ O ₃ powder, B ₂ O ₃ powder, CaO powder, BaO powder, ZrO ₂ powder, Na ₂ O powder, K ₂ O powder, Li ₂ O powder, ZnO powder, TiO ₂ powder was prepared and mixed to the composition shown in Table 1, and each mixed powder was melted in a crucible and immediately crushed with a water-cooled roll plate, and then crushed to an average particle size of 3.5 μm with a ball mill. Powdered.
[0045]
[Table 1]

[0046]
As fillers, alumina, diopsite, cordierite, mullite, quartz, cristobalite, serdian, forsterite, and garnite were prepared, and barium titanate, calcium titanate, and strontium titanate were prepared as high dielectric constant fillers.
[0047]
These raw materials were mixed in the proportions shown in Table 2, and after further adding a solvent and pulverizing and mixing using a ball mill, an organic binder and a plasticizer were added and mixed to prepare a slurry. Next, green sheets were respectively produced by the doctor blade method using the obtained slurry. The thickness of the green sheet was adjusted to 180 μm for the insulator green sheet and 70 μm for the dielectric green sheet.
[0048]
As paste for electrodes, copper, silver, gold and platinum powders are the main components, mixed with glass and filler, acrylic resin, α-terpineol, dibutyl phthalate, etc. are mixed appropriately to make paste Was used.
[0049]
Using the obtained insulating layer and dielectric layer, a capacitor capacity measurement pattern was produced on the same substrate using a stripline evaluation pattern having a line width of 50 μm, a line length of 20 mm, and an insulating layer thickness of 50 μm and an inner layer pattern (solid) having a diameter of 30 mm. And laminated.
[0050]
The obtained laminate was fired under the firing conditions shown in Table 2 to produce a ceramic substrate shown in FIG. The firing was performed in a nitrogen atmosphere containing water vapor for the copper wiring sample, and in air for the silver, gold, and platinum wiring samples. In addition, the firing holding time was 1 hour.
[0051]
For the analysis of the intermediate layer, the insulating layer portion of the sample without the metallized wiring layer was scraped off with a surface grinder, and the remaining intermediate layer portion was pulverized with a mortar and identified by X-ray diffraction.
[0052]
The relative density was measured according to the Archimedes method. However, the theoretical density value was calculated from the theoretical density of the insulating layer and dielectric layer, and the bulk density obtained by the Archimedes method divided by the above theoretical density was rounded off. Values were used.
[0053]
The relative dielectric constant of the insulating layer was determined by a bridge circuit method by fabricating a 50 × 50 × 1 mm substrate using only the insulating layer. The relative dielectric constant of the dielectric layer was calculated from the thickness and area value of the dielectric layer by measuring the electrostatic capacity of the capacitor capacity evaluation pattern in the evaluation board. Next, a difference Δε between the dielectric constant of the dielectric layer and the dielectric constant of the insulating layer was calculated.
[0054]
The relative dielectric constant of the intermediate layer was determined by a bridge circuit method by scraping off the insulating layer portion of the sample without the metallized wiring layer with a surface grinder.
[0055]
The transmission loss (S21) at 40 GHz was measured with a network analyzer using a stripline evaluation pattern. As a judgment, −0.8 dB / cm or more was regarded as good, and less than that was judged as NG. The results are shown in Table 2.
[0056]
[Table 2]

[0057]
Sample No. of the present invention in which the relative dielectric constant is in the relationship of insulating layer <intermediate layer <dielectric layer, and the relative dielectric constant difference Δε between the insulating layer and the dielectric layer is 5 or more. Nos. 1 to 19 were able to exhibit an excellent capacitor function, and further exhibited excellent transmission characteristics of a transmission loss of −0.8 db / cm or more in the wiring formed in the intermediate layer portion.
[0058]
On the other hand, a sample No. outside the scope of the present invention in which no intermediate layer is formed. 20 and 21 have Δε of 5 or more, but no intermediate layer is formed, and the relative dielectric constant does not satisfy the relationship of insulating layer <intermediate layer <dielectric layer, so that the transmission loss is −0.89 dB. / Cm or less.
[0059]
【The invention's effect】
The ceramic substrate of the present invention is composed of a dielectric layer and a metallized wiring layer, has an excellent capacitor function, and an intermediate layer having a low relative dielectric constant is formed around the dielectric layer. Reduction and high speed can be realized.
[0060]
In addition, the built-in capacitor eliminates the need for a capacitor mounted on an external circuit board, which is effective for reducing the size of the external circuit board and reducing the mounting cost. Can greatly contribute to the development.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a ceramic substrate of the present invention.
FIG. 2 is a schematic cross-sectional view showing a ceramic substrate having another structure according to the present invention.
FIG. 3 is a schematic cross-sectional view showing a conventional ceramic substrate.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1, 11 ... Ceramic substrate 2, 12 ... Insulating layer 3, 13 ... Dielectric layer 4, 14 ... Intermediate layer 5, 15 ... Metallized wiring layers 5a, 15a ...

Electrode pattern

5b, 15b ...

wiring patterns

5c, 15c ... via patterns 7, 17 ... connection bumps 8, 18 ... semiconductor

Claims

A metallized wiring layer is provided on the surface and / or inside of a laminate mainly composed of an insulating layer containing SiO _2, and a dielectric layer containing titanate is sandwiched inside the laminate. In the ceramic substrate provided with a capacitor composed of a pair of electrodes, an intermediate layer including titanium silicate having a relative dielectric constant lower than that of the dielectric layer and higher than that of the insulating layer is provided around the dielectric layer. A ceramic substrate characterized in that

The ceramic substrate according to claim 1, wherein a relative dielectric constant of the dielectric layer is 5 or more larger than a relative dielectric constant of the insulating layer.

The ceramic substrate according to claim 1, wherein the intermediate layer contains at least one component of the dielectric layer and at least one component of the insulating layer.

4. The ceramic substrate according to claim 1, wherein the amount of SiO ₂ contained in the insulating layer is 40 to 80% by mass.