[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3937214B2 - エラー訂正回数を記録する記憶装置 - Google Patents

エラー訂正回数を記録する記憶装置 Download PDF

Info

Publication number
JP3937214B2
JP3937214B2 JP2001525530A JP2001525530A JP3937214B2 JP 3937214 B2 JP3937214 B2 JP 3937214B2 JP 2001525530 A JP2001525530 A JP 2001525530A JP 2001525530 A JP2001525530 A JP 2001525530A JP 3937214 B2 JP3937214 B2 JP 3937214B2
Authority
JP
Japan
Prior art keywords
error
data
block
area
corrected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001525530A
Other languages
English (en)
Inventor
国弘 片山
隆之 田村
雄介 城野
賢樹 金森
淳史 四方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Application granted granted Critical
Publication of JP3937214B2 publication Critical patent/JP3937214B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1666Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38Response verification devices
    • G11C29/42Response verification devices using error correcting codes [ECC] or parity check
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/76Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88Monitoring involving counting
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411Online error correction
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208Error catch memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

技術分野
本発明は半導体メモリを記憶媒体とする記憶装置に関連し、特に記憶するデータの信頼性を向上するために誤り訂正符号を用いた記憶装置に関する。
背景技術
情報機器の発展に伴い、情報データの種類や容量の飛躍的増大により、記憶装置は著しい発展を遂げている。そして記憶容量の増大を促進するために記憶媒体に対して記憶密度を向上する技術開発がすすめられている。しかし、一時的に記憶する、すなわち書き換え可能な記憶媒体にデータを記録する場合には、相変化の磁気や、電荷の蓄積などを利用するため、必ずしも格納データの安全性が保証されるものではなく、記憶密度を向上するとその信頼性は低下して行くのが一般的である。
例えばフラッシュメモリを用いた記憶装置では、メモリ素子に蓄えられた電荷が少しずつ漏れ出すことなどにより、データが破壊されることがある。そのため、これら記憶装置にはほとんどのものに誤り訂正符号を用いたデータ保護機能が備えられている。パーソナルコンピュータで扱われる外部記憶装置は、磁気ディスク装置を基準とした512バイトを単位として算出される誤り訂正符号をデータとともに記憶し、読み出す際にデータに誤りが発生していないかを検査し、誤りがあれば訂正してデータを出力し、データの安全性を高めている。
上記従来技術では、誤りの発生が確率的に発生するもの、つまり同一ヶ所に再現するものでなければ全く問題ないが、例えば記憶媒体の疲労や傷、異物付着、断線など、その記憶媒体特有の事故により誤りが定着してしまう場合の考慮がなされていない。無視できる程非常に小さい確率によりこれらが起こる場合には問題はないが、通常の使用において、無視できない確率で誤りが起こる場合には、その誤りが蓄積していくことになる。誤り訂正符号では、通常、定められたビット数や領域を訂正する能力を持つが、その能力を越えた誤りが発生した場合には誤りが発生しているのにそれを検出できない(誤検出)、あるいは誤りのある箇所や誤りのパターンを間違えて、正しいデータを誤って訂正してしまう(誤訂正)、といったことが起こり得る。そのため、誤りが起きたデータを出力するときに誤りを訂正しても、記憶媒体上のデータをそのまま放っておくと、別の誤りが発生して、誤りの蓄積による総計が誤り訂正の能力を越えて、記憶データを回復できなくなってしまう状態に陥る。単に誤り検出訂正符号を用いた信頼性の向上策だけでは、このような問題が発生する。
また、他の問題として、記憶媒体の性質上、劣化によるデータ誤りの発生と、突発的な誤りの発生の2種類があり得る。例えば不揮発性半導体メモリにおいては、書き換えサイクルの繰り返しにより劣化が起こり、データの保持特性が悪化することにより、データ誤りが発生する。一方、電気信号雑音、放射線などの要因により、劣化とは無関係で確率的なデータ誤りも発生し得る。この場合は、再度データを読み直すことにより正しいデータを再生できることもあるし、データを再び書き込むことにより以降は正しいデータを得ることができるようになる。しかし、これら2つのデータ誤りは、誤りの結果であるデータを観察しても、どちらによるものかを識別することができない。もし劣化によるデータ誤りであった場合には、先述の通り一つの領域内に誤りが蓄積していくため、放置しておく訳にはいかないため、代替えを充て、その領域を使用不能にすることで蓄積を回避する必要がある。しかし、劣化と関係ない突発的なデータ誤りにおいてはデータの書き直しにより通常の状態になるため、代替えを充てて使用不能にすることは効率が悪い。従来は以上の点での配慮がなかった。
本発明の目的は、半導体記憶装置のデータ誤りの発生において、突発的なものか、劣化により繰り返し起こるものかを判断して、最適な処理を行い、データの安全性を高め、不揮発性半導体記憶装置の寿命を延ばすことにある。
発明の開示
本発明の不揮発性半導体記憶装置では、第1に、データのアクセス単位であるブロック毎に、記憶媒体からデータを再生する際に、エラーが検出された場合には、エラー訂正を行うと共に、エラー訂正を行った回数を領域毎に記録しておく。第2に、データのブロック毎に、エラー訂正を行った回数が規定値に達していないかを判断する。規定値に達していない場合には、訂正した正しいデータを、同領域に再書き込みを行う。規定値に達してしまった場合には、代替え領域を割り当てて、訂正したデータを移し、元の領域は使用不可能の扱いにする。
また、エラー訂正能力を複数の段階に分け、エラー訂正の段階に応じて、データの再書き込みを行う。または代替え領域の割り当てを行う等の処理を選択して実行する。
発明を実施するための最良の形態
本発明の実施の形態について、以下に図を用いて説明する。図1は、本発明の半導体記憶装置、特に不揮発性半導体記憶装置の全体構成の概要図である。図1に示す本発明の記憶装置101は、本記憶装置にデータの読み書きを要求するホストのシステムバス102に接続される。記憶装置101の記憶媒体である書き換え可能な不揮発性メモリ(チップ、モジュール、ユニットなど様々な形態が考えられる)103に含まれ、通常使用するデータ格納領域104は、複数のブロック(データのアクセス単位)に分割されている。不揮発性メモリ103に含まれ、通常使用するデータ格納領域の管理情報が格納される通常管理領域105によって、データ格納領域104の分割されたブロック単位が管理される。不良のデータ格納領域を代替するために割り当てられている代替えデータ格納領域106は、複数のブロックに分割されている。代替えデータ格納領域の管理情報(通常データ格納領域との対応関係、代替えデータに対するエラー検出訂正コードなど)が格納される代替え管理領域107によって、代替えデータ格納領域106の分割されたブロック単位が管理される。即ち、本発明の記憶装置では、データのアクセス単位であるデータのブロック毎にデータ格納領域の制御が行われる。記憶装置101は、さらに、記憶装置101内部の制御を司るコントロールユニット108、不揮発性メモリに格納されるデータのエラー(誤り)検出訂正回路109、及びシステムバスから送られるデータやシステムバスへ送るデータを一時的に格納するバッファメモリ110を含む。
次に、記憶装置101の動作を説明する。ホストはシステムバスを通して記憶装置101に対してデータの格納や、格納データの読み出しを要求する。コントロールユニット108はホストからの要求時に同時に指示される論理アドレスから、不揮発性メモリの該当する物理アドレスを割り出し、要求のアクセスに従った処理を行う。
本発明は格納データの読み出しの際に効果を発揮するため、読み出し動作について説明を行う。読み出しの要求の場合には、コントロールユニット108では不揮発性メモリの該当する物理アドレスを割り出したらその物理アドレスに該当する通常データ格納領域104の特定の領域のデータと通常管理領域105の特定の領域の管理情報を読み出す。読み出したデータ及び管理情報をエラー検出訂正回路109に入力してエラー検出を行うと共に、バッファメモリ110に格納する。
図2は管理情報105の内容の例を示す。データ領域のデータの誤りを検出訂正するためのデータ領域エラー検出訂正コード(ECC)201は、エラー検出訂正回路109に格納データを入力することにより得られる。エラー検出訂正回路109にデータを入力したことによって得られた検出結果によりエラー訂正が必要かつ可能であった場合のエラー訂正回数202は、該当するデータ格納領域の分割されたブロックごとに記録される。ブロックの内容を示すブロック識別コード203の識別の種類としては、使用可能ブロック、使用不可ブロック、通常データブロック、代替え領域ブロック、及びデータ未格納ブロックなどがある。領域204には当該ブロックが割り当てられた際にホストから指定されている論理アドレス204が格納されている。領域205には管理情報自身の信頼性を高めるための管理領域エラー検出訂正コード205が格納される。
図2に示す管理情報が通常管理領域105や代替え管理領域107の各ブロック毎に格納される。これらの情報は全てコントロールユニット108で作成され、通常管理領域105あるいは代替え管理領域107の該当箇所に格納される。コントロールユニット108は、この情報に基づいて、ホストから要求された読み出しデータの物理的な格納位置(物理アドレス)を割り出し、通常データ格納領域104の該当箇所を読み出してホストのアクセス要求に応える。
本動作中において問題となるのは、読み出したデータにエラーが検出された時である。コントロールユニット108は、不揮発性メモリの特定のブロックから読み出したデータと管理情報中のエラー検出訂正コードをエラー検出訂正回路109に入力することによって、エラーの有無を検出できるが、エラーが検出されたということは不揮発性メモリ103中に何らかのエラーが起きたと考えられる。もちろん、装置内の信号線上の通信エラーということも考えられるが、ここでは不揮発性メモリ103内に何らかの誤りが起きたものと考える。誤りの起きた原因が突発的なものであり、データを訂正してもう一度書き直せば、問題なく使用できるのであればそうすべきであり、劣化が原因で誤りが起きた場合には、書き直してもまた誤りが発生することが予想される。本実施例では、原因がどちらかを突き止めるために、とりあえずエラー訂正を行ったらデータの再書き込みを行って、訂正した回数を記録しておいて、その回数によって判断するものとする。
図3のフローチャートでリード処理の動作を示す。本フローチャートはホストからシステムバスを通してリードアクセスの要求があったところから開始されている。コントロールユニット108では物理的な格納場所を特定してデータおよび管理情報の読み出しを行う(step301)。このときエラー検出訂正回路109に読み出したデータや管理情報を入力することにより、エラーが発生したかどうかを確認できる(step302)。もしこの時エラーが発生していなければ、そのデータをそのままホストに提供して構わないため、読み出しデータの出力を行う(step310)。一方、エラーが検出された場合には、エラー検出訂正回路109での処理結果に基づいて、エラー訂正可能な範囲かどうかを判定する(step303)。この時エラー訂正が不可能な程度のエラーが発生していたら、そのデータを読み出しても仕方がないため、読み出し不可能な旨をホストに報告する(step304)。もしエラー訂正可能な程度のエラー発生であった場合には、エラー訂正を実行する(step305)とともに、エラー訂正回数をインクリメントして管理情報を更新する(step306)。
次に、エラー訂正回数の判定を行い、エラー訂正回数最大値(Error Correct Max:ECM)との大小比較を行う(step307)。ECMとの比較で、これよりエラー訂正回数が小さかった場合にはデータ領域はまだ使用可能状態であり、訂正データを同じ場所に再書き込みしてデータ領域を引き続き使用する(リフレッシュ処理、step308)。一方、エラー訂正回数がECMより大きくなってしまった場合には、もはやデータ領域は使用不可能であると判断して、代替え処理を行う(step309)。つまり、代替えデータ格納領域106から未使用ブロックを選んで代替え領域として割り当てる。この際、通常データ格納領域104との対応を示す情報を作成して管理情報の該当箇所に書き込む必要がある。step308あるいはstep309の処理が終了したら訂正したデータをホストに出力してリード処理を完了する(step310)。
本実施例は、エラー訂正回数が規定の回数(EMC)を越えたか否かで再書き込み処理か、代替え処理かの切り替えを行っていたが、図4に示すように、訂正回数とともにデータブロック内の誤り発生数も判定の要因にする方法も考えられる。エラーの発生は各データブロック内で一つづつとは限らず、一度に複数個のエラーが発生することもあり得る。そしてエラーの発生数が多いということが劣化によるものである可能性が高いことや、訂正不可能な状態に陥る危険性が高いことから代替え処理を行うのを早めたほうが得策と考えられる。訂正回数が少なくても誤り数が多い場合には代替えを行ってしまうことを図4の表で示している。上記の場合、図2に示すエラー訂正回数202には、訂正回数とともにエラー発生数も記録され、図3のstep307では、図4に示した表に基づいて、リフレッシュ処理又は代替え処理が行われる。
図5及び図6はデータの書き直しの動作を示した図である。領域501は通常データ領域のあるブロックの格納データ部分であり、領域502はそのエラー検出訂正コード(Error detect and correct code:ECC)である。領域503はその他の管理情報であり、詳細は図2に例を示している。領域504は格納データを読み出した際に一時的にデータを格納するバッファメモリである。格納データ501は読み出されるとエラー検出訂正回路109に入力されると同時に、バッファメモリ504に格納される(step601)。
このときECC502もエラー検出訂正回路109に入力され、エラーの検出を行う。エラーが検出された場合には、図4に示すように、エラーの個数やエラー訂正回数に基づいて、データの書き直し処理(リフレッシュ処理)を実行すべきかどうかを判別する(step602)。もしリフレッシュ処理をすべきでないと判断したら別の処理を行って終了する(step603)。一方、リフレッシュ処理をすべきと判断したら、さらにエラー検出訂正回路109を動作させることによりエラー箇所とエラーパターンの特定が行われ、バッファメモリ上で誤りの訂正を行う(step604)。そしてエラー訂正回数のインクリメントを行い(step605)、格納データを同じ場所に書き戻す(step606)。以上の動作は先の説明と順序等が異なっているが、効果としては問題ないため適宜入れ替えることが可能である。
図7は代替え処理について説明した図であり、訂正を行う動作については図5で説明した通りであるが、その後、訂正したデータは別のブロック701を選定してそこに格納する。このとき、ECC502は格納データ501が変わっていないため同じデータとなるのでエラーが発生していなければそのまま書き込むがエラーが発生していたら訂正して書き込むことになる。また、Misc.情報(ECC以外の管理情報)503は適宜更新して書き込むことになる。
この代替え処理全体の流れを図8のフローチャートに示す。図3のフローチャートにおけるstep309では、図8の代替え処理が実行される。まず、step801において、訂正したデータの代替え先の選定を行う。なお、この代替え先の選定方法は様々なものが考えられるが、あらかじめ用意された代替え専用の領域(例えば、図1に示す代替データ格納領域106)を順番に使用していく方法が選定時間も短く、最も管理し易いと考えられる。その他、劣化の小さいところを選択する方法や、あらかじめ対応付けられたところを使用するなどが考えられる。
次に、step802において、代替えを行ったために論理アドレスと物理アドレスの対応が変更されたので、管理テーブルの更新を行う必要がある。管理テーブルは、代替えを行った論理アドレス(ホストからアクセスの際に指定されるアドレス)をメモリ上の物理アドレスに変換するアドレス変換テーブルのようなものであり、代替えを行う記憶装置では必須のものである。ただし、その管理方法は様々なものが考えられる。本装置では不揮発性メモリ上の特定の場所(例えば、図1に示す代替管理領域107)に一括して格納しておくことにより管理と更新を容易にしている。それが済むと次にstep803においてデータの転送と格納を行う。訂正済みのデータはバッファに格納されているため、これを代替え先のデータ領域に転送する。また、ECCデータや、管理情報については先述の通りである。以上で代替え処理の動作を終了する。
本発明によれば、エラーの発生が偶発的なものか、劣化により頻発するものかを判断して代替え処理を実行するかを決定するため、代替え処理をむやみに行わなくてもよく、代替え領域の無駄遣いを減少することができる。また、データの書き直しにより、データの誤りが起きた箇所はもちろん誤りが起きるに至っていなかった箇所についてもセルの状態を安定な状態に引き上げるため、信頼性を向上することができる。また、エラー訂正回数とともにエラー発生個数を判定の要因にするため、より実質的できめ細かい制御が可能となる。
【図面の簡単な説明】
図1は、本発明の記憶装置の構成例である。
図2は、管理情報例である。
図3は、リード処理の動作フローチャートである。
図4は、リフレッシュ代替え判定表である。
図5は、リフレッシュ処理のデータの流れである。
図6は、リフレッシュ処理のフローチャートである。
図7は、代替え処理のデータの流れである。
図8は、代替え処理のフローチャートである。

Claims (2)

  1. データを格納する半導体メモリと、
    前記メモリからデータを読み出す手段と、
    データのブロック毎に前記読み出したデータのエラーを検出して訂正するエラー検出訂正手段と、
    ブロック毎に、当該ブロックに対して行ったエラー訂正の回数を記録する手段と、
    前記エラー訂正手段によってブロックのエラーが訂正された場合に、当該ブロック内で一度に発生したエラーの数であるエラー発生数が、予め定められた閾値未満ならば、エラーが訂正されたブロックを当該ブロックが書き込まれていた前記メモリ内の領域に書き込み、
    前記エラー発生数が前記閾値以上ならば、エラーが訂正されたブロックを当該ブロックが書き込まれていた前記メモリ内の領域とは異なる領域に書き込む書込手段と
    を備え、
    前記書込手段は、
    前記エラー訂正手段によってエラーが訂正されたブロックのエラー訂正回数が多い場合には、前記エラー訂正手段によってエラーが訂正されたブロックのエラー訂正回数が少ない場合よりも、前記閾値を低く設定すること
    を特徴とする記憶装置。
  2. 請求項1に記載の記憶装置であって、
    前記メモリは、
    データのブロック毎に、通常データ格納領域、前記通常データのエラー訂正回数およびエラー発生数を含む管理情報を格納する通常管理領域、不良のデータ格納領域を代替えするための代替データ格納領域、ならびに前記代替データ格納領域を管理するための代替管理領域を含むことを特徴とする記憶装置。
JP2001525530A 1999-09-17 2000-09-14 エラー訂正回数を記録する記憶装置 Expired - Fee Related JP3937214B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26315699 1999-09-17
PCT/JP2000/006307 WO2001022232A1 (fr) 1999-09-17 2000-09-14 Memoire dans laquelle le nombre de corrections d'erreurs est enregistre

Publications (1)

Publication Number Publication Date
JP3937214B2 true JP3937214B2 (ja) 2007-06-27

Family

ID=17385583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001525530A Expired - Fee Related JP3937214B2 (ja) 1999-09-17 2000-09-14 エラー訂正回数を記録する記憶装置

Country Status (4)

Country Link
US (4) US6339546B1 (ja)
JP (1) JP3937214B2 (ja)
AU (1) AU7313600A (ja)
WO (1) WO2001022232A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108306A (ja) * 2009-11-16 2011-06-02 Sony Corp 不揮発性メモリおよびメモリシステム
JP2013232272A (ja) * 2012-04-30 2013-11-14 Freescale Semiconductor Inc 誤り訂正符号を有する不揮発性メモリシステムの消去
KR101522744B1 (ko) * 2007-06-07 2015-05-26 마이크론 테크놀로지, 인크. 새로운 불량 블록 검출

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US6684353B1 (en) * 2000-12-07 2004-01-27 Advanced Micro Devices, Inc. Reliability monitor for a memory array
TWI243986B (en) * 2001-06-01 2005-11-21 Winbond Electronics Corp Data transmission method
JP4059472B2 (ja) 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
US6931480B2 (en) * 2001-08-30 2005-08-16 Micron Technology, Inc. Method and apparatus for refreshing memory to preserve data integrity
US6751766B2 (en) 2002-05-20 2004-06-15 Sandisk Corporation Increasing the effectiveness of error correction codes and operating multi-level memory systems by using information about the quality of the stored data
US8412879B2 (en) 2002-10-28 2013-04-02 Sandisk Technologies Inc. Hybrid implementation for error correction codes within a non-volatile memory system
JP4073799B2 (ja) 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
JP4550439B2 (ja) * 2003-02-28 2010-09-22 東芝メモリシステムズ株式会社 Ecc制御装置
KR100543447B1 (ko) * 2003-04-03 2006-01-23 삼성전자주식회사 에러정정기능을 가진 플래쉬메모리장치
JP4256198B2 (ja) * 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
JP2005092969A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 不揮発性半導体記憶装置
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
JP4041076B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 データ記憶システム
JP2006048777A (ja) * 2004-08-02 2006-02-16 Toshiba Corp Nandフラッシュメモリおよびデータ書き込み方法
US7466597B2 (en) * 2004-09-09 2008-12-16 Samsung Electronics Co., Ltd. NAND flash memory device and copyback program method for same
JP4261462B2 (ja) * 2004-11-05 2009-04-30 株式会社東芝 不揮発性メモリシステム
US7412560B2 (en) 2004-12-16 2008-08-12 Sandisk Corporation Non-volatile memory and method with multi-stream updating
JP2006179101A (ja) 2004-12-22 2006-07-06 Fujitsu Ltd 半導体記憶装置
JP4734033B2 (ja) * 2005-05-30 2011-07-27 株式会社東芝 記憶装置
US9092361B2 (en) 2005-07-15 2015-07-28 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile storage device, memory controller, and defective region detection method
DE102005040916A1 (de) * 2005-08-30 2007-03-08 Robert Bosch Gmbh Speicheranordnung und Betriebsverfahren dafür
JP4413840B2 (ja) 2005-09-20 2010-02-10 株式会社東芝 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
DE102005045400A1 (de) * 2005-09-23 2007-03-29 Robert Bosch Gmbh Datenverarbeitungssystem und Betriebsverfahren dafür
US8291295B2 (en) * 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
JP2007193865A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 情報記録装置及びその制御方法
DE102006014329B3 (de) * 2006-03-23 2007-09-06 Siemens Ag Verfahren zur Archivierung von Daten
DE102006013763A1 (de) * 2006-03-24 2007-09-27 Robert Bosch Gmbh Verfahren zum Betreiben einer Speichereinrichtung
DE102006013758A1 (de) * 2006-03-24 2007-09-27 Robert Bosch Gmbh Verfahren zum Betreiben einer Speichereinrichtung
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
US8738977B2 (en) * 2006-08-31 2014-05-27 Agere Systems Llc Yield-enhancing device failure analysis
KR100802059B1 (ko) * 2006-09-06 2008-02-12 삼성전자주식회사 읽기 디스터브로 인한 배드 블록의 생성을 억제할 수 있는메모리 시스템 및 그것의 동작 방법
DE602006008480D1 (de) * 2006-09-13 2009-09-24 Hynix Semiconductor Inc NAND-Flash-Speichervorrichtung mit ECC-geschütztem reserviertem Bereich für nicht-flüchtige Speicherung von Redundanzdaten
JP4932427B2 (ja) * 2006-10-20 2012-05-16 株式会社日立製作所 記憶装置及び記憶方法
US7558109B2 (en) * 2006-11-03 2009-07-07 Sandisk Corporation Nonvolatile memory with variable read threshold
US7904788B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of varying read threshold voltage in nonvolatile memory
JP5409371B2 (ja) 2006-11-03 2014-02-05 サンディスク テクノロジィース インコーポレイテッド 可変読み出ししきい値を有する不揮発性メモリ
KR100877609B1 (ko) * 2007-01-29 2009-01-09 삼성전자주식회사 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법
JP5283845B2 (ja) 2007-02-07 2013-09-04 株式会社メガチップス ビットエラーの予防方法、情報処理装置
JP5216244B2 (ja) * 2007-05-31 2013-06-19 株式会社東芝 データリフレッシュ装置、及びデータリフレッシュ方法
US8060798B2 (en) * 2007-07-19 2011-11-15 Micron Technology, Inc. Refresh of non-volatile memory cells based on fatigue conditions
JP2009032305A (ja) * 2007-07-24 2009-02-12 Toshiba Corp 情報記録装置及びその制御方法
JP4775969B2 (ja) * 2007-09-03 2011-09-21 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
JP2009087509A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
JP5049733B2 (ja) * 2007-10-17 2012-10-17 株式会社東芝 情報処理システム
US7849275B2 (en) * 2007-11-19 2010-12-07 Sandforce, Inc. System, method and a computer program product for writing data to different storage devices based on write frequency
JP5150245B2 (ja) * 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
JP4489127B2 (ja) * 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
KR101506655B1 (ko) * 2008-05-15 2015-03-30 삼성전자주식회사 메모리 장치 및 메모리 데이터 오류 관리 방법
US8031521B1 (en) 2008-05-20 2011-10-04 Marvell International Ltd. Reprogramming non-volatile memory devices for read disturbance mitigation
US8213229B2 (en) * 2008-08-22 2012-07-03 HGST Netherlands, B.V. Error control in a flash memory device
US8195899B2 (en) 2008-09-26 2012-06-05 Micron Technology, Inc. Memory cell operation
CN101685675B (zh) * 2008-09-26 2014-01-15 美光科技公司 存储器单元操作
US8161355B2 (en) 2009-02-11 2012-04-17 Mosys, Inc. Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard CMOS logic process
US8458114B2 (en) * 2009-03-02 2013-06-04 Analog Devices, Inc. Analog computation using numerical representations with uncertainty
US20100220514A1 (en) * 2009-03-02 2010-09-02 Lyric Semiconductor, Inc. Storage devices with soft processing
US8179731B2 (en) 2009-03-27 2012-05-15 Analog Devices, Inc. Storage devices with soft processing
US8495467B1 (en) 2009-06-30 2013-07-23 Micron Technology, Inc. Switchable on-die memory error correcting engine
US20100332894A1 (en) * 2009-06-30 2010-12-30 Stephen Bowers Bit error threshold and remapping a memory device
US8412985B1 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Hardwired remapped memory
US8412987B2 (en) * 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
KR101062755B1 (ko) * 2009-07-29 2011-09-06 주식회사 하이닉스반도체 Ecc 회로를 포함하는 반도체 메모리 시스템 및 그 제어 방법
US8352719B2 (en) * 2009-07-31 2013-01-08 Cleversafe, Inc. Computing device booting utilizing dispersed storage
US20110041005A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
US20110040924A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
US8312349B2 (en) * 2009-10-27 2012-11-13 Micron Technology, Inc. Error detection/correction based memory management
US20110101442A1 (en) * 2009-11-02 2011-05-05 Applied Materials, Inc. Multi-Layer Charge Trap Silicon Nitride/Oxynitride Layer Engineering with Interface Region Control
US8331151B2 (en) 2009-12-25 2012-12-11 Samsung Electronics Co., Ltd. Semiconductor memory including control unit responsive to erase command to determine selection of redundant memory block
JP5494086B2 (ja) * 2010-03-24 2014-05-14 パナソニック株式会社 不揮発性記憶装置および不揮発性メモリコントローラ
US8762813B2 (en) * 2010-05-17 2014-06-24 Skymedi Corporation Configurable coding system and method of multiple ECCS
US8392807B2 (en) * 2010-07-23 2013-03-05 Sandisk Technologies Inc. System and method of distributive ECC processing
JP2011018371A (ja) * 2010-10-08 2011-01-27 Renesas Electronics Corp メモリ記憶装置
WO2012073071A1 (en) * 2010-12-02 2012-06-07 Freescale Semiconductor, Inc. Error correcting device, method for monitoring an error correcting device and data processing system
KR20120128014A (ko) 2011-05-16 2012-11-26 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 메모리 시스템의 동작 방법
US8745437B2 (en) * 2011-07-07 2014-06-03 International Business Machines Corporation Reducing impact of repair actions following a switch failure in a switch fabric
US8880937B2 (en) 2011-07-07 2014-11-04 International Business Machines Corporation Reducing impact of a repair action in a switch fabric
US9021076B2 (en) 2011-07-07 2015-04-28 International Business Machines Corporation Managing inventory data for components of a server system
US8874955B2 (en) 2011-07-07 2014-10-28 International Business Machines Corporation Reducing impact of a switch failure in a switch fabric via switch cards
US8547825B2 (en) 2011-07-07 2013-10-01 International Business Machines Corporation Switch fabric management
KR101824068B1 (ko) * 2011-07-28 2018-03-15 삼성전자주식회사 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치
US8687421B2 (en) * 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US8996936B2 (en) * 2011-12-08 2015-03-31 Sandisk Technologies Inc. Enhanced error correction in memory devices
EP2831886A1 (en) * 2012-03-27 2015-02-04 ALSTOM Technology Ltd Non-volatile memory assemblies
JP5929456B2 (ja) * 2012-04-17 2016-06-08 ソニー株式会社 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
US8910017B2 (en) 2012-07-02 2014-12-09 Sandisk Technologies Inc. Flash memory with random partition
KR101991437B1 (ko) * 2012-08-30 2019-06-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법
JP2013041662A (ja) * 2012-09-25 2013-02-28 Renesas Electronics Corp 半導体装置
KR102009437B1 (ko) * 2013-01-18 2019-08-13 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9372750B2 (en) * 2013-11-01 2016-06-21 Qualcomm Incorporated Method and apparatus for non-volatile RAM error re-mapping
KR102110767B1 (ko) 2013-12-24 2020-06-09 삼성전자 주식회사 메모리 컨트롤러 구동방법 및 메모리 컨트롤러
US9690520B2 (en) * 2014-06-30 2017-06-27 International Business Machines Corporation Recovering an encoded data slice in a dispersed storage network
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
CN107430558B (zh) * 2015-03-09 2020-12-01 东芝存储器株式会社 半导体存储装置
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
KR101860809B1 (ko) * 2015-09-30 2018-07-06 서울대학교산학협력단 메모리 시스템 및 메모리 에러 정정 방법
KR20170133545A (ko) * 2016-05-25 2017-12-06 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20200028255A (ko) * 2018-09-06 2020-03-16 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
US11328788B2 (en) * 2020-02-26 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for replacement of memory cells

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268870A (en) 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
JPH04163966A (ja) 1990-10-29 1992-06-09 Hitachi Ltd 縦型eepromとその書き込み方式
US5233559A (en) * 1991-02-11 1993-08-03 Intel Corporation Row redundancy for flash memories
US5394525A (en) 1991-07-16 1995-02-28 Canon Kabushiki Kaisha Image memorizing device utilizing the significance of unavailable data
JP3178909B2 (ja) * 1992-01-10 2001-06-25 株式会社東芝 半導体メモリ装置
EP0571096B1 (en) * 1992-05-18 1999-06-23 Canon Kabushiki Kaisha Data processing apparatus
JPH0667816A (ja) * 1992-08-17 1994-03-11 Fujitsu Ltd 半導体ディスク装置におけるメモリ障害減少化方法
JPH0750558B2 (ja) * 1992-09-22 1995-05-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性メモリ
US6078520A (en) * 1993-04-08 2000-06-20 Hitachi, Ltd. Flash memory control method and information processing system therewith
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
ATE225961T1 (de) * 1996-08-16 2002-10-15 Tokyo Electron Device Ltd Halbleiterspeicheranordnung mit fehlerdetektion und -korrektur
JP3565687B2 (ja) * 1997-08-06 2004-09-15 沖電気工業株式会社 半導体記憶装置およびその制御方法
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
JPH11153266A (ja) 1997-11-19 1999-06-08 Onishi Shoji Kk 三角形断面部材

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522744B1 (ko) * 2007-06-07 2015-05-26 마이크론 테크놀로지, 인크. 새로운 불량 블록 검출
JP2011108306A (ja) * 2009-11-16 2011-06-02 Sony Corp 不揮発性メモリおよびメモリシステム
JP2013232272A (ja) * 2012-04-30 2013-11-14 Freescale Semiconductor Inc 誤り訂正符号を有する不揮発性メモリシステムの消去

Also Published As

Publication number Publication date
US6751123B2 (en) 2004-06-15
US6480416B2 (en) 2002-11-12
US20030021151A1 (en) 2003-01-30
US6584015B2 (en) 2003-06-24
US20020080650A1 (en) 2002-06-27
WO2001022232A1 (fr) 2001-03-29
US20030206460A1 (en) 2003-11-06
US6339546B1 (en) 2002-01-15
AU7313600A (en) 2001-04-24

Similar Documents

Publication Publication Date Title
JP3937214B2 (ja) エラー訂正回数を記録する記憶装置
EP0862762B1 (en) Semiconductor memory device having error detection and correction
US9092361B2 (en) Nonvolatile storage device, memory controller, and defective region detection method
KR101056800B1 (ko) 메모리시스템
JP5095777B2 (ja) 不揮発性半導体記憶装置
US7240178B2 (en) Non-volatile memory and non-volatile memory data rewriting method
US6119245A (en) Semiconductor storage device and method of controlling it
EP0569040B1 (en) Memory card device
KR20080066959A (ko) 수정된 데이터 저장 및 핸들링 방법들
JP4158526B2 (ja) メモリカード及びメモリへのデータ書き込み方法
US7886211B2 (en) Memory controller
JP3675375B2 (ja) 不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法
CN116880781B (zh) 一种存储设备及其控制方法
JP3808842B2 (ja) 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法
JP3769395B2 (ja) 不揮発性メモリを使用した外部記憶装置
JP4171518B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees