JP3910324B2 - 半導体製造装置 - Google Patents
半導体製造装置 Download PDFInfo
- Publication number
- JP3910324B2 JP3910324B2 JP34504699A JP34504699A JP3910324B2 JP 3910324 B2 JP3910324 B2 JP 3910324B2 JP 34504699 A JP34504699 A JP 34504699A JP 34504699 A JP34504699 A JP 34504699A JP 3910324 B2 JP3910324 B2 JP 3910324B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- processing
- inspection
- data
- semiconductor manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体製造装置及びその製造方法に関する。
【０００２】
【従来技術】
従来の半導体の生産は、メモリーや汎用ロジック製品を主体とする少品種多量生産であり、ASICのような顧客に合わせたシステムを取り込んだ品種や、顧客のニーズに合わせた品種のような、他品種少量生産は少品種多量生産品種の生産の合間に流しているのが現状であった。しかしながら、近年システムオンシリコンという思想が生じ、1チップにシステム全体を搭載する品種が増加してきた。従来ロジック品種にメモリを搭載するようなメモリ混載の半導体製品はなかったが、システムを1チップに搭載するためにはロジックとメモリを混載することは必須の技術となっている。
【０００３】
少品種多量生産時代の半導体の製造は、基板の拡大化、配線等の微細化により、一枚の基板から取れるチップの数を増やすことがコストを下げる要因となるために、現在基板サイズは300mmとなりつつある。また、配線の微細化については現在各社ともに0.18μmが達成されようとしている。
【０００４】
ASICについてみると、ゲートアレイ型やセルベース型が主流であるが、ゲートアレイ型のように下地は共通にしておいて配線により種々の顧客の要求を満足させてきた。ゲートアレイの場合は、下地は共通で配線のみ顧客に対応すれば良かったが、設計の余裕度が小さいためシステムが大きくなると顧客の要求性能を満足させることが困難になり、セルベース型で設計する必要がある。セルベース型の場合、同一の下地が共有できる利点があるが、設計は最初からすべて設計する必要がある。ASICの場合、多量生産の品種もあるが一般に、汎用品とは異なり顧客の専用品であるために、少品種多量生産となる。
【０００５】
通常半導体装置の製造は、シリコン基板数十枚を組（通常、バッチ又はロットという。以下、バッチと略す。）として各工程で処理を行う。少量生産品種の場合、このバッチが最低1枚あれば所用を満足する品種も多々ある。このような場合でも通常数枚を1バッチとして製造工程に投入する事が行われている。一方、多量生産の場合は、1品種は少なくとも1000枚（20〜25バッチ）位の枚数が月々製造ラインに投入されている。
【０００６】
半導体の製造工程は、不純物の基板への拡散行程と配線行程がメインとなり、拡散を部分的に行うためのリソグラフ工程及びエッチング工程が付随している。工程中での不良の発生は、一例として示すとエッチング工程でエッチングが過剰に行われる又は、エッチング不足によるものがあり、この原因がエッチング条件のずれに起因する場合と成膜時の膜厚が厚すぎた場合・薄すぎた場合とがある。特性不良の原因は、拡散工程における不純物の濃度・深さ等が設計からずれた場合や配線が太すぎるために配線間の容量が増大する又は配線が細すぎるために配線抵抗が大きくなった場合等がある。通常これらの不良は、大別すると、システム的な不良とランダムに発生する不良とに分類される。
【０００７】
少品種多量生産の場合、各工程で設計の中心値からのずれを数バッチ単位又はバッチ毎にモニターすることで管理している。このために重要な工程では、モニター用の基板を何枚か用い、バッチに先行してあるいはバッチと同時に投入して検査することが行われてきた。しかしながら、基板サイズが大きくなるにつれて、バッチ単位で一括して製造するためには設備が大きくなりすぎる、あるいはバッチ内でのばらつきを吸収できない等の理由から、一枚ずつ作業を行う生産設備（以下、毎葉型と略す。）が増えてきている。この場合でもバッチ単位でモニター用の基板を使って検査を行っている。
【０００８】
一方、配線の微細化に伴い微粒子（ゴミ）による不良が問題となり、途中工程での検査はゴミ等による汚染の原因となるために廃止される傾向にある。
【０００９】
【発明が解決しようとする課題】
現在の半導体プロセスは、工程管理票と呼ばれる一連のプロセス手続きを綴った用紙によって運用されている。工程管理票には、プロセス目標（例えば熱酸化膜1ミクロン）とともに、予め基礎実験によって得られた、プロセス処理条件と結果との対応表であるレシピから選ばれたプロセス条件（例えば1対1水蒸気酸化、温度1400度、時間2時間）が、同時に記載されている。当然レシピを作成したのと全く同じ初期状態を持つウェハーに対して、かつ、装置の状態も同じ条件で処理を行えば、同じ結果が得られる。
【００１０】
しかしながら、半導体プロセスは非常に多くの工程からなり、それぞれのウェハーはそれぞれのプロセス履歴を持っている。そのため、必ずしもプロセスに供されるウェハーの初期状態はレシピ作成に利用されたものと同じでない。
【００１１】
さらに、内部の温度や残留ガス濃度、真空度、加えるエネルギー量、装置内壁付着物などが処理枚数の増加や同時に処理するウェハー枚数、あるいはパターン形状によって伴って刻々と変化する為、固定されたレシピで指定された条件でプロセスを行っても、プロセス装置処理能力は一般にはその時々で異なってくる。そのため、回路マージンの大きな製品では良品が製造可能であるが高速で動作する回路を含む場合、回路マージンが小さく工程中のほんの少しの差異によって不良が生じる課題があった。
【００１２】
また、これらプロセスの結果はチップをパッケージに組み込んだ最終製品の形態での電気的試験で始めてその良否が確認できる場合があり、不良を確認するために非常に長い時間が掛かる。このため、量産品の場合は、判定結果がでるまでに大量のバッチがその工程を通過してしまうために大量の不良が発生するという問題が生じる。一方、ASICのように少量生産の品種の場合は、顧客の納期に間に合わないという問題が生じる。
【００１３】
また、現在の装置はプロセス装置と検査装置とは別の場所に設置されているために、検査された結果によって人間がウェハー選別を行い次のプロセス装置に送る事が行われている。そのため、このような仕分けを行うために熟練した人間が必要であり、かつ、離れた場所にウェハーを移動させることはごみを付着しやすくする原因となる課題があった。
【００１４】
本発明は、以上の課題を解決し、検査装置と製造装置およびウェハー仕分け機能、ウェハー搬送装置が一体となって製造装置が目的にあったプロセスが完了するまで自動的に一連の繰作を行うシステムを提供することにある。この装置によって、人の介在を不要とし、プロセスの早期立ち上げおよび不良削減が実現され、半導体装置のトータル製造コスト削減に寄与する。
【００１５】
【課題を解決するための手段】
本発明によると、半導体ウェハーに所定の処理を施すプロセス処理手段と、このプロセス処理手段の処理条件を設定する制御手段とを備えた半導体製造装置において、前記プロセス処理手段により処理されたウェハーの状態を検査する検査手段を備え、前記制御手段は、前記検査手段による検査結果のデータと前記プロセス処理手段が処理しようとするウェハー群に対して既に行われた処理に関する作業データとから前記処理条件を修正する手段を含むことを特徴とする半導体製造装置が提供される。検査手段はプロセス処理手段と一体に設けられることが望ましい。
【００１６】
プロセス処理手段に投入されるウェハーの状態を測定する手段をさらに備え、制御手段はこの測定する手段の測定結果により処理条件をさらに修正する手段を含むことが望ましい。この場合、測定する手段はプロセス処理手段と一体に設けられることが望ましい。
【００１７】
制御手段は、プロセス処理手段による処理に続く処理の作業データ、あるいはプロセス処理手段による処理を含む一連の製造プロセスにより最終的に得られた半導体装置の電気的特性の測定結果データを取り込んで処理条件をさらに修正する手段を含むことができる。
【００１８】
制御手段が処理条件を修正するためのデータを取得するとともに、プロセス処理手段の作業データ、検査手段による検査結果のデータ、またはプロセス処理手段の作業データおよび検査手段による検査結果のデータを送信する通信手段を備えることが望ましい。
【００１９】
プロセス処理手段に投入されるウェハーを識別する手段を有し、一連の処理プロセスに投入される前のウェハー状態、そのウェハーを処理した装置の状態および処理されたウェハーの状態をウェハー識別番号に関連付けて自動的に逐次蓄積する手段を備えることが望ましい。
【００２０】
測定する手段によって得られた測定結果をもとに当該ウェハーの搬送される場所を変更する手段、例えばロボットアームを備えることもできる。
【００２９】
【発明の実施の形態】
本発明の1実施の形態を図面を用いて説明する。
【００３０】
リアルタイム適応レシピを用いた半導体プロセス装置は図1に示した装置から構成される。
【００３１】
処理されるウェハーを認識する為のウェハー認識装置5、認識されたウェハーの履歴情報を記憶しているウェハー履歴記憶装置6、記憶した履歴情報を検索して取り出す検索装置7、装置状態を監視する為のセンサー群8、センサーからのデータを記憶する装置状態データ記憶装置9、ウェハー履歴情報と装置状態およびプロセス目標情報から装置プロセス条件を算出する為のプロセスプロセッサー10、プロセス結果を測定する為の検査装置1、測定結果を送出する為の情報処理装置12、ウェハー処理履歴データ13、プロセス装置間のデータのやり取りを行う為の、リアルタイム適応レシピバス14、およびウェハー処理装置15、ウェハー仕分け装置を兼ねたロボットアームなどの搬送装置2から構成される。
【００３２】
この実施形態の半導体プロセス装置は、ウェハー検査装置1、ウェハー仕分け装置を兼ねるウェハー搬送装置2等を一体に持ち、半導体装置の製造プロセスを、リアルタイム適応レシピ3を用いてプロセス制御値を処理対象のウェハーに合わせることで、目的とするプロセスが自動的に完了するようなシステムを実現する。
【００３３】
リアルタイム適応レシピ3とは、半導体プロセス運用管理システムそのものである。従来の固定したレシピとは全く異なり、プロセスに供せられるウェハーの現在属性、現在の装置状態に対応して、全製品製造プロセスのマージンが最大と成るように処理プロセスの設定条件が変化する動的なレシピである。このレシピはウェハー検査装置1の出力結果、時間等を引数とする一種の関数であり紙の上に固定的に書く事は出来ないので、コンピュータのデータベース内に動的に存在することが従来レシピと決定的に違っている。
【００３４】
本装置は以下のように動作する。まず、半導体装置プロセスに供せられるウェハーは、バッチ単位で半導体製造工程に投入されるが、各製造工程においてはバッチ単位で作業が行われるのではなく基本的にはウェハー1枚毎に個別で処理が行われる。このためにウェハーには各ウェハーが1枚毎に個別に認識ができるように認識番号（タグ）17がウェハー上に付加されている。この認識番号は、半導体製造工程にウェハーが投入される前に、例えば、レーザマーカ等により、ウェハー1枚毎に番号を数字あるいはバーコード等を記入する、あるいは、ウェハーにノッチ等を付加する等の方法により付与される。認識番号17は、プロセスされるウェハー固有の管理番号としてプロセス全体を通して使用される。
【００３５】
プロセス装置に導入されるウェハーは全て管理ナンバー読み取りの為のウェハー認識装置5を通過する。このときウェハー認識装置5はウェハーの認識番号を読み取り、プロセス履歴記憶装置13からデータを読み出して、プロセスプロセッサー10に渡す。一方、プロセス装置には装置状態を管理する為の温度、圧力、質量分析計、発光分析計などのセンサー8が多数設けられており、その情報はリアルタイムで装置状態データ記憶装置9に逐次記憶されている。プロセスプロセッサー10はこの記憶装置9より現在の装置状態を読み取っている。更に、プロセス目標を定めているデバイス構造記述ファイル18からプロセス目標値を読み出し、プロセスプロセッサー10に渡す。プロセスプロセッサー10はこれら3つの情報から装置が行うべき処理のパラメータの最適化を行う。
【００３６】
以下、パラメータの最適化の具体例を示す。前述したように、ウェハーはバッチ単位でプロセスに投入されている。
【００３７】
前のプロセスがCVDによる絶縁膜形成工程で、フォトリソグラフィ工程を介しドライエッチング工程によりコンタクト孔を形成する場合を1例として説明する。
【００３８】
コンタクト孔を絶縁膜に開口する場合には、絶縁膜の厚さやコンタクト孔の開口面積等が異なるとエッチング時間が変動する。又、エッチング条件も経時的に変化するために、当該ウェハーの1枚前のウェハーの処理結果からのデータのフイードバックも必要であることはいうまでもない。
【００３９】
ウェハーがこのバッチの第1番目に処理される場合、このバッチのウェハーで当該ウェハーの1枚前のデータはない。
【００４０】
この場合、フイードバックされるデータとしては、同じ条件で処理が行われた一番最後のウェハーのデータ、この装置で作業が行われた直近のウェハーのデータ、又はこれらのデータの両方のデータをフィードバックすることにより行われる。
【００４１】
このように現在処理が行われるウェハーの前の工程のプロセスデータと当該プロセスの前のウェハーの処理結果から計算された結果はプロセス装置の制御装置に送られる。プロセス装置はプロセスプロセッサーの出力したデータに基づいて供されたウェハーを処置する。処理されたウェハーは検査チヤンバーに移動されそこで、目的とする形状、電気特性等が得られたか否かを検査する。検査結果はプロセス履歴記録装置に送られる。また、プロセス良否判断装置19にもその情報は送られ、プロセス目標に対する誤差を算出して良否を決定する。良否判定の結果、再処理が必要なウェハーは、仕分け機能を兼ねたロボットアーム等の搬送系によって再びプロセスチヤンバーに搬送される。プロセスプロセッサーは、処理されたウェハーの検査結果、装置のプロセス特性、処理対象ウェハーのプロセス履歴、現在の装置の状態から、再処理に必要とされるプロセス不足量に対応する最適な処理パラメータを算出する。このパラメータはプロセス装置に送られ、プロセス装置はそのパラメータに従ってウェハーを再処理する。
【００４２】
この手続きは目的とするプロセス処理状態を有するウェハーが得られるまで、適切な回数繰り返し行われる。一方、エッチングの行い過ぎ等、再処理が出来ないウェハーは、次のプロセスに進まないように自動的に仕分けされ、別のラインに搬送され、不良解析あるいは廃棄される。
【００４３】
以上のように処理を行われたウェハーに附随する総ての情報は、ウェハー認識番号とともにウェハー履歴情報記憶装置に送出され一括管理される。
【００４４】
図2は第2の実施形態を示す装置構成である。
【００４５】
半導体の製造プロセスは必ずしも真空中でのみ行われない。例えば、洗浄プロセスには現在でもフッ酸溶液、硝酸、硫酸を用いた工程やアルコールを用いた工程、あるいは純水を用いる水洗工程が存在し、これらは通常のクリーン雰囲気中に置かれた水槽中で行われる。従って、検査装置が真空を必要とする場合には、これらクリーン雰囲気領域と第1の実施の形態で述べたような総ての装置群を含む1つの入れ物を1つの半導体プロセス装置とみなす。
【００４６】
図2はそのような検査装置を示し、半導体製造装置と半導体製造装置を繋ぐ搬送系の部分にウェハー認識装置、必要とされる検査装置、および仕分け機能を持たせる。尚、プロセス装置の状態を監視するためのセンサーはプロセス処理部21に設けられている。
【００４７】
一般に、検査は1枚1枚行われるが、溶液を用いたプロセス処理はウェハーキャリアー毎に一括処理されることが多いので、一旦予備真空室23にウェハーキャリアーごと入れて真空に引いてしまった後に、必要に応じて1枚1枚取り出し検査室24で検査を行う。これによって真空引きの時間を短くできる。本実施例ではウェハーキャリアーごと真空に引いてしまう荒引き真空室と、その後に一枚だけ引き出して真空にする真空室を別途設けることによって実現する。
【００４８】
真空に引いてからの時間やウェハーの温度はウェハー表面状態に変化を与えるので、測定されるウェハーの表面状態が一定となるように真空引き時間や温度を一定とするようにタイマーおよび温度計で管理することが望ましい。
【００４９】
図3は図2で示した第2の実施形態の半導体製造装置31を多数並べて半導体製造ラインを組んだ例を示している。それぞれの製造装置および検査装置には、検査によって得られたウェハー状態やセンサーによって得られた装置情報を外部に置かれた記憶装置から取得あるいは外部の情報処理装置に送出するためのデータポート34が設けられており、それぞれのデーターポートは双方向の検査データバス32で結ばれている。半導体工場は電磁波ノイズが多いので、検査データバスは電磁波障害に強い光LAN等で結ばれている事が望ましい。
【００５０】
図3においては検査装置は搬送装置と組になって検査装置兼搬送装置33となつている。
【００５１】
このような半導体製造ラインにおいては、上述したように、当該半導体製造装置31で以前に行われた処理結果に基づくデータとその半導体製造装置31による作業に先立って当該ウェハー群を処理した別の半導体製造装置31からの作業データとに基づいて処理条件を決定できるだけでなく、その半導体製造装置31で以前に別のウェハー群に対して行われた処理結果に基づくデータと、その別のウェハー群に対して後段の１または複数の半導体製造装置31で行われた処理結果に基づくデータと、当該半導体製造装置31による作業に先立って当該ウェハー群に対して行われた前段の半導体製造装置31からの作業データとに基づいて処理条件を決定することもできる。
【００５２】
また、このような半導体製造ラインをさらに組み合わせ、当該半導体製造装置31で以前に別のウェハー群に対して行われた処理結果に基づくデータと、前記別のウェハー群から最終的に得られた半導体装置の電気的特性の測定結果データと、当該半導体製造装置31による作業に先立って当該ウェハー群に対して行われた別の半導体製造装置31からの作業データとに基づいて処理条件を決定することもできる。
【００５３】
図4は本発明の第3の実施形態であり、ドライエッチング装置41に適用した例を示している。エッチング装置は真空装置なので、不要なごみを発生させないためにマルチチヤンバーのドライエッチング装置が開発されている。
【００５４】
一般に、マルチチヤンバー化が可能なエッチング装置には、3つから5つのチヤンバーをつけることが可能で、その間を真空を切ることなくウェハーを自動的に移動させる事が出来る。複数あるチヤンバーの1つを本来のエッチング処理室42、1つを検査室43、もう1つを検査準備室44として利用する。
【００５５】
エッチング工程は、酸化膜等の絶縁膜、あるいは金属膜等が形成されたシリコン基板上に、レジストパターンが形成されているウェハーにプラズマを照射して物理化学的に酸化膜あるいは金属膜を加工する工程である。
【００５６】
エッチング装置が正常に動作している場合でも、加工形状を規定するレジストパターンにごみ等の欠陥が存在すると、局所的にエッチング不良が起こり、デバイス製造歩留まり低下を導く。そこで、本実施例のドライエッチング装置では、実施例1の装置に加えて装置に導入したウェハー45をエッチング処理室に搬送する前に、検査室にてレーザーあるいは電子ビーム走査等を用いた小型のごみ検査装置によってごみの有無およびパターン欠陥を検査する。この検査によってごみあるいは欠陥が発見された場合には、搬送装置46が自動的に表面のごみを除去する為のプロセスに戻したり、プロセスのやり直しを行う装置まで搬送する。ごみや欠陥が検出されない場合には搬送装置はウェハーをエッチングチヤンバーに搬送する。種々の測定データはプロセスプロセッサに送出され、プロセスプロセッサは目的とするプロセスが行われるように、エッチングパラメータの最適化を行う。エッチング処理室では、このデータに基づいてエッチングが行われる。
【００５７】
一方、エッチング処理直後に検査が行えることが理想であるが、通常、エッチングを行うとフルオロカーボン等が加工箇所に堆積物として残り、加工箇所の最表面が露出していないため検査が困難である場合が多い。そこで、本実施例では、検査の為に最低限必要な堆積物取りを行う前処理を行うための準備室44を設けている。準備室には一般にアツシヤーと呼ばれるレジスト剥離機能があり、レジストあるいは弗化炭素高分子から成る堆積物を除去する為の酸素プラズマ発生装置などが置かれる。当然、酸素プラズマに試料を余分にさらすと折角エッチングによって露出した加工面にダメージを与えるので、検査に悪影響を与えない最適条件がプロセスプロセッサから与えられる。
【００５８】
堆積物を除去されたウェハーはロボットアームによる搬送装置46によって検査室43に導入される。検査室では、電子ビーム、光等を用いた検査装置によって、加工面の表面形状、加工面の底の形状、あるいは電気の導通の有無、底異物の有無等が検査される。これらの検査結果は実施例1に示したようにプロセスプロセッサーに送られて、プロセス結果の良否判断を行う。
【００５９】
目的とするプロセス処理が完了していない場合には、目的と一致するように、プロセス制御装置に制御パラメータ変更命令を出して、再度プロセスを行い、目的のプロセス結果が得られるまで、継続される。また、プロセスプロセッサは次に処理されるウェハーが正常に処理されるように、エッチング条件を変更する。
【００６０】
図5は本発明の第4の実施形態を示し、CVD装置51に適用した例を示している。
【００６１】
CVD装置は薄膜を堆積させる装置であり、平面上の薄膜や溝、あるいは穴を埋め込む為に利用される。当然、薄膜を堆積する基板表面にごみが存在すると、堆積される薄膜の質が悪化する。
【００６２】
そこで、CVD装置に導入されたウェハーは先ず、検査室54に送り込まれて表面のごみの有無を検査される。ごみが規定量以上検出された場合、表面のごみを取り除く工程にウェハーは戻される。ごみが無い場合には、薄膜堆積するために堆積室52へと送られ薄膜が堆積される。
【００６３】
薄膜が堆積されたウェハーは準備室53に送られ表面を簡易的にクリーニングした後検査装置55に搬送される。検査室内の検査装置55には、レーザー散乱による表面パーティクルの検査、膜厚み検査などの装置が設けられており、それぞれ測定されて、情報処理装置56に送出される。
【００６４】
膜厚が基準値範囲内の場合には、そのままそのデータとともに次の工程にウェハーを送出する。膜厚が基準よりも薄かった場合には、再度CVD室に送り込んで膜を堆積し適切な厚さとする。膜が付きすぎた場合は、その情報をウェハーとともに研磨装置等に送り、所望の厚さになるように研磨加工して、基準値に入るようにする。
【００６５】
厚さが特性等に関係がない場合は、膜厚を基準の値にそろえることなく次の工程に当該ウェハーを搬送して、この厚さを基に処理を行えばよいことはいうまでもない。
【００６６】
例えば、コンタクト孔をドライエッチングにより開孔する場合が上記の例に相当する。
【００６７】
又、この情報は同時に次のウェハーの堆積条件にフイードバックされることはいうまでもない。
【００６８】
図6は本発明の第5の実施形態を示し、CMP装置61に本発明を適用した場合を示している。導入されたウェハー66はCMPを行うチヤンバー62に搬送され、所望の膜厚みが得られるまで研磨を行う。
【００６９】
研磨は支持基板の厚み精度に影響されるので、研磨されたウェハー66は一般に膜厚のバラツキを持つ。研磨された直後のウェハーは表面にパーティクル等のごみを持つので、それを除去する為の洗浄装置である準備室63に導入される。この洗浄では、溶液に浸すか、あるいはスタラバーで表面を磨くことによって、ごみを落とす。基板表面にパーティクルなどのこみが存在すると、次工程のリソグラフイーに悪影響を与えるので、洗浄が完了したか否かを、レーザー散乱法などのごみ検出装置65によって検査する。検査室64にはそれを可能とするレーザー散乱装置および膜厚み管理装置などが設けられている。
【００７０】
研磨後のウェハーの厚みや形状等の情報が該ウェハーの後で研磨されるウェハーの研磨にフイードバックされることはいうまでもなく、さらに研磨後の厚さや形状等の情報が次工程移行の作業条件に送られて該作業に活用される。
【００７１】
図7は本発明の第6の実施の形態を示し、スパッタ装置71に本発明を適用した場合を示している。
【００７２】
スパッタされる基板表面にごみが存在すると成膜不良が起るので、スパッタ装置71に導入されたウェハー72は測定室73に送られ表面のごみの検査を受ける。ごみがあれば、ごみを除去するプロセスに送られる。ごみの除去の方法としては、ウェハー表面をスクラブする方法や、有機物であればアツシヤーを用いる。これらの装置は準備室75に設置してもよい。
【００７３】
ごみが無い事を確認されたウェハーはスパッタチヤンバー74に搬送装置76によって導入される。スパッタ終了後、ウェハーは再び測定室73に搬送され膜厚等を検査される。膜厚が薄い場合には、再びスパッタチヤンバー74に戻してスパッタを行い、所望の膜厚に成膜する。また、測定された膜厚はウェハーとともに情報処理装置に送られ、次のプロセスパラメータを最適化するために使用される。
【００７４】
図8は本発明の第7の実施の形態を示し、イオン注入装置81に本発明を適用した例を示している。
【００７５】
イオン注入装置では不純物がイオンの形で基板に導入されるが、基板表面に電荷が蓄積していると不純物のプロファイルが変化する事がある。そこで、イオン注入装置に導入されるウェハー85の表面に不要な電荷が蓄積していないか否かを検査する必要がある。そこで、電荷量測定装置を検査室83に設けて、ウェハーをチェックし、電荷があれば準備室86に設けた除電装置を用いて除電を行う。
【００７６】
イオン注入室82でイオン注入が行われる。イオン注入したウェハーは外観上はイオン注入していないウェハーとほとんど変化が無い。そのために、処理の有無が誤認されてイオン注入無しで次の工程に回されたり、2度注入されたりして不具合をおこす事がある。それを防止する為にも、イオン注入後のウェハー状態をチェックする必要がある。
【００７７】
基板にイオンが注入されるとウェハー全体の誘電率が変わるので、表面に電極を置いて誘電率の大きさを測定することで、不純物の有無を測定することが可能である。また、ウェハーの比較的大きな領域に不純物が導入されている場所を選んで、電子ビームを照射して発生するX線を調べる事により不純物濃度を定量的に調べる事が出来る。あるいは特定波長の光の吸収率が変化することを利用しても調べる事ができる。このような検査装置84を検査室83に設ける。
【００７８】
図9は本発明の第8の実施の形態を示し、プラズマ剥離装置91に本発明を適用した例を示している。
【００７９】
プラズマ剥離装置はレジスト等有機物を除去する為に利用する装置である。プラズマ剥離装置は酸素プラズマを利用してシリコンウェハー94に存在するレジストをこ酸化炭素に酸化し除去する事を動作原理としている。しかし、レジストの付着状態によっては、プラズマの強度を変えたり、処理時間を変えたりする必要がある。
【００８０】
一般に酸素プラズマ中でレジストが燃えると炭素の酸化に伴う光が生じる。そこで、プラズマ剥離装置内部には光センサー92を設けてプラズマの色を測定し、剥離の終点検出を行う。
【００８１】
剥離されたウェハーは一旦準備室93に置かれ、時間の調整を行う。準備室93から検査室95に送られたウェハーは表面異物の状態をレーザー散乱法によるごみ検査装置あるいは表面の炭素の有無を調べる為の検査装置96によって検査がなされる。
【００８２】
基準以下のごみあるいは炭素しか検出されない場合、プラズマ剥離は完了したと見なされ次の工程に自動搬送される。
【００８３】
剥離が完全で無い場合には、装置内に設けられた自動搬送装置97によって再びプラズマ剥離チヤンバーにウェハーが戻され、剥離処理が施される。以上のように剥離が目的通りに終了するまで繰り返し行われる。
【００８４】
図10は本発明の第9の実施の形態を示し、ウェット洗浄装置101に適用した例を示している。本洗浄装置は、ウェハー投入時の表面洗浄、電気炉に入れる前の有機物除去、レジストを除去する為のプラズマ剥離装置などでは完全に除去されない穴の中の異物やCMP等の工程によってウェハー表面に付着した微粒子あるいは配線屑を取り除く為に利用されている。
【００８５】
ウェット洗浄装置によって処理されたウェハーは濡れているので、そのままでは測定を行う事が出来ない。そこで、まず、準備室102にてスピンドライを行って基板表面の水分を取り除く、次いで、必要によっては100度程度に温度を上げた状態で真空に引き、基板表面の水分を完全に除去する処理を行う。その後基板は搬送装置107によって検査室103に運ばれホールの底の異物の有無やホール開口径、ホール底径の測定などが行われる。
【００８６】
図11は本発明の第10の実施の形態を示し、メッキ装置111に本発明を適用した場合を示している。メッキ装置は銅配線等に使用される装置である。
【００８７】
メッキされる基板には予めメッキの種となるシードレイヤーがスパッタやCVDにて形成されており、その上に電気メッキが施される。メッキの管理項目はメッキの厚みやメッキの材質の管理である。メッキには種々の方法があるが、通常配線形成のために使用されている電気メッキの場合、析出する銅は多少水素を含むが非常に純度が高いので、メッキ厚みはファラデーの法則により、メッキに要したクーロン量から厳密に計算する事が出来る。従って、例えば、一定メッキ厚みのプロセスにおいて、クーロン量とメッキ総重量の比率あるいは特定形状の電気抵抗を測定することで、メッキ材質の善し悪しあるいは厚みを検査する事が出来る。そのため、メッキ室115にはクーロンメーター114を設けて析出に利用された電荷量を測定する。検査室では、表面に水素気泡による荒れが生じていないか等を検査する為の装置116が置かれている。シート抵抗を測定する検査装置も設けてもよい。
【００８８】
図12は本発明を利用する1つの半導体ラインを模式的に示す。半導体製造における微細加工形状はレジスト処理によってほぼ決定される。そのため、フォトレジスト処理装置の近傍には、フォトレジストの形状が正しく形成できた事を確かめる為の形状検査装置121が設けられている。フォトレジストパターンが形成された基板は種々の半導体製造装置を経由して最終的にレジストを剥離する工程に向かい、洗浄装置によってレジストを完全に剥離される。この状態でウェハー表面に付いているごみあるいは形成されたホールの底の状態が検査される。
【００８９】
図13は一般に製造されるウェハーの形状および各チップの中に作り込まれる回路ブロックを示している。各ブロックはアナログ回路、プロセッサ、メモリなどからなり、それぞれのブロック毎に特徴寸法を有している。
【００９０】
一般に、プロセス容易化のため、それぞれのブロックには同一ルールでのパターン形成が行われるが、それぞれのブロックを構成する回路のマージンはそれぞれ異なるのが普通である。従って、検査では特にマージンの狭い高速ロジック回路が正確に形成されるようなプロセス構築をする必要がある。例えばエッチング装置に設けられる検査装置は図14にあるようなデータを各ウェハー毎に取得し蓄積していく。
【００９１】
例えば、膜厚み1ミクロンの酸化膜を形成する工程に放いて10％酸化膜厚みが変動すると、88度傾斜をもって形成されているホールの底の直径は30％以上も変化する。この変化はホール面積を2倍近く変化させる為ホールを通じて流れる電流の大きさが大きく変化する。
【００９２】
高速のロジック回路では、ホール抵抗の変化は信号伝播速度に直接影響し、回路動作が不安定もしくは動作不能となる。このような場合、例えば膜厚みが基準よりも増えた場合にエッチングの傾斜角度を88度よりも急になるように変更してエッチングを行えばホール底の面積は膜厚みが1ミクロンであるときと同じ程度となり、回路要求水準に達する事が可能となる。
【００９３】
このように本発明では、図15に示したような構成によって、処理対象のウェハーの履歴情報、装置の状態情報、およびプロセスの処理結果から得られる情報を統合して現在行われようとしている処理が良品を製造するように、プロセスプロセッサが計算を行い処理されるプロセスパラメータを修正プロセスデータとしてプロセス装置を制御することによって良品をより多く確保する。
【００９４】
特に、次工程にフイードフォワードされるデータ及び、当該作業の次のウェハーにフイードバックされるデータが具体的に示されていない例もあるが、これらの工程で必要とされるデータとしてどのようなデータが必要であるかはいうまでもない。
【００９５】
図１６は本発明を実施する半導体製造ラインの構成例を示す。このラインには、成膜装置FILM DEPO、露光装置PHOTO、エッチング装置ETCHなどの各工程のための装置を含み、さらに、最終テストを行うための試験装置TESTおよび診断装置DIAGNOSISを含む。各工程にはその工程に応じた検査装置、例えばチャンバ内で反応中のに粒子を監視する粒子レーダーPARTICLE RADAR、レーザー散乱による表面パーティクルの検査を行うレーザー・スコープLASER SCOPE、電子ビームによる検査を行う電子ビーム・スコープEB SCOPEなどが設けられ、試験装置TESTでは論理LSI試験IDD SPECTRUMが行われ、診断装置では論理LSI欠陥解析IDDQ DIAG、メモリ欠陥解析MEMO FANEXなどが行われる。各工程のデータは上位の1または複数の情報処理装置に集められる。各工程では、ウェハー群を処理するための処理条件を、その工程の半導体プロセス装置で以前に行われた処理結果に基づくデータとその半導体プロセス装置による作業に先立って当該ウェハー群を処理した別の半導体プロセス装置からの作業データとに基づいて決定することができ、当該半導体プロセス装置で以前に別のウェハー群に対して行われた処理結果に基づくデータと、その別のウェハー群に対して後段の１または複数の半導体プロセスで行われた処理結果に基づくデータと、当該半導体プロセス装置による作業に先立って当該ウェハー群に対して行われた前段の半導体プロセス装置からの作業データとに基づいて決定することができ、さらに、当該半導体プロセス装置で以前に別のウェハー群に対して行われた処理結果に基づくデータと、前記別のウェハー群から最終的に得られた半導体装置の電気的特性の測定結果データと、当該半導体プロセス装置による作業に先立って当該ウェハー群に対して行われた別の半導体プロセス装置からの作業データとに基づいて決定することができる。
【００９６】
【発明の効果】
本発明を実施するとプロセス処理装置導入時に既にごみやパターンくずれが生じているウェハーを知ることができるため、正常にプロセスを行っても不良しか製造しないような無駄なプロセス処理を行わなくて済む。また、不良が見つかった場合は、現プロセスを行う前に、前の処理に自動的に戻されるので、不良率を下げられる。
【００９７】
プロセス処理されたウェハーの状態を直ぐに調べるので、不良プロセスが生じたことを直ぐ知ることが出来る。また、それらの状態は全て記録されて残るので、不良を誘発している原因を特定できる。現在処理を行おうとしているウェハーの処理履歴、現在の装置状態を考慮して目標とするプロセスが完了するようにプロセス条件が自動的に設定されるので、良品が多く取れるようになる。
【００９８】
搬送装置はウェハーの処理状態によって、次に行うべきプロセスを自動判断し処理装置に自動搬送を行うため、人間が介在しなくても、目的とするプロセス結果が得られる。
【図面の簡単な説明】
【図１】本発明のリアルタイム適応レシピを用いた半導体プロセス装置の第1の概念構成図。
【図２】本発明のリアルタイム適応レシピを用いた半導体プロセス装置の第2の概念構成図。
【図３】半導体プロセス装置の第2の概念構成を多数並べた半導体生産ラインの槻念図。
【図４】本発明を適用したドライエッチング装置を示す図。
【図５】本発明を適用したCVD装置を示す図。
【図６】本発明を適用したCMP装置を示す図。
【図７】本発明を適用したスパッタ装置を示す図。
【図８】本発明を適用したイオン注入装置を示す図。
【図９】本発明を適用したプラズマ剥離装置を示す図。
【図１０】本発明を適用したウェット洗浄装置を示す図。
【図１１】本発明を適用したメッキ装置を示す図。
【図１２】本発明を適用した1つの半導体ライン模式図。
【図１３】ウェハー及びチップの模式図。
【図１４】本発明の検査装置が取得するデータの一例を示す図。
【図１５】本発明のプロセス情報データの流れを示す槻念図。
【図１６】本発明を実施する半導体製造ラインの構成例を示す図。
【符号の説明】
1：ウェハー検査装置
2：ロボットアームなどの搬送装置
3：リアルタイム適応レシピ
5：ウェハー認識装置
6：ウェハー履歴記憶装置
7：ウエハ処理履歴データ検索装置
8：センサー群
9：装置状態データ記憶装置
10：プロセスプロセッサー
12：情報処理装置
13：プロセス制御装置
13-1：ウェハー処理履歴データ
14：リアルタイム適応レシピバス
15：ウェハー処理装置
17：認識番号
18：デバイス構造記述ファイル
19：プロセス良否判断装置
21、22：プロセス処理部
23：予備真空室
24：検査室
31：半導体製造装置
32：検査データバス
33：検査装置兼搬送装置
34：データポート
35：プロセスプロセッサ
41：ドライエッチング装置
42：エッチング処理室
43：検査室
44：検査準備室
45：ウェハー
46：搬送装置
47：検査装置
48：プロセス制御装置
49：情報処理装置
51：CVD装置
52：堆積室
53：準備室
54：検査室
55：検査装置
56：情報処理装置
57：搬送装置
61：CMP装置
62：チヤンバー
63：準備室
64：検査室
65：ごみ検出装置
66：ウェハー
71：スパッタ装置
72：ウェハー
73：測定室
74：スパッタチヤンバー
75：準備室
76：搬送装置
81：イオン注入装置
82：イオン注入室
83：検査室
84：検査装置
85：ウェハー
86：準備室
91：プラズマ剥離装置
92：光センサー
93：準備室
94：シリコンウェハー
95：検査室
96：検査装置
97：自動搬送装置
101：ウェット洗浄装置
102：準備室
103：検査室
111：メッキ装置
115：メッキ室
116：検査装置
121：形状検査装置
【産業上の利用分野】
本発明は、半導体製造装置及びその製造方法に関する。
【０００２】
【従来技術】
従来の半導体の生産は、メモリーや汎用ロジック製品を主体とする少品種多量生産であり、ASICのような顧客に合わせたシステムを取り込んだ品種や、顧客のニーズに合わせた品種のような、他品種少量生産は少品種多量生産品種の生産の合間に流しているのが現状であった。しかしながら、近年システムオンシリコンという思想が生じ、1チップにシステム全体を搭載する品種が増加してきた。従来ロジック品種にメモリを搭載するようなメモリ混載の半導体製品はなかったが、システムを1チップに搭載するためにはロジックとメモリを混載することは必須の技術となっている。
【０００３】
少品種多量生産時代の半導体の製造は、基板の拡大化、配線等の微細化により、一枚の基板から取れるチップの数を増やすことがコストを下げる要因となるために、現在基板サイズは300mmとなりつつある。また、配線の微細化については現在各社ともに0.18μmが達成されようとしている。
【０００４】
ASICについてみると、ゲートアレイ型やセルベース型が主流であるが、ゲートアレイ型のように下地は共通にしておいて配線により種々の顧客の要求を満足させてきた。ゲートアレイの場合は、下地は共通で配線のみ顧客に対応すれば良かったが、設計の余裕度が小さいためシステムが大きくなると顧客の要求性能を満足させることが困難になり、セルベース型で設計する必要がある。セルベース型の場合、同一の下地が共有できる利点があるが、設計は最初からすべて設計する必要がある。ASICの場合、多量生産の品種もあるが一般に、汎用品とは異なり顧客の専用品であるために、少品種多量生産となる。
【０００５】
通常半導体装置の製造は、シリコン基板数十枚を組（通常、バッチ又はロットという。以下、バッチと略す。）として各工程で処理を行う。少量生産品種の場合、このバッチが最低1枚あれば所用を満足する品種も多々ある。このような場合でも通常数枚を1バッチとして製造工程に投入する事が行われている。一方、多量生産の場合は、1品種は少なくとも1000枚（20〜25バッチ）位の枚数が月々製造ラインに投入されている。
【０００６】
半導体の製造工程は、不純物の基板への拡散行程と配線行程がメインとなり、拡散を部分的に行うためのリソグラフ工程及びエッチング工程が付随している。工程中での不良の発生は、一例として示すとエッチング工程でエッチングが過剰に行われる又は、エッチング不足によるものがあり、この原因がエッチング条件のずれに起因する場合と成膜時の膜厚が厚すぎた場合・薄すぎた場合とがある。特性不良の原因は、拡散工程における不純物の濃度・深さ等が設計からずれた場合や配線が太すぎるために配線間の容量が増大する又は配線が細すぎるために配線抵抗が大きくなった場合等がある。通常これらの不良は、大別すると、システム的な不良とランダムに発生する不良とに分類される。
【０００７】
少品種多量生産の場合、各工程で設計の中心値からのずれを数バッチ単位又はバッチ毎にモニターすることで管理している。このために重要な工程では、モニター用の基板を何枚か用い、バッチに先行してあるいはバッチと同時に投入して検査することが行われてきた。しかしながら、基板サイズが大きくなるにつれて、バッチ単位で一括して製造するためには設備が大きくなりすぎる、あるいはバッチ内でのばらつきを吸収できない等の理由から、一枚ずつ作業を行う生産設備（以下、毎葉型と略す。）が増えてきている。この場合でもバッチ単位でモニター用の基板を使って検査を行っている。
【０００８】
一方、配線の微細化に伴い微粒子（ゴミ）による不良が問題となり、途中工程での検査はゴミ等による汚染の原因となるために廃止される傾向にある。
【０００９】
【発明が解決しようとする課題】
現在の半導体プロセスは、工程管理票と呼ばれる一連のプロセス手続きを綴った用紙によって運用されている。工程管理票には、プロセス目標（例えば熱酸化膜1ミクロン）とともに、予め基礎実験によって得られた、プロセス処理条件と結果との対応表であるレシピから選ばれたプロセス条件（例えば1対1水蒸気酸化、温度1400度、時間2時間）が、同時に記載されている。当然レシピを作成したのと全く同じ初期状態を持つウェハーに対して、かつ、装置の状態も同じ条件で処理を行えば、同じ結果が得られる。
【００１０】
しかしながら、半導体プロセスは非常に多くの工程からなり、それぞれのウェハーはそれぞれのプロセス履歴を持っている。そのため、必ずしもプロセスに供されるウェハーの初期状態はレシピ作成に利用されたものと同じでない。
【００１１】
さらに、内部の温度や残留ガス濃度、真空度、加えるエネルギー量、装置内壁付着物などが処理枚数の増加や同時に処理するウェハー枚数、あるいはパターン形状によって伴って刻々と変化する為、固定されたレシピで指定された条件でプロセスを行っても、プロセス装置処理能力は一般にはその時々で異なってくる。そのため、回路マージンの大きな製品では良品が製造可能であるが高速で動作する回路を含む場合、回路マージンが小さく工程中のほんの少しの差異によって不良が生じる課題があった。
【００１２】
また、これらプロセスの結果はチップをパッケージに組み込んだ最終製品の形態での電気的試験で始めてその良否が確認できる場合があり、不良を確認するために非常に長い時間が掛かる。このため、量産品の場合は、判定結果がでるまでに大量のバッチがその工程を通過してしまうために大量の不良が発生するという問題が生じる。一方、ASICのように少量生産の品種の場合は、顧客の納期に間に合わないという問題が生じる。
【００１３】
また、現在の装置はプロセス装置と検査装置とは別の場所に設置されているために、検査された結果によって人間がウェハー選別を行い次のプロセス装置に送る事が行われている。そのため、このような仕分けを行うために熟練した人間が必要であり、かつ、離れた場所にウェハーを移動させることはごみを付着しやすくする原因となる課題があった。
【００１４】
本発明は、以上の課題を解決し、検査装置と製造装置およびウェハー仕分け機能、ウェハー搬送装置が一体となって製造装置が目的にあったプロセスが完了するまで自動的に一連の繰作を行うシステムを提供することにある。この装置によって、人の介在を不要とし、プロセスの早期立ち上げおよび不良削減が実現され、半導体装置のトータル製造コスト削減に寄与する。
【００１５】
【課題を解決するための手段】
本発明によると、半導体ウェハーに所定の処理を施すプロセス処理手段と、このプロセス処理手段の処理条件を設定する制御手段とを備えた半導体製造装置において、前記プロセス処理手段により処理されたウェハーの状態を検査する検査手段を備え、前記制御手段は、前記検査手段による検査結果のデータと前記プロセス処理手段が処理しようとするウェハー群に対して既に行われた処理に関する作業データとから前記処理条件を修正する手段を含むことを特徴とする半導体製造装置が提供される。検査手段はプロセス処理手段と一体に設けられることが望ましい。
【００１６】
プロセス処理手段に投入されるウェハーの状態を測定する手段をさらに備え、制御手段はこの測定する手段の測定結果により処理条件をさらに修正する手段を含むことが望ましい。この場合、測定する手段はプロセス処理手段と一体に設けられることが望ましい。
【００１７】
制御手段は、プロセス処理手段による処理に続く処理の作業データ、あるいはプロセス処理手段による処理を含む一連の製造プロセスにより最終的に得られた半導体装置の電気的特性の測定結果データを取り込んで処理条件をさらに修正する手段を含むことができる。
【００１８】
制御手段が処理条件を修正するためのデータを取得するとともに、プロセス処理手段の作業データ、検査手段による検査結果のデータ、またはプロセス処理手段の作業データおよび検査手段による検査結果のデータを送信する通信手段を備えることが望ましい。
【００１９】
プロセス処理手段に投入されるウェハーを識別する手段を有し、一連の処理プロセスに投入される前のウェハー状態、そのウェハーを処理した装置の状態および処理されたウェハーの状態をウェハー識別番号に関連付けて自動的に逐次蓄積する手段を備えることが望ましい。
【００２０】
測定する手段によって得られた測定結果をもとに当該ウェハーの搬送される場所を変更する手段、例えばロボットアームを備えることもできる。
【００２９】
【発明の実施の形態】
本発明の1実施の形態を図面を用いて説明する。
【００３０】
リアルタイム適応レシピを用いた半導体プロセス装置は図1に示した装置から構成される。
【００３１】
処理されるウェハーを認識する為のウェハー認識装置5、認識されたウェハーの履歴情報を記憶しているウェハー履歴記憶装置6、記憶した履歴情報を検索して取り出す検索装置7、装置状態を監視する為のセンサー群8、センサーからのデータを記憶する装置状態データ記憶装置9、ウェハー履歴情報と装置状態およびプロセス目標情報から装置プロセス条件を算出する為のプロセスプロセッサー10、プロセス結果を測定する為の検査装置1、測定結果を送出する為の情報処理装置12、ウェハー処理履歴データ13、プロセス装置間のデータのやり取りを行う為の、リアルタイム適応レシピバス14、およびウェハー処理装置15、ウェハー仕分け装置を兼ねたロボットアームなどの搬送装置2から構成される。
【００３２】
この実施形態の半導体プロセス装置は、ウェハー検査装置1、ウェハー仕分け装置を兼ねるウェハー搬送装置2等を一体に持ち、半導体装置の製造プロセスを、リアルタイム適応レシピ3を用いてプロセス制御値を処理対象のウェハーに合わせることで、目的とするプロセスが自動的に完了するようなシステムを実現する。
【００３３】
リアルタイム適応レシピ3とは、半導体プロセス運用管理システムそのものである。従来の固定したレシピとは全く異なり、プロセスに供せられるウェハーの現在属性、現在の装置状態に対応して、全製品製造プロセスのマージンが最大と成るように処理プロセスの設定条件が変化する動的なレシピである。このレシピはウェハー検査装置1の出力結果、時間等を引数とする一種の関数であり紙の上に固定的に書く事は出来ないので、コンピュータのデータベース内に動的に存在することが従来レシピと決定的に違っている。
【００３４】
本装置は以下のように動作する。まず、半導体装置プロセスに供せられるウェハーは、バッチ単位で半導体製造工程に投入されるが、各製造工程においてはバッチ単位で作業が行われるのではなく基本的にはウェハー1枚毎に個別で処理が行われる。このためにウェハーには各ウェハーが1枚毎に個別に認識ができるように認識番号（タグ）17がウェハー上に付加されている。この認識番号は、半導体製造工程にウェハーが投入される前に、例えば、レーザマーカ等により、ウェハー1枚毎に番号を数字あるいはバーコード等を記入する、あるいは、ウェハーにノッチ等を付加する等の方法により付与される。認識番号17は、プロセスされるウェハー固有の管理番号としてプロセス全体を通して使用される。
【００３５】
プロセス装置に導入されるウェハーは全て管理ナンバー読み取りの為のウェハー認識装置5を通過する。このときウェハー認識装置5はウェハーの認識番号を読み取り、プロセス履歴記憶装置13からデータを読み出して、プロセスプロセッサー10に渡す。一方、プロセス装置には装置状態を管理する為の温度、圧力、質量分析計、発光分析計などのセンサー8が多数設けられており、その情報はリアルタイムで装置状態データ記憶装置9に逐次記憶されている。プロセスプロセッサー10はこの記憶装置9より現在の装置状態を読み取っている。更に、プロセス目標を定めているデバイス構造記述ファイル18からプロセス目標値を読み出し、プロセスプロセッサー10に渡す。プロセスプロセッサー10はこれら3つの情報から装置が行うべき処理のパラメータの最適化を行う。
【００３６】
以下、パラメータの最適化の具体例を示す。前述したように、ウェハーはバッチ単位でプロセスに投入されている。
【００３７】
前のプロセスがCVDによる絶縁膜形成工程で、フォトリソグラフィ工程を介しドライエッチング工程によりコンタクト孔を形成する場合を1例として説明する。
【００３８】
コンタクト孔を絶縁膜に開口する場合には、絶縁膜の厚さやコンタクト孔の開口面積等が異なるとエッチング時間が変動する。又、エッチング条件も経時的に変化するために、当該ウェハーの1枚前のウェハーの処理結果からのデータのフイードバックも必要であることはいうまでもない。
【００３９】
ウェハーがこのバッチの第1番目に処理される場合、このバッチのウェハーで当該ウェハーの1枚前のデータはない。
【００４０】
この場合、フイードバックされるデータとしては、同じ条件で処理が行われた一番最後のウェハーのデータ、この装置で作業が行われた直近のウェハーのデータ、又はこれらのデータの両方のデータをフィードバックすることにより行われる。
【００４１】
このように現在処理が行われるウェハーの前の工程のプロセスデータと当該プロセスの前のウェハーの処理結果から計算された結果はプロセス装置の制御装置に送られる。プロセス装置はプロセスプロセッサーの出力したデータに基づいて供されたウェハーを処置する。処理されたウェハーは検査チヤンバーに移動されそこで、目的とする形状、電気特性等が得られたか否かを検査する。検査結果はプロセス履歴記録装置に送られる。また、プロセス良否判断装置19にもその情報は送られ、プロセス目標に対する誤差を算出して良否を決定する。良否判定の結果、再処理が必要なウェハーは、仕分け機能を兼ねたロボットアーム等の搬送系によって再びプロセスチヤンバーに搬送される。プロセスプロセッサーは、処理されたウェハーの検査結果、装置のプロセス特性、処理対象ウェハーのプロセス履歴、現在の装置の状態から、再処理に必要とされるプロセス不足量に対応する最適な処理パラメータを算出する。このパラメータはプロセス装置に送られ、プロセス装置はそのパラメータに従ってウェハーを再処理する。
【００４２】
この手続きは目的とするプロセス処理状態を有するウェハーが得られるまで、適切な回数繰り返し行われる。一方、エッチングの行い過ぎ等、再処理が出来ないウェハーは、次のプロセスに進まないように自動的に仕分けされ、別のラインに搬送され、不良解析あるいは廃棄される。
【００４３】
以上のように処理を行われたウェハーに附随する総ての情報は、ウェハー認識番号とともにウェハー履歴情報記憶装置に送出され一括管理される。
【００４４】
図2は第2の実施形態を示す装置構成である。
【００４５】
半導体の製造プロセスは必ずしも真空中でのみ行われない。例えば、洗浄プロセスには現在でもフッ酸溶液、硝酸、硫酸を用いた工程やアルコールを用いた工程、あるいは純水を用いる水洗工程が存在し、これらは通常のクリーン雰囲気中に置かれた水槽中で行われる。従って、検査装置が真空を必要とする場合には、これらクリーン雰囲気領域と第1の実施の形態で述べたような総ての装置群を含む1つの入れ物を1つの半導体プロセス装置とみなす。
【００４６】
図2はそのような検査装置を示し、半導体製造装置と半導体製造装置を繋ぐ搬送系の部分にウェハー認識装置、必要とされる検査装置、および仕分け機能を持たせる。尚、プロセス装置の状態を監視するためのセンサーはプロセス処理部21に設けられている。
【００４７】
一般に、検査は1枚1枚行われるが、溶液を用いたプロセス処理はウェハーキャリアー毎に一括処理されることが多いので、一旦予備真空室23にウェハーキャリアーごと入れて真空に引いてしまった後に、必要に応じて1枚1枚取り出し検査室24で検査を行う。これによって真空引きの時間を短くできる。本実施例ではウェハーキャリアーごと真空に引いてしまう荒引き真空室と、その後に一枚だけ引き出して真空にする真空室を別途設けることによって実現する。
【００４８】
真空に引いてからの時間やウェハーの温度はウェハー表面状態に変化を与えるので、測定されるウェハーの表面状態が一定となるように真空引き時間や温度を一定とするようにタイマーおよび温度計で管理することが望ましい。
【００４９】
図3は図2で示した第2の実施形態の半導体製造装置31を多数並べて半導体製造ラインを組んだ例を示している。それぞれの製造装置および検査装置には、検査によって得られたウェハー状態やセンサーによって得られた装置情報を外部に置かれた記憶装置から取得あるいは外部の情報処理装置に送出するためのデータポート34が設けられており、それぞれのデーターポートは双方向の検査データバス32で結ばれている。半導体工場は電磁波ノイズが多いので、検査データバスは電磁波障害に強い光LAN等で結ばれている事が望ましい。
【００５０】
図3においては検査装置は搬送装置と組になって検査装置兼搬送装置33となつている。
【００５１】
このような半導体製造ラインにおいては、上述したように、当該半導体製造装置31で以前に行われた処理結果に基づくデータとその半導体製造装置31による作業に先立って当該ウェハー群を処理した別の半導体製造装置31からの作業データとに基づいて処理条件を決定できるだけでなく、その半導体製造装置31で以前に別のウェハー群に対して行われた処理結果に基づくデータと、その別のウェハー群に対して後段の１または複数の半導体製造装置31で行われた処理結果に基づくデータと、当該半導体製造装置31による作業に先立って当該ウェハー群に対して行われた前段の半導体製造装置31からの作業データとに基づいて処理条件を決定することもできる。
【００５２】
また、このような半導体製造ラインをさらに組み合わせ、当該半導体製造装置31で以前に別のウェハー群に対して行われた処理結果に基づくデータと、前記別のウェハー群から最終的に得られた半導体装置の電気的特性の測定結果データと、当該半導体製造装置31による作業に先立って当該ウェハー群に対して行われた別の半導体製造装置31からの作業データとに基づいて処理条件を決定することもできる。
【００５３】
図4は本発明の第3の実施形態であり、ドライエッチング装置41に適用した例を示している。エッチング装置は真空装置なので、不要なごみを発生させないためにマルチチヤンバーのドライエッチング装置が開発されている。
【００５４】
一般に、マルチチヤンバー化が可能なエッチング装置には、3つから5つのチヤンバーをつけることが可能で、その間を真空を切ることなくウェハーを自動的に移動させる事が出来る。複数あるチヤンバーの1つを本来のエッチング処理室42、1つを検査室43、もう1つを検査準備室44として利用する。
【００５５】
エッチング工程は、酸化膜等の絶縁膜、あるいは金属膜等が形成されたシリコン基板上に、レジストパターンが形成されているウェハーにプラズマを照射して物理化学的に酸化膜あるいは金属膜を加工する工程である。
【００５６】
エッチング装置が正常に動作している場合でも、加工形状を規定するレジストパターンにごみ等の欠陥が存在すると、局所的にエッチング不良が起こり、デバイス製造歩留まり低下を導く。そこで、本実施例のドライエッチング装置では、実施例1の装置に加えて装置に導入したウェハー45をエッチング処理室に搬送する前に、検査室にてレーザーあるいは電子ビーム走査等を用いた小型のごみ検査装置によってごみの有無およびパターン欠陥を検査する。この検査によってごみあるいは欠陥が発見された場合には、搬送装置46が自動的に表面のごみを除去する為のプロセスに戻したり、プロセスのやり直しを行う装置まで搬送する。ごみや欠陥が検出されない場合には搬送装置はウェハーをエッチングチヤンバーに搬送する。種々の測定データはプロセスプロセッサに送出され、プロセスプロセッサは目的とするプロセスが行われるように、エッチングパラメータの最適化を行う。エッチング処理室では、このデータに基づいてエッチングが行われる。
【００５７】
一方、エッチング処理直後に検査が行えることが理想であるが、通常、エッチングを行うとフルオロカーボン等が加工箇所に堆積物として残り、加工箇所の最表面が露出していないため検査が困難である場合が多い。そこで、本実施例では、検査の為に最低限必要な堆積物取りを行う前処理を行うための準備室44を設けている。準備室には一般にアツシヤーと呼ばれるレジスト剥離機能があり、レジストあるいは弗化炭素高分子から成る堆積物を除去する為の酸素プラズマ発生装置などが置かれる。当然、酸素プラズマに試料を余分にさらすと折角エッチングによって露出した加工面にダメージを与えるので、検査に悪影響を与えない最適条件がプロセスプロセッサから与えられる。
【００５８】
堆積物を除去されたウェハーはロボットアームによる搬送装置46によって検査室43に導入される。検査室では、電子ビーム、光等を用いた検査装置によって、加工面の表面形状、加工面の底の形状、あるいは電気の導通の有無、底異物の有無等が検査される。これらの検査結果は実施例1に示したようにプロセスプロセッサーに送られて、プロセス結果の良否判断を行う。
【００５９】
目的とするプロセス処理が完了していない場合には、目的と一致するように、プロセス制御装置に制御パラメータ変更命令を出して、再度プロセスを行い、目的のプロセス結果が得られるまで、継続される。また、プロセスプロセッサは次に処理されるウェハーが正常に処理されるように、エッチング条件を変更する。
【００６０】
図5は本発明の第4の実施形態を示し、CVD装置51に適用した例を示している。
【００６１】
CVD装置は薄膜を堆積させる装置であり、平面上の薄膜や溝、あるいは穴を埋め込む為に利用される。当然、薄膜を堆積する基板表面にごみが存在すると、堆積される薄膜の質が悪化する。
【００６２】
そこで、CVD装置に導入されたウェハーは先ず、検査室54に送り込まれて表面のごみの有無を検査される。ごみが規定量以上検出された場合、表面のごみを取り除く工程にウェハーは戻される。ごみが無い場合には、薄膜堆積するために堆積室52へと送られ薄膜が堆積される。
【００６３】
薄膜が堆積されたウェハーは準備室53に送られ表面を簡易的にクリーニングした後検査装置55に搬送される。検査室内の検査装置55には、レーザー散乱による表面パーティクルの検査、膜厚み検査などの装置が設けられており、それぞれ測定されて、情報処理装置56に送出される。
【００６４】
膜厚が基準値範囲内の場合には、そのままそのデータとともに次の工程にウェハーを送出する。膜厚が基準よりも薄かった場合には、再度CVD室に送り込んで膜を堆積し適切な厚さとする。膜が付きすぎた場合は、その情報をウェハーとともに研磨装置等に送り、所望の厚さになるように研磨加工して、基準値に入るようにする。
【００６５】
厚さが特性等に関係がない場合は、膜厚を基準の値にそろえることなく次の工程に当該ウェハーを搬送して、この厚さを基に処理を行えばよいことはいうまでもない。
【００６６】
例えば、コンタクト孔をドライエッチングにより開孔する場合が上記の例に相当する。
【００６７】
又、この情報は同時に次のウェハーの堆積条件にフイードバックされることはいうまでもない。
【００６８】
図6は本発明の第5の実施形態を示し、CMP装置61に本発明を適用した場合を示している。導入されたウェハー66はCMPを行うチヤンバー62に搬送され、所望の膜厚みが得られるまで研磨を行う。
【００６９】
研磨は支持基板の厚み精度に影響されるので、研磨されたウェハー66は一般に膜厚のバラツキを持つ。研磨された直後のウェハーは表面にパーティクル等のごみを持つので、それを除去する為の洗浄装置である準備室63に導入される。この洗浄では、溶液に浸すか、あるいはスタラバーで表面を磨くことによって、ごみを落とす。基板表面にパーティクルなどのこみが存在すると、次工程のリソグラフイーに悪影響を与えるので、洗浄が完了したか否かを、レーザー散乱法などのごみ検出装置65によって検査する。検査室64にはそれを可能とするレーザー散乱装置および膜厚み管理装置などが設けられている。
【００７０】
研磨後のウェハーの厚みや形状等の情報が該ウェハーの後で研磨されるウェハーの研磨にフイードバックされることはいうまでもなく、さらに研磨後の厚さや形状等の情報が次工程移行の作業条件に送られて該作業に活用される。
【００７１】
図7は本発明の第6の実施の形態を示し、スパッタ装置71に本発明を適用した場合を示している。
【００７２】
スパッタされる基板表面にごみが存在すると成膜不良が起るので、スパッタ装置71に導入されたウェハー72は測定室73に送られ表面のごみの検査を受ける。ごみがあれば、ごみを除去するプロセスに送られる。ごみの除去の方法としては、ウェハー表面をスクラブする方法や、有機物であればアツシヤーを用いる。これらの装置は準備室75に設置してもよい。
【００７３】
ごみが無い事を確認されたウェハーはスパッタチヤンバー74に搬送装置76によって導入される。スパッタ終了後、ウェハーは再び測定室73に搬送され膜厚等を検査される。膜厚が薄い場合には、再びスパッタチヤンバー74に戻してスパッタを行い、所望の膜厚に成膜する。また、測定された膜厚はウェハーとともに情報処理装置に送られ、次のプロセスパラメータを最適化するために使用される。
【００７４】
図8は本発明の第7の実施の形態を示し、イオン注入装置81に本発明を適用した例を示している。
【００７５】
イオン注入装置では不純物がイオンの形で基板に導入されるが、基板表面に電荷が蓄積していると不純物のプロファイルが変化する事がある。そこで、イオン注入装置に導入されるウェハー85の表面に不要な電荷が蓄積していないか否かを検査する必要がある。そこで、電荷量測定装置を検査室83に設けて、ウェハーをチェックし、電荷があれば準備室86に設けた除電装置を用いて除電を行う。
【００７６】
イオン注入室82でイオン注入が行われる。イオン注入したウェハーは外観上はイオン注入していないウェハーとほとんど変化が無い。そのために、処理の有無が誤認されてイオン注入無しで次の工程に回されたり、2度注入されたりして不具合をおこす事がある。それを防止する為にも、イオン注入後のウェハー状態をチェックする必要がある。
【００７７】
基板にイオンが注入されるとウェハー全体の誘電率が変わるので、表面に電極を置いて誘電率の大きさを測定することで、不純物の有無を測定することが可能である。また、ウェハーの比較的大きな領域に不純物が導入されている場所を選んで、電子ビームを照射して発生するX線を調べる事により不純物濃度を定量的に調べる事が出来る。あるいは特定波長の光の吸収率が変化することを利用しても調べる事ができる。このような検査装置84を検査室83に設ける。
【００７８】
図9は本発明の第8の実施の形態を示し、プラズマ剥離装置91に本発明を適用した例を示している。
【００７９】
プラズマ剥離装置はレジスト等有機物を除去する為に利用する装置である。プラズマ剥離装置は酸素プラズマを利用してシリコンウェハー94に存在するレジストをこ酸化炭素に酸化し除去する事を動作原理としている。しかし、レジストの付着状態によっては、プラズマの強度を変えたり、処理時間を変えたりする必要がある。
【００８０】
一般に酸素プラズマ中でレジストが燃えると炭素の酸化に伴う光が生じる。そこで、プラズマ剥離装置内部には光センサー92を設けてプラズマの色を測定し、剥離の終点検出を行う。
【００８１】
剥離されたウェハーは一旦準備室93に置かれ、時間の調整を行う。準備室93から検査室95に送られたウェハーは表面異物の状態をレーザー散乱法によるごみ検査装置あるいは表面の炭素の有無を調べる為の検査装置96によって検査がなされる。
【００８２】
基準以下のごみあるいは炭素しか検出されない場合、プラズマ剥離は完了したと見なされ次の工程に自動搬送される。
【００８３】
剥離が完全で無い場合には、装置内に設けられた自動搬送装置97によって再びプラズマ剥離チヤンバーにウェハーが戻され、剥離処理が施される。以上のように剥離が目的通りに終了するまで繰り返し行われる。
【００８４】
図10は本発明の第9の実施の形態を示し、ウェット洗浄装置101に適用した例を示している。本洗浄装置は、ウェハー投入時の表面洗浄、電気炉に入れる前の有機物除去、レジストを除去する為のプラズマ剥離装置などでは完全に除去されない穴の中の異物やCMP等の工程によってウェハー表面に付着した微粒子あるいは配線屑を取り除く為に利用されている。
【００８５】
ウェット洗浄装置によって処理されたウェハーは濡れているので、そのままでは測定を行う事が出来ない。そこで、まず、準備室102にてスピンドライを行って基板表面の水分を取り除く、次いで、必要によっては100度程度に温度を上げた状態で真空に引き、基板表面の水分を完全に除去する処理を行う。その後基板は搬送装置107によって検査室103に運ばれホールの底の異物の有無やホール開口径、ホール底径の測定などが行われる。
【００８６】
図11は本発明の第10の実施の形態を示し、メッキ装置111に本発明を適用した場合を示している。メッキ装置は銅配線等に使用される装置である。
【００８７】
メッキされる基板には予めメッキの種となるシードレイヤーがスパッタやCVDにて形成されており、その上に電気メッキが施される。メッキの管理項目はメッキの厚みやメッキの材質の管理である。メッキには種々の方法があるが、通常配線形成のために使用されている電気メッキの場合、析出する銅は多少水素を含むが非常に純度が高いので、メッキ厚みはファラデーの法則により、メッキに要したクーロン量から厳密に計算する事が出来る。従って、例えば、一定メッキ厚みのプロセスにおいて、クーロン量とメッキ総重量の比率あるいは特定形状の電気抵抗を測定することで、メッキ材質の善し悪しあるいは厚みを検査する事が出来る。そのため、メッキ室115にはクーロンメーター114を設けて析出に利用された電荷量を測定する。検査室では、表面に水素気泡による荒れが生じていないか等を検査する為の装置116が置かれている。シート抵抗を測定する検査装置も設けてもよい。
【００８８】
図12は本発明を利用する1つの半導体ラインを模式的に示す。半導体製造における微細加工形状はレジスト処理によってほぼ決定される。そのため、フォトレジスト処理装置の近傍には、フォトレジストの形状が正しく形成できた事を確かめる為の形状検査装置121が設けられている。フォトレジストパターンが形成された基板は種々の半導体製造装置を経由して最終的にレジストを剥離する工程に向かい、洗浄装置によってレジストを完全に剥離される。この状態でウェハー表面に付いているごみあるいは形成されたホールの底の状態が検査される。
【００８９】
図13は一般に製造されるウェハーの形状および各チップの中に作り込まれる回路ブロックを示している。各ブロックはアナログ回路、プロセッサ、メモリなどからなり、それぞれのブロック毎に特徴寸法を有している。
【００９０】
一般に、プロセス容易化のため、それぞれのブロックには同一ルールでのパターン形成が行われるが、それぞれのブロックを構成する回路のマージンはそれぞれ異なるのが普通である。従って、検査では特にマージンの狭い高速ロジック回路が正確に形成されるようなプロセス構築をする必要がある。例えばエッチング装置に設けられる検査装置は図14にあるようなデータを各ウェハー毎に取得し蓄積していく。
【００９１】
例えば、膜厚み1ミクロンの酸化膜を形成する工程に放いて10％酸化膜厚みが変動すると、88度傾斜をもって形成されているホールの底の直径は30％以上も変化する。この変化はホール面積を2倍近く変化させる為ホールを通じて流れる電流の大きさが大きく変化する。
【００９２】
高速のロジック回路では、ホール抵抗の変化は信号伝播速度に直接影響し、回路動作が不安定もしくは動作不能となる。このような場合、例えば膜厚みが基準よりも増えた場合にエッチングの傾斜角度を88度よりも急になるように変更してエッチングを行えばホール底の面積は膜厚みが1ミクロンであるときと同じ程度となり、回路要求水準に達する事が可能となる。
【００９３】
このように本発明では、図15に示したような構成によって、処理対象のウェハーの履歴情報、装置の状態情報、およびプロセスの処理結果から得られる情報を統合して現在行われようとしている処理が良品を製造するように、プロセスプロセッサが計算を行い処理されるプロセスパラメータを修正プロセスデータとしてプロセス装置を制御することによって良品をより多く確保する。
【００９４】
特に、次工程にフイードフォワードされるデータ及び、当該作業の次のウェハーにフイードバックされるデータが具体的に示されていない例もあるが、これらの工程で必要とされるデータとしてどのようなデータが必要であるかはいうまでもない。
【００９５】
図１６は本発明を実施する半導体製造ラインの構成例を示す。このラインには、成膜装置FILM DEPO、露光装置PHOTO、エッチング装置ETCHなどの各工程のための装置を含み、さらに、最終テストを行うための試験装置TESTおよび診断装置DIAGNOSISを含む。各工程にはその工程に応じた検査装置、例えばチャンバ内で反応中のに粒子を監視する粒子レーダーPARTICLE RADAR、レーザー散乱による表面パーティクルの検査を行うレーザー・スコープLASER SCOPE、電子ビームによる検査を行う電子ビーム・スコープEB SCOPEなどが設けられ、試験装置TESTでは論理LSI試験IDD SPECTRUMが行われ、診断装置では論理LSI欠陥解析IDDQ DIAG、メモリ欠陥解析MEMO FANEXなどが行われる。各工程のデータは上位の1または複数の情報処理装置に集められる。各工程では、ウェハー群を処理するための処理条件を、その工程の半導体プロセス装置で以前に行われた処理結果に基づくデータとその半導体プロセス装置による作業に先立って当該ウェハー群を処理した別の半導体プロセス装置からの作業データとに基づいて決定することができ、当該半導体プロセス装置で以前に別のウェハー群に対して行われた処理結果に基づくデータと、その別のウェハー群に対して後段の１または複数の半導体プロセスで行われた処理結果に基づくデータと、当該半導体プロセス装置による作業に先立って当該ウェハー群に対して行われた前段の半導体プロセス装置からの作業データとに基づいて決定することができ、さらに、当該半導体プロセス装置で以前に別のウェハー群に対して行われた処理結果に基づくデータと、前記別のウェハー群から最終的に得られた半導体装置の電気的特性の測定結果データと、当該半導体プロセス装置による作業に先立って当該ウェハー群に対して行われた別の半導体プロセス装置からの作業データとに基づいて決定することができる。
【００９６】
【発明の効果】
本発明を実施するとプロセス処理装置導入時に既にごみやパターンくずれが生じているウェハーを知ることができるため、正常にプロセスを行っても不良しか製造しないような無駄なプロセス処理を行わなくて済む。また、不良が見つかった場合は、現プロセスを行う前に、前の処理に自動的に戻されるので、不良率を下げられる。
【００９７】
プロセス処理されたウェハーの状態を直ぐに調べるので、不良プロセスが生じたことを直ぐ知ることが出来る。また、それらの状態は全て記録されて残るので、不良を誘発している原因を特定できる。現在処理を行おうとしているウェハーの処理履歴、現在の装置状態を考慮して目標とするプロセスが完了するようにプロセス条件が自動的に設定されるので、良品が多く取れるようになる。
【００９８】
搬送装置はウェハーの処理状態によって、次に行うべきプロセスを自動判断し処理装置に自動搬送を行うため、人間が介在しなくても、目的とするプロセス結果が得られる。
【図面の簡単な説明】
【図１】本発明のリアルタイム適応レシピを用いた半導体プロセス装置の第1の概念構成図。
【図２】本発明のリアルタイム適応レシピを用いた半導体プロセス装置の第2の概念構成図。
【図３】半導体プロセス装置の第2の概念構成を多数並べた半導体生産ラインの槻念図。
【図４】本発明を適用したドライエッチング装置を示す図。
【図５】本発明を適用したCVD装置を示す図。
【図６】本発明を適用したCMP装置を示す図。
【図７】本発明を適用したスパッタ装置を示す図。
【図８】本発明を適用したイオン注入装置を示す図。
【図９】本発明を適用したプラズマ剥離装置を示す図。
【図１０】本発明を適用したウェット洗浄装置を示す図。
【図１１】本発明を適用したメッキ装置を示す図。
【図１２】本発明を適用した1つの半導体ライン模式図。
【図１３】ウェハー及びチップの模式図。
【図１４】本発明の検査装置が取得するデータの一例を示す図。
【図１５】本発明のプロセス情報データの流れを示す槻念図。
【図１６】本発明を実施する半導体製造ラインの構成例を示す図。
【符号の説明】
1：ウェハー検査装置
2：ロボットアームなどの搬送装置
3：リアルタイム適応レシピ
5：ウェハー認識装置
6：ウェハー履歴記憶装置
7：ウエハ処理履歴データ検索装置
8：センサー群
9：装置状態データ記憶装置
10：プロセスプロセッサー
12：情報処理装置
13：プロセス制御装置
13-1：ウェハー処理履歴データ
14：リアルタイム適応レシピバス
15：ウェハー処理装置
17：認識番号
18：デバイス構造記述ファイル
19：プロセス良否判断装置
21、22：プロセス処理部
23：予備真空室
24：検査室
31：半導体製造装置
32：検査データバス
33：検査装置兼搬送装置
34：データポート
35：プロセスプロセッサ
41：ドライエッチング装置
42：エッチング処理室
43：検査室
44：検査準備室
45：ウェハー
46：搬送装置
47：検査装置
48：プロセス制御装置
49：情報処理装置
51：CVD装置
52：堆積室
53：準備室
54：検査室
55：検査装置
56：情報処理装置
57：搬送装置
61：CMP装置
62：チヤンバー
63：準備室
64：検査室
65：ごみ検出装置
66：ウェハー
71：スパッタ装置
72：ウェハー
73：測定室
74：スパッタチヤンバー
75：準備室
76：搬送装置
81：イオン注入装置
82：イオン注入室
83：検査室
84：検査装置
85：ウェハー
86：準備室
91：プラズマ剥離装置
92：光センサー
93：準備室
94：シリコンウェハー
95：検査室
96：検査装置
97：自動搬送装置
101：ウェット洗浄装置
102：準備室
103：検査室
111：メッキ装置
115：メッキ室
116：検査装置
121：形状検査装置
Claims (10)
- 半導体ウェハーに所定の処理を施すプロセス処理手段と、このプロセス処理手段の処理条件を設定する制御手段とを備えた半導体製造装置において、前記プロセス処理手段により処理されたウェハーの状態を検査する検査手段を備え、前記制御手段は、前記検査手段による検査結果のデータと前記プロセス処理手段が処理しようとするウェハー群に対して既に行われた処理に関する作業データとから前記処理条件を修正する手段を含むことを特徴とする半導体製造装置。
- 前記検査手段は前記プロセス処理手段と一体に設けられた請求項１記載の半導体装置。
- 前記プロセス処理手段に投入されるウェハーの状態を測定する手段をさらに備え、前記制御手段はこの測定する手段の測定結果により前記処理条件をさらに修正する手段を含む請求項１記載の半導体製造装置。
- 前記測定する手段は前記プロセス処理手段と一体に設けられた請求項３記載の半導体装置。
- 前記制御手段は、前記プロセス処理手段による処理に続く処理の作業データを取り込んで前記処理条件をさらに修正する手段を含む請求項１記載の半導体製造装置。
- 前記制御手段は、前記プロセス処理手段による処理を含む一連の製造プロセスにより最終的に得られた半導体装置の電気的特性の測定結果データを取り込んで前記処理条件をさらに修正する手段を含む請求項１記載の半導体製造装置。
- 前記制御手段が前記処理条件を修正するためのデータを取得するとともに、前記プロセス処理手段の作業データ、前記検査手段による検査結果のデータ、または前記プロセス処理手段の作業データおよび前記検査手段による検査結果のデータを送信する通信手段を備えた請求項１記載の半導体製造装置。
- 前記プロセス処理手段に投入されるウェハーを識別する手段を有し、一連の処理プロセスに投入される前のウェハー状態、そのウェハーを処理した装置の状態および処理されたウェハーの状態をウェハー識別番号に関連付けて自動的に逐次蓄積する手段を備えた請求項１記載の半導体製造装置。
- 前記測定する手段によって得られた測定結果をもとに当該ウェハーの搬送される場所を変更する手段を備えた請求項３記載の半導体製造装置。
- 前記変更する手段がロボットアームである請求項９記載の半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34504699A JP3910324B2 (ja) | 1999-10-26 | 1999-12-03 | 半導体製造装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30438799 | 1999-10-26 | ||
| JP11-304387 | 1999-10-26 | ||
| JP34504699A JP3910324B2 (ja) | 1999-10-26 | 1999-12-03 | 半導体製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196283A JP2001196283A (ja) | 2001-07-19 |
| JP3910324B2 true JP3910324B2 (ja) | 2007-04-25 |
Family
ID=26563888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34504699A Expired - Fee Related JP3910324B2 (ja) | 1999-10-26 | 1999-12-03 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3910324B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10294520B4 (de) * | 2001-07-31 | 2007-05-16 | Asahi Chemical Micro Syst | Steuerungssystem für eine Halbleiterherstellungsvorrichtung |
| US6912437B2 (en) * | 2002-09-30 | 2005-06-28 | Advanced Micro Devices, Inc. | Method and apparatus for controlling a fabrication process based on a measured electrical characteristic |
| US6842661B2 (en) * | 2002-09-30 | 2005-01-11 | Advanced Micro Devices, Inc. | Process control at an interconnect level |
| JP4869551B2 (ja) * | 2002-12-06 | 2012-02-08 | 東京エレクトロン株式会社 | プロセス制御システム及びプロセス制御方法 |
| JP2007088497A (ja) * | 2002-12-06 | 2007-04-05 | Tokyo Electron Ltd | プロセス制御システム、プロセス制御方法およびプロセス処理装置 |
| JP4586333B2 (ja) * | 2003-05-02 | 2010-11-24 | 東京エレクトロン株式会社 | 熱処理装置、熱処理システム及び熱処理装置の温度制御方法 |
| WO2006098109A1 (ja) * | 2005-02-23 | 2006-09-21 | Matsushita Electric Industrial Co., Ltd. | プラズマドーピング方法及び装置 |
| JP5165878B2 (ja) | 2006-10-20 | 2013-03-21 | 東京エレクトロン株式会社 | 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体 |
| JP2017163088A (ja) | 2016-03-11 | 2017-09-14 | 東芝メモリ株式会社 | 基板処理装置及び基板処理装置の制御方法 |
| EP3789512B1 (de) * | 2019-09-09 | 2023-11-15 | Sturm Maschinen- & Anlagenbau GmbH | Anlage und verfahren zum beschichten von bremsscheiben oder bremstrommeln |
| CN113879846A (zh) * | 2021-08-30 | 2022-01-04 | 华研芯测半导体(苏州)有限公司 | 一种内置传送机构的级联真空腔装置及传送方法 |
| CN118712103B (zh) * | 2024-08-29 | 2024-11-08 | 成都勤智云集团有限公司 | 一种半导体自动化生产用晶圆处理设备 |
-
1999
- 1999-12-03 JP JP34504699A patent/JP3910324B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196283A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010051255A (ko) | 반도체 제조 장치 | |
| JP3910324B2 (ja) | 半導体製造装置 | |
| US7236847B2 (en) | Systems and methods for closed loop defect reduction | |
| CN100349273C (zh) | 采用整合测量以增进介电质蚀刻效率的方法和设备 | |
| EP0898300B1 (en) | Method for processing a semiconductor wafer on a robotic track having access to in situ wafer backside particle detection | |
| US7440086B2 (en) | Methods and systems for creating a recipe for a defect review process | |
| US20020006677A1 (en) | Detection of contaminants on semiconductor wafers | |
| JP2011027753A (ja) | 半導体上の欠陥材料を自動的に分析するシステム及び方法 | |
| KR20010034647A (ko) | 클러스터 장비 | |
| WO2006133233A2 (en) | Computer-implemented methods for performing defect-telated functions | |
| US6808589B2 (en) | Wafer transfer robot having wafer blades equipped with sensors | |
| JP2005286102A (ja) | 真空処理装置および真空処理方法 | |
| JP2004055837A (ja) | プローバ装置及び半導体装置の検査方法 | |
| US6969620B2 (en) | Semiconductor device inspection system | |
| JP3726975B2 (ja) | 半導体製品の製造方法 | |
| CN114062396B (zh) | 空气中分子污染物的检测方法及铜互连结构的形成方法 | |
| JP3686866B2 (ja) | 半導体製造装置及び製造方法 | |
| Casper et al. | Semiconductor Yield Enhancement through Particle Control | |
| KR100567623B1 (ko) | 반도체 기판 가공 방법 및 반도체 기판 가공 장비 | |
| Hattori | Particle reduction in VLSI manufacturing | |
| Tomlinson et al. | Development of cost effective sampling strategy for in-line monitoring | |
| JP3494904B2 (ja) | 半導体デバイスの製造方法とその製造装置 | |
| JPH0456245A (ja) | 半導体製造工程の量産立上げ及び量産ラインの異物検査方法及びその装置 | |
| US7502702B1 (en) | Method and apparatus for dynamic adjustment of sensor and/or metrology sensitivities | |
| JPH01122132A (ja) | プロセス装置の発塵評価法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |