JP3901454B2 - 液晶表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は配線を通して液晶セルを駆動して画像情報を表示する液晶表示装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置は、相互に対向して離隔された上板と下板及びその間に充填された液晶層を有する液晶パネルを構成要素として含む。前記上板はカラーフィルターと、前記カラーフィルター上に形成された共通電極を有し、前記下板は薄膜トランジスタ(ＴＦＴ)のようなスイッチング素子及び画素電極を有する。
【０００３】
前記共通電極と画素電極とは、前記液晶層に電界を印加する。前記ＴＦＴは外部駆動回路から電気的信号を受けて前記画素電極を駆動させ、ゲート電極、ソース電極及びドレーンを有する。前記ゲート電極はゲート配線に連結されて、前記ソース電極はデータ配線に連結され、前記ドレーン電極は前記画素電極に連結される。前記ゲート電極及びソース電極は各々の端子に形成されたゲートパッド及びデータパッドを通して外部駆動回路に連結される。
【０００４】
前記外部駆動回路は、ゲート電極を駆動するゲート駆動回路とソース電極を駆動するデータ駆動回路とを含む。前記駆動回路を前記液晶パネルに連結させる方法にはワイヤボンディング（ＷＢ：wire bonding)、ＣＯＢ(chip on board)、ＴＡＢ(tape automated bonding)及びＣＯＧ(chip on glass)などがある。
【０００５】
解像度が低い液晶表示装置では駆動回路の引き出し線の数が少ないために前記引き出し線をＰＣＢ(printed circuit board)に連結することはさほど困難ではないが、高解像度の液晶表示装置のように前記引き出し線の数が非常に多い場合、これは非常に難しい作業になる。例えば、解像度６００ x ８００(ＳＶＧＡ）の液晶表示装置は６００ x ８００ x ３個の画素を有しており、前記多数の画素をすべて駆動回路に連結させる工程は非常に精緻かつ複雑である。
【０００６】
前記のような問題点はＴＡＢ技術によって解決することができる。
【０００７】
図１は、一般的なＴＡＢ技術を図示するものである。図１で見るように、テープキャリア(tape carrier)５３上部には駆動回路５１が実装されている。前記のようにテープキャリア上に駆動回路が実装された状態をまとめてＴＣＰ(tape carrier package)と呼ぶ。換言すれば、ＴＣＰ５０は前記駆動回路５１を有する。前記ＴＡＢ技術はＩＬＢ(inner lead bonding)工程とカプセル化(encapsulation)工程を含んでいる。前記ＩＬＢ工程ではチップ(chip）が熱と圧力とにより前記テープキャリアと連結され、前記カプセル化工程ではエポキシ系(epoxy-based)樹脂を前記チップに加える。前記ＴＡＢ技術はＯＬＢ(outer lead bonding)工程をさらに含んでおり、前記ＯＬＢ工程で外部引き出し線をＰＣＢ５２上部のパッド及び基板上のゲートパッドまたはデータパッドに各々連結させる。
【０００８】
図２を参照すると、ゲート駆動回路１００ＧはＬＣＤパネルの左側部に沿って位置して、データ駆動回路１００Ｄは前記ＬＣＤパネルの上部及び下部に位置する。前記のような構造をデュアルバンク(dual-bank)構造と呼ぶ。
【０００９】
１６００ x １２００ x ３(ＵＸＧＡ）の解像度を有する従来の液晶表示装置で各々のデータ駆動回路１００Ｄは３８４個のデータ配線を制御できるように３８４個のチャネルを有し、データ配線とゲート配線の数は各々１６００ x ３個及び１２００個になる。したがって、１６００ x ３個のデータ配線をすべて制御するために１４個の駆動回路が必要になる。従来のデュアルバンク構造では、ＬＣＤパネルの上部と下部に各々７個ずつの駆動回路が配列されている。下部に実装された７個のデータ駆動回路は２４００個のデータ配線と連結されている。この中の最外側のデータ駆動回路Ｄ７のみ９６個のデータ配線と連結されており残りのデータ駆動回路Ｄ１−Ｄ６各々は３８４個のデータ配線と連結されている。図２に図示されているように、隣接した二つの駆動回路は一定な間隔“ａ”を有し、７個のデータ駆動回路はＬＣＤパネル２０の中心線“Ｃ”を基準に対称的に配列される。しかし、次に詳細に説明するように、前記データ駆動回路間の間隔がすべて一定であれば配線領域(図４)において抵抗の変移が生じる。
【００１０】
図３は、図２の一部分Ｆ１の拡大図である。各々のデータ配線は表示領域に位置する表示線ｄ−３８４、ｄ−３８５と、配線領域に位置する引き出し線Ｌ−３８４、Ｌ−３８５及びパッド領域に位置する端子配線Ｔ−３８４、Ｔ−３８５を有する。各々の端子配線Ｔ−３８４、Ｔ−３８５は対応するデータ駆動回路と連結されている。図３に図示されているように、データ駆動回路Ｄ１の最終データ配線ｄ−３８４とデータ駆動回路Ｄ２の最初のデータ配線ｄ−３８５とはほとんど同一な配線長さを有する。すなわち、引き出し線Ｌ−３８４の長さと引き出し線Ｌ−３８５の長さとはほとんど同一である。しかし、図２のＦ２部は前記構造と異なる。この点についてＦ２部の拡大図である図４を参照しながら説明する。
【００１１】
図４に示されているように、データ駆動回路Ｄ６に連結された最終引き出し配線Ｌ−２３０４とデータ駆動回路Ｄ７に連結された最初の引き出し配線Ｌ−２３０５は長さに相当な差があり、これは二つの引き出し配線Ｌ−２３０４、Ｌ−２３０５の間には大きな抵抗差が存在することを意味する。このように隣接引き出し配線の抵抗が相異なる場合、液晶駆動信号の変形や混信が生じて画質の不良が誘発される。
【００１２】
図５は、液晶パネルを、各々３個のチャネルのみを有する１４個のデータ配線に簡略化して図示したものである。図から分かるように、中央から遠いほど隣接するデータ駆動回路によって駆動されるデータ配線の引き出し配線間の長さの差が大きくなる。すなわち、図のように隣接したデータ駆動回路間の間隔がすべて同じで駆動回路が画面の中心線を基準に対称的に配置されている場合、第１のデータ駆動回路Ｄ１から最も離れた最終データ配線の引き出し配線の長さが長くなり、これによって第１のデータ駆動回路Ｄ１の最後のデータ配線と、第２のデータ駆動回路Ｄ２の最初のデータ配線の引き出し配線の抵抗差が大きくなる。図５に示した中では、データ駆動回路Ｄ４の最終データ配線ｄ−１２とデータ駆動回路Ｄ５の最初のデータ配線ｄ−１３の間の長さの差が最も大きい。
【００１３】
【発明が解決しようとする課題】
前記のような抵抗差による画質変形を防止するための方法として、米国特許番号5,757,450に提案されているように、データ配線の幅を調整してＲＣ(resistance x capacitance)信号遅延を防ぐ方法がある。しかし、高解像度の液晶装置のように前記データ配線の数が非常に多い場合、ＲＣ信号遅延のためにデータ配線に補償設計を行ったり、それに基づいて製造を行ったりすることは現実には困難である。前記のような問題点は最外側のデータ駆動回路でチャネルがデータラインより多いために生じる。例えば、図５の最外側のデータ駆動回路Ｄ５は２個のデータ配線のみに連結されているが３個のチャネルを有している。前記のような問題点は、データ駆動回路において、あらゆるチャネルがデータ配線と連結されるようにすることで解決できる。例えば、各々４８００個のデータラインを駆動させる３００個のチャネルを有する液晶表示装置を構想することもできる。しかし前記の構想は１６個のデータ駆動回路を必要とするので材料コストの上昇を招くことになる。また、３００個のチャネルを採り入れたデータ駆動回路を設計し、製作することに起因して大きな技術的困難とコスト上昇とを招くことになる。したがって、本発明は、液晶表示装置のデータパッド部のリンク構造及びそれと接触する駆動回路の配置構造において、データパッド部のリンク部の抵抗差による画質の改善を提供する構成であって、設計の便易性と正確性を期することができ、画質の安定した液晶表示装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
前記のような課題を解決するために、本発明では一方向に配列された複数個のゲート配線及びこれと垂直に配列された複数個のデータ配線を有する表示領域と、端子配線を有する配線領域と、前記データ配線と端子配線とを電気的に連結する引き出し線を有するパッド領域を有する液晶パネルを有し、前記ゲート配線に連結された複数個のゲート駆動回路を有し、前記端子配線に連結された複数個のデータ駆動回路を有する液晶表示装置において、前記複数個のデータ駆動回路は複数個の第１データ駆動回路と一つの第２データ駆動回路とを有しており、前記各々の第１データ駆動回路は、Ｎ個の前記引き出し配線を通してＮ個の前記データ配線と電気的に連結されたＮ個のチャネルを有しており、前記第２データ駆動回路は前記Ｎより小さいＭ個の前記引き出し配線を通してＭ個の前記データ配線と電気的に連結されたＮ個のチャネルを有しており、隣接する第１データ駆動回路間に第１間隔が存在して、前記第１データ駆動回路と第２データ駆動回路間に前記第１間隔より小さい第２間隔が存在する液晶表示装置を提供する。
【００１５】
【発明の実施の形態】
以下、本発明の実施例による構成と作用を添付された図面を参照して説明する。
【００１６】
図６は、本発明による液晶表示装置のデータ駆動回路の実装方法を図示した図面であり、図５に図示されたものと同様に、１４個のデータ配線を有する液晶表示装置と３個のチャネルを有するデータ駆動回路の場合を例示したものである。図６は１４個のデータ配線と、各々３個のチャネルを有する５個のデータ駆動回路を図示している。図７は図６の“Ｚ”部の拡大図である。図に示したように、データ配線ｄ−１２ないしｄ−１４は表示領域に位置し、端子配線Ｔ−１２ないしＴ−１４はパッド領域に、引き出し線は配線領域に位置する。端子配線Ｔ−１２ないしＴ−１４はデータ駆動回路と電気的に連結されている。
【００１７】
図６と７に示したように、各々のデータ駆動回路Ｄ１−Ｄ４は駆動回路各々の中心線Ｃを基準に対称的に分布したデータ配線と電気的に連結されている。Ｄ１からＤ４までのあらゆる駆動回路は同一な数Ｎのチャネル及びチャネルに連結されたデータ配線を有する。例えば、図６に示したように、Ｄ１からＤ４までのデータ駆動回路各々は３個のチャネル及び３個のチャネルに各々連結されたデータ配線を有する。一方、最外側のデータ駆動回路Ｄ５は同数のチャネルを有するが、二つのデータ配線ｄ−１３、ｄ−１４のみが連結されている。また、Ｄ１からＤ４までのデータ駆動回路は同一な間隔ｂだけ離隔されているが、Ｄ４とＤ５のデータ駆動回路は前記間隔ｂと異なる間隔ｂ１だけ離隔されている。図示したように、ｂ１はｂより小さい。
【００１８】
Ｄ１からＤ４までのデータ駆動回路に属するデータラインに含まれる引き出し配線は同一な線幅を有して配線領域に配列されている。前記Ｄ１からＤ４までのデータ駆動回路に該当する引き出し配線は同一の線幅を有しているが、画像の品質に影響を与えない。これは各々のデータ駆動回路に属するデータ配線が対応する駆動回路の中心線Ｃを基準に対称的に配列されているためである。すなわち、前記Ｄ１からＤ４までのデータ駆動回路に属するデータ配線は非常に稠密に配列されているために前記データ配線に連結された引き出し配線の長さは位置に関係なくほとんど同一である。したがって、隣接したデータ配線の抵抗差は極めて小さくなるので画質にほとんど影響を与えないからである。
【００１９】
反面、Ｔ−１３及びＴ−１４端子配線を通してＤ５データ駆動回路に連結された各々の引き出し配線Ｌ−１３、Ｌ−１４に関しては抵抗差を補償することができる。例えば、前記引き出し配線Ｌ−１３及びＬ−１４の線幅を調整して配線間抵抗差を補償することが可能である。前記引き出し配線Ｌ−１３及びＬ−１４の線幅はＬ−１２引き出し配線の線幅を基準に調整することが望ましく、これは隣接した引き出し配線Ｌ−１２、Ｌ−１３間の抵抗差を最小化するためである。調整された引き出し配線Ｌ−１３及びＬ−１４の線幅は実質的に同一であることが望ましい。画質を改善するための引き出し配線の設計は困難ではない。
【００２０】
抵抗Ｒと長さＬ、面積Ａ間の関係は下の式で表現された。
Ｒ＝ρＬ／Ａ （１）
【００２１】
ここで、Ｒは導電体の抵抗値であり、ρ、ＬとＡは各々導電体の抵抗率、導電体の長さおよび導電体の断面積を示す。前記関係式１から分かるように、抵抗Ｒは導電体の長さＬに比例するが面積Ａには反比例する。前記関係式１で引き出し配線Ｌ−１３及びＬ−１４の線幅を調整して引き出し配線Ｌ−１２とＬ−１３間の抵抗差を最小化させることができる。
【００２２】
引き出し配線Ｌ−１３が引き出し配線Ｌ−１２より短いために、引き出し配線Ｌ−１３の幅を引き出し配線Ｌ−１２の幅より狭く調整して二つの配線の抵抗を同じにする。これにより、二つの引き出し配線Ｌ−１２、Ｌ−１３のＲＣ信号遅延時間がほとんど同じになるので画像特性が改善される。
【００２３】
一例として、ＵＸＧＡ及びＸＧＡなどの解像度を有する液晶表示装置で、チャネルの数とチャネルに連結されたデータ配線の数とが同一なデータ駆動回路に属する引き出し配線の幅は約２０μｍないし２５μｍであり約２０μｍが望ましく、チャネルの数が連結されたデータ配線の数より多くのデータ駆動回路に属する引き出し配線の幅は約１４μｍないし１９μｍであり約１７μｍが望ましい。
【００２４】
図６と７の実施例では１４個のデータ配線と各駆動回路当たり３個のチャネルが図示された。しかし、前記図示された実施例は説明の便宜のためであり、本発明はＵＸＧＡ及びＸＧＡを含む多様な解像度の液晶表示装置に適用することができる。ＵＸＧＡの解像度を有する液晶表示装置が３８４個のチャネルを有する駆動回路を用いる場合を例に挙げると、１から２３０４番目までのデータ配線が連結された６個のデータ駆動回路は各々同一な間隔で離隔されている。反面、最外側のデータ駆動回路及びこれに隣接したデータ駆動回路間の間隔は前記同一な間隔より小さくする。また、最外側のデータ駆動回路と連結された最初データ配線に属する引き出し配線の線幅は隣接したデータ駆動回路の最終データ配線に属する引き出し配線の線幅より狭くして二つの引き出し配線間の抵抗差を無くす。すなわち、最外廓データ駆動回路に連結された２３０５から２４００番目までのデータ配線の線幅は前記のように調整される。
【００２５】
従来のＵＸＧＡ液晶表示装置ではあらゆるデータ駆動回路を同一間隔で配置したために各データ駆動回路境界部分に位置するあらゆる引き出し配線の線幅を調整して隣接データ配線間の抵抗差を補償した。これに反して、本発明では最外廓データ駆動回路、すなわちチャネルの数が連結されたデータ配線の数より多くのデータ駆動回路に連結された引き出し配線の線幅のみを補償して設計している。したがってデータ配線の精密な設計が容易になり、結果的に画像の安定性も向上した。
【００２６】
前記したデータ駆動回路の配置方法は、液晶表示装置のみならず、薄膜トランジスタをスイッチング素子として用いるＸ線感知器などのアレー基板(array substrate)にも適用できる。
【００２７】
【発明の効果】
上述したように本発明による液晶表示装置におけるデータ駆動回路の実装はデータ配線の数と駆動回路のチャネルの数とが定数倍になる領域では駆動回路を等間隔で配置して、定数倍にならない最後駆動回路は非等間隔で配置し、最後の駆動回路の最初のチャネルと接触するデータ配線のリンク部を補償設計することによって、設計の便易性と正確性を期することができ、これによって安定した画質の液晶表示装置を提供できる長所がある。
【図面の簡単な説明】
【図１】 ＴＡＢ方式として駆動回路が実装された液晶パネルを図示した図面である。
【図２】 駆動回路が実装された一般的な液晶表示装置の平面を図示した図面である。
【図３】 図２のＦ１部分を拡大した図面である。
【図４】 図２のＦ２部分を拡大した図面である。
【図５】 従来の液晶表示装置に駆動回路を実装する方法を説明する図面である。
【図６】 本発明による駆動回路が実装された液晶表示装置の平面を図示した図面である。
【図７】 図６のＺ部分を拡大した図面である。
【符号の説明】
ａ 駆動回路配置間隔
ｄ データ配線
Ｄ データ駆動回路
Ｌ リンク部の長さ

Claims (15)

1. 一方向に配列された複数個のゲート配線及びこれと垂直に配列された複数個のデータ配線を有する表示領域と、端子配線を有するパッド領域と、前記データ配線と端子配線とを電気的に連結する引き出し配線を有する配線領域とを有する液晶パネルと、
   前記ゲート配線に連結された複数個のゲート駆動回路と、
   前記端子配線に連結された複数個のデータ駆動回路とを有する液晶表示装置において、
   前記複数個のデータ駆動回路は、複数個の第１データ駆動回路と一つの第２データ駆動回路とを有しており、前記各々の第１データ駆動回路は、Ｎ個の前記引き出し配線を通してＮ個の前記データ配線と電気的に連結されたＮ個のチャネルを有しており、
   前記第２データ駆動回路は、前記Ｎより小さいＭ個の前記引き出し配線を通してＭ個の前記データ配線と電気的に連結されたＮ個のチャネルを有しており、
   それぞれの前記第１データ駆動回路に連結される複数の前記引き出し配線が対称的に配列されるとともに、隣接する前記第１データ駆動回路間に等しく第１間隔が存在するように、複数個の前記第１データ駆動回路が配置され、前記第１データ駆動回路と前記第２データ駆動回路間に前記第１間隔より小さい第２間隔が存在する液晶表示装置。
2. 前記第１データ駆動回路に連結された前記引き出し配線の幅は、同一幅であることを特徴とする請求項１に記載の液晶表示装置。
3. 前記Ｍ個の引き出し配線は、前記第１データ駆動回路に連結された前記引き出し配線より線幅が狭いことを特徴とする請求項１に記載の液晶表示装置。
4. 前記第１データ駆動回路に連結された各々の前記引き出し配線の線幅は、約２０μｍから２５μｍであることを特徴とする請求項１に記載の液晶表示装置。
5. 前記Ｍ個の引き出し配線各々の線幅は約１４μｍから１９μｍであることを特徴とする請求項１に記載の液晶表示装置。
6. 複数個のデータ配線を有する表示領域と、複数個のパッド及び前記複数個のパッドと一対一に対応して電気的に連結された複数個の端子配線を有するパッド領域と、前記端子配線とデータ配線とを電気的に連結する複数個の引き出し配線を有する配線領域と、複数個のパッド上に装着されて、等しく第１間隔だけ各々離隔された複数個の第１データ駆動部と、複数個のパッド上に装着されて、隣接した前記第１データ駆動部から第２間隔だけ離隔された第２データ駆動部とを有する画像表示装置において、
   前記各々の第１データ駆動部は、Ｎ個の端子配線及びＮ個の引き出し配線を通してＮ個のデータ配線に電気的に連結されたＮ個のチャネルを有し、前記第２データ駆動部は、Ｍ個の端子配線及びＭ個の引き出し配線を通してＭ個のデータ配線に電気的に連結されたＮ個のチャネルを有し、
   それぞれの前記第１データ駆動回路に連結される複数の引き出し配線が対称的に配列されるように、複数個の前記第１駆動回路が配置され、
   前記ＭはＮより小さくて、前記第２間隔が前記第１間隔より小さい画像表示装置。
7. 前記Ｎ個の引き出し配線の幅は、同一であることを特徴とする請求項６に記載の画像表示装置。
8. 前記Ｍ個の引き出し配線は、前記Ｎ個の引き出し配線より線幅が狭いことを特徴とする請求項７に記載の画像表示装置。
9. 前記Ｎ個の引き出し配線の線幅は、約２０μｍから２５μｍであることを特徴とする請 求項７に記載の画像表示装置。
10. 前記Ｍ個の引き出し配線の線幅は、約１４μｍから１９μｍであることを特徴とする請求項８に記載の画像表示装置。
11. 前記画像表示装置は、液晶表示装置であることを特徴とする請求項６に記載の画像表示装置。
12. 前記データ配線は、薄膜トランジスタに連結されたことを特徴とする請求項６に記載の画像表示装置。
13. 前記表示領域は、複数個のゲート配線をさらに有することを特徴とする請求項６に記載の画像表示装置。
14. 前記画像表示装置は、Ｘ線表示装置であることを特徴とする請求項６に記載の画像表示装置。
15. 前記データ配線は、薄膜トランジスタに連結されたことを特徴とする請求項１４に記載の画像表示装置。

Images