JP3998916B2

JP3998916B2 - Ferroelectric film, ferroelectric film manufacturing method, ferroelectric capacitor, ferroelectric capacitor manufacturing method, ferroelectric memory device, and ferroelectric memory device manufacturing method

Info

Publication number: JP3998916B2
Application number: JP2001101612A
Authority: JP
Inventors: 達也下田; 尚男西川; 昌宏古沢; 栄治名取; 洋興三谷; 貴志大久保
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2007-10-31
Anticipated expiration: 2021-03-30
Also published as: JP2002299581A

Description

【０００１】
【発明の属する技術分野】
本発明は、強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリ装置および強誘電体メモリ装置の製造方法に関する。
【０００２】
【背景技術】
現在、ＩＣメモリとして強誘電体メモリ装置が提案されている。強誘電体メモリ装置は、強誘電体膜を有し、この強誘電体膜を１対の電極で挟んで構成されており、自発分極によりデータを保持するものである。この強誘電体膜は、一般に、ＰＺＴに代表されるペロブスカイト結晶構造を有する無機系の酸化物強誘電体物質からなる。
【０００３】
しかし、酸化物強誘電体の形成には、通常、高温における酸素雰囲気下での熱処理が必要となる。このため、以下のような問題が発生する。１）電極材料として、プラチナやイリジウムなどの貴金属を用いなければならないため、材料コストが増大する。２）アルミニウムやタングステンなどを配線材料とするＬＳＩプロセスとの適合性が悪い。
【０００４】
また、酸化物強誘電体物質は、微細加工する際のドライエッチングで一般的に用いられるエッチングガスとの反応性が乏しい。このため、酸化物強誘電体は、微細な加工が困難である。
【０００５】
そこで、現在、強誘電体物質として、ポリフッ化ビニリデン系の有機強誘電体材料が提案されている。しかし、ポリフッ化ビニリデン系の有機強誘電体材料は、駆動電圧が高く、応答速度が遅いという問題を有する。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、酸化物強誘電体材料やポリフッ化ビニリデン系の有機強誘電体材料でないものからなる、新規の強誘電体膜の製造方法を提供することにある。
【０００７】
本発明の他の目的は、上記本発明に係る強誘電体膜を有する強誘電体キャパシタの製造方法を提供することにある。
【０００８】
本発明の他の目的は、上記本発明に係る強誘電体キャパシタを有する強誘電体メモリ装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
（強誘電体膜の製造方法）
本発明の強誘電体膜の製造方法は、
アクセプターを含む膜と、ドナーを含む膜とを有する強誘電体膜の製造方法であって、
前記アクセプターを含む膜および前記ドナーを含む膜の少なくとも一方の材料が優先的に堆積される表面物性を有する第１の領域と、前記第１の領域に比較して該材料が堆積され難い表面物性を有する第２の領域とを形成する工程（ａ）、および
前記材料を付与し、前記第１の領域に、前記アクセプターを含む膜および前記ドナーを含む膜の少なくとも一方を選択的に形成する工程（ｂ）、を含む。
【００１０】
ここで、「ドナー」とは、アクセプターに電子を与えやすい物質をいう。つまり、「アクセプター」とは、ドナーから電子を受け取りやすい物質をいう。
【００１１】
本発明においては、第１の領域と第２の領域とを形成する工程を含む。この第１の領域は、アクセプターを含む膜および前記ドナーを含む膜の少なくとも一方の材料が、第２の領域に比較して、優先的に堆積される表面物性を有する。その結果、第１の領域に、その材料を選択的に形成することができる。したがって、アクセプターを含む膜および前記ドナーを含む膜の少なくとも一方を、エッチングする必要がないため、工程数の低減を図ることができる。また、アクセプターを含む膜および前記ドナーを含む膜の少なくとも一方を全面に形成する必要がないため、材料の消費を抑えることができ、材料の利用効率を高めることができる。
【００１２】
なお、アクセプターを含む膜と、ドナーを含む膜とを有する膜が強誘電性を示す理由は、後に詳述する。
【００１３】
前記第１の領域および前記第２の領域は、下地の表面の物性を制御することにより形成されることができる。また、前記第１の領域および前記第２の領域の一方は、表面修飾層が形成されて構成されることができる。
【００１４】
表面修飾層は、たとえば少なくとも次のいずれかの態様をとることができる。
【００１５】
（１）前記表面修飾層の厚さは、１〜１０ｎｍである態様。
【００１６】
（２）前記表面修飾層は、化学吸着により、該表面修飾層の構成物質を自己集積的に堆積して形成される態様。
【００１７】
（３）前記表面修飾層の材料は、シラン化合物、チオール化合物およびジスルフィド化合物から選択される少なくとも１種である態様。
【００１８】
前記アクセプターを含む膜および前記ドナーを含む膜の少なくとも一方の材料は、インクジェットにより、前記第１の領域に供給されることができる。または、前記アクセプターを含む膜および前記ドナーを含む膜の少なくとも一方の材料は、ミスト化されて、前記第１の領域に供給されることができる。
【００１９】
前記ドナーから前記アクセプターに電子が移動するとともに、正の電荷が、前記ドナーを含む膜から前記アクセプターを含む膜へ移動する強誘電体膜であると、系の安定化を図ることができる。
【００２０】
前記ドナーは、フルバレン骨格を有するドナー、メタロセン骨格を有するドナーおよびドナー性金属錯体の群から選択される少なくとも１種であることができる。
【００２１】
前記アクセプターは、キノン骨格を有するアクセプター、フラーレン系化合物およびアクセプター性金属錯体の群から選択される少なくとも１種であることができる。
【００２２】
前記強誘電体膜は、前記アクセプターを含む膜と、前記ドナーを含む膜とが積層されて構成されていてもよい。
【００２３】
前記強誘電体膜は、前記アクセプターを含む膜と前記ドナーを含む膜との対が、複数有していてもよい。
【００２４】
（強誘電体膜の製造方法）
本発明の強誘電体膜は、請求項１〜１３のいずれかに記載の強誘電体膜の製造方法により製造されている。
【００２５】
本発明の強誘電体膜は、前記強誘電体膜の形成領域以外の下地の領域において、表面修飾層が形成されていることができる。または、前記強誘電体膜と下地との間において、表面修飾層が形成されていることができる。
【００２６】
（強誘電体キャパシタの製造方法）
本発明の強誘電体キャパシタの製造方法は、請求項１〜１３のいずれかに記載の強誘電体膜の製造方法を含む。
【００２７】
（強誘電体キャパシタ）
本発明の第１の強誘電体キャパシタは、請求項１７に記載の強誘電体キャパシタの製造方法により製造されている。
【００２８】
本発明の第２の強誘電体キャパシタは、請求項１４〜１６のいずれかに記載の強誘電体膜と、第１電極と、第２電極とを含み、前記強誘電体膜は、少なくとも、前記第１電極と前記第２電極との間において、設けられていることができる。
【００２９】
（強誘電体メモリ装置の製造方法）
本発明の強誘電体メモリ装置の製造方法は、請求項１７に記載の強誘電体キャパシタの製造方法を含む。
【００３０】
（強誘電体メモリ装置）
本発明の第１の強誘電体メモリ装置は、請求項２０に記載の強誘電体メモリ装置の製造方法により製造されている。
【００３１】
本発明の第２の強誘電体メモリ装置は、請求項１８または１９に記載の強誘電体キャパシタを含んでいる。
【００３２】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００３３】
［製造プロセス］
以下、実施の形態に係る強誘電体キャパシタの製造方法について説明する。図１は、実施の形態に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。
【００３４】
まず、図１（ａ）に示すように、基体１００の上に、第１電極２０を形成する。第１電極２０の形成方法は、特に限定されず、例えば気相法、液相法などを用いることができる。気相法としては、スパッタリング、真空蒸着、ＭＯＣＶＤなどを用いることができる。また、液相法としては、電解メッキ、無電解メッキなどを適用できる。第１の電極の材質は、特に限定されず、たとえばＡｌ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｃｕ、Ｉｒ，ＩｒＯｘ，Ｐｔ，Ｒｕ，ＲｕＯｘ，ＳｒＲｕＯｘ，ＬａＳｒＣｏＯｘ、ＩＴＯ（インジウム−スズ酸化物）である。第１電極２０の厚さは、たとえば１０〜４００ｎｍである。
【００３５】
次に、リソグラフィ技術を利用して、第１電極２０を選択的にエッチングし、第１電極２０をパターニングする。
【００３６】
次に、図１（ｂ）に示すように、ドナーを含む膜３２およびアクセプターを含む膜３４の材料が優先的に堆積され易い第１の領域５０と、第１の領域５０に比べてその材料が堆積され難い第２の領域５２とを形成する。具体的には、下地の表面の物性を制御することにより、第１の領域５０と、第２の領域５２とを形成することができる。つまり、第１の領域５０は、その材料が堆積され易い表面物性を有し、第２の領域５２はその材料が堆積され難い表面物性を有する。これにより、第１の領域５０と第２の領域５２との表面物性の差を利用して、選択的にドナーを含む膜３２およびアクセプターを含む膜３４が選択的に形成される。制御され得る下地の表面の物性としては、たとえば、表面自由エネルギー、静電エネルギー、磁気エネルギー、水素結合エネルギーを挙げることができる。
【００３７】
以下、図１（ａ）および図１（ｂ）を参照しながら、第１の領域５０および第２の領域５２の形成方法を説明する。
【００３８】
図１（ａ）に示すように、基体１００および第１電極２０の上に、表面修飾層４０を形成する。表面修飾層４０は、表面修飾層４０が形成された下地の上において、ドナーを含む膜３２およびアクセプターを含む膜３４の材料が堆積され難い性質を有する。また、表面修飾層４０は、さらに、第２電極２２を形成するための材料が堆積され難いような表面特性を有することが好ましい。表面修飾層４０の厚さは、たとえば０．５〜１００ｎｍであり、好ましくは１〜１０ｎｍである。
【００３９】
表面修飾層４０は、ＣＶＤ等の気相成長法により形成してもよいし、スピンコート法やディップ法などの液相を用いた方法によって形成してもい。液相を用いた方法により表面修飾層４０を形成する場合には、液体又は溶媒に溶かした物質を使用することができる。表面修飾層４０の材料は、シラン化合物、チオール化合物およびジスルフィド化合物のうちから選択される少なくとも１種であることができる。
【００４０】
シラン化合物の具体例としては、シランカップリング剤（有機ケイ素化合物）を挙げることができる。シランカップリング剤とは、Ｒ² _nＳｉＸ_4-n（ｎは自然数、Ｒ²はＨ、アルキル基等の置換可能な炭化水素基）で表される化合物であり、Ｘは−ＯＲ³、−ＣＯＯＨ、−ＯＯＣＲ³、−ＮＨ_3-nＲ³ｎ、−ＯＣＮ、ハロゲン等である（Ｒ³はアルキル基等の置換可能な炭化水素基）。
【００４１】
チオール化合物とは、メルカプト基（−ＳＨ）を持つ有機化合物（Ｒ¹−ＳＨ；Ｒ¹はアルキル基等の置換可能な炭化水素基）の総称をいう。表面修飾層４０を液相で形成する場合には、その溶液は、このようなチオール化合物を、例えば、ジクロロメタン、トリクロロメタン等の有機溶剤に溶かして０．１〜１０ｍＭ程度の溶液であることができる。
【００４２】
上記のシランカップリング剤およびチオール化合物の中で、特にＲ¹やＲ³がＣ_nＦ_2n+1Ｃ_mＨ_2m（ｎ、ｍは自然数）であるようなフッ素原子を有する化合物は表面自由エネルギーが低くなり、アクセプターを含む膜３２およびドナーを含む膜３４の材料との親和性が小さくなるため、好適に用いられる。
【００４３】
また、表面修飾層４０を、自己組織化膜（自己集積化膜）により構成させてもよい。ここで、自己組織化膜とは、下地の構成物質と化学結合ができる、自己組織化膜の原料物質を供給することにより、自己集積的に堆積して得られる膜である。たとえば、原料物質を溶液状態にし、基体１００を浸漬することにより自己組織化膜を形成することができる。または、自己組織化膜の原料物質が気化しやすい場合には、この原料物質と基体１００をチャンバ内に放置することで、自己組織化膜を形成することができる。
【００４４】
次に、図１（ｂ）に示すように、表面修飾層４０をパターニングする。こうして、表面修飾層４０が除去された領域において第１の領域５０が形成され、表面修飾層４０が形成されている領域において第２の領域５２が形成される。
【００４５】
表面修飾層４０のパターニングは、たとえば次のようにして行うことができる。たとえば、光（たとえば４００ｎｍ以下の波長の光）を当てることで、表面修飾層４０を構成する分子が分解反応を起こして除去される場合には、図２に示すように、所定領域のみ光を照射して、その部分の表面修飾層４０を除去してもよい。このような光によるパターニングは、リソグラフィで行われるマスク露光を適用することができる。あるいは、マスクを使用せずに、レーザ、電子線、または、イオンビームなどによって直接的に表面修飾層４０をパターニングすることができる。
【００４６】
次に、図１（ｃ）に示すように、第１電極２０の上に、ドナーを含む膜３２を形成する。つまり、ドナーを含む膜３２の材料を供給することにより、第１の領域５０に選択的にドナーを含む膜３２を形成する。ここで、ドナーを含む膜３２が第１の領域５０に選択的に形成されるのは、第２の領域５２には表面修飾層４０が形成されているため、ドナーを含む膜３２の材料が、第２の領域５２に比べて第１の領域５０に優先的に堆積されるからである。ドナーを含む膜３２の材料の供給方法としては、たとえばインクジェット法で選択的に供与する方法、または、その材料の溶液を超音波などによりミスト化して第１の領域５０に選択的に供給するミストデポジション法を採用することもできる。ドナーを含む膜３２の厚さは、たとえば１０〜１０００ｎｍ、好ましくは５０〜２００ｎｍである。
【００４７】
ここで、ドナーとしては、フルバレン骨格を有するドナー、メタロセン骨格を有するドナー、ドナー性金属錯体を挙げることができる。
【００４８】
フルバレン骨格を有するドナーとしては、たとえば、下記一般式（１）で表される化合物を挙げることができる。
【００４９】
【化１】

【００５０】
式中、Ｒ₁、Ｒ₂、Ｒ₃およびＲ₄は、Ｈ、アルキル基、−ＳＨまたは−ＳＲｍを表し、Ｘは、ＳまたはＳｅを表す。ここで、Ｒｍは、アルキル基を表す。
【００５１】
フルバレン骨格を有するドナーの具体例としては、１）Ｒ₁、Ｒ₂、Ｒ₃およびＲ₄がＨであり、ＸがＳである、テトラチアフルバレン（ＴＴＦ）、２）Ｒ₁、Ｒ₂、Ｒ₃およびＲ₄がＣＨ₃であり、ＸがＳｅである、テトラメチルテトラセレナフルバレン（ＴＭＴＳＦ）、３）下記式（２）で表される化合物のビスエチレンジチオテトラフルバレン（ＢＥＤＴ−ＴＴＦ）を挙げることができる。
【００５２】
【化２】

【００５３】
メタロセン骨格を有するドナーとしては、たとえば、下記一般式（３）で表される化合物を挙げることができる。
【００５４】
【化３】

【００５５】
式（３）中、Ｒは、たとえばＨまたはＣＨ₃を表し、ＭはたとえばＦｅ、Ｃｏ、Ｎｉ、Ｍｎ、Ｃｒ、ＲｕまたはＳｍを表す。なお、各Ｒは、相互に同じであっても、異なっていてもよい。
【００５６】
ドナー性金属錯体としては、たとえば、下記一般式（４）で表される化合物を挙げることができる。
【００５７】
【化４】

【００５８】
式中、Ｍは、たとえばＦｅ、Ｃｏ、Ｎｉ、Ｍｎ、Ｃｒ、ＲｕまたはＳｍを表す。
【００５９】
一般式（４）において、錯体の配位子は、Ｒ₁、Ｒ₂およびＲ₄の配位位置を占める３座配位子と、Ｒ₃、Ｒ₅およびＲ₆の配位位置を占める３座配位子とであることができる。Ｒ₁、Ｒ₂およびＲ₄の配位位置を占める３座配位子およびＲ₃、Ｒ₅およびＲ₆の配位位置を占める３座配位子は、たとえば下記式（５）で表される化合物を挙げることができる。
【００６０】
【化５】

【００６１】
または、一般式（４）において、錯体の配位子は、Ｒ₁、Ｒ₄およびＲ₅の配位位置を占める３座配位子と、Ｒ₂、Ｒ₃およびＲ₆の配位位置を占める３座配位子とであることができる。Ｒ₁、Ｒ₄およびＲ₅の配位位置を占める３座配位子およびＲ₂、Ｒ₃およびＲ₆の配位位置を占める３座配位子は、たとえば下記式（６）で表される化合物を挙げることができる。
【００６２】
【化６】

【００６３】
次に、ドナーを含む膜３２の上に、アクセプターを含む膜３４を選択的に形成し、ドナーを含む膜３２とアクセプターを含む膜３４とを有する強誘電体膜３０を形成する。具体的には、アクセプターを含む膜３４の材料を供給することにより、第１の領域５０に選択的にアクセプターを含む膜３４が形成される。ここで、アクセプターを含む膜３４が第１の領域５０に選択的に形成されるのは、第２の領域５２には表面修飾層４０が形成されているため、アクセプターを含む膜３４の材料が、第２の領域５２に比べて第１の領域５０に優先的に堆積されるからである。アクセプターを含む膜３２の材料の供給方法としては、たとえばインクジェット法で選択的に供与する方法、または、その材料の溶液を超音波などによりミスト化して第１の領域に選択的に供給するミストデポジション法を採用することもできる。アクセプターを含む膜の厚さは、たとえば１０〜１０００ｎｍ、好ましくは５０〜２００ｎｍである。
【００６４】
ここで、アクセプターとしては、たとえば、キノン骨格を有するアクセプター、フラーレン系化合物、アクセプター性金属錯体を挙げることができる。
【００６５】
キノン骨格を有するアクセプターとしては、たとえば、下記一般式（７）により表される化合物を挙げることができる。
【００６６】
【化７】

【００６７】
一般式（７）において、ＲはたとえばＨ、Ｆ、ＣｌまたはＢｒを表し、ＸはたとえばＯ、Ｎ（ＣＮ）またはＣ（ＣＮ）₂を表す。
【００６８】
キノン骨格を有するアクセプターとしては、より具体的には、１）ＲがＨであり、ＸがＣ（ＣＮ）₂である、テトラシアノキノンジメタン（ＴＣＮＱ）、２）ＲがＣｌであり、ＸがＯである、クロラニルを挙げることができる。
【００６９】
フラーレン系化合物としては、たとえば、Ｃ₆₀、Ｃ₇₀、Ｃ₈₂、Ｃ₉₀、カーボンナノチューブを挙げることができる。
【００７０】
アクセプター性金属錯体としては、たとえば、下記一般式（８）により表される化合物を挙げることができる。
【００７１】
【化８】

【００７２】
式中、Ｍは、たとえばＦｅ、Ｃｏ、Ｎｉ、Ｍｎ、Ｃｒ、ＲｕまたはＳｍを表す。
【００７３】
一般式（８）において、錯体の配位子は、Ｒ₁、Ｒ₂およびＲ₄の配位位置を占める３座配位子と、Ｒ₃、Ｒ₅およびＲ₆の配位位置を占める３座配位子とであることができる。Ｒ₁、Ｒ₂およびＲ₄の配位位置を占める３座配位子およびＲ₃、Ｒ₅およびＲ₆の配位位置を占める３座配位子は、たとえば下記式（９）で表される化合物を挙げることができる。
【００７４】
【化９】

【００７５】
または、一般式（８）において、錯体の配位子は、Ｒ₁、Ｒ₄およびＲ₅の配位位置を占める３座配位子と、Ｒ₂、Ｒ₃およびＲ₆の配位位置を占める３座配位子とであることができる。Ｒ₁、Ｒ₄およびＲ₅の配位位置を占める３座配位子およびＲ₂、Ｒ₃およびＲ₆の配位位置を占める３座配位子は、たとえば下記式（１０）で表される化合物を挙げることができる。
【００７６】
【化１０】

【００７７】
次に、強誘電体膜３０の上に、第２電極２２を形成する。第２電極２２の材料は、第１電極２０と同一の材料を適用でき、好ましくは表面修飾層４０の上に堆積され難い材料である。電極の材料が上部電極の上に堆積され難い材料であることにより、第２電極をエッチングすることなく、選択的に強誘電体膜３０の上に、第２電極２２を形成することができる。この場合、第２電極２２は、たとえば、気相法により形成されることができる。また、第２電極２２の形成方法としては、第２電極２２の材料の溶液を液相の状態で強誘電体膜３０の上に、インクジェット法で選択的に供与する方法、または、その材料の溶液を超音波などによりミスト化して第１の領域に選択的に供給するミストデポジション法を採用することもできる。
【００７８】
次に、必要に応じて、表面修飾層４０を除去する。表面修飾層４０の除去方法は、たとえば、表面修飾層４０のパターニング工程で説明した方法で行うことができる。
【００７９】
以上のようにして、強誘電体キャパシタＣ１００を形成することができる。
【００８０】
以下、実施の形態の作用効果を説明する。
【００８１】
本実施の形態においては、第１の領域５０と第２の領域５２とを形成し、第１の領域５０において、ドナーを含む膜３２およびアクセプターを含む膜３４を、選択的に形成している。したがって、ドナーを含む膜３２およびアクセプターを含む膜３４をパターニングするための、エッチング工程が不要であり、プロセス数の低減を図ることができる。
【００８２】
また、本実施の形態においては、ドナーを含む膜３２およびアクセプターを含む膜３４を全面に形成する必要がない。このため、材料の消費を抑えることができ、材料の利用効率を高めることができる。
【００８３】
［変形例］
上記実施の形態は、次の変形が可能である。
【００８４】
（１）上記実施の形態においては、第１電極２０を形成した後に、第１の領域５０および第２の領域５２を形成した。しかし、これに限定されず、図３（ａ）に示すように、第１の領域５０および第２の領域５２を形成し、その後に、図３（ｂ）に示すように、第１の領域５０に選択的に第１電極２０を形成してもよい。第１電極２０は、上記の実施の形態における第２電極と同様の方法により形成することができる。
【００８５】
（２）上記実施の形態においては、ドナーを含む膜３２の上に、アクセプターを含む膜３４を形成した。しかし、これに限定されず、アクセプターを含む膜の上に、ドナーを含む膜を形成してもよい。
【００８６】
（３）上記実施の形態の製造プロセスは、図４に示すように、ドナーを含む膜３２とアクセプタを含む膜３４とが、交互に積層されて構成された強誘電体膜３０を有する強誘電体キャパシタの製造においても適用できる。
【００８７】
（４）図５に示すように、第１の領域５０において表面修飾層４２を形成してもよい。この場合、表面修飾層４２は、基体１００の表面に比べて、ドナーを含む膜３２およびアクセプターを含む膜３４の材料に対して親和性を有する材質からなる。したがって、この材質からなる表面修飾層４２を形成することによって、ドナーを含む膜３２およびアクセプターを含む膜３４を選択的に、表面修飾層４２の上に形成することができる。
【００８８】
（５）上記の実施の形態においては、ドナーを含む膜とアクセプターを含む膜とを選択的に形成した。しかし、これに限定されず、ドナーを含む膜およびアクセプターを含む膜のいずれか一方のみを、選択的に形成してもよい。
【００８９】
［強誘電体キャパシタ］
本発明の強誘電体キャパシタの製造方法により得られた強誘電体キャパシタは、たとえば次の構成を有する。以下、図１（ｄ）に示す強誘電体キャパシタを例にとり、強誘電体キャパシタを説明する。
【００９０】
強誘電体キャパシタＣ１００は、基体１００の上に形成されている。強誘電体キャパシタＣ１００は、下部電極（第１電極）２０、強誘電体膜３０および上部電極（第２電極）２２が順次積層されて、構成されている。強誘電体膜３０は、ドナーを含む膜３２と、アクセプターを含む膜３４とが順次積層されて構成されている。図１（ｄ）に示された例では、ドナーを含む膜３２の上に、アクセプターを含む膜３４が形成されているが、これに限定されず、アクセプターを含む膜の上に、ドナーを含む膜を形成してもよい。
【００９１】
上記の強誘電体膜３０によれば、次の作用効果が奏される。
【００９２】
（１）この強誘電体膜３０は、酸化物強誘電体物質から構成されていない。したがって、強誘電体膜３０の微細加工が容易である。
【００９３】
（２）強誘電体膜が酸化物強誘電体物質からなる場合には、電極の材料が制限され、しかも適用できる電極の材料が高価であった。しかし、この強誘電体膜によれば、安価で微細加工し易い電極・配線材料（たとえばアルミニウム）を、第１および第２電極２０，２２の材料として適用することができる。
【００９４】
（３）この強誘電体キャパシタによれば、強誘電体膜がポリフッ化ビニリデンからなる場合に比べて、低電圧駆動が可能である。
【００９５】
［強誘電性を示す原理］
以下に、ドナーを含む膜３２と、アクセプターを含む膜３４との積層膜が、強誘電性を示す理由を説明する。
【００９６】
図６（Ａ）に示すように、第１電極２０と第２電極２２との間において電圧を印加することにより、ドナーを含む膜３２とアクセプターを含む膜３４との界面において、ドナーからアクセプターに電子が移動し、分極する。その結果、ドナーを含む膜３２とアクセプターを含む膜３４との積層膜は、強誘電性を示すこととなる。なお、この積層膜が強誘電性を示すことは、後述する実験例からも明らかである。
【００９７】
また、図６（Ｂ）に示すように、ドナーを含む膜３２とアクセプターを含む膜３４との界面において、ドナーからアクセプターに電子が移動する際に、同時に、正に帯電した物質（たとえばプロトン）を移動させることが好ましい。この場合、アクセプターを含む膜３４において電荷が中和され、電子が移動して分極した結果生じた負電荷同士のクーロン反発を抑えることができ、分極を確実にすることができる。すなわち、分極前の初期状態に戻るのを確実に抑えることができる。その結果、確実に、ドナーを含む膜とアクセプターを含む膜との積層膜は、強誘電性を示すこととなる。
【００９８】
［強誘電体キャパシタの適用例］
以下、本発明に係る強誘電体キャパシタの製造方法は、次の強誘電体キャパシタの製造に適用することができる。
【００９９】
（第１の強誘電体メモリ装置）
図７は、第１の強誘電体メモリ装置１０００を模式的に示す断面図である。この強誘電体メモリ装置１０００は、強誘電体メモリ装置の制御を行うトランジスタ形成領域を有する。このトランジスタ形成領域が上記の実施の形態で述べた基体１００に相当する。
【０１００】
基体１００は、半導体基板１０にトランジスタ１２を有する。トランジスタ１２は、公知の構成を適用でき、薄膜トランジスタ（ＴＦＴ）、あるいはＭＯＳＦＥＴを用いることができる。図示の例ではＭＯＳＦＥＴを用いており、トランジスタ１２は、ドレインおよびソース１４、１６と、ゲート電極１８とを有する。ドレインおよびソースの一方１４には電極１５が形成され、ドレインおよびソースの他方１６にはプラグ電極２６が形成されている。プラグ電極２６は、必要に応じてバリア層を介して強誘電体キャパシタＣ１００の第１電極２０に接続されている。そして、各メモリセルは、ＬＯＣＯＳあるいはトレンチアイソレーションなどの素子分離領域１７によって分離されている。トランジスタ１２などが形成された半導体基板１０上には、酸化シリコンなどの絶縁物からなる層間絶縁膜１９が形成されている。
【０１０１】
以上の構成において、強誘電体キャパシタＣ１００より下の構造体が基体１００であるトランジスタ形成領域を構成している。このトランジスタ形成領域は、具体的には、半導体基板１０に形成されたトランジスタ１２、電極１５，２６、層間絶縁層１９などを有する構造体からなる。このような基体１００上に、第１電極２０、強誘電体膜３０および第２電極２２が積層された強誘電体キャパシタＣ１００が形成されている。強誘電体膜３０は、図７の例では、ドナーを含む膜３２およびアクセプターを含む膜３４が順次積層されて構成されている。そして、図７の例では、表面修飾層１４０が、第１電極２０と強誘電体膜３０との間において、形成されている。なお、表面修飾層１４０は、強誘電体膜３０の形成領域以外の領域に形成された態様であってもよい。
【０１０２】
この強誘電体メモリ装置１０００は、ＤＲＡＭセルと同様に、蓄積容量に情報としての電荷をため込む構造を有する。すなわち、メモリセルは、図８および図９に示すように、トランジスタと強誘電体キャパシタにより構成される。
【０１０３】
図８は、メモリセルが１つのトランジスタ１２と１つの強誘電体キャパシタＣ１００とを有する、いわゆる１Ｔ１Ｃセル方式を示す。このメモリセルは、ワード線ＷＬとビット線ＢＬとの交点に位置し、強誘電体キャパシタＣ１００の一端は、ビット線ＢＬとの接続をオン・オフするトランジスタ１２を介してビット線に接続される。また、強誘電体キャパシタＣ１００の他端は、プレート線ＰＬと接続されている。そして、トランジスタ１２のゲートはワード線ＷＬに接続されている。ビット線ＢＬは、信号電荷を増幅するセンスアンプ２００に接続されている。
【０１０４】
以下に、１Ｔ１Ｃセルにおける動作の例を簡単に説明する。
【０１０５】
読み出し動作においては、ビット線ＢＬを０Ｖに固定した後、ワード線ＷＬに電圧を印加し、トランジスタ１２をオンする。その後、プレート線ＰＬを０Ｖから電源電圧Ｖ_CC程度まで印加することにより、強誘電体キャパシタＣ１００に記憶した情報に対応した分極電荷量がビット線ＢＬに伝達される。この分極電荷量によって生じた微少電位変化を差動式センスアンプ２００で増幅することにより、記憶情報をＶ_CCまたは０Ｖの２つの情報として読み出すことができる。
【０１０６】
書き込み動作においては、ワード線ＷＬに電圧を印加し、トランジスタ１２をオン状態にした後、ビット線ＢＬ−プレート線ＰＬ間に電圧を印加し、強誘電体キャパシタＣ１００の分極状態を変更し決定する。
【０１０７】
図９は、２つのトランジスタ１２と２つの強誘電体キャパシタＣ１００とを有する、いわゆる２Ｔ２Ｃセルを示す図である。この２Ｔ２Ｃセルは、前述した１Ｔ１Ｃセルを２個組み合わせて、相補型の情報を保持する構造を有する。すなわち、２Ｔ２Ｃセルでは、センスアンプ２００への２つの差動入力として、相補型にデータを書き込んだ２つのメモリセルから相補信号を入力し、データを検出する。このため、２Ｔ２Ｃセル内の２つの強誘電体キャパシタＣ１００，Ｃ１００は同じ回数の書き込みが行われるため、強誘電体キャパシタＣ１００の強誘電体膜の劣化状態が等しくなり、安定な動作が可能となる。
【０１０８】
（第２の強誘電体メモリ装置）
図１０および図１１は、ＭＩＳトランジスタ型メモリセルを有する強誘電体メモリ装置２０００を示す。この強誘電体メモリ装置２０００は、ゲート絶縁層１３に強誘電体キャパシタＣ１００を直接接続する構造を有する。具体的には、半導体基板１０にソースおよびドレイン１４，１６が形成され、さらに、ゲート絶縁層１３上には、フローティングゲート電極（第１電極）２０、強誘電体膜３０およびゲート電極（第２電極）２２が積層された強誘電体キャパシタＣ１００が接続されている。強誘電体膜３０は、図１０の例においては、ドナーを含む膜３２およびアクセプターを含む膜３４が積層されて構成されている。そして、図１０の例では、表面修飾層１４０が、第１電極２０と強誘電体膜３０との間において、形成されている。なお、表面修飾層１４０は、強誘電体膜３０の形成領域以外の領域に形成された態様であってもよい。
【０１０９】
この強誘電体メモリ装置２０００においては、半導体基板１０、ソース，ドレイン１４，１６およびゲート絶縁層１３が、第１の実施の形態で述べた基体１００に相当する。
【０１１０】
また、この強誘電体メモリ装置２０００は、図１１に示すように、ワード線ＷＬは各セルのゲート電極２２に接続され、ドレインはビット線ＢＬに接続されている。この強誘電体メモリ装置においては、データの書き込み動作は、選択するセルのワード線ＷＬとウェル（ソース）間に電界を印加することによって行われる。また、読み出し動作は、選択セルに対応するワード線ＷＬを選択し、選択セルのビット線ＢＬに接続したセンスアンプ２００によって各トランジスタを流れる電流量を検出することで行われる。
【０１１１】
（第３の強誘電体メモリ装置）
図１２は、第３の強誘電体メモリ装置を模式的に示す図であり、図１３は、メモリセルアレイの一部を拡大して示す平面図であり、図１４は、図１２のＡ−Ａ線に沿った断面図である。平面図において、（）内の数字は最上層より下の層を示す。
【０１１２】
この例の強誘電体メモリ装置３０００は、図１２に示すように、メモリセル１２０が単純マトリクス状に配列されたメモリセルアレイ１００Ａと、メモリセル（強誘電体キャパシタＣ１００）１２０に対して選択的に情報の書き込みもしくは読み出しを行うための各種回路、例えば、第１信号電極（第１電極）２０を選択的に制御するための第１駆動回路１５０と、第２信号電極（第２電極）２２を選択的に制御するための第２駆動回路１５２と、センスアンプなどの信号検出回路（図示せず）とを含む。
【０１１３】
メモリセルアレイ１００Ａは、行選択のための第１信号電極（ワード線）２０と、列選択のための第２信号電極（ビット線）２２とが直交するように配列されている。すなわち、Ｘ方向に沿って第１信号電極２０が所定ピッチで配列され、Ｘ方向と直交するＹ方向に沿って第２信号電極２２が所定ピッチで配列されている。なお、信号電極は、上記の逆でもよく、第１信号電極がビット線、第２信号電極がワード線でもよい。
【０１１４】
メモリセルアレイ１００Ａは、図１３および図１４に示すように、絶縁性の基体１００上に、第１信号電極２０、強誘電体膜３０および第２信号電極２２が積層され、第１信号電極２０，強誘電体層３０および第２信号電極２２によって強誘電体キャパシタ１２０が構成される。すなわち、第１信号電極２０と第２信号電極２２との交差領域において、それぞれ強誘電体キャパシタ１２０からなるメモリセルが構成されている。強誘電体膜３０は、図１４の例においては、ドナーを含む膜３２およびアクセプターを含む膜３４が順次積層されて構成されている。そして、図１４の例では、表面修飾層１４０が、第１信号電極２０と強誘電体膜３０との間において、形成されている。なお、表面修飾層１４０は、強誘電体膜３０の形成領域以外の領域に形成された態様であってもよい。
【０１１５】
また、強誘電体膜３０と第２信号電極２２とからなる積層体の相互には、基体１００および第１信号電極２０の露出面を覆うように、誘電体層３８が形成されている。この誘電体層３８は、強誘電体膜３０に比べて小さい誘電率を有することが望ましい。このように強誘電体膜３０および第２信号電極２２からなる積層体の相互間に、強誘電体膜３０より誘電率の小さい誘電体層３８を介在させることにより、第１，第２信号電極２０，２２の浮遊容量を小さくすることができる。その結果、強誘電体メモリ装置３０００における書き込みおよび読み出しの動作をより高速に行うことが可能となる。
【０１１６】
次に、強誘電体メモリ装置３０００における書き込み，読み出し動作の一例について述べる。
【０１１７】
まず、読み出し動作においては、選択セルのキャパシタに読み出し電圧「Ｖ₀」が印加される。これは、同時に‘０’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流またはビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。さらにこのとき、非選択セルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。
【０１１８】
書き込み動作においては、‘１’の書き込みの場合は、選択セルのキャパシタに「−Ｖ₀」の電圧が印加される。‘０’の書き込みの場合は、選択セルのキャパシタに、該選択セルの分極を反転させない電圧が印加され、読み出し動作時に書き込まれた‘０’状態を保持する。このとき、非選択セルのキャパシタには、書き込み時のクロストークを防ぐため、所定の電圧が印加される。
【０１１９】
以上、蓄積容量型、ＭＩＳトランジスタ型および単純マトリクス型の強誘電体メモリ装置の例について述べたが、強誘電体メモリ装置はこれらに限定されず、他のタイプのメモリトランジスタにも適用できる。要するに、強誘電体メモリ装置は、少なくとも第１電極と強誘電体膜とが積層された構造を有するものに適用できる。
【０１２０】
［実験例］
ドナーを含む膜と、アクセプターを含む膜との積層膜が、強誘電体膜として機能するかどうか調べた。
【０１２１】
試験体（キャパシタ）は、次の構成とした。ガラス基板の上に、下部電極として透明電極（ＩＴＯ：インジウム−スズ酸化物）を形成した。下部電極の上にドナーを含む膜を形成し、ドナーを含む膜の上にアクセプターを含む膜を形成した。アクセプターを含む膜の上に、上部電極を形成した。
【０１２２】
ドナーを含む膜は、ドナーを高分子に分散した材料から構成した。ドナーはジメチルフェナジンとし、高分子はポリビスフェノールカーボネートとした。なお、ドナーを含む膜は、ジメチルフェナジンおよびポリビスフェノールカーボネートをクロロホルムに溶かしたものを、スピンコートして形成された。アクセプターは、フラーレンとした。
【０１２３】
アクセプターを含む膜は、フラーレンを真空蒸着して形成された。上部電極は金からなり、蒸着法により形成した。
【０１２４】
図１５に、この試験体（キャパシタ）の分極と、電圧との関係を表すグラフを示す。図１５に示すように、電圧の上げ下げに対して、ヒステリシスループが観測された。このことは、ドナーを含む膜と、アクセプターを含む膜との積層膜が、強誘電性を示すことを示す。すなわち、このキャパシタが強誘電体メモリとして応用できることを示している。
【０１２５】
本発明は、上記の実施の形態に限定されず、本発明の要旨を超えない範囲で種々の変更が可能である。
【図面の簡単な説明】
【図１】実施の形態に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。
【図２】表面修飾層のパターニングの製造工程を模式的に示す断面図である。
【図３】変形例に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。
【図４】実施の形態に係る強誘電体キャパシタの製造方法を適用できる強誘電体キャパシタを模式的に示す断面図である。
【図５】変形例に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。
【図６】ドナーを含む膜とアクセプターを含む膜との積層膜において、強誘電性が示される原理を説明するための模式図である。
【図７】本発明にかかる強誘電体メモリ装置が適用された蓄積容量型の強誘電体メモリ装置を模式的に示す断面図である。
【図８】図７に示す強誘電体メモリ装置を適用した１Ｔ１Ｃ方式のメモリセルを示す図である。
【図９】図７に示す強誘電体メモリ装置を適用した２Ｔ２Ｃ方式のメモリセルを示す図である。
【図１０】本発明にかかる強誘電体メモリ装置が適用されたＭＩＳトランジスタ型の強誘電体メモリ装置を模式的に示す断面図である。
【図１１】図１０に示す強誘電体メモリ装置を適用したメモリセルを示す図である。
【図１２】本発明にかかる強誘電体メモリ装置が適用された、メモリセルが単純マトリクス状に配列された強誘電体メモリ装置を模式的に示す図である。
【図１３】図１２に示す強誘電体メモリ装置のメモリセルアレイを示す平面図である。
【図１４】図１３のＡ−Ａ線に沿った部分を模式的に示す断面図である。
【図１５】変形例に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。試験体（キャパシタ）の分極と、電圧との関係を表すグラフを示す。
【符号の説明】
１０半導体基板
１２トランジスタ
１４，１６ソース／ドレイン
１７素子分離領域
１９層間絶縁膜
２０第１電極（下部電極，フローティングゲート電極，第１信号電極）
２２第２電極（上部電極，ゲート電極，第２信号電極）
３０強誘電体膜
３２ドナーを含む膜
３４アクセプターを含む膜
４０，４２表面修飾層
５０第１の領域
５２第２の領域
１００基体
１００Ａメモリセルアレイ
１２０メモリセル（強誘電体キャパシタ）
Ｃ１００強誘電体キャパシタ
１０００，２０００，３０００強誘電体メモリ装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a ferroelectric film, a method for manufacturing a ferroelectric film, a ferroelectric capacitor, a method for manufacturing a ferroelectric capacitor, a ferroelectric memory device, and a method for manufacturing a ferroelectric memory device.
[0002]
[Background]
At present, a ferroelectric memory device has been proposed as an IC memory. A ferroelectric memory device has a ferroelectric film, and is formed by sandwiching the ferroelectric film between a pair of electrodes, and holds data by spontaneous polarization. This ferroelectric film is generally made of an inorganic oxide ferroelectric substance having a perovskite crystal structure typified by PZT.
[0003]
However, formation of an oxide ferroelectric usually requires heat treatment in an oxygen atmosphere at a high temperature. For this reason, the following problems occur. 1) Since noble metals such as platinum and iridium must be used as the electrode material, the material cost increases. 2) Poor compatibility with LSI processes using aluminum or tungsten as a wiring material.
[0004]
In addition, the oxide ferroelectric material is poor in reactivity with an etching gas generally used in dry etching for fine processing. For this reason, fine processing is difficult for the oxide ferroelectric.
[0005]
Therefore, an organic ferroelectric material based on polyvinylidene fluoride has been proposed as a ferroelectric substance. However, the polyvinylidene fluoride organic ferroelectric material has a problem that the drive voltage is high and the response speed is slow.
[0006]
[Problems to be solved by the invention]
It is an object of the present invention to provide a novel method for manufacturing a ferroelectric film made of an oxide ferroelectric material or a material that is not a polyvinylidene fluoride organic ferroelectric material.
[0007]
Another object of the present invention is to provide a method of manufacturing a ferroelectric capacitor having the ferroelectric film according to the present invention.
[0008]
Another object of the present invention is to provide a method of manufacturing a ferroelectric memory device having the ferroelectric capacitor according to the present invention.
[0009]
[Means for Solving the Problems]
(Manufacturing method of ferroelectric film)
The manufacturing method of the ferroelectric film of the present invention is as follows:
A method for producing a ferroelectric film having a film containing an acceptor and a film containing a donor,
A first region having a surface physical property on which at least one material of the film including the acceptor and the film including the donor is preferentially deposited, and a surface physical property on which the material is not easily deposited as compared with the first region. Forming a second region having: (a), and
A step (b) of applying the material and selectively forming at least one of a film containing the acceptor and a film containing the donor in the first region;
[0010]
Here, “donor” refers to a substance that easily gives electrons to an acceptor. That is, an “acceptor” refers to a substance that easily receives electrons from a donor.
[0011]
The present invention includes a step of forming the first region and the second region. The first region has a surface physical property in which at least one material of the film including the acceptor and the film including the donor is preferentially deposited as compared with the second region. As a result, the material can be selectively formed in the first region. Therefore, since it is not necessary to etch at least one of the film including the acceptor and the film including the donor, the number of steps can be reduced. In addition, since it is not necessary to form at least one of the film containing an acceptor and the film containing the donor over the entire surface, consumption of the material can be suppressed and the utilization efficiency of the material can be increased.
[0012]
Note that the reason why a film including an acceptor-containing film and a donor-containing film exhibits ferroelectricity will be described in detail later.
[0013]
The first region and the second region can be formed by controlling physical properties of the underlying surface. In addition, one of the first region and the second region can be configured by forming a surface modification layer.
[0014]
The surface modification layer can take, for example, at least one of the following modes.
[0015]
(1) A mode in which the thickness of the surface modification layer is 1 to 10 nm.
[0016]
(2) A mode in which the surface modification layer is formed by depositing constituents of the surface modification layer in a self-assembled manner by chemical adsorption.
[0017]
(3) A mode in which the material of the surface modification layer is at least one selected from a silane compound, a thiol compound, and a disulfide compound.
[0018]
At least one material of the film including the acceptor and the film including the donor can be supplied to the first region by inkjet. Alternatively, at least one material of the film including the acceptor and the film including the donor may be misted and supplied to the first region.
[0019]
When the ferroelectric film is such that electrons move from the donor to the acceptor and positive charges move from the donor-containing film to the acceptor-containing film, the system can be stabilized.
[0020]
The donor may be at least one selected from the group consisting of a donor having a fulvalene skeleton, a donor having a metallocene skeleton, and a donor metal complex.
[0021]
The acceptor may be at least one selected from the group consisting of an acceptor having a quinone skeleton, a fullerene compound, and an acceptor metal complex.
[0022]
The ferroelectric film may be formed by laminating a film containing the acceptor and a film containing the donor.
[0023]
The ferroelectric film may have a plurality of pairs of the film including the acceptor and the film including the donor.
[0024]
(Manufacturing method of ferroelectric film)
The ferroelectric film of the present invention is manufactured by the method for manufacturing a ferroelectric film according to any one of claims 1 to 13.
[0025]
In the ferroelectric film of the present invention, a surface modification layer can be formed in a base region other than the formation region of the ferroelectric film. Alternatively, a surface modification layer can be formed between the ferroelectric film and the base.
[0026]
(Manufacturing method of ferroelectric capacitor)
A method for manufacturing a ferroelectric capacitor according to the present invention includes the method for manufacturing a ferroelectric film according to any one of claims 1 to 13.
[0027]
(Ferroelectric capacitor)
The first ferroelectric capacitor of the present invention is manufactured by the method for manufacturing a ferroelectric capacitor according to claim 17.
[0028]
A second ferroelectric capacitor of the present invention includes the ferroelectric film according to any one of claims 14 to 16, a first electrode, and a second electrode, wherein the ferroelectric film includes at least It can be provided between the first electrode and the second electrode.
[0029]
(Manufacturing method of ferroelectric memory device)
A method for manufacturing a ferroelectric memory device according to the present invention includes the method for manufacturing a ferroelectric capacitor according to claim 17.
[0030]
(Ferroelectric memory device)
A first ferroelectric memory device according to the present invention is manufactured by the method for manufacturing a ferroelectric memory device according to claim 20.
[0031]
A second ferroelectric memory device of the present invention includes the ferroelectric capacitor according to claim 18 or 19.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
[0033]
[Manufacturing process]
A method for manufacturing a ferroelectric capacitor according to the embodiment will be described below. FIG. 1 is a cross-sectional view schematically showing a manufacturing process of a ferroelectric capacitor according to an embodiment.
[0034]
First, as shown in FIG. 1A, the first electrode 20 is formed on the substrate 100. The formation method of the 1st electrode 20 is not specifically limited, For example, a vapor phase method, a liquid phase method, etc. can be used. As the vapor phase method, sputtering, vacuum deposition, MOCVD, or the like can be used. As the liquid phase method, electrolytic plating, electroless plating, or the like can be applied. The material of the first electrode is not particularly limited, and for example, Al, Ni, W, Au, Ag, Cu, Ir, IrOx, Pt, Ru, RuOx, SrRuOx, LaSrCoOx, ITO (indium-tin oxide). . The thickness of the first electrode 20 is, for example, 10 to 400 nm.
[0035]
Next, the first electrode 20 is selectively etched using the lithography technique, and the first electrode 20 is patterned.
[0036]
Next, as shown in FIG. 1B, the first region 50 in which the materials of the film 32 including the donor and the film 34 including the acceptor are preferentially deposited, and the material compared to the first region 50. Forms a second region 52 that is difficult to deposit. Specifically, the first region 50 and the second region 52 can be formed by controlling the physical properties of the surface of the base. That is, the first region 50 has surface physical properties on which the material is easily deposited, and the second region 52 has surface physical properties on which the material is difficult to deposit. Thereby, the film 32 including the donor and the film 34 including the acceptor are selectively formed by utilizing the difference in surface physical properties between the first region 50 and the second region 52. Examples of the physical properties of the underlying surface that can be controlled include surface free energy, electrostatic energy, magnetic energy, and hydrogen bond energy.
[0037]
Hereinafter, a method for forming the first region 50 and the second region 52 will be described with reference to FIGS. 1 (a) and 1 (b).
[0038]
As shown in FIG. 1A, the surface modification layer 40 is formed on the substrate 100 and the first electrode 20. The surface modification layer 40 has a property that the material of the film 32 including the donor and the film 34 including the acceptor is difficult to be deposited on the base on which the surface modification layer 40 is formed. Further, it is preferable that the surface modification layer 40 has a surface characteristic such that a material for forming the second electrode 22 is not easily deposited. The thickness of the surface modification layer 40 is 0.5-100 nm, for example, Preferably it is 1-10 nm.
[0039]
The surface modification layer 40 may be formed by a vapor phase growth method such as CVD, or may be formed by a method using a liquid phase such as a spin coating method or a dip method. When the surface modification layer 40 is formed by a method using a liquid phase, a substance dissolved in a liquid or a solvent can be used. The material of the surface modification layer 40 can be at least one selected from silane compounds, thiol compounds, and disulfide compounds.
[0040]
Specific examples of the silane compound include a silane coupling agent (organosilicon compound). Silane coupling agent is R² _nSiX_4-n(N is a natural number, R²Is a compound represented by H, a substituted hydrocarbon group such as an alkyl group), and X is —OR^Three, -COOH, -OOCR^Three, -NH_3-nR^Threen, -OCN, halogen and the like (R^ThreeIs a substitutable hydrocarbon group such as an alkyl group).
[0041]
A thiol compound is an organic compound having a mercapto group (-SH) (R¹-SH; R¹Is a generic term for a substitutable hydrocarbon group such as an alkyl group. When the surface modification layer 40 is formed in a liquid phase, the solution may be a solution of about 0.1 to 10 mM by dissolving such a thiol compound in an organic solvent such as dichloromethane or trichloromethane. it can.
[0042]
Among the above silane coupling agents and thiol compounds, in particular R¹Or R^ThreeIs C_nF_{2n + 1}C_mH_2mA compound having a fluorine atom such that (n and m are natural numbers) has a low surface free energy and has a low affinity with the materials of the film 32 including an acceptor and the film 34 including a donor, and thus is preferably used. .
[0043]
Further, the surface modification layer 40 may be formed of a self-assembled film (self-assembled film). Here, the self-assembled film is a film obtained by depositing in a self-assembled manner by supplying a raw material material for the self-assembled film that can chemically bond with a constituent material of the base. For example, the self-assembled film can be formed by bringing the raw material into a solution and immersing the substrate 100. Alternatively, when the source material of the self-assembled film is easily vaporized, the self-assembled film can be formed by leaving the source material and the substrate 100 in the chamber.
[0044]
Next, as shown in FIG. 1B, the surface modification layer 40 is patterned. Thus, the first region 50 is formed in the region where the surface modification layer 40 is removed, and the second region 52 is formed in the region where the surface modification layer 40 is formed.
[0045]
The patterning of the surface modification layer 40 can be performed, for example, as follows. For example, when light (for example, light having a wavelength of 400 nm or less) is irradiated and molecules constituting the surface modification layer 40 undergo a decomposition reaction and are removed, as shown in FIG. Irradiation may be performed to remove the portion of the surface modification layer 40. For such patterning by light, mask exposure performed by lithography can be applied. Alternatively, the surface modification layer 40 can be directly patterned by a laser, an electron beam, an ion beam or the like without using a mask.
[0046]
Next, as illustrated in FIG. 1C, a film 32 including a donor is formed on the first electrode 20. That is, by supplying the material of the film 32 including a donor, the film 32 including a donor is selectively formed in the first region 50. Here, the reason why the film 32 including a donor is selectively formed in the first region 50 is that the surface modification layer 40 is formed in the second region 52, so that the material of the film 32 including a donor is changed. This is because deposition is preferentially performed in the first region 50 as compared with the second region 52. As a method of supplying the material of the film 32 including the donor, for example, a method of selectively supplying by the ink jet method or a mist that selectively supplies the first region 50 by misting the solution of the material with ultrasonic waves or the like. The deposition method can also be adopted. The thickness of the film 32 including the donor is, for example, 10 to 1000 nm, preferably 50 to 200 nm.
[0047]
Here, examples of the donor include a donor having a fulvalene skeleton, a donor having a metallocene skeleton, and a donor metal complex.
[0048]
As a donor which has a fulvalene skeleton, the compound represented by following General formula (1) can be mentioned, for example.
[0049]
[Chemical 1]

[0050]
Where R₁, R₂, R_ThreeAnd R_FourRepresents H, an alkyl group, —SH or —SRm, and X represents S or Se. Here, Rm represents an alkyl group.
[0051]
Specific examples of donors having a fulvalene skeleton include 1) R₁, R₂, R_ThreeAnd R_FourIs H and X is S, tetrathiafulvalene (TTF), 2) R₁, R₂, R_ThreeAnd R_FourIs CH_ThreeAnd X is Se, tetramethyltetraselenafulvalene (TMTSF), 3) bisethylenedithiotetrafulvalene (BEDT-TTF) of the compound represented by the following formula (2).
[0052]
[Chemical 2]

[0053]
Examples of the donor having a metallocene skeleton include compounds represented by the following general formula (3).
[0054]
[Chemical 3]

[0055]
In the formula (3), R is, for example, H or CH_ThreeM represents, for example, Fe, Co, Ni, Mn, Cr, Ru or Sm. Each R may be the same as or different from each other.
[0056]
Examples of the donor metal complex include compounds represented by the following general formula (4).
[0057]
[Formula 4]

[0058]
In the formula, M represents, for example, Fe, Co, Ni, Mn, Cr, Ru, or Sm.
[0059]
In the general formula (4), the ligand of the complex is R₁, R₂And R_FourA tridentate ligand occupying the coordination position of R, and R_Three, R_FiveAnd R₆And a tridentate ligand occupying the coordination position. R₁, R₂And R_FourA tridentate ligand and R_Three, R_FiveAnd R₆An example of the tridentate ligand occupying the coordination position is a compound represented by the following formula (5).
[0060]
[Chemical formula 5]

[0061]
Alternatively, in the general formula (4), the ligand of the complex is R₁, R_FourAnd R_FiveA tridentate ligand occupying the coordination position of R, and R₂, R_ThreeAnd R₆And a tridentate ligand occupying the coordination position. R₁, R_FourAnd R_FiveA tridentate ligand and R₂, R_ThreeAnd R₆An example of the tridentate ligand occupying the coordination position is a compound represented by the following formula (6).
[0062]
[Chemical 6]

[0063]
Next, the film 34 including the acceptor is selectively formed on the film 32 including the donor, and the ferroelectric film 30 including the film 32 including the donor and the film 34 including the acceptor is formed. Specifically, by supplying the material of the film 34 including an acceptor, the film 34 including an acceptor is selectively formed in the first region 50. Here, the reason why the film 34 including the acceptor is selectively formed in the first region 50 is that the material of the film 34 including the acceptor is formed because the surface modification layer 40 is formed in the second region 52. This is because deposition is preferentially performed in the first region 50 as compared with the second region 52. As a method of supplying the material of the film 32 including the acceptor, for example, a method of selectively supplying by an inkjet method, or a mist device that mists a solution of the material by ultrasonic waves or the like and selectively supplies it to the first region. The position method can also be adopted. The thickness of the film containing the acceptor is, for example, 10 to 1000 nm, preferably 50 to 200 nm.
[0064]
Here, examples of the acceptor include an acceptor having a quinone skeleton, a fullerene compound, and an acceptor metal complex.
[0065]
As an acceptor which has a quinone skeleton, the compound represented by following General formula (7) can be mentioned, for example.
[0066]
[Chemical 7]

[0067]
In the general formula (7), R represents, for example, H, F, Cl or Br, and X represents, for example, O, N (CN) or C (CN)₂Represents.
[0068]
More specifically, as an acceptor having a quinone skeleton, 1) R is H, and X is C (CN).₂And tetrachloroquinone dimethane (TCNQ), 2) R is Cl and X is O.
[0069]
Examples of fullerene compounds include C₆₀, C₇₀, C₈₂, C₉₀And carbon nanotubes.
[0070]
As an acceptor metal complex, the compound represented by following General formula (8) can be mentioned, for example.
[0071]
[Chemical 8]

[0072]
In the formula, M represents, for example, Fe, Co, Ni, Mn, Cr, Ru, or Sm.
[0073]
In the general formula (8), the ligand of the complex is R₁, R₂And R_FourA tridentate ligand occupying the coordination position of R, and R_Three, R_FiveAnd R₆And a tridentate ligand occupying the coordination position. R₁, R₂And R_FourA tridentate ligand and R_Three, R_FiveAnd R₆An example of the tridentate ligand occupying the coordination position is a compound represented by the following formula (9).
[0074]
[Chemical 9]

[0075]
Alternatively, in the general formula (8), the ligand of the complex is R₁, R_FourAnd R_FiveA tridentate ligand occupying the coordination position of R, and R₂, R_ThreeAnd R₆And a tridentate ligand occupying the coordination position. R₁, R_FourAnd R_FiveA tridentate ligand and R₂, R_ThreeAnd R₆An example of the tridentate ligand occupying the coordination position is a compound represented by the following formula (10).
[0076]
[Chemical Formula 10]

[0077]
Next, the second electrode 22 is formed on the ferroelectric film 30. The material of the second electrode 22 can be the same material as that of the first electrode 20 and is preferably a material that is difficult to be deposited on the surface modification layer 40. Since the electrode material is difficult to deposit on the upper electrode, the second electrode 22 can be selectively formed on the ferroelectric film 30 without etching the second electrode. In this case, the second electrode 22 can be formed by, for example, a vapor phase method. As a method for forming the second electrode 22, a method of selectively supplying a solution of the material of the second electrode 22 on the ferroelectric film 30 in a liquid phase state by an ink jet method, or of the material It is also possible to employ a mist deposition method in which the solution is misted by ultrasonic waves or the like and selectively supplied to the first region.
[0078]
Next, the surface modification layer 40 is removed as necessary. The removal method of the surface modification layer 40 can be performed by the method demonstrated in the patterning process of the surface modification layer 40, for example.
[0079]
As described above, the ferroelectric capacitor C100 can be formed.
[0080]
Hereinafter, the operation and effect of the embodiment will be described.
[0081]
In the present embodiment, the first region 50 and the second region 52 are formed, and the film 32 including a donor and the film 34 including an acceptor are selectively formed in the first region 50. . Therefore, an etching step for patterning the film 32 containing a donor and the film 34 containing an acceptor is unnecessary, and the number of processes can be reduced.
[0082]
Further, in this embodiment, it is not necessary to form the film 32 including a donor and the film 34 including an acceptor over the entire surface. For this reason, consumption of a material can be suppressed and the utilization efficiency of a material can be improved.
[0083]
[Modification]
The above embodiment can be modified as follows.
[0084]
(1) In the above embodiment, the first region 50 and the second region 52 are formed after the first electrode 20 is formed. However, the present invention is not limited to this, and the first region 50 and the second region 52 are formed as shown in FIG. 3A, and then the first region is formed as shown in FIG. The first electrode 20 may be selectively formed at 50. The first electrode 20 can be formed by the same method as the second electrode in the above embodiment.
[0085]
(2) In the above embodiment, the film 34 including the acceptor is formed on the film 32 including the donor. However, the present invention is not limited to this, and a film including a donor may be formed over a film including an acceptor.
[0086]
(3) In the manufacturing process of the above embodiment, as shown in FIG. 4, the ferroelectric film 30 includes a ferroelectric film 30 in which a film 32 including a donor and a film 34 including an acceptor are alternately stacked. It can also be applied to the production of body capacitors.
[0087]
(4) As shown in FIG. 5, the surface modification layer 42 may be formed in the first region 50. In this case, the surface modification layer 42 is made of a material having an affinity for the materials of the film 32 containing a donor and the film 34 containing an acceptor as compared with the surface of the substrate 100. Therefore, by forming the surface modification layer 42 made of this material, the film 32 containing a donor and the film 34 containing an acceptor can be selectively formed on the surface modification layer 42.
[0088]
(5) In the above embodiment, a film including a donor and a film including an acceptor are selectively formed. However, the present invention is not limited to this, and only one of the film containing a donor and the film containing an acceptor may be selectively formed.
[0089]
[Ferroelectric capacitor]
A ferroelectric capacitor obtained by the method for manufacturing a ferroelectric capacitor of the present invention has, for example, the following configuration. Hereinafter, the ferroelectric capacitor will be described by taking the ferroelectric capacitor shown in FIG.
[0090]
The ferroelectric capacitor C100 is formed on the substrate 100. The ferroelectric capacitor C100 is configured by sequentially laminating a lower electrode (first electrode) 20, a ferroelectric film 30, and an upper electrode (second electrode) 22. The ferroelectric film 30 is configured by sequentially laminating a film 32 containing a donor and a film 34 containing an acceptor. In the example shown in FIG. 1D, the film 34 including the acceptor is formed on the film 32 including the donor. However, the present invention is not limited thereto, and the donor is included on the film including the acceptor. A film may be formed.
[0091]
According to the ferroelectric film 30 described above, the following operational effects are exhibited.
[0092]
(1) The ferroelectric film 30 is not composed of an oxide ferroelectric material. Therefore, fine processing of the ferroelectric film 30 is easy.
[0093]
(2) When the ferroelectric film is made of an oxide ferroelectric substance, the electrode material is limited, and the applicable electrode material is expensive. However, according to this ferroelectric film, an electrode / wiring material (for example, aluminum) that is inexpensive and easy to be finely processed can be applied as the material of the first and

second electrodes

20 and 22.
[0094]
(3) According to this ferroelectric capacitor, it is possible to drive at a lower voltage than when the ferroelectric film is made of polyvinylidene fluoride.
[0095]
[Principle showing ferroelectricity]
The reason why the laminated film of the film 32 containing a donor and the film 34 containing an acceptor exhibits ferroelectricity will be described below.
[0096]
As shown in FIG. 6A, by applying a voltage between the first electrode 20 and the second electrode 22, the donor-to-acceptor is changed at the interface between the donor-containing film 32 and the acceptor-containing film 34. Electrons move and polarize. As a result, the laminated film of the film 32 containing a donor and the film 34 containing an acceptor exhibits ferroelectricity. In addition, it is clear also from the experimental example mentioned later that this laminated film shows ferroelectricity.
[0097]
Further, as shown in FIG. 6B, when electrons move from the donor to the acceptor at the interface between the donor-containing film 32 and the acceptor-containing film 34, a positively charged substance (for example, proton) is simultaneously used. Is preferably moved. In this case, charges are neutralized in the film 34 including the acceptor, and Coulomb repulsion between negative charges generated as a result of electrons moving and being polarized can be suppressed, and polarization can be ensured. That is, it is possible to reliably suppress the return to the initial state before polarization. As a result, the laminated film of the film including the donor and the film including the acceptor surely exhibits ferroelectricity.
[0098]
[Application examples of ferroelectric capacitors]
Hereinafter, the method for manufacturing a ferroelectric capacitor according to the present invention can be applied to the following manufacturing of a ferroelectric capacitor.
[0099]
(First ferroelectric memory device)
FIG. 7 is a cross-sectional view schematically showing the first ferroelectric memory device 1000. As shown in FIG. This ferroelectric memory device 1000 has a transistor formation region for controlling the ferroelectric memory device. This transistor formation region corresponds to the substrate 100 described in the above embodiment.
[0100]
The base body 100 includes a transistor 12 on a semiconductor substrate 10. A known structure can be applied to the transistor 12, and a thin film transistor (TFT) or a MOSFET can be used. In the illustrated example, a MOSFET is used, and the transistor 12 has drains and

sources

14 and 16 and a gate electrode 18. An electrode 15 is formed on one of the drain and source 14, and a plug electrode 26 is formed on the other 16 of the drain and source. The plug electrode 26 is connected to the first electrode 20 of the ferroelectric capacitor C100 through a barrier layer as necessary. Each memory cell is isolated by an element isolation region 17 such as LOCOS or trench isolation. An interlayer insulating film 19 made of an insulator such as silicon oxide is formed on the semiconductor substrate 10 on which the transistor 12 and the like are formed.
[0101]
In the above configuration, the structure below the ferroelectric capacitor C100 constitutes the transistor formation region which is the base body 100. Specifically, the transistor formation region is formed of a structure including the transistor 12, the

electrodes

15 and 26, the interlayer insulating layer 19, and the like formed on the semiconductor substrate 10. A ferroelectric capacitor C100 in which the first electrode 20, the ferroelectric film 30, and the second electrode 22 are laminated is formed on such a base body 100. In the example of FIG. 7, the ferroelectric film 30 is configured by sequentially laminating a film 32 including a donor and a film 34 including an acceptor. In the example of FIG. 7, the surface modification layer 140 is formed between the first electrode 20 and the ferroelectric film 30. The surface modification layer 140 may be formed in a region other than the region where the ferroelectric film 30 is formed.
[0102]
This ferroelectric memory device 1000 has a structure in which charges as information are stored in a storage capacitor, similarly to a DRAM cell. That is, the memory cell includes a transistor and a ferroelectric capacitor as shown in FIGS.
[0103]
FIG. 8 shows a so-called 1T1C cell system in which the memory cell has one transistor 12 and one ferroelectric capacitor C100. This memory cell is located at the intersection of the word line WL and the bit line BL, and one end of the ferroelectric capacitor C100 is connected to the bit line via the transistor 12 that turns on / off the connection to the bit line BL. . The other end of the ferroelectric capacitor C100 is connected to the plate line PL. The gate of the transistor 12 is connected to the word line WL. The bit line BL is connected to a sense amplifier 200 that amplifies signal charges.
[0104]
An example of the operation in the 1T1C cell will be briefly described below.
[0105]
In the read operation, after the bit line BL is fixed to 0V, a voltage is applied to the word line WL to turn on the transistor 12. After that, the plate line PL is changed from 0V to the power supply voltage V._CCBy applying to a certain extent, the polarization charge amount corresponding to the information stored in the ferroelectric capacitor C100 is transmitted to the bit line BL. The minute potential change caused by the polarization charge amount is amplified by the differential sense amplifier 200, so that the stored information is stored in V_CCAlternatively, it can be read out as two pieces of information of 0V.
[0106]
In the write operation, a voltage is applied to the word line WL to turn on the transistor 12, and then a voltage is applied between the bit line BL and the plate line PL to change and determine the polarization state of the ferroelectric capacitor C100. .
[0107]
FIG. 9 shows a so-called 2T2C cell having two transistors 12 and two ferroelectric capacitors C100. The 2T2C cell has a structure for holding complementary information by combining two 1T1C cells described above. That is, in the 2T2C cell, as two differential inputs to the sense amplifier 200, complementary signals are input from two memory cells in which data is written in a complementary manner, and data is detected. Therefore, the two ferroelectric capacitors C100 and C100 in the 2T2C cell are written the same number of times, so that the deterioration state of the ferroelectric film of the ferroelectric capacitor C100 becomes equal, and stable operation is possible. .
[0108]
(Second ferroelectric memory device)
10 and 11 show a ferroelectric memory device 2000 having MIS transistor type memory cells. This ferroelectric memory device 2000 has a structure in which a ferroelectric capacitor C100 is directly connected to the gate insulating layer 13. Specifically, the source and drain 14 and 16 are formed in the semiconductor substrate 10, and the floating gate electrode (first electrode) 20, the ferroelectric film 30 and the gate electrode (second electrode) are formed on the gate insulating layer 13. A ferroelectric capacitor C100 in which electrodes 22 are stacked is connected. In the example of FIG. 10, the ferroelectric film 30 is formed by laminating a film 32 including a donor and a film 34 including an acceptor. In the example of FIG. 10, the surface modification layer 140 is formed between the first electrode 20 and the ferroelectric film 30. The surface modification layer 140 may be formed in a region other than the region where the ferroelectric film 30 is formed.
[0109]
In this ferroelectric memory device 2000, the semiconductor substrate 10, the sources, drains 14 and 16, and the gate insulating layer 13 correspond to the base body 100 described in the first embodiment.
[0110]
In the ferroelectric memory device 2000, as shown in FIG. 11, the word line WL is connected to the gate electrode 22 of each cell, and the drain is connected to the bit line BL. In this ferroelectric memory device, a data write operation is performed by applying an electric field between a word line WL and a well (source) of a selected cell. The read operation is performed by selecting the word line WL corresponding to the selected cell and detecting the amount of current flowing through each transistor by the sense amplifier 200 connected to the bit line BL of the selected cell.
[0111]
(Third ferroelectric memory device)
12 is a diagram schematically showing a third ferroelectric memory device, FIG. 13 is a plan view showing a part of the memory cell array in an enlarged manner, and FIG. 14 is an AA diagram in FIG. It is sectional drawing along a line. In the plan view, numbers in parentheses indicate layers below the top layer.
[0112]
As shown in FIG. 12, the ferroelectric memory device 3000 of this example is selective to the memory cell array 100A in which the memory cells 120 are arranged in a simple matrix and the memory cell (ferroelectric capacitor C100) 120. Various circuits for writing or reading information, for example, a first drive circuit 150 for selectively controlling the first signal electrode (first electrode) 20 and a second signal electrode (second electrode) 22 are provided. A second drive circuit 152 for selective control and a signal detection circuit (not shown) such as a sense amplifier are included.
[0113]
In the memory cell array 100A, a first signal electrode (word line) 20 for selecting a row and a second signal electrode (bit line) 22 for selecting a column are arranged orthogonally. That is, the first signal electrodes 20 are arranged at a predetermined pitch along the X direction, and the second signal electrodes 22 are arranged at a predetermined pitch along the Y direction orthogonal to the X direction. The signal electrode may be the reverse of the above, and the first signal electrode may be a bit line and the second signal electrode may be a word line.
[0114]
In the memory cell array 100A, as shown in FIGS. 13 and 14, the first signal electrode 20, the ferroelectric film 30, and the second signal electrode 22 are laminated on the insulating base 100, and the first signal electrode 20, A ferroelectric capacitor 120 is constituted by the ferroelectric layer 30 and the second signal electrode 22. That is, a memory cell composed of the ferroelectric capacitor 120 is formed in the intersecting region between the first signal electrode 20 and the second signal electrode 22. In the example of FIG. 14, the ferroelectric film 30 is configured by sequentially laminating a film 32 including a donor and a film 34 including an acceptor. In the example of FIG. 14, the surface modification layer 140 is formed between the first signal electrode 20 and the ferroelectric film 30. The surface modification layer 140 may be formed in a region other than the region where the ferroelectric film 30 is formed.
[0115]
In addition, a dielectric layer 38 is formed so as to cover the exposed surfaces of the base body 100 and the first signal electrode 20 between the stacked bodies formed of the ferroelectric film 30 and the second signal electrode 22. The dielectric layer 38 preferably has a dielectric constant smaller than that of the ferroelectric film 30. Thus, by interposing the dielectric layer 38 having a dielectric constant smaller than that of the ferroelectric film 30 between the laminated bodies composed of the ferroelectric film 30 and the second signal electrode 22, the first and second signal electrodes are provided. The

stray capacitances

20 and 22 can be reduced. As a result, the writing and reading operations in the ferroelectric memory device 3000 can be performed at higher speed.
[0116]
Next, an example of write and read operations in the ferroelectric memory device 3000 will be described.
[0117]
First, in the read operation, the read voltage “V” is applied to the capacitor of the selected cell.₀Is applied. This also serves as a write operation of “0” at the same time. At this time, the current flowing through the selected bit line or the potential when the bit line is set to high impedance is read by the sense amplifier. Further, at this time, a predetermined voltage is applied to the capacitor of the non-selected cell in order to prevent crosstalk during reading.
[0118]
In the write operation, in the case of writing “1”, “−V”₀Is applied. In the case of writing “0”, a voltage that does not invert the polarization of the selected cell is applied to the capacitor of the selected cell, and the “0” state written during the read operation is held. At this time, a predetermined voltage is applied to the capacitor of the non-selected cell in order to prevent crosstalk during writing.
[0119]
The examples of the storage capacitor type, MIS transistor type, and simple matrix type ferroelectric memory devices have been described above. However, the ferroelectric memory device is not limited to these, and can be applied to other types of memory transistors. In short, the ferroelectric memory device can be applied to one having a structure in which at least a first electrode and a ferroelectric film are laminated.
[0120]
[Experimental example]
It was investigated whether the laminated film of the film | membrane containing a donor and the film | membrane containing an acceptor functions as a ferroelectric film.
[0121]
The test body (capacitor) was configured as follows. On the glass substrate, a transparent electrode (ITO: indium-tin oxide) was formed as a lower electrode. A film containing a donor was formed on the lower electrode, and a film containing an acceptor was formed on the film containing the donor. An upper electrode was formed on the film containing the acceptor.
[0122]
The film containing the donor was composed of a material in which the donor was dispersed in a polymer. The donor was dimethylphenazine and the polymer was polybisphenol carbonate. The film containing the donor was formed by spin-coating dimethylphenazine and polybisphenol carbonate dissolved in chloroform. The acceptor was fullerene.
[0123]
The film containing the acceptor was formed by vacuum evaporation of fullerene. The upper electrode was made of gold and formed by vapor deposition.
[0124]
FIG. 15 is a graph showing the relationship between the polarization of the test body (capacitor) and the voltage. As shown in FIG. 15, a hysteresis loop was observed as the voltage was raised or lowered. This indicates that a laminated film of a film containing a donor and a film containing an acceptor exhibits ferroelectricity. That is, this indicates that this capacitor can be applied as a ferroelectric memory.
[0125]
The present invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the present invention.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a manufacturing process of a ferroelectric capacitor according to an embodiment.
FIG. 2 is a cross-sectional view schematically showing a manufacturing process for patterning a surface modification layer.
FIG. 3 is a cross-sectional view schematically showing a manufacturing process of a ferroelectric capacitor according to a modification.
FIG. 4 is a cross-sectional view schematically showing a ferroelectric capacitor to which the ferroelectric capacitor manufacturing method according to the embodiment can be applied.
FIG. 5 is a cross-sectional view schematically showing a manufacturing process of a ferroelectric capacitor according to a modification.
FIG. 6 is a schematic diagram for explaining the principle that ferroelectricity is exhibited in a laminated film of a film including a donor and a film including an acceptor.
7 is a cross-sectional view schematically showing a storage capacitor type ferroelectric memory device to which the ferroelectric memory device according to the present invention is applied; FIG.
8 is a diagram showing a 1T1C type memory cell to which the ferroelectric memory device shown in FIG. 7 is applied. FIG.
9 is a diagram showing a 2T2C type memory cell to which the ferroelectric memory device shown in FIG. 7 is applied.
FIG. 10 is a cross-sectional view schematically showing a MIS transistor type ferroelectric memory device to which the ferroelectric memory device according to the present invention is applied.
11 is a diagram showing a memory cell to which the ferroelectric memory device shown in FIG. 10 is applied.
FIG. 12 is a diagram schematically showing a ferroelectric memory device in which memory cells are arranged in a simple matrix, to which the ferroelectric memory device according to the present invention is applied.
13 is a plan view showing a memory cell array of the ferroelectric memory device shown in FIG. 12. FIG.
14 is a cross-sectional view schematically showing a portion along line AA in FIG.
FIG. 15 is a cross-sectional view schematically showing a manufacturing process of a ferroelectric capacitor according to a modification. The graph showing the relationship between the polarization of a test body (capacitor) and the voltage is shown.
[Explanation of symbols]
10 Semiconductor substrate
12 transistors
14,16 source / drain
17 Device isolation region
19 Interlayer insulation film
20 First electrode (lower electrode, floating gate electrode, first signal electrode)
22 Second electrode (upper electrode, gate electrode, second signal electrode)
30 Ferroelectric film
32 Membrane containing donor
34 Membrane containing acceptor
40, 42 Surface modification layer
50 first region
52 2nd area
100 base
100A memory cell array
120 memory cell (ferroelectric capacitor)
C100 Ferroelectric capacitor
1000, 2000, 3000 Ferroelectric memory device

Claims

A method for producing a ferroelectric film having a structure in which a film containing an acceptor and a film containing a donor are laminated ,
A first region having a surface physical property on which at least one material of the film including the acceptor and the film including the donor is preferentially deposited, and a surface physical property on which the material is not easily deposited as compared with the first region. And (a) a step of forming a second region having a material, and a step of selectively forming at least one of a film containing the acceptor and a film containing the donor in the first region by applying the material. A method for manufacturing a ferroelectric film, including (b).

In claim 1,
The method for producing a ferroelectric film, wherein the first region and the second region are formed by controlling physical properties of a surface of a base.

In claim 1 or 2,
One of said 1st area | region and said 2nd area | region is a manufacturing method of the ferroelectric film comprised by forming the surface modification layer.

In claim 3,
The method of manufacturing a ferroelectric film, wherein the surface modification layer has a thickness of 1 to 10 nm.

In claim 3 or 4,
The method for producing a ferroelectric film, wherein the surface modification layer is formed by chemical adsorption to deposit constituents of the surface modification layer in a self-integrating manner.

In any one of Claims 3-5,
The method of manufacturing a ferroelectric film, wherein the material of the surface modification layer is at least one selected from a silane compound, a thiol compound, and a disulfide compound.

In any one of Claims 1-6,
The method for manufacturing a ferroelectric film, wherein at least one material of the film including the acceptor and the film including the donor is supplied to the first region by inkjet.

In any one of Claims 1-6,
A method of manufacturing a ferroelectric film, wherein at least one material of the film including the acceptor and the film including the donor is misted and supplied to the first region.

In any one of Claims 1-8,
The ferroelectric layer, with electrons move to the acceptor from the donor, a positive charge, is to move from a membrane comprising said donor to membrane comprising said acceptor method of manufacturing a ferroelectric film.

In any one of Claims 1-9,
The method for producing a ferroelectric film, wherein the donor is at least one selected from the group consisting of a donor having a fulvalene skeleton, a donor having a metallocene skeleton, and a donor metal complex.

In any one of Claims 1-10,
The method for producing a ferroelectric film, wherein the acceptor is at least one selected from the group consisting of an acceptor having a quinone skeleton, a fullerene compound, and an acceptor metal complex.

In any one of Claims 1-11,
The method of manufacturing a ferroelectric film, wherein the ferroelectric film has a plurality of pairs of a film including the acceptor and a film including the donor.

Produced by the method of manufacturing a ferroelectric film according to any one of claims 1 to 1 2 the ferroelectric film.

According to claim 1 3,
A ferroelectric film, wherein a surface modification layer is formed in a base region other than the formation region of the ferroelectric film.

According to claim 1 3,
A ferroelectric film in which a surface modification layer is formed between the ferroelectric film and a base.

Comprising a method for manufacturing a ferroelectric film according to any one of claims 1 to 1 2, The method of manufacturing a ferroelectric capacitor.

A ferroelectric capacitor manufactured by the method for manufacturing a ferroelectric capacitor according to claim 16 .

A ferroelectric film according to any one of claims 1 3 to 1 5, a first electrode, and a second electrode, the ferroelectric film includes at least a first electrode and the second electrode A ferroelectric capacitor is provided in between.

A method for manufacturing a ferroelectric memory device, comprising the method for manufacturing a ferroelectric capacitor according to claim 16 .

A ferroelectric memory device manufactured by the method for manufacturing a ferroelectric memory device according to claim 19 .

To claim 1 7 or 1 8 including a ferroelectric capacitor according ferroelectric memory device.