[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3991198B2 - Multilayer printed circuit board and manufacturing method thereof - Google Patents

Multilayer printed circuit board and manufacturing method thereof Download PDF

Info

Publication number
JP3991198B2
JP3991198B2 JP2002054749A JP2002054749A JP3991198B2 JP 3991198 B2 JP3991198 B2 JP 3991198B2 JP 2002054749 A JP2002054749 A JP 2002054749A JP 2002054749 A JP2002054749 A JP 2002054749A JP 3991198 B2 JP3991198 B2 JP 3991198B2
Authority
JP
Japan
Prior art keywords
circuit wiring
via hole
wiring
insulating resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002054749A
Other languages
Japanese (ja)
Other versions
JP2003258428A (en
Inventor
晋一 赤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elna Co Ltd
Original Assignee
Elna Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elna Co Ltd filed Critical Elna Co Ltd
Priority to JP2002054749A priority Critical patent/JP3991198B2/en
Publication of JP2003258428A publication Critical patent/JP2003258428A/en
Application granted granted Critical
Publication of JP3991198B2 publication Critical patent/JP3991198B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多層プリント基板およびその製造方法に関し、さらに詳しく言えば、レーザービア穴を有する絶縁性樹脂層を介して回路配線を多層に形成する際の配線形成技術に関するものである。
【0002】
【従来の技術】
多層プリント基板の製造方法の一つにビルドアップ型がある。ビルドアップ型においては、コア材として例えば銅張積層基板からなるプリント基板が用いられ、この基板上に順次絶縁性樹脂層が積層され、その絶縁性樹脂層ごとに回路配線が形成される。
【0003】
その一例を図3により説明すると、まず、プリント基板1の両面に所定のパターンで回路配線1a,1bを形成する。この内の一方の回路配線1aが内層回路の配線であるとすると、その内層回路配線形成面側を黒化処理などにより粗面化した後、絶縁性樹脂層(ビルドアップ樹脂層)2を回路配線1aの厚さよりも厚く形成する。
【0004】
次に、絶縁性樹脂層2に、回路配線1aに至る深さのビア穴2aを明ける。この穴明けは、絶縁性樹脂の材質などに応じて選択される。例えば、エポキシ系樹脂である場合にはレーザーによる穴明け方法が採用され、フォトビア現像型絶縁性樹脂の場合は、その絶縁性樹脂に所定のマスクをかけて露光し、現像して除去することにより行われる。
【0005】
穴明け後に、ビア穴2a内を含めて絶縁性樹脂層2上にめっき層3を形成し、めっき層3をエッチングして絶縁性樹脂層2上に回路配線1aと導通する回路配線3aを形成する。このようにして、必要な層数分の回路配線が形成される。
【0006】
図4にビア穴2aの拡大斜視図を模式的に示すが、ビア穴2a内およびその周縁には、回路配線3aの銅めっきが存在するため、絶縁性樹脂層2上に回路配線3aと非導通の別の配線4を形成する場合、ビア穴2aを避けて配線しなければならない。
【0007】
通常、ビア穴2aの口径は0.1〜0.2mm程度であるが、例えば線幅30〜100μm程度の多数本の配線を高密度配線を行う上で、ビア穴2aの存在は配線設計上大きな支障となっている。
【0008】
【発明が解決しようとする課題】
したがって、本発明の課題は、ビルドアップ型の多層プリント基板において、回路配線間を接続するビア穴上にも、その回路配線とは非導通の別の配線を通すことができるようにすることにある。
【0009】
【課題を解決するための手段】
上記課題を解決するため、本願の第1発明は、請求項1に記載されているように、表面に内層回路となる第1回路配線を有するコア材としてのプリント基板と、上記プリント基板の上記第1回路配線上に形成された絶縁性樹脂層の少なくとも2層を含み、上記絶縁性樹脂層は上記第1回路配線に至る深さのレーザービア穴を備え、上記絶縁性樹脂層上に上記レーザービア穴を介して上記第1回路配線に導通する第2回路配線が形成されている多層プリント基板において、上記第2回路配線の接続端子部が上記レーザービア穴の内面の一部分を通して上記第1回路配線に接続されているとともに、上記レーザービア穴には電気絶縁性の永久穴埋め材が上記絶縁性樹脂層と実質的に同一面となるように充填され、上記永久穴埋め材上に、上記第2回路配線とは非導通の別の配線が形成されていることを特徴としている。
【0010】
この第発明によれば、ビア穴が永久穴埋め材によって塞がれているため、そのビア穴上にも第2回路配線とは非導通の別の配線を形成することができる。なお、請求項2に記載されているように、レーザービア穴がすり鉢状穴であることが好ましい。
【0011】
本願の第発明は、上記第1発明の製造方法に関するもので、請求項3に記載されているように、表面に内層回路となる第1回路配線を有するコア材としてのプリント基板の上記第1回路配線形成面上に絶縁性樹脂層を形成する第1工程と、レーザー光により上記絶縁性樹脂層に上記第1回路配線に至る深さのレーザービア穴を形成する第2工程と、上記レーザービア穴の内面を含めて上記絶縁性樹脂層上に第1めっき層を形成する第3工程と 、上記第1めっき層を上記レーザービア穴の内面の一部分を通して上記第1回路配線と接続するように、上記第1めっき層上にエッチングレジストを形成する第4工程と、上記レーザービア穴の内面の残部に露出している不要なめっき部分をエッチングにより除去して、上記レーザービア穴の内面の一部分に上記第1回路配線と接続する接続端子部を形成する第5工程と、上記レーザービア穴に、電気絶縁性の永久穴埋め材を上記絶縁性樹脂層と実質的に同一面となるように充填する第6工程と、上記第1めっき層および上記永久穴埋め材上にわたって第2めっき層を形成する第6工程と、上記第2めっき層上にエッチングレジストを所定のパターンをもって形成した後、エッチングして上記接続端子部を介して上記第1回路配線と接続する第2回路配線と、上記永久穴埋め材上に上記第2回路配線と非導通の別の配線とを形成する第7工程とを少なくとも実施することを特徴としている。
【0012】
この第発明においても、請求項4に記載されているように、上記第2工程時に上記レーザービア穴をすり鉢状に形成することが好ましい
【0013】
【発明の実施の形態】
まず、図1により本発明の参考実施形態を説明し、その次に図2により本発明の実施形態について説明する。図1(a)〜(d)は参考実施形態の製造工程の説明図で、図2(a)〜(d)は本発明の実施形態の製造工程の説明図である。
【0014】
まず、参考実施形態においては、図1(a)に示すように、銅張積層基板からなるコア材としてのプリント基板10の両面に回路配線11,12を形成した後、その一方の面にビルドアップ樹脂層として絶縁性樹脂層20を積層する。
【0015】
この場合、回路配線(第1回路配線)11が内層回路であるため、絶縁性樹脂層20をその第1回路配線11の形成面側に積層する。絶縁性樹脂層20の形成方法は、カーテンコート法、ロールコート法もしくは印刷法などであってよい。積層に先立って、プリント基板10の表面を例えば黒化処理して粗面化しておくことが好ましい。なお、場合によっては、絶縁性樹脂層20にプリプレグを用いてもよい。
【0016】
この参考実施形態において、絶縁性樹脂層20にはエポキシ系樹脂が用いられている。この絶縁性樹脂層20に第1回路配線11に至る深さのビア穴21を開けるが、この参考実施形態において、穴明けはレーザー照射による。
【0017】
したがって、このビア穴21はレーザービア穴で、形状はすり鉢状とする。すり鉢状とは、上面側開口径が底面側開口径よりも大きく、かつ、内面が滑らかな傾斜面となっている形状のものをすべて含む。
【0018】
その傾斜面は、断面で見て直線,曲線を問わない。ビア穴21をレーザービア穴とした理由は、レーザーによればすり鉢状に形成しやすいからである。実寸で言うと、上面側開口径は0.10〜0.20mm,底面側開口径は0.07〜0.17mm程度が好ましい。
【0019】
次に、図1(b)に示すように、ビア穴21内を含めて絶縁性樹脂層20上にめっき層30を形成する。めっき方法には特に制限はなく、例えば無電解めっきと電気めっきとの併用もしくは無電解めっきのみであってもよい。
【0020】
めっき層30を形成した後、図1(c1)の断面図および同図(c2)の拡大斜視図に示すように、めっき層30上に絶縁性樹脂層20の回路配線を形成するためのエッチングレジスト40を形成する。
【0021】
この例においては、エッチングレジスト40として2つのエッチングレジスト41,42が含まれているが、図1(d1)の断面図および同図(d2)の拡大斜視図を併せて参照して、一方のエッチングレジスト41は、プリント基板10の第1回路配線11と接続される特定の回路配線(第2回路配線)31の形成用であり、他方のエッチングレジスト42は、その第2回路配線31とは非導通の別の回路配線32の形成用である。
【0022】
なお、この例では、プリント基板10の第1回路配線11をエッチングにより分断し、分断された第1回路配線11の一方を第2回路配線31と接続させ、分断された第1回路配線11の他方を第2回路配線31とは非導通の別の回路配線32と接続させるため、図1(c1)および同図(c2)に示すように、エッチングレジスト41とエッチングレジスト42とをビア穴21の底部において所定の間隔をもって対向させている。
【0023】
上記のように、めっき層30上にエッチングレジスト41,42を含むエッチングレジスト40を形成した後、エッチングしてプリント基板10の第1回路配線11を分断するとともに、その分断された一方と接続される第2回路配線31と、その分断された他方と接続される回路配線32とを形成する。
【0024】
ここで重要なのは、第2回路配線31の接続端子部31aが、すり鉢状のビア穴21の内面の全面ではなくその一部分に形成されていることである。
【0025】
これにより、図1(d1)および同図(d2)に示すように、ビア穴21の内面の残部に、必要に応じて第2回路配線31とは非導通の別の回路配線32を通すことが可能となり、配線密度をより高めることができる。
【0026】
次に、図2(a)〜(d)を参照して、本発明の実施形態について説明する。この実施形態は、上記参考実施形態のビア穴21を穴埋めし、その上にも別の配線を形成できるようにしたもので、上記参考実施形態の図1(a)〜(b)までは同じ工程を辿る。
【0027】
上記参考実施形態におけるめっき層30を第1めっき層として、図1(b)で説明したように、絶縁性樹脂層20のビア穴21内を含めて絶縁性樹脂層20上に第1めっき層30を形成した後、この実施形態においては、図2(a1)の断面図および同図(a2)の拡大斜視図に示すように、第1めっき層30をビア穴21の内面の一部分を通してプリント基板10側の第1回路配線11と接続するように第1めっき層30上にエッチングレジスト40を形成する。
【0028】
すなわち、エッチングレジスト40にて絶縁性樹脂層20上の第1めっき層30を被覆するとともに、ビア穴21の内面においては、第1めっき層30の一部分を第1回路配線11に至るように例えば舌片状に被覆し、ビア穴21の内面の残部およびその周縁の第1めっき層30は露出状態とする。
【0029】
そして、ビア穴21の内面に露出している不要な第1めっき層30をエッチングにより除去した後、エッチングレジスト40を剥離して、図2(b1)の断面図および同図(b2)の拡大斜視図に示すように、ビア穴21の内面の一部分に、第1回路配線11と接続する第1めっき層30の接続端子部31aを形成する。
【0030】
次に、図2(c)の断面図に示すように、ビア穴21内に永久穴埋め材22を充填し、この永久穴埋め材22の表面を第1めっき層30と実質的に同一面となるように研磨する。永久穴埋め材22には、例えばエポキシ系の熱硬化型樹脂を用いることができる。なお、永久穴埋め材とは、以後絶縁性樹脂層から除去されることのない穴埋め材のことを言う。
【0031】
次に、第1めっき層30および永久穴埋め材22上に、例えば電気めっきにより第2めっき層50を形成した後、絶縁性樹脂層20に必要とされる配線を形成するためのエッチングレジスト60を形成する。エッチングレジスト60は印刷法によって形成されてもよいが、この例では感光性ドライフィルムを用いている。
【0032】
の実施形態では、図2(c)に示すように、エッチングレジスト60として、ビア穴21内に残されている上記接続端子部31aを介してプリント基板10の第1回路配線11と接続される第2回路配線を得るためのエッチングレジスト61と、その第2回路配線とは非導通の別の回路配線で、永久穴埋め材22上を通るような配線を得るためのエッチングレジスト62とを形成している。
【0033】
このようなエッチングレジスト61,62を形成した後、露出している不要な第2めっき層50およびその下にある第1めっき層30をともにエッチングにて除去する。
【0034】
これにより、図2(d1)の断面図および同図(d2)の拡大斜視図に示すように、ビア穴21内に残されている上記接続端子部31aを介してプリント基板10の第1回路配線11と接続される第2回路配線51と、その第2回路配線51とは非導通で永久穴埋め材22上を通る別の回路配線52とが形成される。
【0035】
なお、第2回路配線51は第1めっき層30と第2めっき層50の2層からなるが、別の回路配線52の永久穴埋め材22上を通る部分は第2めっき層50の1層のみからなる。
【0036】
記実施形態では、絶縁性樹脂層20を1層としているが、必要に応じてさらに絶縁性樹脂層を積層し、適宜レーザービア穴を形成して、その内層回路配線間を接続することができる。
【0037】
【発明の効果】
以上説明したように、本発明によれば、ビルドアップ型の多層プリント基板において、内層回路間を接続するビア穴上にも、その内層回路とは非導通の別の配線を通すことが可能となり、配線密度をより高めることができる。
【図面の簡単な説明】
【図1】本発明の参考実施形態における製造工程を説明するための説明図。
【図2】本発明の実施形態における製造工程を説明するための説明図。
【図3】従来のビルドアップ型多層プリント基板のビア穴部分を示す断面図。
【図4】図3のビア穴部分を示す拡大斜視図。
【符号の説明】
10 プリント基板(コア材)
11 第1回路配線(内層回路)
20 絶縁性樹脂層
21 ビア穴
30 めっき層(第1めっき層)
31,51 第2回路配線
31a 接続端子部
32,52 別の配線
40,60 エッチングレジスト
50 第2めっき層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer printed circuit board and a method for manufacturing the same, and more particularly to a wiring formation technique when circuit wiring is formed in multiple layers via an insulating resin layer having a laser via hole.
[0002]
[Prior art]
One method for producing a multilayer printed circuit board is a build-up type. In the build-up type, a printed circuit board made of, for example, a copper-clad laminate is used as a core material, and an insulating resin layer is sequentially laminated on the substrate, and a circuit wiring is formed for each insulating resin layer.
[0003]
An example thereof will be described with reference to FIG. 3. First, circuit wirings 1 a and 1 b are formed in a predetermined pattern on both surfaces of the printed circuit board 1. If one of the circuit wirings 1a is the wiring of the inner layer circuit, the inner layer circuit wiring forming surface side is roughened by blackening or the like, and then the insulating resin layer (build-up resin layer) 2 is formed into a circuit. It is formed thicker than the wiring 1a.
[0004]
Next, a via hole 2a having a depth reaching the circuit wiring 1a is formed in the insulating resin layer 2. This drilling is selected according to the material of the insulating resin. For example, in the case of an epoxy resin, a laser drilling method is adopted, and in the case of a photovia development type insulating resin, the insulating resin is exposed by applying a predetermined mask, developed, and removed. Done.
[0005]
After drilling, the plating layer 3 is formed on the insulating resin layer 2 including the inside of the via hole 2a, and the plating layer 3 is etched to form the circuit wiring 3a that is electrically connected to the circuit wiring 1a on the insulating resin layer 2. To do. In this way, circuit wiring for the required number of layers is formed.
[0006]
FIG. 4 schematically shows an enlarged perspective view of the via hole 2a. Since the copper plating of the circuit wiring 3a exists in and around the via hole 2a, the circuit wiring 3a is not formed on the insulating resin layer 2. When another conductive wiring 4 is formed, wiring must be performed avoiding the via hole 2a.
[0007]
Normally, the diameter of the via hole 2a is about 0.1 to 0.2 mm. For example, when high-density wiring is performed on a large number of wires having a line width of about 30 to 100 μm, the presence of the via hole 2a is considered in wiring design. It is a big hindrance.
[0008]
[Problems to be solved by the invention]
Accordingly, an object of the present invention is to allow another wiring that is non-conductive to the circuit wiring to pass through the via hole connecting the circuit wiring in the build-up type multilayer printed circuit board. is there.
[0009]
[Means for Solving the Problems]
In order to solve the above-described problems, the first invention of the present application is, as described in claim 1, a printed circuit board as a core material having a first circuit wiring serving as an inner layer circuit on the surface, and the above-described printed circuit board. Including at least two insulating resin layers formed on the first circuit wiring, the insulating resin layer having a laser via hole having a depth reaching the first circuit wiring; In the multilayer printed circuit board in which the second circuit wiring that conducts to the first circuit wiring through the laser via hole is formed, the connection terminal portion of the second circuit wiring passes through a part of the inner surface of the laser via hole. In addition to being connected to the circuit wiring, the laser via hole is filled with an electrically insulating permanent filling material so as to be substantially flush with the insulating resin layer. 2 The road line is characterized by another wire of non-conduction is formed.
[0010]
According to the first invention, since the via hole is blocked by a permanent filling material, as possible out to form another wiring nonconductive and the second circuit interconnection to the via on the hole. Incidentally, as described in claim 2, it is preferable Les Zabia hole is conical hole.
[0011]
The second invention of the present application relates to the manufacturing method of the first invention, and as described in claim 3, the printed circuit board as the core material having the first circuit wiring which becomes the inner layer circuit on the surface. A first step of forming an insulating resin layer on one circuit wiring forming surface; a second step of forming a laser via hole having a depth reaching the first circuit wiring in the insulating resin layer by laser light; A third step of forming a first plating layer on the insulating resin layer including the inner surface of the laser via hole, and connecting the first plating layer to the first circuit wiring through a part of the inner surface of the laser via hole; As described above, a fourth step of forming an etching resist on the first plating layer, and unnecessary plating portions exposed on the remaining inner surface of the laser via hole are removed by etching, so that the inner surface of the laser via hole is removed. of A fifth step of forming a connection terminal portion to be connected to the first circuit wiring in the portion, and an electrically insulating permanent filling material in the laser via hole so as to be substantially flush with the insulating resin layer. A sixth step of filling, a sixth step of forming a second plating layer over the first plating layer and the permanent hole filling material, and etching after forming an etching resist with a predetermined pattern on the second plating layer A second circuit wiring connected to the first circuit wiring via the connection terminal portion, and a seventh step of forming the second circuit wiring and another non-conductive wiring on the permanent hole filling material. It is characterized by at least implementation.
[0012]
Also in the second invention, as described in claim 4, it is preferable that the laser via hole is formed in a mortar shape in the second step .
[0013]
DETAILED DESCRIPTION OF THE INVENTION
First, explaining the referential embodiment of the present invention by FIG. 1, it will be described implementation form of the present invention with reference to FIG 2 the next. 1A to 1D are explanatory diagrams of the manufacturing process of the reference embodiment, and FIGS. 2A to 2D are explanatory diagrams of the manufacturing process of the embodiment of the present invention .
[0014]
First, in the reference embodiment, as shown in FIG. 1 (a), circuit wirings 11 and 12 are formed on both surfaces of a printed circuit board 10 as a core material made of a copper-clad laminated substrate, and then a build is performed on one surface thereof. The insulating resin layer 20 is laminated as the up resin layer.
[0015]
In this case, since the circuit wiring (first circuit wiring) 11 is an inner layer circuit, the insulating resin layer 20 is laminated on the formation surface side of the first circuit wiring 11. The method for forming the insulating resin layer 20 may be a curtain coating method, a roll coating method, a printing method, or the like. Prior to lamination, the surface of the printed circuit board 10 is preferably roughened by, for example, blackening. In some cases, a prepreg may be used for the insulating resin layer 20.
[0016]
In this reference embodiment, an epoxy resin is used for the insulating resin layer 20. A via hole 21 having a depth reaching the first circuit wiring 11 is formed in the insulating resin layer 20. In this reference embodiment, the drilling is performed by laser irradiation.
[0017]
Therefore, the via hole 21 is a laser via hole and has a mortar shape. The mortar shape includes all the shapes in which the upper surface side opening diameter is larger than the bottom surface side opening diameter and the inner surface is a smooth inclined surface.
[0018]
The inclined surface may be a straight line or a curved line when viewed in cross section. The reason for using the via hole 21 as a laser via hole is that it is easy to form in a mortar shape according to a laser. In actual size, the opening diameter on the upper surface side is preferably about 0.10 to 0.20 mm, and the opening diameter on the bottom surface side is preferably about 0.07 to 0.17 mm.
[0019]
Next, as shown in FIG. 1B, a plating layer 30 is formed on the insulating resin layer 20 including the inside of the via hole 21. The plating method is not particularly limited, and for example, a combination of electroless plating and electroplating or only electroless plating may be used.
[0020]
After forming the plating layer 30, as shown in the cross-sectional view of FIG. 1 (c1) and the enlarged perspective view of FIG. 1 (c2), etching for forming the circuit wiring of the insulating resin layer 20 on the plating layer 30 A resist 40 is formed.
[0021]
In this example, two etching resists 41 and 42 are included as the etching resist 40. Refer to the sectional view of FIG. 1 (d1) and the enlarged perspective view of FIG. The etching resist 41 is for forming a specific circuit wiring (second circuit wiring) 31 connected to the first circuit wiring 11 of the printed circuit board 10, and the other etching resist 42 is the second circuit wiring 31. This is for forming another non-conductive circuit wiring 32.
[0022]
In this example, the first circuit wiring 11 of the printed circuit board 10 is divided by etching, one of the divided first circuit wirings 11 is connected to the second circuit wiring 31, and the first circuit wiring 11 of the divided first circuit wiring 11 is connected. In order to connect the other to another circuit wiring 32 that is non-conductive with the second circuit wiring 31, as shown in FIG. 1 (c1) and FIG. 1 (c2), the etching resist 41 and the etching resist 42 are connected to the via hole 21. Are opposed to each other at a predetermined interval.
[0023]
As described above, after the etching resist 40 including the etching resists 41 and 42 is formed on the plating layer 30, the first circuit wiring 11 of the printed circuit board 10 is divided by etching and connected to the divided one. Second circuit wiring 31 and circuit wiring 32 connected to the other divided part are formed.
[0024]
What is important here is that the connection terminal portion 31 a of the second circuit wiring 31 is formed not on the entire inner surface of the mortar-shaped via hole 21 but on a part thereof.
[0025]
Thereby, as shown in FIG. 1 (d1) and FIG. 1 (d2), another circuit wiring 32 that is non-conductive with the second circuit wiring 31 is passed through the remaining part of the inner surface of the via hole 21 as necessary. Thus, the wiring density can be further increased.
[0026]
Next, referring to FIG. 2 (a) ~ (d) , will be described implementation form of the present invention. Implementation form of this is to filling the via holes 21 of the referential embodiment, which has to be able to form another wire also thereon until diagram above referential embodiment 1 (a) ~ (b) Follow the same process.
[0027]
As described in FIG. 1B, the plating layer 30 in the reference embodiment is used as the first plating layer, and the first plating layer is formed on the insulating resin layer 20 including the inside of the via hole 21 of the insulating resin layer 20. after forming the 30, in the implementation form of this, cross-section and as shown in the enlarged perspective view of the FIG (a2), a portion of the inner surface of the first plating layer 30 via holes 21 in FIG. 2 (a1) An etching resist 40 is formed on the first plating layer 30 so as to be connected to the first circuit wiring 11 on the printed circuit board 10 side.
[0028]
That is, the first plating layer 30 on the insulating resin layer 20 is covered with the etching resist 40, and a part of the first plating layer 30 reaches the first circuit wiring 11 on the inner surface of the via hole 21, for example. Covering in the shape of a tongue, the remaining part of the inner surface of the via hole 21 and the first plating layer 30 on the periphery thereof are exposed.
[0029]
Then, after removing the unnecessary first plating layer 30 exposed on the inner surface of the via hole 21 by etching, the etching resist 40 is peeled off, and the sectional view of FIG. 2B1 and the enlarged view of FIG. As shown in the perspective view, a connection terminal portion 31 a of the first plating layer 30 connected to the first circuit wiring 11 is formed on a part of the inner surface of the via hole 21.
[0030]
Next, as shown in the cross-sectional view of FIG. 2C, the via hole 21 is filled with a permanent hole filling material 22, and the surface of the permanent hole filling material 22 is substantially flush with the first plating layer 30. So as to polish. For the permanent hole filling material 22, for example, an epoxy thermosetting resin can be used. The permanent hole filling material refers to a hole filling material that will not be removed from the insulating resin layer thereafter.
[0031]
Next, after the second plating layer 50 is formed on the first plating layer 30 and the permanent hole filling material 22 by, for example, electroplating, an etching resist 60 for forming a wiring required for the insulating resin layer 20 is formed. Form. The etching resist 60 may be formed by a printing method, but in this example, a photosensitive dry film is used.
[0032]
The implementation form of this, as shown in FIG. 2 (c), as the etching resist 60, connected to the first circuit interconnection 11 of the printed circuit board 10 through the connection terminal portions 31a that are left in the via hole 21 An etching resist 61 for obtaining a second circuit wiring to be used, and an etching resist 62 for obtaining a wiring passing through the permanent hole filling material 22 by another circuit wiring that is non-conductive with the second circuit wiring. Forming.
[0033]
After such etching resists 61 and 62 are formed, the exposed unnecessary second plating layer 50 and the first plating layer 30 thereunder are both removed by etching.
[0034]
As a result, as shown in the cross-sectional view of FIG. 2 (d1) and the enlarged perspective view of FIG. 2 (d2), the first circuit of the printed circuit board 10 via the connection terminal portion 31a remaining in the via hole 21. A second circuit wiring 51 connected to the wiring 11 and another circuit wiring 52 that is non-conductive with the second circuit wiring 51 and passes over the permanent hole filling material 22 are formed.
[0035]
The second circuit wiring 51 includes two layers of the first plating layer 30 and the second plating layer 50, but only one layer of the second plating layer 50 passes through the permanent hole filling material 22 of another circuit wiring 52. Consists of.
[0036]
Above you facilities embodiment, although the insulating resin layer 20 and the first layer, and further laminating the insulating resin layer as needed, to form a suitable laser via holes for connecting between the inner layer circuit wiring that Can do.
[0037]
【The invention's effect】
As described above, according to the present invention, in a build-up type multilayer printed circuit board, it is possible to pass another wiring that is non-conductive with the inner layer circuit, also in the via hole that connects the inner layer circuits. The wiring density can be further increased.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram for explaining a manufacturing process in a reference embodiment of the present invention.
Explanatory view for explaining a manufacturing step in the implementation form of the present invention; FIG.
FIG. 3 is a cross-sectional view showing a via hole portion of a conventional build-up type multilayer printed circuit board.
4 is an enlarged perspective view showing a via hole portion of FIG. 3;
[Explanation of symbols]
10 Printed circuit board (core material)
11 First circuit wiring (inner layer circuit)
20 Insulating resin layer 21 Via hole 30 Plating layer (first plating layer)
31, 51 Second circuit wiring 31a Connection terminal portion 32, 52 Another wiring 40, 60 Etching resist 50 Second plating layer

Claims (4)

表面に内層回路となる第1回路配線を有するコア材としてのプリント基板と、上記プリント基板の上記第1回路配線上に形成された絶縁性樹脂層の少なくとも2層を含み、上記絶縁性樹脂層は上記第1回路配線に至る深さのレーザービア穴を備え、上記絶縁性樹脂層上に上記レーザービア穴を介して上記第1回路配線に導通する第2回路配線が形成されている多層プリント基板において、
上記第2回路配線の接続端子部が上記レーザービア穴の内面の一部分を通して上記第1回路配線に接続されているとともに、上記レーザービア穴には電気絶縁性の永久穴埋め材が上記絶縁性樹脂層と実質的に同一面となるように充填され、上記永久穴埋め材上に、上記第2回路配線とは非導通の別の配線が形成されていることを特徴とする多層プリント基板。
A printed circuit board as a core material having a first circuit wiring serving as an inner layer circuit on the surface; and an insulating resin layer formed on the first circuit wiring of the printed circuit board, the insulating resin layer Is provided with a laser via hole having a depth reaching the first circuit wiring, and a second circuit wiring that is electrically connected to the first circuit wiring through the laser via hole is formed on the insulating resin layer. In the substrate,
The connection terminal portion of the second circuit wiring is connected to the first circuit wiring through a part of the inner surface of the laser via hole, and an electrically insulating permanent filling material is formed in the insulating resin layer in the laser via hole. A multilayer printed circuit board , wherein another wiring that is substantially non-conductive with the second circuit wiring is formed on the permanent hole-filling material so as to be substantially flush with each other .
上記レーザービア穴がすり鉢状穴であることを特徴とする請求項1に記載の多層プリント基板。 The multilayer printed circuit board according to claim 1, wherein the laser via hole is a mortar-shaped hole . 表面に内層回路となる第1回路配線を有するコア材としてのプリント基板の上記第1回路配線形成面上に絶縁性樹脂層を形成する第1工程と、A first step of forming an insulating resin layer on the first circuit wiring formation surface of the printed circuit board as a core material having a first circuit wiring serving as an inner layer circuit on the surface;
レーザー光により上記絶縁性樹脂層に上記第1回路配線に至る深さのレーザービア穴を形成する第2工程と、A second step of forming a laser via hole having a depth reaching the first circuit wiring in the insulating resin layer by laser light;
上記レーザービア穴の内面を含めて上記絶縁性樹脂層上に第1めっき層を形成する第3工程と、A third step of forming a first plating layer on the insulating resin layer including the inner surface of the laser via hole;
上記第1めっき層を上記レーザービア穴の内面の一部分を通して上記第1回路配線と接続するように、上記第1めっき層上にエッチングレジストを形成する第4工程と、A fourth step of forming an etching resist on the first plating layer so as to connect the first plating layer to the first circuit wiring through a part of the inner surface of the laser via hole;
上記レーザービア穴の内面の残部に露出している不要なめっき部分をエッチングにより除去して、上記レーザービア穴の内面の一部分に上記第1回路配線と接続する接続端子部を形成する第5工程と、  A fifth step of forming a connection terminal portion connected to the first circuit wiring on a part of the inner surface of the laser via hole by removing unnecessary plating portions exposed on the remaining portion of the inner surface of the laser via hole by etching. When,
上記レーザービア穴に、電気絶縁性の永久穴埋め材を上記絶縁性樹脂層と実質的に同一面となるように充填する第6工程と、A sixth step of filling the laser via hole with an electrically insulating permanent hole filling material so as to be substantially flush with the insulating resin layer;
上記第1めっき層および上記永久穴埋め材上にわたって第2めっき層を形成する第6工程と、A sixth step of forming a second plating layer over the first plating layer and the permanent hole filling material;
上記第2めっき層上にエッチングレジストを所定のパターンをもって形成した後、エッチングして上記接続端子部を介して上記第1回路配線と接続する第2回路配線と、上記永久穴埋め材上に上記第2回路配線と非導通の別の配線とを形成する第7工程とを少なくとも実施することを特徴とする多層プリント基板の製造方法。An etching resist having a predetermined pattern is formed on the second plating layer, and then etched to connect the first circuit wiring to the first circuit wiring through the connection terminal portion, and the second hole on the permanent hole filling material. A method for manufacturing a multilayer printed board, comprising performing at least a seventh step of forming two-circuit wiring and another non-conductive wiring.
上記第2工程において、上記レーザービア穴をすり鉢状に形成することを特徴とする請求項3に記載の多層プリント基板の製造方法。The method for producing a multilayer printed board according to claim 3, wherein in the second step, the laser via hole is formed in a mortar shape.
JP2002054749A 2002-02-28 2002-02-28 Multilayer printed circuit board and manufacturing method thereof Expired - Fee Related JP3991198B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002054749A JP3991198B2 (en) 2002-02-28 2002-02-28 Multilayer printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002054749A JP3991198B2 (en) 2002-02-28 2002-02-28 Multilayer printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003258428A JP2003258428A (en) 2003-09-12
JP3991198B2 true JP3991198B2 (en) 2007-10-17

Family

ID=28665816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002054749A Expired - Fee Related JP3991198B2 (en) 2002-02-28 2002-02-28 Multilayer printed circuit board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3991198B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5077324B2 (en) 2009-10-26 2012-11-21 株式会社デンソー Wiring board
JP6963414B2 (en) * 2017-05-29 2021-11-10 株式会社図研 Design support equipment, design support methods and programs

Also Published As

Publication number Publication date
JP2003258428A (en) 2003-09-12

Similar Documents

Publication Publication Date Title
JP2658661B2 (en) Method for manufacturing multilayer printed wiring board
JP3629375B2 (en) Multilayer circuit board manufacturing method
JP2874329B2 (en) Method for manufacturing multilayer printed wiring board
JP2008131036A (en) Printed circuit board and method of manufacturing the same
JP2008109140A (en) Circuit board and manufacturing method thereof
JP2012094662A (en) Method of manufacturing multilayer wiring board
US10772220B2 (en) Dummy core restrict resin process and structure
JP2008311612A (en) Multilayer printed circuit board, and method of manufacturing the same
JP2007220803A (en) Multilayer wiring board and its connection method
JP3991198B2 (en) Multilayer printed circuit board and manufacturing method thereof
TWI691243B (en) Manufacturing method for printed circuit board
JP2004146742A (en) Manufacturing method for wiring board
KR20130031592A (en) Method for manuracturing printed circuit board with via and fine pitch circuit and printed circuit board by the same method
JPH09232760A (en) Multilayered printed-wiring board and manufacture thereof
JP4187049B2 (en) Multilayer wiring board and semiconductor device using the same
JP3871910B2 (en) Flexible printed circuit board having cable and manufacturing method thereof
JP2000323841A (en) Multilayer circuit board and manufacture thereof
JP2765550B2 (en) Multilayer wiring board and method of manufacturing multilayer wiring board
JPH11261236A (en) Multi-layer printed wiring board and manufacture thereof
CN114521041A (en) Circuit board and manufacturing method thereof
JP4059386B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP3748974B2 (en) Build-up multilayer printed wiring board and manufacturing method thereof
JP7397718B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP7423326B2 (en) Printed wiring board and method for manufacturing printed wiring board
TWI505759B (en) Printed circuit board and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070710

R150 Certificate of patent or registration of utility model

Ref document number: 3991198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees