JP3988163B2 - 液晶表示装置におけるソース駆動回路 - Google Patents

Description

本発明は、液晶表示（ＬＣＤ）装置を駆動する装置、特に、ＬＣＤ駆動装置に用いられる低電源駆動回路に関する。

ＬＣＤパネルはブラウン管（ＣＲＴ）パネルと比べて寸法においてより薄く、電力の浪費もより少ないため、近年、パーソナルコンピュータや、ワードプロセッサや、カラーテレビ受像機に適用されている。特に、アクティブマトリックス型ＬＣＤ装置は応答が高速であり、高品質の優れた画面と多階調表示を有しているため、アクティブマトリックス型ＬＣＤ装置の需要が高くなっている。
一般に、アクティブマトリックス型ＬＣＤ装置は、薄膜金属線と、透明画素電極と、薄膜トランジスタ（ＴＦＴｓ）とを有する半導体基板と、透明な共通電極を有する対向基板と、半導体基板と対向基板の間に挿入された液晶とから構成される。スイッチ機能を有するＴＦＴを制御することによって各画素電極に階調電圧が印加され、各画素電極と共通電極間の電圧差によって液晶の透過率が変化し、画面上で表示を行うことができる。

半導体基板上には、画素電極に階調電圧を印加するためのデータ線とＴＦＴにスイッチ制御信号（走査信号）を印加する走査線が配置される。そして、走査線の走査信号が高レベルのとき、走査線に接続する全てのＴＦＴはＯＮ状態になっており、データ線に送られる階調電圧はＴＦＴを通じて画素電極に印加される。走査信号がＴＦＴをＯＦＦ状態にするために低くなると、各画素電極と共通電極の間の電圧差は、次の階調電圧が画素電極に印加されるまで維持される。このように、走査信号が順に各走査線に送られ、階調電圧がすべての画素電極に印加されると、画面の表示はフレーム周期毎に更新される。

データ線を駆動するため用いられるＬＣＤ駆動装置は、液晶容量、配線抵抗、配線容量を含む各データ線の大きな負荷を充電・放電する必要がある。
ＬＣＤ駆動装置は、一般に、分圧器と、デコーダと、データ線に接続される駆動回路によって構成される。従来は、駆動回路は演算増幅器によって実行される（Ｓ.Ｓａｉｔｏ他『カラーＴＦＴ−ＬＣＤのための６ビットデジタルデータプリンタ』ＳＩＤ 95 ダイジェスト、２５７‐２６０頁、１９９５年を参照）。演算増幅器は高電流供給能力が有するため、駆動回路は、大容量の負荷を有するデータ線を高速で駆動することができる。また、演算増幅器内でトランジスタの閾値電圧がわずかに変動したときでも、演算増幅器の出力電圧の変動は比較的小さい。さらに、出力電圧は高精度とすることができる。

しかし、従来技術の駆動回路では、それぞれ多数の構成要素をもつ演算増幅器の数はデータ線の数とともに増大する。このため、従来技術の駆動回路を用いたＬＣＤ駆動装置を単一の集積回路装置の形態で構成する場合、集積回路装置の寸法を十分に演算増幅器を収納できるように大きくしなければならず、製造費が増大する。さらに、演算増幅器は定常電流を必要とするため、電力の消失を増大する。従って、このような構造は低電力損失の使用には適しない。ＬＣＤ駆動装置に演算増幅器を用いる詳細な技術は、Ｒｕｔａに付与された「アクティブマトリックス液晶表示のための集積アナログソース駆動回路」を発明の名称とする米国特許６、０７５、５２４号明細書に記載されている。Ｔｓｕｃｈｉ等に付与された「演算増幅器を具備しない液晶表示装置の駆動回路」を発明の名称とする米国特許６、１２７、９９７号明細書は、演算増幅器なしに構成される他のＬＣＤ駆動装置を開示している。しかし、この構成では、未だ、充電動作や放電動作に大きな変動が生じるため、より大きなチャンネルのプリチャージ充電損の問題がある。
米国特許６、０７５、５２４号明細書 米国特許６、１２７、９９７号明細書 Ｓ.Ｓａｉｔｏ他『カラーＴＦＴ−ＬＣＤのための６ビットデジタルデータプリンタ』ＳＩＤ 95 ダイジェスト、２５７‐２６０頁、１９９５年

本発明の目的は、製造費や出力損失を低減でき、正確な駆動出力を得ることができ、負荷される充電損失を低減できる液晶表示駆動装置に用いられるソース駆動回路を提供することを目的とする。

請求項１に記載するように、本発明の液晶表示装置におけるソース駆動回路は、
入力電圧を受けデータ線を駆動するための出力電圧を発生するための液晶表示装置におけるソース駆動回路であって、
接地電圧が印加される接地端子と、
前記接地電圧よりも高い電源電圧が印加される電源端子と、
前記入力電圧を受ける入力端子と、
制御信号端子と、
前記出力電圧を発生する出力端子と、
第１及び第２Ｐ−チャンネルＭＯＳトランジスタであって、それぞれのトランジスタがそのゲートを前記第１Ｐ−チャンネルＭＯＳトランジスタのドレインに接続し、かつ前記第２Ｐ−チャンネルＭＯＳトランジスタがそのソースを前記出力端子に接続している前記第１及び第２Ｐ−チャンネルＭＯＳトランジスタと、
第１及び第２Ｎ−チャンネルＭＯＳトランジスタであって、それぞれのトランジスタがそのゲートを前記第１Ｎ−チャンネルＭＯＳトランジスタのドレインに接続し、かつ前記第２Ｎ−チャンネルＭＯＳトランジスタがそのソースを前記出力端子に接続している前記第１及び第２Ｎ−チャンネルＭＯＳトランジスタと、
ゲートを前記入力端子に接続しソースを前記第１Ｐ−チャンネルＭＯＳトランジスタのソースに接続した第３Ｎ−チャンネルＭＯＳトランジスタと、
ドレインを前記電源端子に接続しゲートを第３Ｐ−チャンネルＭＯＳトランジスタのソースに接続した第３Ｐ−チャンネルＭＯＳトランジスタと、
前記第３Ｐ−チャンネルＭＯＳトランジスタのソースと前記第１Ｎ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第１スイッチと、
前記接地端子と前記第１Ｐ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第２スイッチと、
前記電源端子と前記第３Ｎ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第３スイッチと、
前記入力端子と前記第１Ｎ−チャンネルＭＯＳトランジスタのソースとの間に接続される第４スイッチと、
前記電源端子と前記第２Ｎ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第５スイッチと、
前記接地端子と前記第２Ｐ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第６スイッチと、
前記制御信号端子と前記第１Ｎ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第１コンデンサとを具備することを特徴とする。

ここで、請求項２に記載するように、
前記第１Ｎ−チャンネルＭＯＳトランジスタのドレインの電圧を、少なくとも前記入力電圧に前記第１Ｎ−チャンネルＭＯＳトランジスタの閾値電圧を加えたもののレベルに昇圧するように、前記第１コンデンサが所定時間作動することを特徴とする。

さらに、請求項３に記載するように、
Ｖinを前記入力電圧とし、Ｖthp1を前記第１Ｐ−チャンネルＭＯＳトランジスタの閾値電圧とし、Ｖthn3を前記第３Ｎ−チャンネルＭＯＳトランジスタの閾値電圧とした場合、前記第３及び第２スイッチは、前記第２Ｐ−チャンネルＭＯＳトランジスタのゲートに、（Ｖin＋Ｖthp1−Ｖthn3）の電圧で、所定時間バイアスをかけるために動作することを特徴とする。

また、請求項４に記載するように、
Ｖinを前記入力電圧とし、Ｖthn1を前記第１N−チャンネルＭＯＳトランジスタの閾値電圧とした場合、前記第４及び第１スイッチは、前記第２N−チャンネルＭＯＳトランジスタのゲートに、（Ｖin＋Ｖthn1）の電圧で、所定時間バイアスをかけるために動作することを特徴とするクレーム１記載のソース駆動回路。

また、請求項５に記載するように、
前記第６スイッチは、前記第２Ｐ−チャンネルＭＯＳトランジスタをソースフォロワとして動作させるために動作することを特徴とする。

請求項６に記載するように、
前記第５スイッチは、前記第２N−チャンネルＭＯＳトランジスタをソースフォロワとして動作させるために動作することを特徴とする。

請求項７に記載するように、
前記ソース駆動回路は、さらに、ソースを前記第２Ｐ−チャンネルＭＯＳトランジスタのドレインに接続し、ドレインを前記出力端子に接続する第４Ｎ−チャンネルＭＯＳトランジスタを具備し、前記第４Ｎ−チャンネルＭＯＳトランジスタは、前記入力電圧が前記第２Ｐ−チャンネルＭＯＳトランジスタの閾値電圧より小さい場合、実質的に前記出力電圧を所定時間接地電圧とするために用いられることを特徴とする。

請求項８に記載するように、
前記ソース駆動回路は、さらに、ゲートを前記入力端子に接続し、ソースを前記第１N−チャンネルＭＯＳトランジスタのソースに接続した第４Ｐ−チャンネルＭＯＳトランジスタと、
前記接地端子と前記第４Ｐ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第７スイッチとを具備することを特徴とする。

請求項９に記載するように、
前記ソース駆動回路は、さらに、前記入力端子と前記第３N−チャンネルＭＯＳトランジスタのソースとの間に接続される第９スイッチを具備することを特徴とする。

請求項１０に記載するように、
前記第４及び第９スイッチがそれぞれOFF状態とON状態に維持され、前記第５及び第６スイッチがそれぞれON状態とOFF状態で、前記第２Ｎ−チャンネルＭＯＳトランジスタがソースフォロワとして動作することを特徴とする

請求項１１に記載するように、
前記第５及び第６スイッチがそれぞれ所定時間ON状態とOFF状態になった後に、前記第５及び第６スイッチがOFF状態及びON状態になり、前記第２Ｐ−チャンネルＭＯＳトランジスタをソースフォロワとして作動することを特徴とする。

請求項１２に記載するように、
前記第４及び第９スイッチがそれぞれON状態とOFF状態に維持され、前記第５及び第６スイッチがそれぞれOFF状態とON状態で、前記第２Ｐ−チャンネルＭＯＳトランジスタがソースフォロワとして動作することを特徴とする。

請求項１３に記載するように、
前記第５及び第６スイッチがそれぞれ所定時間OFF状態とON状態になった後に、前記第５及び第６スイッチがON状態及びOFF状態になり、前記第２N−チャンネルＭＯＳトランジスタをソースフォロワとして作動することを特徴とする。

請求項１４に記載するように、
前記ソース駆動回路は、さらに、前記入力端子と前記出力端子との間に接続される第８スイッチを具備し、前記第８スイッチは前記第２Ｐ−チャンネルＭＯＳトランジスタ又は前記第２N−チャンネルＭＯＳトランジスタをソースフォロワとして動作した後にON状態になることを特徴とする。

請求項１５に記載するように、
前記ソース駆動回路は、さらに、ソースを前記第２Ｐ−チャンネルＭＯＳトランジスタのドレインに接続し、ドレインを前記出力端子に接続した第４Ｎ−チャンネルＭＯＳトランジスタを具備し、前記第４Ｎ−チャンネルＭＯＳトランジスタは、前記入力電圧が前記第 ２Ｐ−チャンネルＭＯＳトランジスタの閾値電圧より小さい場合、実質的に前記出力電圧を所定時間接地電圧にするために用いられることを特徴とする。

請求項１６に記載するように、
前記ソース駆動回路は、さらに、第５N−チャンネルＭＯＳトランジスタと第５Ｐ−チャンネルＭＯＳトランジスタとを具備し、前記第５N−チャンネルＭＯＳトランジスタは、そのソースを前記出力端子に接続し、そのドレインを前記電源端子に接続し、そのゲートを前記入力端子に接続し、前記第５Ｐ−チャンネルＭＯＳトランジスタは、そのソースを前記出力端子に接続し、そのドレインを前記接地端子に接続し、そのゲートを前記入力端子に接続したことを特徴とする。

請求項１７に記載するように、
Ｖinを前記入力電圧とし、Ｖthp1を前記第１Ｐ−チャンネルＭＯＳトランジスタの閾値電圧とし、Ｖthn3を前記第３Ｎ−チャンネルＭＯＳトランジスタの閾値電圧とした場合、第２Ｐ−チャンネルＭＯＳトランジスタのゲートに（Ｖin−Ｖthn3＋Ｖthp1）の電圧レベルでバイアスがかけられた後、前記第６及び第５スイッチがそれぞれON状態とOFF状態になり、前記第２Ｐ−チャンネルＭＯＳトランジスタをソースフォロワとして動作することを特徴とする。

請求項１８に記載するように、
Ｖinを前記入力電圧とし、Ｖthn1を前記第１Ｎ−チャンネルＭＯＳトランジスタの閾値電圧とした場合、前記第２N−チャンネルＭＯＳトランジスタのゲートに（Ｖin＋Ｖthn1）の電圧レベルでバイアスをかけた後、前記第６及び第５スイッチがそれぞれOFF状態とON状態になり、前記第２N−チャンネルＭＯＳトランジスタをソースフォロワとして動作することを特徴とする。

請求項１９に記載するように、
前記ソース駆動回路は、さらに、前記入力端子と前記出力端子との間に接続される第８スイッチを具備し、前記第８スイッチは、前記第２Ｐ−チャンネルＭＯＳトランジスタ又は前記第２N−チャンネルＭＯＳトランジスタがソースフォロワとして動作した後にON状態になることを特徴とする。

請求項２０に記載するように、
前記ソース駆動回路は、さらに、第５N−チャンネルＭＯＳトランジスタと第５Ｐ−チャンネルＭＯＳトランジスタとを具備し、前記第５N−チャンネルＭＯＳトランジスタはそのソースを前記出力端子に接続し、そのドレインを前記電源端子に接続し、そのゲートを前記入力端子に接続し、さらに前記第５Ｐ−チャンネルＭＯＳトランジスタは、そのソースを前記出力端子に接続し、そのドレインを前記接地端子に接続し、そのゲートを前記入力端子に接続したことを特徴とする。

本発明によれば、駆動回路は多数の要素を有する動作増幅器を具備せず、また、ＬＣＤに適用される本発明に係る新規の駆動回路の回路設計はウエハーＩＣ工程を十分に使用できるので、駆動回路のチップサイズを小さくすることができ、製造コストのみならず電力消費も低減できる。

本発明は、液晶表示装置において、データ線を駆動するため、入力電圧を受け、出力電圧を発生するソース駆動回路を提供する。本発明におけるソース駆動回路では、第1および第２P−チャンネルMOSトランジスタは入力電圧をトレースし、n−ウェルプロセスにおける体積効果を除去でき、負荷充電損失を一定に保持するため用いられる。第1および第２のP−チャンネルMOSトランジスタは、共通のゲートを第１P−チャンネルMOSトランジスタのドレインに接続しており、第２P−チャンネルMOSトランジスタのソースは出力端子に接続されている。第1および第２N−チャンネルMOSトランジスタは、共通のゲートを第１N−チャンネルMOSトランジスタのドレインに接続しており、第２N−チャンネルMOSトランジスタのソースは出力端子に接続されている。第３N−チャンネルMOSトランジスタは、そのゲートを入力端子に接続すると供に、そのソースを第１P−チャンネルMOSトランジスタのソースに接続している。第３Ｐ−チャンネルMOSトランジスタは、そのソースを電源端子に接続すると供に、そのゲートを第３Ｐ−チャンネルMOSトランジスタのドレインに接続している。第1スイッチが、第３Ｐ−チャンネルMOSトランジスタのドレインと第１N−チャンネルMOSトランジスタのドレインとの間に接続されている。第2スイッチが接地端子と第１P−チャンネルMOSトランジスタのドレインとの間に接続されている。第３スイッチが、電源端子と第３N−チャンネルMOSトランジスタのドレインとの間に接続されている。第４スイッチが、入力端子と第１N−チャンネルMOSトランジスタのソースとの間に接続されている。第５スイッチが、電源端子と第２N−チャンネルMOSトランジスタのドレインとの間に接続されている。第６スイッチが、接地端子と第２P−チャンネルMOSトランジスタのドレインとの間に接続されている。第１N−チャンネルMOSトランジスタのドレインの電圧を、少なくとも入力電圧にN−チャンネルMOSトランジスタの閾値電圧を加えたレベルに昇圧する制御信号をうける第１コンデンサが、接地と第１N−チャンネルMOSトランジスタのドレインとの間に接続されている。本発明の第一の形態によれば、ソース駆動回路は、さらに第４P−チャンネルMOSトランジスタと第7スイッチを具備する。第４P−チャンネルMOSトランジスタは、そのゲートを入力端子に接続すると供に、そのソースを第１N−チャンネルMOSトランジスタのソースに接続している。第7スイッチは、接地端子と第４P−チャンネルMOSトランジスタのドレインとの間に接続されている。

本発明の一形態によれば、ソース駆動回路は、さらに、入力端子と第３N−チャンネルMOSトランジスタのソースとの間に接続される第９スイッチを具備する。
本発明の他の態様によれば、ソース駆動回路は、さらに、ゲートを低電圧に接続し、ソースを第２P−チャンネルMOSトランジスタのドレインに接続し、ドレインを出力端子に接続する第４N−チャンネルMOSトランジスタを具備する。
本発明の他の態様によれば、ソース駆動回路は、さらに、入力端子と出力端子との間に接続される第8スイッチを具備する。第8スイッチは、第２P−チャンネルMOSトランジスタの作動後又は第２N−チャンネルMOSトランジスタの作動後に、ソースフォロワとしてON状態となる。
演算増幅器を用いることなく構成される本発明に係るLCD駆動装置は、より大きなチャンネルのプリチャージ・チャージ損失の問題を著しく低減することができる。

本発明の他の目的、効果および新規な特徴は添付図を参照することによって、以下の詳細な説明からより明らかとなる。
図１は先行技術であるＬＣＤ駆動回路を例示する回路図である。
図２は本発明に係る駆動回路の第１実施例を例示する回路図である。
図３Ａ〜図３Ｈは図2および図４に示す駆動回路の動作を説明するためのタイミングチャートである。
図４は図2に示す駆動回路の変容例の回路図である。
図５は図2に示す駆動回路の動作を示す表である。
図６は本発明に係る駆動回路の第2実施例を例示する回路図である。
図７Ａ〜図７Ｉは図６に示す駆動回路の第１動作を説明するためのタイミングチャートである。
図８Ａ〜図８Ｉは図６に示す駆動回路の第2動作を説明するためのタイミングチャートである。
図９Ａ〜図９Ｉは図６に示す駆動回路の第３動作を説明するためのタイミングチャートである。
図１０は図６に示す駆動回路の変容例の回路図である。
図１１は図６の駆動回路の動作を示す表である。

本発明に係る好ましい実施例を記載する前に、典型的なＬＣＤ駆動装置を、図１を参照して説明する。図示するように、ＬＣ駆動装置は、一般に、分圧器１０１と、デコーダ１０２と、データ線ＤＬに接続される駆動回路１０３とから構成される。データ線ＤＬは、また、薄膜トランジスタ（ＴＦＴ）(図示せず)を介して画素電極に接続される。分圧器１０１は多階調電圧を生成するため抵抗Ｒ１，Ｒ２，．．．，Ｒ６４を具備する。さらに、デコーダ１０２は、抵抗Ｒ１，Ｒ２，．．．，Ｒ６４に接続される線と映像データ信号Ｄ０，Ｄ１，．．．，Ｄ５を受ける線の交差点に設けられるＣＭＯＳスイッチによって構成される。

図２に、本発明の第一実施例に係る電源駆動回路を示す。本発明の電源駆動回路において、第１および第２Ｐ−チャンネルＭＯＳトランジスタは入力電圧をトレースするために用いられ、これによって、n―ウエルプロセスにおいて体積効果を除去でき、負荷電荷損失を一定に保持できる。第１及び第２Ｐ−チャンネルＭＯＳトランジスタＰＴ１，ＰＴ２は、その共通ゲートを、第１Ｐ−チャンネルＭＯＳトランジスタＰＴ１のドレインに接続しており、第２Ｐ−チャンネルＭＯＳトランジスタＰＴ２は、そのソースを出力端子に接続している。第１及び第２Ｎ−チャンネルＭＯＳトランジスタＮＴ１，ＮＴ２は、その共通ゲートを、第１Ｎ−チャンネルＭＯＳトランジスタＮＴ１のドレインに接続しており、第２Ｎ−チャンネルＭＯＳトランジスタＮＴ２は、そのソースを出力端子に接続している。第３Ｎ−チャンネルＭＯＳトランジスタＮＴ３は、そのゲートを入力端子に接続しており、そのソースを第１Ｐ−チャンネルＭＯＳトランジスタＰＴ1のソースに接続している。第３Ｐ−チャンネルＭＯＳトランジスタＰＴ３は、そのドレインを電源端子に接続しており、そのゲートを第３Ｐ−チャンネルＭＯＳトランジスタＰＴ３のソースに接続している。第１スイッチＳ１は、第３Ｐ−チャンネルＭＯＳトランジスタＰＴ３のソースと第１Ｎ−チャンネルＭＯＳトランジスタＮＴ１のドレインの間に接続されている。第２スイッチＳ２は、アース端子と第１Ｐ−チャンネルＭＯＳトランジスタＰＴ１のドレインの間に接続されている。第３スイッチＳ３は、電源端子と第３Ｎ−チャンネルＭＯＳトランジスタＮＴ３のドレインとの間に接続されている。第４スイッチＳ４は、入力端子と第１Ｎ−チャンネルＭＯＳトランジスタＮＴ1のソースの間に接続されている。第５スイッチＳ５は、電源端子と第２Ｎ−チャンネルＭＯＳトランジスタＮＴ２のドレインの間に接続されている。第６スイッチＳ６は、アース端子と第２Ｐ−チャンネルＭＯＳトランジスタＰＴ２のドレインの間に接続されている。第１Ｎ−チャンネルＭＯＳトランジスタのドレインの電圧を、少なくとも入力電圧にＮ−チャンネルＭＯＳトランジスタの閾値電圧を加えた電圧まで昇圧するための制御信号ＮＰを受け取るための第１コンデンサＣ１は、制御信号端子と第１Ｎ−チャンネルＭＯＳトランジスタのドレインの間に接続されている。あらゆる型のコンデンサ（例えば、金属―絶縁体―金属形やエアギャップ形）も第１コンデンサＣ１として使用することができる。

第３Ｎ−チャンネルＭＯＳトランジスタＮＴ３と第３、第２スイッチＳ３、Ｓ２は、第２Ｐ−チャンネルＭＯＳトランジスタＰＴ２のゲートにおける電圧を、入力電圧から、第１Ｐ−チャンネルＭＯＳトランジスタＰＴ１の閾値電圧に第３Ｎ−チャンネルＭＯＳトランジスタＮＴ３の閾値電圧を加えた分だけシフトした電圧にバイアスするために動作する。第３Ｐ−チャンネルＭＯＳトランジスタＰＴ３と第４、第１スイッチＳ４、Ｓ１は、第２Ｎ−チャンネルＭＯＳトランジスタＮＴ２のゲートにおける電圧を、入力電圧から、第１Ｎ−チャンネルＭＯＳトランジスタＮＴ１の閾値電圧の分だけシフトした電圧へとバイアスさせるために動作する。第６スイッチＳ６は、第２Ｐ−チャンネルＭＯＳトランジスタＰＴ２をソースフォロワとして動作させるために動作し、これによって、第１及び第２Ｐ−チャンネルＭＯＳトランジスタＰＴ１、ＰＴ２の共通ゲートにおける電圧から第２Ｐ−チャンネルＭＯＳトランジスタＰＴ２の閾値電圧の分だけシフトした電圧が、出力端子から出力電圧として出力される。第５スイッチＳ５は、第２Ｎ−チャンネルＭＯＳトランジスタＮＴ２をソースフォロワとして動作させるために動作し、これによって、第１及び第２Ｎ−チャンネルＭＯＳトランジスタＮＴ１、ＮＴ２の共通ゲートにおける電圧から第２Ｎ−チャンネルＭＯＳトランジスタＮＴ２の閾値電圧分だけシフトした電圧が、出力端子の出力電圧として出力される。

本発明のソース駆動回路では、ソース駆動回路はさらに第４Ｐ−チャンネルＭＯＳトランジスタＰＴ４と第７スイッチＳ７を具備することができる。第４Ｐ−チャンネルＭＯＳトランジスタＰＴ４は、そのゲートを入力端子に接続しており、そのソースは第１Ｎ−チャンネルＭＯＳトランジスタＮＴ１のソースに接続している。第７スイッチＳ７は、アース端子と第４Ｐ−チャンネルＭＯＳトランジスタＰＴ４のドレインの間に接続されている。さらに、本発明のソース駆動回路は、低電圧に接続されたゲートと、第２Ｐ−チャンネルＭＯＳトランジスタのドレインに接続されたソースと、出力端子に接続されたドレインを有する第４Ｎ−チャンネルＭＯＳトランジスタＮＴ４も具備することができる。

図２の駆動回路の動作を、以下、２つのデータ出力期間を示す図３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ、３Ｆ、３Ｇ、３Ｈを参照して説明する。
まず、時点ｔ０では、図３Ｂに示すように、スイッチＳ１とＳ２は両方ともＯＮとなっている。トランジスタＰＴ１とＰＴ２のゲートにおけるバイアス電圧Ｖ₁は０ボルトである。また、トランジスタＮＴ１とＮＴ２のゲートにおけるバイアス電圧Ｖ₂はＶ_DD−Ｖ_thp4ボルトである。

次に、時点ｔ１では、図３Ｂ及び図３Ｃに示すように、スイッチＳ１とＳ２はＯＦＦになっており、制御信号ＮＰはＯＮ状態であり、第１Ｎ−チャンネルＭＯＳトランジスタＮＴ１のドレインの電圧を、全ての設定ガンマ電圧にＮ−チャンネルＭＯＳトランジスタの閾値電圧を加えた電圧より高い電圧へと昇圧する。同時に、スイッチＳ３、Ｓ７とトランジスタＰＴ４（ＰＴ４とＰＴ７が存在する場合）はＯＮとなり、したがって、バイアス電圧Ｖ1とＶ2は、Ｖthp1をトランジスタPT1の閾値電圧とし、Ｖthn3をトランジスタNT３の閾値電圧とし、Ｖthn1をトランジスタNT1の閾値電圧とし、Ｖthp4をトランジスタPT４の閾値電圧とするとき、
Ｖ1 =Ｖin−Ｖthn3＋Ｖthp1
Ｖ2 =Ｖin＋Ｖthn1＋Ｖthp4

次に、時点ｔ２では、図３D及び図３Eに示すように、スイッチＳ４とＳ６はＯＮとなり、バイアス電圧Ｖ₂は
Ｖ₂ = Ｖ_in + Ｖ_thn1
となる。
この状態では、トランジスタPT2はソースフォロワとして用いられるため、出力電圧Ｖ_out は、Ｖ_thp2をトランジスタPT２の閾値電圧とすると、
Ｖ_out = Ｖ_in ‐ Ｖ_thn3 + Ｖ_thp1 ‐ Ｖ_thp2
となる。

ここで、第４Ｐ−チャンネルＭＯＳトランジスタPT４と第７スイッチＳ７は、本発明の本質的な要素ではないことに留意すべきである。第４Ｐ−チャンネルＭＯＳトランジスタPT４と第７スイッチＳ７が存在しない場合は、時点ｔ１とｔ２における動作は、以下のように少し異なる。時点ｔ１では、図３Ｃ及び図３Ｆに示すように、スイッチＳ３はＯＮとなり、バイアス電圧Ｖ₁は、
Ｖ_１ = Ｖ_in ‐ Ｖ_thn3 + Ｖ_thp1
となる。

次に、時点ｔ２では、図３Ｄと図３Ｅに示すように、スイッチＳ４とＳ６はＯＮとなり、バイアス電圧Ｖ₂は、
Ｖ₂ = Ｖ_in + Ｖ_thn1
となる。
この状態では、トランジスタＰＴ２はソースフォロワとして用いられるので、出力電圧Ｖ_out は、Ｖ_thp2をトランジスタPT２の閾値電圧とすると、
Ｖ_out = Ｖ_in ‐ Ｖ_thn3 + Ｖ_thp1 ‐ Ｖ_thp2
となる。

バイアス電圧Ｖ₂は、第４Ｐ−チャンネルＭＯＳトランジスタPT４と第７スイッチＳ７の有無にかかわらず、時点ｔ２において同じである。しかし、本発明のソース駆動回路が第４Ｐ−チャンネルＭＯＳトランジスタPT４及び第７スイッチＳ７を具備しない場合、入力端子において大きな電流が流れる。このため、Ｖ_thp1がＶ_thp2とほぼ等しい（≒）の場合、出力電圧Ｖ_outは
Ｖ_out ≒ Ｖ_in ‐ Ｖ_thn3
によって置き換えられる。
トランジスタＰＴ１とＰＴ２が互いに近接して設けられ、その寸法も互いにほぼ同じである場合、閾値電圧Ｖ_thp1は閾値電圧Ｖ_thp2とほぼ同じでありえることに留意すべきである。

次に、時点ｔ３で、図３Ｇに示すように、スイッチＳ５はＯＮとなる。この状態では、トランジスタＮT2はソースフォロワとして用いられるため、出力電圧Ｖ_out は、Ｖ_thn2をそのトランジスタＮT２の閾値電圧とすると、
Ｖ_out = Ｖ_in + Ｖ_thn1 ‐ Ｖ_thn2
となる。したがって、Ｖ_thn1がＶ_thn2とほぼ等しい（≒）の場合、出力電圧Ｖ_outは
Ｖ_out ≒ Ｖ_in
によって置き換えられる。

このように、第１実施例では、出力電圧Ｖ_outを入力電圧Ｖ_inと等しくすることができ、ソースフォロワとしてのトランジスタＮＴ２に接続されるソースフォロワとしてのトランジスタＰＴ２によって高精度の電圧バッファを得ることができる。
また、一般的なＮ−ウェル工程において、Ｐ−チャンネルＭＯＳトランジスタのソースフォロワは超低ガンマ電圧をトレースできないため、映像データが超低ガンマ電圧を選択したときには、さらにもうひとつＮ−チャンネルＭＯＳトランジスタを設け、接地電圧まで引き上げるのが好ましい。第４Ｎ−チャンネルＭＯＳトランジスタＮＴ４は、入力電圧がトランジスタＰＴ２の閾値電圧よりも小さいときに出力電圧を接地電圧まで引き上げるために用いられる。
時点ｔ５から時点ｔ８までの動作は、時点ｔ０から時点ｔ３に繰り返す。

図４は図２の駆動回路の変容例の回路図を示す。ソース駆動回路は、さらに、入力端子と出力端子の間に接続される第８スイッチＳ８を具備する。第８スイッチＳ８は、図３Ｈに示すように、ソースフォロワとして第２Ｐ−チャンネルＭＯＳトランジスタＰＴ２あるいは第２Ｎ−チャンネルＭＯＳトランジスタＮＴ２の動作後にＯＮとなる。Ｖ_outがＶ_inに近づく際のソースフォロワの駆動能力が乏しいため、第８スイッチＳ８を使用することで、正確に最適値（目的値）に達することができる。スイッチＳ８を使用する他の理由は、トランジスタＮＴ１とＮＴ２の閾値電圧の差に基づく出力電圧Ｖ_outとその最適値との差を補償するためである。例えば、図４の駆動回路の動作は図３Ａから３Ｈまでに示すように行われる。時点ｔ２から時点ｔ４の期間の間、出力電圧Ｖ_outは
Ｖ_out = Ｖ_in + Ｖ_thn1 ‐ Ｖ_thn2
で表される。

この場合、Ｖ_thn1とＶ_thn2間に差がある場合、出力電圧Ｖ_outはその最適値、すなわちＶ_inからΔＶだけ偏差する。次に、時点ｔ４においてそれぞれスイッチＳ５、Ｓ６はともにＯＦＦとなり、スイッチＳ８はＯＮとなり、このため出力電圧Ｖ_outはソース出力によって同じ階調出力電圧とともに平均化され、最終的に、時間が十分長くなると、ΔＶは小さいため、入力電圧Ｖ_inと等しくなる。Ｓ８の時間が長くなくても、同じ階調出力を有する各ソース出力はなお平均化される。そして、その最適値からのΔＶは、逆の極性によって相殺される。というのは、逆極性を有するソース出力は、その最適値から同じレベルで偏差しているからである。このように、図4では、Ｓ８をＯＮにすることによって出力電圧Ｖ_outの精度が向上する。ソース駆動回路は、さらに、第５Ｎ−チャンネルＭＯＳトランジスタＮＴ５及び第５Ｐ−チャンネルＭＯＳトランジスタＰＴ５を具備し、第５Ｎ−チャンネルＭＯＳトランジスタＮＴ５は、そのソースを出力端子に接続し、そのドレインを電源端子に接続し、そのゲートを入力端子に接続しており、第５Ｐ−チャンネルＭＯＳトランジスタＰＴ５は、そのソースを出力端子に接続し、そのドレインをアース端子に接続し、そのゲートを入力端子に接続している。第５Ｎ−チャンネルＭＯＳトランジスタＮＴ５及び第５Ｐ−チャンネルＭＯＳトランジスタＰＴ５は、目標値に近づくための最初の段階で、ソース出力を充電・放電するために使用される。第５Ｎ−チャンネルＭＯＳトランジスタＮＴ５及び第５Ｐ−チャンネルＭＯＳトランジスタＰＴ５を用いることにより、ソース出力をさらに正確に動作させることができる。

図５は図２の駆動回路の動作を示す表である。図５に示す駆動回路の動作手順は、論理回路（図２には図示せず）によって容易に配列することができる。

図６は本発明の第２実施例に係るソース駆動回路を示す。図６の構成は実質的に図２の構成と同じである。図２に示す構成と図６に示す構成の主な違いを以下に示す。本発明のソース駆動回路の第２実施例では、第４Ｐ−チャンネルＭＯＳトランジスタＰＴ４と第７スイッチＳ７が必要となる。さらに、第８スイッチＳ８が、入力端子と第１Ｐ−チャンネルＭＯＳトランジスタＰＴ１のソースの間に接続されている。
Ｐ−チャンネルＭＯＳトランジスタのソースフォロワは低ガンマ電圧をトレースできないため、低ガンマ電圧をトレースするためにはさらにＮ−チャンネルＭＯＳトランジスタのソースフォロワが必要である。例えば、Ｖ０は最高ガンマ電圧を表し、Ｖ６３は最低ガンマ電圧を表す。Ｖ１、Ｖ２、…Ｖ６２のガンマ電圧は順に小さくなる。本発明に基づく駆動回路の第２実施例では、ガンマ電圧を三分割する。ガンマ電圧の第Ｉ部はＶ０からＶ７の間である。ガンマ電圧の第II部はＶ８からＶ５５の間である。ガンマ電圧の第III部はＶ５６からＶ６３の間である。

図７Aから７Fは、第I部における図６の駆動回路の第１の動作を説明するためのタイミングチャートであり、２つのデータ出力期間を示す。スイッチＳ４は第Ｉ部と第II部では常にOFFとなっている。
まず、時点ｔ０では、図７Bに示すように、スイッチS１とS２はともにONとなる。トランジスタPＴ１とＰＴ２のゲートにおけるバイアス電圧Ｖ₁は０ボルトである。また、トランジスタＮＴ１とＮＴ２のゲートにおけるバイアス電圧Ｖ₂はＶ_DD−Ｖ_thp3ボルトである。
次に、時点ｔ１では、図７Ｂ、７Ｃ、７Ｅに示すように、スイッチＳ１、Ｓ２はＯＦＦとなり、スイッチＳ３、Ｓ７はＯＮとなる。さらに、制御信号ＮＰはＯＮ状態であり、第１Ｎ−チャンネルＭＯＳトランジスタＮＴ１のドレインの電圧を、Ｎ−チャンネルＭＯＳトランジスタの閾値電圧とＰ−チャンネルＭＯＳトランジスタＰＴ４の閾値電圧とを加えた入力電圧のレベルまで昇圧する。そのとき、バイアス電圧Ｖ₂は
Ｖ₂ = Ｖ_in + Ｖ_thn1 - + Ｖ_thn4
となる。

次に、時点ｔ２では、図７Ｆに示すように、スイッチＳ３とＳ７はＯＦＦとなり、スイッチＳ９はＯＮとなるので、バイアス電圧Ｖ₁は
Ｖ₁ = Ｖ_in + Ｖ_thp1
となる。
同時に、スイッチＳ５はＯＮとなる。この状態では、トランジスタＮＴ２はソースフォロワとして用いられるため、出力電圧Ｖ_out は
Ｖ_out = Ｖ_in + Ｖ_thn1 + Ｖ_thp4 ‐ Ｖ_thn2
となる。
したがって、Ｖ_thn1がＶ_thn2とほぼ等しい（≒）場合、出力電圧Ｖ_outは
Ｖ_out ≒ Ｖ_in + Ｖ_thp4
によって置き換えられる。
ここで、（Ｖ_in + Ｖ_thp4）レベルの最大許容電圧は電源電圧であることに留意すべきである。

次に、時点ｔ３では、図７Ｄと７Ｇに示すように、スイッチＳ５はＯＦＦとなり、スイッチＳ６はＯNとなる。この状態では、トランジスタＰＴ２はソースフォロワとして用いられるため、出力電圧Ｖ_out は、Ｖ_thp2をトランジスタPＴ２の閾値電圧とすると、
Ｖ_out = Ｖ_in + Ｖ_thp1 ‐ Ｖ_thp2
となる。したがって、Ｖ_thp1がＶ_thp2とほぼ等しい（≒）場合、出力電圧Ｖ_outは
Ｖ_out ≒ Ｖ_in
によって置き換えられる。

トランジスタＰＴ１とＰＴ２が互いに近接して設けられ、その寸法も互いにほぼ同じである場合、閾値電圧Ｖ_thp1は閾値電圧Ｖ_thp2とほぼ同じでありえることに留意すべきである。また、一般的なＮ−ウェル工程において、Ｐ−チャンネルＭＯＳトランジスタのソースフォロワは超低ガンマ電圧をトレースできないため、映像データが超低ガンマ電圧を選択したときには、さらにもうひとつＮ−チャンネルＭＯＳトランジスタを設け、接地する方がよいことにも留意すべきである。第４Ｎ−チャンネルＭＯＳトランジスタＮＴ４は、入力電圧Ｖ_inがトランジスタＰＴ２の閾値電圧よりも小さいときに出力電圧を接地するために用いられる。時点ｔ５から時点ｔ８までの動作は、時点ｔ０から時点ｔ３の動作を繰り返す。

図８A〜８Fは、第II部における図６の駆動回路の第２の動作を説明するためのタイミングチャートである。第II部の駆動回路の動作は、図７Aと８Aに示すようにS５がONである間は、関係（Ｖ_in + Ｖ_thp4）を維持することができる点を除き、第I部の駆動回路の動作と同様である。

図９A〜９Fは、第III部における図６の駆動回路の第３の動作を説明するためのタイミングチャートである。V５６からV６３の第III部のガンマ電圧はより低くなり、P−チャンネルＭＯＳトランジスタのソースフォロワは低ガンマ電圧を正確にトレースできないため、Ｎ−チャンネルＭＯＳトランジスタのソースフォロワが低ガンマ電圧をトレースするため主として用いられる。スイッチＳ９は第III部では常にＯＦＦとなる。
まず、時点ｔ０では、図９Ｂに示すように、スイッチＳ１とＳ２はともにＯＮとなる。トランジスタＰＴ１とＰＴ２のゲートのバイアス電圧Ｖ₁は０ボルトである。また、トランジスタＮＴ１とＮＴ２のゲートにおけるバイアス電圧Ｖ₂はＶ_DD−Ｖ_thp3ボルトである。

次に、時点ｔ１では、図９Ｂ及び図９Ｃに示すように、スイッチＳ１とＳ２はＯＦＦとなり、スイッチＳ３とＳ７はＯＮとなる。さらに、制御信号ＮＰはＯＮ状態であり、第１Ｎ−チャンネルＭＯＳトランジスタＮＴ１のドレインの電圧を、Ｎ−チャンネルＭＯＳトランジスタＮＴ１の閾値電圧とＰ−チャンネルＭＯＳトランジスタＰＴ４の閾値電圧とを加えた入力電圧のレベルに昇圧する。
次に、時点ｔ２では、図９Ｄ及び図９Ｆに示すように、スイッチＳ４はＯＮとなり、バイアス電圧Ｖ₁とＶ₂は、
Ｖ_１ = Ｖ_in ＋＋ Ｖ_thp1 ‐ Ｖ_thn3
Ｖ₂ = Ｖ_in + Ｖ_thn1
となる。

同時に、スイッチＳ６はＯＮとなる。この状態では、トランジスタPＴ２はソースフォロワとして用いられるため、出力電圧Ｖ_out は、Ｖ_thp2をトランジスタPＴ２の閾値電圧とすると、
Ｖ_out = Ｖ_in + Ｖ_thp1 ‐ Ｖ_thn3 ‐ Ｖ_thp2
となる。
したがって、Ｖ_thp1がＶ_thp2とほぼ等しい（≒）場合、出力電圧Ｖ_outは
Ｖ_out ≒ Ｖ_in ‐ Ｖ_thn3
によって置き換えられる。
トランジスタＰＴ１とＰＴ２が互いに近接して設けられ、その寸法も互いにほぼ同じである場合、閾値電圧Ｖ_thp1は閾値電圧Ｖ_thp2とほぼ同じでありえることに留意すべきである。

次に、時点ｔ３では、図９Ｇに示すように、スイッチＳ５はＯＮとなる。この状態では、トランジスタＮＴ２はソースフォロワとして用いられるため、出力電圧Ｖ_out は、Ｖ_thn2をトランジスタＮＴ２の閾値電圧とすると、
Ｖ_out = Ｖ_in + Ｖ_thn1 ‐ Ｖ_thn2
となる。
したがって、Ｖ_thn1がＶ_thn2とほぼ等しい（≒）場合、出力電圧Ｖ_outは
Ｖ_out ≒ Ｖ_in
によって置き換えられる

図１０は図６の駆動回路の変容例の回路図を示す。ソース駆動回路はさらに、入力端子と出力端子の間に接続されている第８スイッチＳ８を具備する。第８スイッチＳ８は、図７Ｈ、８Ｈ、９Ｈに示すように、ソースフォロワとしてとして用いられる第２Ｐ−チャンネルＭＯＳトランジスタＰＴ２あるいは第２Ｎ−チャンネルＭＯＳトランジスタＮＴ２の動作後にＯＮとなる。Ｖ_outがＶ_inに近づく際のソースフォロワの駆動能力が乏しいため、スイッチＳ８を使用することで、正確に最適値（目的値）に達することができる。スイッチＳ８を使用する他の理由は、図４で説明されている。ソース駆動回路はさらに第５Ｎ−チャンネルＭＯＳトランジスタＮＴ５と第５Ｐ−チャンネルＭＯＳトランジスタＰＴ５を具備する。第５Ｎ−チャンネルＭＯＳトランジスタＮＴ５は、そのソースを出力端子に接続し、そのドレインを電源端子に接続し、そのゲートを入力端子に接続している。第５Ｐ−チャンネルＭＯＳトランジスタＰＴ５は、そのソースを出力端子に接続し、そのドレインをアース端子に接続し、そのゲートを入力端子に接続している。第５Ｎ−チャンネルＭＯＳトランジスタと第５Ｐ−チャンネルＭＯＳトランジスタは、より正確な出力電圧を得るために使用される。
図１１は図６の駆動回路の動作を示す表である。駆動回路の動作は第Ｉ、II、III部によって異なるが、図７−図９に示すように、駆動回路の動作は、論理回路（図示せず）によりさらに容易に配列することができる。すなわち、第Ｉ、II、III部におけるＳ５とＳ６またはＳ４とＳ８の間のスイッチは、マルチプレクサによって容易に実現できる。

このように、第２実施例では、出力電圧Ｖ_outを入力電圧Ｖ_inと等しくすることができ、ソースフォロワとしてのトランジスタＮＴ２とソースフォロワとしてのトランジスタＰＴ２を組み合わせることによって高電流供給機能を達成することができる。

上記した実施例において、Ｐ−チャンネルＭＯＳトランジスタはゲート絶縁型の他のＰ−チャンネルトランジスタであってもよく、Ｎ−チャンネルＭＯＳトランジスタはゲート絶縁型の他のＮ−チャンネルトランジスタであってもよい。

以上説明してきたように、本発明によると、駆動回路は多数の要素を有する動作増幅器を具備せず、また、ＬＣＤに適用される本発明に係る新規の駆動回路の回路設計はウエハーＩＣ工程を十分に使用できるので、駆動回路のチップサイズを小さくすることができ、製造コストのみならず電力消費も低減できる。
本発明を、好ましい実施例に参照して説明してきたが、多くの他の可能な変容例や変形例が、以下に請求する本発明の要旨及び範囲から逸脱することなくなしうることは理解できるであろう。

先行技術であるＬＣＤ駆動回路を例示する回路図である。 本発明に係る駆動回路の第１実施例を例示する回路図である。 Ａ〜Ｈは図2および図４に示す駆動回路の動作を説明するためのタイミングチャートである。 図2に示す駆動回路の変容例の回路図である。 図2に示す駆動回路の動作を示す表である。 本発明に係る駆動回路の第2実施例を例示する回路図である。 Ａ〜Ｉは図６に示す駆動回路の第１動作を説明するためのタイミングチャートである。 Ａ〜Ｉは図６に示す駆動回路の第2動作を説明するためのタイミングチャートである。 Ａ〜Ｉは図６に示す駆動回路の第３動作を説明するためのタイミングチャートである。 図６に示す駆動回路の変容例の回路図である。 図６の駆動回路の動作を示す表である。

符号の説明

１０１ 分圧器
１０２ デコーダ
１０３ 駆動回路
ＤＬ データ線

Claims (20)

1. 入力電圧を受けデータ線を駆動するための出力電圧を発生するための液晶表示装置におけるソース駆動回路であって、
   接地電圧が印加される接地端子と、
   前記接地電圧よりも高い電源電圧が印加される電源端子と、
   前記入力電圧を受ける入力端子と、
   制御信号端子と、
   前記出力電圧を発生する出力端子と、
   第１及び第２Ｐ−チャンネルＭＯＳトランジスタであって、それぞれのトランジスタがそのゲートを前記第１Ｐ−チャンネルＭＯＳトランジスタのドレインに接続し、かつ前記第２Ｐ−チャンネルＭＯＳトランジスタがそのソースを前記出力端子に接続している前記第１及び第２Ｐ−チャンネルＭＯＳトランジスタと、
   第１及び第２Ｎ−チャンネルＭＯＳトランジスタであって、それぞれのトランジスタがそのゲートを前記第１Ｎ−チャンネルＭＯＳトランジスタのドレインに接続し、かつ前記第２Ｎ−チャンネルＭＯＳトランジスタがそのソースを前記出力端子に接続している前記第１及び第２Ｎ−チャンネルＭＯＳトランジスタと、
   ゲートを前記入力端子に接続しソースを前記第１Ｐ−チャンネルＭＯＳトランジスタのソースに接続した第３Ｎ−チャンネルＭＯＳトランジスタと、
   ドレインを前記電源端子に接続しゲートを第３Ｐ−チャンネルＭＯＳトランジスタのソースに接続した第３Ｐ−チャンネルＭＯＳトランジスタと、
   前記第３Ｐ−チャンネルＭＯＳトランジスタのソースと前記第１Ｎ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第１スイッチと、
   前記接地端子と前記第１Ｐ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第２スイッチと、
   前記電源端子と前記第３Ｎ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第３スイッチと、
   前記入力端子と前記第１Ｎ−チャンネルＭＯＳトランジスタのソースとの間に接続される第４スイッチと、
   前記電源端子と前記第２Ｎ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第５スイッチと、
   前記接地端子と前記第２Ｐ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第６スイッチと、
   前記制御信号端子と前記第１Ｎ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第１コンデンサとを具備する、
   液晶表示装置におけるソース駆動回路。
2. 前記第１Ｎ−チャンネルＭＯＳトランジスタのドレインの電圧を、少なくとも前記入力電圧に前記第１Ｎ−チャンネルＭＯＳトランジスタの閾値電圧を加えたもののレベルに昇圧するように、前記第１コンデンサが所定時間作動することを特徴とする請求項１記載の液晶表示装置におけるソース駆動回路。
3. Ｖinを前記入力電圧とし、Ｖthp1を前記第１Ｐ−チャンネルＭＯＳトランジスタの閾値電圧とし、Ｖthn3を前記第３Ｎ−チャンネルＭＯＳトランジスタの閾値電圧とした場合、前記第３及び第２スイッチは、前記第２Ｐ−チャンネルＭＯＳトランジスタのゲートに、（Ｖin＋Ｖthp1−Ｖthn3）の電圧で、所定時間バイアスをかけるために動作することを特徴とする請求項１記載の液晶表示装置におけるソース駆動回路。
4. Ｖinを前記入力電圧とし、Ｖthn1を前記第１Ｎ−チャンネルＭＯＳトランジスタの閾値電圧とした場合、前記第４及び第１スイッチは、前記第２Ｎ−チャンネルＭＯＳトランジスタのゲートに、（Ｖin＋Ｖthn1）の電圧で、所定時間バイアスをかけるために動作することを特徴とする請求項１記載の液晶表示装置におけるソース駆動回路。
5. 前記第６スイッチは、前記第２Ｐ−チャンネルＭＯＳトランジスタをソースフォロワとして動作させるために動作することを特徴とする請求項１記載の液晶表示装置 におけるソース駆動回路。
6. 前記第５スイッチは、前記第２Ｎ−チャンネルＭＯＳトランジスタをソースフォロワとして動作させるために動作することを特徴とする請求項１記載の液晶表示装置におけるソース駆動回路。
7. 前記ソース駆動回路は、さらに、ソースを前記第２Ｐ−チャンネルＭＯＳトランジスタのドレインに接続し、ドレインを前記出力端子に接続する第４Ｎ−チャンネルＭＯＳトランジスタを具備し、前記第４Ｎ−チャンネルＭＯＳトランジスタは、前記入力電圧が前記第２Ｐ−チャンネルＭＯＳトランジスタの閾値電圧より小さい場合、実質的に前記出力電圧を所定時間接地電圧とするために用いられることを特徴とする請求項１記載の液晶表示装置におけるソース駆動回路。
8. 前記ソース駆動回路は、さらに、ゲートを前記入力端子に接続し、ソースを前記第１Ｎ−チャンネルＭＯＳトランジスタのソースに接続した第４Ｐ−チャンネルＭＯＳトランジスタと、
   前記接地端子と前記第４Ｐ−チャンネルＭＯＳトランジスタのドレインとの間に接続される第７スイッチとを具備することを特徴とする請求項１記載の液晶表示装置におけるソース駆動回路。
9. 前記ソース駆動回路は、さらに、前記入力端子と前記第３Ｎ−チャンネルＭＯＳトランジスタのソースとの間に接続される第９スイッチを具備することを特徴とする請求項８記載の液晶表示装置におけるソース駆動回路。
10. 前記第４及び第９スイッチがそれぞれOFF状態とON状態に維持され、前記第５及び第６スイッチがそれぞれON状態とOFF状態で、前記第２Ｎ−チャンネルＭＯＳトランジスタがソースフォロワとして動作することを特徴とする請求項９記載の液晶表示装置におけるソース駆動回路。
11. 前記第５及び第６スイッチがそれぞれ所定時間ON状態とOFF状態になった後に、前記第５及び第６スイッチがOFF状態及びON状態になり、前記第２Ｐ−チャンネルＭＯＳトランジスタをソースフォロワとして作動することを特徴とする請求項１０記載の液晶表示装置におけるソース駆動回路。
12. 前記第４及び第９スイッチがそれぞれON状態とOFF状態に維持され、前記第５及び第６スイッチがそれぞれOFF状態とON状態で、前記第２Ｐ−チャンネルＭＯＳトランジスタがソースフォロワとして動作することを特徴とする請求項９記載の液晶表示装置におけるソース駆動回路。
13. 前記第５及び第６スイッチがそれぞれ所定時間OFF状態とON状態になった後に、前記第５及び第６スイッチがON状態及びOFF状態になり、前記第２Ｎ−チャンネルＭＯＳトランジスタをソースフォロワとして作動することを特徴とする請求項１２記載の液晶表示装置におけるソース駆動回路。
14. 前記ソース駆動回路は、さらに、前記入力端子と前記出力端子との間に接続される第８スイッチを具備し、前記第８スイッチは前記第２Ｐ−チャンネルＭＯＳトランジスタ又は前記第２Ｎ−チャンネルＭＯＳトランジスタをソースフォロワとして動作した後にON状態になることを特徴とする請求項９記載の液晶表示装置におけるソース駆動回路。
15. 前記ソース駆動回路は、さらに、ソースを前記第２Ｐ−チャンネルＭＯＳトランジスタのドレインに接続し、ドレインを前記出力端子に接続した第４Ｎ−チャンネルＭＯＳトランジスタを具備し、前記第４Ｎ−チャンネルＭＯＳトランジスタは、前記入力電圧が前記第２Ｐ−チャンネルＭＯＳトランジスタの閾値電圧より小さい場合、実質的に前記出力電圧を所定時間接地電圧にするために用いられることを特徴とする請求項９記載の液晶表示装置におけるソース駆動回路。
16. 前記ソース駆動回路は、さらに、第５Ｎ−チャンネルＭＯＳトランジスタと第５Ｐ−チャンネルＭＯＳトランジスタとを具備し、前記第５Ｎ−チャンネルＭＯＳトランジスタは、そのソースを前記出力端子に接続し、そのドレインを前記電源端子に接続し、そのゲートを前記入力端子に接続し、前記第５Ｐ−チャンネルＭＯＳトランジスタは、そのソースを前記出力端子に接続し、そのドレインを前記接地端子に接続し、そのゲートを前記入力端子に接続したことを特徴とする請求項９記載の液晶表示装置におけるソース駆動回路。
17. Ｖinを前記入力電圧とし、Ｖthp1を前記第１Ｐ−チャンネルＭＯＳトランジスタの閾値電圧とし、Ｖthn3を前記第３Ｎ−チャンネルＭＯＳトランジスタの閾値電圧とした場合、第２Ｐ−チャンネルＭＯＳトランジスタのゲートに（Ｖin−Ｖthn3＋Ｖthp1）の電圧レベルでバイアスがかけられた後、前記第６及び第５スイッチがそれぞれON状態とOFF状態になり、前記第２Ｐ−チャンネルＭＯＳトランジスタをソースフォロワとして動作することを特徴とする請求項１記載の液晶表示装置におけるソース駆動回路。
18. Ｖinを前記入力電圧とし、Ｖthn1を前記第１Ｎ−チャンネルＭＯＳトランジスタの閾値電圧とした場合、前記第２Ｎ−チャンネルＭＯＳトランジスタのゲートに（Ｖin＋Ｖthn1）の電圧レベルでバイアスをかけた後、前記第６及び第５スイッチがそれぞれOFF状態とON状態になり、前記第２Ｎ−チャンネルＭＯＳトランジスタをソースフォロワとして動作することを特徴とする請求項１記載の液晶表示装置におけるソース駆動回路。
19. 前記ソース駆動回路は、さらに、前記入力端子と前記出力端子との間に接続される第８スイッチを具備し、前記第８スイッチは、前記第２Ｐ−チャンネルＭＯＳトランジスタ又は前記第２Ｎ−チャンネルＭＯＳトランジスタがソースフォロワとして動作した後にON状態になることを特徴とする請求項１記載の液晶表示装置におけるソース駆動回路。
20. 前記ソース駆動回路は、さらに、第５Ｎ−チャンネルＭＯＳトランジスタと第５Ｐ−チャンネルＭＯＳトランジスタとを具備し、前記第５Ｎ−チャンネルＭＯＳトランジスタはそのソースを前記出力端子に接続し、そのドレインを前記電源端子に接続し、そのゲートを前記入力端子に接続し、さらに前記第５Ｐ−チャンネルＭＯＳトランジスタは、そのソースを前記出力端子に接続し、そのドレインを前記接地端子に接続し、そのゲートを前記入力端子に接続したことを特徴とする請求項１記載の液晶表示装置におけるソース駆動回路。

Images