JP3984868B2 - Plasma etching apparatus simulation apparatus and plasma etching apparatus including the simulation apparatus - Google Patents
Plasma etching apparatus simulation apparatus and plasma etching apparatus including the simulation apparatus Download PDFInfo
- Publication number
- JP3984868B2 JP3984868B2 JP2002168654A JP2002168654A JP3984868B2 JP 3984868 B2 JP3984868 B2 JP 3984868B2 JP 2002168654 A JP2002168654 A JP 2002168654A JP 2002168654 A JP2002168654 A JP 2002168654A JP 3984868 B2 JP3984868 B2 JP 3984868B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- plasma etching
- sensor data
- high frequency
- etching apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体製造装置のシミュレーション装置、及び該シミュレーション装置を備える半導体製造装置に関し、特に、プラズマエッチング装置を実際に稼動させることなく該プラズマエッチング装置の一連の動作を確認することができるプラズマエッチング装置のシミュレーション装置、及び該シミュレーション装置を備えるプラズマエッチング装置に関する。
【0002】
【従来の技術】
半導体製造工程では、半導体ウエハ等の被処理体のエッチング工程等において、例えばプラズマ処理装置が用いられている。
【0003】
従来のプラズマ処理装置は、内部が半導体ウエハのエッチング処理を行うべく高真空に保持される処理室と、処理室内の下部に配設され且つ半導体ウエハを載置する載置台を兼ねる下部電極と、処理室内において下部電極の上方に配設され、プロセスガスを処理室内に供給するシャワーヘッドを兼ねる上部電極とを備える。
【0004】
上記プラズマ処理装置は、上部電極や下部電極に高周波電力を供給する高周波電源、これらの高周波電力の基本周波数及び高調波の電圧、電流等を検出する電気測定器、プロセスガスの流量を制御する流量制御装置,プロセスガスの流量を計測するガス流量センサ、処理室内の温度を検出する温度センサ、処理室内の圧力を検出する圧力センサ、及びプラズマ発光分光器を有する。
【0005】
一方、高周波電源、流量制御装置、電気測定器、ガス流量センサ、温度センサ、圧力センサ、及びプラズマ発光分光器には、夫々制御装置が接続されている。また、制御装置には入出力装置が接続されている。
【0006】
上記制御装置は、入出力装置を介して高周波電源及び流量制御装置のエッチング処理用装置パラメータを設定すると共に、電気測定器、ガス流量センサ、温度センサ、プラズマ発光分光器、及び圧力センサを介してエッチング処理の状況を検出し、これらの検出値等を入出力装置に出力する。この制御装置は、上記のように検出された検出値に基づいて所望のエッチング処理を行うようにプラズマ処理装置を制御する。
【0007】
電気測定器、ガス流量センサ、温度センサ、及び圧力センサはパラメータセンサとして働き、プラズマ発光分光器は追加センサとして働く。また、電気測定器は、高周波電源の基本周波数及び高調波の電圧、電流等を検出するための追加センサとしても働く。
【0008】
さらに、制御装置は、パラメータセンサや追加センサからの検出データを記憶し、この記憶した検出データに基づいてパラメータセンサ及び追加センサからの検出値の変動許容範囲を設定する。この変動許容範囲は、実際に半導体ウエハにプラズマ処理を行って製品としてのデバイスを製造する「実処理」前に、実処理時と同一の材質及び構造の半導体ウエハを用いて試用デバイスを製造し、エッチング前の試用半導体ウエハの仕様及び製造した試用デバイスの仕様を夫々測定し、所望のデバイス仕様(期待仕様)を満たす試用デバイスを製造した時のパラメータセンサ及び追加センサの検出データの最大値及び最小値により設定される。
【0009】
このような制御装置は、デバイス製造の実処理時に得られるパラメータセンサ及び追加センサからの検出データが変動許容範囲内にある場合は、正常なエッチングにより期待仕様を満たすデバイスが製造されていると判断し、検出データの内のいずれか1つの検出データが変動許容範囲内にない場合は、異常なエッチングにより期待仕様を満たさないデバイスが製造されていると判断している。
【0010】
【発明が解決しようとする課題】
しかしながら、プラズマ処理装置の、制御装置は、正常なエッチングにより期待仕様を満たすデバイスが製造されているか否かの判断を、デバイス製造の実処理時にのみ行うことができるだけであり、プラズマ処理装置の故障等によりデバイス製造の実処理ができないときは、制御装置の正常動作を確認することはできない。
【0011】
本発明の目的は、プラズマエッチング装置を実際に稼動させることなくプラズマエッチング装置の一連の正常動作を確認することができるプラズマエッチング装置のシミュレーション装置、及び該シミュレーション装置を備えるプラズマエッチング装置を提供することにある。
【0012】
【課題を解決するための手段】
上述の目的を達成するために、請求項1記載のシミュレーション装置は、半導体ウエハを処理するプラズマエッチング装置に接続され且つ該プラズマエッチング装置の動作シミュレーションを行うプラズマエッチング装置のシミュレーション装置において、前記シミュレーション装置は、CPU並びに前記CPUにより制御される複数のセンサとセンサデータ格納部とセンサデータシミュレータとを備え、前記複数のセンサは、前記プラズマエッチング装置による前記半導体ウエハの実処理時の複数の処理パラメータを夫々測定し、前記センサデータ格納部は、前記測定された複数の処理パラメータを前記プラズマエッチング装置の実処理のイベントの時系列で関連付けして格納し、前記センサデータシミュレータは、当該関連付けられた処理パラメータに基づいて前記プラズマエッチング装置を模擬的に作動させ、前記処理パラメータは、処理室の温度と、前記処理室の圧力と、前記処理室に印加される高周波電源の特性値と、前記処理室に供給されるエッチングガスの供給量と、前記処理室に供給されるキャリアガスの供給量と、エッチング処理の終点とを含み、前記高周波電源の特性値は、高周波の電圧と、前記高周波の電流と、前記高周波の位相と、前記高周波のインピーダンスとを含むことを特徴とする。
【0013】
請求項1記載のシミュレーション装置によれば、センサデータ格納部は、複数のセンサにより測定された複数の処理パラメータをプラズマエッチング装置の実処理のイベントの時系列で関連付けして格納し、センサデータシミュレータは、この関連付けられた処理パラメータに基づいてプラズマエッチング装置を模擬的に作動させるので、プラズマエッチング装置を実際に稼動させることなくプラズマエッチング装置の一連の動作を確認することができる。
【0016】
請求項2記載のプラズマエッチング装置は、半導体ウエハを処理し、シミュレーション装置を備えるプラズマエッチング装置であって、前記シミュレーション装置はCPU並びに前記CPUにより制御される複数のセンサとセンサデータ格納部とセンサデータシミュレータとを備え、前記複数のセンサは、前記プラズマエッチング装置による前記半導体ウエハの実処理時の複数の処理パラメータを夫々測定し、前記センサデータ格納部は、前記測定された複数の処理パラメータを前記プラズマエッチング装置の実処理のイベントの時系列で関連付けして格納し、前記センサデータシミュレータは、当該関連付けられた処理パラメータに基づいて前記プラズマエッチング装置を模擬的に作動させ、前記処理パラメータは、処理室の温度と、前記処理室の圧力と、前記処理室に印加される高周波電源の特性値と、前記処理室に供給されるエッチングガスの供給量と、前記処理室に供給されるキャリアガスの供給量と、エッチング処理の終点とを含み、前記高周波電源の特性値は、高周波の電圧と、前記高周波の電流と、前記高周波の位相と、前記高周波のインピーダンスとを含むことを特徴とする。
【0017】
請求項4記載の半導体製造装置によれば、請求項1と同様の効果を奏することができる。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態に係るプラズマエッチング装置のシミュレーション装置、及び該シミュレーション装置を備えたプラズマエッチング装置に関して図面を参照しながら詳述する。
【0019】
図1は、本発明の実施の形態に係るプラズマエッチング装置の概略構成を示す図である。
【0020】
図1において、プラズマ処理装置(プラズマエッチング装置)11は、アルミニウム等の導電性材料から成り、内部が被処理体としての半導体ウエハWのエッチング処理を行うべく高真空に保持される処理室12と、処理室12内の下部に配設され且つ半導体ウエハWを載置する載置台を兼ねる下部電極13と、処理室12内において下部電極13の上方に配設され、後述するプロセスガスを処理室12内に供給するシャワーヘッドを兼ねる上部電極14と、後述する図2の制御装置41とを備える。下部電極13の頂部の周縁には、後述する処理室12内で発生するプラズマPを半導体ウエハWに集束してプラズマ処理の効率を向上させるためのフォーカスリング13aが配設され、フォーカスリング13aの内側には半導体ウエハWを静電吸着する図示しない静電チャックを有する。また、処理室12は、その内部圧力を検出する圧力センサ12aを有する。
【0021】
上部電極14には、共通ガス配管21を介してガス配管22及びガス配管23が接続されており、ガス配管22には、流量制御装置26を介してCF系ガス等のエッチングガス用のエッチングガス供給源24が接続され、また、ガス配管23には、流量制御装置28を介してArガス等のキャリアガス用のキャリアガス供給源25が接続されている。流量制御装置26はエッチングガスの供給量を制御し、流量制御装置28はキャリアガスの供給量を制御する。エッチングガス供給源24から供給されたエッチングガスと、キャリアガス供給源25から供給されたキャリアガスとは、共通ガス管21で混合されてプロセスガスとして上部電極(シャワーヘッド)14を介して処理室12内に均等に分散して放出される。また、ガス配管22にはエッチングガスの流量を検出するガス流量センサ27が配され、ガス配管23にはキャリアガスの流量を検出するガス流量センサ29が配されている。
【0022】
また、上部電極14には、整合器18を介して高周波電源19が接続され、高周波電源19は、例えば60MHzの高周波電力を上部電極14に印加する。上部電極14と整合器18の間には電気測定器20が接続され、電気測定器20は、上部電極14に印加される高周波電源19の基本周波数及び高調波の電圧、電流、位相、及びインピーダンス等の電気信号を検出する。
【0023】
下部電極13には、整合器15を介して高周波電源16が接続され、高周波電源16は、例えば2MHzの高周波電力を下部電極13に印加する。下部電極13と整合器15の間には電気測定器17が接続され、電気測定器17は、下部電極13に印加される高周波電源16の基本周波数及び高調波の電圧、電流、位相、及びインピーダンス等の電気信号を検出する。
【0024】
また、下部電極13には、エッチング処理時における下部電極13の温度及び半導体ウエハWの温度を検出する温度センサ13bが配されている。
【0025】
上記のように構成されたプラズマ処理装置11は、高真空に維持された処理室12内に供給されたプロセスガスに上部電極14を介して、例えば60MHzの高周波電力を作用させてRF放電によりプラズマPを生成すると共に下部電極13を介して、例えば2MHzの高周波電力によりバイアス電位を印加して半導体ウエハWに対して反応性イオンエッチング処理を行う。
【0026】
処理室12の側壁には、例えば石英ガラスを埋め込んだ窓30が形成され、窓30には、プラズマ発光分光器31が配設されている。プラズマ発光分光器31は、特定波長のプラズマを分光し、この特定波長のプラズマの強度の変化に基づいてエッチング処理の終点を検出する。
【0027】
高周波電源16,19、流量制御装置26,28、電気測定器17,20、ガス流量センサ27,29、温度センサ13b、プラズマ発光分光器31、及び圧力センサ12aは、夫々後述する図2の制御装置(APCサーバ)41に接続されている。また、制御装置41には入出力装置51が接続されている。
【0028】
制御装置41は、入出力装置51を介して高周波電源16,19及び流量制御装置26,28のエッチング処理用装置パラメータを設定する(設定手段)と共に、電気測定器17,20、ガス流量センサ27,29、温度センサ13bプラズマ発光分光器31、及び圧力センサ12aを介してエッチング処理の状況を検出し、これらの検出値等を入出力装置51に出力する。この制御装置41は、上記のように検出された検出値に基づいて所望のエッチング処理を行うようにプラズマ処理装置11を制御する。
【0029】
装置パラメータは、高周波電源16,19の高調波の電圧、電流、位相、及びインピーダンス等の電気信号(特性値)の制御値や、流量制御装置26の制御するエッチングガスの供給量及び流量制御装置28の制御するキャリアガスの供給量を含む。
【0030】
電気測定器17,20、ガス流量センサ27,29、温度センサ13b、及び圧力センサ12aは、パラメータセンサとして働き、プラズマ発光分光器31は、追加センサとして働く。また、電気測定器17,20は、高周波電源16,19の基本周波数及び高調波の電圧、電流、位相、及びインピーダンス等の電気信号を検出するための追加センサとしても働く。
【0031】
また、プラズマ処理装置11は、図示しない装置データ検出部を有しており、この装置データ検出部は、エッチングが行われている半導体ウエハWのIDデータやイベントデータ等の装置データを検出する。
【0032】
図2は、本発明の実施の形態に係るシミュレーション装置の概略構成を示すブロック図である。
【0033】
図2において、シミュレーション装置としての制御装置41は、パラメータセンサとしての電気測定器17,20、ガス流量センサ27,29、温度センサ13b、及び圧力センサ12aが検出した検出データ、並びに追加センサとしてのプラズマ発光分光器31が検出した検出データ(以下、これらの検出データを総称して「センサデータ」という。)(処理パラメータ)を記憶するセンサデータ記憶部42と、センサデータ記憶部42で記憶されたセンサデータに基づいてプラズマ処理装置11を制御して所定のエッチング処理を実行させる処理部43と、センサデータ格納部44(関連付け手段)と、センサシミュレータ45(作動手段)と、装置データ格納部46(関連付け手段)と、装置シミュレータ47(作動手段)と、センサデータ記憶部42、処理部43、センサデータ格納部44、センサシュミレータ45、装置データ格納部46、及び装置シミュレータ47を制御するCPU48とを備える。上記センサデータ格納部44、センサシミュレータ45、装置データ格納部46、及び装置シミュレータ47は後述する制御装置41の動作シミュレーションを行う。
【0034】
センサデータは、電気測定器17の検出する下部電極13に印加される高周波電源16、及び電気測定器20の検出する上部電極14に印加される高周波電源19についての基本周波数及び高調波の電圧、電流、位相、及びインピーダンス等の各電気信号や、ガス流量センサ27が検出するエッチングガスの流量や、ガス流量センサ29が検出するキャリアガスの流量や、温度センサ13bが検出するエッチング処理時における下部電極13及び半導体ウエハWの温度や、圧力センサ12aが検出する処理室12の内部圧力や、プラズマ発光分光器31が検出するエッチング処理の終点を含む。
【0035】
制御装置41は、プラズマ処理装置11のデバイス製造の実処理時には、パラメータセンサ及び追加センサの検出したセンサデータをセンサデータ記憶部42に記憶し、この記憶されたセンサデータに基づいて処理部43がプラズマ処理装置11に半導体ウエハWに対するエッチング処理を実行させてデバイスを製造させる。このとき、センサデータ格納部44は、パラメータセンサ及び追加センサが検出したセンサデータを格納し、装置データ格納部46は、装置データ検出部が検出した装置データを格納する。この格納されたセンサデータ及び装置データは、半導体ウエハWに予め付されているID番号毎に、プラズマ処理装置11の実処理の工程であるイベントの時系列として関連付けられている。
【0036】
一方、制御装置41は、プラズマ処理装置11がデバイス製造の実処理時でないときには、以下に述べるようにプラズマ処理装置11の動作シミュレーションを行うことができる。
【0037】
即ち、プラズマ処理装置11の実処理時ではないときにおいて、任意の半導体ウエハWのID番号が入出力装置51に入力されると、センサデータ格納部44及び装置データ格納部46に夫々ID番号毎にイベントの時系列により関連付けられて格納されたセンサデータ及び装置データの中から当該入力されたID番号に対応するセンサデータ及び装置データが選択され、この選択されたセンサデータはセンサシミュレータ45に、同装置データは装置シミュレータ47に夫々送信され、センサシミュレータ45及び装置シミュレータ47は、上述の実処理時と同様にこの選択されたID番号に対応する半導体ウエハWの仮想処理を行い、この仮想処理時のセンサデータがセンサデータ記憶部42に記憶され、記憶されたセンサデータに基づき処理部43が所定の処理を模擬的に行う。
【0038】
本実施の形態における制御装置41が行う動作を以下に説明する。
【0039】
プラズマ処理装置11の実処理時において、制御装置41は、上述のパラメータセンサ及び追加センサからのセンサデータをセンサデータ記憶部42に記憶し、処理部43において、予め記憶されている変動許容範囲群と、センサデータ記憶部42に記憶されたセンサデータとの比較を行い、正常なエッチングにより期待仕様を満たすデバイスが製造されているか否かの判断を行う。
【0040】
変動許容範囲群は、期待仕様を満足するエッチングが行われた時のセンサデータのデータ群によって構成されたものである。この変動許容範囲群は期待仕様を満足するデバイスを製造した時のセンサデータの最大値及び最小値の範囲で構成されており、半導体ウエハWの実処理時に得られるセンサデータの全てがこの最大値と最小値の範囲内にあるときは、正常なエッチングが行われており期待仕様を満足する良好なデバイスが製造されていると判断でき、実処理時のセンサデータのうちいずれか1つでも上記範囲内にないときは異常なエッチングにより期待仕様を満足しない不良のデバイスが製造されていると判断することができる。
【0041】
変動許容範囲群はプラズマ処理装置11の実処理前に、試用半導体ウエハw(所謂「ダミーウエハ」)を用いて作成される。試用半導体ウエハwは半導体ウエハWと同一の材質及び構造を有している。変動許容範囲群の作成は、まずエッチング前の試用半導体ウエアwの仕様、当該試用半導体ウエハwのエッチング後のデバイスの仕様、デバイスの期待仕様、期待仕様の許容範囲、及びプラズマ処理装置の特性ライブラリに基づいて最適と思われる装置パラメータを従来と同様の手法によって求める。
【0042】
試用半導体ウエハwの仕様としては、下地材料の仕様(膜種、膜厚、構造、製法等)や、被エッチング膜の仕様(膜種、膜厚、構造、製法等)や、マスク材料の仕様(膜種、膜厚、マスクパターン等)があり、デバイスの期待仕様としては、デバイスの形状面のパターン幅、エッチング深さ、テーパ角度、ボーイング度合い、及びマスク材料のエッチング量等や、電気的特性面の配線抵抗、コンタクと抵抗、帯電量、リーク電流、及び絶縁破壊等がある。プラズマ処理装置11の特性ライブラリ仕様としては、プラズマ処置装置11の型式、処理室、電極構造、及び高周波電流等がある。最適な装置パラメータはこれらの仕様に基づいて従来の知見及び実験等によって求められる。
【0043】
上述のように求められた最適な装置パラメータを用いて、実験計画法等により装置パラメータの変動許容範囲及びセンサデータの変動許容範囲群を求める。すなわち、上記最適な装置パラメータを中心にデバイスの期待仕様を満足すると予測される複数の装置パラメータに基づいて実際に試用半導体ウエハwに対しエッチングを行い、装置パラメータの変動許容範囲及びセンサデータの変動許容範囲群を求める。
【0044】
試用半導体ウエハwを用いてエッチングを、各装置パラメータを最大、最小及びこれらの間で変化させて行い、この時の電気測定器17,20、ガス流量センサ27,29、温度センサ13b、圧力センサ12a、及びプラズマ発光分光器31からのセンサデータを試用半導体ウエハw毎にセンサデータ記憶部42に記憶し、同時にセンサデータ記憶部42はこのセンサデータをパラメータセンサの検出値及び追加センサの検出値に分けて、この夫々対して演算処理を行い、平均値を算出して試用半導体ウエハw毎に記憶する。
【0045】
上述のように、変動許容範囲群は、所定の試用半導体ウエハwに対して所定の装置パラメータに基づいてエッチング処理を行った際に得られるセンサデータの集合であり、センサデータがこの変動許容範囲群内にあるときは期待仕様のデバイスが製造されていると判断できる。
【0046】
一方、プラズマ処理装置11が実処理時ではないときは、制御装置41は、入出力装置51に任意に半導体ウエハWのID番号が入力されると、プラズマ処理装置11の実処理時にセンサデータ格納部44及び装置データ格納部46に半導体ウエハWのID番号毎に夫々実処理のイベントの時系列で関連付けられて格納されたセンサデータ及び装置データの中から、上記入力されたID番号に対応するセンサデータ及び装置データが選択され、この選択されたセンサデータがセンサデータシミュレータ45に、選択された装置データが装置データシミュレータ47に送信される。次いで、センサデータシミュレータ45はセンサデータを、装置データシミュレータ47は装置データを処理部43に送信し、処理部43は、予め記憶されている変動許容範囲群と、受信したセンサデータとの比較を行い、正常なエッチングにより期待仕様を満たすデバイスが製造されているか否かの判別を行うことによりプラズマ処理装置11の動作シミュレーションを行う。
【0047】
本実施の形態において制御装置41は、予め記憶された変動許容範囲とセンサデータとの比較を行うことによりプラズマ処理装置11の処理の結果を予測するが、制御装置41の行う処理はこれに限られるものではなく、例えばプラズマ処理装置11の処理の監視等がある。
【0048】
【発明の効果】
以上詳細に説明したように、請求項1記載のシミュレーション装置及び請求項4記載のプラズマエッチング装置によれば、センサデータ格納部は、複数のセンサにより測定された複数の処理パラメータをプラズマエッチング装置の実処理のイベントの時系列で関連付けして格納し、センサデータシミュレータは、この関連付けられた処理パラメータに基づいてプラズマエッチング装置を模擬的に作動させるので、プラズマエッチング装置を実際に稼動させることなくプラズマエッチング装置の一連の動作を確認することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係るプラズマエッチング装置の概略構成を示す図である。
【図2】 本発明の実施の形態に係るシミュレーション装置の概略構成を示すブロック図である。
【符号の説明】
11 プラズマ処理装置
31 プラズマ発光分光器
41 制御装置
42 センサデータ記憶部
43 処理部
44 装置データ格納部
45 センサシミュレータ
46 装置データ格納部
47 装置シミュレータ
48 CPU
51 入出力装置 [0001]
BACKGROUND OF THE INVENTION
The present invention is a simulation apparatus for a semiconductor manufacturing apparatus, and relates to a semiconductor manufacturing apparatus including the simulation device, in particular, plasma etching can confirm a series of operations of the plasma etching apparatus without actually operating the plasma etching apparatus The present invention relates to an apparatus simulation apparatus and a plasma etching apparatus including the simulation apparatus.
[0002]
[Prior art]
In a semiconductor manufacturing process, for example, a plasma processing apparatus is used in an etching process of an object to be processed such as a semiconductor wafer.
[0003]
A conventional plasma processing apparatus includes a processing chamber in which the inside is maintained at a high vacuum so as to perform etching processing of a semiconductor wafer, a lower electrode that is disposed in a lower portion of the processing chamber and serves also as a mounting table on which the semiconductor wafer is mounted, And an upper electrode which is disposed above the lower electrode in the processing chamber and also serves as a shower head for supplying process gas into the processing chamber.
[0004]
The plasma processing apparatus includes a high-frequency power source that supplies high-frequency power to the upper electrode and the lower electrode, an electric measuring device that detects a fundamental frequency and harmonic voltage, current, etc. of these high-frequency power, and a flow rate that controls the flow rate of the process gas. It has a control device, a gas flow rate sensor for measuring the flow rate of the process gas, a temperature sensor for detecting the temperature in the processing chamber, a pressure sensor for detecting the pressure in the processing chamber, and a plasma emission spectrometer.
[0005]
On the other hand, a control device is connected to each of the high-frequency power source, the flow rate control device, the electrical measuring instrument, the gas flow rate sensor, the temperature sensor, the pressure sensor, and the plasma emission spectrometer. An input / output device is connected to the control device.
[0006]
The control device sets the device parameters for the etching process of the high-frequency power source and the flow rate control device via the input / output device, and via the electrical measuring device, gas flow rate sensor, temperature sensor, plasma emission spectrometer, and pressure sensor. The state of the etching process is detected, and these detected values are output to the input / output device. This control apparatus controls the plasma processing apparatus to perform a desired etching process based on the detection value detected as described above.
[0007]
The electrical meter, gas flow sensor, temperature sensor, and pressure sensor serve as parameter sensors, and the plasma emission spectrometer serves as an additional sensor. The electrical measuring instrument also serves as an additional sensor for detecting the fundamental frequency and harmonic voltage, current, etc. of the high frequency power supply.
[0008]
Further, the control device stores detection data from the parameter sensor and the additional sensor, and sets a permissible variation range of the detection value from the parameter sensor and the additional sensor based on the stored detection data. This variation tolerance range is that a trial device is manufactured using a semiconductor wafer of the same material and structure as the actual process before “actual processing” in which a semiconductor device is actually subjected to plasma processing to manufacture a device as a product. Measure the specifications of the trial semiconductor wafer before etching and the specifications of the manufactured trial device, respectively, and the maximum value of the detection data of the parameter sensor and the additional sensor when the trial device satisfying the desired device specifications (expected specifications) is manufactured, and Set by minimum value.
[0009]
Such a control device determines that a device that satisfies the expected specifications is manufactured by normal etching when the detected data from the parameter sensor and the additional sensor obtained during actual device manufacturing processing are within the allowable range of variation. If any one of the detection data is not within the fluctuation allowable range, it is determined that a device that does not satisfy the expected specification is manufactured by abnormal etching.
[0010]
[Problems to be solved by the invention]
However, the controller of the plasma processing apparatus can only determine whether or not a device that satisfies the expected specifications has been manufactured by normal etching during actual processing of the device manufacturing, and the plasma processing apparatus can fail. When the actual device manufacturing process cannot be performed due to the above, the normal operation of the control device cannot be confirmed.
[0011]
An object of the present invention is to provide a plasma etching apparatus simulation apparatus capable of confirming a series of normal operations of the plasma etching apparatus without actually operating the plasma etching apparatus, and a plasma etching apparatus provided with the simulation apparatus. It is in.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, a simulation apparatus according to
[0013]
According to the simulation apparatus according to
[0016]
The plasma etching apparatus according to claim 2 is a plasma etching apparatus that processes a semiconductor wafer and includes a simulation apparatus, wherein the simulation apparatus includes a CPU, a plurality of sensors controlled by the CPU, a sensor data storage unit, and sensor data. A plurality of sensors, each of the plurality of sensors measures a plurality of processing parameters during actual processing of the semiconductor wafer by the plasma etching apparatus, and the sensor data storage unit stores the plurality of measured processing parameters The sensor data simulator simulates and operates the plasma etching apparatus based on the associated processing parameter, and stores the processing parameter in a process sequence. Room temperature, and Pressure of the lab, characteristic value of the high frequency power source applied to the processing chamber, supply amount of the etching gas supplied to the processing chamber, supply amount of the carrier gas supplied to the processing chamber, and etching process look including the end point of the characteristic value of the high frequency power supply is a high frequency voltage, and the high frequency current, and the high-frequency phase, characterized in including Mukoto and the high frequency impedance.
[0017]
According to the semiconductor manufacturing apparatus of the fourth aspect, the same effect as that of the first aspect can be obtained.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a simulation apparatus for a plasma etching apparatus according to an embodiment of the present invention and a plasma etching apparatus provided with the simulation apparatus will be described in detail with reference to the drawings.
[0019]
FIG. 1 is a diagram showing a schematic configuration of a plasma etching apparatus according to an embodiment of the present invention.
[0020]
In FIG. 1, a plasma processing apparatus (plasma etching apparatus) 11 is made of a conductive material such as aluminum, and a
[0021]
A
[0022]
A high
[0023]
A high
[0024]
The
[0025]
The
[0026]
A
[0027]
The high-
[0028]
The
[0029]
The apparatus parameters include control values of electrical signals (characteristic values) such as harmonic voltages, currents, phases, and impedances of the high-
[0030]
The
[0031]
The
[0032]
FIG. 2 is a block diagram showing a schematic configuration of the simulation apparatus according to the embodiment of the present invention.
[0033]
In FIG. 2, a
[0034]
Sensor data includes a high
[0035]
The
[0036]
On the other hand, the
[0037]
That is, when the ID number of an arbitrary semiconductor wafer W is input to the input /
[0038]
An operation performed by the
[0039]
At the time of actual processing of the
[0040]
The variation allowable range group is configured by a data group of sensor data when etching that satisfies the expected specification is performed. This variation tolerance range group is composed of a range of maximum and minimum values of sensor data when a device that satisfies the expected specifications is manufactured, and all of the sensor data obtained during actual processing of the semiconductor wafer W is the maximum value. If it is within the range of the minimum value, it can be determined that a good device satisfying the expected specifications has been manufactured because of normal etching, and any one of the sensor data during actual processing is the above. When it is not within the range, it can be determined that a defective device that does not satisfy the expected specifications is manufactured by abnormal etching.
[0041]
The variation tolerance range group is created using a trial semiconductor wafer w (so-called “dummy wafer”) before the actual processing of the
[0042]
The specifications of the trial semiconductor wafer w include specifications of the base material (film type, film thickness, structure, manufacturing method, etc.), specifications of the film to be etched (film type, film thickness, structure, manufacturing method, etc.), and mask material specifications. (The film type, film thickness, mask pattern, etc.) The expected specifications of the device include the pattern width of the device shape surface, etching depth, taper angle, bowing degree, mask material etching amount, etc. Characteristics include wiring resistance, contact and resistance, charge amount, leakage current, and dielectric breakdown. The characteristic library specifications of the
[0043]
Using the optimum apparatus parameters obtained as described above, an apparatus parameter variation allowable range and a sensor data variation allowable range group are obtained by an experimental design method or the like. That is, etching is actually performed on the trial semiconductor wafer w based on a plurality of apparatus parameters that are expected to satisfy the expected specification of the device centering on the optimum apparatus parameters, and the apparatus parameter variation allowable range and the sensor data variation Find tolerance group.
[0044]
Etching is performed using the trial semiconductor wafer w by changing the parameters of each apparatus to the maximum, minimum, and between them. At this time, the
[0045]
As described above, the variation allowable range group is a set of sensor data obtained when an etching process is performed on a predetermined trial semiconductor wafer w based on a predetermined apparatus parameter, and the sensor data is the variation allowable range. When it is within the group, it can be determined that a device having the expected specifications is manufactured.
[0046]
On the other hand, when the
[0047]
In the present embodiment, the
[0048]
【The invention's effect】
As described above in detail, according to the plasma etching apparatus simulation apparatus and claim 4, wherein according to
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of a plasma etching apparatus according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a schematic configuration of a simulation apparatus according to an embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF
51 I / O device
Claims (2)
前記シミュレーション装置は、CPU並びに前記CPUにより制御される複数のセンサとセンサデータ格納部とセンサデータシミュレータとを備え、
前記複数のセンサは、前記プラズマエッチング装置による前記半導体ウエハの実処理時の複数の処理パラメータを夫々測定し、
前記センサデータ格納部は、前記測定された複数の処理パラメータを前記プラズマエッチング装置の実処理のイベントの時系列で関連付けして格納し、
前記センサデータシミュレータは、当該関連付けられた処理パラメータに基づいて前記プラズマエッチング装置を模擬的に作動させ、
前記処理パラメータは、処理室の温度と、前記処理室の圧力と、前記処理室に印加される高周波電源の特性値と、前記処理室に供給されるエッチングガスの供給量と、前記処理室に供給されるキャリアガスの供給量と、エッチング処理の終点とを含み、
前記高周波電源の特性値は、高周波の電圧と、前記高周波の電流と、前記高周波の位相と、前記高周波のインピーダンスとを含むことを特徴とするシミュレーション装置。In a plasma etching apparatus simulation apparatus connected to a plasma etching apparatus for processing a semiconductor wafer and performing an operation simulation of the plasma etching apparatus,
The simulation apparatus includes a CPU, a plurality of sensors controlled by the CPU, a sensor data storage unit, and a sensor data simulator.
The plurality of sensors measure a plurality of processing parameters during actual processing of the semiconductor wafer by the plasma etching apparatus,
The sensor data storage unit associates and stores a plurality of measured processing parameters in time series of actual processing events of the plasma etching apparatus,
The sensor data simulator operates the plasma etching apparatus in a simulated manner based on the associated processing parameter,
The processing parameters include the temperature of the processing chamber, the pressure of the processing chamber, the characteristic value of the high frequency power source applied to the processing chamber, the supply amount of the etching gas supplied to the processing chamber, and the processing chamber. and the supply amount of the carrier gas supplied, the end point of the etching process seen including,
The characteristic value of the high frequency power source, a high frequency voltage, and the high frequency current, and the high-frequency phase, simulation and wherein the free Mukoto and the high frequency impedance device.
前記シミュレーション装置は、CPU並びに前記CPUにより制御される複数のセンサとセンサデータ格納部とセンサデータシミュレータとを備え、
前記複数のセンサは、前記プラズマエッチング装置による前記半導体ウエハの実処理時の複数の処理パラメータを夫々測定し、
前記センサデータ格納部は、前記測定された複数の処理パラメータを前記プラズマエッチング装置の実処理のイベントの時系列で関連付けして格納し、
前記センサデータシミュレータは、当該関連付けられた処理パラメータに基づいて前記プラズマエッチング装置を模擬的に作動させ、
前記処理パラメータは、処理室の温度と、前記処理室の圧力と、前記処理室に印加される高周波電源の特性値と、前記処理室に供給されるエッチングガスの供給量と、前記処理室に供給されるキャリアガスの供給量と、エッチング処理の終点とを含み、
前記高周波電源の特性値は、高周波の電圧と、前記高周波の電流と、前記高周波の位相と、前記高周波のインピーダンスとを含むことを特徴とするプラズマエッチング装置。A plasma etching apparatus that processes a semiconductor wafer and includes a simulation apparatus,
The simulation apparatus includes a CPU, a plurality of sensors controlled by the CPU, a sensor data storage unit, and a sensor data simulator.
The plurality of sensors measure a plurality of processing parameters during actual processing of the semiconductor wafer by the plasma etching apparatus,
The sensor data storage unit associates and stores a plurality of measured processing parameters in time series of actual processing events of the plasma etching apparatus,
The sensor data simulator operates the plasma etching apparatus in a simulated manner based on the associated processing parameter,
The processing parameters include the temperature of the processing chamber, the pressure of the processing chamber, the characteristic value of the high frequency power source applied to the processing chamber, the supply amount of the etching gas supplied to the processing chamber, and the processing chamber. and the supply amount of the carrier gas supplied, the end point of the etching process seen including,
The characteristic value of the high frequency power source, a plasma etching apparatus for a high frequency voltage, and the high frequency current, and the high-frequency phase, characterized in including Mukoto and the high frequency impedance.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002168654A JP3984868B2 (en) | 2002-06-10 | 2002-06-10 | Plasma etching apparatus simulation apparatus and plasma etching apparatus including the simulation apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002168654A JP3984868B2 (en) | 2002-06-10 | 2002-06-10 | Plasma etching apparatus simulation apparatus and plasma etching apparatus including the simulation apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004014927A JP2004014927A (en) | 2004-01-15 |
JP3984868B2 true JP3984868B2 (en) | 2007-10-03 |
Family
ID=30435505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002168654A Expired - Fee Related JP3984868B2 (en) | 2002-06-10 | 2002-06-10 | Plasma etching apparatus simulation apparatus and plasma etching apparatus including the simulation apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3984868B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106444365A (en) * | 2015-08-12 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | Wafer etching control method and wafer manufacturing method |
WO2020051084A1 (en) * | 2018-09-04 | 2020-03-12 | Lam Research Corporation | Software emulator for hardware components in a gas delivery system of substrate processing system |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111197157A (en) * | 2018-11-16 | 2020-05-26 | 长鑫存储技术有限公司 | Semiconductor manufacturing device with real-time monitoring function of process chamber |
-
2002
- 2002-06-10 JP JP2002168654A patent/JP3984868B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106444365A (en) * | 2015-08-12 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | Wafer etching control method and wafer manufacturing method |
WO2020051084A1 (en) * | 2018-09-04 | 2020-03-12 | Lam Research Corporation | Software emulator for hardware components in a gas delivery system of substrate processing system |
US11429409B2 (en) | 2018-09-04 | 2022-08-30 | Lam Research Corporation | Software emulator for hardware components in a gas delivery system of substrate processing system |
Also Published As
Publication number | Publication date |
---|---|
JP2004014927A (en) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10332760B2 (en) | Method for controlling plasma processing apparatus | |
US5474648A (en) | Uniform and repeatable plasma processing | |
TWI410183B (en) | Method for monitoring upper/lower electrode of a plasma processing system | |
US6174450B1 (en) | Methods and apparatus for controlling ion energy and plasma density in a plasma processing system | |
US20040149384A1 (en) | Semiconductor manufacturing apparatus and method of processing semiconductor wafer using plasma, and wafer voltage probe | |
KR100838750B1 (en) | Plasma processing apparatus and plasma processing method | |
TW200416784A (en) | Method for toolmatching and troubleshooting a plasma processing system | |
TW201438523A (en) | Determining a value of a variable on an RF transmission model | |
JP2001176847A (en) | Method for controlling pressure | |
JP2003536268A (en) | Defect identification method in plasma process | |
JP2002299322A (en) | Plasma processing apparatus and plasma processing method | |
US10916411B2 (en) | Sensor-to-sensor matching methods for chamber matching | |
JP3659180B2 (en) | Semiconductor manufacturing apparatus and processing method, and wafer potential probe | |
JPWO2002059954A1 (en) | Plasma processing apparatus and plasma processing method | |
WO2013078047A1 (en) | System, method and apparatus for detecting dc bias in a plasma processing chamber | |
KR20140138077A (en) | System, method and apparatus for rf power compensation in plasma etch chamber | |
JP3984868B2 (en) | Plasma etching apparatus simulation apparatus and plasma etching apparatus including the simulation apparatus | |
CN1998069A (en) | Method of plasma etch endpoint detection using a V-I probe diagnostics | |
JP2003045846A (en) | Monitoring and controlling method of semiconductor- manufacturing apparatus | |
JP2004079727A (en) | Method and system for detecting etching end point, etching device and etching end point detection program | |
JP2005142582A (en) | Semiconductor fabrication apparatus, and processing method therefor | |
JP2009283838A (en) | System for monitoring ultraviolet light | |
JPH0590216A (en) | Manufacture of semiconductor device | |
TW202135163A (en) | Plasma processing apparatus and method of measuring temperature of members | |
JP4378887B2 (en) | Plasma processing apparatus and plasma processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3984868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |