[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3984377B2 - Digital modulator - Google Patents

Digital modulator Download PDF

Info

Publication number
JP3984377B2
JP3984377B2 JP27970298A JP27970298A JP3984377B2 JP 3984377 B2 JP3984377 B2 JP 3984377B2 JP 27970298 A JP27970298 A JP 27970298A JP 27970298 A JP27970298 A JP 27970298A JP 3984377 B2 JP3984377 B2 JP 3984377B2
Authority
JP
Japan
Prior art keywords
signal
frequency
transmission
modulation device
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27970298A
Other languages
Japanese (ja)
Other versions
JP2000115264A (en
Inventor
和男 前田
Original Assignee
モトローラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトローラ株式会社 filed Critical モトローラ株式会社
Priority to JP27970298A priority Critical patent/JP3984377B2/en
Publication of JP2000115264A publication Critical patent/JP2000115264A/en
Application granted granted Critical
Publication of JP3984377B2 publication Critical patent/JP3984377B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は通信装置に関し、特に、ディジタル送信機に用いられるディジタル変調装置に関する。
【0002】
【従来の技術および発明が解決しようとする課題】
一般にディジタル送信機では、2進情報で表されるベースバンド信号をアナログのRF送信信号に変換するためディジタル変調装置を使用する。ディジタル変調装置にはポーラ・ループ(polar loop)やカーテシアン・ループ(cartesian loop)等を使用するものがあるが、いずれの方法においてもIQ変調装置(直交変調装置)を使用している。IQ変調装置では、同相成分(I)と直交成分(Q)との間の90度の位相差およびゲインを正確に維持する必要がある。さもなくば、キャリア・リークやイメージ周波数が発生してしまうためである。このため、位相差およびゲインを補償する様々な試みがなされているが、回路規模が大きく複雑になるというデメリットが伴う。本発明は、IQ変調装置を用いないディジタル変調装置を提供することを目的とする。さらに、本発明は回路構成の簡素化を図ることを目的とする。
【0003】
【課題を解決するための手段】
上述した課題は、送信信号の振幅を表す包絡線入力信号(102)および送信信号の位相を表す位相データ(104)に基づいてRF送信信号を生成するディジタル変調装置(100)により解決される。ディジタル変調装置(100)は、RF送信信号の周波数に等しい周波数を有し、振幅が一定な定振幅信号を出力するリミッタ(106),位相データ(104)と定振幅信号に基づいてRF送信周波数(fo)を生成する送信周波数設定器(108),RF送信信号から抽出した包絡線信号および前記包絡線入力信号(102)の差信号を生成する差信号生成手段(110),並びにRF送信周波数(fo)および差信号に基づいてRF送信信号を生成する増幅段(120)から構成される。送信周波数設定器(108)は、位相データ(104)と定振幅信号を受信する分周器(1082),およびフィルタ(1084)により濾波された分周器(1082)からの信号を受信し、RF送信周波数を有する信号を出力する電圧制御発振器(1086)から構成される。
【0004】
【実施例】
図1は、本発明によるディジタル変調器(100)を示すブロック図である。アンテナ(130)は方向性結合器を介してアッテネータ(122)の第1端子に結合される。アッテネータ(122)の第2端子はリミッタ(106)の入力に結合される。リミッタ(106)の出力は、第1,第2入力端子を有する分数分周器(1082)の第1入力端子に結合され、第2入力端子はディジタル信号である位相データ(104)を受信する。分数分周器(1082)の出力は、局部発振器(1081)に結合される位相検出器(PD)の入力に結合される。位相検出器PD(1083)の出力はナイキスト・フィルタ(1084)に入力される。ナイキスト・フィルタ(1084)の出力は電圧制御発振器VCO(1086)の入力に結合される。
【0005】
一方、包絡線入力信号(102)は、送信する信号の振幅成分に相当するアナログ信号であり、オペアンプ(1104)の第1入力に結合される。ミキサ(1102)の第1入力はリミッタ(106)の入力に結合され、第2入力はリミッタ(106)の出力に結合され、ミキサ(1102)の出力はオペアンプ(1104)の第2入力に結合される。
【0006】
次に、第1,第2入力を有する変調増幅器(1202)の第1入力は電圧制御発振器(1086)の出力に結合され、第2入力はオペアンプ(1104)の出力に結合される。電力増幅器(1204)の入力は変調増幅器(1202)の出力に結合され、電力増幅器(1204)の出力はアンテナ(130)に結合される。
【0007】
図2は、包絡線入力信号(102)および位相データ(104)を生成するブロック図を示す。図2ではマッピングやナイキスト・フィルタ等の演算をDSPを利用して行っているがこれに限定するものではない。DSPを利用すると、個々のディスクリート素子を使用する場合に比べて回路構成が簡易になる。以下、変調方式がπ/4QPSKである場合を例にとって説明する。図中左側に示されるシリアル・データは、2ビットの信号(シンボル)に変換され、信号コンステレーション上の対応する位置にマッピングする。次にマッピングされた位置(座標)に基づいて、極座標化を行う。極座標化は、信号の同相成分および直交成分に基づいて振幅の大きさ(Mag)および位相(θ)を計算することにより行われる。振幅の大きさを表す信号はナイキスト・フィルタを介してアナログ信号に変換され、振幅データ(102)となる。位相を表す(θ)は、微分して周波数データに変換され、位相データ(104)となる。
【0008】
動作を次に説明する。
【0009】
包絡線入力信号(102)および位相データ(104)には、たとえばπ/4QPSK信号の振幅および位相を表す信号が与えられる。位相信号は例えば4800ボーのシンボル速度を有するディジタル信号であり、送信周波数設定器(108)に入力される。一方、アッテネータ(122)を介してRF送信信号がリミッタ(106)に入力される。リミッタ(106)が出力する定振幅信号は、RF送信信号の周波数に実質的に等しいRF送信周波数を有し、一定の振幅を有する信号である。送信周波数設定器(108)は、この定振幅信号と位相データ(104)を利用して、RF送信周波数(fo)にロックアップするように動作する。すなわち、局部発振器(1081)から得られる周波数を定数倍してナイキスト・フィルタ(1084)で余分な周波数成分を除去した後、電圧制御発振器(1086)からRF送信周波数(fo)を有する信号を変調増幅器(1202)に出力する。
【0010】
一方、ミキサ(1102)は、第1端子から得られるRF送信信号と、第2端子から得られる定振幅信号に基づいて包絡線信号すなわち振幅信号成分を抽出し、その包絡線信号をオペアンプ(1104)の第2入力に与える。オペアンプ(1104)の第1入力には、包絡線入力信号すなわち送信する信号の振幅成分に相当するアナログ信号が与えられる。オペアンプ(1104)は、第1,第2入力に与えられた信号の差に相当する差信号を変調増幅器(1202)の第2入力に与える。変調増幅器(1202)は電圧制御発振器(1086)からの信号およびオペアンプ(1104)からの信号に基づいてRF送信信号を生成し、電力増幅器PA(1204)で増幅した後、アンテナ(130)から送信する。
【0011】
本実施例では分周器(1082)として分数分周器(Fractional-N)を使用しているが、これに限定されない。しかし、分数分周器を利用するとロック・アップ時間を短くすることができる。ロック・アップ時間(τ)は、一般に、局部発振器(1081)の周波数(fr)とサンプリング数により次式に基づいて計算される。
【0012】
τ=(1/fr)*(サンプリング数)
たとえば、局部発振器の周波数(fr)が10kHzであり、位相データ(104)に応じて分周器(1082)の出力が1000,1001,1002のように変化する場合、電圧制御発振器(1086)から得られる周波数は10kHz*1000=10MHz,10.01MHz,10.02MHzのように変化する。この場合、ロック・アップ時間(τ)は、サンプリング数を例えば100とすると、およそ1/10k*100=10msecとなる。ロック・アップ時間を短くするには局部発振器の周波数(fr)を高くすればよいが、分周器の出力は一般に1000,1001,1002のような整数値しかとることができないのでこの例の場合は上記の値(10msec)が限界になる。本実施例では通常の分周器ではなく分数分周器を使用しているので、その出力は整数値に限られない。上記の場合、局部発振周波数(fr)を1MHzとし、分数分周器からの出力を10.00,10.01,10.02のように変化させると、電圧制御発振器から得られる信号の周波数は、上記の場合と同様に10.00MHz,10.01MHz,10.02MHzとなる。この場合のロック・アップ時間(τ)は、サンプリング数を同じく100とすると、およそ1/1MHz*100=100μsecとなり、上記の数値(10msec)と比較して1/100の時間でロック・アップさせることができる。
【0013】
本実施例ではナイキスト・フィルタ(1084)を使用しているが、これに限定されず、ループ・フィルタ等の他の種類のフィルタを使用することも可能である。しかし、ナイキスト・フィルタを利用すると、シンボル間の遷移を滑らかに行うことができる。π/4QPSKでは送信する信号の位相は±45度および±135度で変化する。位相データ(104)のシンボル・レートが4800ボーであるとすると、周波数上は45*4800/360=600Hz,135*4800/360=1800Hzで変化する。このため、ループ・フィルタを用いる場合は、シンボル間を補間することによって周波数の遷移を滑らかに行わせる必要がある。これに対してナイキスト・フィルタを使用する場合にはシンボル間の補間を要しない。ループ・フィルタの周波数応答特性は、補間を行ったシンボル間の遷移に誤差を生じさせないように高いカットオフ特性を要するが、ナイキスト・フィルタにはそのような高いカット・オフ周波数は必要なく、滑らかな周波数応答特性を有するためである。
【0014】
このように本実施例では、IQ変調器を使用することなく信号処理を行っているので、回路構成を複雑にすることなくディジタル変調を良好に行うことができる。また、本実施例のような構成を採用しているので、位相成分のみを伝える飽和増幅器を、増幅器(1202)の前に使用することが可能になる。これにより、たとえばハイゲインの多段リニア増幅器で生じる広帯域ノイズを抑制することができる。
【0015】
図3は、本発明によるディジタル変調器の他の実施例(300)を示すブロック図である。図1と同じ参照番号を付したものは、同様の働きを行う。図3に示す実施例では、ミキサ(124)の第1入力がアッテネータ(122)の第2端子に結合され、第2入力が局部発振器(126)に結合され、ミキサ(124)の出力がリミッタ(106)の入力およびミキサ(1102)の第1入力に結合されている。局部発振器(126)は、オフセット・シンセサイザとして機能する。すなわち、ディジタル変調器(300)の内部処理周波数をRF送信周波数(fo)とは異なる(fi)で行わせることにより、ディジタル変調器(300)内へのRF送信周波数(fo)の回り込みを抑制するものである。これにより、送信周波数と内部処理周波数との干渉を防止することができる。回路を構成する素子が局部発振器(126)およびミキサ(124)の分だけ増加するが、RF送信周波数(fo)の回り込みの大きい部分に与える影響を減少させることができる。
【0016】
図4は、本発明によるディジタル変調器の他の実施例(400)を示すブロック図である。図1,図3と同じ参照番号を付したものは、同様の働きを行う。図4に示す実施例では、図3に示す実施例に加えて局部発振器(126)に結合される第1入力と、電圧制御発振器(1086)の出力に結合される第2入力と、変調増幅器(1202)の第1入力に結合される出力を有するミキサ(128)が設けられている。図4に示す実施例は、図3と同様に内部処理周波数(fi)を用いてディジタル変調機内で処理を行わせるものである。図4に示す実施例では、新たにミキサ(128)を要するが、電圧制御発振器(1086)の出力する周波数も内部処理周波数(fi)であり、アンテナ(130)からのRF送信周波数(fo)の回り込みを一層抑制することができる。したがって、送信周波数と内部処理周波数との干渉を一層防止することができる。
【0017】
以上本発明をπ/4QPSK変調方式について説明してきたが、本発明はこれに限定されず、たとえば16QAMを含むシングル・キャリア(シンボルが1つのベクトルで表現できるのもの)変調方式一般に使用することが可能である。
【図面の簡単な説明】
【図1】図1は、本発明によるディジタル変調器を示すブロック図である。
【図2】図2は、DSPを利用して振幅および位相の入力データを生成するブロック図を示す。
【図3】図3は、本発明によるディジタル変調器の他の実施例を示すブロック図である。
【図4】図4は、本発明によるディジタル変調器の他の実施例を示すブロック図である。
【符号の説明】
100,300,400 ディジタル変調器
102 包絡線入力信号
104 位相データ
106 リミッタ
108 送信周波数設定器
1081 局部発振器
1082 分周器
1083 位相検出器
1084 フィルタ
1086 電圧制御発振器
110 差信号生成手段
1102 ミキサ
1104 オペアンプ
120 増幅段
1202 変調増幅器
1204 電力増幅器
122 アッテネータ
124,128 ミキサ
126 局部発振器
130 アンテナ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a communication apparatus, and more particularly to a digital modulation apparatus used for a digital transmitter.
[0002]
[Background Art and Problems to be Solved by the Invention]
In general, a digital transmitter uses a digital modulation device to convert a baseband signal represented by binary information into an analog RF transmission signal. Some digital modulation devices use a polar loop, a Cartesian loop, or the like, and an IQ modulation device (orthogonal modulation device) is used in any of the methods. In the IQ modulation apparatus, it is necessary to accurately maintain the 90-degree phase difference and gain between the in-phase component (I) and the quadrature component (Q). Otherwise, carrier leak and image frequency will occur. For this reason, various attempts to compensate for the phase difference and the gain have been made, but there is a demerit that the circuit scale is large and complicated. An object of the present invention is to provide a digital modulation device that does not use an IQ modulation device. Furthermore, an object of the present invention is to simplify the circuit configuration.
[0003]
[Means for Solving the Problems]
The above-described problem is solved by the digital modulation device (100) that generates the RF transmission signal based on the envelope input signal (102) representing the amplitude of the transmission signal and the phase data (104) representing the phase of the transmission signal. The digital modulation device (100) has a frequency equal to the frequency of the RF transmission signal and outputs a constant amplitude signal having a constant amplitude. The limiter (106), the phase data (104) and the RF transmission frequency based on the constant amplitude signal A transmission frequency setting unit (108) for generating (fo), difference signal generating means (110) for generating a difference signal between the envelope signal extracted from the RF transmission signal and the envelope input signal (102), and the RF transmission frequency (Fo) and an amplification stage (120) for generating an RF transmission signal based on the difference signal. The transmission frequency setter (108) receives the signal from the frequency divider (1082) that receives the phase data (104) and the constant amplitude signal, and the frequency divider (1082) filtered by the filter (1084), A voltage controlled oscillator (1086) that outputs a signal having an RF transmission frequency is formed.
[0004]
【Example】
FIG. 1 is a block diagram illustrating a digital modulator (100) according to the present invention. The antenna (130) is coupled to the first terminal of the attenuator (122) via a directional coupler. The second terminal of the attenuator (122) is coupled to the input of the limiter (106). The output of the limiter (106) is coupled to a first input terminal of a fractional frequency divider (1082) having first and second input terminals, and the second input terminal receives phase data (104) which is a digital signal. . The output of the fractional divider (1082) is coupled to the input of a phase detector (PD) that is coupled to the local oscillator (1081). The output of the phase detector PD (1083) is input to the Nyquist filter (1084). The output of the Nyquist filter (1084) is coupled to the input of a voltage controlled oscillator VCO (1086).
[0005]
On the other hand, the envelope input signal (102) is an analog signal corresponding to the amplitude component of the signal to be transmitted, and is coupled to the first input of the operational amplifier (1104). The first input of the mixer (1102) is coupled to the input of the limiter (106), the second input is coupled to the output of the limiter (106), and the output of the mixer (1102) is coupled to the second input of the operational amplifier (1104). Is done.
[0006]
Next, the first input of the modulation amplifier (1202) having the first and second inputs is coupled to the output of the voltage controlled oscillator (1086) and the second input is coupled to the output of the operational amplifier (1104). The input of the power amplifier (1204) is coupled to the output of the modulation amplifier (1202), and the output of the power amplifier (1204) is coupled to the antenna (130).
[0007]
FIG. 2 shows a block diagram for generating an envelope input signal (102) and phase data (104). In FIG. 2, operations such as mapping and Nyquist filters are performed using a DSP, but the present invention is not limited to this. When the DSP is used, the circuit configuration is simplified as compared with the case where individual discrete elements are used. Hereinafter, a case where the modulation method is π / 4QPSK will be described as an example. The serial data shown on the left side in the figure is converted into a 2-bit signal (symbol) and mapped to a corresponding position on the signal constellation. Next, polar coordinate conversion is performed based on the mapped position (coordinates). Polarization is performed by calculating the magnitude (Mag) and phase (θ) of the amplitude based on the in-phase and quadrature components of the signal. A signal representing the magnitude of the amplitude is converted into an analog signal through a Nyquist filter, and becomes amplitude data (102). (Θ) representing the phase is differentiated and converted into frequency data, which becomes phase data (104).
[0008]
The operation will be described next.
[0009]
For example, the envelope input signal (102) and the phase data (104) are given signals representing the amplitude and phase of the π / 4QPSK signal. The phase signal is a digital signal having a symbol rate of 4800 baud, for example, and is input to the transmission frequency setter (108). On the other hand, the RF transmission signal is input to the limiter (106) via the attenuator (122). The constant amplitude signal output from the limiter (106) is a signal having an RF transmission frequency substantially equal to the frequency of the RF transmission signal and having a constant amplitude. The transmission frequency setter (108) operates to lock up to the RF transmission frequency (fo) using the constant amplitude signal and the phase data (104). That is, after multiplying the frequency obtained from the local oscillator (1081) by a constant and removing the excess frequency component by the Nyquist filter (1084), the signal having the RF transmission frequency (fo) is modulated from the voltage controlled oscillator (1086). Output to the amplifier (1202).
[0010]
On the other hand, the mixer (1102) extracts an envelope signal, that is, an amplitude signal component based on the RF transmission signal obtained from the first terminal and the constant amplitude signal obtained from the second terminal, and the envelope signal is converted into an operational amplifier (1104). ) To the second input. The first input of the operational amplifier (1104) is supplied with an envelope input signal, that is, an analog signal corresponding to the amplitude component of the signal to be transmitted. The operational amplifier (1104) provides a difference signal corresponding to the difference between the signals applied to the first and second inputs to the second input of the modulation amplifier (1202). The modulation amplifier (1202) generates an RF transmission signal based on the signal from the voltage controlled oscillator (1086) and the signal from the operational amplifier (1104), amplifies it by the power amplifier PA (1204), and then transmits it from the antenna (130). To do.
[0011]
In this embodiment, a fractional frequency divider (Fractional-N) is used as the frequency divider (1082), but the present invention is not limited to this. However, the lock-up time can be shortened by using a fractional frequency divider. The lock-up time (τ) is generally calculated based on the following equation based on the frequency (fr) of the local oscillator (1081) and the number of samples.
[0012]
τ = (1 / fr) * (sampling number)
For example, when the frequency (fr) of the local oscillator is 10 kHz and the output of the frequency divider (1082) changes like 1000, 1001, 1002 in accordance with the phase data (104), the voltage controlled oscillator (1086) The resulting frequency varies as 10 kHz * 1000 = 10 MHz, 10.01 MHz, 10.02 MHz. In this case, the lock-up time (τ) is approximately 1/10 k * 100 = 10 msec when the sampling number is 100, for example. In order to shorten the lock-up time, the frequency (fr) of the local oscillator may be increased. However, since the output of the frequency divider can generally take only integer values such as 1000, 1001, and 1002, in this example, The above value (10 msec) is the limit. In this embodiment, since a fractional frequency divider is used instead of a normal frequency divider, the output is not limited to an integer value. In the above case, when the local oscillation frequency (fr) is set to 1 MHz and the output from the fractional frequency divider is changed to 10.00, 10.01, 10.02, the frequency of the signal obtained from the voltage controlled oscillator is As in the case described above, the frequencies are 10.00 MHz, 10.01 MHz, and 10.02 MHz. The lock-up time (τ) in this case is approximately 1/1 MHz * 100 = 100 μsec when the number of samplings is also 100, and the lock-up time is 1/100 compared to the above numerical value (10 msec). be able to.
[0013]
In the present embodiment, the Nyquist filter (1084) is used. However, the present invention is not limited to this, and other types of filters such as a loop filter may be used. However, if a Nyquist filter is used, the transition between symbols can be performed smoothly. In π / 4QPSK, the phase of a signal to be transmitted changes between ± 45 degrees and ± 135 degrees. If the symbol rate of the phase data (104) is 4800 baud, the frequency changes at 45 * 4800/360 = 600 Hz and 135 * 4800/360 = 1800 Hz. For this reason, when a loop filter is used, it is necessary to smoothly perform frequency transition by interpolating between symbols. On the other hand, when using a Nyquist filter, interpolation between symbols is not required. The frequency response characteristic of the loop filter requires a high cutoff characteristic so as not to cause an error in the transition between the interpolated symbols, but the Nyquist filter does not require such a high cutoff frequency and is smooth. This is because of having a good frequency response characteristic.
[0014]
Thus, in this embodiment, since signal processing is performed without using an IQ modulator, digital modulation can be performed satisfactorily without complicating the circuit configuration. Further, since the configuration as in the present embodiment is employed, a saturation amplifier that transmits only the phase component can be used before the amplifier (1202). Thereby, for example, wideband noise generated in a high gain multistage linear amplifier can be suppressed.
[0015]
FIG. 3 is a block diagram showing another embodiment (300) of a digital modulator according to the present invention. Those denoted by the same reference numerals as in FIG. 1 perform the same function. In the embodiment shown in FIG. 3, the first input of the mixer (124) is coupled to the second terminal of the attenuator (122), the second input is coupled to the local oscillator (126), and the output of the mixer (124) is the limiter. (106) and a first input of the mixer (1102). The local oscillator (126) functions as an offset synthesizer. That is, by causing the internal processing frequency of the digital modulator (300) to be different (fi) from the RF transmission frequency (fo), the wraparound of the RF transmission frequency (fo) into the digital modulator (300) is suppressed. To do. Thereby, interference between the transmission frequency and the internal processing frequency can be prevented. The number of elements constituting the circuit increases by the local oscillator (126) and the mixer (124), but the influence on the large wraparound portion of the RF transmission frequency (fo) can be reduced.
[0016]
FIG. 4 is a block diagram showing another embodiment (400) of a digital modulator according to the present invention. The same reference numerals as those in FIGS. 1 and 3 perform the same function. In the embodiment shown in FIG. 4, in addition to the embodiment shown in FIG. 3, a first input coupled to the local oscillator (126), a second input coupled to the output of the voltage controlled oscillator (1086), and a modulation amplifier A mixer (128) is provided having an output coupled to the first input of (1202). In the embodiment shown in FIG. 4, processing is performed in the digital modulator using the internal processing frequency (fi) as in FIG. In the embodiment shown in FIG. 4, a new mixer (128) is required, but the frequency output from the voltage controlled oscillator (1086) is also the internal processing frequency (fi), and the RF transmission frequency (fo) from the antenna (130). Can be further suppressed. Therefore, interference between the transmission frequency and the internal processing frequency can be further prevented.
[0017]
Although the present invention has been described with respect to the π / 4 QPSK modulation system, the present invention is not limited to this. For example, the present invention can be generally used for a single carrier modulation system including 16 QAM (a symbol can be expressed by one vector). Is possible.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a digital modulator according to the present invention.
FIG. 2 shows a block diagram of generating amplitude and phase input data using a DSP.
FIG. 3 is a block diagram showing another embodiment of a digital modulator according to the present invention.
FIG. 4 is a block diagram showing another embodiment of a digital modulator according to the present invention.
[Explanation of symbols]
100, 300, 400 Digital modulator 102 Envelope input signal 104 Phase data 106 Limiter 108 Transmission frequency setter 1081 Local oscillator 1082 Frequency divider 1083 Phase detector 1084 Filter 1086 Voltage controlled oscillator 110 Difference signal generating means 1102 Mixer 1104 Operational amplifier 120 Amplification stage 1202 Modulation amplifier 1204 Power amplifier 122 Attenuator 124, 128 Mixer 126 Local oscillator 130 Antenna

Claims (9)

送信信号の振幅を表す包絡線入力信号(102)および送信信号の位相を表す位相データ(104)に基づいてRF送信信号を生成するディジタル変調装置(100)であって、当該ディジタル変調装置(100)は: 前記RF送信信号の周波数と実質的に等しい周波数を有し、実質的に一定な振幅を有する定振幅信号を、出力するリミッタ(106);
前記位相データ(104)と前記定振幅信号に基づいてRF送信周波数(fo)を生成する送信周波数設定手段(108);
前記RF送信信号から抽出した包絡線信号および前記包絡線入力信号(102)の差を表す差信号を生成する差信号生成手段(110);
前記RF送信周波数(fo)および前記差信号に基づいてRF送信信号を生成する増幅手段(120);
から構成され、前記送信周波数設定手段(108)は:
前記位相データ(104)と前記定振幅信号を受信する分周器(1082);
フィルタ(1084)により濾波された前記分周器(1082)からの信号を受信し、RF送信周波数を有する信号を出力する電圧制御発振器(1086);
から構成されることを特徴とするディジタル変調装置(100)。
A digital modulation device (100) for generating an RF transmission signal based on an envelope input signal (102) representing the amplitude of a transmission signal and phase data (104) representing a phase of the transmission signal, the digital modulation device (100) ): A limiter (106) for outputting a constant amplitude signal having a frequency substantially equal to the frequency of the RF transmission signal and having a substantially constant amplitude;
Transmission frequency setting means (108) for generating an RF transmission frequency (fo) based on the phase data (104) and the constant amplitude signal;
Difference signal generation means (110) for generating a difference signal representing a difference between the envelope signal extracted from the RF transmission signal and the envelope input signal (102);
Amplifying means (120) for generating an RF transmission signal based on the RF transmission frequency (fo) and the difference signal;
The transmission frequency setting means (108) comprises:
A frequency divider (1082) for receiving the phase data (104) and the constant amplitude signal;
A voltage controlled oscillator (1086) that receives the signal from the frequency divider (1082) filtered by the filter (1084) and outputs a signal having an RF transmission frequency;
A digital modulation device (100) comprising:
前記分周器(1082)が分数分周器であることを特徴とする請求項1記載のディジタル変調装置。The digital modulator of claim 1, wherein the frequency divider (1082) is a fractional frequency divider. 前記フィルタ(1084)がループ・フィルタまたはナイキスト・フィルタであることを特徴とする請求項1記載のディジタル変調装置。The digital modulator of claim 1, wherein the filter (1084) is a loop filter or a Nyquist filter. 送信信号の振幅を表す包絡線入力信号(102)および送信信号の位相を表す位相データ(104)に基づいてRF送信信号を生成するディジタル変調装置(300)であって、当該ディジタル変調装置(100)は:
前記RF送信信号の周波数と所定の周波数差を有する内部処理周波数(fi)を有し、実質的に一定な振幅を有する定振幅信号を、出力するリミッタ(106);
前記位相データ(104)と前記定振幅信号に基づいてRF送信周波数(fo)を生成する送信周波数設定手段(108);
前記RF送信信号から抽出した包絡線信号および前記包絡線入力信号(102)の差を表す差信号を生成する差信号生成手段(110);
前記RF送信周波数(fo)および前記差信号に基づいてRF送信信号を生成する増幅手段(120);
から構成され、前記送信周波数設定器(108)は:
前記位相データ(104)と前記定振幅信号を受信する分周器(1082);
フィルタ(1084)により濾波された前記分周器(1082)からの信号を受信し、RF送信周波数を有する信号を出力する電圧制御発振器(1086);
から構成されることを特徴とするディジタル変調装置(300)。
A digital modulation device (300) for generating an RF transmission signal based on an envelope input signal (102) representing the amplitude of a transmission signal and phase data (104) representing a phase of the transmission signal, the digital modulation device (100) ):
A limiter (106) for outputting a constant amplitude signal having an internal processing frequency (fi) having a predetermined frequency difference from the frequency of the RF transmission signal and having a substantially constant amplitude;
Transmission frequency setting means (108) for generating an RF transmission frequency (fo) based on the phase data (104) and the constant amplitude signal;
Difference signal generation means (110) for generating a difference signal representing a difference between the envelope signal extracted from the RF transmission signal and the envelope input signal (102);
Amplifying means (120) for generating an RF transmission signal based on the RF transmission frequency (fo) and the difference signal;
The transmission frequency setter (108) is composed of:
A frequency divider (1082) for receiving the phase data (104) and the constant amplitude signal;
A voltage controlled oscillator (1086) that receives the signal from the frequency divider (1082) filtered by the filter (1084) and outputs a signal having an RF transmission frequency;
A digital modulation device (300) comprising:
前記分周器(1082)が分数分周器であることを特徴とする請求項4記載のディジタル変調装置。5. The digital modulation device according to claim 4, wherein the frequency divider (1082) is a fractional frequency divider. 前記フィルタ(1084)がループ・フィルタまたはナイキスト・フィルタであることを特徴とする請求項4記載のディジタル変調装置。The digital modulation device of claim 4, wherein the filter (1084) is a loop filter or a Nyquist filter. 送信信号の振幅を表す包絡線入力信号(102)および送信信号の位相を表す位相データ(104)に基づいてRF送信信号を生成するディジタル変調装置(400)であって、当該ディジタル変調装置(100)は:
前記RF送信信号の周波数と所定の周波数差を有する内部処理周波数(fi)を有し、実質的に一定な振幅を有する、定振幅信号を出力するリミッタ(106);
前記位相データ(104)と前記定振幅信号に基づいてRF送信周波数(fo)を生成する送信周波数設定手段(108);
前記RF送信信号から抽出した包絡線信号および前記包絡線入力信号(102)の差を表す差信号を生成する差信号生成手段(110);
前記RF送信周波数(fo)および前記差信号に基づいてRF送信信号を生成する増幅手段(120);
から構成され、前記送信周波数設定手段(108)は:
前記位相データ(104)と前記定振幅信号を受信する分周器(1082);
フィルタ(1084)により濾波された前記分周器(1082)からの信号を受信し、内部処理周波数(fi)を有する信号を出力する電圧制御発振器(1086);
前記内部処理周波数(fi)を有する信号の周波数をRF送信周波数に変換するミキサ(128);
から構成されることを特徴とするディジタル変調装置(400)。
A digital modulation device (400) that generates an RF transmission signal based on an envelope input signal (102) representing the amplitude of a transmission signal and phase data (104) representing a phase of the transmission signal, the digital modulation device (100) ):
A limiter (106) for outputting a constant amplitude signal having an internal processing frequency (fi) having a predetermined frequency difference from the frequency of the RF transmission signal and having a substantially constant amplitude;
Transmission frequency setting means (108) for generating an RF transmission frequency (fo) based on the phase data (104) and the constant amplitude signal;
Difference signal generation means (110) for generating a difference signal representing a difference between the envelope signal extracted from the RF transmission signal and the envelope input signal (102);
Amplifying means (120) for generating an RF transmission signal based on the RF transmission frequency (fo) and the difference signal;
The transmission frequency setting means (108) comprises:
A frequency divider (1082) for receiving the phase data (104) and the constant amplitude signal;
A voltage controlled oscillator (1086) that receives the signal from the frequency divider (1082) filtered by the filter (1084) and outputs a signal having an internal processing frequency (fi);
A mixer (128) for converting a frequency of a signal having the internal processing frequency (fi) into an RF transmission frequency;
A digital modulation device (400) comprising:
前記分周器(1082)が分数分周器であることを特徴とする請求項7記載のディジタル変調装置。8. The digital modulation device according to claim 7, wherein the frequency divider (1082) is a fractional frequency divider. 前記フィルタ(1084)がループ・フィルタまたはナイキスト・フィルタであることを特徴とする請求項7記載のディジタル変調装置。The digital modulation device of claim 7, wherein the filter (1084) is a loop filter or a Nyquist filter.
JP27970298A 1998-10-01 1998-10-01 Digital modulator Expired - Fee Related JP3984377B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27970298A JP3984377B2 (en) 1998-10-01 1998-10-01 Digital modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27970298A JP3984377B2 (en) 1998-10-01 1998-10-01 Digital modulator

Publications (2)

Publication Number Publication Date
JP2000115264A JP2000115264A (en) 2000-04-21
JP3984377B2 true JP3984377B2 (en) 2007-10-03

Family

ID=17614695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27970298A Expired - Fee Related JP3984377B2 (en) 1998-10-01 1998-10-01 Digital modulator

Country Status (1)

Country Link
JP (1) JP3984377B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100375904C (en) * 2002-12-24 2008-03-19 深圳安科高技术股份有限公司 Radio frequency pulse angle phase setting method and circuit thereof
ATE438950T1 (en) 2005-10-21 2009-08-15 Nxp Bv POLAR MODULATION APPARATUS AND METHOD USING FM MODULATION

Also Published As

Publication number Publication date
JP2000115264A (en) 2000-04-21

Similar Documents

Publication Publication Date Title
US7409004B2 (en) Hybrid polar modulator differential phase Cartesian feedback correction circuit for power amplifier linearization
US7010280B1 (en) Linear RF power amplifier and transmitter
JP2000286915A (en) Signal modulation circuit and method
US6993091B2 (en) Correction of DC-offset of I/Q modulator
JP2868899B2 (en) Power control circuit for time division multiple access radio frequency transmitter.
EP0716526B1 (en) Method of producing modulating waveforms with constant envelope
US6647073B2 (en) Linearisation and modulation device
US6798844B2 (en) Correction of phase and amplitude imbalance of I/Q modulator
US8626082B2 (en) Polar feedback receiver for modulator
US20030058960A1 (en) Predistortion type-linearized power amplification system using digital if technology
JP3317964B1 (en) Phase detection circuit and receiver
JPH08213846A (en) Method for correcting distortion of modulation wave and transmitter
JP2002516054A (en) Transmitter with VCO
JPH05175743A (en) Power amplifier
JP2001267850A (en) Radio apparatus and transmission wave distortion compensation method
JP3984377B2 (en) Digital modulator
US20060068725A1 (en) Feedback control loop for amplitude modulation in a polar transmitter with a translational loop
JP3532908B2 (en) Frequency control device
JP2885713B2 (en) Transmitter
JP2576357B2 (en) Multi-level quadrature amplitude modulation wave distortion compensation circuit
JP2002135341A (en) Pre-distortion method and system
JP4538157B2 (en) Power amplifier circuit having negative feedback circuit and phase control method
JPH0525421B2 (en)
JPH11196140A (en) Power amplifier
JP2001103104A (en) Digital wireless equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees