JP3982655B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP3982655B2 JP3982655B2 JP07297398A JP7297398A JP3982655B2 JP 3982655 B2 JP3982655 B2 JP 3982655B2 JP 07297398 A JP07297398 A JP 07297398A JP 7297398 A JP7297398 A JP 7297398A JP 3982655 B2 JP3982655 B2 JP 3982655B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- insulating substrate
- electronic component
- conductive coating
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品の製造方法に関する。
【０００２】
【従来の技術】
電子部品の製造方法の先行技術として、絶縁基板（元基板）の一面の全面に導体ペーストを塗布し、かつ、焼き付けた後、個々の電子部品のためのパターンニングを行ない、最後の工程において、電子部品を個別に切り出す製造方法が知られている。例えば、特開平９−１９９８５号公報には、電子部品である高周波インダクタを製造するにあたり、アルミナ等の絶縁基板上に銀等の導体ペーストを全面塗布し、導体ペーストの焼結処理後に、フォトリソグラフィ工程を実行することにより、例えばスパイラル状の導体パターンを多数個形成し、最後の工程において、スパイラル状の導体パターン毎に、切り出す製造方法が開示されている。
【０００３】
この製造方法の場合、一枚の絶縁基板に形成できる電子部品数が多い程、量産性が上がるので、量産性を高めるためには、電子部品をできるだけ小型化すること、及び、絶縁基板の平面形状をできるだけ大きくすることが望ましい。
【０００４】
【発明が解決しようとする課題】
ところが、従来は、絶縁基板の一面の全面に導体ペーストを塗布してあったため、導体ペーストを絶縁基板に焼き付ける工程において、絶縁基板に反りが発生してしまうという問題があることが分かった。
【０００５】
図８は絶縁基板の反り状況を示した説明図である。導体膜６が絶縁基板１の一面の全面に塗布されている。このような構成であると、絶縁基板１に導体膜６を焼き付ける工程において、導体膜６と、絶縁基板１との界面に発生するストレスにより、反り△Ｇが生じる。
【０００６】
この反りは、導体膜をフォトリソグラフィ工程によってパターン化する際、フォトマスクと、絶縁基板上のフォトレジストとの密着性を悪化させ、パターン精度を低下させる。
【０００７】
また、絶縁基板上にフォトレジストを、例えばスピンコート法等によって塗布する場合、フォトレジストの塗布厚みが絶縁基板上で変動し、やはり、パターン精度及び安定度を低下させる。
【０００８】
絶縁基板の反りは、量産性を高めるために、絶縁基板の平面積を増大させる程顕著に現れる。このため、絶縁基板の大型化による量産性向上に限界があった。
【０００９】
絶縁基板を厚くすれば、反りはある程度押さえることができる。しかし、電子部品の形状を小さくして行く程に、平面で見た横幅または縦幅と、厚みとが近似してしまい、回路基板に実装した時の安定性（俗にいう座り）が悪くなる。また、絶縁基板が厚くなると、絶縁基板を切断して電子部品を個別に取り出し工程に長時間を要し、量産性が低下する
更に、電子部品としての機能を確保するための導体パターンは、小面積であるのに、絶縁基板の全面に導体を形成し、導体パターンを除く大部分をエッチングで除去してしまうため、無駄が多くなる。
【００１０】
【発明が解決しようとする課題】
本発明の課題は、絶縁基板に反りが発生するのを抑制し得る電子部品の製造方法を提供することである。
【００１１】
本発明のもう一つの課題は、高精度、高精細なパターンを形成し得る電子部品の製造方法を提供することである。
【００１２】
本発明の更にもう一つの課題は、薄い絶縁基板、及び、平面積の大きい絶縁基板を用いても、反りが発生するのを抑制し得る電子部品の製造方法を提供することである。
【００１３】
本発明の更にもう一つの課題は、量産性に優れた電子部品の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係る電子部品の製造方法は、無機質焼結体でなる絶縁基板の一面上に、導体ペーストを、網目状パターンとなるように塗布して、複数行及び複数列の配列でなる導電性塗膜の群を形成し、次に、熱処理して、前記導電性塗膜を前記絶縁基板に焼き付ける工程を含む。
【００１５】
上述のように、無機質焼結体でなる絶縁基板の一面上に、導体ペーストを、網目状パターンとなるように塗布して、複数行及び複数列の配列でなる導電性塗膜の群を形成してあると、導電性塗膜を絶縁基板に焼き付ける熱処理を施しても、絶縁基板に反りを生じないことが確認された。その理由は、導電性塗膜が複数行及び複数列に分離して配列されているため、導電性塗膜を絶縁基板に焼き付ける熱処理工程において、熱応力が、導電性塗膜のそれぞれに個別的に発生するためと推測される。
【００１６】
また、絶縁基板に反りが生じないために、絶縁基板を薄型化することができる。このため、回路基板に実装したときの安定性（座り）が良好な電子部品を製造できる。
【００１７】
しかも、絶縁基板を薄型化することができるため、絶縁基板の切断加工等に要する作業時間を短縮し、量産性を向上させることができる。
【００１８】
【発明の実施の形態】
図１〜図６は本発明に係る電子部品の製造方法に含まれる工程を示す図である。まず、図１に示すように、無機質焼結体でなる絶縁基板１を準備する。絶縁基板１については、導体ペーストが焼成可能な絶縁基板であればよく、セラミツク材料が適当である。特に、セラミック成分と、ガラス成分との複合組成になる無機質焼結体が望ましい。
【００１９】
次に、図２に示すように、絶縁基板１の一面上に、導体ペーストを、網目状パターンとなるように塗布して、複数ｎの行及び複数ｍの列の配列でなる導電性塗膜Ｑ１１〜Ｑｎｍの群を形成する。導体ペーストは、導電成分と、ガラスフリットと、有機質ビヒクルと溶剤とを混合して塗料化したものである。この導体ペーストの塗布手段としては、スクリーン印刷法が適している。複数ｎの各行間及び複数ｍの各列間には、導体ペーストの塗布されず、絶縁基板１の面が露出する領域３が条状に設けられている。
【００２０】
また、絶縁基板１の周囲の端の部分４は切り捨てられる部分となるため、導電性塗膜Ｑ１１〜Ｑｎｍは形成されていない。電子部品を製造していく工程上で、この領域４が得られるので、例えば位置決めするための基準となるマーカー５を付与することにより、画像処理による自動化工程に付することができる。本実施例では、マーカー５は各行及び列間に付されているので、マーカー５の部分で切断して、個々の電子部品を得ることができる。
【００２１】
次に、熱処理して、導電性塗膜Ｑ１１〜Ｑｎｍを絶縁基板１に焼き付ける。焼き付け処理前に、塗布した導体ペーストの乾燥を行うことが望ましい。
【００２２】
焼き付け温度は導体ペーストによって定まり、例えば、６００〜９００℃の範囲に選定される。セラミック材料、特に、セラミック成分と、ガラス成分との複合組成になる無機質焼結体でなる絶縁基板１は、導電性塗膜Ｑ１１〜Ｑｎｍの焼き付け熱処理時に、軟化する傾向があり、このため、前述した反りを生じていた。これに対して、本発明においては、無機質焼結体でなる絶縁基板１の一面上に、導体ペーストを、網目状パターンとなるように塗布して、複数ｎの行及び複数ｍの列の配列でなる導電性塗膜Ｑ１１〜Ｑｎｍの群を形成してあるので、導電性塗膜Ｑ１１〜Ｑｎｍを絶縁基板１に焼き付ける熱処理を施しても、絶縁基板１に反りを生じないことが確認された。その理由は、導電性塗膜Ｑ１１〜Ｑｎｍが複数ｎの行及び複数ｍの列に分離して配列されているため、導電性塗膜Ｑ１１〜Ｑｎｍを絶縁基板１に焼き付ける熱処理工程において、熱応力が、導電性塗膜Ｑ１１〜Ｑｎｍのそれぞれに個別的に発生するためと推測される。
【００２３】
また、絶縁基板１に反りが生じないために、絶縁基板１を薄型化することができる。このため、回路基板に実装したときの安定性（座り）が良好な電子部品を製造できる。
【００２４】
しかも、絶縁基板１を薄型化することができるため、絶縁基板１の切断加工等に要する作業時間を短縮し、量産性を向上させることができる。
【００２５】
絶縁基板１に焼き付けられた導電性塗膜Ｑ１１〜Ｑｎｍの表面は通常粗い状態になっているため、バフ研磨の弱い研磨を行うことが好ましい。これにより導電性塗膜Ｑ１１〜Ｑｎｍの表面を平滑化し、極めて精細なパターンを高精度で形成できる。
【００２６】
次に、図２に図示された絶縁基板１はパターン化工程に付される。パターン化工程は、フォトリソグラフィ工程と、化学的エッチング工程とを含む。
【００２７】
フォトリソグラフィ工程は、高精度及び高精細なパターンを形成するのに適している。フォトリソグラフィ工程では、まず、図３に示すように、フォトレジスト６を塗布する。具体的には、絶縁基板１にスピンコート法により、感光性レジスト６を、導電性塗膜Ｑ１１〜Ｑｎｍを含む絶縁基板１の全面に塗布する。塗布した後、通常の工程に従って、フォトレジストを熱処理して一次硬化させる。
【００２８】
次に、図４に示すように、絶縁基板１の上に塗布されたフォトレジスト６の表面に、フオトマスク７を接触させ、露光し、現像する。これにより、フォトレジスト６には、図５に示すように、フォトマスク７のパターンに従って露光、現像された部分Ｄ１が生じる。この場合、本発明において、絶縁基板１の反りが極めて小さいので、フォトマスク７を、フォトレジスト６の表面に、確実に接触させ、パターン精度を向上させるとともに、安定化することができる。
【００２９】
フォトリソグラフィ工程前に、導電性塗膜Ｑ１１〜Ｑｎｍの表面をバフ研磨する工程を含んでいてもよい。このような工程を経ることにより、フォトレジスト６とフォトマスクとをより確実に密着させ、得られるパターン精度を向上させることができる。
【００３０】
次に、露光、現像済のフォトレジスト６に対して、二次硬化処理を行なった後、化学的エッチング処理を行ない、目的のパターンを形成する。化学的エッチング処理に当たっては、絶縁基板１をエッチング液に浸漬し、またはエッチング液のシャワー洗浄槽に入れる。エッチング液は導電性塗膜Ｑ１１〜Ｑｎｍの構成材料に対応して選択される。導電性塗膜Ｑ１１〜Ｑｎｍが銅を主成分とする場合は、エッチング液として、塩化第二鉄溶液が用いられる。
【００３１】
導電片は焼き付けの際に絶縁基板との接着を強固にするために、導電ペ−スト中にガラスフリットを混入してある。このガラスフリットは酸に侵食されるので、酸性のエッチング溶液は使えない。銅を主成分とする導体ペーストを用いて導電性塗膜Ｑ１１〜Ｑｎｍを形成した場合は、アルカリ性溶液である塩化第二鉄溶液を用いることができるので、ガラスフリットの劣化それに伴う密着強度の劣化を回避できる。
【００３２】
次に、フォトレジスト６を除去した後、図６に示すように、各列及び行の間の領域３に表示された切断線ＸーＸに沿い、絶縁基板１を切断し、個別の電子部品を得る。切断工程はマーカー５を基準として行なう。
【００３３】
実施例では、ポジタイプのフォトレジスト６を用いた場合を例にとって説明したが、ネガタイプのフォトレジストを用いてもよい。
【００３４】
図１〜図６は、導電性塗膜Ｑ１１〜Ｑｎｍのそれぞれが最終的に得られる電子部品のそれぞれに対応するまで細分化されているが、このような例に限定されない。導電性塗膜Ｑ１１〜Ｑｎｍのいくつかを含む導電性塗膜としてもよい。図７にその一例を示す。図７の例では、導電性塗膜Ｑ１１〜Ｑｎｍの９片を含む広い導電性塗膜Ｒ１１〜Ｒ３３を、３行、３列の網目状パターンとなるように配置してある。
【００３５】
【発明の効果】
以上説明したように、本発明によれば次のような効果を得ることができる。
（ａ）絶縁基板に反りが発生するのを抑制し得る電子部品の製造方法を提供することができる
（ｂ）高精度、高精細なパターンを形成し得る電子部品の製造方法を提供することができる。
（ｃ）薄い絶縁基板、及び、平面積の大きい絶縁基板を用いても、反りが発生するのを抑制し得る電子部品の製造方法を提供することができる。
（ｄ）量産性に優れた電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る電子部品の製造方法に含まれる工程の一つを示す斜視図である。
【図２】図１に示した工程の後の工程を示す図である。
【図３】図２に示した工程の後の工程を示す図である。
【図４】図３に示した工程の後の工程を示す図である。
【図５】図４に示した工程の後の工程を示す図である。
【図６】図５に示した工程の後の工程を示す図である。
【図７】本発明に係る電子部品の製造方法の別の工程例を示す図である。
【図８】従来の問題点を示す図である。
【符号の説明】
１ 絶縁基板
Ｑ１１〜Ｑｎｍ 導電性塗膜
６ レジスト
７ フォトマスク
【発明の属する技術分野】
本発明は、電子部品の製造方法に関する。
【０００２】
【従来の技術】
電子部品の製造方法の先行技術として、絶縁基板（元基板）の一面の全面に導体ペーストを塗布し、かつ、焼き付けた後、個々の電子部品のためのパターンニングを行ない、最後の工程において、電子部品を個別に切り出す製造方法が知られている。例えば、特開平９−１９９８５号公報には、電子部品である高周波インダクタを製造するにあたり、アルミナ等の絶縁基板上に銀等の導体ペーストを全面塗布し、導体ペーストの焼結処理後に、フォトリソグラフィ工程を実行することにより、例えばスパイラル状の導体パターンを多数個形成し、最後の工程において、スパイラル状の導体パターン毎に、切り出す製造方法が開示されている。
【０００３】
この製造方法の場合、一枚の絶縁基板に形成できる電子部品数が多い程、量産性が上がるので、量産性を高めるためには、電子部品をできるだけ小型化すること、及び、絶縁基板の平面形状をできるだけ大きくすることが望ましい。
【０００４】
【発明が解決しようとする課題】
ところが、従来は、絶縁基板の一面の全面に導体ペーストを塗布してあったため、導体ペーストを絶縁基板に焼き付ける工程において、絶縁基板に反りが発生してしまうという問題があることが分かった。
【０００５】
図８は絶縁基板の反り状況を示した説明図である。導体膜６が絶縁基板１の一面の全面に塗布されている。このような構成であると、絶縁基板１に導体膜６を焼き付ける工程において、導体膜６と、絶縁基板１との界面に発生するストレスにより、反り△Ｇが生じる。
【０００６】
この反りは、導体膜をフォトリソグラフィ工程によってパターン化する際、フォトマスクと、絶縁基板上のフォトレジストとの密着性を悪化させ、パターン精度を低下させる。
【０００７】
また、絶縁基板上にフォトレジストを、例えばスピンコート法等によって塗布する場合、フォトレジストの塗布厚みが絶縁基板上で変動し、やはり、パターン精度及び安定度を低下させる。
【０００８】
絶縁基板の反りは、量産性を高めるために、絶縁基板の平面積を増大させる程顕著に現れる。このため、絶縁基板の大型化による量産性向上に限界があった。
【０００９】
絶縁基板を厚くすれば、反りはある程度押さえることができる。しかし、電子部品の形状を小さくして行く程に、平面で見た横幅または縦幅と、厚みとが近似してしまい、回路基板に実装した時の安定性（俗にいう座り）が悪くなる。また、絶縁基板が厚くなると、絶縁基板を切断して電子部品を個別に取り出し工程に長時間を要し、量産性が低下する
更に、電子部品としての機能を確保するための導体パターンは、小面積であるのに、絶縁基板の全面に導体を形成し、導体パターンを除く大部分をエッチングで除去してしまうため、無駄が多くなる。
【００１０】
【発明が解決しようとする課題】
本発明の課題は、絶縁基板に反りが発生するのを抑制し得る電子部品の製造方法を提供することである。
【００１１】
本発明のもう一つの課題は、高精度、高精細なパターンを形成し得る電子部品の製造方法を提供することである。
【００１２】
本発明の更にもう一つの課題は、薄い絶縁基板、及び、平面積の大きい絶縁基板を用いても、反りが発生するのを抑制し得る電子部品の製造方法を提供することである。
【００１３】
本発明の更にもう一つの課題は、量産性に優れた電子部品の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係る電子部品の製造方法は、無機質焼結体でなる絶縁基板の一面上に、導体ペーストを、網目状パターンとなるように塗布して、複数行及び複数列の配列でなる導電性塗膜の群を形成し、次に、熱処理して、前記導電性塗膜を前記絶縁基板に焼き付ける工程を含む。
【００１５】
上述のように、無機質焼結体でなる絶縁基板の一面上に、導体ペーストを、網目状パターンとなるように塗布して、複数行及び複数列の配列でなる導電性塗膜の群を形成してあると、導電性塗膜を絶縁基板に焼き付ける熱処理を施しても、絶縁基板に反りを生じないことが確認された。その理由は、導電性塗膜が複数行及び複数列に分離して配列されているため、導電性塗膜を絶縁基板に焼き付ける熱処理工程において、熱応力が、導電性塗膜のそれぞれに個別的に発生するためと推測される。
【００１６】
また、絶縁基板に反りが生じないために、絶縁基板を薄型化することができる。このため、回路基板に実装したときの安定性（座り）が良好な電子部品を製造できる。
【００１７】
しかも、絶縁基板を薄型化することができるため、絶縁基板の切断加工等に要する作業時間を短縮し、量産性を向上させることができる。
【００１８】
【発明の実施の形態】
図１〜図６は本発明に係る電子部品の製造方法に含まれる工程を示す図である。まず、図１に示すように、無機質焼結体でなる絶縁基板１を準備する。絶縁基板１については、導体ペーストが焼成可能な絶縁基板であればよく、セラミツク材料が適当である。特に、セラミック成分と、ガラス成分との複合組成になる無機質焼結体が望ましい。
【００１９】
次に、図２に示すように、絶縁基板１の一面上に、導体ペーストを、網目状パターンとなるように塗布して、複数ｎの行及び複数ｍの列の配列でなる導電性塗膜Ｑ１１〜Ｑｎｍの群を形成する。導体ペーストは、導電成分と、ガラスフリットと、有機質ビヒクルと溶剤とを混合して塗料化したものである。この導体ペーストの塗布手段としては、スクリーン印刷法が適している。複数ｎの各行間及び複数ｍの各列間には、導体ペーストの塗布されず、絶縁基板１の面が露出する領域３が条状に設けられている。
【００２０】
また、絶縁基板１の周囲の端の部分４は切り捨てられる部分となるため、導電性塗膜Ｑ１１〜Ｑｎｍは形成されていない。電子部品を製造していく工程上で、この領域４が得られるので、例えば位置決めするための基準となるマーカー５を付与することにより、画像処理による自動化工程に付することができる。本実施例では、マーカー５は各行及び列間に付されているので、マーカー５の部分で切断して、個々の電子部品を得ることができる。
【００２１】
次に、熱処理して、導電性塗膜Ｑ１１〜Ｑｎｍを絶縁基板１に焼き付ける。焼き付け処理前に、塗布した導体ペーストの乾燥を行うことが望ましい。
【００２２】
焼き付け温度は導体ペーストによって定まり、例えば、６００〜９００℃の範囲に選定される。セラミック材料、特に、セラミック成分と、ガラス成分との複合組成になる無機質焼結体でなる絶縁基板１は、導電性塗膜Ｑ１１〜Ｑｎｍの焼き付け熱処理時に、軟化する傾向があり、このため、前述した反りを生じていた。これに対して、本発明においては、無機質焼結体でなる絶縁基板１の一面上に、導体ペーストを、網目状パターンとなるように塗布して、複数ｎの行及び複数ｍの列の配列でなる導電性塗膜Ｑ１１〜Ｑｎｍの群を形成してあるので、導電性塗膜Ｑ１１〜Ｑｎｍを絶縁基板１に焼き付ける熱処理を施しても、絶縁基板１に反りを生じないことが確認された。その理由は、導電性塗膜Ｑ１１〜Ｑｎｍが複数ｎの行及び複数ｍの列に分離して配列されているため、導電性塗膜Ｑ１１〜Ｑｎｍを絶縁基板１に焼き付ける熱処理工程において、熱応力が、導電性塗膜Ｑ１１〜Ｑｎｍのそれぞれに個別的に発生するためと推測される。
【００２３】
また、絶縁基板１に反りが生じないために、絶縁基板１を薄型化することができる。このため、回路基板に実装したときの安定性（座り）が良好な電子部品を製造できる。
【００２４】
しかも、絶縁基板１を薄型化することができるため、絶縁基板１の切断加工等に要する作業時間を短縮し、量産性を向上させることができる。
【００２５】
絶縁基板１に焼き付けられた導電性塗膜Ｑ１１〜Ｑｎｍの表面は通常粗い状態になっているため、バフ研磨の弱い研磨を行うことが好ましい。これにより導電性塗膜Ｑ１１〜Ｑｎｍの表面を平滑化し、極めて精細なパターンを高精度で形成できる。
【００２６】
次に、図２に図示された絶縁基板１はパターン化工程に付される。パターン化工程は、フォトリソグラフィ工程と、化学的エッチング工程とを含む。
【００２７】
フォトリソグラフィ工程は、高精度及び高精細なパターンを形成するのに適している。フォトリソグラフィ工程では、まず、図３に示すように、フォトレジスト６を塗布する。具体的には、絶縁基板１にスピンコート法により、感光性レジスト６を、導電性塗膜Ｑ１１〜Ｑｎｍを含む絶縁基板１の全面に塗布する。塗布した後、通常の工程に従って、フォトレジストを熱処理して一次硬化させる。
【００２８】
次に、図４に示すように、絶縁基板１の上に塗布されたフォトレジスト６の表面に、フオトマスク７を接触させ、露光し、現像する。これにより、フォトレジスト６には、図５に示すように、フォトマスク７のパターンに従って露光、現像された部分Ｄ１が生じる。この場合、本発明において、絶縁基板１の反りが極めて小さいので、フォトマスク７を、フォトレジスト６の表面に、確実に接触させ、パターン精度を向上させるとともに、安定化することができる。
【００２９】
フォトリソグラフィ工程前に、導電性塗膜Ｑ１１〜Ｑｎｍの表面をバフ研磨する工程を含んでいてもよい。このような工程を経ることにより、フォトレジスト６とフォトマスクとをより確実に密着させ、得られるパターン精度を向上させることができる。
【００３０】
次に、露光、現像済のフォトレジスト６に対して、二次硬化処理を行なった後、化学的エッチング処理を行ない、目的のパターンを形成する。化学的エッチング処理に当たっては、絶縁基板１をエッチング液に浸漬し、またはエッチング液のシャワー洗浄槽に入れる。エッチング液は導電性塗膜Ｑ１１〜Ｑｎｍの構成材料に対応して選択される。導電性塗膜Ｑ１１〜Ｑｎｍが銅を主成分とする場合は、エッチング液として、塩化第二鉄溶液が用いられる。
【００３１】
導電片は焼き付けの際に絶縁基板との接着を強固にするために、導電ペ−スト中にガラスフリットを混入してある。このガラスフリットは酸に侵食されるので、酸性のエッチング溶液は使えない。銅を主成分とする導体ペーストを用いて導電性塗膜Ｑ１１〜Ｑｎｍを形成した場合は、アルカリ性溶液である塩化第二鉄溶液を用いることができるので、ガラスフリットの劣化それに伴う密着強度の劣化を回避できる。
【００３２】
次に、フォトレジスト６を除去した後、図６に示すように、各列及び行の間の領域３に表示された切断線ＸーＸに沿い、絶縁基板１を切断し、個別の電子部品を得る。切断工程はマーカー５を基準として行なう。
【００３３】
実施例では、ポジタイプのフォトレジスト６を用いた場合を例にとって説明したが、ネガタイプのフォトレジストを用いてもよい。
【００３４】
図１〜図６は、導電性塗膜Ｑ１１〜Ｑｎｍのそれぞれが最終的に得られる電子部品のそれぞれに対応するまで細分化されているが、このような例に限定されない。導電性塗膜Ｑ１１〜Ｑｎｍのいくつかを含む導電性塗膜としてもよい。図７にその一例を示す。図７の例では、導電性塗膜Ｑ１１〜Ｑｎｍの９片を含む広い導電性塗膜Ｒ１１〜Ｒ３３を、３行、３列の網目状パターンとなるように配置してある。
【００３５】
【発明の効果】
以上説明したように、本発明によれば次のような効果を得ることができる。
（ａ）絶縁基板に反りが発生するのを抑制し得る電子部品の製造方法を提供することができる
（ｂ）高精度、高精細なパターンを形成し得る電子部品の製造方法を提供することができる。
（ｃ）薄い絶縁基板、及び、平面積の大きい絶縁基板を用いても、反りが発生するのを抑制し得る電子部品の製造方法を提供することができる。
（ｄ）量産性に優れた電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る電子部品の製造方法に含まれる工程の一つを示す斜視図である。
【図２】図１に示した工程の後の工程を示す図である。
【図３】図２に示した工程の後の工程を示す図である。
【図４】図３に示した工程の後の工程を示す図である。
【図５】図４に示した工程の後の工程を示す図である。
【図６】図５に示した工程の後の工程を示す図である。
【図７】本発明に係る電子部品の製造方法の別の工程例を示す図である。
【図８】従来の問題点を示す図である。
【符号の説明】
１ 絶縁基板
Ｑ１１〜Ｑｎｍ 導電性塗膜
６ レジスト
７ フォトマスク
Claims (7)
- 電子部品の製造方法であって、無機質焼結体でなる絶縁基板の一面上に、導体ペーストを、網目状パターンとなるように塗布して、複数行及び複数列の配列でなる導電性塗膜の群を形成し、
次に、熱処理して、前記導電性塗膜を前記絶縁基板に焼き付け、
その後、前記導電性塗膜のそれぞれをパターン化する工程を含む、
電子部品の製造方法。 - 請求項１に記載された電子部品の製造方法であって、前記絶縁基板は、セラミック成分と、ガラス成分とを含む電子部品の製造方法。
- 請求項１または２の何れかに記載された電子部品の製造方法であって、前記導電ぺーストは、スクリーン印刷法を用いて塗布する電子部品の製造方法。
- 請求項１乃至３のいずれかに記載された電子部品の製造方法であって、前記導電性塗膜のそれぞれをパターン化する工程は、フォトリソグラフィ工程と、化学的エッチング工程とを含む電子部品の製造方法。
- 請求項４に記載された電子部品の製造方法であって、前記導電性塗膜のそれぞれをパターン化する前に、前記導電性塗膜の表面をバフ研磨する工程を含む電子部品の製造方法。
- 請求項４または５の何れかに記載された電子部品の製造方法であって、前記導体ペーストは、銅を主成分とし、ガラスフリットを含有し、前記化学的エッチング工程は、塩化第二鉄溶液を用いて行なう電子部品の製造方法。
- 請求項３、４、５、または６の何れかに記載された電子部品の製造方法であって、前記導電性塗膜のそれぞれをパターン化した後に、前記絶縁基板を、前記導電性塗膜の群の行間及び列間において切断する工程を含む電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07297398A JP3982655B2 (ja) | 1998-03-23 | 1998-03-23 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07297398A JP3982655B2 (ja) | 1998-03-23 | 1998-03-23 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274689A JPH11274689A (ja) | 1999-10-08 |
| JP3982655B2 true JP3982655B2 (ja) | 2007-09-26 |
Family
ID=13504853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07297398A Expired - Lifetime JP3982655B2 (ja) | 1998-03-23 | 1998-03-23 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3982655B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5513366B2 (ja) * | 2010-12-28 | 2014-06-04 | 三ツ星ベルト株式会社 | パターン基板の製造方法 |
| CN110898672A (zh) * | 2019-10-22 | 2020-03-24 | 浙江省北大信息技术高等研究院 | 多孔薄膜、多孔薄膜的制作方法及电渗微泵装置 |
-
1998
- 1998-03-23 JP JP07297398A patent/JP3982655B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11274689A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100431147B1 (ko) | 도체 패턴과 이를 갖는 전자부품 | |
| JP3982655B2 (ja) | 電子部品の製造方法 | |
| JP2007194595A (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| JP5256543B2 (ja) | チップ部品用セラミック基板およびチップ部品の製造方法 | |
| EP0398572A1 (en) | Method of manufacturing a thick film resistor element | |
| JP3196519B2 (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP2000077823A (ja) | 電子部品の製造方法 | |
| CN110660551B (zh) | 一种制作用于电子产品的合金板金属电阻的方法 | |
| JPH07254534A (ja) | 電子部品の外部電極形成方法 | |
| JPH04363092A (ja) | 基板に導電層を形成する方法 | |
| JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
| JPH06310052A (ja) | 電圧分割用抵抗素子およびその製造方法 | |
| JPH08116150A (ja) | 電極配線および抵抗素子の形成方法 | |
| JP4513166B2 (ja) | インダクタンス素子の製造方法 | |
| JPH08273535A (ja) | 気体放電表示パネルにおける電極の形成方法 | |
| JPS5819158B2 (ja) | 高密度多層配線基板の製造方法 | |
| JPS5914550B2 (ja) | 微細加工方法 | |
| JPH07130568A (ja) | 薄膜コイルの製造方法 | |
| JPH06330329A (ja) | 多面体ユニットの外部電極形成方法 | |
| JPH0430503A (ja) | 角形チップ抵抗器の製造方法 | |
| JPH08204313A (ja) | ファインパターン印刷回路 | |
| JP2010141157A (ja) | 電子部品の製造方法 | |
| JPH10289656A (ja) | プラズマディスプレイパネルの隔壁形成方法及びそれに用いられる隔壁形成用部材の製造方法 | |
| JPH0797697B2 (ja) | 回路基板の製造方法 | |
| JPH01159930A (ja) | 蛍光表示管における蛍光面形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070628 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |