[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3982073B2 - 低誘電率絶縁膜形成方法 - Google Patents

低誘電率絶縁膜形成方法 Download PDF

Info

Publication number
JP3982073B2
JP3982073B2 JP21942298A JP21942298A JP3982073B2 JP 3982073 B2 JP3982073 B2 JP 3982073B2 JP 21942298 A JP21942298 A JP 21942298A JP 21942298 A JP21942298 A JP 21942298A JP 3982073 B2 JP3982073 B2 JP 3982073B2
Authority
JP
Japan
Prior art keywords
insulating film
dielectric constant
low dielectric
constant insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21942298A
Other languages
English (en)
Other versions
JP2000058540A (ja
Inventor
浩一 池田
利昭 長谷川
尚紀 駒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP21942298A priority Critical patent/JP3982073B2/ja
Publication of JP2000058540A publication Critical patent/JP2000058540A/ja
Application granted granted Critical
Publication of JP3982073B2 publication Critical patent/JP3982073B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Silicon Compounds (AREA)
  • Paints Or Removers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の層間絶縁膜として用いる低誘電率絶縁膜形成用の低誘電率膜樹脂組成物、該組成物を塗布、乾燥、焼成することを特徴とする低誘電率絶縁膜の形成方法に関する。
【0002】
【従来の技術】
近年の半導体装置の集積度の向上に従って、半導体装置の配線の多層化が進んでいる。配線の多層化に伴って、配線の信頼性向上のため配線パターン形成により生じる段差を平坦化する技術が必須である。この平坦化技術の中で広く用いられている方法の一つに塗布方法があり、その中でも、最終的に膜の主構造として酸化シリコン骨格を形成するSOG(Spin On Glass)が有効と考えられ、研究開発が行われてきた。
【0003】
SOG技術は、アルコキシシラン化合物を加水分解して生成するシリコンヒドロキシドを脱水縮合することにより得られるゾル溶液を、段差のある基板上に回転塗布(スピンコート)した後、常圧下で450℃程度の熱処理を加えて焼成し、絶縁膜を形成する方法である。
【0004】
また、このSOG技術を適用して配線間容量を下げることを目的として、例えば、SOG原料にシリル化剤を混入し、成膜時に形成される膜中孔径の制御する報告がある(Aoi et al,”ドライシンポジウム”,1997年,予稿集273ページ)。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の塗布原料成分のまま用いて従来のSOG技術を適用する場合には、原料のアルコキシシラン重合体の分子量分布の広がりが大きいため、結果として、酸化シリコンの粒子径のバラツキが大きくなってしまう。これは、形成される酸化シリコン鎖の重合度分布、即ち酸化シリコンの粒子径は、原料の成分(重合体、プレポリマーともいう)の分子量分布に依存するからである。
【0006】
例えば、従来の半導体装置の製造において、上下配線間の接続孔を形成する加工を行った場合、例えば、図4(a)に示す模式図のように、粒径が不揃いの酸化シリコン6が生成し、酸化シリコン粒子の間に大きさの不揃いな孔8が生成してしまう。そして、図4(b)に示すように、その後タングステン等の導電性材料10を埋め込んだ場合、接続孔側面と導電性材料との間に空隙9が発生したり、タングシテン等の導電性材料をCVD法等により堆積させる工程において、酸化シリコン膜表面が蝕刻されるという問題が生じる場合があった。
【0007】
本発明はかかる事情に鑑み、加工が容易で、配線間容量が小さな信頼性の高い、均一な粒径を有する多孔質酸化シリコンからなる絶縁膜の形成方法、及び該絶縁膜形成用組成物を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は、上記課題を達成すべく、所定の分子量分布を有するアルコキシシラン化合物の重合体を含有する半導体装置の低誘電率絶縁膜形成用組成物、及び該低誘電率絶縁膜形成用組成物を基板表面に塗布する工程と、前記塗布表面を50〜200℃で乾燥する工程と、さらに300〜500℃で焼成する工程を有する、半導体装置の低誘電率絶縁膜の形成方法を提供する。
【0009】
前記本発明においては、前記低誘電率絶縁膜は半導体装置の層間絶縁膜であるのが好ましい。
【0010】
本発明の低誘電率絶縁膜は、好ましくは比誘電率(ε)が3.0以下、より好ましくは2.5以下である。また、本発明の低誘電率絶縁膜は、SOG技術を用いているので、表面が平坦で、均一な粒径、即ち均一な孔径を有する多孔質絶縁膜となっている。
【0011】
また、本発明は、アルコキシシラン化合物の重合体と架橋剤のそれぞれの所定量を、交互に基板表面に塗布する工程と、前記塗布表面を50〜200℃で乾燥する工程と、さらに300〜500℃で焼成する工程を有する、半導体装置の低誘電率絶縁膜の形成方法を提供する。
【0012】
本発明の低誘電率絶縁膜形成用組成物と架橋剤を間欠供給する本発明の低誘電率絶縁膜の形成方法によれば、酸化シリコン粒子の粒径及び配置が均一な多孔質絶縁膜を得ることができる。
【0013】
【発明の実施の形態】
以下、本発明を詳細に説明する。
本発明は、上述したように、所定の分子量分布を有するアルコキシシラン化合物の重合体を含有する半導体装置の低誘電率絶縁膜形成用組成物、及び該低誘電率絶縁膜形成用組成物を基板表面に塗布する工程と、前記塗布表面を50〜200℃で乾燥する工程と、さらに300〜500℃で焼成する工程を有する、半導体装置の低誘電率絶縁膜の形成方法である。
【0014】
本発明の低誘電率絶縁膜形成用組成物は、アルコキシシラン化合物重合体の少なくとも一種、好ましくは一般式(1)で表されるアルコキシシラン化合物重合体の少なくとも一種の1〜10重量%、及び希釈剤を含有している。
本発明に用いられるアルコキシシランとしては、例えば、一般式(1)
【0015】
【化1】
R’p Si(OR)4-p ・・・(1)
【0016】
(式中、R’は置換基を有していてもよいアルキル基を表し、Rはアルキル基を表し、pは0,1または2を表し、qは任意の自然数を表す。また、pが2のとき、R’は同一でも相異なっていてもよい。)で表されるアルコキシシラン化合物の重合体を挙げることができる。
【0017】
前記アルコキシシラン化合物としては、例えば、
Si(OCH3 4 ,Si(OC2 5 4 ,Si(OC3 7 4 ,Si(OC3 7 i 4 ,Si(OC4 9 4 等のテトラアルコキシシラン類、
【0018】
CH3 Si(OCH3 3 ,CH3 Si(OC2 5 3 ,CH3 Si(OC3 7 3 ,CH3 Si(OC3 7 i 3 ,CH3 Si(OC4 9 3 ,C2 5 Si(OCH3 3 ,C2 5 Si(OC2 5 3 ,C2 5 Si(OC3 7 3 ,C2 5 Si(OC3 7 i 3 ,C2 5 Si(OC4 9 3 ,C3 7 Si(OCH3 3 ,C3 7 Si(OC2 5 3 ,C3 7 Si(OC3 7 3 ,C3 7 Si(OC3 7 i 3 ,C3 7 Si(OC4 9 3 ,C3 7 i Si(OCH3 3 ,C3 7 i Si(OC2 5 3 ,C3 7 i Si(OC3 7 3 ,C3 7 i Si(OC3 7 i 3 ,C3 7 i Si(OC4 9 3 ,C4 9 Si(OCH3 3 ,C4 9 Si(OC2 5 3 ,C4 9 Si(OC3 7 3 ,C4 9 Si(OC3 7 i 3 ,C4 9 Si(OC4 9 3 等のモノアルキルトリアルコキシシラン類、
【0019】
HSi(OCH3 3 ,HSi(OC2 5 3 ,HSi(OC3 7 3 ,HSi(OC3 7 i 3 ,HSi(OC4 9 3 等のアルコキシシラン類、
【0020】
2 N(CH2 3 Si(OCH3 3 ,H2 N(CH2 3 Si(OC2 5 3 ,H2 N(CH2 3 Si(OC3 7 3 ,H2 N(CH2 3 Si(OC3 7 i 3 ,H2 N(CH2 3 Si(OC4 9 3 ,H2 N(CH2 2 NHC3 6 Si(OCH3 3 ,H2 N(CH2 2 NHC3 6 Si(OC2 5 3 ,H2 N(CH2 2 NHC3 6 Si(OC3 7 3 ,H2 N(CH2 2 NHC3 6 Si(OC3 7 i 3 ,H2 N(CH2 2 NHC3 6 Si(OC4 9 3 ,H2 N(CH2 3 (CH3 2 SiOCH3 ,H2 N(CH2 3 (CH3 2 SiOC2 5 ,H2 N(CH2 3 (CH3 2 SiOC3 7 ,H2 N(CH2 3 (CH3 2 SiOC3 7 i ,H2 N(CH2 3 (CH3 2 SiOC4 9 ,H2 N(CH2 3 (CH3 2 SiOCH3 ,H2 N(CH2 3 (CH3 2 SiOC2 5 ,H2 N(CH2 3 (CH3 2 SiOC3 7 ,H2 N(CH2 3 (CH3 2 SiOC3 7 i ,H2 N(CH2 3 (CH3 2 SiOC4 9 ,H2 N(CH2 2 NH(CH2 2 NH(CH2 2 Si(OCH3 3 ,H2 N(CH2 2 NH(CH2 2 NH(CH2 2 Si(OC2 5 3 ,H2 N(CH2 2 NH(CH2 2 NH(CH2 2 Si(OC3 7 3 ,H2 N(CH2 2 NH(CH2 2 NH(CH2 2 Si(OC3 7 i 3 ,H2 N(CH2 2 NH(CH2 2 NH(CH2 2 Si(OC4 9 3 等のアミノアルキルアルコキシシラン類等を挙げることができる。
【0021】
前記希釈剤としては、例えば、メタノール、エタノール等のアルコール類、酢酸エステル等のエステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン等のケトン類、ヘキサン、ヘプタン、シクロヘキサン等の炭化水素類、ベンゼン、トルエン、キシレン等の芳香族炭化水素類、フロリナート類、エチレングリコールモノメチルアセテート、エチレングリコールジアセテート等のグリコールアセテート類、ヘキサン等の炭化水素類、ベンゼン、トルエン、キシレン等の芳香族炭化水素類、フロリナート類、N,N−メチル−2−ピロリドン等のアミド類等の一種または2種以上の不活性溶媒を挙げることができる。
【0022】
なお、本発明の低誘電率絶縁膜形成用組成物においては、所望によりアンモニウム塩等の架橋剤が添加されていてもよい。
【0023】
本発明におけるアルコキシシラン化合物の重合体は、アルコキシシラン化合物を加水分解、重縮合して製造することができる。このとき、触媒として、塩酸、硫酸、リン酸、硝酸、フッ酸等の無機酸、シュウ酸、マレイン酸、スルホン酸、ギ酸等の有機酸を使用することも好ましい。また、アンモニア、トリメチルアンモニウム等のトリアルキルアンモニウム等の塩基性触媒を用いることもできる。
【0024】
以上のようにして得られる加水分解、重縮合生成物の反応物(アルコキシシラン化合物重合体)は、そのまま使用することもできるし、溶媒を除去後、改めて前記溶媒の一種以上に溶解させて用いることもできる。
【0025】
前記アルコキシシラン化合物の重合体は、所定の分子量分布を有しているのが好ましい。所定の分子量分布を有するアルコキシシラン化合物の重合体を得る方法としては、所望の分子量分布を有するアルコキシシラン化合物の重合体を得ることができるものであれば特に制限はない。例えば、遠心分離により所定の分子量区画部分のみを分取する方法、クロマトグラフィーにより所定の分子量区画部分のみを分取する方法、あるいは比重分離法により所定の分子量区画部分のみを分取する方法等がある。
【0026】
また、所定の分子量分布を有するアルコキシシラン化合物の重合体は、最終的に形成される酸化シリコンの粒径又は多孔質酸化シリコン膜中の孔径が所定の範囲内に分布しているような酸化シリコン膜を得ることができるものであれば、特にその分子量分布に制限はない。分子量分布の選択は、用いるアルコキシシラン化合物の種類や低誘電率絶縁膜の用途等により任意に行うことができる。
【0027】
また、本発明の半導体装置の低誘電率絶縁膜形成用組成物は、アルコキシシラン化合物の重合体に、さらに低誘電率膜材料が添加されるのも好ましい。
【0028】
なお、前記アルコキシシラン化合物の重合体と低誘電率膜材料を含有する本発明の半導体装置の低誘電率絶縁膜形成用組成物において、アルコキシシラン化合物の重合体は、任意の分子量分布のものを用いることもできるが、所定の分子量分布のもの、即ち、分子量分布のばらつきが小さいものを使用することがより好ましい。
【0029】
前記低誘電率膜材料としては、例えば、環状フッ素樹脂、ポリ四フッ化エチレン、ポリフッ化エチレンプロピレン、四フッ化エチレン−パーフロロアルコキシエチレン共重体、エチレン−四フッ化エチレン共重体、ポリフッ化ビニリデン、フッ化アリールエーテル樹脂、アリールエーテル樹脂、ベンゾシクロブテンポリマー、ポリイミド、モノメチルヒドロキシシラン縮合物及びアモルファスカーボンからなる群から選ばれる1種または2種以上を挙げることができる。
【0030】
前記本発明の半導体装置の低誘電率絶縁膜形成用組成物は、アルコキシシラン化合物の重合体に、さらに低誘電率膜材料及びシランカップリング剤を含有するのがより好ましい。
【0031】
ここでシランカップリング剤を用いるのは、低誘電率膜材料とシリコン系多孔質膜材料とは一般に相溶性に乏しく、この混合物の相分離を防止するためである。シランカップリング剤は、その分子中に疎水性部分(RやR’)と親水性部分(ハロゲン原子、アルコキシ基等)を有し、疎水性の低誘電率膜と親水性のシラン系多孔質膜材料の両者に相溶性を有する性質を持つ。
【0032】
シランカップリング剤は、樹脂組成物全重量の10%以下の割合、好ましくは1〜10重量%の割合で添加するのが好ましい。シランカップリング剤の添加量が10%を越えると、シランカップリング剤は高誘電率物質であるため、形成される絶縁膜の誘電率が高くなる。一方、1%未満の添加ではシランカップリング剤の添加効果に乏しくなる。
【0033】
前記シランカップリング剤としては、一般式:RSiX3 又はRR2 SiX2 で表される化合物を好ましく用いることができる。ここで、R,R2 は、それぞれ独立して、アミノ基、メルカプト基等の置換基を有していてもよいフェニル基、アルコキシカルボニル基、エポキシ基等の置換基を有していてもよいアルキル基、アルケニル基またはアルキニル基を表し、Xはハロゲン原子、アルコキシ基等の加水分解性基を表す。
【0034】
かかるシランカップリング剤として、例えば、ビニルトリエトキシシラン、ビニルトリス(2−メトキシエトキシ)シラン、3−メタクリロキシプロピルトリメトキシシラン、3−グリシドキシプロピルトリメトキシシラン、2−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン、N−フェニル−3−アミノプロピルメチルジメトキシシラン、3−メルカプトプロピルトリメトキシシラン、3−クロロプロピルトリメトキシシラン等を挙げることができる。
【0035】
本発明の低誘電率絶縁膜の形成方法は、前記低誘電率絶縁膜形成用組成物を基板表面に塗布した後、50〜200℃で乾燥し、次いで300〜500℃で焼成することを特徴とする。
【0036】
乾燥温度は、用いる溶剤の沸点以上〜250℃、好ましくは、50〜200℃である。乾燥温度が50℃未満の場合には、溶剤が残存するおそれがあり、一方、250℃を超えると成膜材料が酸化され膜質が劣化するおそれがある。
【0037】
また、焼成温度は300〜500℃が好ましい。この温度は、重合反応(架橋反応)を十分に進行せしめる温度である。通常、焼成は、酸化反応を防止するために、窒素等の不活性ガス雰囲気下、あるいは酸素フリーの高真空下で行われる。なお、重合に酸素を必要とする材料を用いる場合には、必要量の酸素ガス存在下に行う。
【0038】
さらに本発明においては、アルコキシシラン化合物の重合体と架橋剤のそれぞれの所定量を、交互に基板表面に塗布する工程と、前記塗布表面を50〜200℃で乾燥する工程と、さらに300〜500℃で焼成する工程を有する半導体装置の低誘電率絶縁膜を形成することもできる。
【0039】
この場合、アルコキシシラン化合物の重合体は、任意の分子量分布のものを用いることもできるが、所定の分子量分布のもの、即ち、分子量分布のばらつきが小さいものを使用することがより好ましい。
【0040】
前記架橋剤としては、例えば、テトラメチルアンモニウムクロリド、テトラエチルアンモニウムクロリド、ベンジルトリメチルアンモニウムクロリド等のテトラアルキルアンモニウムハライド等のアンモニウム塩を挙げることができる。
【0041】
このような間欠供給により、各段階毎に架橋反応を十分に進行させ、かつ、終端させることにより、架橋反応による重合度を制御して、生成物である酸化シリコン粒径を均一にすることができる。特に、この方法においては、酸化シリコン粒子の配置をも均一に揃えることができる。
【0042】
以上のようにして形成される本発明の低誘電率絶縁膜は、好ましくは比誘電率(ε)が3.0以下、より好ましくは2.5以下である。また、本発明の低誘電率絶縁膜は、SOG技術を用いるので、表面が平坦で、均一な粒径、即ち均一な孔径を有する多孔質絶縁膜となっている。
【0043】
また、本発明の低誘電率絶縁膜形成用組成物と架橋剤を間欠供給する本発明の低誘電率絶縁膜の形成方法によれば、酸化シリコン粒子の粒径及び配置が均一な多孔質絶縁膜を得ることができる。
【0044】
また、本発明の低誘電率絶縁膜形成方法によれば、本発明の低誘電率絶縁膜形成用組成物を半導体素子等を形成した基板上に、本発明の低誘電率絶縁膜を層間絶縁膜とする半導体装置が提供される。
【0045】
かかる半導体装置は、前記層間絶縁膜を介して多層に金属配線が形成されていてよい。かかる層間絶縁膜を有する半導体装置は、配線間の容量が大幅に低減された、高速で信頼性の高いものである。
【0046】
【実施例】
以下、本発明を実施例により更に詳細に説明する。
実施例1
実施例1は、所定の分子量分布を有する、即ち、分子量分布幅の小さいアルコキシシランのオリゴマーを低誘電率絶縁膜形成用組成物として用いる例である。
【0047】
先ず、メチルトリメトキシシラン等のアルコキシシランをメタノール等のアルコールに溶解し、所定量の塩酸を添加、撹拌してアルコキシシランのオリゴマーを得る。次いで、このものを遠心分離機により遠心分離を行い、所定の分子量の区画部分のみを分取することにより、所望の分子量分布を有するアルコキシシランのオリゴマーを得る。
【0048】
このようにして得られる所定の分子量分布を有するアルコキシシランのオリゴマーを含有する低誘電率絶縁膜形成用組成物を、シリコンウェーハ上にアルミニウム等からなる導電性膜を形成した基体上に塗布し、膜厚500nmで成膜する。成膜装置には、一般的な塗布装置(スピンコーター等)を用いることができる。スピンコート条件は、例えば、500rpm(10sec),3000rpm(60sec)を連続して行い、引き続き、150℃で5分間及び250℃で5分間の焼成をプレートヒーターで行う。
【0049】
最後に、400℃で30分間、窒素雰囲気下でアニール(焼成)を行う。アニールは、例えば、市販の拡散炉を用いて行うことができる。
【0050】
以上のようにして得られる酸化シリコン膜に対して開孔加工を施した。図1(a)にその僻開した断面形状の模式図を示す。本実施例によれば、粒径が約120nm±15nmであり、ほぼ均一な酸化シリコン膜1を形成することができる。
【0051】
次いで、加工形成した接続孔に、例えば六フッ化タングステンを原料とするCVD法により、タングステン3を埋め込む。CVDの条件としては、例えば、基板温度450℃、六フッ化タングステン15cc/分、水素1000cc/分、圧力10kPaで行うことができる。このようにして埋め込まれたタングステンの粒径は約200nmとなる。このときの状態模式図を図1(b)に示す。図1(b)から明らかなように、酸化シリコンの粒径が均一であり、酸化シリコン膜の側壁とタングステン膜との間には、ほとんど空隙は見られない。
【0052】
本実施例によれば、従来酸化シリコンの粒径が不均一であったために、タングステンを埋めこんだ際に、接続孔側面とタングステンとの間に、図4(b)に示すように空隙が形成されたり、タングステンをCVD法により堆積させる際に、接続孔側面が蝕刻されることはない。
【0053】
従って、本実施例によれば、加工容易かつ平坦な多孔質酸化シリコン膜を成膜することができ、信頼性の極めて高い配線構造を得ることができる。また、低誘電率の多孔質酸化シリコン膜を形成するので、配線間容量の小さな該酸化シリコン膜を層間絶縁膜とする信頼性の高い半導体装置を製造することができる。
【0054】
実施例2
実施例2は、基板上で架橋反応を行う塗布法により酸化シリコン膜を成膜する例である。先ず、図2のフローチャートに示すように、本発明の絶縁膜用低誘電率絶縁膜形成用組成物と、アンモニウム塩等の架橋剤の所定量を、間欠に基板上に供給する(図面で横矢印は、低誘電率絶縁膜形成用組成物又は架橋剤の供給時間を示す。)。そして、基板上で架橋反応を各ステップごとに十分に進行させながら、酸化シリコン膜の成膜を行った。本実施例では、間欠供給を3回繰り返したが、間欠供給の回数を変化させることにより、所望の膜厚の酸化シリコン膜を成膜することができる。
【0055】
各間欠供給ごとに架橋反応を完結させることにより、図3の模式図に示すような構造の酸化シリコン粒子4からなる酸化シリコン膜を得ることができる。実施例1の場合に比して、酸化シリコン粒子の配置をさらに揃えることができる。なお、架橋反応は、図3に示す各粒子4間を架橋するようにも進行するのは言うまでもなく、その反応により、最終生成物である酸化シリコン膜を硬度、物性が定められることになる。
【0056】
本実施例によれば、酸化シリコン粒子の粒径及び配置がより均一な多孔質絶縁膜を得ることができる。従って、加工容易かつ平坦な多孔質酸化シリコン膜を成膜することができるので、信頼性の極めて高い配線構造を得ることができる。
【0057】
また、低誘電率の多孔質酸化シリコン膜を形成するので、本実施例の絶縁膜を半導体装置の層間絶縁膜形成に適用すれば、配線間容量の小さな該酸化シリコン膜を層間絶縁膜とする信頼性の高い半導体装置を製造することができる。
【0058】
【発明の効果】
以上説明したように本発明によれば、所定の分子量分布を有する本発明の低誘電率絶縁膜形成用組成物を用いる本発明の低誘電率絶縁膜の形成方法によれば、表面が平坦で、かつ均一な粒径、即ち均一な孔径を有する多孔質絶縁膜を得ることができる。
【0059】
本発明の低誘電率絶縁膜形成用組成物と架橋剤を間欠供給する本発明の低誘電率絶縁膜の形成方法によれば、酸化シリコン粒子の粒径及び配置が均一な多孔質絶縁膜を得ることができる。
【0060】
従って、本発明によれば、加工容易かつ平坦な多孔質酸化シリコン膜を成膜することができるので、信頼性の高い絶縁膜を得ることができる。
【0061】
また、本発明の低誘電率絶縁膜形成方法によれば、本発明の低誘電率絶縁膜形成用組成物を半導体素子等を形成した基板上に、本発明の低誘電率絶縁膜を層間絶縁膜とする半導体装置を提供することができる。
【0062】
本発明の絶縁膜形成方法は、表面が平坦な絶縁膜を形成することのできるSOG技術を用いるものである。従って、かかる層間絶縁膜を有する半導体装置は、配線間の容量が大幅に低減された、高速で信頼性の高いものである。
【0063】
さらに本発明の低誘電率絶縁膜形成用組成物と架橋剤を間欠供給する本発明の低誘電率絶縁膜の形成方法によれば、酸化シリコン粒子の粒径及び配置が均一な多孔質絶縁膜を得ることができる。
【図面の簡単な説明】
【図1】図1は、所定の分子量分布を有する本発明の低誘電率絶縁膜形成用組成物を用いる本発明の低誘電率絶縁膜形成方法の主要製造工程である。(a)は、接続孔を形成した酸化シリコン膜を僻開した断面模式図であり、(b)は、接続孔に導電性材料を埋め込んだ状態の模式図である。
【図2】図2は、アルコキシシラン化合物重合体と架橋剤を間欠供給する本発明の低誘電率絶縁膜形成方法のフローチャートである。横軸は成膜時間を示し、縦軸は各成分を供給する時間を示す。
【図3】図3は、アルコキシシラン化合物重合体と架橋剤を間欠供給する本発明の低誘電率絶縁膜形成方法により、酸化シリコン膜を形成した状態の模式図である。
【図4】図4は、従来の低誘電率絶縁膜の形成方法により形成した酸化シリコン膜に僻開断面模式図である。(a)は、接続孔を開孔した後の僻開断面模式図であり、(b)は、該接続孔にタングステン等の導電性物質を埋め込んだ後の僻開断面模式図である。
【符号の説明】
1,4,6…酸化シリコン粒子、2,5,7…基板、3,10…導電性材料、8…酸化シリコン膜中の孔、9…酸化シリコン膜と導電性材料との間に生じた空隙

Claims (3)

  1. アルコキシシラン化合物の重合体と架橋剤のそれぞれの所定量を、交互に基板表面に塗布する工程と、
    前記塗布表面を50〜200℃で乾燥する工程と、
    さらに300〜500℃で焼成する工程を有する、
    半導体装置の低誘電率絶縁膜の形成方法。
  2. 前記架橋剤は、アンモニウム塩である、
    請求項1に記載の低誘電率絶縁膜の形成方法。
  3. 前記低誘電率絶縁膜が半導体装置の層間絶縁膜である、
    請求項1または2に記載の低誘電率絶縁膜の形成方法。
JP21942298A 1998-08-03 1998-08-03 低誘電率絶縁膜形成方法 Expired - Lifetime JP3982073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21942298A JP3982073B2 (ja) 1998-08-03 1998-08-03 低誘電率絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21942298A JP3982073B2 (ja) 1998-08-03 1998-08-03 低誘電率絶縁膜形成方法

Publications (2)

Publication Number Publication Date
JP2000058540A JP2000058540A (ja) 2000-02-25
JP3982073B2 true JP3982073B2 (ja) 2007-09-26

Family

ID=16735151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21942298A Expired - Lifetime JP3982073B2 (ja) 1998-08-03 1998-08-03 低誘電率絶縁膜形成方法

Country Status (1)

Country Link
JP (1) JP3982073B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252225A (ja) * 2001-02-22 2002-09-06 Ulvac Japan Ltd 疎水化多孔質sog膜の作製方法
JP4856307B2 (ja) * 2000-11-24 2012-01-18 株式会社アルバック 多孔質sog膜の疎水化処理方法
JP5102920B2 (ja) * 2001-02-22 2012-12-19 株式会社アルバック 多孔質sog膜の多層膜形成方法
JP4982012B2 (ja) * 2001-02-22 2012-07-25 株式会社アルバック 疎水性多孔質sog膜の作製方法
JP2001351911A (ja) * 2000-04-03 2001-12-21 Ulvac Japan Ltd 多孔質sog膜の作製方法
EP1189267B1 (en) 2000-04-03 2012-05-23 Ulvac, Inc. Method for preparing porous sio2 film
ATE548056T1 (de) * 2001-05-25 2012-03-15 Imp College Innovations Ltd Bioactives geschäumtes sol-gel und dessen herstellung
WO2008066060A1 (fr) * 2006-11-30 2008-06-05 Jsr Corporation Procédé de fabrication d'un polymère, composition de formation d'un film isolant et film isolant de silice et son procédé de fabrication

Also Published As

Publication number Publication date
JP2000058540A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
KR100516534B1 (ko) 향상된 접착력 및 저 결함 밀도를 갖는 beol인터커넥트를 위한 저 유전 상수 레벨간 유전체 필름의제조 방법
US6743471B2 (en) Process for preparing insulating material having low dielectric constant
US7011889B2 (en) Organosiloxanes
US6962727B2 (en) Organosiloxanes
KR20020025992A (ko) Ulsi 적용에 사용되는 실록산 중합체로 처리된나노다공성 실리카
JP4021131B2 (ja) 低誘電率シリカ系被膜形成用塗布液および低誘電率シリカ系被膜付基板
EP1296358A2 (en) Process for producing semiconductor substrates
WO2007143025A2 (en) Porous inorganic solids for use as low dielectric constant materials
JP4413612B2 (ja) エッチストップ樹脂
WO1998047943A1 (en) Stable inorganic polymers
JP2001098224A (ja) シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
JP3982073B2 (ja) 低誘電率絶縁膜形成方法
EP1197999B1 (en) Method of forming low-dielectric-constant film, and semiconductor substrate with low-dielectric-constant film
KR101536356B1 (ko) 실리카계 피막 형성용 도포액, 그 조제방법 및 상기 도포액으로부터 얻어지는 실리카계 절연막
JP2001098218A (ja) シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
JP2000106363A (ja) 不溶性コ―ティングの形成方法
CN109957261B (zh) 用于形成二氧化硅层的组合物、二氧化硅层以及电子装置
JP3483500B2 (ja) 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP3062040B2 (ja) 熱安定組成物
JP2006503165A (ja) オルガノシロキサン
JPH09298241A (ja) 半導体装置及びその製造方法
JP2002201416A (ja) 半導体用シリカ系被膜形成用塗布液、半導体用シリカ系被膜及び半導体装置
JPH07242747A (ja) 有機珪素重合体及び半導体装置
US20070100109A1 (en) Nanoporous materials and methods of formation thereof
JPH06181201A (ja) 半導体装置の絶縁膜およびその絶縁膜形成用塗布液

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3