JP3965027B2 - トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 - Google Patents
トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 Download PDFInfo
- Publication number
- JP3965027B2 JP3965027B2 JP2001172348A JP2001172348A JP3965027B2 JP 3965027 B2 JP3965027 B2 JP 3965027B2 JP 2001172348 A JP2001172348 A JP 2001172348A JP 2001172348 A JP2001172348 A JP 2001172348A JP 3965027 B2 JP3965027 B2 JP 3965027B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- layer
- oxide film
- gate
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 69
- 229920005591 polysilicon Polymers 0.000 title claims description 68
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 210000000746 body region Anatomy 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002893 slag Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は金属‐絶縁体‐シリコン（ＭＩＳ：metal-insulator-silicon）デバイスに関連し、ゲート材料としてポリシリコンを用いるトレンチゲート型ＭＩＳデバイスに関する。
【０００２】
【従来の技術】
シリコン或いはその他の半導体材料の表面から下方に向かって延在するトレンチにゲートが形成された金属‐絶縁体‐シリコン（ＭＩＳ）デバイス類がある。ゲートは、典型的には多結晶のシリコン（ポリシリコン）から形成され、トレンチの側壁及び底部にライニングされた酸化膜によってシリコンから絶縁されている。このようなデバイスへの電流の流れは、主に垂直方向であるため、セルの密度を高めることができる。その他全てが等しいため、電流を保持するキャパシタンスが増大し、デバイスのオン抵抗が減少する。ＭＩＳデバイスの範疇に含まれるデバイスには、酸化金属シリコン電界効果トランジスタ（MOSFET）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）及びＭＯＳゲート型サイリスタがある。
【０００３】
一般的なＮチャネルトレンチゲート型MOSFETの断面図が、図１に示されている。MOSFET１０では、Ｎ+領域１１がソースであり、Ｐ領域１２がボディであり、Ｎ形エピタキシャル層１３がドレインである。電流はチャネルを通って垂直方向に流れる（破線で示されている）。トレンチの側壁及び底部はゲート酸化膜１５でライニングされ、ドープされたポリシリコンでトレンチ（溝）が満たされ、ゲート１４が形成されている。トレンチ内のドープされたポリシリコンは、BPSG（Boro-Phospho-Silicate-Glass）層１６によって覆われ、ソース及びボディ領域が金属層１７によって電気的に接続されている。ゲート１４は、第３の部分（図面に示されている面の外側）に接続されている。
【０００４】
トレンチゲート型デバイスの製造方法は周知である。シリコンの上面をマスクし、ドライ/プラズマエッチングによってトレンチを形成する。熱によって犠牲酸化膜がトレンチの壁部で成長するが、これを取り除いて、ドライエッチングによって生じる結晶の損傷を排除する。次に、薄いゲート酸化膜が熱によって成長させる。最後に、ドープされたポリシリコンでトレンチを完全に満たしてゲート電極を形成する。
【０００５】
トレンチゲート型デバイスは、トレンチ底部のゲート酸化膜にドレイン動作電圧がかかるという問題点がある（図１の１８で示された領域）。これによって、(a)デバイスのドレイン電圧が制限され、(b)長期においては、ゲート酸化物の信頼性の問題が表面化し、(c)デバイスのゲート‐ドレイン間のキャパシタンスが著しく増大し、スイッチングスピードが制限される。
【０００６】
【発明が解決しようとする課題】
ドープされていないポリシリコンのスラグをトレンチの底部の厚い酸化膜の上に堆積させることによって、この領域のゲート酸化膜がこの領域に発生する高い電界から保護されたＭＩＳデバイスを提供すること。
【０００７】
【課題を解決するための手段】
本発明に基づいた、半導体チップの表面から下方に延在するトレンチを有する、該半導体チップと、前記トレンチの側壁及び前記チップの表面に隣接する第１の導電形式のソース領域と、前記ソース領域及び前記トレンチの前記側壁に隣接する前記第１の導電形式とは逆の第２の導電形式のボディ領域と、前記ボディ領域及び前記トレンチの前記側壁に隣接する前記第１の導電形式のドレイン領域とを含み、前記トレンチが前記ボディ領域に接する前記側壁の部分に沿ってゲート酸化物の第１の層でライニングされ、前記トレンチが前記トレンチの底部のドープされていないポリシリコンのプラグを含む第２の層でライニングされ、前記第２の層が前記第１の層より厚いことを特徴とするＭＩＳデバイス。
【０００８】
一実施例では、第２の層が第２の酸化膜を含む。
【０００９】
本発明は、半導体チップを設けるステップと、前記半導体チップの中に側壁及び底部を有するトレンチを形成するステップと、前記トレンチの側壁及び底部に第１の酸化膜を成長させるステップと、前記トレンチにドープされていないポリシリコンを堆積させるステップと、前記トレンチの前記底部にドープされていないポリシリコンのプラグを残して、前記第１の酸化膜の部分が露出するように前記ドープされていないポリシリコンの部分をエッチングするステップと、前記第１の酸化膜の露出した部分をエッチングして、前記トレンチの側壁部分を露出するステップと、前記側壁の露出した部分にゲート酸化膜を成長させるステップと、前記ドープされていないポリシリコンのプラグの上側であって、前記ゲート酸化膜に隣接して、ドープされたポリシリコンのゲートを形成するステップとを含むことを特徴とするＭＩＳデバイスの製造方法を含む。
【００１０】
この方法はまた、前記ドープされていないポリシリコンプラグの上に第２の酸化膜を成長させるステップと、前記第２の酸化膜の上にポリシリコン層を堆積させて、前記第２の酸化膜が前記ゲートと前記ドープされていないポリシリコンプラグとが隔てられるようにするステップとを含み得る。
【００１１】
別の実施態様では、この方法は、前記ポリシリコン層を堆積させる前に前記第２の酸化膜をエッチングすることによって、前記ポリシリコン層が前記ドープされていないポリシリコンプラグと接触するようにするステップを含む。このようにすると、前記ポリシリコン層と前記ドープされていないポリシリコンプラグとの接触によって、ドーパントが前記ドープされていないポリシリコンプラグに侵入するようになる。
【００１２】
【発明の実施の形態】
図２は本発明の第１の実施例を示す。MOSFET２０のトレンチの外側の要素は、図１に示すMOSFET１０と同様にすることができる。しかしながら、トレンチの底部には薄い酸化膜２１がライニングされ、その上にはドープされていないポリシリコンのプラグ２２が形成される。ポリシリコンプラグ２２は、第３の酸化膜２３によってゲート１４から隔てられる。このゲート１４は、通常はドープされたポリシリコンで形成され、導電性である。ドープされていないポリシリコンは非導電性であるため、ポリシリコンプラグ２２は、酸化膜２１及び２３と共に厚い絶縁層として作用し、ゲート１４がMOSFETのドレイン領域（N形エピタキシャル層１３）から隔てられる。ポリシリコンプラグ２２が満たされたトレンチ領域の場合は、図１に示される薄い酸化膜によってゲートとドレインとが隔てられる場合に生じる問題点が、ポリシリコンプラグ２２によって解決される。
【００１３】
図３は第２の実施例を示す。MOSFET３０はMOSFET２０に類似しているが、ドープされていないポリシリコンプラグ２２を堆積する前にトレンチの底部に比較的厚い酸化膜３１を形成するという点が異なっている。
【００１４】
図２及び図３を参照すると、ゲート酸化膜１５はＰ形領域１２に接するトレンチの側壁部分に沿った第１の層であり、このトレンチは底部に、ドープされていないポリシリコンプラグ２２を有する第２の層を含む。この第２の層は、第２の酸化膜（２１，３１）及び第３の酸化膜（２３）を含む。
【００１５】
図４‐図１３は、図３に示されたタイプのMOSFETの製造プロセスの各ステップを示す。図４に示されているように、重度にドープされたＮ+基板４００でプロセスを開始し、その上に軽度にドープされたN形エピタキシャル層４０２を成長させる。トレンチが形成される部分に開口４０６が設けられるように、Ｎ形エピタキシャル層４０２の表面にホトレジスト・トレンチ・マスク４０４を堆積させる。
【００１６】
図５に示されているように、一般的にはドライ/プラズマエッチング（例えば、リアクティブイオンエッチング）によって、開口４０６を介してトレンチ４０８をエッチングする。例えば、N形エピタキシャル層４０２の厚さを８μｍ、トレンチ４０８の深さを１．５μｍにする。マスク４０４を取り除き、トレンチ４０８の壁面上に熱によって厚い酸化膜４１０を成長させる。例えば、１０５０℃で５０分間成長させ、７×１０−６ｃｍの厚さの酸化膜４１０を形成する。次に、ドープされていないポリシリコン層４１２をトレンチ４０８の中に堆積させて、該トレンチ４０８を満たし、N形エピタキシャル層４０２の表面の上にオーバーフローさせる。
【００１７】
図６に示されているように、リアクティブイオンエッチングによってポリシリコン層４１２をエッチングして、ドープされていないポリシリコンのプラグ４１４のみがトレンチ４０８の底部の厚い酸化膜４１０の上に残るようにする。例えば、トレンチ４０８の中央部のポリシリコンプラグ４１４の厚さを０．３μｍとする。
【００１８】
トレンチ４０８の側壁の厚い酸化膜４１０をエッチングして、図７に示されている構造にする。
【００１９】
この構造体を１０５０℃で３５分間加熱して、トレンチ４０８の側壁にゲート酸化膜４１６を形成する。例えば、ゲート酸化膜４１６の厚さを５×１０−６ｃｍにする。また、図８に示されているように、ポリシリコンプラグ４１４の表面に薄い酸化膜４１８を形成する。
【００２０】
ポリシリコン層４２０をトレンチ４０８の中に堆積させ、図９に示されるように、Ｎ形エピタキシャル層４０２の上面にオーバーフローさせる。ＮチャネルMOSFETでは、ポリシリコン層４２０を、例えば１×１０２０ｃｍ−３の濃度でドープすることができる。このドーピングは、例えばPOCl３を用いて堆積の後に行う。
【００２１】
ポリシリコン層４２０を図１０に示されるように、ドーピングの後に層４２０の上面がＮ形エピタキシャル層４０２の上面と概ね同じ高さになるまでエッチングする。
【００２２】
既知の注入及び拡散プロセスを用いて、Ｐ形ボディ領域４２２及びＮ+ソース領域４２４をＮ形エピタキシャル層４０２の中に形成する。Ｐ形ボディ領域４２２とＮ形エピタキシャル層の残っているＮ形部分４０２とのＰＮ接合は、図１１に示されるように、厚い酸化膜４１０とゲート酸化膜４１６との境界面より上の位置である。
【００２３】
図１２に示されているように、Ｎ形エピタキシャル層４０２及びドープされたポリシリコン４２０の上にBPSGの層４２６を堆積させる。図１３に示されているように、BPSG層４２６をエッチングし、金属層４２８を堆積させてＮ+ソース領域４２４とＰ形ボディ領域４２２とを電気的に接続させる。Ｎ+基板４００の反対側の面で、ドレインが金属で接続される（図示せず）。
【００２４】
図１４‐図１６に別のプロセスを例示する。図４‐図８によって例示されたステップの後に、以下に説明するステップが続く。図１４は、図８に示された段階のMOSFETの構造である。ポリシリコン層４２０を堆積させる前に、ポリシリコンプラグ４１４の上側の薄い酸化膜をドライプラグマエッチングなどの方向性を持つエッチングによってエッチングする。これによって、図１５に示されているトレンチの側壁のゲート酸化膜４１６、トレンチの底部の厚い酸化膜４１０及びポリシリコンプラグ４１４を有する構造が得られる。次に、ポリシリコン層４２０を堆積させ、POCl３プロセスによってドープする。ポリシリコン層４２０が、ポリシリコンプラグ４１４と接触しているため、ドーパントが、層４２０及びポリシリコンプラグ４１４の中に拡散する。次に、図１０‐図１３に示されている残りのステップを上述の通り実行して、図１７に示されているMOSFETを形成する。このMOSFETでは、ポリシリコン層４２０及びプラグ４１４が、厚い酸化膜４１０によってドレイン（N形エピタキシャル層４０２）から隔てられたゲート電極となる。
【００２５】
特定の実施例を用いて本発明を説明してきたが、これらの実施例は例示目的であって本発明を制限するものではない。例えば、本発明の構造及び方法は、トレンチゲートとトレンチの外側の領域との間に絶縁層を形成することが望ましい任意のタイプのＭＩＳデバイスに用いることが可能である。本発明の広い意味での原理に基づけば、様々な別の実施例が可能であることは当業者には明らかであろう。
【００２６】
【発明の効果】
ＭＩＳデバイスにおいて、ドープされていないポリシリコンのスラグをトレンチの底部の厚い酸化膜の上に堆積させることによって、この領域のゲート酸化膜がこの領域に発生する高い電界から保護される。
【００２７】
【図面の簡単な説明】
【図１】従来のMOSFETの断面図である。
【図２】本発明に基づいたMOSFETの断面図である。
【図３】本発明に基づいたMOSFETの別の実施例の断面図である。
【図４】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図５】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図６】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図７】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図８】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図９】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図１０】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図１１】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図１２】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図１３】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図１４】図４‐図１３に例示されたプロセスの一部の変更例を例示する。
【図１５】図４‐図１３に例示されたプロセスの一部の変更例を例示する。
【図１６】図４‐図１３に例示されたプロセスの一部の変更例を例示する。
【図１７】図４‐図９、図１４‐図１６及び図１０‐図１３に示されたプロセスによって製造されたMOSFETの断面図である。
【符号の説明】
１０、２０、３０ ＭＯＳＦＥＴ
１２ Ｐ形領域
１３ Ｎ形エピタキシャル層
１４ ポリシリコンゲート
１５ ゲート酸化膜
１６ ＢＰＳＧ層
１７ 金属層
１８ ドレイン動作電圧がかかる領域
２１、３１ 第２の酸化膜
２２ ポリシリコンプラグ
２３ 第３の酸化膜
４００ 重度にドープされたＮ+基板
４０２ 軽度にドープされたＮ形エピタキシャル層
４０４ ホトレジストトレンチマスク
４０６ 開口
４０８ トレンチ（溝）
４１０ 厚い酸化膜
４１２、４２０ ポリシリコン層
４１４ ポリシリコンプラグ
４１６ ゲート酸化膜
４１８ 薄い酸化膜
４２２ Ｐ形領域
４２４ Ｎ+ソース領域
４２６ ＢＰＳＧ層
４２８ 金属層
【発明の属する技術分野】
本発明は金属‐絶縁体‐シリコン（ＭＩＳ：metal-insulator-silicon）デバイスに関連し、ゲート材料としてポリシリコンを用いるトレンチゲート型ＭＩＳデバイスに関する。
【０００２】
【従来の技術】
シリコン或いはその他の半導体材料の表面から下方に向かって延在するトレンチにゲートが形成された金属‐絶縁体‐シリコン（ＭＩＳ）デバイス類がある。ゲートは、典型的には多結晶のシリコン（ポリシリコン）から形成され、トレンチの側壁及び底部にライニングされた酸化膜によってシリコンから絶縁されている。このようなデバイスへの電流の流れは、主に垂直方向であるため、セルの密度を高めることができる。その他全てが等しいため、電流を保持するキャパシタンスが増大し、デバイスのオン抵抗が減少する。ＭＩＳデバイスの範疇に含まれるデバイスには、酸化金属シリコン電界効果トランジスタ（MOSFET）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）及びＭＯＳゲート型サイリスタがある。
【０００３】
一般的なＮチャネルトレンチゲート型MOSFETの断面図が、図１に示されている。MOSFET１０では、Ｎ+領域１１がソースであり、Ｐ領域１２がボディであり、Ｎ形エピタキシャル層１３がドレインである。電流はチャネルを通って垂直方向に流れる（破線で示されている）。トレンチの側壁及び底部はゲート酸化膜１５でライニングされ、ドープされたポリシリコンでトレンチ（溝）が満たされ、ゲート１４が形成されている。トレンチ内のドープされたポリシリコンは、BPSG（Boro-Phospho-Silicate-Glass）層１６によって覆われ、ソース及びボディ領域が金属層１７によって電気的に接続されている。ゲート１４は、第３の部分（図面に示されている面の外側）に接続されている。
【０００４】
トレンチゲート型デバイスの製造方法は周知である。シリコンの上面をマスクし、ドライ/プラズマエッチングによってトレンチを形成する。熱によって犠牲酸化膜がトレンチの壁部で成長するが、これを取り除いて、ドライエッチングによって生じる結晶の損傷を排除する。次に、薄いゲート酸化膜が熱によって成長させる。最後に、ドープされたポリシリコンでトレンチを完全に満たしてゲート電極を形成する。
【０００５】
トレンチゲート型デバイスは、トレンチ底部のゲート酸化膜にドレイン動作電圧がかかるという問題点がある（図１の１８で示された領域）。これによって、(a)デバイスのドレイン電圧が制限され、(b)長期においては、ゲート酸化物の信頼性の問題が表面化し、(c)デバイスのゲート‐ドレイン間のキャパシタンスが著しく増大し、スイッチングスピードが制限される。
【０００６】
【発明が解決しようとする課題】
ドープされていないポリシリコンのスラグをトレンチの底部の厚い酸化膜の上に堆積させることによって、この領域のゲート酸化膜がこの領域に発生する高い電界から保護されたＭＩＳデバイスを提供すること。
【０００７】
【課題を解決するための手段】
本発明に基づいた、半導体チップの表面から下方に延在するトレンチを有する、該半導体チップと、前記トレンチの側壁及び前記チップの表面に隣接する第１の導電形式のソース領域と、前記ソース領域及び前記トレンチの前記側壁に隣接する前記第１の導電形式とは逆の第２の導電形式のボディ領域と、前記ボディ領域及び前記トレンチの前記側壁に隣接する前記第１の導電形式のドレイン領域とを含み、前記トレンチが前記ボディ領域に接する前記側壁の部分に沿ってゲート酸化物の第１の層でライニングされ、前記トレンチが前記トレンチの底部のドープされていないポリシリコンのプラグを含む第２の層でライニングされ、前記第２の層が前記第１の層より厚いことを特徴とするＭＩＳデバイス。
【０００８】
一実施例では、第２の層が第２の酸化膜を含む。
【０００９】
本発明は、半導体チップを設けるステップと、前記半導体チップの中に側壁及び底部を有するトレンチを形成するステップと、前記トレンチの側壁及び底部に第１の酸化膜を成長させるステップと、前記トレンチにドープされていないポリシリコンを堆積させるステップと、前記トレンチの前記底部にドープされていないポリシリコンのプラグを残して、前記第１の酸化膜の部分が露出するように前記ドープされていないポリシリコンの部分をエッチングするステップと、前記第１の酸化膜の露出した部分をエッチングして、前記トレンチの側壁部分を露出するステップと、前記側壁の露出した部分にゲート酸化膜を成長させるステップと、前記ドープされていないポリシリコンのプラグの上側であって、前記ゲート酸化膜に隣接して、ドープされたポリシリコンのゲートを形成するステップとを含むことを特徴とするＭＩＳデバイスの製造方法を含む。
【００１０】
この方法はまた、前記ドープされていないポリシリコンプラグの上に第２の酸化膜を成長させるステップと、前記第２の酸化膜の上にポリシリコン層を堆積させて、前記第２の酸化膜が前記ゲートと前記ドープされていないポリシリコンプラグとが隔てられるようにするステップとを含み得る。
【００１１】
別の実施態様では、この方法は、前記ポリシリコン層を堆積させる前に前記第２の酸化膜をエッチングすることによって、前記ポリシリコン層が前記ドープされていないポリシリコンプラグと接触するようにするステップを含む。このようにすると、前記ポリシリコン層と前記ドープされていないポリシリコンプラグとの接触によって、ドーパントが前記ドープされていないポリシリコンプラグに侵入するようになる。
【００１２】
【発明の実施の形態】
図２は本発明の第１の実施例を示す。MOSFET２０のトレンチの外側の要素は、図１に示すMOSFET１０と同様にすることができる。しかしながら、トレンチの底部には薄い酸化膜２１がライニングされ、その上にはドープされていないポリシリコンのプラグ２２が形成される。ポリシリコンプラグ２２は、第３の酸化膜２３によってゲート１４から隔てられる。このゲート１４は、通常はドープされたポリシリコンで形成され、導電性である。ドープされていないポリシリコンは非導電性であるため、ポリシリコンプラグ２２は、酸化膜２１及び２３と共に厚い絶縁層として作用し、ゲート１４がMOSFETのドレイン領域（N形エピタキシャル層１３）から隔てられる。ポリシリコンプラグ２２が満たされたトレンチ領域の場合は、図１に示される薄い酸化膜によってゲートとドレインとが隔てられる場合に生じる問題点が、ポリシリコンプラグ２２によって解決される。
【００１３】
図３は第２の実施例を示す。MOSFET３０はMOSFET２０に類似しているが、ドープされていないポリシリコンプラグ２２を堆積する前にトレンチの底部に比較的厚い酸化膜３１を形成するという点が異なっている。
【００１４】
図２及び図３を参照すると、ゲート酸化膜１５はＰ形領域１２に接するトレンチの側壁部分に沿った第１の層であり、このトレンチは底部に、ドープされていないポリシリコンプラグ２２を有する第２の層を含む。この第２の層は、第２の酸化膜（２１，３１）及び第３の酸化膜（２３）を含む。
【００１５】
図４‐図１３は、図３に示されたタイプのMOSFETの製造プロセスの各ステップを示す。図４に示されているように、重度にドープされたＮ+基板４００でプロセスを開始し、その上に軽度にドープされたN形エピタキシャル層４０２を成長させる。トレンチが形成される部分に開口４０６が設けられるように、Ｎ形エピタキシャル層４０２の表面にホトレジスト・トレンチ・マスク４０４を堆積させる。
【００１６】
図５に示されているように、一般的にはドライ/プラズマエッチング（例えば、リアクティブイオンエッチング）によって、開口４０６を介してトレンチ４０８をエッチングする。例えば、N形エピタキシャル層４０２の厚さを８μｍ、トレンチ４０８の深さを１．５μｍにする。マスク４０４を取り除き、トレンチ４０８の壁面上に熱によって厚い酸化膜４１０を成長させる。例えば、１０５０℃で５０分間成長させ、７×１０−６ｃｍの厚さの酸化膜４１０を形成する。次に、ドープされていないポリシリコン層４１２をトレンチ４０８の中に堆積させて、該トレンチ４０８を満たし、N形エピタキシャル層４０２の表面の上にオーバーフローさせる。
【００１７】
図６に示されているように、リアクティブイオンエッチングによってポリシリコン層４１２をエッチングして、ドープされていないポリシリコンのプラグ４１４のみがトレンチ４０８の底部の厚い酸化膜４１０の上に残るようにする。例えば、トレンチ４０８の中央部のポリシリコンプラグ４１４の厚さを０．３μｍとする。
【００１８】
トレンチ４０８の側壁の厚い酸化膜４１０をエッチングして、図７に示されている構造にする。
【００１９】
この構造体を１０５０℃で３５分間加熱して、トレンチ４０８の側壁にゲート酸化膜４１６を形成する。例えば、ゲート酸化膜４１６の厚さを５×１０−６ｃｍにする。また、図８に示されているように、ポリシリコンプラグ４１４の表面に薄い酸化膜４１８を形成する。
【００２０】
ポリシリコン層４２０をトレンチ４０８の中に堆積させ、図９に示されるように、Ｎ形エピタキシャル層４０２の上面にオーバーフローさせる。ＮチャネルMOSFETでは、ポリシリコン層４２０を、例えば１×１０２０ｃｍ−３の濃度でドープすることができる。このドーピングは、例えばPOCl３を用いて堆積の後に行う。
【００２１】
ポリシリコン層４２０を図１０に示されるように、ドーピングの後に層４２０の上面がＮ形エピタキシャル層４０２の上面と概ね同じ高さになるまでエッチングする。
【００２２】
既知の注入及び拡散プロセスを用いて、Ｐ形ボディ領域４２２及びＮ+ソース領域４２４をＮ形エピタキシャル層４０２の中に形成する。Ｐ形ボディ領域４２２とＮ形エピタキシャル層の残っているＮ形部分４０２とのＰＮ接合は、図１１に示されるように、厚い酸化膜４１０とゲート酸化膜４１６との境界面より上の位置である。
【００２３】
図１２に示されているように、Ｎ形エピタキシャル層４０２及びドープされたポリシリコン４２０の上にBPSGの層４２６を堆積させる。図１３に示されているように、BPSG層４２６をエッチングし、金属層４２８を堆積させてＮ+ソース領域４２４とＰ形ボディ領域４２２とを電気的に接続させる。Ｎ+基板４００の反対側の面で、ドレインが金属で接続される（図示せず）。
【００２４】
図１４‐図１６に別のプロセスを例示する。図４‐図８によって例示されたステップの後に、以下に説明するステップが続く。図１４は、図８に示された段階のMOSFETの構造である。ポリシリコン層４２０を堆積させる前に、ポリシリコンプラグ４１４の上側の薄い酸化膜をドライプラグマエッチングなどの方向性を持つエッチングによってエッチングする。これによって、図１５に示されているトレンチの側壁のゲート酸化膜４１６、トレンチの底部の厚い酸化膜４１０及びポリシリコンプラグ４１４を有する構造が得られる。次に、ポリシリコン層４２０を堆積させ、POCl３プロセスによってドープする。ポリシリコン層４２０が、ポリシリコンプラグ４１４と接触しているため、ドーパントが、層４２０及びポリシリコンプラグ４１４の中に拡散する。次に、図１０‐図１３に示されている残りのステップを上述の通り実行して、図１７に示されているMOSFETを形成する。このMOSFETでは、ポリシリコン層４２０及びプラグ４１４が、厚い酸化膜４１０によってドレイン（N形エピタキシャル層４０２）から隔てられたゲート電極となる。
【００２５】
特定の実施例を用いて本発明を説明してきたが、これらの実施例は例示目的であって本発明を制限するものではない。例えば、本発明の構造及び方法は、トレンチゲートとトレンチの外側の領域との間に絶縁層を形成することが望ましい任意のタイプのＭＩＳデバイスに用いることが可能である。本発明の広い意味での原理に基づけば、様々な別の実施例が可能であることは当業者には明らかであろう。
【００２６】
【発明の効果】
ＭＩＳデバイスにおいて、ドープされていないポリシリコンのスラグをトレンチの底部の厚い酸化膜の上に堆積させることによって、この領域のゲート酸化膜がこの領域に発生する高い電界から保護される。
【００２７】
【図面の簡単な説明】
【図１】従来のMOSFETの断面図である。
【図２】本発明に基づいたMOSFETの断面図である。
【図３】本発明に基づいたMOSFETの別の実施例の断面図である。
【図４】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図５】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図６】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図７】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図８】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図９】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図１０】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図１１】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図１２】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図１３】本発明に基づいてMOSFETを製造する際の一連のステップの内の１プロセスを例示する。
【図１４】図４‐図１３に例示されたプロセスの一部の変更例を例示する。
【図１５】図４‐図１３に例示されたプロセスの一部の変更例を例示する。
【図１６】図４‐図１３に例示されたプロセスの一部の変更例を例示する。
【図１７】図４‐図９、図１４‐図１６及び図１０‐図１３に示されたプロセスによって製造されたMOSFETの断面図である。
【符号の説明】
１０、２０、３０ ＭＯＳＦＥＴ
１２ Ｐ形領域
１３ Ｎ形エピタキシャル層
１４ ポリシリコンゲート
１５ ゲート酸化膜
１６ ＢＰＳＧ層
１７ 金属層
１８ ドレイン動作電圧がかかる領域
２１、３１ 第２の酸化膜
２２ ポリシリコンプラグ
２３ 第３の酸化膜
４００ 重度にドープされたＮ+基板
４０２ 軽度にドープされたＮ形エピタキシャル層
４０４ ホトレジストトレンチマスク
４０６ 開口
４０８ トレンチ（溝）
４１０ 厚い酸化膜
４１２、４２０ ポリシリコン層
４１４ ポリシリコンプラグ
４１６ ゲート酸化膜
４１８ 薄い酸化膜
４２２ Ｐ形領域
４２４ Ｎ+ソース領域
４２６ ＢＰＳＧ層
４２８ 金属層
Claims (7)
- ＭＩＳデバイスであって、
半導体チップの表面から下方に延在するトレンチ（１８）を有する、該半導体チップと、
前記トレンチの側壁及び前記チップの表面に隣接する第１の導電形式のソース領域（１１）と、
前記ソース領域及び前記トレンチの前記側壁に隣接する前記第１の導電形式とは逆の第２の導電形式のボディ領域（１２）と、
前記ボディ領域及び前記トレンチの前記側壁に隣接する前記第１の導電形式のドレイン領域（１３）とを含み、
前記トレンチが、前記ボディ領域に接する前記側壁の部分に沿ってゲート酸化物の第１の層（１５）でライニングされ、
前記トレンチが、前記トレンチの底部において第２の層でライニングされ、前記第２の層が、ドープされていないポリシリコンのプラグ（２２）及びその下に位置する酸化膜（２１、３１）を含み、かつ、前記ドープされていないポリシリコンのプラグの上に位置する酸化膜からなる第３の層（２３）を含み、前記第２の層が前記第１の層より厚いことを特徴とするＭＩＳデバイス。 - 前記ＭＩＳデバイスがＭＯＳＦＥＴを含むことを特徴とする請求項１に記載のＭＩＳデバイス。
- ＭＩＳデバイスを製造する方法であって、
半導体チップを設けるステップと、
前記半導体チップの中に側壁及び底部を有するトレンチ（４０８）を形成するステップと、
前記トレンチの前記側壁及び底部に第１の酸化膜（４１０）を成長させるステップと、
前記トレンチにドープされていないポリシリコン（４１２）を堆積させるステップと、
前記トレンチの前記底部にドープされていないポリシリコンのプラグ（４１４）を残して、前記第１の酸化膜の部分が露出するように前記ドープされていないポリシリコンの部分をエッチングするステップと、
前記第１の酸化膜の露出した部分をエッチングして、前記トレンチの前記底部の前記第１の酸化膜は残したまま前記トレンチの前記側壁部分を露出するステップと、
前記側壁の露出した部分にゲート酸化膜（４１６）を成長させるステップと、
前記ドープされていないポリシリコンプラグの上に第２の酸化膜（４１８）を成長させるステップと、
前記ドープされていないポリシリコンのプラグの上側に、前記ゲート酸化膜に隣接して、ドープされたポリシリコンのゲート（４２０）を形成するステップとを含むことを特徴とする方法。 - 前記第１の酸化膜の前記露出した部分をエッチングする際に、前記ドープされていないポリシリコンプラグの下側の前記第１の酸化膜の部分に対するエッチング止めとして、前記ドープされていないポリシリコンプラグを利用することを特徴とする請求項３に記載の方法。
- 前記ゲート酸化膜及び前記第２の酸化膜を同時に成長させることを特徴とする請求項３に記載の方法。
- 前記ドープされたポリシリコンのゲートを形成するステップが、前記第２の酸化膜の上にポリシリコン層を堆積させて、前記第２の酸化膜が前記ゲートと前記ドープされていないポリシリコンプラグとが隔てられるようにするステップを更に含むことを特徴とする請求項３に記載の方法。
- 前記ゲートを形成するステップが、ポリシリコン層（４２０）を堆積させてから該ポリシリコン層をドープするステップを含むことを特徴とする請求項３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US59117900A | 2000-06-08 | 2000-06-08 | |
| US09/591179 | 2000-06-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026323A JP2002026323A (ja) | 2002-01-25 |
| JP3965027B2 true JP3965027B2 (ja) | 2007-08-22 |
Family
ID=24365390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001172348A Expired - Fee Related JP3965027B2 (ja) | 2000-06-08 | 2001-06-07 | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1162665A3 (ja) |
| JP (1) | JP3965027B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
| US6893923B2 (en) * | 2001-03-21 | 2005-05-17 | International Rectifier Corporation | Reduced mask count process for manufacture of mosgated device |
| EP1435115B1 (en) * | 2001-08-10 | 2017-10-04 | SILICONIX Incorporated | Mis device having a trench gate electrode and method of making the same |
| DE10317381B4 (de) * | 2003-04-15 | 2005-04-14 | Infineon Technologies Ag | Vertikaler Leistungstransistor mit niedriger Gate-Drain-Kapazität und Verfahren zu dessen Herstellung |
| JP2006093506A (ja) * | 2004-09-27 | 2006-04-06 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2006128506A (ja) * | 2004-10-29 | 2006-05-18 | Sharp Corp | トレンチ型ｍｏｓｆｅｔ及びその製造方法 |
| JP4955222B2 (ja) | 2005-05-20 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008108785A (ja) * | 2006-10-23 | 2008-05-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP4728210B2 (ja) * | 2006-12-12 | 2011-07-20 | Ｏｋｉセミコンダクタ株式会社 | 高耐圧縦型ｍｏｓトランジスタ |
| WO2012098861A1 (ja) * | 2011-01-17 | 2012-07-26 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| WO2012105170A1 (ja) * | 2011-02-02 | 2012-08-09 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP5374575B2 (ja) * | 2011-12-26 | 2013-12-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN109103180B (zh) * | 2018-08-15 | 2023-09-05 | 深圳市金誉半导体股份有限公司 | 一种功率器件芯片及其制造方法 |
| CN109273534A (zh) * | 2018-10-30 | 2019-01-25 | 贵州恒芯微电子科技有限公司 | 一种新型屏蔽栅功率mos的器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
| US5637898A (en) * | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
| US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
-
2001
- 2001-06-01 EP EP01113359A patent/EP1162665A3/en not_active Ceased
- 2001-06-07 JP JP2001172348A patent/JP3965027B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1162665A3 (en) | 2002-10-09 |
| JP2002026323A (ja) | 2002-01-25 |
| EP1162665A2 (en) | 2001-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578508A (en) | Vertical power MOSFET and process of fabricating the same | |
| JP4711486B2 (ja) | 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス | |
| US6717200B1 (en) | Vertical field effect transistor with internal annular gate and method of production | |
| US9978860B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US6365942B1 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| US7906388B2 (en) | Semiconductor device and method for manufacture | |
| US7799642B2 (en) | Trench MOSFET and method of manufacture utilizing two masks | |
| EP1085577A2 (en) | Power field-effect transistor having a trench gate electrode and method of making the same | |
| US7687352B2 (en) | Trench MOSFET and method of manufacture utilizing four masks | |
| JP2000252468A (ja) | 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法 | |
| US4786953A (en) | Vertical MOSFET and method of manufacturing the same | |
| JP2004538648A (ja) | トレンチゲート電極を有するｍｉｓデバイス及びその製造方法 | |
| JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
| US8080459B2 (en) | Self aligned contact in a semiconductor device and method of fabricating the same | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| US20090085099A1 (en) | Trench mosfet and method of manufacture utilizing three masks | |
| US6087224A (en) | Manufacture of trench-gate semiconductor devices | |
| JPH0586673B2 (ja) | ||
| KR100272051B1 (ko) | 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정 | |
| US7494876B1 (en) | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same | |
| CN112820645B (zh) | 一种功率半导体器件及其制备方法 | |
| US11652170B2 (en) | Trench field effect transistor structure free from contact hole | |
| TW202137570A (zh) | 半導體元件及其製造方法 | |
| TWI803288B (zh) | 集成的平面-溝道閘極功率mosfet | |
| JP2005516381A (ja) | 半導体基板内に狭いトレンチを形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051004 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070122 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |