JP3821790B2 - 積層コンデンサ - Google Patents
積層コンデンサ Download PDFInfo
- Publication number
- JP3821790B2 JP3821790B2 JP2003106145A JP2003106145A JP3821790B2 JP 3821790 B2 JP3821790 B2 JP 3821790B2 JP 2003106145 A JP2003106145 A JP 2003106145A JP 2003106145 A JP2003106145 A JP 2003106145A JP 3821790 B2 JP3821790 B2 JP 3821790B2
- Authority
- JP
- Japan
- Prior art keywords
- portions
- multilayer capacitor
- conductors
- types
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の属する技術分野】
本発明は、等価直列インダクタンス(ESL)を大幅に低減した積層コンデンサに係り、特にCPU用の電源の電圧変動を小さくし得る積層セラミックコンデンサに好適なものである。
【0002】
【従来の技術】
近年、情報処理装置に用いられるCPU(主演算処理装置)は、処理スピードの向上及び高集積化によって、動作周波数が高くなる共に消費電流が著しく増加している。そしてこれに伴い、消費電力の低減化によって動作電圧が減少する傾向にあった。従って、CPUに電力を供給する為の電源では、より高速で大きな電流変動が生じるようになり、この電流変動に伴う電圧変動をこの電源の許容値内に抑えることが非常に困難になった。
【0003】
この為、図7に示すように、デカップリングコンデンサと呼ばれる積層コンデンサ100が電源102に接続される形で、電源の安定化対策に頻繁に使用されるようになった。そして、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサ100からCPU104に電流を供給して、電源102の電圧変動を抑えるようにしている。
【0004】
【特許文献1】
特開2002−164256号公報
【特許文献2】
特開2002−231559号公報
【特許文献3】
特開平11−144996号公報
【特許文献4】
特開2002−151349号公報
【特許文献5】
特開2001−284171号公報
【0005】
【発明が解決しようとする課題】
しかし、今日のCPUの動作周波数の一層の高周波数化に伴って、電流変動はより高速且つ大きなものとなっていた。この為、図7に示す積層コンデンサ100自身が有している等価直列インダクタンス(ESL)が相対的に大きくなる結果として、この等価直列インダクタンスが電源の電圧変動に大きく影響するようになった。
【0006】
つまり、図7に示すCPU104の電源回路に用いられる従来の積層コンデンサ100では、この図7における等価回路に示された寄生成分であるESLが高いことから、図8に示す電流Iの変動に伴って、このESLが積層コンデンサ100の充放電を阻害するようになる。この為、上記と同様に電源の電圧Vの変動が図8のように大きくなり易く、今後のCPUの高速化には適応できなくなりつつあった。
【0007】
この理由は、電流の過渡時である充放電時における電圧変動が下記の式1で近似され、ESLの高低が電源の電圧変動の大きさと関係するからである。
dV=ESL・di/dt…式1
ここで、dVは過渡時の電圧変動(V)であり、iは電流変動量(A)であり、tは変動時間(秒)である。
【0008】
一方、ここでこの従来のコンデンサの外観を図9に示すと共に内部構造を図10に示し、これらの図を基にして以下に従来の積層コンデンサ100を説明する。つまり、静電容量が得られるように、図9に示す従来の積層コンデンサ100は、図10に示す二種類の内部導体114、116をそれぞれ設置した一対のセラミック層112Aが交互に積層されて、誘電体素体112が形成される構造となっている。
【0009】
そして、これら二種類の内部導体114、116は、誘電体素体112の相互に対向する二つの側面112B、112Cにそれぞれ引き出されていて、内部導体114に接続される端子電極118及び、内部導体116に接続される端子電極120が、図9に示す積層コンデンサ100の相互に対向する側面112B、112Cにそれぞれ設置された構造となっている。
本発明は上記事実を考慮し、等価直列インダクタンスを大幅に低減してCPU用の電源の電圧変動を小さくできる積層コンデンサを提供することを目的とする。
【0010】
【課題を解決するための手段】
請求項1による積層コンデンサは、誘電体層を積層して直方体状に形成された誘電体素体と、
同一面上に2種類ずつ並ぶと共に層間が誘電体層で隔てられつつそれぞれ誘電体素体内に順次配置され且つ、それぞれ一つの引出部が引き出された8種類の内部導体と、
誘電体素体を形成する4つの側面の内の長く形成された二つの側面に配置され且つ、各引出部を介して8種類の内部導体とそれぞれ接続される8つの端子電極と、
を有した積層コンデンサであって、
同一面上に並ぶ2種類の内部導体が、他の面上に並ぶ各2種類の内部導体とそれぞれ対向して配置されることにより、二組のコンデンサが内蔵される形とされ、
隣り合う端子電極同士の極性が相互に異極になるように、各引出部が誘電体素体の4つの側面の内の長く形成された二つの側面に向かって4つずつ引き出されて8つの端子電極にそれぞれ接続され、
8種類の内部導体にそれぞれ切込部が形成されると共に、これらの内部導体の切込部周りの部分が電流が流れ得る流路部とそれぞれされ、
誘電体層を介して隣り合っている内部導体の流路部同士間で相互に逆向きに電流が流れる形に、これら流路部がそれぞれ配置されることを特徴とする。
【0011】
請求項1に係る積層コンデンサによれば、誘電体層を積層して直方体状に形成された誘電体素体内に、8種類の内部導体が、それぞれ2種類ずつ同一面上に並ぶ形で誘電体層を介して隔てられつつ配置されており、また、8つの端子電極が、誘電体素体を形成する4つの側面の内の長く形成された二つの側面に4つずつ配置されている。
【0012】
そして、同一面上に並ぶ2種類の内部導体が、他の面上に並ぶ各2種類の内部導体とそれぞれ対向して配置されることにより、二組のコンデンサが内蔵される形とされるだけでなく、8種類の内部導体からそれぞれ引き出された各一つで計8つとなる引出部が、誘電体素体の4つの側面の内の長く形成された二つの側面に向かって4つずつ引き出されて、隣り合う端子電極同士の極性が相互に異極になるように、8つの端子電極にそれぞれ接続されている。つまり、これら8種類の内部導体が2種類ずつ同一面上に配置される形で、4層積層されるのに伴って、上記のように内部導体が相互に対向しつつ並列して配置されるコンデンサを二組形成している。
【0013】
この結果として、例えば誘電体層を介して隣り合っている二つの内部導体同士の引出部が、誘電体素体の側面に隣り合って配置される二つの端子電極にそれぞれ接続されるようにすれば、本請求項の積層コンデンサへの通電の際に、隣り合う端子電極同士の極性が相互に異なって交互に正負極に順次なる形で、電流が流されるようになる。これに伴って、各引出部でそれぞれ発生する磁束が相互に逆向きに引出部内に流れる電流によって互いに打ち消し合い、等価直列インダクタンスを低減する効果が生じるようになる。
【0014】
以上より、本請求項に係る積層コンデンサでは、一層の低ESL化が図られて、実効インダクタンスが大幅に低減されるようになる。この結果、本請求項によれば電源の電圧の振動を確実に抑制できて、CPUの電源用として最適な積層コンデンサが得られる。
【0015】
さらに、本請求項では、8種類の内部導体がそれぞれ同一面上に2種類ずつ並ぶ形で配置されるのに伴って、2組のコンデンサから成るコンデンサアレイを構成することになるので、積層コンデンサの高機能化を図ることが可能となる。そして、誘電体素体の4つの側面の内の長く形成された二つの側面に、内部導体の引出部と接続される端子電極が4つずつ存在することで、長く形成された側面を有効に活用できるのに伴い、積層コンデンサの小型化を図ることもできるようになった。
【0016】
他方、本請求項に係る積層コンデンサによれば、8種類の内部導体にそれぞれ切込部が形成されると共に、これらの内部導体の切込部周りの部分が電流が流れ得る流路部とそれぞれされ、誘電体層を介して隣り合っている内部導体の流路部同士間で相互に逆向きに電流が流れる形に、これら流路部がそれぞれ配置されている。
【0017】
これに伴って、本請求項では、これら8種類存在する内部導体が、それぞれ切込部を有し、この切込部の周りの内部導体の部分が流路部を構成しているだけでなく、誘電体層を介して隣り合っている別の内部導体の流路部との間で相互に逆向きに電流が流れる形に、流路部がそれぞれ配置されることになる。
【0018】
従って、この積層コンデンサへの通電の際に、誘電体層を介して隣り合う上下の流路部同士間で、電流が相互に逆方向に流れるようになる。そしてこれに伴って、内部導体に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層コンデンサ自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンス(ESL)が低減される。さらに、同一の内部導体内においても、切込部を挟んで位置する流路部の部分間で、電流の流れる方向が相互に逆なるので、等価直列インダクタンスが一層低減されるようになる。
【0019】
以上より、本請求項に係る積層コンデンサによれば、上記にも増してさらに低ESL化が図られて、実効インダクタンスがより一層大幅に低減されるようになる。
【0020】
請求項2に係る積層コンデンサによれば、請求項1の積層コンデンサと同様の構成の他に、8種類の内部導体が、誘電体素体内に複数ずつ配置されたという構成を有している。
つまり、これら8種類の内部導体をそれぞれ誘電体素体内に複数ずつ配置することで、本請求項に係る積層コンデンサの静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してESLが一層低減されるようになる。
【0021】
【発明の実施の形態】
以下、本発明に係る積層コンデンサの一実施の形態を図面に基づき説明する。本実施の形態に係る積層コンデンサである積層セラミックコンデンサ(以下単に、積層コンデンサと言う)10を図1から図5に示す。これらの図に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体形状の焼結体である誘電体素体12を主要部として、この積層コンデンサ10が構成されている。
【0022】
図1及び図3に示すように、この誘電体素体12内の所定の高さ位置には、面状の内部導体21、25が相互間に隙間を有しつつ、左右に並んで配置されており、誘電体素体12内において誘電体層とされるセラミック層12Aを隔てた内部導体21、25の下側には、同じく面状の内部導体22、26が相互間に隙間を有しつつ、左右に並んで配置されている。
【0023】
誘電体素体12内においてセラミック層12Aを隔てた内部導体22、26の下側には、同じく面状の内部導体23、27が相互間に隙間を有しつつ、左右に並んで配置されており、誘電体素体12内においてセラミック層12Aを隔てた内部導体23、27の下側には、同じく面状の内部導体24、28が相互間に隙間を有しつつ、左右に並んで配置されている。
【0024】
以上より、これら内部導体21から内部導体24までの4種類の内部導体が、誘電体素体12内の左側寄りの部分において、セラミック層12Aで隔てられつつ相互に対向して配置されることになり、また、これら内部導体25から内部導体28までの4種類の内部導体が、誘電体素体12内の右側寄りの部分において、セラミック層12Aで隔てられつつ相互に対向して配置されることになる。
【0025】
つまり、本実施の形態では、焼成後の誘電体シートであるセラミック層12Aがそれぞれの間に挟まれつつ、内部導体21から内部導体24までの4種類の内部導体と、内部導体25から内部導体28までの4種類の内部導体とが、順に誘電体素体12内に配置されていることで、計8種類の内部導体21〜28が誘電体素体12内に配置されていることになる。さらに、内部導体24、28の下側には、図3に示すように上記と同じ順序でこれら二つずつ4層の電極である内部導体が繰返されて配置されていて、これらの組が例えば計数十組程度(図では3組示す)存在している。
【0026】
そして、誘電体素体12内の同一層内に各二つずつの計4層配置される各内部導体21〜28とセラミック層12Aの外周端との間には、ほぼ均一な隙間を有する形になるように、これら各内部導体21〜28はそれぞれ四角形に形成されている。尚、これらそれぞれ四角形に形成された内部導体21〜28の材質としては、卑金属材料であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。
【0027】
一方、図1に示すように、内部導体21には、この内部導体21の手前側左寄り部分から手前側方向に向かって引き出されるように、引出部21Aが形成されている。また、内部導体22の手前側右寄り部分から手前側方向に向かって導体が引き出されることで、この内部導体22に引出部22Aが形成されている。さらに、内部導体23には、この内部導体23の奥側右寄り部分から奥側方向に向かって引き出されるように、引出部23Aが形成されている。また、内部導体24の奥側左寄り部分から奥側方向に向かって導体が引き出されることで、この内部導体24に引出部24Aが形成されている。
【0028】
他方、内部導体21と隣り合って配置された内部導体25には、この内部導体25の奥側右寄り部分から奥側方向に向かって引き出されるように、引出部25Aが形成されている。また、内部導体22と隣り合って配置された内部導体26の奥側左寄り部分から奥側方向に向かって導体が引き出されることで、この内部導体26に引出部26Aが形成されている。
【0029】
さらに、内部導体23と隣り合って配置された内部導体27には、この内部導体27の手前側左寄り部分から手前側方向に向かって引き出されるように、引出部27Aが形成されている。また、内部導体24と隣り合って配置された内部導体28の手前側右寄り部分から手前側方向に向かって導体が引き出されることで、この内部導体28に引出部28Aが形成されている。
【0030】
以上より、4つの引出部21A、22A、27A、28Aが、図2に示す誘電体素体12の手前側の側面12Bに引き出されており、また、4つの引出部23A、24A、25A、26Aが、誘電体素体12の奥側の側面12Dに引き出されている。つまり、各引出部21A〜28Aが、図2に示す誘電体素体12の4つの側面12B〜12Eの内の長く形成された二つの側面12B、12Dに向かって4つずつ引き出される形とされている。尚、本実施の形態では、側面12C、12Eの長さWが例えば1.25mmであるのに対して、各引出部21A〜28Aが引き出される二つの側面12B、12Dの長さLは例えば2.0mmであった。
【0031】
図2に示すように、誘電体素体12の手前側の側面12Bには、内部導体21の引出部21Aに接続される端子電極31、内部導体22の引出部22Aに接続される端子電極32、内部導体27の引出部27Aに接続される端子電極37及び、内部導体28の引出部28Aに接続される端子電極38が、左から順にそれぞれ配置されている。
【0032】
同様に図2に示すように、誘電体素体12の奥側の側面12Dには、内部導体24の引出部24Aに接続される端子電極34、内部導体23の引出部23Aに接続される端子電極33、内部導体26の引出部26Aに接続される端子電極36及び、内部導体25の引出部25Aに接続される端子電極35が、左から順にそれぞれ配置されている。
【0033】
以上より本実施の形態では、直方体である六面体形状とされる誘電体素体12の4つの側面12B〜12Eの内の長く形成された二つの側面12B、12Dに各端子電極31〜38が4つずつ配置されることになり、また各引出部21A〜28Aを介して8種類の内部導体21〜28とそれぞれ各端子電極31〜38が接続されることになる。
【0034】
他方、内部導体21、27の中央部には、図1において左右方向に延びるような切り込みである切込部29Aが、それぞれ設けられており、またこの切込部29Aの左端部が屈曲して、引出部21A、27Aの右側部分にまで手前側方向にそれぞれ延びている。従って、この切込部29Aの存在により、内部導体21の電流の流路となる流路部21B及び、内部導体27の電流の流路となる流路部27Bが、それぞれ屈曲した形で形成されている。
【0035】
また、内部導体22、28には、内部導体22、28の図1における右端側中程から左右方向に延びる切り込みである切込部29Bが、それぞれ設けられている。従って、この切込部29Bの存在により、内部導体22の電流の流路となる流路部22B及び、内部導体28の電流の流路となる流路部28Bが、それぞれ屈曲した形で形成されている。
【0036】
さらに、内部導体23、25の中央部には、図1において左右方向に延びるような切り込みである切込部29Cが、それぞれ設けられており、またこの切込部29Cの右端部が屈曲して、引出部23A、25Aの左側部分にまで奥側方向にそれぞれ延びている。従って、この切込部29Cの存在により、内部導体23の電流の流路となる流路部23B及び、内部導体25の電流の流路となる流路部25Bが、それぞれ屈曲した形で形成されている。
【0037】
また、内部導体24、26には、内部導体24、26の図1における左端側中程から左右方向に延びる切り込みである切込部29Dが、それぞれ設けられている。従って、この切込部29Dの存在により、内部導体24の電流の流路となる流路部24B及び、内部導体26の電流の流路となる流路部26Bが、それぞれ屈曲した形で形成されている。
【0038】
従って、本実施の形態では、切込部29A〜29Dの存在により、直角に折り曲げられる部分や折り返される部分を複数有して帯状となった流路部21B〜28Bを各内部導体21〜28が有していることになる。
【0039】
一方、本実施の形態の積層コンデンサ10は、二つのコンデンサを内蔵した形になっていて、図5に示す回路図のような使用例が考えられる。具体的には、左側寄りの端子電極31、32、33、34が左側の電源41及びCPU43に接続される形とされている。すなわち、端子電極31、33がCPU43の一端側と電源41との間に接続されており、また、端子電極32、34がCPU43の他端側に接続されると共に接地されている。
【0040】
さらに、右側寄りの端子電極35、36、37、38が右側の電源42及びCPU44に接続される形とされている。すなわち、端子電極35、37がCPU44の一端側と電源42との間に接続されており、また、端子電極36、38がCPU44の他端側に接続されると共に接地されている。
【0041】
これに伴って、図4に示す等価回路にように、端子電極31、33、35、37と端子電極32、34、36、38とが相互に逆の極性で使用される形となる。例えば図2及び図4に示すように手前側の側面12Bの一つ置きの端子電極31、37が+極になると同時に一つ置きの端子電極32、38が−極になり、また、奥側の側面12Dの一つ置きの端子電極33、35が+極になると同時に一つ置きの端子電極34、36が−極になることが有り、このときには、図1の矢印で示す電流の向きのように電流が流れることになる。
【0042】
つまり、端子電極31、33、35、37にそれぞれ繋がる内部導体21、23、25、27の流路部21B、23B、25B、27Bでは時計回転方向に沿って電流が流れ、また、端子電極32、34、36、38にそれぞれ繋がる内部導体22、24、26、28の流路部22B、24B、26B、28Bでは反時計回転方向に沿って電流が流れるようになる。
【0043】
以上より、誘電体素体12の左側寄り部分において、セラミック層12Aを介して隣り合う内部導体21、22の流路部21Bと流路部22Bとの間において、相互に逆向きに電流が流れる形に、流路部21B、22Bはそれぞれ内部導体21、22に配置されていることになる。同じくセラミック層12Aを介して隣り合う内部導体22、23の流路部22Bと流路部23Bとの間においても、相互に逆向きに電流が流れる形に、流路部22B、23Bはそれぞれ内部導体22、23に配置されていることになる。
【0044】
同じくセラミック層12Aを介して隣り合う内部導体23、24の流路部23Bと流路部24Bとの間、内部導体24、21の流路部24Bと流路部21Bとの間においても、相互に逆向きに電流が流れる形に、流路部23B、24Bはそれぞれ内部導体23、24に配置されていることになる。
【0045】
他方、誘電体素体12の右側寄り部分において、セラミック層12Aを介してそれぞれ隣り合う内部導体25〜28においても、相互に逆向きに電流が流れる形に、流路部25B〜27Bはそれぞれ内部導体25〜28に配置されていることになる。
【0046】
次に、本実施の形態に係る積層コンデンサ10の作用を説明する。
本実施の形態に係る積層コンデンサ10によれば、それぞれセラミック層12Aとなる複数の誘電体シートが積層されて直方体形状に形成される誘電体素体12内に、8種類の内部導体21〜28が、それぞれ2種類ずつ同一面上に並ぶ形でセラミック層12Aで相互間が隔てられつつ配置される構成を有している。さらに、これら8種類の内部導体21〜28からそれぞれ引き出された各一つで計8つとなる引出部21A〜28Aが、誘電体素体12の4つの側面12B〜12Eの内の長く形成された二つの側面12B、12Dに向かって4つずつ引き出されている。
【0047】
また8つの端子電極31〜38が、同じく長く形成された二つの側面12B、12Dに4つずつ配置されており、これら端子電極31〜38の内の同一側面内で隣り合う端子電極同士の極性が相互に異極になるように、8つの端子電極31〜38に内部導体21〜28の引出部21A〜28Aがそれぞれ接続されている。つまり、8つの端子電極31〜38にそれぞれ接続された8種類の内部導体21〜28が、2種類ずつ同一面上に配置される形で、4層積層されるのに伴って、内部導体が相互に対向しつつ並列して配置されるコンデンサを二組形成することになる。
【0048】
具体的には、セラミック層12Aを介して隣り合っている二つの内部導体同士の引出部を、図2に示す誘電体素体12の手前側の側面12Bに4つ配置される端子電極31、32、37、38の内の相互に隣り合った二つにそれぞれ接続し、また、奥側の側面12Dに4つ配置される端子電極33、34、35、36の内の相互に隣り合った二つにそれぞれ接続するようにした。
【0049】
この結果として、本実施の形態の積層コンデンサ10への通電の際に、端子電極31〜38の内の同一側面内で隣り合う端子電極同士の極性が相互に異なって交互に正負極に順次なる形で、電流が流されるようになる。そしてこれに伴って、各引出部21A〜28Aでそれぞれ発生する磁束が、隣り合う引出部間で相互に逆向きに流れる電流によって互いに打ち消し合い、等価直列インダクタンスを低減する効果が生じるようになった。
【0050】
さらに、本実施の形態では、これら8種類存在する内部導体21〜28が、それぞれ切込部29A〜29Dを有しており、これら切込部29A〜29Dを挟んだ各内部導体21〜28の部分が流路部21B〜28Bをそれぞれ構成しているだけでなく、セラミック層12Aを介して隣り合っている別の内部導体の流路部との間で相互に逆向きに電流が流れる形に、各流路部21B〜24B及び、各流路部25B〜28Bが、それぞれ配置されている。
【0051】
従って、この積層コンデンサ10への通電の際に、セラミック層12Aを介して隣り合う内部導体21〜24の流路部21B〜24B同士間及び、同じく内部導体25〜28の流路部25B〜28B同士間で、それぞれ電流が相互に逆方向に流れるようになる。そしてこれに伴って、内部導体に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層コンデンサ10自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンス(ESL)が一層低減される。
【0052】
さらに、同一の内部導体21〜28内においても、各流路部21B〜28Bの切込部29A〜29Dを挟んで位置する部分間で、それぞれ電流の流れる方向が相互に逆なるので、等価直列インダクタンスがより一層低減されるようになる。
【0053】
以上より、本実施の形態に係る積層コンデンサ10は、大幅な低ESL化が図られて、実効インダクタンスが大幅に低減されるようになる。この結果、本実施の形態によれば、電源の電圧の振動を確実に抑制できて、CPUの電源用として最適な積層コンデンサ10となる。
【0054】
他方、本実施の形態では、8種類の内部導体21〜28がそれぞれ同一面上に2種類ずつ並ぶ形で配置されるのに伴って、2組のコンデンサから成るコンデンサアレイを構成することになるので、積層コンデンサ10の高機能化を図ることが可能となる。そして、誘電体素体12の4つの側面12B〜12Eの内の長く形成された二つの側面12B、12Dに、内部導体の引出部と接続される端子電極が4つずつ存在することで、これら長く形成された側面12B、12Dを有効に活用できるのに伴って、積層コンデンサ10の小型化を図ることもできるようになった。
【0055】
一方、本実施の形態では、8種類の内部導体21〜28が、誘電体素体12内に複数ずつ配置されているので、積層コンデンサ10の静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してESLが一層低減されるようになる。
【0056】
次に、ネットワークアナライザを用いて、以下の各試料のSパラメータのSz1特性を測定し、各試料の減衰特性をそれぞれ求めた。まず、各試料となるサンプルの内容を説明する。つまり、コンデンサとして一般的な図9に示す積層コンデンサを従来例とし、図2に示す一実施の形態に係る積層コンデンサを実施例とした。
【0057】
ここで、減衰特性の実測値と図7に示す積層コンデンサ100内の等価回路の減衰量とが合致するように、等価回路の定数を算出した。そして、図6に示す各試料の減衰特性のデータから、共振点が従来例の約18MHzに対して実施例では約43MHzに高まり、かつ、40MHz以上の周波数において実施例の減衰量が従来例の減衰量に比べて約15dB大きくなっていることが分かる。この為、このデータによって高周波特性の改善が実施例に見られることが理解できる。
【0058】
他方、インピーダンスアナライザーで測定して算出したESLの結果に関しても、従来例の750.5pHに比べて実施例は135.2pHと大幅に低減されている。尚、等価直列抵抗(ESR)に関し、従来例は20.5mΩであったのに対して、実施例は24.8mΩであった。
【0059】
ここで用いた各試料の寸法に関して図2及び図9に示す長さW及び長さLは、従来例及び実施例共にW=1.25mm、L=2.0mmであった。また、試験に用いた各試料の静電容量は、従来例が0.105μFであり、実施例が0.102μFであった。
【0060】
尚、上記実施の形態に係る積層コンデンサ10では、8種類の内部導体を有する構造とされているが、層数は実施の形態に示された数に限定されずさらに多数としても良い。また、上記実施の形態では、隣り合う端子電極同士が相互に異極となるようにしたが、これに伴って相互に対向する端子電極同士も異極となるように、上記実施の形態では内部導体が配置されている。
【0061】
【発明の効果】
本発明によれば、等価直列インダクタンスを大幅に低減してCPU用の電源の電圧変動を小さくできる積層コンデンサを提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る積層コンデンサの分解斜視図であって、この積層コンデンサの内部導体の部分をそれぞれ示す図である。
【図2】本発明の一実施の形態に係る積層コンデンサを示す斜視図である。
【図3】本発明の一実施の形態に係る積層コンデンサを示す断面図であって、図2の3−3矢視線断面図である。
【図4】本発明の一実施の形態に係る積層コンデンサの等価回路を示す図である。
【図5】本発明の一実施の形態に係る積層コンデンサをコンデンサアレイとして2回路に接続する形で使用した回路図である。
【図6】各試料の減衰特性を表すグラフを示した図である。
【図7】従来例の積層コンデンサを採用した回路図である。
【図8】従来例の積層コンデンサを採用した回路における電流変動と電圧変動との関係を表すグラフを示した図である。
【図9】従来例に係る積層コンデンサを示す斜視図である。
【図10】従来例に係る積層コンデンサの内部導体の部分を示す分解斜視図である。
【符号の説明】
10 積層コンデンサ
12 誘電体素体
12B〜12E 側面
21〜28 内部導体
21A〜28A 引出部
21B〜28B 流路部
29A〜29D 切込部
31〜38 端子電極
Claims (2)
- 誘電体層を積層して直方体状に形成された誘電体素体と、
同一面上に2種類ずつ並ぶと共に層間が誘電体層で隔てられつつそれぞれ誘電体素体内に順次配置され且つ、それぞれ一つの引出部が引き出された8種類の内部導体と、
誘電体素体を形成する4つの側面の内の長く形成された二つの側面に配置され且つ、各引出部を介して8種類の内部導体とそれぞれ接続される8つの端子電極と、
を有した積層コンデンサであって、
同一面上に並ぶ2種類の内部導体が、他の面上に並ぶ各2種類の内部導体とそれぞれ対向して配置されることにより、二組のコンデンサが内蔵される形とされ、
隣り合う端子電極同士の極性が相互に異極になるように、各引出部が誘電体素体の4つの側面の内の長く形成された二つの側面に向かって4つずつ引き出されて8つの端子電極にそれぞれ接続され、
8種類の内部導体にそれぞれ切込部が形成されると共に、これらの内部導体の切込部周りの部分が電流が流れ得る流路部とそれぞれされ、
誘電体層を介して隣り合っている内部導体の流路部同士間で相互に逆向きに電流が流れる形に、これら流路部がそれぞれ配置されることを特徴とする積層コンデンサ。 - 8種類の内部導体が、誘電体素体内に複数ずつ配置されたことを特徴とする請求項1に記載の積層コンデンサ。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003106145A JP3821790B2 (ja) | 2003-04-10 | 2003-04-10 | 積層コンデンサ |
TW093106290A TWI229878B (en) | 2003-03-12 | 2004-03-10 | Multilayer capacitor |
CNB2004100287370A CN100385584C (zh) | 2003-03-12 | 2004-03-12 | 叠层电容器 |
US10/798,361 US6914767B2 (en) | 2003-03-12 | 2004-03-12 | Multilayer capacitor |
KR1020040016916A KR100571110B1 (ko) | 2003-03-12 | 2004-03-12 | 적층 콘덴서 |
HK05101302.6A HK1069007A1 (en) | 2003-03-12 | 2005-02-16 | Overlapping conderser |
US11/144,633 US7019957B2 (en) | 2003-03-12 | 2005-06-06 | Multilayer capacitor |
US11/144,634 US7019958B2 (en) | 2003-03-12 | 2005-06-06 | Multilayer capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003106145A JP3821790B2 (ja) | 2003-04-10 | 2003-04-10 | 積層コンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004311859A JP2004311859A (ja) | 2004-11-04 |
JP3821790B2 true JP3821790B2 (ja) | 2006-09-13 |
Family
ID=33468420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003106145A Expired - Lifetime JP3821790B2 (ja) | 2003-03-12 | 2003-04-10 | 積層コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3821790B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7092236B2 (en) * | 2005-01-20 | 2006-08-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
KR100790708B1 (ko) * | 2005-11-17 | 2008-01-02 | 삼성전기주식회사 | 적층형 칩 커패시터 |
US7599166B2 (en) * | 2005-11-17 | 2009-10-06 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
JP4952779B2 (ja) * | 2009-12-25 | 2012-06-13 | Tdk株式会社 | 積層コンデンサアレイ |
-
2003
- 2003-04-10 JP JP2003106145A patent/JP3821790B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004311859A (ja) | 2004-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6914767B2 (en) | Multilayer capacitor | |
US6965507B2 (en) | Multilayer capacitor | |
JP2003051423A (ja) | 電子部品 | |
US7224572B2 (en) | Multilayer capacitor | |
JP2003168621A (ja) | 積層コンデンサ | |
JP4293625B2 (ja) | 貫通型積層コンデンサ | |
JP2006013383A (ja) | 積層コンデンサ | |
JP3907599B2 (ja) | 積層コンデンサ | |
JP2004296940A (ja) | 積層コンデンサ | |
JP3853152B2 (ja) | 電子部品の実装構造 | |
JP3821790B2 (ja) | 積層コンデンサ | |
JP3868389B2 (ja) | 積層コンデンサ | |
JP3847234B2 (ja) | 積層コンデンサ | |
JP3824565B2 (ja) | 積層コンデンサ | |
JP2006013380A (ja) | 積層コンデンサ | |
JP3868384B2 (ja) | 積層コンデンサ | |
JP4255084B2 (ja) | 電子部品の実装構造 | |
JP2002231559A (ja) | 積層貫通型コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3821790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140630 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |