JP3818673B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3818673B2 JP3818673B2 JP04965793A JP4965793A JP3818673B2 JP 3818673 B2 JP3818673 B2 JP 3818673B2 JP 04965793 A JP04965793 A JP 04965793A JP 4965793 A JP4965793 A JP 4965793A JP 3818673 B2 JP3818673 B2 JP 3818673B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- island
- semiconductor device
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 30
- 230000003071 parasitic effect Effects 0.000 claims description 10
- 239000000969 carrier Substances 0.000 claims description 9
- 238000005215 recombination Methods 0.000 claims description 7
- 230000006798 recombination Effects 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 238000005259 measurement Methods 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、バイポーラトランジスタを集積した半導体装置に関するものである。
【０００２】
【従来の技術】
従来、バイポーラトランジスタを集積化したバイポーラＩＣにおいて、図２７に示すようにＰＮ接合によりバイポーラトランジスタ（ＮＰＮトランジスタ）を絶縁分離することが一般的に行われている。ところが、耐圧の低下を防止するために、バイポーラトランジスタの素子寸法が大きい欠点があった。つまり、図２８の平面図に示すように、素子寸法を小さくするためには、分離部との距離Ｗを小さくする必要があるが、図２９に示すように、分離部との距離Ｗが小さくなると耐圧が低下してしまう欠点があった。
【０００３】
そこで、図３０に示すように、絶縁膜３１上にシリコン基板３２を配置して同シリコン基板３２を島状に形成するとともに島の周囲に絶縁膜３３を形成し、この島内にバイポーラトランジスタ（ＮＰＮトランジスタ）を形成することが行われている。このようにすることにより、図３１の平面図に示すように、耐圧を保ちつつ素子寸法を小さくすることができる。
【０００４】
【発明が解決しようとする課題】
ところが、図３０のようにバイポーラトランジスタを絶縁分離すると、同トランジスタのスイッチング時間の低下を招いてしまっていた。
【０００５】
そこで、この発明の目的は、高耐圧バイポーラトランジスタを小型化しつつトランジスタのスイッチング速度を劣化させない半導体装置を提供するにある。
【０００６】
【課題を解決するための手段】
この発明は、シリコン基板と、前記シリコン基板上に絶縁膜を介して配置され、第１導電型の高濃度シリコン層の上に第１導電型の低濃度シリコン層が形成された島と、前記島の外周部に形成された絶縁層と、前記島の第１導電型の低濃度シリコン層に形成された第２導電型のベース領域と、前記ベース領域に形成された第１導電型のエミッタ領域と、前記島の第１導電型の低濃度シリコン層に形成された第１導電型のコレクタ領域と、前記島の第１導電型の低濃度シリコン層に形成され、前記ベース領域をエミッタとして動作することにより前記ベース領域の過剰キャリアを再結合によって除去する寄生トランジスタを前記島に複合的に形成するように、前記寄生トランジスタのコレクタとして一定電位が印加された第２導電型で高濃度の過剰キャリア除去用拡散領域とを備えたバイポーラトランジスタを集積した半導体装置をその要旨とする。
【０００７】
又、前記ベース領域と過剰キャリア除去用拡散領域との間における前記島の第１導電型の低濃度シリコン層の表面に絶縁膜を介して空乏層抑制用電極を配置し、空乏層抑制用電極に第１導電型の低濃度シリコン層より大きな電位を印加してもよい。
【０００８】
又、前記ベース領域に対しコレクタ領域を挟んで過剰キャリア除去用拡散領域を配置してもよい。
【０００９】
【作用】
バイポーラトランジスタがオンからオフになるとき、過剰キャリア除去用拡散領域から過剰キャリアが除去され、スイッチング速度は速くなる。
【００１０】
【実施例】
（第１実施例）
以下、この発明を具体化した一実施例を図面に従って説明する。
【００１１】
図１は本実施例の半導体装置の断面図である。又、図２〜図４にはその製造工程を示す。
製造工程を説明すると、図２に示すように、鏡面研磨されたＮ- シリコン基板１を用意し、その表面に気相拡散法を用いてアンチモンを３μｍ拡散してＮ+ 層２を形成する。又、別にＰ- シリコン基板３の片方の主面に鏡面研磨を施した後、熱酸化を行い厚さ１μｍのシリコン酸化膜４を形成する。そして、この両基板１，３を清浄雰囲気中で貼り合わせ、約１１００℃に加熱して接合させる。
【００１２】
さらに、研磨により、Ｎ- シリコン基板１の側を研磨して、シリコン酸化膜４より約１７μｍの厚さにする。この時点でシリコン酸化膜４の上に約３μｍのＮ+ 層２があり、その上に１４μｍのＮ- 層１６が形成され、いわゆるＳＯＩ基板が形成される。
【００１３】
次に、図３に示すように、シリコン基板３上にシリコン酸化膜４を介してトレンチによる島１５を形成する。つまり、シリコン基板１の主面にフィールド酸化膜７、シリコン窒化物及びマスクとしてのシリコン酸化膜を順に形成する。そして、該フィールド酸化膜７の薄肉範囲において、該フィールド酸化膜７、該シリコン窒化物及び該シリコン酸化膜を選択エッチングして開口を形成した後、該開口から上記シリコン基板１をエッチングして分離溝（トレンチ）を形成する。そして、分離溝の内壁面に絶縁被膜（シリコン酸化膜５）を形成した後、上記分離溝内に多結晶シリコン６を充填する。さらに、多結晶シリコン６の充填時に上記窒化膜上に堆積された多結晶シリコン６をエッチングバックする。続いて、マスクとしてのシリコン酸化膜をエッチング除去し、最後に、シリコン窒化膜をエッチング除去した後、分離溝内の多結晶シリコン６の上部に酸化膜を形成することにより、分離溝及び絶縁被膜（シリコン酸化膜５）でシリコン基板１を電気的に完全に分離する。
【００１４】
ここで、島１５の外周部にはシリコン酸化膜５が形成されていることとなる。
次に、図４に示すように、島１５内に各拡散領域を形成する。つまり、従来よく利用されるホトリソグラフ工程、イオン注入工程、拡散工程によりＰ+ ベース領域８及びＰ+ 過剰キャリア除去用拡散領域９を形成するとともに、Ｎ+ エミッタ領域１０及びＮ+ コレクタ領域１１を形成する。
【００１５】
最後に、酸化膜７にコンタクト孔を形成して電極配線を形成して図１のバイポーラ集積回路が製造される。
ここで、シリコン基板３の上にシリコン酸化膜４（埋込み絶縁膜）が形成されており、基板表面からトレンチ状態にシリコン酸化膜５が素子部を基板３から絶縁している。この例では、トレンチ部に形成される空洞部には保護のための多結晶シリコン６を充填している。
【００１６】
図中のＥ，Ｂ，Ｃは、ぞれぞれエミッタ，ベース，コレクタの略記号である。最表面部はアルミ等の金属電極が配置され、電極は基板表面の保護絶縁層である酸化膜７の電極形成部に設けられたコンタクト孔の上に形成されている。
【００１７】
又、Ｐ+ 過剰キャリア除去用拡散領域９はアースされている。
尚、この構成によるＮＰＮ接合型トランジスタでは、シリコン基板３から完全に分離されるので、シリコン基板３はＰ型Ｎ型どのタイプの基板でもよい。
【００１８】
次に、上記のように構成されたバイパーラ集積回路の作用を説明する。
従来のＰＮ接合による絶縁分離を行う場合（図２７）に比べ、分離部までの距離Ｗ（図２８参照）をとる必要がない。
【００１９】
従来のＰＮ接合による絶縁分離を行うトランジスタの大きさは図５であり、同一縮尺の図６に示されるように本実施例の構成は機能を損なうことなく素子を十分小さくでき、集積化に役立てることができる。尚、本実施例では従来（図２７）のほぼ１／２．６１にすることができた。
【００２０】
トランジスタのスイッチング時間は、図７のような回路で測定でき、トランジスタのスイッチング時間は、図８のｔｄ１で評価できる。図２７に示すような従来方法のＰＮ接合分離ＮＰＮトランジスタのオフ→オンのスイッチング時間の測定結果を図９に示す。又、図３０に示す絶縁分離ＮＰＮトランジスタのオフ→オンのスイッチング時間の測定結果を図１０に示す。さらに、図１に示す本実施例の絶縁分離ＮＰＮトランジスタのオフ→オンのスイッチング時間の測定結果を図１１に示す。
【００２１】
オフ→オンの時間は、３つの構造のトランジスタとも差はなくｔｄ１＝２．５ｎｓｅｃである。この時間は２つある。１つは、エミッタ・ベース接合容量を充電するに要する時間である。又、他の１つは、順方向動作状態のエミッタ・ベース接合を介してベース領域にキャリアが注入されベース領域にエミッタからコレクタへのキャリアの移動が生じるが、この効果がコレクタ電流に表れるまでのキャリア走行時間に伴う時間遅れである。
【００２２】
これらは、主としてエミッタ，ベースの三次元的形状に依存するため図９，１０，１１のように３つの構造でｔｄ１に差が無いと考えられる。
一方、図２７に示すような従来方法のＰＮ接合分離ＮＰＮトランジスタのオン→オフのスイッチング時間の測定結果を図１２に示す。又、図３０に示す絶縁分離ＮＰＮトランジスタのオン→オフのスイッチング時間の測定結果を図１３に示す。さらに、図１に示す本実施例の絶縁分離ＮＰＮトランジスタのオン→オフのステッチング時間の測定結果を図１４を示す。
【００２３】
オン→オフのときにおける図３０に示す絶縁分離ＮＰＮトランジスタにおいては、エミッタ・ベース接合容量の電荷はベース電極を通して放電され逆方向動作状態になる。ベース領域，コレクタ領域の注入キャリアは、再結合によって消滅すると同時にエミッタ・ベース接合の逆方向電流として掃き出され、これがコレクタに流れる電流を減少させながら遮断領域に復帰する。これが、絶縁分離のときの過程である。
【００２４】
このときのｔｄ１＝１１００ｎｓｅｃである。
これに対し、図２７に示すＰＮ接合分離トランジスタでは、アイソレーション部のＰ型領域をコレクタとする寄生ＰＮＰトランジスタが動作している。ＮＰＮのオンの時にはＮＰＮトランジスタのＰ型ベースを寄生トランジスタのエミッタとして動作しており、ＮＰＮトランジスタのベース領域のエレクトロンと再結合するためのホールは常に供給されている。このため、速やかに再結合によって過剰エレクトロンを取り除くことができ、ｔｄ１＝８０ｎｓｅｃと速くできる。
【００２５】
これと同様のことが、図１に示す本実施例にも言える。つまり、Ｐ+ 過剰キャリア除去用拡散領域９をコレクタとする寄生ＰＮＰトランジスタが動作している。ＮＰＮトランジスタのオンの時にはＮＰＮトランジスタのＰ型ベースを寄生トランジスタのエミッタとして動作しており、ＮＰＮトランジスタのベース領域のエレクトロンと再結合するためのホールは常に供給されている。このため、速やかに再結合によって過剰エレクトロンを取り除くことができ、ｔｄ１＝９０ｎｓｅｃと速くできる。
【００２６】
即ち、絶縁分離トランジスタでも本実施例のように、寄生ＰＮＰトランジスタを絶縁分離した島内に複合的に形成することによりｔｄ１＝９０ｎｓｅｃとスイッチング速度を速くできる。
【００２７】
尚、図１に示す本実施例の素子は図３０の素子に比べ１０〜１５μｍぐらい大きくなった。
このように本実施例では、Ｐ- シリコン基板３と、Ｐ- シリコン基板３上にシリコン酸化膜４（絶縁膜）を介して配置され、Ｎ+ 層２（第１導電型の高濃度シリコン層）の上にＮ- 層１６（第１導電型の低濃度シリコン層）が形成された島１５と、島１５の外周部に形成されたシリコン酸化膜５（絶縁層）と、島１５のＮ- 層１６に形成されたＰ+ ベース領域８（第２導電型のベース領域）と、島１５のＮ- 層１６に形成されたＮ+ エミッタ領域１０（第１導電型のエミッタ領域）と、島のＮ- 層１６に形成されたＮ+ コレクタ領域１１（第１導電型のコレクタ領域）と、島１５のＮ- 層１６に形成され、一定電位が印加されたＰ+ 過剰キャリア除去用拡散領域９（第２導電型の過剰キャリア除去用拡散領域）とを備えた。よって、バイパーラトランジスタがオンからオフになるとき、Ｐ+ 過剰キャリア除去用拡散領域９から過剰キャリアが除去され、スイッチング速度は速くなる。その結果、高耐圧バイパーラトランジスタを小型化しつつトランジスタのスイッチング速度を劣化させないこととなる。
【００２８】
尚、この実施例の応用例としては、例えば、ＢｉＣＭＯＳに用いたり、Ｉ2 Ｌを含んだバイポーラＩＣに用いたり、ＰＮＰトランジスタに寄生ＰＮＰトランジスタを複合してスイッチング速度の低下を防いでもよい。
（第２実施例）
次に、第２実施例について第１実施例との相違点を中心に説明する。
【００２９】
本実施例の半導体装置を図１５に示す。本実施例では、表面電荷密度Ｑssの低い（１００）基板においてパンチスルーによる耐圧劣化が問題となるのでその対策を行ったものである。
【００３０】
図１５において、Ｎ- シリコン基板１として（１００）基板を用いた場合に、Ｐ+ ベース領域８とＰ+ 過剰キャリア除去用拡散領域９との間のＮ- 層１６の上部のフィールド酸化膜７の上にポリシリコン電極１２（空乏層抑制用電極）を配置している。又、このポリシリコン電極１２に対しＮ- 層１６以上の電位を印加している。
【００３１】
よって、飽和領域においてはＮ- 層１６とＰ+ 過剰キャリア除去用拡散領域９との間によりＮ- 層１６側に空乏層が延びる。このため、Ｎ- 層１６とＰ+ 過剰キャリア除去用拡散領域９との間の耐圧が低くなろうとするが、ポリシリコン電極１２により空乏層の延びが抑制される。このため、高耐圧が維持できる。
【００３２】
尚、ポリシリコン電極１２の電位は、ベースとショートしたりトランジスタ配線以外の高電位の配線から電位を与えてもよい。
又、他の例の平面図を図１７〜２１に示す。つまり、図１６に示す上記本実施例ではポリシリコン電極１２に単独に電位を加えているが、図１７に示すように、ポリシリコン電極１２をアルミ配線材を用いてベースと接続してもよい。又、図１８に示すように、ポリシリコン電極１２をベースまで延設してもよい。さらに、図１９に示すように、ポリシリコン電極１２をアルミ配線材を用いてコレクタと接続してもよい。又、図２０に示すように、ポリシリコン電極１２をコレクタまで延設してもよい。さらに、図２１に示すように、ポリシリコン電極１２に対しベース端子を接近位置に配置し、ポリシリコン電極１２とベース端子とをアルミ配線材を用いて接続してもよい。
（第３実施例）
次に、第３実施例について第１実施例との相違点を中心に説明する。
【００３３】
本実施例の半導体装置を図２２に示す。本実施例では、表面電荷密度Ｑssの低い（１００）基板においてパンチスルーによる耐圧劣化が問題となるのでその対策を行ったものである。
【００３４】
図２２において、ベース（Ｐ+ ベース領域８）の電極１３をＰ+ 過剰キャリア除去用拡散領域９に向かってＮ- 層１６の上部まで延設している。
飽和領域では、Ｐ+ 過剰キャリア除去用拡散領域９とＮ- 層１６との間においてＰ+ 過剰キャリア除去用拡散領域９側に空乏層が延びる。このため、Ｐ+ ベース領域８とＰ+ 過剰キャリア除去用拡散領域９の間の耐圧が低くなろうとするが、ベースの電極１３をＰ+ 過剰キャリア除去用拡散領域９に向かってＮ- シリコン基板１の上部まで延設しているので、Ｎ- 層１６に正電位が印加されることにより、空乏層の延びが抑制される。このため、高耐圧が維持できる。
（第４実施例）
次に、第４実施例について第１実施例との相違点を中心に説明する。
【００３５】
図２３に示すように、Ｎ+ コネクタ領域１１に隣接してＰ+ 過剰キャリア除去用拡散領域９が配置され、Ｎ+ コネクタ領域１１とＰ+ 過剰キャリア除去用拡散領域９とはアルミ電極により同電位になるよう接続されている。
【００３６】
この構造により、ＮＰＮトランジスタが飽和領域で動作中にはＰ+ 過剰キャリア除去用拡散領域９とＰ+ ベース領域８の間で形成されるＰＮＰトランジスタが動作し、Ｐ+ ベース領域８及びＮ+ コレクタ領域１１中のホールを引き出すように働く。このため、ＮＰＮトランジスタが飽和領域で動作（オン）している状態からオフに至るスイッチング速度は向上する。又、活性領域でＮＰＮトランジスタが動作している状態ではＰＮＰトランジスタは動作せずトランジスタ特性に影響を与えない。
【００３７】
さらに、この構造では、図３０に示す絶縁分離型素子に比べ、Ｐ+ 過剰キャリア除去用拡散領域９を配置することにより、トランジスタの拡大は５〜１０μｍ程度大きくなるにすぎない。
（第５実施例）
次に、第５実施例について第２実施例との相違点を中心に説明する。
【００３８】
図２５に示した第２実施例では、Ｐ+ ベース領域８とＰ+ 過剰キャリア除去用拡散領域９との間の耐圧を確保するためにフィールド酸化膜７上にポリシリコン電極１２を配置していた。これに対し、本実施例では、図２４に示すように、Ｎ+ コレクタ領域１１に隣接してＰ+ 過剰キャリア除去用拡散領域９を形成している。このようにすると、Ｐ+ 過剰キャリア除去用拡散領域９とＰ+ ベース領域８との間にコレクタ領域のＮ+ 領域が存在することになり自動的にチャネルカットすることができトランジスタサイズを小さくすることができる。
（第６実施例）
次に、第６実施例について第２実施例との相違点を中心に説明する。
【００３９】
本実施例では、図２６に示すように、ＮＰＮトランジスタを有するトレンチ島以外にも例えば該ＮＰＮトランジスタを囲むように島を作り、その表面にＮ+ 領域１４を形成している。そして、このＮ+ 領域１４をハイレベル電位とし、ポリシリコン電極１２とＮ+ 領域１４を電気的に接続する。このようにすることにより、ポリシリコン電極１２をハイレベル電位にするための特別な配線が必要なくなりチップサイズを小さくすることができる。
【００４０】
【発明の効果】
以上詳述したようにこの発明によれば、高耐圧バイパーラトランジスタを小型化しつつトランジスタのスイッチング速度を劣化させなくできる優れた効果を発揮する。
【図面の簡単な説明】
【図１】第１実施例の半導体装置の断面図である。
【図２】半導体装置の製造工程を示す断面図である。
【図３】半導体装置の製造工程を示す断面図である。
【図４】半導体装置の製造工程を示す断面図である。
【図５】比較のためのＰＮ接合分離による半導体装置の平面図である。
【図６】本実施例の半導体装置の平面図である。
【図７】スイッチング速度測定用の回路図である。
【図８】スイッチング速度測定用の信号波形図である。
【図９】スイッチング速度の測定結果を示す測定図である。
【図１０】スイッチング速度の測定結果を示す測定図である。
【図１１】スイッチング速度の測定結果を示す測定図である。
【図１２】スイッチング速度の測定結果を示す測定図である。
【図１３】スイッチング速度の測定結果を示す測定図である。
【図１４】スイッチング速度の測定結果を示す測定図である。
【図１５】第２実施例の半導体装置の断面図である。
【図１６】半導体装置の平面図である。
【図１７】応用例の半導体装置の平面図である。
【図１８】応用例の半導体装置の平面図である。
【図１９】応用例の半導体装置の平面図である。
【図２０】応用例の半導体装置の平面図である。
【図２１】応用例の半導体装置の平面図である。
【図２２】第３実施例の半導体装置の断面図である。
【図２３】第４実施例の半導体装置の断面図である。
【図２４】第５実施例の半導体装置の平面図である。
【図２５】比較のための半導体装置の平面図である。
【図２６】第６実施例の半導体装置の断面図である。
【図２７】従来の半導体装置の断面図である。
【図２８】従来の半導体装置の平面図である。
【図２９】分離部との距離と耐圧との関係を示す特性図である。
【図３０】従来の半導体装置の断面図である。
【図３１】従来の半導体装置の平面図である。
【符号の説明】
２ Ｎ+ 層（第１導電型の高濃度シリコン層）
３ Ｐ- シリコン基板
４ シリコン酸化膜（絶縁膜）
５ シリコン酸化膜（絶縁層）
７ 酸化膜（絶縁膜）
８ Ｐ+ ベース領域（第２導電型のベース領域）
９ Ｐ+ 過剰キャリア除去用拡散領域（第２導電型の過剰キャリア除去用拡散領域）
１０ Ｎ+ エミッタ領域（第１導電型のエミッタ領域）
１１ Ｎ+ コレクタ領域（第１導電型のコレクタ領域）
１２ ポリシリコン電極（空乏層抑制用電極）
１５ 島
１６ Ｎ- 層（第１導電型の低濃度シリコン層）
【産業上の利用分野】
この発明は、バイポーラトランジスタを集積した半導体装置に関するものである。
【０００２】
【従来の技術】
従来、バイポーラトランジスタを集積化したバイポーラＩＣにおいて、図２７に示すようにＰＮ接合によりバイポーラトランジスタ（ＮＰＮトランジスタ）を絶縁分離することが一般的に行われている。ところが、耐圧の低下を防止するために、バイポーラトランジスタの素子寸法が大きい欠点があった。つまり、図２８の平面図に示すように、素子寸法を小さくするためには、分離部との距離Ｗを小さくする必要があるが、図２９に示すように、分離部との距離Ｗが小さくなると耐圧が低下してしまう欠点があった。
【０００３】
そこで、図３０に示すように、絶縁膜３１上にシリコン基板３２を配置して同シリコン基板３２を島状に形成するとともに島の周囲に絶縁膜３３を形成し、この島内にバイポーラトランジスタ（ＮＰＮトランジスタ）を形成することが行われている。このようにすることにより、図３１の平面図に示すように、耐圧を保ちつつ素子寸法を小さくすることができる。
【０００４】
【発明が解決しようとする課題】
ところが、図３０のようにバイポーラトランジスタを絶縁分離すると、同トランジスタのスイッチング時間の低下を招いてしまっていた。
【０００５】
そこで、この発明の目的は、高耐圧バイポーラトランジスタを小型化しつつトランジスタのスイッチング速度を劣化させない半導体装置を提供するにある。
【０００６】
【課題を解決するための手段】
この発明は、シリコン基板と、前記シリコン基板上に絶縁膜を介して配置され、第１導電型の高濃度シリコン層の上に第１導電型の低濃度シリコン層が形成された島と、前記島の外周部に形成された絶縁層と、前記島の第１導電型の低濃度シリコン層に形成された第２導電型のベース領域と、前記ベース領域に形成された第１導電型のエミッタ領域と、前記島の第１導電型の低濃度シリコン層に形成された第１導電型のコレクタ領域と、前記島の第１導電型の低濃度シリコン層に形成され、前記ベース領域をエミッタとして動作することにより前記ベース領域の過剰キャリアを再結合によって除去する寄生トランジスタを前記島に複合的に形成するように、前記寄生トランジスタのコレクタとして一定電位が印加された第２導電型で高濃度の過剰キャリア除去用拡散領域とを備えたバイポーラトランジスタを集積した半導体装置をその要旨とする。
【０００７】
又、前記ベース領域と過剰キャリア除去用拡散領域との間における前記島の第１導電型の低濃度シリコン層の表面に絶縁膜を介して空乏層抑制用電極を配置し、空乏層抑制用電極に第１導電型の低濃度シリコン層より大きな電位を印加してもよい。
【０００８】
又、前記ベース領域に対しコレクタ領域を挟んで過剰キャリア除去用拡散領域を配置してもよい。
【０００９】
【作用】
バイポーラトランジスタがオンからオフになるとき、過剰キャリア除去用拡散領域から過剰キャリアが除去され、スイッチング速度は速くなる。
【００１０】
【実施例】
（第１実施例）
以下、この発明を具体化した一実施例を図面に従って説明する。
【００１１】
図１は本実施例の半導体装置の断面図である。又、図２〜図４にはその製造工程を示す。
製造工程を説明すると、図２に示すように、鏡面研磨されたＮ- シリコン基板１を用意し、その表面に気相拡散法を用いてアンチモンを３μｍ拡散してＮ+ 層２を形成する。又、別にＰ- シリコン基板３の片方の主面に鏡面研磨を施した後、熱酸化を行い厚さ１μｍのシリコン酸化膜４を形成する。そして、この両基板１，３を清浄雰囲気中で貼り合わせ、約１１００℃に加熱して接合させる。
【００１２】
さらに、研磨により、Ｎ- シリコン基板１の側を研磨して、シリコン酸化膜４より約１７μｍの厚さにする。この時点でシリコン酸化膜４の上に約３μｍのＮ+ 層２があり、その上に１４μｍのＮ- 層１６が形成され、いわゆるＳＯＩ基板が形成される。
【００１３】
次に、図３に示すように、シリコン基板３上にシリコン酸化膜４を介してトレンチによる島１５を形成する。つまり、シリコン基板１の主面にフィールド酸化膜７、シリコン窒化物及びマスクとしてのシリコン酸化膜を順に形成する。そして、該フィールド酸化膜７の薄肉範囲において、該フィールド酸化膜７、該シリコン窒化物及び該シリコン酸化膜を選択エッチングして開口を形成した後、該開口から上記シリコン基板１をエッチングして分離溝（トレンチ）を形成する。そして、分離溝の内壁面に絶縁被膜（シリコン酸化膜５）を形成した後、上記分離溝内に多結晶シリコン６を充填する。さらに、多結晶シリコン６の充填時に上記窒化膜上に堆積された多結晶シリコン６をエッチングバックする。続いて、マスクとしてのシリコン酸化膜をエッチング除去し、最後に、シリコン窒化膜をエッチング除去した後、分離溝内の多結晶シリコン６の上部に酸化膜を形成することにより、分離溝及び絶縁被膜（シリコン酸化膜５）でシリコン基板１を電気的に完全に分離する。
【００１４】
ここで、島１５の外周部にはシリコン酸化膜５が形成されていることとなる。
次に、図４に示すように、島１５内に各拡散領域を形成する。つまり、従来よく利用されるホトリソグラフ工程、イオン注入工程、拡散工程によりＰ+ ベース領域８及びＰ+ 過剰キャリア除去用拡散領域９を形成するとともに、Ｎ+ エミッタ領域１０及びＮ+ コレクタ領域１１を形成する。
【００１５】
最後に、酸化膜７にコンタクト孔を形成して電極配線を形成して図１のバイポーラ集積回路が製造される。
ここで、シリコン基板３の上にシリコン酸化膜４（埋込み絶縁膜）が形成されており、基板表面からトレンチ状態にシリコン酸化膜５が素子部を基板３から絶縁している。この例では、トレンチ部に形成される空洞部には保護のための多結晶シリコン６を充填している。
【００１６】
図中のＥ，Ｂ，Ｃは、ぞれぞれエミッタ，ベース，コレクタの略記号である。最表面部はアルミ等の金属電極が配置され、電極は基板表面の保護絶縁層である酸化膜７の電極形成部に設けられたコンタクト孔の上に形成されている。
【００１７】
又、Ｐ+ 過剰キャリア除去用拡散領域９はアースされている。
尚、この構成によるＮＰＮ接合型トランジスタでは、シリコン基板３から完全に分離されるので、シリコン基板３はＰ型Ｎ型どのタイプの基板でもよい。
【００１８】
次に、上記のように構成されたバイパーラ集積回路の作用を説明する。
従来のＰＮ接合による絶縁分離を行う場合（図２７）に比べ、分離部までの距離Ｗ（図２８参照）をとる必要がない。
【００１９】
従来のＰＮ接合による絶縁分離を行うトランジスタの大きさは図５であり、同一縮尺の図６に示されるように本実施例の構成は機能を損なうことなく素子を十分小さくでき、集積化に役立てることができる。尚、本実施例では従来（図２７）のほぼ１／２．６１にすることができた。
【００２０】
トランジスタのスイッチング時間は、図７のような回路で測定でき、トランジスタのスイッチング時間は、図８のｔｄ１で評価できる。図２７に示すような従来方法のＰＮ接合分離ＮＰＮトランジスタのオフ→オンのスイッチング時間の測定結果を図９に示す。又、図３０に示す絶縁分離ＮＰＮトランジスタのオフ→オンのスイッチング時間の測定結果を図１０に示す。さらに、図１に示す本実施例の絶縁分離ＮＰＮトランジスタのオフ→オンのスイッチング時間の測定結果を図１１に示す。
【００２１】
オフ→オンの時間は、３つの構造のトランジスタとも差はなくｔｄ１＝２．５ｎｓｅｃである。この時間は２つある。１つは、エミッタ・ベース接合容量を充電するに要する時間である。又、他の１つは、順方向動作状態のエミッタ・ベース接合を介してベース領域にキャリアが注入されベース領域にエミッタからコレクタへのキャリアの移動が生じるが、この効果がコレクタ電流に表れるまでのキャリア走行時間に伴う時間遅れである。
【００２２】
これらは、主としてエミッタ，ベースの三次元的形状に依存するため図９，１０，１１のように３つの構造でｔｄ１に差が無いと考えられる。
一方、図２７に示すような従来方法のＰＮ接合分離ＮＰＮトランジスタのオン→オフのスイッチング時間の測定結果を図１２に示す。又、図３０に示す絶縁分離ＮＰＮトランジスタのオン→オフのスイッチング時間の測定結果を図１３に示す。さらに、図１に示す本実施例の絶縁分離ＮＰＮトランジスタのオン→オフのステッチング時間の測定結果を図１４を示す。
【００２３】
オン→オフのときにおける図３０に示す絶縁分離ＮＰＮトランジスタにおいては、エミッタ・ベース接合容量の電荷はベース電極を通して放電され逆方向動作状態になる。ベース領域，コレクタ領域の注入キャリアは、再結合によって消滅すると同時にエミッタ・ベース接合の逆方向電流として掃き出され、これがコレクタに流れる電流を減少させながら遮断領域に復帰する。これが、絶縁分離のときの過程である。
【００２４】
このときのｔｄ１＝１１００ｎｓｅｃである。
これに対し、図２７に示すＰＮ接合分離トランジスタでは、アイソレーション部のＰ型領域をコレクタとする寄生ＰＮＰトランジスタが動作している。ＮＰＮのオンの時にはＮＰＮトランジスタのＰ型ベースを寄生トランジスタのエミッタとして動作しており、ＮＰＮトランジスタのベース領域のエレクトロンと再結合するためのホールは常に供給されている。このため、速やかに再結合によって過剰エレクトロンを取り除くことができ、ｔｄ１＝８０ｎｓｅｃと速くできる。
【００２５】
これと同様のことが、図１に示す本実施例にも言える。つまり、Ｐ+ 過剰キャリア除去用拡散領域９をコレクタとする寄生ＰＮＰトランジスタが動作している。ＮＰＮトランジスタのオンの時にはＮＰＮトランジスタのＰ型ベースを寄生トランジスタのエミッタとして動作しており、ＮＰＮトランジスタのベース領域のエレクトロンと再結合するためのホールは常に供給されている。このため、速やかに再結合によって過剰エレクトロンを取り除くことができ、ｔｄ１＝９０ｎｓｅｃと速くできる。
【００２６】
即ち、絶縁分離トランジスタでも本実施例のように、寄生ＰＮＰトランジスタを絶縁分離した島内に複合的に形成することによりｔｄ１＝９０ｎｓｅｃとスイッチング速度を速くできる。
【００２７】
尚、図１に示す本実施例の素子は図３０の素子に比べ１０〜１５μｍぐらい大きくなった。
このように本実施例では、Ｐ- シリコン基板３と、Ｐ- シリコン基板３上にシリコン酸化膜４（絶縁膜）を介して配置され、Ｎ+ 層２（第１導電型の高濃度シリコン層）の上にＮ- 層１６（第１導電型の低濃度シリコン層）が形成された島１５と、島１５の外周部に形成されたシリコン酸化膜５（絶縁層）と、島１５のＮ- 層１６に形成されたＰ+ ベース領域８（第２導電型のベース領域）と、島１５のＮ- 層１６に形成されたＮ+ エミッタ領域１０（第１導電型のエミッタ領域）と、島のＮ- 層１６に形成されたＮ+ コレクタ領域１１（第１導電型のコレクタ領域）と、島１５のＮ- 層１６に形成され、一定電位が印加されたＰ+ 過剰キャリア除去用拡散領域９（第２導電型の過剰キャリア除去用拡散領域）とを備えた。よって、バイパーラトランジスタがオンからオフになるとき、Ｐ+ 過剰キャリア除去用拡散領域９から過剰キャリアが除去され、スイッチング速度は速くなる。その結果、高耐圧バイパーラトランジスタを小型化しつつトランジスタのスイッチング速度を劣化させないこととなる。
【００２８】
尚、この実施例の応用例としては、例えば、ＢｉＣＭＯＳに用いたり、Ｉ2 Ｌを含んだバイポーラＩＣに用いたり、ＰＮＰトランジスタに寄生ＰＮＰトランジスタを複合してスイッチング速度の低下を防いでもよい。
（第２実施例）
次に、第２実施例について第１実施例との相違点を中心に説明する。
【００２９】
本実施例の半導体装置を図１５に示す。本実施例では、表面電荷密度Ｑssの低い（１００）基板においてパンチスルーによる耐圧劣化が問題となるのでその対策を行ったものである。
【００３０】
図１５において、Ｎ- シリコン基板１として（１００）基板を用いた場合に、Ｐ+ ベース領域８とＰ+ 過剰キャリア除去用拡散領域９との間のＮ- 層１６の上部のフィールド酸化膜７の上にポリシリコン電極１２（空乏層抑制用電極）を配置している。又、このポリシリコン電極１２に対しＮ- 層１６以上の電位を印加している。
【００３１】
よって、飽和領域においてはＮ- 層１６とＰ+ 過剰キャリア除去用拡散領域９との間によりＮ- 層１６側に空乏層が延びる。このため、Ｎ- 層１６とＰ+ 過剰キャリア除去用拡散領域９との間の耐圧が低くなろうとするが、ポリシリコン電極１２により空乏層の延びが抑制される。このため、高耐圧が維持できる。
【００３２】
尚、ポリシリコン電極１２の電位は、ベースとショートしたりトランジスタ配線以外の高電位の配線から電位を与えてもよい。
又、他の例の平面図を図１７〜２１に示す。つまり、図１６に示す上記本実施例ではポリシリコン電極１２に単独に電位を加えているが、図１７に示すように、ポリシリコン電極１２をアルミ配線材を用いてベースと接続してもよい。又、図１８に示すように、ポリシリコン電極１２をベースまで延設してもよい。さらに、図１９に示すように、ポリシリコン電極１２をアルミ配線材を用いてコレクタと接続してもよい。又、図２０に示すように、ポリシリコン電極１２をコレクタまで延設してもよい。さらに、図２１に示すように、ポリシリコン電極１２に対しベース端子を接近位置に配置し、ポリシリコン電極１２とベース端子とをアルミ配線材を用いて接続してもよい。
（第３実施例）
次に、第３実施例について第１実施例との相違点を中心に説明する。
【００３３】
本実施例の半導体装置を図２２に示す。本実施例では、表面電荷密度Ｑssの低い（１００）基板においてパンチスルーによる耐圧劣化が問題となるのでその対策を行ったものである。
【００３４】
図２２において、ベース（Ｐ+ ベース領域８）の電極１３をＰ+ 過剰キャリア除去用拡散領域９に向かってＮ- 層１６の上部まで延設している。
飽和領域では、Ｐ+ 過剰キャリア除去用拡散領域９とＮ- 層１６との間においてＰ+ 過剰キャリア除去用拡散領域９側に空乏層が延びる。このため、Ｐ+ ベース領域８とＰ+ 過剰キャリア除去用拡散領域９の間の耐圧が低くなろうとするが、ベースの電極１３をＰ+ 過剰キャリア除去用拡散領域９に向かってＮ- シリコン基板１の上部まで延設しているので、Ｎ- 層１６に正電位が印加されることにより、空乏層の延びが抑制される。このため、高耐圧が維持できる。
（第４実施例）
次に、第４実施例について第１実施例との相違点を中心に説明する。
【００３５】
図２３に示すように、Ｎ+ コネクタ領域１１に隣接してＰ+ 過剰キャリア除去用拡散領域９が配置され、Ｎ+ コネクタ領域１１とＰ+ 過剰キャリア除去用拡散領域９とはアルミ電極により同電位になるよう接続されている。
【００３６】
この構造により、ＮＰＮトランジスタが飽和領域で動作中にはＰ+ 過剰キャリア除去用拡散領域９とＰ+ ベース領域８の間で形成されるＰＮＰトランジスタが動作し、Ｐ+ ベース領域８及びＮ+ コレクタ領域１１中のホールを引き出すように働く。このため、ＮＰＮトランジスタが飽和領域で動作（オン）している状態からオフに至るスイッチング速度は向上する。又、活性領域でＮＰＮトランジスタが動作している状態ではＰＮＰトランジスタは動作せずトランジスタ特性に影響を与えない。
【００３７】
さらに、この構造では、図３０に示す絶縁分離型素子に比べ、Ｐ+ 過剰キャリア除去用拡散領域９を配置することにより、トランジスタの拡大は５〜１０μｍ程度大きくなるにすぎない。
（第５実施例）
次に、第５実施例について第２実施例との相違点を中心に説明する。
【００３８】
図２５に示した第２実施例では、Ｐ+ ベース領域８とＰ+ 過剰キャリア除去用拡散領域９との間の耐圧を確保するためにフィールド酸化膜７上にポリシリコン電極１２を配置していた。これに対し、本実施例では、図２４に示すように、Ｎ+ コレクタ領域１１に隣接してＰ+ 過剰キャリア除去用拡散領域９を形成している。このようにすると、Ｐ+ 過剰キャリア除去用拡散領域９とＰ+ ベース領域８との間にコレクタ領域のＮ+ 領域が存在することになり自動的にチャネルカットすることができトランジスタサイズを小さくすることができる。
（第６実施例）
次に、第６実施例について第２実施例との相違点を中心に説明する。
【００３９】
本実施例では、図２６に示すように、ＮＰＮトランジスタを有するトレンチ島以外にも例えば該ＮＰＮトランジスタを囲むように島を作り、その表面にＮ+ 領域１４を形成している。そして、このＮ+ 領域１４をハイレベル電位とし、ポリシリコン電極１２とＮ+ 領域１４を電気的に接続する。このようにすることにより、ポリシリコン電極１２をハイレベル電位にするための特別な配線が必要なくなりチップサイズを小さくすることができる。
【００４０】
【発明の効果】
以上詳述したようにこの発明によれば、高耐圧バイパーラトランジスタを小型化しつつトランジスタのスイッチング速度を劣化させなくできる優れた効果を発揮する。
【図面の簡単な説明】
【図１】第１実施例の半導体装置の断面図である。
【図２】半導体装置の製造工程を示す断面図である。
【図３】半導体装置の製造工程を示す断面図である。
【図４】半導体装置の製造工程を示す断面図である。
【図５】比較のためのＰＮ接合分離による半導体装置の平面図である。
【図６】本実施例の半導体装置の平面図である。
【図７】スイッチング速度測定用の回路図である。
【図８】スイッチング速度測定用の信号波形図である。
【図９】スイッチング速度の測定結果を示す測定図である。
【図１０】スイッチング速度の測定結果を示す測定図である。
【図１１】スイッチング速度の測定結果を示す測定図である。
【図１２】スイッチング速度の測定結果を示す測定図である。
【図１３】スイッチング速度の測定結果を示す測定図である。
【図１４】スイッチング速度の測定結果を示す測定図である。
【図１５】第２実施例の半導体装置の断面図である。
【図１６】半導体装置の平面図である。
【図１７】応用例の半導体装置の平面図である。
【図１８】応用例の半導体装置の平面図である。
【図１９】応用例の半導体装置の平面図である。
【図２０】応用例の半導体装置の平面図である。
【図２１】応用例の半導体装置の平面図である。
【図２２】第３実施例の半導体装置の断面図である。
【図２３】第４実施例の半導体装置の断面図である。
【図２４】第５実施例の半導体装置の平面図である。
【図２５】比較のための半導体装置の平面図である。
【図２６】第６実施例の半導体装置の断面図である。
【図２７】従来の半導体装置の断面図である。
【図２８】従来の半導体装置の平面図である。
【図２９】分離部との距離と耐圧との関係を示す特性図である。
【図３０】従来の半導体装置の断面図である。
【図３１】従来の半導体装置の平面図である。
【符号の説明】
２ Ｎ+ 層（第１導電型の高濃度シリコン層）
３ Ｐ- シリコン基板
４ シリコン酸化膜（絶縁膜）
５ シリコン酸化膜（絶縁層）
７ 酸化膜（絶縁膜）
８ Ｐ+ ベース領域（第２導電型のベース領域）
９ Ｐ+ 過剰キャリア除去用拡散領域（第２導電型の過剰キャリア除去用拡散領域）
１０ Ｎ+ エミッタ領域（第１導電型のエミッタ領域）
１１ Ｎ+ コレクタ領域（第１導電型のコレクタ領域）
１２ ポリシリコン電極（空乏層抑制用電極）
１５ 島
１６ Ｎ- 層（第１導電型の低濃度シリコン層）
Claims (3)
- シリコン基板と、
前記シリコン基板上に絶縁膜を介して配置され、第１導電型の高濃度シリコン層の上に第１導電型の低濃度シリコン層が形成された島と、
前記島の外周部に形成された絶縁層と、
前記島の第１導電型の低濃度シリコン層に形成された第２導電型のベース領域と、
前記ベース領域に形成された第１導電型のエミッタ領域と、
前記島の第１導電型の低濃度シリコン層に形成された第１導電型のコレクタ領域と、
前記島の第１導電型の低濃度シリコン層に形成され、前記ベース領域をエミッタとして動作することにより前記ベース領域の過剰キャリアを再結合によって除去する寄生トランジスタを前記島に複合的に形成するように、前記寄生トランジスタのコレクタとして一定電位が印加された第２導電型で高濃度の過剰キャリア除去用拡散領域とを備えたことを特徴とするバイポーラトランジスタを集積した半導体装置。 - 前記ベース領域と過剰キャリア除去用拡散領域との間における前記島の第１導電型の低濃度シリコン層の表面に絶縁膜を介して空乏層抑制用電極を配置し、空乏層抑制用電極に第１導電型の低濃度シリコン層より大きな電位を印加してなる請求項１に記載の半導体装置。
- 前記ベース領域に対しコレクタ領域を挟んで過剰キャリア除去用拡散領域を配置してなる請求項１に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04965793A JP3818673B2 (ja) | 1993-03-10 | 1993-03-10 | 半導体装置 |
| EP94103618A EP0615287B1 (en) | 1993-03-10 | 1994-03-09 | Dielectric isolated bipolar transistor |
| DE69419331T DE69419331T2 (de) | 1993-03-10 | 1994-03-09 | Dielektrisch isolierter bipolarer Transistor |
| US08/547,740 US5592015A (en) | 1993-03-10 | 1995-10-26 | Dielectric isolated type semiconductor device provided with bipolar element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04965793A JP3818673B2 (ja) | 1993-03-10 | 1993-03-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06267966A JPH06267966A (ja) | 1994-09-22 |
| JP3818673B2 true JP3818673B2 (ja) | 2006-09-06 |
Family
ID=12837261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04965793A Expired - Lifetime JP3818673B2 (ja) | 1993-03-10 | 1993-03-10 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5592015A (ja) |
| EP (1) | EP0615287B1 (ja) |
| JP (1) | JP3818673B2 (ja) |
| DE (1) | DE69419331T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104078A (en) * | 1994-03-09 | 2000-08-15 | Denso Corporation | Design for a semiconductor device having elements isolated by insulating regions |
| US6121552A (en) * | 1997-06-13 | 2000-09-19 | The Regents Of The University Of Caliofornia | Microfabricated high aspect ratio device with an electrical isolation trench |
| US6362064B2 (en) | 1998-04-21 | 2002-03-26 | National Semiconductor Corporation | Elimination of walkout in high voltage trench isolated devices |
| US6291875B1 (en) | 1998-06-24 | 2001-09-18 | Analog Devices Imi, Inc. | Microfabricated structures with electrical isolation and interconnections |
| GB2344689A (en) * | 1998-12-07 | 2000-06-14 | Ericsson Telefon Ab L M | Analogue switch |
| US6433401B1 (en) | 1999-04-06 | 2002-08-13 | Analog Devices Imi, Inc. | Microfabricated structures with trench-isolation using bonded-substrates and cavities |
| JP4617527B2 (ja) | 1999-04-08 | 2011-01-26 | 株式会社デンソー | 回路装置 |
| US6703679B1 (en) | 1999-08-31 | 2004-03-09 | Analog Devices, Imi, Inc. | Low-resistivity microelectromechanical structures with co-fabricated integrated circuit |
| US6563193B1 (en) * | 1999-09-28 | 2003-05-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2002043319A (ja) * | 2000-07-19 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置 |
| US6486043B1 (en) | 2000-08-31 | 2002-11-26 | International Business Machines Corporation | Method of forming dislocation filter in merged SOI and non-SOI chips |
| US6768183B2 (en) * | 2001-04-20 | 2004-07-27 | Denso Corporation | Semiconductor device having bipolar transistors |
| KR100854077B1 (ko) * | 2002-05-28 | 2008-08-25 | 페어차일드코리아반도체 주식회사 | 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법 |
| JP4023276B2 (ja) | 2002-09-30 | 2007-12-19 | 株式会社デンソー | 駆動回路 |
| DE102004022781A1 (de) * | 2004-05-08 | 2005-12-01 | X-Fab Semiconductor Foundries Ag | SOI-Scheiben mit MEMS-Strukturen und verfüllten Isolationsgräben definierten Querschnitts |
| JP2008182109A (ja) * | 2007-01-25 | 2008-08-07 | Denso Corp | 点火コイル |
| US7816759B2 (en) * | 2008-01-09 | 2010-10-19 | Infineon Technologies Ag | Integrated circuit including isolation regions substantially through substrate |
| US8084811B2 (en) * | 2009-10-08 | 2011-12-27 | Monolithic Power Systems, Inc. | Power devices with super junctions and associated methods manufacturing |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3972061A (en) * | 1974-10-02 | 1976-07-27 | National Semiconductor Corporation | Monolithic lateral S.C.R. having reduced "on" resistance |
| JPS5753944A (en) * | 1980-09-17 | 1982-03-31 | Hitachi Ltd | Semiconductor integrated circuit |
| US4819052A (en) * | 1986-12-22 | 1989-04-04 | Texas Instruments Incorporated | Merged bipolar/CMOS technology using electrically active trench |
| JP2979554B2 (ja) * | 1989-09-26 | 1999-11-15 | 株式会社デンソー | 半導体装置の製造方法 |
| US5241211A (en) * | 1989-12-20 | 1993-08-31 | Nec Corporation | Semiconductor device |
| DE69111929T2 (de) * | 1990-07-09 | 1996-03-28 | Sony Corp | Halbleiteranordnung auf einem dielektrischen isolierten Substrat. |
| JP2748988B2 (ja) * | 1991-03-13 | 1998-05-13 | 三菱電機株式会社 | 半導体装置とその製造方法 |
| JPH04317336A (ja) * | 1991-04-16 | 1992-11-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH06268054A (ja) * | 1993-03-10 | 1994-09-22 | Nippondenso Co Ltd | 半導体装置 |
-
1993
- 1993-03-10 JP JP04965793A patent/JP3818673B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-09 DE DE69419331T patent/DE69419331T2/de not_active Expired - Lifetime
- 1994-03-09 EP EP94103618A patent/EP0615287B1/en not_active Expired - Lifetime
-
1995
- 1995-10-26 US US08/547,740 patent/US5592015A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69419331D1 (de) | 1999-08-12 |
| DE69419331T2 (de) | 2000-04-13 |
| JPH06267966A (ja) | 1994-09-22 |
| US5592015A (en) | 1997-01-07 |
| EP0615287B1 (en) | 1999-07-07 |
| EP0615287A2 (en) | 1994-09-14 |
| EP0615287A3 (en) | 1995-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3818673B2 (ja) | 半導体装置 | |
| US5449946A (en) | Semiconductor device provided with isolation region | |
| US5986326A (en) | Semiconductor device with microwave bipolar transistor | |
| JPH1070245A (ja) | 基板から誘電的に絶縁されたデバイス及び接合絶縁されたデバイスを含む集積回路 | |
| JP4540895B2 (ja) | 半導体装置 | |
| JP2979554B2 (ja) | 半導体装置の製造方法 | |
| KR100366896B1 (ko) | 반도체 장치 | |
| JP2002203956A (ja) | 半導体装置 | |
| US7358545B2 (en) | Bipolar junction transistor | |
| JP4043246B2 (ja) | 光半導体集積回路装置 | |
| JP2840488B2 (ja) | 半導体集積回路とその製造方法 | |
| JP3237277B2 (ja) | 半導体装置 | |
| JPS6352465B2 (ja) | ||
| US20020105053A1 (en) | Integrated circuit with bipolar transistors having different emitter base junction widths | |
| JPH07235602A (ja) | Ｉｉｌ回路を有する半導体装置およびその製造方法 | |
| KR20010050164A (ko) | 동작이 안정화된 반도체 장치의 보호회로 | |
| JP3474595B2 (ja) | 半導体装置 | |
| EP1061572A1 (en) | Intergrated stucture for radio frequency applications | |
| JPS61127157A (ja) | 半導体装置 | |
| JPH05243502A (ja) | 集積回路 | |
| JP3163210B2 (ja) | 半導体装置 | |
| JPH0157506B2 (ja) | ||
| EP1024525A1 (en) | Integrated power structure for radio-frequency applications | |
| JPS6364058B2 (ja) | ||
| JPS6252466B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040217 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040430 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |