[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3899806B2 - Electro-optical device manufacturing method, electro-optical device, and electronic apparatus - Google Patents

Electro-optical device manufacturing method, electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP3899806B2
JP3899806B2 JP2000374301A JP2000374301A JP3899806B2 JP 3899806 B2 JP3899806 B2 JP 3899806B2 JP 2000374301 A JP2000374301 A JP 2000374301A JP 2000374301 A JP2000374301 A JP 2000374301A JP 3899806 B2 JP3899806 B2 JP 3899806B2
Authority
JP
Japan
Prior art keywords
pattern
substrate
cutting
original substrate
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000374301A
Other languages
Japanese (ja)
Other versions
JP2002174819A (en
Inventor
昌樹 小林
琢己 小寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000374301A priority Critical patent/JP3899806B2/en
Publication of JP2002174819A publication Critical patent/JP2002174819A/en
Application granted granted Critical
Publication of JP3899806B2 publication Critical patent/JP3899806B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、元基板から切り出した基板を用いた電気光学装置、およびこの電気光学装置を用いた電子機器に関するものである。さらに詳しくは、元基板に対する切断位置を指示するための技術に関するものである。
【0002】
【従来の技術】
近年、携帯電話機、携帯型コンピュータ、ビデオカメラ等といった電子機器の表示部として、液晶装置などといった電気光学装置が広く用いられている。液晶装置では、第1の基板と第2の基板をシール材によって貼り合わして、空セルと称せられる空のパネルを構成した後、シール材で区画された領域内に、電気光学物質としての液晶が封入されている。
【0003】
このような液晶装置に用いるパネルは、個々のパネルに対応した第1および第2の基板を一枚ずつ形成して貼り合わせる場合もあるが、小型の液晶装置を製造する場合には特に、複数のパネルを形成できる大きな元基板に対して複数の液晶装置分の配線パターンを形成するなど、製造工程の途中までは、大型の元基板のままで処理を行い、その後、元基板を個々の基板に分割することが多い。
【0004】
また、パネル1枚分の元基板を準備し、この元基板に対して、配線パターンなどの製造工程を行う場合においても、製造工程の後半において元基板の周縁部を除去した後、液晶の注入工程などを行うことがある。
【0005】
これらのいずれの場合でも、元基板に対する切断方法としては、カッター等を用いる方法、あるいは、元基板の表面に溝状の傷を形成し、その傷を形成した部分に応力を加えることによって基板を破断させる方法などが採用されている。
【0006】
【発明が解決しようとする課題】
液晶装置を構成する基板を元基板から切り出す工程では、元基板に対する切断位置がずれて基板の寸法や切断位置が所定の公差内に入っていないと、後の実装工程等において不良が発生する危険性があるため、切断した基板に対する検査が必要になる。
【0007】
しかしながら、元基板に対する切断が正確に行われたか否かを知るためには、元基板から切り出した基板の寸法を何箇所も計測する必要があるなど、検査作業に多大な手間がかかるという問題点がある。
【0008】
以上の問題点に鑑みて、本発明の課題は、元基板に対する切断位置を容易に検査でき、かつ、注入口から基板間に電気光学物質を注入した後、この注入口に対する封止材を適正な範囲に塗布することのできる電気光学装置の製造方法、電気光学装置、およびこの電気光学装置を用いた電子機器を提供することにある。
【0009】
また、本発明の課題は、このような電気光学装置の製造方法を、新たな工程を付加することなく実現可能な構成を提供することにある。
【0010】
【課題を解決するための手段】
上記課題を解決するため、本発明では、第1の基板を形成するための元基板を切断予定線に沿って切断する切断工程と、前記第1の基板に第2の基板を貼り合わせた空パネルにおいて前記元基板に対する切断箇所で開口する注入口を介して基板間に電気光学物質を注入する注入工程と、前記注入口に封止材を塗布して当該注入口を封止する封止工程とを有する電気光学装置の製造方法において、前記元基板のうち、前記切断予定線に重なり、かつ、前記封止材の塗布範囲を指示する位置に所定幅のマークを形成する工程を具備し、前記切断工程では、切断箇所の両側に前記マークの一部が各々残るように前記切断予定線に沿って前記元基板を切断し、前記封止工程では、前記マークを基準に前記封止材を所定の範囲に塗布することを特徴とする。
【0011】
本発明では、元基板を切断するときの公差に対応する幅のマークを元基板に形成しておくので、切断予定線に沿って、元基板を切断したとき、切断箇所の両側にマークの一部が各々残っているか否かを確認すれば、切断が精度よく行われていたか否かを容易に検査できる。すなわち、切断が精度よく行われていれば、切断箇所の両側にマークの一部が各々残るのに対して、切断時の精度が悪ければ、切断箇所の一方にのみマークが残り、他方にマークが残らないからである。また、第1の基板と第2の基板とを貼り合わせた空パネルにおいて、基板に対して電気光学物質を注入するための注入口は、元基板に対する切断箇所で開口しているので、切断工程の良否を検査するのに用いたマークを、元基板に対する切断箇所のうち、注入口に塗布する封止材の塗布範囲を示す位置に形成しておけば、マークを基準に封止材を塗布できる。それ故、封止材の塗布量の多寡に起因する不具合の発生を回避できる。
【0012】
本発明において、前記マークは、例えば、前記注入口を挟む両側2箇所に各々形成されている場合があり、この場合には、前記封止工程において、前記注入口の両側2箇所に形成された前記マークの前記注入口側の端部に重ならない範囲に前記封止材を塗布すればよい。このように構成すると、封止材の塗布しすぎを防止することができる。
【0013】
本発明において、前記マークを、前記元基板に形成される配線あるいは電気素子を構成する薄膜と同時形成することが好ましい。このように構成すると、元基板にマークを形成するといっても、新たな工程を追加する必要がない。
【0014】
ここで、元基板に形成される配線あるいは電気素子の構成は、電気光学装置のタイプによって様々であるが、画素スイッチングの能動素子としてTFD素子を用いた電気光学装置では、配線あるいは電気素子を構成する薄膜として、Ta(タンタル)膜やCr(クロム)膜が用いられるので、前記マークをTa膜またはCr膜から形成すればよい。
【0015】
本発明において、前記元基板に対して、前記切断予定線を挟んだ両側に所定の距離を隔てて対向する第1のパターンと第2のパターンとを形成するとともに、前記第1のパターンと前記第2のパターンとの間に、これらのパターンと形態の異なる境界パターンを形成する工程を具備し、前記切断工程では、切断箇所の両側に前記境界パターンの一部が残るように前記元基板を前記切断予定線に沿って切断することが好ましい。このように構成するにあたって、第1のパターンと第2のパターンとを元基板を切断するときの公差に対応する距離を隔てて形成し、この間に境界パターンを形成する。従って、切断予定線に沿って元基板を切断したとき、切断箇所の両側に境界パターンの一部が各々残っているか否かを確認すれば、元基板に対する切断が精度よく行われていたか否かを容易に検査できる。すなわち、切断が精度よく行われていれば、切断箇所の両側に境界パターンの一部が各々残るのに対して、切断時の精度が悪ければ、切断箇所の一方にのみ境界パターンが残り、他方に境界パターンが残らないからである。
【0016】
本発明において、前記第1のパターンを、前記第1の基板として切り出される基板形成領域に形成される複数の配線の端部として形成する一方、前記第2のパターンは、前記基板形成領域から切り離される周辺領域に給電パターンとして形成し、前記境界パターンは、前記第1のパターンの各々を前記第2のパターンに電気的に接続する中継パターンとして形成し、前記切断工程を行う前に、前記第2のパターンから前記境界パターンを経て前記第1のパターンに給電して、前記第1のパターンまたは該第1のパターンに電気的に接続する導電膜に対して陽極酸化処理を行うことが好ましい。ここで行う前記陽極酸化処理は、例えば、前記導電膜、および該導電膜の表面に形成された絶縁膜を用いて、ダイオード素子やキャパシタ素子などといった電気素子を形成する陽極酸化処理である。元基板に形成される配線あるいは電気素子の構成は、電気光学装置のタイプによって様々であるが、画素スイッチングの能動素子としてTFD素子を用いた電気光学装置では、配線あるいは電気素子を構成する導電膜としてTa膜を形成し、このTa膜に対して、基板として切り出される周辺領域に形成した給電パターン(第2のパターン)から、中継パターンおよび配線を介して給電して陽極酸化を行った後、中継パターンの部分で元基板を切断して給電パターンと配線とを切断する。従って、元基板に対する切断予定線を跨ぐ領域に中継パターンが形成されることになるので、この中継パターンを、切断工程の良否を検査するための境界パターンとして、第1のパターンや第2のパターンと容易に区別できる形態で形成すれば、このようなパターンが密に形成されている領域に対して、切断工程の良否を検査するためのマーク等を追加する必要がない。
【0017】
本発明においては、前記元基板に対して、前記切断予定線を挟んだ両側に所定の距離を隔てて対向する第1のパターンおよび第2のパターンを形成する工程を具備し、前記切断工程では、切断箇所の両側で前記第1のパターンおよび第2のパターンが欠けないように前記元基板を前記切断予定線に沿って切断してもよい。このように構成するにあたって、第1のパターンと第2のパターンとを元基板を切断するときの公差に対応する距離を隔てて形成する。従って、切断予定線に沿って元基板を切断したとき、切断箇所の両側で第1のパターンおよび第2のパターンが欠けることなく残っているか否かを確認すれば、元基板に対する切断が精度よく行われていたか否かを容易に検査できる。すなわち、切断が精度よく行われていれば、切断箇所の両側に第1のパターンおよび第2のパターンが欠けずに残るのに対して、切断時の精度が悪ければ、切断箇所の一方で第1のパターンあるいは第2のパターンが欠けてしまうからである。
【0018】
本発明において、前記元基板に対して、所定幅をもって前記切断予定線を跨ぐ境界パターンを形成する工程を具備し、前記切断工程では、切断箇所の両側に前記境界パターンの一部が残るように前記元基板を前記切断予定線に沿って切断してもよい。このように構成するにあたって、境界パターンの幅を元基板を切断するときの公差に対応する寸法とする。従って、切断予定線に沿って元基板を切断したとき、切断箇所の両側で境界パターンの一部が各々残っているか否かを確認すれば、元基板に対する切断が精度よく行われていたか否かを容易に検査できる。すなわち、切断が精度よく行われていれば、切断箇所の両側に境界パターンの一部が残るのに対して、切断時の精度が悪ければ、切断箇所の一方にのみ境界パターンが残り、他方に境界パターンが残らないからである。
【0019】
このようなパターンについても、前記マークと同様、前記元基板に形成された配線または電気素子を形成する薄膜、例えば、Ta膜またはCr膜と同時形成することが好ましい。
【0020】
このような製造方法を用いて製造した電気光学装置では、例えば、以下の構成を有することになる。すなわち、第1の基板と第2の基板とがシール材で貼り合わされているとともに、該シール材の途切れ部分からなる注入口が封止材で封止された電気光学装置において、前記第1の基板の縁部分には、前記封止材の塗布範囲を示すとともに、前記第1の基板を元基板から切り出したときの切断位置を検査するためのマークが付されている。
【0021】
また、本発明に係る電気光学装置では、第1の基板と第2の基板とがシール材で貼り合わされているとともに、該シール材の途切れ部分からなる注入口が封止材で封止され、前記注入口は、前記第1の基板の縁部分で開口しており、前記第1の基板の縁部分には、この縁部分に沿って前記注入口の両側にマークが設けられていることを特徴とする。
【0022】
本発明において、前記マークは、前記注入口を挟む両側2箇所に形成され、前記封止材は、前記注入口の両側2箇所に形成された前記マークの前記注入口側の端部に重ならない範囲に塗布されている。
【0023】
本発明において、前記マークは、前記第1の基板に形成された配線または電気素子を形成する薄膜と同一の組成、例えば、Ta膜またはCr膜から構成されている。
【0024】
このような電気光学装置は、例えば、携帯電話機、携帯型コンピュータ、ビデオカメラ等といった電子機器の表示部として用いられる。
【0025】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下に実施形態を説明するにあたっては、各種の電気光学装置のうち、能動素子としてTFD素子(Thin Film Diode)を用いたアクティブマトリクス方式の液晶装置を例に説明する。
【0026】
[液晶パネルの構成]
図1は、液晶装置の電気的構成を模式的に示すブロック図である。図2(a)、(b)はそれぞれ、液晶パネルにおいて液晶層を挟持する1対の基板のうち、素子基板における1画素分の平面図、および図2(a)のA−A線断面図である。
【0027】
図1に示すように、液晶装置に用いられる液晶パネル2では、複数の配線としての走査線51が行方向(X方向)に形成され、複数のデータ線52が列方向(Y方向)に形成されている。走査線51とデータ線52との各交差点に対応する位置には画素53が形成され、この画素53では、液晶層54と、画素スイッチング用のTFD素子56とが直列に接続されている。各走査線51は走査線駆動回路57によって駆動され、各データ線52はデータ線駆動回路58によって駆動される。本実施形態において、走査線駆動回路57およびデータ線駆動回路58は、図3を参照して後述する液晶駆動用IC8aおよび液晶駆動用IC8bにそれぞれ構成されている。
【0028】
図2(a)、(b)において、TFD素子56は、素子基板7aの表面に成膜された下地層61の上に形成された第1TFD素子56aおよび第2TFD素子56bからなる2つのTFD素子要素によって、いわゆるBack-to-Back構造として構成されている。このため、TFD素子56は、電流−電圧の非線形特性が正負双方向にわたって対称化されている。下地層61は、例えば、厚さが50〜200nm程度の酸化タンタル(Ta25)によって構成されている。第1TFD素子56aおよび第2TFD素子56bは、第1金属層62と、この第1金属層62の表面に形成された絶縁層63と、絶縁膜63の表面に互いに離間して形成された第2金属層64a、64bとによって構成されている。第1金属層62は、例えば、厚さが100〜500nm程度のTa単体膜、Ta合金膜等によって形成され、絶縁層63は、例えば、陽極酸化法によって第1金属層62の表面を酸化することによって形成された厚さが10〜35nmの酸化タンタル(Ta25)である。
【0029】
第2金属層64a、64bは、例えばクロム(Cr)等といった金属膜によって50〜300nm程度の厚さに形成されている。第2金属層64aは、そのまま走査線51となり、他方の第2金属層64bは、ITO(Indium Tin Oxide)等といった透明導電材からなる画素電極66に接続されている。なお、画素電極66はAl(アルミニウム)等といった光反射性材料によって形成されることもある。
【0030】
素子基板7aを構成する基板17aは、対向基板7aを構成する基板17b(図4参照)と同様、例えば、石英、ガラス、プラスチック等によって形成される。ここで、単純な反射型の場合には素子基板基板17aが透明であることは、必須要件ではないが、本実施形態のように透過型の場合には、素子基板基板17aは透明であることが必須の要件となる。
【0031】
[液晶装置の構成]
このようにして走査線51およびTFD素子56が形成された素子基板7aは、図3および図4を参照して説明するように、ITO等といった透明導電材からなるデータ線52がストライプ状に形成された対向基板7bと対向配置される。ここで、素子基板7aと対向基板7bは、一列分の画素電極66と1本のデータ線52とが互いに対向する位置関係となるように互いに貼り合わされる。
【0032】
図3および図4はぞれぞれ、液晶装置の分解斜視図およびその断面図である。
【0033】
図3および図4に示すように、液晶装置1は、例えば、液晶パネル2にFPC(Flexible Printed Circuit:可撓性プリント基板)3a、3bを接続し、さらに液晶パネル2の裏面側に導光体4を取り付け、さらに導光体4の裏面側に制御基板5を設けることによって形成される。
【0034】
液晶パネル2において、素子基板7aと対向基板7bとは、これらの基板のうちの一方に環状に塗布されたシール材6によって貼り合わされている。また、シール材6の途切れ部分によって液晶注入口6aが形成され、この液晶注入口6aは、封止材60によって塞がれている。
【0035】
素子基板7aのうち、対向基板7bから張り出す部分の表面には、ACF(Anisotropic Conductive Film:異方性導電膜)9によって液晶駆動用IC8aがCOG(Chip On Glass)実装されている。また、対向基板7bのうち、素子基板7aから張り出す部分には、ACF9によって液晶駆動用IC8bがCOG実装されている。
【0036】
図4に示すように、素子基板7aの内面には複数の画素電極66がマトリクス状に形成され、その外面には偏光板12aが貼着されている。また、対向基板7bの内面には複数のデータ線52がストライプ状に形成され、その外面には偏光板12bが貼着されている。そして、素子基板7aと対向基板7bとの基板間のうち、シール材6によって区画された間隙(セルギャップ)に、電気光学物質としての液晶Lが封入されている。
【0037】
なお、図4には示されていないが、素子基板7aおよび対向基板7bには必要に応じて上記以外の各種の光学要素が設けられる。例えば、液晶Lの配向を揃えるための配向膜が各基板の内面に設けられる。これらの配向膜は、例えば、ポリイミド溶液を塗布した後に焼成することによって形成される。このポリイミドのポリマー主鎖がラビング処理によって所定の方向へ延伸され、基板間に封入された液晶L内の液晶分子が配向膜の延伸方向に沿って方向配位する。また、カラー表示を行う場合には、対向基板7bに対して、画素電極66と対向する領域に、R(レッド)、G(グリーン)、B(ブルー)のカラーフィルタ(図示せず)が所定の配列で形成され、画素電極66に対向しない領域にはブラックマトリクス(図示せず)が形成される。さらに、カラーフィルタおよびブラックマトリクスを形成した表面には、その平坦化および保護のために平坦化層がコーティングされ、この平坦化層の表面にデータ線52が形成される。
【0038】
図3において、素子基板7aの張出し部分には複数の端子13aが形成され、これらの端子は、素子基板7aの表面に画素電極66を形成する際に同時に形成される。また、対向基板7bの張出し部分にも複数の端子13bが形成され、これらの端子は、対向基板7bの表面にデータ線52を形成する際に同時に形成される。FPC3bの端部には複数の端子22が設けられ、ACF等を用いてそれらの端子が対向基板7bの端子13bに導電接続されている。また、FPC3bの他の端部に形成された複数の端子23は、制御基板5の端子(図示せず)に接続されている。FPC3aでは、裏面側端部に複数のパネル側端子14が形成され、その反対側の端部においてその表面側には複数の制御基板側端子16が形成されている。ここで、FPC3aの表面には配線パターン18が適宜、形成され、この配線パターン18は、一方の端部で制御基板側端子16に直接に接続し、他方の端部がスルーホール19を介してパネル端子14に接続している。
【0039】
導光体4の液晶パネル2側の表面には、拡散板27が貼着等によって装着され、導光体4の液晶パネル2と反対側の表面には、反射板28が貼着等によって装着される。また、導光体4の1つの側面に設定された光取込み面4aに対向して発光手段としての複数のLED(Light Emitting Diode)21がLED基板38に支持されて配置されている。
【0040】
図4に示すように、導光体4は、ゴム、プラスチック等によって形成された緩衝材32を挟んで液晶パネル2の裏面側に取り付けられる。また、制御基板5は導光体4の反射板28が装着された面に対向して配設される。なお、制御基板5の端部には、外部回路との接続をとるための端子33が形成される。
【0041】
このように構成した液晶装置1において、LED21が発光すると、その光が導光体4へ導入され、その導入された光が反射板28で反射して液晶パネル2の方向へ進行し、拡散板27によって平面内で一様な強度となるように拡散された状態で液晶パネル2へ供給される。供給された光は導光体側の偏光板12aを通過した成分が液晶層へ供給され、さらに画素電極66とデータ線52との間に印加される電圧の変化に応じて画素毎に配向が制御された液晶によって画素毎に変調され、さらにその変調光を表示側の偏光板12bに通すことにより、外部に像を表示する。
【0042】
[液晶装置の製造方法]
図5は、本形態の液晶装置1の製造方法の一例を示す工程図である。図6は、液晶パネル2を構成する1対の基板を製造するのに用いた元基板を模式的に示す斜視図である。図7は、素子基板形成工程を示す工程断面図である。図8は、素子基板形成用の元基板に対するシール材印刷工程、および対向基板形成用の元基板に対するラビング工程までを終えた状態を模式的に示す斜視図である。図9は、素子基板形成用の元基板と、対向基板形成用の元基板とを貼り合わせて空のパネルを構成した状態を模式的に示す平面図である。図10(a)、(B)はそれぞれ、空のパネルを1次切断工程により短冊状に切断した状態を示す説明図、およびこの短冊状のパネルに液晶を注入した後、その注入口を封止材で封止した状態を示す説明図である。
【0043】
本形態において、液晶装置1および液晶パネル2を製造するにあたっては、図5に示す能動素子形成工程P1〜シール材印刷工程P5からなる素子基板形成工程と、カラーフィルタ形成工程P6〜ラビング処理工程P10からなる対向基板形成工程とは別々に行われる。
【0044】
まず、素子基板形成工程(能動素子形成工程P1〜シール材印刷工程P5)において、図6に示すような大面積の元基板24aを準備する。この元基板24aは、例えば、ガラス、プラスチック等といった透光性材料によって形成されている。ここで、元基板24aは、後々、一点鎖線で示す仮想の1次切断予定線L11、および二点鎖線で示す仮想の二次切断予定線L12に沿って切断されて素子基板7aが複数個取りされ、その周辺領域7cは、廃棄される。
【0045】
本形態では、この元基板24aに対して、まず、能動素子形成工程P1を行うことにより、液晶パネル複数枚分の配線51およびTFD素子56を形成する。図6では、便宜上、元基板24aの表面に液晶パネル6枚分のパターンが形成されている様子を示してあるが、実際の工程では、より多数の液晶パネル分のパターンが元基板24a上に形成される。
【0046】
能動素子形成工程P1は、例えば、図7に示すように行われる。すなわち、下地層形成工程(a)において、元基板24aの表面にTa酸化物、例えば、Ta25を一様な厚さに成膜して下地層61を形成する。
【0047】
次に、第1金属層形成工程(b)において、例えば、Taをスパッタリング等によって一様な厚さで成膜し、さらにフォトリソグラフィ技術を用いて走査線51の第1層、および第1金属層62などを同時に形成する。このとき、走査線51の第1層と第1金属層62とはブリッジ部(図示せず)で繋がっている。
【0048】
次に、絶縁層形成工程(c)において、走査線51の第1層を陽極端子として陽極酸化処理を行い、その走査線51および第1金属層52の表面に絶縁膜63として作用する陽極酸化膜を一様な厚さで形成する。これにより、走査線51の表面に絶縁層(第2層)が形成されるとともに、第1TFD素子56aおよび第2TFD素子56bの絶縁層63が形成される。なお、絶縁層形成工程(c)を行うにあたって、走査線51は、図8および図13(a)を参照して後述するように、周辺領域7cに形成された給電パターン59に対して、2次切断予定線L12に沿って形成された中継パターン55を介して接続されており、給電パターン59から各走査線51に対して電圧供給が行われる。
【0049】
次に、ブリッジ部除去工程(d)においては、例えば、ドライエッチングによりブリッジ部を元基板24aから除去する。これにより、第1TFD素子56aおよび第2TFD素子56bの第1金属層62および絶縁層63が走査線51から島状に分断される。
【0050】
次に、第2金属層形成工程(e)において、Crをスパッタリング等によって一様な厚さで成膜した後、フォトリソグラフィ技術を利用して、走査線51の第3層、第1TFD素子56aの第2金属層64a、および第2TFD素子56bの第2金属層64bを形成する。以上により、能動素子であるTFD素子56が元基板24aの表面に液晶パネルの枚数分だけ形成される。
【0051】
次に、図5の画素電極形成工程P2が行われる。具体的には、まず、図7の下地層形成工程(f)において、画素電極66に相当する領域の下地層61を除去して元基板24aを露出させた後、電極工程(g)において、画素電極66を形成するためのITOをスパッタリング等によって一様な厚さで成膜し、さらに、フォトリソグラフィ技術により、1画素分の大きさに相当する所定形状の画素電極66をその一部が第2金属層64b重なるように形成する。これらの一連の工程により、図2に示すTFD素子56および画素電極66が形成される。この状態における元基板7aの様子は、図8に示すとおりである。
【0052】
しかる後には、図5の配向膜工程P3において、元基板24aの表面にポリイミド、ポリビニルアルコール等を一様な厚さに形成することによって配向膜を形成した後、ラビング処理工程P4において、配向膜に対してラビング処理その他の配向処理を行う。
【0053】
次に、シール材印刷工程P5において、図8に示すように、ディスペンサーやスクリーン印刷等によってシール材6を環状に塗布する。なお、シール材6の一部分には、液晶の注入口6aが形成される。
【0054】
以上の素子基板形成工程とは別に、対向基板形成工程(カラーフィルタ形成工程P6〜ラビング処理工程P10)を行う。それには、まず、図6において、例えば、ガラス、プラスチック等といった透光性材料によって形成された大面積の大型基板24bを用意した後、カラーフィルタ形成工程P6において、元基板24bの表面上に液晶パネルの枚数分、カラーフィルタを形成する。
【0055】
この元基板24bは、後々、一点鎖線で示す仮想の1次切断予定線L21、および二点鎖線で示す仮想の二次切断予定線L22に沿って切断されて対向基板7bが複数個取りされる。なお、図6では、便宜上、元基板24bの表面に液晶装置6個分が表されているが、実際の工程では、より多数の液晶装置分が形成される。ここで、カラー表示が必要でない場合には、カラーフィルタを形成する必要はない。
【0056】
次に、平坦化層形成工程P7において、カラーフィルタの上に平坦化層(図示せず)を一様な厚さに形成して表面を平坦化する。
【0057】
次に、対向電極形成工程P8において、ITO膜等によりストライプ状の対向電極、すなわち、データ線52を形成する。
【0058】
次に、配向膜形成工程P9において、データ線52等の上にポリイミド等によって一様な厚さの配向膜を形成した後、ラビング処理工程P10において、配向膜に対してラビング処理等といった配向処理を施す。これにより対向基板側の元基板24bが完成する。
【0059】
その後、図8および図9に示すように、素子基板形成用の元基板24aと対向基板形成用の元基板24bとを位置合わせした上でシール材6を間に挟んで、元基板24a、24b同士を貼り合わせ(貼り合わせ工程P11)、さらに紫外線硬化、熱硬化又はその他の方法でシール材6を硬化させる(シール材硬化工程P12)。これにより、液晶装置複数個分を含んでいる空のパネル構造体2aが形成される。
【0060】
その後、空のパネル構造体2aに対して、図6を参照して説明した第1の切断予定線L11、L21に沿って切断溝を形成し、さらに切断溝を基準にパネル構造体2aを、図10(a)に示すような、短冊状のパネル構造体2bに切断する(1次切断工程P13)。この短冊状のパネル構造体2bにおいて、元基板24a、24bに対する切断箇所では、シール材6の途切れ部分からなる液晶注入口6aが外部に開口している。
【0061】
次に、露出した液晶注入口6aからパネル構造体2bの内側に液晶を減圧注入した後(液晶注入工程P14)、図10(b)に示すように、各液晶注入口6aに対して樹脂等の封止材60を塗布して、各液晶注入口6aを封止する(注入口封止工程P15)。なお、この工程により、パネル構造体2bに液晶が付着するので、液晶を注入し終えたパネル構造体2bは洗浄処理を受ける(洗浄工程P16)。
【0062】
その後、パネル構造体2bに対しては、図6を参照して説明した第2の切断予定線L12、L22に沿って切断溝を形成した後、この切断溝に沿って短冊状のパネル構造体2bにおいて元基板24a、24bを切断することにより、複数個の液晶パネル2が切り出される(2次切断工程P17)。
【0063】
しかる後に、液晶パネル2に液晶駆動用IC8a、8b、制御基板5などを実装し、さらにFPC3a、3bを接続することにより、液晶装置1が完成する(実装工程P18)。
【0064】
(本形態の特徴点)
図11(a)、(b)はそれぞれ、図8の丸Aで囲んだ領域を拡大して示す平面図、およびこの部分で元基板を精度よく切断したときの様子を示す説明図であり、図11(c)、(d)はいずれも、元基板を切断したときの精度が低かったときの様子を示す説明図である。図12は、本発明を適用した液晶装置の製造方法において、短冊状のパネルに対して液晶を注入した後、液晶注入口を封止材で封止した様子を示す説明図である。図13(a)、(b)はそれぞれ、図8の丸Bで囲んだ領域を拡大して示す平面図、およびこの部分で元基板を精度よく切断したときの様子を示す説明図であり、図13(c)、(d)はいずれも、元基板を切断したときの精度が低かったときの様子を示す説明図である。図14(a)、(b)はそれぞれ、図8の丸Cで囲んだ領域を拡大して示す平面図、およびこの部分で元基板を精度よく切断したときの様子を示す説明図であり、図14(c)、(d)はいずれも、元基板を切断したときの精度が低かったときの様子を示す説明図である。
【0065】
本発明に係る液晶装置1の製造方法において、貼り合わせ工程P11を行う直前の元基板24aは、図8に示すように構成され、この図8において、元基板24aの丸Aで囲んだ領域では、図11(a)に示すように、1次切断予定線L11に沿って、1次切断予定線L11に所定幅をもって重なる矩形のべたのマーク100が形成されている。このマーク100は、1次切断工程P13を行う以前に実施される能動素子形成工程P1において、第1金属層形成工程(b)で第1金属層52と同時形成されるTa膜、第2金属層形成工程(e)で第2金属層64a、64bと同時形成されたCr膜、あるいはこれらの膜を積層した多層膜である。
【0066】
ここで、マーク100は、シール材6の途切れ部分からなる液晶注入口6aの両側2箇所に形成されている。
【0067】
このように構成した素子基板形成用の元基板24aに対して対向基板形成用の元基板24bを貼り合わせてパネル構造体2aを構成した後、1次切断工程P13において、パネル構造体2aを1次切断予定線L11、21に沿って切断するとき、マーク100の幅方向の中央を通るように切断溝を形成してパネル構造体2aを切断する。ここで、マーク100の幅寸法W1については、この切断箇所の公差に対応した幅寸法にしてある。
【0068】
従って、パネル構造体2aを短冊状のパネル構造体2bに切断したとき、切断箇所の両側にマーク100の一部が各々残っているか否かを確認すれば、切断が公差をクリアする精度で行われていたか否かを容易に検査できる。すなわち、切断が精度よく行われていれば、図11(b)に示すように、切断箇所の両側にマーク100の一部が各々残るのに対して、切断時の精度が悪ければ、図11(c)、(d)に示すように、切断箇所の一方にのみマーク100が残り、他方にマーク100が残らない。
【0069】
このような1次切断工程P13を終えた後、短冊状のパネル構造体2bでは、10(a)および図11(b)に示すように、その切断箇所で液晶注入口6aが開口し、液晶注入口6aの両側2箇所にマーク100の一部が残っている。
【0070】
そこで、液晶注入工程P14においては、短冊状のパネル構造体3bの状態で液晶注入口6aから液晶を注入した後、封止工程P15においては、マーク100を基準にして、液晶注入口6aに封止材60を塗布する。すなわち、図12に示すように、液晶注入口6aの両側に位置するマーク100の端部に封止材60がかからないように、即ち、液晶注入口6aの両側に位置するマーク100の端部からはみ出さないように封止材60を塗布し、しかる後に、封止材60を硬化させる。それ故、液晶注入口6aを確実に封止できるとともに、封止材60を塗布しすぎることもない。
【0071】
また、本形態において、マーク100は、図7を参照して説明した素子基板形成工程において、第1金属層形成工程(b)で第1金属層52と同時形成されたTa膜、あるいは、第2金属層形成工程(e)で第2金属層64a、64bと同時形成されたCr膜であり、このような膜については、TFD素子56を形成する過程でフォトリソグラフィ技術を用いたパターニングにより形成できるので、マーク100を形成するといっても新たな工程を追加する必要がない。さらに、このようなTa膜やCr膜であれば、下地である基板から目立つので、これを基準にして1次切断工程P13に対する検査、あるいはマーク100を基準にしての封止材60の塗布を行うのが容易である。
【0072】
また、本形態では、その他の切断箇所においても、切断精度を容易に検査できるような構成が採用されている。
【0073】
まず、図8において丸Bで囲った領域では、図13に示すように、各走査線51の端部は、走査線51に一対一で対応する中継パターン55を介して給電パターン59に接続しており、この中継パターン55を横切るように2次切断予定線L12が通っている。従って、元基板24aにおいて、走査線51の端部と給電パターン59とは、2次切断予定線L12を挟んだ両側に第1のパターン201と第2のパターン202として所定の距離を隔てて対向し、かつ、第1のパターン201と第2のパターン202との間において、中継パターン55は、第1のパターン201および第2のパターン202と幅寸法、形状、色および形成位置などといった形態の異なる境界パターン203として形成されている。また、境界パターン203が形成されている領域の幅寸法W2は、この切断箇所での公差に対応する寸法になっている。
【0074】
それ故、2次切断工程P17において、短冊状のパネル構造体2bに対して2次切断予定線L12に沿って元基板24aを切断するとき、切断箇所の両側に境界パターン203(中継パターン55)の一部が残るように元基板24aを切断した後、切断箇所の両側に境界パターン203の一部が各々残っているか否かを確認すれば、元基板24aに対する切断が公差をクリアする精度で行われていたか否かを容易に検査できる。すなわち、切断が精度よく行われていれば、図13(b)に示すように、切断箇所の両側に境界パターンの一部が各々残るのに対して、切断時の精度が悪ければ、図13(c)、(d)に示すように、切断箇所の一方にのみ境界パターン203が残り、他方に境界パターン203が残らない。
【0075】
ここで、走査線51の端部からなる第1のパターン201、給電パターン59からなる第2のパターン202、および中継パターン55からなる境界パターン203は、1次切断工程P13および2次切断工程P17を行う以前に実施される能動素子形成工程P1において、第1金属層形成工程(b)で第1金属層52と同時形成されるTa膜、あるいは、陽極酸化処理後、このTa膜の表面に対して第2金属層形成工程(e)で第2金属層64a、64bと同時形成されたCr膜が積層された多層膜であり、このような膜は、TFD素子56を形成する過程でフォトリソグラフィ技術を用いたパターニングにより形成される。それ故、切断検査用の境界パターン203などを形成するといっても新たな工程を追加する必要がない。さらに、このようなTa膜やCr膜であれば、下地である基板から目立つので、これを基準にして2次切断工程P17に対する検査を容易に行うことができる。
【0076】
さらに、本形態において、図8において丸Cで囲った領域では、図14(a)に示すように、端子13aからなる第1のパターン301と、周辺領域に形成された第2のパターン302とが、2次切断予定線L12を挟んだ両側に所定の距離を隔てて対向し、かつ、第1のパターン301と第2のパターン302との間には、これらのパターン301、302と幅寸法の異なる境界パターン303が形成されている。ここで、境界パターン303が形成されている領域の幅寸法W3は、2次切断予定線L12で元基板24aを切断するときの公差に対応する寸法になっている。
【0077】
従って、2次切断工程P13において、短冊状のパネル構造体2bを2次切断予定線L12に沿って切断するときは、切断箇所の両側に境界パターン303の一部が残るように元基板24aを切断し、しかる後に、切断箇所の両側に境界パターン303の一部が各々残っているか否かを確認すれば、元基板24aに対する切断が公差をクリアする精度で行われていたか否かを容易に検査できる。すなわち、切断が精度よく行われていれば、図14(b)に示すように、切断箇所の両側に境界パターン303の一部が各々残るのに対して、切断時の精度が悪ければ、図14(c)、(d)に示すように、切断箇所の一方にのみ境界パターン303が残り、他方に境界パターン303が残らない。
【0078】
ここで、端子13aからなる第1のパターン301、第2のパターン302、および境界パターン303は、1次切断工程P13および2次切断工程P17を行う以前に実施される能動素子形成工程P1において、第1金属層形成工程(b)で第1金属層52と同時形成されるTa膜、第2金属層形成工程(e)で第2金属層64a、64bと同時形成されたCr膜、あるいはこれらの膜を積層した多層膜であり、このような膜は、TFD素子56を形成する過程でフォトリソグラフィ技術を用いたパターニングにより形成できる。それ故、切断検査用の境界パターン303を形成するといっても新たな工程を追加する必要がない。さらに、このようなTa膜やCr膜であれば、下地である基板から目立つので、これを基準にして二次切断工程P17に対する検査を容易に行うことができる。
【0079】
[その他の実施の形態]
図15(a)、(b)はそれぞれ、図13あるいは図14に示す構成に代えて採用することのできる切断予定線付近の構成を示す平面図、および説明図である。図16は、図13あるいは図14に示す構成に代えて採用することのできる切断予定線付近の別の構成を示す平面図である。図17は、図13あるいは図14に示す構成に代えて採用することのできる切断予定線付近のさらに別の構成を示す平面図である。
【0080】
図15(a)、(b)に示すように、元基板24aにおいて、端子13aは、Ta膜とCr膜の2層構造として形成される場合が多いので、例えば、第1のパターン401および第2のパターン402については、Ta膜とCr膜の2層構造とし、境界パターン403については、Ta膜のみから構成してもよい。このように構成した場合、Cr膜とTa膜とは、色相が異なるので、これらのパターン401、402、403の形状が同一でも、切断箇所の両側に境界パターン403の一部が各々残っているか否かを確認することが可能である。
【0081】
また、図16に示すように、元基板24aに対して、給電パターン59などを形成するときに、このパターンを、所定幅をもって二次切断予定線L12を跨ぐ境界パターン503として形成しておくとともに、切断工程では、切断箇所の両側に境界パターン503の一部が残るように元基板24aを二次切断予定線L12に沿って切断してもよい。
【0082】
この際に、境界パターン403が形成されている領域の幅寸法W5を、この部分を切断するときの公差に対応する寸法としておく。従って、二次切断予定線L12に沿って元基板24aを切断したとき、切断箇所の両側で境界パターンの一部が各々残っているか否かを確認すれば、元基板24aに対する切断が精度よく行われていたか否かを容易に検査できる。すなわち、切断が精度よく行われていれば、切断箇所の両側に境界パターン503の一部が残るのに対して、切断時の精度が悪ければ、切断箇所の一方にのみ境界パターン503が残り、他方に境界パターン503が残らないからである。このようなパターンについても、元基板24aに形成された配線または電気素子を形成する薄膜、例えば、Ta膜またはCr膜と同時形成することができる。
【0083】
さらに、図17に示すように、元基板24aに対して、2次切断予定線L12を挟んだ両側に所定の距離を隔てて対向する第1のパターン601および第2のパターン602を形成しておき、切断工程P17では、切断箇所の両側で前記第1のパターン301および第2のパターン302が欠けないように元基板24aを2次切断予定線L12に沿って切断してもよい。
【0084】
このような構成は、例えば、図13(a)を参照して説明した構成において、陽極酸化処理が終った後、切断工程を行う前に、中継パターン55を除去しておき、切断工程で発生した静電気が中継パターン55を介して基板内に侵入するような場合に相当する。
【0085】
このような構成においては、第1のパターン601と第2のパターン602とを元基板24aを切断するときの公差に対応する距離W6を隔てて形成する。従って、二次切断予定線L12に沿って元基板24aを切断したとき、切断箇所の両側で第1のパターン601および第2のパターン602が欠けることなく残っているか否かを確認すれば、元基板24aに対する切断が精度よく行われていたか否かを容易に検査できる。すなわち、切断が精度よく行われていれば、切断箇所の両側に第1のパターン601および第2のパターン602が欠けずに残るのに対して、切断時の精度が悪ければ、切断箇所の一方で第1のパターン601あるいは第2のパターン602が欠けてしまうからである。
【0086】
なお、上記実施形態では、能動素子としてTFD素子を用いたアクティブマトリクス方式の液晶装置1を例に説明したが、能動素子として薄膜トランジスタを用いたアクティブマトリクス方式の液晶装置、あるいはその他の電気光学装置に本発明を適用してもよいなど、請求の範囲に記載した発明の範囲内で種々に改変できる。
【0087】
(電子機器の実施形態)
図18は、本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、表示情報出力源70、表示情報処理回路71、電源回路72、タイミングジェネレータ73、そして液晶装置74を有する。また、液晶装置74は、液晶表示パネル75及び駆動回路76を有する。液晶装置74および液晶パネル75としては、前述した液晶装置1および液晶パネル2を用いることができる。
【0088】
表示情報出力源70は、ROM(Read Only Memory)、RAM(Random Access Memory)等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ73によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路71に供給する。
【0089】
表示情報処理回路71は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号CLKと共に駆動回路76へ供給する。駆動回路76は、図1における走査線駆動回路57やデータ線駆動回路58、検査回路等を総称したものである。また、電源回路72は、各構成要素に所定の電圧を供給する。
【0090】
図19は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータは、キーボード81を備えた本体部82と、液晶表示ユニット83とを有する。液晶表示ユニット83は、前述した液晶装置1を含んで構成される。
【0091】
図20は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機90は、複数の操作ボタン91と液晶装置1を有している。
【0092】
【発明の効果】
以上説明したように、本発明では、元基板を切断するときの公差に対応する幅のマークを元基板に形成しておくので、切断予定線に沿って、元基板を切断したとき、切断箇所の両側にマークの一部が各々残っているか否かを確認すれば、切断が精度よく行われていたか否かを容易に検査できる。すなわち、切断が精度よく行われていれば、切断箇所の両側にマークの一部が各々残るのに対して、切断時の精度が悪ければ、切断箇所の一方にのみマークが残り、他方にマークが残らないからである。また、第1の基板と第2の基板とを貼り合わせた空パネルにおいて、基板に対して電気光学物質を注入するための注入口は、元基板に対する切断箇所で開口しているので、切断工程の良否を検査するのに用いたマークを、元基板に対する切断箇所のうち、注入口に塗布する封止材の塗布範囲を示す位置に形成しておけば、マークを基準に封止材を塗布できる。それ故、封止材の塗布量の多寡に起因する不具合の発生を回避できる。
【図面の簡単な説明】
【図1】本発明を適用した液晶装置の電気的構成を模式的に示すブロック図である。
【図2】(a)、(b)はそれぞれ、本発明を適用した液晶装置の液晶パネルにおいて液晶層を挟持する1対の基板のうち、素子基板における1画素分の平面図、および図2(a)のA−A線断面図である。
【図3】本発明を適用した液晶装置の分解斜視図である。
【図4】本発明を適用した液晶装置の断面図である。
【図5】本発明を適用した液晶装置の製造方法の一例を示す工程図である。
【図6】本発明を適用した液晶装置の液晶パネルを構成する1対の基板を製造するのに用いた元基板の説明図である。
【図7】本発明を適用した液晶装置の製造工程のうち、素子基板形成工程を示す工程断面図である。
【図8】本発明を適用した液晶装置の製造方法において、工程素子基板形成用の元基板に対するシール材印刷工程、および対向基板形成用の元基板に対するラビング工程までを終えた状態を模式的に示す斜視図である。
【図9】本発明を適用した液晶装置の製造方法において、素子基板形成用の元基板と、対向基板形成用の元基板とを貼り合わせて空のパネルを構成した状態を模式的に示す平面図である。
【図10】(a)、(B)はそれぞれ、図9に示す空のパネルを1次切断工程により短冊状に切断した状態を示す説明図、およびこの短冊状のパネルに液晶を注入した後、その注入口を封止材で封止した状態を示す説明図である。
【図11】(a)、(b)はそれぞれ、図8の丸Aで囲んだ領域を拡大して示す平面図、およびこの部分で元基板を精度よく切断したときの様子を示す説明図であり、(c)、(d)はいずれも、元基板を切断したときの精度が低かったときの様子を示す説明図である。
【図12】本発明を適用した液晶装置の製造方法において、短冊状のパネルに対して液晶を注入した後、液晶注入口を封止材で封止した様子を示す説明図である。
【図13】(a)、(b)はそれぞれ、図8の丸Bで囲んだ領域を拡大して示す平面図、およびこの部分で元基板を精度よく切断したときの様子を示す説明図であり、(c)、(d)はいずれも、元基板を切断したときの精度が低かったときの様子を示す説明図である。
【図14】(a)、(b)はそれぞれ、図8の丸Cで囲んだ領域を拡大して示す平面図、およびこの部分で元基板を精度よく切断したときの様子を示す説明図であり、(c)、(d)はいずれも、元基板を切断したときの精度が低かったときの様子を示す説明図である。
【図15】(a)、(b)はそれぞれ、図13あるいは図14に示す構成に代えて採用することのできる切断予定線付近の構成を示す平面図、および説明図である。
【図16】図13あるいは図14に示す構成に代えて採用することのできる切断予定線付近の別の構成を示す平面図である。
【図17】図13あるいは図14に示す構成に代えて採用することのできる切断予定線付近のさらに別の構成を示す平面図である。
【図18】本発明に係る液晶装置を用いた各種電子機器の構成を示すブロック図である。
【図19】本発明に係る液晶装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図である。
【図20】本発明に係る液晶装置を用いた電子機器の一実施形態としての携帯電話機の説明図である。
【符号の説明】
1 液晶装置(電気光学装置)
2 液晶パネル
2a 大型のパネル構造体
2b 短冊状のパネル構造体
6 シール材
6a 液晶注入口
7a 素子基板
7b 対向基板
8a、8b 液晶駆動用IC
12a、12b 偏光板
17a 素子基板を構成する基板
17b 対向基板を構成する基板
24a 素子基板形成用の元基板
24b 対向基板形成用の元基板
51 走査線
52 データ線
53 画素
54 液晶層
55 中継パターン
56 TFD素子
57 走査線駆動回路
58 データ線駆動回路
59 給電パターン
60 封止材
61 下地層
62 第1金属層
63 絶縁層
64a、64b 第2金属層
66 画素電極
100 マーク
201、301、401、601 第1のパターン
202、302、402、602 第2のパターン
203、303、403 境界パターン
L11、L21 1次切断予定線
L12、L22 2次切断予定線
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical device using a substrate cut out from an original substrate, and an electronic apparatus using the electro-optical device. More specifically, the present invention relates to a technique for instructing a cutting position with respect to an original substrate.
[0002]
[Prior art]
In recent years, electro-optical devices such as liquid crystal devices have been widely used as display units of electronic devices such as mobile phones, portable computers, video cameras, and the like. In a liquid crystal device, after a first substrate and a second substrate are bonded together with a sealing material to form an empty panel called an empty cell, liquid crystal as an electro-optical material is formed in a region partitioned by the sealing material. Is enclosed.
[0003]
The panel used for such a liquid crystal device may be formed by bonding the first and second substrates corresponding to the individual panels one by one. In particular, when a small liquid crystal device is manufactured, a plurality of panels are used. For example, wiring patterns for multiple liquid crystal devices can be formed on a large original substrate that can be used to form panels, and processing is performed with the large original substrate up to the middle of the manufacturing process. It is often divided into
[0004]
In addition, when an original substrate for one panel is prepared and a manufacturing process such as a wiring pattern is performed on the original substrate, liquid crystal is injected after removing the peripheral portion of the original substrate in the latter half of the manufacturing process. A process may be performed.
[0005]
In any of these cases, as a cutting method for the original substrate, a method using a cutter or the like, or forming a groove-like scratch on the surface of the original substrate, and applying a stress to the portion where the scratch is formed, A method of breaking is adopted.
[0006]
[Problems to be solved by the invention]
In the process of cutting out the substrate constituting the liquid crystal device from the original substrate, if the cutting position with respect to the original substrate is deviated and the dimensions and cutting position of the substrate are not within the specified tolerance, there is a risk that defects will occur in the subsequent mounting process etc. Therefore, it is necessary to inspect the cut substrate.
[0007]
However, in order to know whether or not the original substrate has been cut accurately, it is necessary to measure the dimensions of the substrate cut out from the original substrate. There is.
[0008]
In view of the above problems, the object of the present invention is to easily inspect the cutting position with respect to the original substrate, and after injecting the electro-optic material between the substrates from the injection port, the sealing material for the injection port is appropriately set. It is an object of the present invention to provide an electro-optical device manufacturing method, an electro-optical device, and an electronic apparatus using the electro-optical device that can be applied over a wide range.
[0009]
Another object of the present invention is to provide a configuration capable of realizing such a method of manufacturing an electro-optical device without adding a new process.
[0010]
[Means for Solving the Problems]
In order to solve the above problems, in the present invention, a cutting step of cutting an original substrate for forming a first substrate along a planned cutting line, and an empty space in which a second substrate is bonded to the first substrate. An injection step of injecting an electro-optical material between the substrates through an injection port that opens at a cutting position with respect to the original substrate in the panel, and a sealing step of sealing the injection port by applying a sealing material to the injection port And forming a mark having a predetermined width at a position of the original substrate that overlaps the planned cutting line and that indicates the coating range of the sealing material. In the cutting step, the original substrate is cut along the planned cutting line so that a part of the mark remains on both sides of the cut portion, and in the sealing step, the sealing material is used with reference to the mark. It is characterized by applying to a predetermined range .
[0011]
In the present invention, since a mark having a width corresponding to the tolerance when the original substrate is cut is formed on the original substrate, when the original substrate is cut along the planned cutting line, one mark is formed on both sides of the cut portion. If it is confirmed whether or not each part remains, it can be easily inspected whether or not cutting has been performed with high accuracy. In other words, if cutting is performed with high accuracy, a part of the mark remains on both sides of the cutting point, whereas if cutting accuracy is poor, the mark remains only on one side of the cutting point and the mark on the other side. This is because there is no remaining. In addition, in the empty panel in which the first substrate and the second substrate are bonded together, the injection port for injecting the electro-optical material into the substrate is opened at the cutting position with respect to the original substrate, so that the cutting step If the mark used to inspect the quality of the substrate is formed at a position that indicates the application range of the sealing material to be applied to the injection port, the sealing material is applied based on the mark. it can. Therefore, it is possible to avoid the occurrence of problems due to the large amount of sealing material applied.
[0012]
In the present invention, the mark may be formed, for example, at two locations on both sides of the injection port. In this case, the mark is formed at two locations on both sides of the injection port in the sealing step. What is necessary is just to apply | coat the said sealing material in the range which does not overlap with the edge part by the side of the said injection hole of the said mark. If comprised in this way, application | coating of a sealing material can be prevented too much.
[0013]
In the present invention, it is preferable that the mark is formed simultaneously with a wiring formed on the original substrate or a thin film constituting an electric element. With this configuration, it is not necessary to add a new process even if the mark is formed on the original substrate.
[0014]
Here, the configuration of the wiring or electric element formed on the original substrate varies depending on the type of the electro-optical device, but in the electro-optical device using the TFD element as the active element for pixel switching, the wiring or the electric element is configured. Since a Ta (tantalum) film or a Cr (chromium) film is used as the thin film to be formed, the mark may be formed from a Ta film or a Cr film.
[0015]
In the present invention, a first pattern and a second pattern are formed opposite to each other with a predetermined distance on both sides of the original cutting line with respect to the original substrate, and the first pattern and the A step of forming a boundary pattern different in form from these patterns between the second pattern, and in the cutting step, the original substrate is disposed so that a part of the boundary pattern remains on both sides of the cut portion. It is preferable to cut along the planned cutting line. In such a configuration, the first pattern and the second pattern are formed at a distance corresponding to a tolerance when the original substrate is cut, and a boundary pattern is formed therebetween. Therefore, when the original substrate is cut along the planned cutting line, whether or not the original substrate is cut accurately is confirmed by checking whether or not part of the boundary pattern remains on both sides of the cut portion. Can be easily inspected. That is, if the cutting is performed with high accuracy, a part of the boundary pattern remains on both sides of the cutting portion, whereas if the cutting accuracy is poor, the boundary pattern remains only on one of the cutting portions, and the other This is because no boundary pattern is left in the pattern.
[0016]
In the present invention, the first pattern is formed as ends of a plurality of wirings formed in a substrate forming region cut out as the first substrate, while the second pattern is separated from the substrate forming region. The boundary pattern is formed as a relay pattern that electrically connects each of the first patterns to the second pattern, and before performing the cutting step, the boundary pattern is formed as a power supply pattern. It is preferable that the first pattern or the conductive film electrically connected to the first pattern is subjected to anodic oxidation treatment by supplying power to the first pattern from the second pattern through the boundary pattern. The anodizing treatment performed here is, for example, an anodizing treatment in which an electrical element such as a diode element or a capacitor element is formed using the conductive film and an insulating film formed on the surface of the conductive film. The configuration of the wiring or electric element formed on the original substrate varies depending on the type of the electro-optical device. In an electro-optical device using a TFD element as an active element for pixel switching, the conductive film constituting the wiring or the electric element is used. A Ta film is formed as follows, and the Ta film is subjected to anodic oxidation by supplying power via a relay pattern and wiring from a power supply pattern (second pattern) formed in a peripheral region cut out as a substrate. The power supply pattern and the wiring are cut by cutting the original substrate at the relay pattern portion. Therefore, since a relay pattern is formed in a region across the planned cutting line with respect to the original substrate, this relay pattern is used as a boundary pattern for inspecting the quality of the cutting process as the first pattern or the second pattern. If it is formed in a form that can be easily distinguished from the above, it is not necessary to add a mark or the like for inspecting the quality of the cutting process in a region where such a pattern is densely formed.
[0017]
The present invention comprises a step of forming a first pattern and a second pattern that are opposed to the original substrate with a predetermined distance on both sides of the planned cutting line, and in the cutting step, The original substrate may be cut along the planned cutting line so that the first pattern and the second pattern are not chipped on both sides of the cut portion. In this configuration, the first pattern and the second pattern are formed at a distance corresponding to the tolerance when the original substrate is cut. Therefore, when the original substrate is cut along the planned cutting line, it is possible to accurately cut the original substrate by checking whether the first pattern and the second pattern remain without being cut on both sides of the cut portion. It can be easily inspected whether it has been performed or not. That is, if the cutting is performed with high accuracy, the first pattern and the second pattern remain on both sides of the cutting portion without being lost. This is because the first pattern or the second pattern is lost.
[0018]
In the present invention, the method includes a step of forming a boundary pattern across the planned cutting line with a predetermined width with respect to the original substrate, and in the cutting step, a part of the boundary pattern remains on both sides of the cut portion. The original substrate may be cut along the planned cutting line. In such a configuration, the width of the boundary pattern is set to a dimension corresponding to a tolerance when the original substrate is cut. Therefore, when the original substrate is cut along the planned cutting line, whether or not the original substrate is cut accurately is confirmed by checking whether or not a part of the boundary pattern remains on both sides of the cut portion. Can be easily inspected. That is, if the cutting is performed with high accuracy, a part of the boundary pattern remains on both sides of the cutting portion, whereas if the cutting accuracy is poor, the boundary pattern remains only on one of the cutting portions and the other This is because no boundary pattern remains.
[0019]
Such a pattern is also preferably formed simultaneously with a thin film, for example, a Ta film or a Cr film, which forms a wiring or an electric element formed on the original substrate, like the mark.
[0020]
An electro-optical device manufactured using such a manufacturing method has, for example, the following configuration. That is, in the electro-optical device in which the first substrate and the second substrate are bonded to each other with a sealing material, and the injection port formed by the cut portion of the sealing material is sealed with the sealing material, A mark for inspecting a cutting position when the first substrate is cut out from the original substrate is attached to an edge portion of the substrate while showing an application range of the sealing material.
[0021]
Further, in the electro-optical device according to the present invention, the first substrate and the second substrate are bonded together with a sealing material, and the injection port composed of a cut-off portion of the sealing material is sealed with the sealing material, The inlet is open at an edge portion of the first substrate, and the edge portion of the first substrate is provided with marks on both sides of the inlet along the edge portion. Features.
[0022]
In the present invention, the mark is formed at two locations on both sides of the injection port, and the sealing material does not overlap the end portion on the injection port side of the mark formed at two locations on both sides of the injection port. Has been applied to the area.
[0023]
In the present invention, the mark is made of the same composition as that of the thin film forming the wiring or electric element formed on the first substrate, for example, a Ta film or a Cr film.
[0024]
Such an electro-optical device is used as a display unit of an electronic device such as a mobile phone, a portable computer, a video camera, and the like.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. In the following description of the embodiments, an active matrix liquid crystal device using a TFD element (Thin Film Diode) as an active element among various electro-optical devices will be described as an example.
[0026]
[Configuration of LCD panel]
FIG. 1 is a block diagram schematically showing the electrical configuration of the liquid crystal device. 2A and 2B are respectively a plan view of one pixel in the element substrate of the pair of substrates sandwiching the liquid crystal layer in the liquid crystal panel, and a cross-sectional view taken along the line AA in FIG. It is.
[0027]
As shown in FIG. 1, in the liquid crystal panel 2 used in the liquid crystal device, scanning lines 51 as a plurality of wirings are formed in the row direction (X direction), and a plurality of data lines 52 are formed in the column direction (Y direction). Has been. A pixel 53 is formed at a position corresponding to each intersection of the scanning line 51 and the data line 52. In this pixel 53, a liquid crystal layer 54 and a TFD element 56 for pixel switching are connected in series. Each scanning line 51 is driven by a scanning line driving circuit 57, and each data line 52 is driven by a data line driving circuit 58. In the present embodiment, the scanning line driving circuit 57 and the data line driving circuit 58 are respectively configured as a liquid crystal driving IC 8a and a liquid crystal driving IC 8b described later with reference to FIG.
[0028]
2A and 2B, the TFD element 56 includes two TFD elements composed of a first TFD element 56a and a second TFD element 56b formed on the base layer 61 formed on the surface of the element substrate 7a. Depending on the elements, it is configured as a so-called Back-to-Back structure. Therefore, in the TFD element 56, the current-voltage nonlinear characteristic is symmetric in both positive and negative directions. The underlayer 61 is made of, for example, tantalum oxide (Ta 2 O Five ). The first TFD element 56a and the second TFD element 56b include a first metal layer 62, an insulating layer 63 formed on the surface of the first metal layer 62, and a second metal layer formed on the surface of the insulating film 63 so as to be separated from each other. The metal layers 64a and 64b are configured. The first metal layer 62 is formed of, for example, a Ta single film or a Ta alloy film having a thickness of about 100 to 500 nm, and the insulating layer 63 oxidizes the surface of the first metal layer 62 by, for example, an anodic oxidation method. Tantalum oxide (Ta) having a thickness of 10 to 35 nm 2 O Five ).
[0029]
The second metal layers 64a and 64b are formed to a thickness of about 50 to 300 nm by a metal film such as chromium (Cr). The second metal layer 64a becomes the scanning line 51 as it is, and the other second metal layer 64b is connected to the pixel electrode 66 made of a transparent conductive material such as ITO (Indium Tin Oxide). The pixel electrode 66 may be formed of a light reflective material such as Al (aluminum).
[0030]
The substrate 17a constituting the element substrate 7a is formed of, for example, quartz, glass, plastic, or the like, similarly to the substrate 17b (see FIG. 4) constituting the counter substrate 7a. Here, in the case of a simple reflection type, it is not essential that the element substrate substrate 17a is transparent, but in the case of a transmission type as in this embodiment, the element substrate substrate 17a is transparent. Is an essential requirement.
[0031]
[Configuration of liquid crystal device]
In the element substrate 7a on which the scanning lines 51 and the TFD elements 56 are thus formed, the data lines 52 made of a transparent conductive material such as ITO are formed in a stripe shape, as will be described with reference to FIGS. The counter substrate 7b is arranged to face the counter substrate 7b. Here, the element substrate 7a and the counter substrate 7b are bonded to each other so that the pixel electrodes 66 for one column and the single data line 52 are in a positional relationship facing each other.
[0032]
3 and 4 are an exploded perspective view and a cross-sectional view of the liquid crystal device, respectively.
[0033]
As shown in FIGS. 3 and 4, the liquid crystal device 1 has, for example, FPCs (Flexible Printed Circuits) 3 a and 3 b connected to the liquid crystal panel 2 and further guided to the back side of the liquid crystal panel 2. It is formed by attaching the body 4 and further providing a control substrate 5 on the back side of the light guide 4.
[0034]
In the liquid crystal panel 2, the element substrate 7 a and the counter substrate 7 b are bonded to each other by a sealing material 6 applied in an annular shape to one of these substrates. Further, the liquid crystal injection port 6 a is formed by the discontinuous portion of the sealing material 6, and the liquid crystal injection port 6 a is closed by the sealing material 60.
[0035]
A liquid crystal driving IC 8a is mounted by COG (Chip On Glass) by an ACF (Anisotropic Conductive Film) 9 on the surface of the element substrate 7a protruding from the counter substrate 7b. In addition, a liquid crystal driving IC 8b is COG-mounted by an ACF 9 on a portion of the counter substrate 7b that protrudes from the element substrate 7a.
[0036]
As shown in FIG. 4, a plurality of pixel electrodes 66 are formed in a matrix on the inner surface of the element substrate 7a, and a polarizing plate 12a is bonded to the outer surface thereof. A plurality of data lines 52 are formed in stripes on the inner surface of the counter substrate 7b, and a polarizing plate 12b is attached to the outer surface thereof. Then, a liquid crystal L as an electro-optical material is sealed in a gap (cell gap) defined by the sealant 6 between the element substrate 7a and the counter substrate 7b.
[0037]
Although not shown in FIG. 4, various optical elements other than the above are provided on the element substrate 7a and the counter substrate 7b as necessary. For example, an alignment film for aligning the alignment of the liquid crystal L is provided on the inner surface of each substrate. These alignment films are formed, for example, by baking after applying a polyimide solution. The polymer main chain of the polyimide is stretched in a predetermined direction by rubbing treatment, and the liquid crystal molecules in the liquid crystal L sealed between the substrates are aligned along the stretching direction of the alignment film. When performing color display, R (red), G (green), and B (blue) color filters (not shown) are provided in a region facing the pixel electrode 66 with respect to the counter substrate 7b. A black matrix (not shown) is formed in a region that is formed in the arrangement of FIG. Further, the surface on which the color filter and the black matrix are formed is coated with a planarization layer for planarization and protection, and the data line 52 is formed on the surface of the planarization layer.
[0038]
In FIG. 3, a plurality of terminals 13a are formed on the projecting portion of the element substrate 7a, and these terminals are simultaneously formed when the pixel electrode 66 is formed on the surface of the element substrate 7a. A plurality of terminals 13b are also formed on the protruding portion of the counter substrate 7b, and these terminals are formed at the same time when the data lines 52 are formed on the surface of the counter substrate 7b. A plurality of terminals 22 are provided at the end of the FPC 3b, and these terminals are conductively connected to the terminals 13b of the counter substrate 7b using ACF or the like. A plurality of terminals 23 formed at the other end of the FPC 3 b are connected to terminals (not shown) of the control board 5. In the FPC 3a, a plurality of panel-side terminals 14 are formed at the back surface side end portion, and a plurality of control board side terminals 16 are formed on the surface side at the opposite end portion. Here, a wiring pattern 18 is appropriately formed on the surface of the FPC 3a. The wiring pattern 18 is directly connected to the control board side terminal 16 at one end, and the other end is connected through the through hole 19. It is connected to the panel terminal 14.
[0039]
A diffusion plate 27 is attached to the surface of the light guide 4 on the liquid crystal panel 2 side by sticking or the like, and a reflector 28 is attached to the surface of the light guide 4 opposite to the liquid crystal panel 2 by sticking or the like. Is done. In addition, a plurality of LEDs (Light Emitting Diodes) 21 as light emitting means are supported by an LED substrate 38 so as to face a light capturing surface 4 a set on one side surface of the light guide 4.
[0040]
As shown in FIG. 4, the light guide 4 is attached to the back side of the liquid crystal panel 2 with a cushioning material 32 formed of rubber, plastic or the like interposed therebetween. The control board 5 is disposed so as to face the surface of the light guide 4 on which the reflection plate 28 is mounted. A terminal 33 for connecting to an external circuit is formed at the end of the control board 5.
[0041]
In the liquid crystal device 1 configured as described above, when the LED 21 emits light, the light is introduced into the light guide 4, and the introduced light is reflected by the reflecting plate 28 and proceeds in the direction of the liquid crystal panel 2. 27 is supplied to the liquid crystal panel 2 in a diffused state so as to have a uniform intensity in a plane. In the supplied light, the component that has passed through the polarizing plate 12a on the light guide is supplied to the liquid crystal layer, and the orientation is controlled for each pixel according to the change in the voltage applied between the pixel electrode 66 and the data line 52. The modulated liquid crystal modulates each pixel, and further passes the modulated light through the polarizing plate 12b on the display side, thereby displaying an image outside.
[0042]
[Method of manufacturing liquid crystal device]
FIG. 5 is a process diagram showing an example of a method for manufacturing the liquid crystal device 1 of the present embodiment. FIG. 6 is a perspective view schematically showing an original substrate used for manufacturing a pair of substrates constituting the liquid crystal panel 2. FIG. 7 is a process sectional view showing an element substrate forming process. FIG. 8 is a perspective view schematically showing a state in which the sealing material printing process for the element substrate forming original substrate and the rubbing process for the counter substrate forming original substrate are completed. FIG. 9 is a plan view schematically showing a state in which an empty panel is configured by bonding an original substrate for forming an element substrate and an original substrate for forming a counter substrate. FIGS. 10A and 10B are explanatory diagrams showing a state in which an empty panel is cut into a strip shape by a primary cutting process, and after injecting liquid crystal into the strip-shaped panel, the inlet is sealed. It is explanatory drawing which shows the state sealed with the stopping material.
[0043]
In this embodiment, in manufacturing the liquid crystal device 1 and the liquid crystal panel 2, an element substrate forming process including an active element forming process P1 to a sealing material printing process P5 shown in FIG. 5 and a color filter forming process P6 to a rubbing process P10 are performed. The counter substrate forming step is performed separately.
[0044]
First, in the element substrate forming process (active element forming process P1 to sealing material printing process P5), a large-area original substrate 24a as shown in FIG. 6 is prepared. The original substrate 24a is formed of a translucent material such as glass or plastic. Here, the original substrate 24a is cut along a virtual primary cutting planned line L11 indicated by a one-dot chain line and a virtual secondary cutting planned line L12 indicated by a two-dot chain line, and a plurality of element substrates 7a are taken later. The peripheral area 7c is discarded.
[0045]
In the present embodiment, first, the active element formation step P1 is performed on the original substrate 24a, thereby forming a plurality of liquid crystal panel wirings 51 and TFD elements 56. For convenience, FIG. 6 shows a state in which patterns for six liquid crystal panels are formed on the surface of the original substrate 24a. However, in an actual process, patterns for a larger number of liquid crystal panels are formed on the original substrate 24a. It is formed.
[0046]
The active element formation process P1 is performed as shown in FIG. 7, for example. That is, in the base layer forming step (a), a Ta oxide, for example, Ta is formed on the surface of the original substrate 24a. 2 O Five The underlayer 61 is formed by forming a film with a uniform thickness.
[0047]
Next, in the first metal layer forming step (b), for example, Ta is formed into a film with a uniform thickness by sputtering or the like, and further, the first layer of the scanning line 51 and the first metal are formed using photolithography technology. The layer 62 and the like are formed at the same time. At this time, the first layer of the scanning line 51 and the first metal layer 62 are connected by a bridge portion (not shown).
[0048]
Next, in the insulating layer forming step (c), anodization is performed using the first layer of the scanning line 51 as an anode terminal, and anodization that acts as an insulating film 63 on the surface of the scanning line 51 and the first metal layer 52. A film is formed with a uniform thickness. Thereby, an insulating layer (second layer) is formed on the surface of the scanning line 51, and an insulating layer 63 of the first TFD element 56a and the second TFD element 56b is formed. Note that, in performing the insulating layer forming step (c), the scanning line 51 has 2 to the power supply pattern 59 formed in the peripheral region 7c, as will be described later with reference to FIGS. 8 and 13A. They are connected via a relay pattern 55 formed along the next cutting planned line L12, and voltage is supplied from the power feeding pattern 59 to each scanning line 51.
[0049]
Next, in the bridge portion removing step (d), for example, the bridge portion is removed from the original substrate 24a by dry etching. Thereby, the first metal layer 62 and the insulating layer 63 of the first TFD element 56a and the second TFD element 56b are separated from the scanning line 51 in an island shape.
[0050]
Next, in the second metal layer forming step (e), after Cr is formed with a uniform thickness by sputtering or the like, the third layer of the scanning line 51, the first TFD element 56a is used by using a photolithography technique. The second metal layer 64a and the second metal layer 64b of the second TFD element 56b are formed. As described above, TFD elements 56 as active elements are formed on the surface of the original substrate 24a by the number of liquid crystal panels.
[0051]
Next, the pixel electrode formation process P2 of FIG. 5 is performed. Specifically, first, in the base layer forming step (f) of FIG. 7, the base layer 61 in the region corresponding to the pixel electrode 66 is removed to expose the original substrate 24a, and then in the electrode step (g). ITO for forming the pixel electrode 66 is formed with a uniform thickness by sputtering or the like, and a part of the pixel electrode 66 having a predetermined shape corresponding to the size of one pixel is formed by photolithography. The second metal layer 64b is formed so as to overlap. Through the series of steps, the TFD element 56 and the pixel electrode 66 shown in FIG. 2 are formed. The state of the original substrate 7a in this state is as shown in FIG.
[0052]
Thereafter, in the alignment film process P3 of FIG. 5, an alignment film is formed on the surface of the original substrate 24a by forming a uniform thickness of polyimide, polyvinyl alcohol, etc., and then in the rubbing process P4, the alignment film is processed. A rubbing treatment or other orientation treatment is performed on the substrate.
[0053]
Next, in the sealing material printing process P5, as shown in FIG. 8, the sealing material 6 is annularly applied by a dispenser, screen printing, or the like. A liquid crystal injection port 6 a is formed in a part of the seal material 6.
[0054]
Separately from the above element substrate forming process, an opposing substrate forming process (color filter forming process P6 to rubbing process P10) is performed. For this purpose, first, in FIG. 6, after preparing a large substrate 24b having a large area formed of a translucent material such as glass or plastic, a liquid crystal is formed on the surface of the original substrate 24b in a color filter forming step P6. Color filters are formed for the number of panels.
[0055]
The original substrate 24b is cut along a virtual primary cutting planned line L21 indicated by a one-dot chain line and a virtual secondary cutting planned line L22 indicated by a two-dot chain line, and a plurality of counter substrates 7b are taken later. . In FIG. 6, for the sake of convenience, six liquid crystal devices are shown on the surface of the original substrate 24b. However, in the actual process, a larger number of liquid crystal devices are formed. Here, when color display is not necessary, it is not necessary to form a color filter.
[0056]
Next, in a flattening layer forming step P7, a flattening layer (not shown) is formed on the color filter with a uniform thickness to flatten the surface.
[0057]
Next, in the counter electrode forming step P8, a stripe-shaped counter electrode, that is, the data line 52 is formed using an ITO film or the like.
[0058]
Next, after an alignment film having a uniform thickness is formed on the data line 52 or the like with polyimide or the like in the alignment film formation process P9, an alignment process such as a rubbing process is performed on the alignment film in the rubbing process P10. Apply. Thus, the original substrate 24b on the counter substrate side is completed.
[0059]
Then, as shown in FIGS. 8 and 9, the original substrate 24a for element substrate formation and the original substrate 24b for counter substrate formation are aligned, and the sealing material 6 is sandwiched between the original substrates 24a and 24b. They are bonded together (bonding step P11), and the sealing material 6 is further cured by ultraviolet curing, heat curing or other methods (sealing material curing step P12). Thereby, an empty panel structure 2a including a plurality of liquid crystal devices is formed.
[0060]
After that, for the empty panel structure 2a, a cutting groove is formed along the first planned cutting lines L11 and L21 described with reference to FIG. 6, and the panel structure 2a is further defined based on the cutting groove. Cut into a strip-shaped panel structure 2b as shown in FIG. 10A (primary cutting step P13). In this strip-shaped panel structure 2b, a liquid crystal injection port 6a formed by a discontinuous portion of the sealing material 6 is opened to the outside at a cutting position with respect to the original substrates 24a and 24b.
[0061]
Next, after injecting liquid crystal under reduced pressure from the exposed liquid crystal injection port 6a to the inside of the panel structure 2b (liquid crystal injection step P14), as shown in FIG. The sealing material 60 is applied to seal each liquid crystal inlet 6a (injector sealing step P15). In addition, since a liquid crystal adheres to the panel structure 2b by this process, the panel structure 2b which finished injecting the liquid crystal is subjected to a cleaning process (cleaning process P16).
[0062]
Thereafter, for the panel structure 2b, a cutting groove is formed along the second planned cutting lines L12 and L22 described with reference to FIG. 6, and then a strip-shaped panel structure is formed along the cutting groove. A plurality of liquid crystal panels 2 are cut out by cutting the original substrates 24a and 24b in 2b (secondary cutting step P17).
[0063]
Thereafter, the liquid crystal device 1 is completed by mounting the liquid crystal driving ICs 8a and 8b, the control board 5 and the like on the liquid crystal panel 2, and further connecting the FPCs 3a and 3b (mounting process P18).
[0064]
(Features of this form)
11 (a) and 11 (b) are respectively a plan view showing a region surrounded by a circle A in FIG. 8 in an enlarged manner, and an explanatory diagram showing a state when the original substrate is accurately cut at this portion, 11 (c) and 11 (d) are explanatory views showing a state when the accuracy when the original substrate is cut is low. FIG. 12 is an explanatory diagram showing a state in which the liquid crystal injection port is sealed with a sealing material after the liquid crystal is injected into the strip-shaped panel in the manufacturing method of the liquid crystal device to which the present invention is applied. 13 (a) and 13 (b) are respectively a plan view showing an enlarged area surrounded by a circle B in FIG. 8 and an explanatory diagram showing a state when the original substrate is cut with high precision at this portion. FIGS. 13C and 13D are explanatory views showing a state when the accuracy when the original substrate is cut is low. 14 (a) and 14 (b) are respectively a plan view showing a region surrounded by a circle C in FIG. 8 in an enlarged manner, and an explanatory diagram showing a state when the original substrate is accurately cut at this portion, FIGS. 14C and 14D are explanatory views showing a state when the accuracy when the original substrate is cut is low.
[0065]
In the manufacturing method of the liquid crystal device 1 according to the present invention, the original substrate 24a immediately before performing the bonding step P11 is configured as shown in FIG. 8, and in FIG. 8, in the region surrounded by the circle A of the original substrate 24a. As shown in FIG. 11A, a rectangular solid mark 100 that overlaps the primary cutting planned line L11 with a predetermined width is formed along the primary cutting planned line L11. This mark 100 is a Ta film and a second metal that are simultaneously formed with the first metal layer 52 in the first metal layer forming step (b) in the active element forming step P1 performed before the primary cutting step P13. It is a Cr film formed simultaneously with the second metal layers 64a and 64b in the layer forming step (e), or a multilayer film in which these films are laminated.
[0066]
Here, the marks 100 are formed at two locations on both sides of the liquid crystal injection port 6 a formed by the discontinuous portion of the sealing material 6.
[0067]
After forming the panel structure 2a by bonding the original substrate 24b for forming the counter substrate to the original substrate 24a for forming the element substrate thus configured, in the primary cutting step P13, the panel structure 2a is changed to 1 When cutting along the next planned cutting lines L11 and L21, a cutting groove is formed so as to pass through the center in the width direction of the mark 100 to cut the panel structure 2a. Here, the width dimension W1 of the mark 100 is set to a width dimension corresponding to the tolerance of the cut portion.
[0068]
Therefore, when the panel structure 2a is cut into the strip-shaped panel structure 2b, if it is confirmed whether or not a part of the mark 100 remains on both sides of the cut portion, the cutting is performed with an accuracy that clears the tolerance. It is possible to easily inspect whether or not it has been broken. That is, if cutting is performed with high accuracy, as shown in FIG. 11B, a part of the mark 100 remains on both sides of the cutting portion, whereas if cutting accuracy is poor, FIG. As shown in (c) and (d), the mark 100 remains only in one of the cut portions, and the mark 100 does not remain in the other.
[0069]
After such a primary cutting step P13, in the strip-shaped panel structure 2b, as shown in 10 (a) and FIG. Part of the mark 100 remains at two places on both sides of the inlet 6a.
[0070]
Therefore, in the liquid crystal injection step P14, after the liquid crystal is injected from the liquid crystal injection port 6a in the state of the strip-shaped panel structure 3b, in the sealing step P15, the liquid crystal injection port 6a is sealed with the mark 100 as a reference. Stop material 60 is applied. That is, as shown in FIG. 12, the sealing material 60 is not applied to the end portions of the mark 100 located on both sides of the liquid crystal injection port 6a, that is, from the end portions of the mark 100 located on both sides of the liquid crystal injection port 6a. The sealing material 60 is applied so as not to protrude, and then the sealing material 60 is cured. Therefore, the liquid crystal injection port 6a can be reliably sealed, and the sealing material 60 is not excessively applied.
[0071]
In the present embodiment, the mark 100 is a Ta film formed simultaneously with the first metal layer 52 in the first metal layer forming step (b) in the element substrate forming step described with reference to FIG. A Cr film formed simultaneously with the second metal layers 64a and 64b in the two metal layer forming step (e). Such a film is formed by patterning using a photolithography technique in the process of forming the TFD element 56. Therefore, even if the mark 100 is formed, it is not necessary to add a new process. Furthermore, since such a Ta film or Cr film is conspicuous from the base substrate, inspection with respect to the primary cutting process P13 or application of the sealing material 60 with reference to the mark 100 is performed based on this Ta film or Cr film. Easy to do.
[0072]
Further, in this embodiment, a configuration is employed in which cutting accuracy can be easily inspected at other cutting locations.
[0073]
First, in an area surrounded by a circle B in FIG. 8, as shown in FIG. 13, the end of each scanning line 51 is connected to the power feeding pattern 59 via a relay pattern 55 corresponding to the scanning line 51 on a one-to-one basis. The planned secondary cutting line L12 passes through the relay pattern 55. Therefore, in the original substrate 24a, the end portion of the scanning line 51 and the power supply pattern 59 are opposed to each other with a predetermined distance as the first pattern 201 and the second pattern 202 on both sides of the secondary cutting planned line L12. In addition, between the first pattern 201 and the second pattern 202, the relay pattern 55 has a form such as a width dimension, a shape, a color, a formation position, and the like with the first pattern 201 and the second pattern 202. Different boundary patterns 203 are formed. In addition, the width dimension W2 of the region where the boundary pattern 203 is formed is a dimension corresponding to the tolerance at the cut portion.
[0074]
Therefore, in the secondary cutting step P17, when the original substrate 24a is cut along the planned secondary cutting line L12 with respect to the strip-shaped panel structure 2b, the boundary pattern 203 (relay pattern 55) is formed on both sides of the cut portion. After cutting the original substrate 24a so that a part of the original substrate 24a remains, if it is checked whether or not a part of the boundary pattern 203 remains on both sides of the cut portion, the cutting with respect to the original substrate 24a can be performed with an accuracy that clears the tolerance. It can be easily inspected whether it has been performed or not. That is, if cutting is performed with high accuracy, as shown in FIG. 13B, a part of the boundary pattern remains on both sides of the cutting portion, whereas if cutting accuracy is poor, FIG. As shown in (c) and (d), the boundary pattern 203 remains only at one of the cut portions, and the boundary pattern 203 does not remain at the other.
[0075]
Here, the first pattern 201 composed of the end of the scanning line 51, the second pattern 202 composed of the power feeding pattern 59, and the boundary pattern 203 composed of the relay pattern 55 are composed of the primary cutting step P13 and the secondary cutting step P17. In the active element forming step P1 performed before performing the step, the Ta film formed simultaneously with the first metal layer 52 in the first metal layer forming step (b), or after the anodic oxidation treatment, on the surface of the Ta film On the other hand, the second metal layer forming step (e) is a multilayer film in which Cr films simultaneously formed with the second metal layers 64a and 64b are laminated. Such a film is formed in the process of forming the TFD element 56. It is formed by patterning using a lithography technique. Therefore, it is not necessary to add a new process even if the boundary pattern 203 for cutting inspection is formed. Furthermore, since such a Ta film or Cr film is conspicuous from the substrate as a base, it is possible to easily inspect the secondary cutting process P17 based on this.
[0076]
Further, in this embodiment, in the region surrounded by a circle C in FIG. 8, as shown in FIG. 14A, the first pattern 301 composed of the terminal 13a and the second pattern 302 formed in the peripheral region Are opposed to each other with a predetermined distance between both sides of the planned secondary cutting line L12, and between the first pattern 301 and the second pattern 302, these patterns 301, 302 and the width dimension , Different boundary patterns 303 are formed. Here, the width dimension W3 of the region where the boundary pattern 303 is formed is a dimension corresponding to a tolerance when the original substrate 24a is cut along the secondary cutting planned line L12.
[0077]
Accordingly, in the secondary cutting step P13, when the strip-shaped panel structure 2b is cut along the planned secondary cutting line L12, the original substrate 24a is placed so that a part of the boundary pattern 303 remains on both sides of the cut portion. After cutting, if it is confirmed whether or not a part of the boundary pattern 303 remains on both sides of the cut portion, it can be easily determined whether or not the cut to the original substrate 24a has been performed with an accuracy that clears the tolerance. Can be inspected. That is, if cutting is performed with high accuracy, as shown in FIG. 14B, a part of the boundary pattern 303 remains on both sides of the cutting portion, whereas if the cutting accuracy is low, 14 (c) and 14 (d), the boundary pattern 303 remains only at one of the cut portions, and the boundary pattern 303 does not remain at the other.
[0078]
Here, the first pattern 301, the second pattern 302, and the boundary pattern 303 including the terminals 13a are formed in the active element formation process P1 that is performed before the primary cutting process P13 and the secondary cutting process P17 are performed. Ta film formed simultaneously with the first metal layer 52 in the first metal layer forming step (b), Cr film formed simultaneously with the second metal layers 64a and 64b in the second metal layer forming step (e), or these These films can be formed by patterning using a photolithography technique in the process of forming the TFD element 56. Therefore, it is not necessary to add a new process even if the boundary pattern 303 for cutting inspection is formed. Furthermore, since such a Ta film or Cr film is conspicuous from the substrate as the base, it is possible to easily inspect the secondary cutting process P17 based on this.
[0079]
[Other embodiments]
FIGS. 15A and 15B are a plan view and an explanatory view showing a configuration in the vicinity of a planned cutting line that can be employed instead of the configuration shown in FIG. 13 or FIG. FIG. 16 is a plan view showing another configuration near the planned cutting line that can be used instead of the configuration shown in FIG. 13 or FIG. FIG. 17 is a plan view showing still another configuration in the vicinity of the planned cutting line that can be employed instead of the configuration shown in FIG. 13 or FIG.
[0080]
As shown in FIGS. 15A and 15B, in the original substrate 24a, since the terminal 13a is often formed as a two-layer structure of a Ta film and a Cr film, for example, the first pattern 401 and the first pattern 401 The second pattern 402 may be a two-layer structure of a Ta film and a Cr film, and the boundary pattern 403 may be composed of only a Ta film. In such a configuration, since the hues of the Cr film and the Ta film are different, whether or not a part of the boundary pattern 403 remains on both sides of the cut portion even if the shapes of these patterns 401, 402, and 403 are the same. It is possible to confirm whether or not.
[0081]
In addition, as shown in FIG. 16, when the power supply pattern 59 and the like are formed on the original substrate 24a, this pattern is formed as a boundary pattern 503 having a predetermined width and straddling the planned secondary cutting line L12. In the cutting step, the original substrate 24a may be cut along the planned secondary cutting line L12 so that a part of the boundary pattern 503 remains on both sides of the cut portion.
[0082]
At this time, the width dimension W5 of the region where the boundary pattern 403 is formed is set to a dimension corresponding to a tolerance when cutting this portion. Accordingly, when the original substrate 24a is cut along the planned secondary cutting line L12, it is possible to accurately cut the original substrate 24a by checking whether or not a part of the boundary pattern remains on both sides of the cut portion. It is possible to easily inspect whether or not it has been broken. That is, if cutting is performed with high accuracy, a part of the boundary pattern 503 remains on both sides of the cutting portion, whereas if the cutting accuracy is poor, the boundary pattern 503 remains only on one of the cutting portions, This is because the boundary pattern 503 does not remain on the other side. Such a pattern can also be formed simultaneously with a thin film forming a wiring or an electric element formed on the original substrate 24a, for example, a Ta film or a Cr film.
[0083]
Further, as shown in FIG. 17, a first pattern 601 and a second pattern 602 are formed opposite to each other with a predetermined distance on both sides of the original substrate 24a across the secondary cutting planned line L12. Alternatively, in the cutting step P17, the original substrate 24a may be cut along the planned secondary cutting line L12 so that the first pattern 301 and the second pattern 302 are not missing on both sides of the cut portion.
[0084]
Such a configuration occurs, for example, in the configuration described with reference to FIG. 13A by removing the relay pattern 55 after the anodizing process and before performing the cutting process, and in the cutting process. This corresponds to the case where the static electricity entered into the substrate through the relay pattern 55.
[0085]
In such a configuration, the first pattern 601 and the second pattern 602 are formed with a distance W6 corresponding to a tolerance when the original substrate 24a is cut. Therefore, when the original substrate 24a is cut along the planned secondary cutting line L12, if it is confirmed whether or not the first pattern 601 and the second pattern 602 remain on both sides of the cut portion, It can be easily inspected whether or not the substrate 24a has been cut accurately. That is, if cutting is performed with high accuracy, the first pattern 601 and the second pattern 602 remain intact on both sides of the cutting portion, whereas if cutting accuracy is low, one of the cutting portions This is because the first pattern 601 or the second pattern 602 is lost.
[0086]
In the above embodiment, the active matrix type liquid crystal device 1 using a TFD element as an active element has been described as an example. However, the active matrix type liquid crystal device using a thin film transistor as an active element or other electro-optical device may be used. The present invention may be applied in various ways within the scope of the invention described in the claims.
[0087]
(Embodiment of electronic device)
FIG. 18 shows an embodiment in which the liquid crystal device according to the present invention is used as a display device of various electronic devices. The electronic device shown here includes a display information output source 70, a display information processing circuit 71, a power supply circuit 72, a timing generator 73, and a liquid crystal device 74. The liquid crystal device 74 includes a liquid crystal display panel 75 and a drive circuit 76. As the liquid crystal device 74 and the liquid crystal panel 75, the liquid crystal device 1 and the liquid crystal panel 2 described above can be used.
[0088]
The display information output source 70 includes a memory such as a ROM (Read Only Memory) and a RAM (Random Access Memory), a storage unit such as various disks, a tuning circuit that tunes and outputs a digital image signal, and the like, and is generated by a timing generator 73. Display information such as an image signal in a predetermined format is supplied to the display information processing circuit 71 based on the various clock signals.
[0089]
The display information processing circuit 71 includes various known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, a clamp circuit, and the like, executes processing of input display information, The signal is supplied to the drive circuit 76 together with the clock signal CLK. The drive circuit 76 is a general term for the scanning line drive circuit 57, the data line drive circuit 58, the inspection circuit, and the like in FIG. The power supply circuit 72 supplies a predetermined voltage to each component.
[0090]
FIG. 19 shows a mobile personal computer that is an embodiment of an electronic apparatus according to the invention. The personal computer shown here has a main body 82 having a keyboard 81 and a liquid crystal display unit 83. The liquid crystal display unit 83 includes the liquid crystal device 1 described above.
[0091]
FIG. 20 shows a mobile phone which is another embodiment of the electronic apparatus according to the invention. The cellular phone 90 shown here has a plurality of operation buttons 91 and the liquid crystal device 1.
[0092]
【The invention's effect】
As described above, in the present invention, since a mark having a width corresponding to the tolerance when cutting the original substrate is formed on the original substrate, when the original substrate is cut along the planned cutting line, If it is confirmed whether or not a part of the mark remains on both sides, it can be easily inspected whether or not the cutting has been performed with high accuracy. In other words, if cutting is performed with high accuracy, a part of the mark remains on both sides of the cutting point, whereas if cutting accuracy is poor, the mark remains only on one side of the cutting point and the mark on the other side. This is because there is no remaining. In addition, in the empty panel in which the first substrate and the second substrate are bonded together, the injection port for injecting the electro-optical material into the substrate is opened at the cutting position with respect to the original substrate, so that the cutting step If the mark used to inspect the quality of the substrate is formed at a position that indicates the application range of the sealing material to be applied to the injection port, the sealing material is applied based on the mark. it can. Therefore, it is possible to avoid the occurrence of problems due to the large amount of sealing material applied.
[Brief description of the drawings]
FIG. 1 is a block diagram schematically showing an electrical configuration of a liquid crystal device to which the present invention is applied.
FIGS. 2A and 2B are a plan view of one pixel in an element substrate among a pair of substrates sandwiching a liquid crystal layer in a liquid crystal panel of a liquid crystal device to which the present invention is applied, and FIG. It is AA sectional view taken on the line of (a).
FIG. 3 is an exploded perspective view of a liquid crystal device to which the present invention is applied.
FIG. 4 is a cross-sectional view of a liquid crystal device to which the present invention is applied.
FIG. 5 is a process diagram showing an example of a manufacturing method of a liquid crystal device to which the present invention is applied.
FIG. 6 is an explanatory diagram of an original substrate used to manufacture a pair of substrates constituting a liquid crystal panel of a liquid crystal device to which the present invention is applied.
FIG. 7 is a process cross-sectional view showing an element substrate forming process in the manufacturing process of a liquid crystal device to which the present invention is applied.
FIG. 8 schematically shows a state in which a sealing material printing process for an original substrate for forming a process element substrate and a rubbing process for an original substrate for forming a counter substrate are finished in a method for manufacturing a liquid crystal device to which the present invention is applied. It is a perspective view shown.
FIG. 9 is a plan view schematically showing a state in which an empty panel is formed by bonding an element substrate forming original substrate and a counter substrate forming original substrate in a liquid crystal device manufacturing method to which the present invention is applied; FIG.
FIGS. 10A and 10B are explanatory views showing a state in which the empty panel shown in FIG. 9 is cut into strips by a primary cutting process, and after injecting liquid crystal into the strip-like panel; It is explanatory drawing which shows the state which sealed the injection hole with the sealing material.
FIGS. 11A and 11B are a plan view showing a region surrounded by a circle A in FIG. 8 in an enlarged manner, and an explanatory view showing a state when the original substrate is cut accurately at this portion. Yes, both (c) and (d) are explanatory views showing a state when the accuracy when the original substrate is cut is low.
FIG. 12 is an explanatory diagram showing a state in which a liquid crystal injection port is sealed with a sealing material after liquid crystal is injected into a strip-shaped panel in a method for manufacturing a liquid crystal device to which the present invention is applied.
FIGS. 13A and 13B are a plan view showing a region surrounded by a circle B in FIG. 8 in an enlarged manner, and an explanatory view showing a state when the original substrate is accurately cut at this portion. Yes, both (c) and (d) are explanatory views showing a state when the accuracy when the original substrate is cut is low.
FIGS. 14A and 14B are a plan view showing an enlarged area surrounded by a circle C in FIG. 8 and an explanatory view showing a state when the original substrate is cut accurately at this portion. Yes, both (c) and (d) are explanatory views showing a situation when the accuracy when the original substrate is cut is low.
FIGS. 15A and 15B are a plan view and an explanatory view showing a configuration in the vicinity of a planned cutting line that can be employed instead of the configuration shown in FIG. 13 or FIG.
16 is a plan view showing another configuration in the vicinity of a planned cutting line that can be used instead of the configuration shown in FIG. 13 or FIG. 14;
17 is a plan view showing still another configuration in the vicinity of a planned cutting line that can be employed instead of the configuration shown in FIG. 13 or FIG. 14;
FIG. 18 is a block diagram illustrating a configuration of various electronic devices using the liquid crystal device according to the invention.
FIG. 19 is an explanatory diagram showing a mobile personal computer as an embodiment of an electronic apparatus using the liquid crystal device according to the invention.
FIG. 20 is an explanatory diagram of a mobile phone as an embodiment of an electronic apparatus using the liquid crystal device according to the invention.
[Explanation of symbols]
1 Liquid crystal device (electro-optical device)
2 LCD panel
2a Large panel structure
2b Strip-shaped panel structure
6 Sealing material
6a Liquid crystal injection port
7a Element substrate
7b Counter substrate
8a, 8b Liquid crystal drive IC
12a, 12b Polarizing plate
17a Substrate constituting the element substrate
17b Substrate constituting the counter substrate
24a Original substrate for element substrate formation
24b Original substrate for counter substrate formation
51 scan lines
52 data lines
53 pixels
54 Liquid crystal layer
55 Relay pattern
56 TFD element
57 Scanning line drive circuit
58 Data line drive circuit
59 Power supply pattern
60 Sealant
61 Underlayer
62 1st metal layer
63 Insulation layer
64a, 64b second metal layer
66 Pixel electrode
100 mark
201, 301, 401, 601 First pattern
202, 302, 402, 602 second pattern
203, 303, 403 Border pattern
L11, L21 Primary cutting schedule line
L12, L22 Secondary cutting schedule line

Claims (12)

第1の基板を形成するための元基板を切断予定線に沿って切断する切断工程と、前記第1の基板に第2の基板を貼り合わせた空パネルにおいて前記元基板に対する切断箇所で開口する注入口を介して基板間に電気光学物質を注入する注入工程と、前記注入口に封止材を塗布して当該注入口を封止する封止工程とを有する電気光学装置の製造方法において、
前記元基板のうち、前記切断予定線に重なり、かつ、前記封止材の塗布範囲を指示する位置に所定幅のマークを形成する工程を具備し、
前記切断工程では、切断箇所の両側に前記マークの一部が各々残るように前記切断予定線に沿って前記元基板を切断し、
前記封止工程では、前記マークを基準に前記封止材を所定の範囲に塗布することを特徴とする電気光学装置の製造方法。
A cutting step of cutting the original substrate for forming the first substrate along a planned cutting line, and an opening in the empty panel in which the second substrate is bonded to the first substrate, an opening is made at a cutting position with respect to the original substrate. In an electro-optical device manufacturing method having an injection step of injecting an electro-optical material between substrates via an inlet, and a sealing step of sealing the injection port by applying a sealing material to the injection port.
A step of forming a mark having a predetermined width at a position that overlaps the planned cutting line of the original substrate and that indicates a coating range of the sealing material;
In the cutting step, the original substrate is cut along the planned cutting line so that a part of the mark remains on both sides of the cut portion,
In the sealing step, the sealing material is applied in a predetermined range with the mark as a reference.
請求項1において、前記マークは、前記注入口を挟む両側2箇所に各々形成され、前記封止工程では、前記注入口の両側2箇所に形成された前記マークの前記注入口側の端部に重ならない範囲に前記封止材を塗布することを特徴とする電気光学装置の製造方法。  2. The mark according to claim 1, wherein the mark is formed at two locations on both sides of the injection port, and in the sealing step, at the end of the mark formed at two locations on both sides of the injection port. A method of manufacturing an electro-optical device, wherein the sealing material is applied in a range that does not overlap. 請求項1または2において、前記マークを、前記元基板に形成される配線あるいは電気素子を構成する薄膜と同時形成することを特徴とする電気光学装置の製造方法。  3. The method of manufacturing an electro-optical device according to claim 1, wherein the mark is formed simultaneously with a wiring formed on the original substrate or a thin film constituting an electric element. 請求項1または2において、前記マークをTa膜またはCr膜から形成することを特徴とする電気光学装置の製造方法。  3. The method of manufacturing an electro-optical device according to claim 1, wherein the mark is formed from a Ta film or a Cr film. 請求項1ないし4のいずれかにおいて、前記元基板に対して、前記切断予定線を挟んだ両側に所定の距離を隔てて対向する第1のパターンと第2のパターンとを形成するとともに、前記第1のパターンと前記第2のパターンとの間には、これらのパターンと形態の異なる境界パターンを形成する工程を具備し、
前記切断工程では、切断箇所の両側に前記境界パターンの一部が残るように前記元基板を前記切断予定線に沿って切断することを特徴とする電気光学装置の製造方法。
In any one of Claims 1 thru | or 4, While forming the 1st pattern and 2nd pattern which oppose a predetermined distance on both sides which pinched | interposed the said cutting plan line with respect to the said original substrate, The said Between the first pattern and the second pattern, comprising a step of forming a boundary pattern different in form from these patterns,
In the cutting step, the original substrate is cut along the planned cutting line so that a part of the boundary pattern remains on both sides of the cut portion.
請求項5において、前記第1のパターンを、前記第1の基板として切り出される基板形成領域に形成される複数の配線の端部として形成する一方、前記第2のパターンを、前記基板形成領域から切り離される周辺領域に給電パターンとして形成し、前記境界パターンを、前記第1のパターンの各々を前記第2のパターンに電気的に接続する中継パターンとして形成し、
前記切断工程を行う前に、前記第2のパターンから前記境界パターンを経て前記第1のパターンに給電して、前記第1のパターンあるいは該第1のパターンに電気的に接続する導電膜に対して陽極酸化処理を行うことを特徴とする電気光学装置の製造方法。
6. The method according to claim 5, wherein the first pattern is formed as ends of a plurality of wirings formed in a substrate formation region cut out as the first substrate, while the second pattern is formed from the substrate formation region. Forming a power feeding pattern in a peripheral region to be separated, and forming the boundary pattern as a relay pattern that electrically connects each of the first patterns to the second pattern;
Before performing the cutting step, the first pattern or the conductive film electrically connected to the first pattern is fed from the second pattern through the boundary pattern to the first pattern. An electro-optical device manufacturing method comprising performing anodizing treatment.
請求項6において、前記陽極酸化処理は、前記導電膜、および該導電膜の表面に形成された絶縁膜を用いて電気素子を形成するための陽極酸化処理であることを特徴とする電気光学装置の製造方法。  7. The electro-optical device according to claim 6, wherein the anodizing treatment is an anodizing treatment for forming an electric element using the conductive film and an insulating film formed on a surface of the conductive film. Manufacturing method. 請求項7において、前記電気素子は、画素スイッチング用のTFD素子であることを特徴とする電気光学装置の製造方法。  8. The method of manufacturing an electro-optical device according to claim 7, wherein the electric element is a TFD element for pixel switching. 請求項1ないし4のいずれかにおいて、前記元基板に対して、所定幅をもって前記切断予定線を跨ぐパターンを形成する工程を具備し、
前記切断工程では、切断箇所の両側に前記パターンの一部が残るように前記元基板を前記切断予定線に沿って切断することを特徴とする電気光学装置の製造方法。
In any one of Claim 1 thru | or 4, Comprising: The process which forms the pattern which straddles the said cutting plan line with a predetermined width with respect to the said original substrate,
In the cutting step, the original substrate is cut along the planned cutting line so that a part of the pattern remains on both sides of the cut portion.
請求項1ないし4のいずれかおいて、前記元基板に対して、前記切断予定線を挟んだ両側に所定の距離を隔てて対向する第1のパターンおよび第2のパターンを形成する工程を具備し、
前記切断工程では、切断箇所の両側で前記第1のパターンおよび第2のパターンが欠けないように前記元基板を前記切断予定線に沿って切断することを特徴とする電気光学装置の製造方法。
5. The method according to claim 1, further comprising: forming a first pattern and a second pattern that are opposed to each other with a predetermined distance on both sides of the planned cutting line with respect to the original substrate. And
In the cutting step, the original substrate is cut along the planned cutting line so that the first pattern and the second pattern are not cut off on both sides of the cut portion.
請求項5ないし10のいずれかにおいて、前記パターンの各々を、前記元基板に形成された配線あるいは電気素子を形成する薄膜と同時形成することを特徴とする電気光学装置の製造方法。  11. The method of manufacturing an electro-optical device according to claim 5, wherein each of the patterns is formed simultaneously with a thin film that forms a wiring or an electric element formed on the original substrate. 請求項5ないし10のいずれかにおいて、前記パターンの各々をTa膜またはCr膜から形成することを特徴とする電気光学装置の製造方法。  11. The method of manufacturing an electro-optical device according to claim 5, wherein each of the patterns is formed from a Ta film or a Cr film.
JP2000374301A 2000-12-08 2000-12-08 Electro-optical device manufacturing method, electro-optical device, and electronic apparatus Expired - Fee Related JP3899806B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000374301A JP3899806B2 (en) 2000-12-08 2000-12-08 Electro-optical device manufacturing method, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000374301A JP3899806B2 (en) 2000-12-08 2000-12-08 Electro-optical device manufacturing method, electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2002174819A JP2002174819A (en) 2002-06-21
JP3899806B2 true JP3899806B2 (en) 2007-03-28

Family

ID=18843515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000374301A Expired - Fee Related JP3899806B2 (en) 2000-12-08 2000-12-08 Electro-optical device manufacturing method, electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP3899806B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148086B2 (en) 2003-09-29 2008-09-10 セイコーエプソン株式会社 Liquid crystal panel manufacturing method and liquid crystal panel
JP4731576B2 (en) * 2005-09-15 2011-07-27 シャープ株式会社 Display panel
CN101620331B (en) * 2005-09-15 2013-01-23 夏普株式会社 Display panel
JP2008257014A (en) * 2007-04-06 2008-10-23 Sony Mobile Display Corp Liquid crystal display device and method for manufacturing liquid crystal display device
GB2510994B (en) * 2010-06-04 2014-12-31 Plastic Logic Ltd Edge detection
JP5769989B2 (en) * 2011-03-09 2015-08-26 株式会社ジャパンディスプレイ Display device
CN106125413A (en) * 2016-08-25 2016-11-16 广西钦州天山微电子有限公司 A kind of straight line corner cut LCD display and manufacture method thereof

Also Published As

Publication number Publication date
JP2002174819A (en) 2002-06-21

Similar Documents

Publication Publication Date Title
JP3744511B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
US20040135941A1 (en) Liquid crystal display and manufacturing method thereof
US20060290871A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
KR20000017201A (en) Liquid crystal display device
JP2006053378A (en) Electrooptical device, method for manufacturing electrooptical device, and electronic equipment
US6975377B2 (en) Liquid crystal display device and thin film transistor substrate thereof
JP3899806B2 (en) Electro-optical device manufacturing method, electro-optical device, and electronic apparatus
JP4581405B2 (en) Electro-optical device and electronic apparatus
JP4241265B2 (en) Electro-optical device substrate, electro-optical device substrate manufacturing method, electro-optical device, electro-optical device manufacturing method, and electronic apparatus
JP2003084292A (en) Liquid crystal device and electronic equipment
JP3855652B2 (en) Electro-optic device
JP2005099311A (en) Method for manufacturing substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic apparatus
JP3823774B2 (en) Electro-optical device and electronic apparatus
JP3899868B2 (en) Electro-optical device manufacturing method, electro-optical device, and electronic apparatus
JP2003121868A (en) Electro-optic panel and manufacturing method therefor, electro-optic device, and electronic equipment
JP4258231B2 (en) Electro-optical device and electronic apparatus using the same
JP2002303843A (en) Electrooptical device and manufacturing method therefor, and electronic equipment provided therewith
JP2005215355A (en) Electro-optical device, manufacturing method therefor and electronic equipment
JP2004219932A (en) Electro-optic device, method of manufacturing electro-optic device and electronic equipment
JP2004109815A (en) Electro-optical device, manufacturing method of electro-optical device, and electronic device
KR20070015697A (en) Liquid crystal display panel and manufacturing method of the same
JP2003043470A (en) Electro-optical device and manufacturing method therefor
JP2002049018A (en) Mother board and method for manufacturing liquid crystal device
JP2006317483A (en) Electro-optical device, inspection method for electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
JP2004354505A (en) Substrate for optoelectronic device, manufacturing method of substrate for optoelectronic device, optoelectronic device, manufacturing method of optoelectronic device, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees